CN1512545A

CN1512545A - 防充电的模板掩膜及其制造方法

Info

Publication number: CN1512545A
Application number: CNA2003101130837A
Authority: CN
Inventors: 柴田武; ��һ; 须黑恭一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-12-26
Filing date: 2003-12-25
Publication date: 2004-07-14
Also published as: US7327013B2; FR2849529B1; FR2849529A1; TWI234192B; JP2004207572A; KR20040058087A; TW200428483A; US20040197675A1; KR100547547B1

Abstract

在模板掩膜中，导电薄膜具有第一开口。在所述导电薄膜的除第一开口之外区域内形成绝缘膜。在所述绝缘膜上形成导电支座。第二开口穿过导电支座和绝缘膜，到达导电薄膜表面。在所述第二开口内形成导电元件。所述导电元件将导电支座和导电薄膜电连接。

Description

防充电的模板掩膜及其制造方法

交叉引用相关申请

本申请基于2002年12月26日提出的日本专利申请2002-376214，并要求其优先权，所述专利申请的全部内容在此引用作为参考。

技术领域

本发明涉及应用在半导体工艺中的模板掩膜(stencil mask)及其制造方法。

背景技术

半导体器件制造工艺包括：在衬底上制造多个沟道电导率类型不同的金属氧化物半导体场效应晶体管(MOSFET)的过程，或制造多个具有不同阈值电压的MOSFET的过程。在所述过程中，当在井内或沟道内或多晶硅层内注入杂质离子时，就用到带孔的模板掩膜。模板掩膜在半导体衬底上方有一特定的间隙。杂质离子穿过模板掩膜被注入到特定区域。

模板掩膜用来向待加工的衬底辐射粒子或电磁波。所述粒子包括带电粒子，如：电子或离子，以及中性粒子，如：原子、分子或中子。电磁波包括光波和X射线。

在如图10A-10D所示的方法中，半导体加工过程的模板掩膜通常是用硅-绝缘体(SOI)衬底100制造成的。下面将描述模板掩膜的制造方法。

图10A示出了普通的SOI衬底100。SOI衬底100例如是通过在硅衬底101内注入氧离子，然后对得到的硅衬底101在高温下进行退火处理而形成的。在硅衬底101表面上方几十到几百纳米的深度上形成氧化硅膜102。在氧化硅膜102上形成硅薄膜103。

然后，如图10B所示，在硅薄膜103的表面施加抗蚀剂(图中未示出)。该抗蚀剂经平板印刷技术处理，从而形成抗蚀剂图形。然后，以该抗蚀剂图形作为掩膜，对硅薄膜103进行非均匀地蚀刻，直到露出氧化硅膜102。在硅薄膜103上形成开口104以后，就去掉抗蚀剂膜。

接着，如图10C所示，在硅衬底101的背面施加抗蚀剂(图中未示出)。该抗蚀剂经平板印刷技术处理，从而形成抗蚀剂图形。然后，用化学液体，例如：KOH对硅衬底101进行均匀蚀刻。具体来说，对硅衬底101上没有形成抗蚀剂图形的部分进行均匀蚀刻，直到露出氧化硅膜102，由此形成支座105。然后去掉抗蚀剂膜。

然后，如图10D所示，对图10C的处理过程中露出的氧化硅膜102从其背面用化学液体，如：氟代酸进行处理，从而去除氧化硅膜102，露出硅薄膜103。这样，就形成了带有开口104的模板掩膜105。

如图11A和11B所示，在制造半导体器件的工艺中，在待加工的半导体衬底106内注入杂质离子时，就采用在其上有开口104的模板掩膜。

如图11A所示，在半导体衬底106的离子注入区107上方，提供模板掩膜105，以使模板掩膜105上的开口104可以对着区域107。

其次，如图11B所示，从模板掩膜105上方注入杂质离子108。杂质离子108穿过模板掩膜105上的开口104，被注入到半导体衬底106的离子注入区107。由于在非注入区没有开口104，杂质离子108就被模板掩膜105阻挡。这样，模板掩膜105不断阻挡离子，使得被阻挡的离子积聚，这就产生充电问题。

模板掩膜105其上形成开口图形的硅薄膜103、支撑硅薄膜103的支座101、氧化硅膜102构成，所述氧化硅膜102是介于硅薄膜103和支座101之间的绝缘膜。因此，模板掩膜105的电导率很低，这使得积聚在模板掩膜的电荷量增加。

被注入半导体衬底的带电粒子是从模板掩膜上方的带电粒子注入源穿过模板掩膜开口被注入到半导体衬底内的。但是，当模板掩膜充电时，积聚在模板掩膜的电荷使得带电粒子从上方垂直注入的轨道弯曲。轨道的改变导致带电粒子依这样的方式被注入到半导体衬底内，即带电粒子从半导体衬底的预定注入区偏离。

此外，使充电模板掩膜距离半导体衬底太近会导致模板掩膜的硅薄膜由于静电力而变形，这是一个问题。为了避免模板掩膜的这种充电效应，就研究出下述结构。

第一种方法是用电导率很高的金属膜覆盖模板掩膜表面。这种结构已经例如：在公开号为6-244091的日本专利申请中公开。由于在这种方法中用电导率很高的金属膜覆盖模板掩膜表面，使充电电荷在很短时间内逸出，因而电荷积聚时间很短。这样，就可避免带电粒子的注入轨道被积聚的电荷弯曲。

第二种方法是在硅薄膜和支座之间形成绝缘膜的位置上设置电导率很高的导电材料膜。这种方法已经例如在公开号为4-216613的日本专利申请中公开。

然而，在第一种方法中，当注入带电粒子时，由于带电粒子的碰撞，覆盖在模板掩膜上的金属膜被溅射，结果导致待加工的半导体衬底被污染。

此外，在模板掩膜上形成金属膜的过程中，金属膜也粘附在硅薄膜上的开口的侧壁。结果，硅薄膜的一侧或两侧上形成的金属膜会伸到开口内，造成硅薄膜的开口变窄的问题。

另一方面，第二种方法需要多个工艺过程，以在硅薄膜和支座之间形成导电材料膜。因此，模板掩膜制造工艺变得更复杂，这导致制造成本的增加。这样，就需要模板掩膜能抑制半导体衬底的污染，并减少充电。

发明概述

根据本发明的第一方面，提供了一种模板掩膜，它包括：其上带有开口的导电薄膜；在不包括开口的导电薄膜区域内形成的绝缘膜；在所述绝缘膜上形成的导电支座；穿过所述绝缘膜而形成的、使所述导电支座和所述导电薄膜电连接的导电元件。

根据本发明的第二方面，提供了一种模板掩膜，它包括：导电薄膜，所述导电薄膜具有第一区域和第一区域之外的第二区域，所述第一区域包含多个第一开口；绝缘膜，所述绝缘膜是在与所述导电薄膜的第一侧的第二区域相应的区域内形成的；导电支座，所述导电支座是经由所述绝缘膜，在与所述导电薄膜的第二区域相应的区域内形成的；第二开口，所述第二开口是穿过所述导电支座和所述绝缘膜形成的；导电元件，所述导电元件位于第二开口内，并且使所述导电薄膜和所述导电支座电连接。

根据本发明的第三方面，提供一种模板掩膜，它包括：导电薄膜，所述导电薄膜具有第一区域和第二区域，所述第一区域包含多个第一开口；相应于所述导电薄膜的第二区域形成的绝缘膜；在所述绝缘膜上形成的导电支座；形成在所述导电薄膜和导电薄膜第二区域的绝缘膜内的第二开口；导电元件，所述导电元件是在所述第二开口内形成的，并且使所述导电薄膜与所述导电支座电连接。

根据本发明的第四方面，提供一种模板掩膜，它包括：导电薄膜，所述导电薄膜具有第一区域和第二区域，所述第一区域包含多个第一开口；相应于所述导电薄膜的第二区域形成的绝缘膜；在所述绝缘膜上形成的导电支座；形成在所述导电薄膜和导电薄膜第二区域的绝缘膜内的第二开口；导电元件，所述导电元件是在所述导电薄膜的表面和第二开口内形成的，并且使所述导电薄膜与所述导电支座电连接。

根据本发明的第五方面，提供一种掩膜成形衬底，它包括：导电薄膜，所述导电薄膜具有第一区域和第二区域；在所述导电薄膜上形成的绝缘膜；在所述绝缘膜上形成的导电支座；在与所述导电薄膜第二区域对应的导电支座和绝缘膜区域内形成的开口；导电元件，所述导电元件是在所述开口内形成的，并且使所述导电薄膜与所述导电支座电连接。

根据本发明的第六方面，提供一种掩膜成形衬底，它包括：导电薄膜，所述导电薄膜具有第一区域和第二区域；在所述导电薄膜上形成的绝缘膜；在所述绝缘膜上形成的导电支座；在与所述导电薄膜第二区域对应的导电薄膜和绝缘膜区域内形成的开口；导电元件，所述导电元件是在所述导电薄膜上和所述开口内形成的，并且使所述导电薄膜与所述导电支座电连接。

根据本发明的第七方面，提供一种模板掩膜的制造方法，该方法包括：在SOI衬底的导电薄膜的第一区域形成多个开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；通过去除与所述导电薄膜第一区域相应的区域内的衬底以及与所述导电薄膜第二区域相应的部分区域内的衬底，形成支座；去除与因形成支座而露出的第一区域和第二区域相应的绝缘膜；在与从中去除绝缘膜的第二区域相应的区域内形成导电元件，所述导电元件使所述衬底与所述导电薄膜电连接，其电导率高于所述衬底和所述导电薄膜各自的电导率。

根据本发明的第八方面，提供一种模板掩膜的制造方法，该方法包括：在SOI衬底的导电薄膜的第一区域内形成若干第一开口，在第二区域内形成第二开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；通过去除与所述第一区域相应的区域内的衬底来形成支座；去除由于形成所述支座而露出的绝缘膜；在所述导电薄膜的所述第二开口内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率。

根据本发明的第九方面，提供一种模板掩膜的制造方法，该方法包括：形成凹陷部分，在所述凹陷部分内露出绝缘膜，所述凹陷部分所处的区域对应于SOI衬底的衬底的第二区域，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；去除所述露出的绝缘膜；在所述凹陷部分内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率；在与所述导电薄膜的第一区域对应的区域内形成开口；去除与所述第一区域相应的衬底和绝缘膜。

根据本发明的第十方面，提供一种掩膜成形衬底的制造方法，该方法包括：通过去除与SOI衬底第二区域相应的衬底和绝缘膜而形成凹陷部分，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的导电薄膜，所述导电薄膜具有作为开口形成区域的第一区域和第一区域周围的第二区域；在所述凹陷部分内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率。

根据本发明的第十一方面，提供一种模板掩膜的制造方法，该方法包括：通过去除与SOI衬底的第二区域相应的导电薄膜和绝缘膜而形成第一开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；在所述导电薄膜整个表面上和所述第一开口内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率；通过去除与所述第一区域相应的导电元件和导电薄膜而形成第二开口；通过去除与所述第一区域相应的衬底和绝缘膜而形成支座。

根据本发明的第十二方面，提供了一种掩膜成形衬底的制造方法，该方法包括：通过去除与SOI衬底的第二区域相应的导电薄膜和绝缘膜而形成第一开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；在所述导电薄膜整个表面上和第一开口内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率。

根据本发明的第十三方面，提供一种掩膜成形衬底，它包括：导电薄膜，所述导电薄膜具有第一区域和第二区域；在所述导电薄膜上形成的绝缘膜；在所述绝缘膜上形成的导电支座；在与所述第二区域和所述绝缘膜相应的导电薄膜内形成开口；在所述开口内形成的导电元件，所述导电元件使所述导电薄膜和所述导电支座电连接。

附图说明

图1A是根据本发明的第一实施例的模板掩膜的平面图；

图1B是沿图1A的线1B--1B的剖视图；

图2A～2F是示出了根据本发明的第一实施例的模板掩膜的制造工艺的剖视图；

图3示出了模板掩膜、固定模板掩膜的静电卡盘和待加工的衬底在注入装置中的位置关系的剖视图；

图4是本发明第一实施例的改进形式的剖视图；

图5A～5F是根据本发明的第二实施例的模板掩膜制造工艺的剖视图；

图6是根据本发明的第三实施例的模板掩膜的剖视图；

图7A～7F是根据发明的第三实施例的模板掩膜制造工艺的剖视图；

图8是模板掩膜和待加工的衬底在注入装置中的位置关系的剖视图；

图9A～9F是根据本发明的第四实施例的模板掩膜制造工艺的剖视图；

图10A～10D是现有技术中的模板掩膜制造工艺的剖视图；

图11A和11B是现有技术中模板掩膜和待加工的衬底之间的位置关系的剖视图。

具体实施方式

下面结合附图来说明本发明的实施例。

第一实施例

图1A是根据本发明的第一实施例的模板掩膜的平面图。图1B是所述模板掩膜的剖视图。

模板掩膜1包括带有多个开口7的硅薄膜2，由硅制成的支撑硅薄膜2的支座3A，以及介于硅薄膜2和支座3A之间作为绝缘膜的氧化硅膜4。

支座3A上在多个开口7的周围形成有凹陷部分5。在凹陷部分5内形成金属膜，例如：电导率很高的钨膜6。钨膜6将硅薄膜2和支座3A互相电连接。将硅薄膜2和支座3A电连接的金属膜并不限于钨膜6，还可以是任何材料，只要该材料有很高的电导率就行。而且，绝缘膜也不限于氧化硅膜4。

图2A～2F示出了根据第一实施例的模板掩膜1的制造工艺；

图2A示出了一个SOI衬底。SOI衬底的制造过程如下。氧离子被注入，例如：硅衬底3之后，对得到的衬底在高温下经过退火处理。结果，在硅衬底3表面几十到几百纳米的深度上形成氧化硅膜4。在氧化硅膜4上形成硅薄膜2。SOI衬底的制造方法不限于此，还可以用其他方法，例如：分层法形成SOI衬底。

然后，如图2B所示，在硅薄膜2上施加抗蚀剂(图中未示出)。该抗蚀剂经平板印刷技术处理构图。然后，用该抗蚀剂作为掩膜，对硅薄膜2进行非均匀地蚀刻，直到露出氧化硅膜4，从而在硅薄膜2上形成开口7。最后去掉不必要的抗蚀剂。

接着，如图2C所示，在硅衬底3的背面施加抗蚀剂(图中未示出)。该抗蚀剂经平板印刷技术处理形成图案。然后，将该抗蚀剂作掩膜，用化学液体，例如：KOH对硅衬底3进行处理。对硅衬底3上没有形成抗蚀剂的部分进行均匀蚀刻，直到露出氧化硅膜4。然后，去掉硅衬底3上与多个开口7对应的区域，从而形成支座3A。进一步，在支座3A上形成凹陷部分5以与开口7外围区域对应。

然后，如图2D所示，从其背面用化学液体对图2C的处理过程中露出的氧化硅膜4，如：氟代酸进行处理，从而去掉氧化硅膜4。

然后，如图2E所示，把只在与支座3A的凹陷部分5对应处有开口的掩膜8置于硅衬底的背面。利用掩膜8，例如，采用溅射技术在凹陷部分5内形成钨膜6。钨膜6被形成在凹陷部分5内露出的硅薄膜2的背面以及凹陷部分5内部的氧化硅膜4和支座3A的侧壁。形成钨膜6的方法不限于溅射技术。可用其它金属膜形成方法代替。

最后，如图2F所示，去掉不必要的掩膜8，就得到模板掩膜1。

根据第一实施例，电导率很高的钨膜6把支座3A连接于硅薄膜2，这就抑制模板掩膜1的充电。由于钨膜6是在开口7周围很宽区域内形成的，就能可靠地抑制模板掩膜1的充电。

如图3所示，当穿过模板掩膜1将带电粒子注入到半导体衬底10内时，模板掩膜1置于距半导体衬底10特定的距离处。模板掩膜1的支座3A被静电卡盘9固定。结果，钨膜6被静电卡盘覆盖，因而不暴露出来。由于带电粒子被注入时，钨膜6没有露出，钨膜6就不可能被溅射。因此，半导体衬底10就不会被钨污染。

如图4所示，可在钨膜6表面形成保护膜11，该保护膜例如是用多晶硅或非晶硅制成。在这种结构中，钨膜6被保护膜11覆盖，这更可靠地防止半导体衬底被钨污染。

而且，由于钨膜6是在多个开口7周围的支座3A内形成的，钨膜6并不与硅薄膜上的开口7接触。因此，开口7不会变得更窄。

在第一实施例中，金属膜，例如：钨膜6形成以后，可对金属膜进行热处理，从而在钨膜6和硅的接口处形成硅化物层。利用这种结构，可得到与第一实施例同样的效果。这种情况下，硅化物层形成以后，就可去掉金属膜。

而且，可以直接用溅射技术或CVD(化学气相淀积)技术淀积上其它金属膜来取代钨膜6。淀积的金膜进一步经过热处理，从而将金属膜变成硅化物层。

第二实施例

下面解释根据本发明的第二实施例的模板掩膜。在第二实施例中，模板掩膜的结构与图1A和1B相同。第二实施例与第一实施例不同的是制造方法。

图5A～5F示出了了第二实施例的制造工艺。

图5A示出了SOI衬底。SOI衬底由硅衬底3、氧化硅膜4和硅薄膜2组成。由于SOI衬底的制造工艺与第一实施例相同，这里就略去对其的说明。

接着，如图5B所示，在硅衬底3的背面施加抗蚀剂。然后，用平板印刷技术生成抗蚀剂图形12。

接着，如图5C所示，将该抗蚀图形12作为掩膜，用化学液体，例如：KOH对硅衬底3进行处理，从而对硅衬底3进行均匀蚀刻，直到露出氧化硅膜4。这样就形成了带有凹陷部分5的支座3A。

然后，如图5D所示，去掉抗蚀图形12。接着，用化学液体，例如：氟代酸去除凹陷部分5内露出的氧化硅膜4。

然后，如图5E所示，在支座3A上放置掩膜8，所述掩膜在对应于硅衬底3的凹陷部分5的位置处有开口。然后，采用溅射技术在凹陷部分5内形成钨膜6。钨膜6是在凹陷部分5内部露出的硅薄膜2上以及氧化硅膜4和支座3A的侧壁上形成的。

形成钨膜6的方法不限于溅射技术。可用其它的金属膜形成方法代替。如在第一实施例中那样，为了抑制半导体衬底被污染，可以在钨膜6表面形成用，例如多晶硅或非晶硅制成的保护膜。另外，不仅在凹陷部分5内而且在硅衬底3背面的整个表面上都可形成多晶硅或类似物。

接着如图5F所示，在硅薄膜2上施加抗蚀剂(图中未示出)。然后用平板印刷技术生成抗蚀剂图形。利用该抗蚀剂图形作为掩膜，对硅薄膜2进行非均匀地蚀刻，直到露出氧化硅膜4，从而在硅薄膜上形成多个开口7。然后去掉抗蚀剂。

接着，在硅衬底3的背面施加抗蚀剂(图中未示出)。然后，用平板印刷技术生成抗蚀剂图形。利用该抗蚀剂图形作为掩膜，采用化学液体，例如：KOH对硅衬底3在相应于多个开口7处进行均匀蚀刻，直到露出氧化硅膜4。然后去掉不需要的抗蚀剂。

最后，用化学液体，例如：氟代酸对露出的氧化硅膜4从其背面进行处理，从而去掉氧化硅膜4。这样，就形成了模板掩膜1。

根据第二实施例，形成开口之前，金属膜，例如：电导率很高的钨膜6将硅薄膜2和硅衬底3电连接。因此，在预先形成如图5E所示的硅衬底3时，其中硅薄膜2和硅衬底3通过金属膜，例如：电导率很高的钨膜6电连接，确定模板掩膜的开口7之后，只是没有进行图5F所示的形成开口7的过程。因此，就可缩短制造模板掩膜1所需要的时间。

如同第一实施例，可以形成硅化物层取代钨膜6。

第三实施例

下面说明根据本发明第三实施例的模板掩膜。

在第一和第二实施例中，硅薄膜2和硅衬底3通过支座3A的凹陷部分5内提供的钨膜6而互相连接。相反，在第三实施例中，硅薄膜2和硅衬底3互相电连接，而没有在支座3A上形成凹陷部分。

如图6所示，模板掩膜13包括带有开口7的硅薄膜2和用硅制成的支撑硅薄膜2的支座3A。在硅薄膜2和支座3A之间，形成氧化硅膜4作为绝缘膜。

在开口7周围的硅薄膜2和氧化硅膜4上形成凹槽。在凹槽内，形成钨膜14，该钨膜将硅薄膜2与支座3A连接以导电。

将硅薄膜2与支座3A电连接的金属膜14不限于钨膜，也可以是任何金属，只要其有很高的电导率就可以。绝缘膜4也不限于氧化硅膜。

下面参考图7A-7F说明第三实施例的模板掩膜13的制造工艺。

图7A示出了SOI衬底。由于SOI衬底的制造工艺与第一和第二实施例相同，将省略对其的说明。

如图7B所示，对硅薄膜2施加抗蚀剂(图中未示出)。接着，用平板印刷技术形成抗蚀剂图形。然后，将该抗蚀剂图形作为掩膜，对硅薄膜2进行非均匀蚀刻，直到露出氧化硅膜4。用这种方式，在硅薄膜2上形成多个开口7，在开口7周围形成开口15。然后，去掉不必要的抗蚀剂。开口7形成开口图形，以使带电粒子被注入到待加工的衬底内。形成开口15是为了与后面将谈到的支座相应。

接着，如图7C所示，在硅衬底3的背面施加抗蚀剂(图中未示出)。然后，用平板印刷技术对该抗蚀剂进行构图。抗蚀剂图形覆盖的区域不包括与开口7对应的区域。用该抗蚀剂图形作为掩膜，用化学液体，例如：KOH对硅衬底3进行处理。在这个处理中，对硅衬底3的没有形成抗蚀剂的部分进行均匀蚀刻，直到露出氧化硅膜4。这样，就形成支座3A。最后去掉抗蚀剂。

然后，如图7D所示，用化学液体，例如：氟代酸对在图7C处理过程中露出的氧化硅膜4和在图7B处理过程中开口15内露出的氧化硅膜4进行处理，从而去除氧化硅膜4。

接着，如图7E所示，在硅薄膜2上方一个特定距离处形成掩膜16。掩膜16只在与硅薄膜上开口15的对应处有开口16a。从掩膜16上方溅射，就在硅薄膜2的开口15内形成钨膜4。钨膜14在支座3A顶部以及氧化硅膜4和硅薄膜2的侧壁形成。形成钨膜14的方法不限于溅射技术。可以用其它金属膜形成方法代替。

最后，如图7F所示，去掉掩膜16，就完成了模板掩膜13的制造。

在第三实施例中，电导率很高的钨膜14将硅薄膜2电连接于支座3A，这就抑制了模板掩膜3的充电。

如图8所示，当带电粒子18穿过第三实施例的模板掩膜13被注入到半导体衬底17内时，钨膜14露出的一侧朝向半导体衬底17。因此，即使带电粒子18被注入时，也不会与钨膜14发生碰撞。因此就避免了半导体衬底17被钨污染。

如第一实施例那样，可以在钨膜14表面形成多晶硅、非晶硅或类似物，这可进一步抑制半导体衬底17被污染。

而且，如第一实施例那样，可形成金属硅化物层代替钨膜。用这种结构，第三实施例也可以达到同样的效果。

第四实施例

图9A-9F示出了根据本发明的第四实施例的模板掩膜的制造工艺。

图9A示出了SOI衬底，由于SOI衬底的制造工艺与第一实施例中的相同，这里省去对其的说明。

接着，如图9B所示，对硅薄膜2施加抗蚀剂(图中未示出)。然后，用平板印刷技术对抗蚀剂构图。以该抗蚀剂图形作为掩膜，对硅薄膜2进行非均匀蚀刻直至露出氧化硅膜4。用这种方式，在硅薄膜2外围形成开口15。开口15不是模板掩膜13的开口图形，而是使硅薄膜2和支座3A通过高电导率金属互相连接的开口。然后，对开口15内露出的氧化硅膜4进行蚀刻，直至露出硅衬底3。最后去掉抗蚀剂。

然后，如图9C所示，用CVD或类似技术在硅薄膜2顶部形成多晶硅膜19。多晶硅膜19是在硅薄膜2的整个表面、开口15的侧面以及硅衬底3上形成的。

接着，如图9D所示，对硅薄膜2施加抗蚀剂(图中未示出)。然后，用平板印刷技术对抗蚀剂构图。抗蚀剂图形覆盖开口15的区域，用于在开口15内侧的模板掩膜上形成开口。以该抗蚀剂图形作为掩膜，对多晶硅膜19和硅薄膜2进行非均匀蚀刻，直至露出氧化硅膜4，从而在多晶硅膜19和硅薄膜2上形成多个开孔7。最后去掉抗蚀剂。

接着，如图9E所示，在硅衬底3背面施加抗蚀剂(图中未示出)。然后，用平板印刷技术对抗蚀剂构图。抗蚀剂图图形盖除与开口7对应的区域之外的区域。以该抗蚀剂图形作为掩膜，用化学液体，例如：KOH对硅衬底3进行处理。在这种处理中，对硅衬底3上没有抗蚀剂覆盖的部分进行均匀蚀刻，直至露出氧化硅膜4。用这种方式，形成支座3A。最后去掉抗蚀剂。

接着，如图9F所示，用化学液体，例如：氟代酸对在图9E处理过程中露出的氧化硅膜4进行处理，从而去除氧化硅膜4，这就完成了模板掩膜13的制造。

根据第四实施例，在直至图9C的制造工艺中，预先形成衬底，该衬底中的硅薄膜2和硅衬底3通过高导电率的多晶硅19电连接。预先形成硅衬底使得模板掩膜3的图9D～图9F的制造工艺是在确定模板掩膜开口7以后完成的，这就节省了制造模板掩膜所需的时间。

使硅薄膜2和支座3A电连接的材料不限于多晶硅19。例如，可以用如非晶硅或钨这样的金属材料代替。

尽管在图9C的过程中，已经在硅薄膜2的整个表面形成多晶硅19，但是本发明不限于此。例如，可以只在硅薄膜2的开口15内形成多晶硅19。

而且，如第一实施例那样，可形成金属硅化物层来取代多晶硅19。

在第一到第四实施例中，为了用电导率很高的钨膜使硅薄膜2和支座3A电连接，要在硅薄膜2或支座3A上形成一凹陷部分，且钨膜被植于该凹陷部分内。凹陷部分数量不限于一个，可以是一个以上。而且，凹陷部分的形状也不限于实施例所示的那样。

此外，在其上形成开口图形7的薄膜2和支撑薄膜2的支座3A的材料不限于硅。例如，可以用另一种材料，如SiC。在这种情况下，也可以得到与第一到第四实施例中同样的效果。

另外，薄膜2和支座3A之间的绝缘膜4不限于氧化硅膜。例如，可以用另一种材料，如：氮硅化膜。这种情况下，也可以得到与第一到第四

实施例中同样的效果。

本领域人员很容易想到其它的优点，并进行改善。因此，本发明在其更宽的范围内不限于这里所示出和描述的具体细节和典型实施例。因此，在不脱离权利要求和及其等同物所定义的总的发明构思的情况下，可以进行不同改变。

Claims

1.一种模板掩膜，包括：

其上带有开口的导电薄膜；

在不包括开口的导电薄膜区域内形成的绝缘膜；

在所述绝缘膜上形成的导电支座；

穿过所述绝缘膜而形成的、使所述导电支座和所述导电薄膜电连接的导电元件。

2.根据权利要求1的模板掩膜，其中所述导电元件的电导率高于所述导电薄膜和所述导电支座各自的电导率。

3.根据权利要求1的模板掩膜，其中所述导电薄膜和所述导电支座是用硅制成的。

4.根据权利要求1的模板掩膜，其中所述导电元件使用钨制成的。

5.根据权利要求1的模板掩膜，还包括在所述导电元件表面形成的硅或硅化物。

6.根据权利要求1的模板掩膜，其中所述导电元件是在所述导电支座内形成的。

7.根据权利要求1的模板掩膜，其中所述导电元件是在所述导电薄膜内形成的。

8.根据权利要求1的模板掩膜，其中所述导电元件是在所述导电薄膜表面和内部形成的。

9.一种模板掩膜，包括：

导电薄膜，所述导电薄膜包括第一区域和除第一区域之外的第二区域，所述第一区域包含多个第一开口；

绝缘膜，所述绝缘膜是在与所述导电薄膜的第一侧的第二区域相应的区域内形成的；

导电支座，所述导电支座是经由所述绝缘膜，在与所述导电薄膜的第二区域相应的区域内形成的。

第二开口，所述第二开口是穿过所述导电支座和所述绝缘膜形成的；

导电元件，所述导电元件位于第二开口内，并且使所述导电薄膜和所述导电支座电连接。

10.根据权利要求9的模板掩膜，其中所述导电元件的电导率高于所述导电薄膜和所述导电支座各自的电导率。

11.根据权利要求9的模板掩膜，其中所述导电薄膜和导电支座是用硅制成的。

12.根据权利要求9的模板掩膜，其中所述导电元件是用钨制成的。

13.根据权利要求9的模板掩膜，还包括在导电元件表面形成的硅或硅化物。

14.一种模板掩膜，包括：

导电薄膜，所述导电薄膜包括第一区域和第二区域，所述第一区域包含多个第一开口；

在与所述导电薄膜的第二区域对应处形成的绝缘膜；

在所述绝缘膜上形成的导电支座；

在所述导电薄膜第二区域的导电薄膜和绝缘膜内形成的第二开口；

导电元件，所述导电元件是在所述第二开口内形成的，并且使所述导电薄膜与所述导电支座电连接。

15.根据权利要求14的模板掩膜，其中所述导电元件的电导率高于所述导电薄膜和所述导电支座各自的电导率。

16.根据权利要求14的模板掩膜，其中所述导电薄膜和导电支座是用硅制成的。

17.根据权利要求14的模板掩膜，其中所述导电元件是用钨制成的。

18.根据权利要求14的模板掩膜，还包括在导电元件表面形成的硅或硅化物。

19.一种模板掩膜，包括：

在与所述导电薄膜的第二区域的对应处形成的绝缘膜；

在所述绝缘膜上形成的导电支座；

导电元件，所述导电元件是在所述导电薄膜的表面和第二开口内形成的，并且使所述导电薄膜与所述导电支座电连接。

20.根据权利要求19的模板掩膜，其中所述导电元件的电导率高于所述导电薄膜和所述导电支座各自的电导率。

21.根据权利要求19的模板掩膜，其中所述导电薄膜和导电支座是用硅制成的。

22.根据权利要求19的模板掩膜，其中所述导电元件是用钨制成的。

23.根据权利要求19的模板掩膜，还包括在导电元件表面形成的硅或硅化物。

24.一种掩膜成形衬底包括：

具有第一区域和第二区域的导电薄膜；

在所述导电薄膜上形成的绝缘膜；

在所述绝缘膜上形成的导电支座；

在与所述导电薄膜第二区域对应的导电支座和绝缘膜区域内形成的开口；

在所述开口内形成的导电元件，其使所述导电薄膜与所述导电支座电连接。

25.根据权利要求24的掩膜成形衬底，其中所述导电元件的电导率高于所述导电薄膜和所述导电支座各自的电导率。

26.根据权利要求24的掩膜成形衬底，其中所述导电薄膜和导电支座是用硅制成的。

27.根据权利要求24的掩膜成形衬底，其中所述导电元件是用钨制成的。

28.一种掩膜成形衬底，包括：

具有第一区域和第二区域的导电薄膜；

在所述导电薄膜上形成的绝缘膜；

在所述绝缘膜上形成的导电支座；

在与所述导电薄膜第二区域对应的导电薄膜和绝缘膜区域内形成的开口；

在所述导电薄膜上和所述开口内形成的导电元件，其使所述导电薄膜与所述导电支座电连接。

29.一种模板掩膜的制造方法包括：

在SOI衬底的导电薄膜的第一区域形成多个开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；

通过去除与所述导电薄膜第一区域相应的区域内的衬底以及与所述导电薄膜第二区域相应的部分区域内的衬底，以形成支座；

去除与因形成支座而露出的第一区域和第二区域相应的绝缘膜；

在与从中去除绝缘膜的第二区域相应的区域内形成导电元件，所述导电元件使所述衬底与所述导电薄膜电连接，其电导率高于所述衬底和所述导电薄膜各自的电导率。

30.一种模板掩膜的制造方法包括：

在SOI衬底的导电薄膜的第一区域内形成若干第一开口，在第二区域内形成第二开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；

通过去除与所述第一区域相应的区域内的衬底来形成支座；

去除由于形成所述支座而露出的绝缘膜；

在所述导电薄膜的所述第二开口内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率。

31.一种模板掩膜的制造方法包括：

形成凹陷部分，在所述凹陷部分内露出绝缘膜，所述凹陷部分所处的区域对应于SOI衬底的衬底的第二区域，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；

去除所述露出的绝缘膜；

在所述凹陷部分内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率；

在与所述导电薄膜的第一区域对应的区域内形成开口；

去除与所述第一区域相应的衬底和绝缘膜。

32.一种掩膜成形衬底的制造方法包括：

通过去除与SOI衬底第二区域相应的衬底和绝缘膜而形成凹陷部分，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的导电薄膜，所述导电薄膜具有作为开口形成区域的第一区域和第一区域周围的第二区域；

在所述凹陷部分内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率。

33.一种模板掩膜的制造方法包括：

通过去除与SOI衬底的第二区域相应的导电薄膜和绝缘膜而形成凹陷部分，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；

在所述导电薄膜整个表面上和所述第一开口内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率；

通过去除与所述第一区域相应的导电元件和导电薄膜而形成第二开口；

通过去除与所述第一区域相应的衬底和绝缘膜而形成支座。

34.一种掩膜成形衬底的制造方法包括：

通过去除与SOI衬底的第二区域相应的导电薄膜和绝缘膜而形成第一开口，所述SOI衬底包括衬底、在衬底上形成的绝缘膜和在绝缘膜上形成的具有第一区域和第二区域的导电薄膜；

在所述导电薄膜整个表面上和第一开口内形成导电元件，所述导电元件的电导率高于所述衬底和所述导电薄膜各自的电导率；

35.一种掩膜成形衬底包括：

具有第一区域和第二区域的导电薄膜；

在所述导电薄膜上形成的绝缘膜；

在所述绝缘膜上形成的导电支座；

在与所述第二区域和所述绝缘膜相应的导电薄膜内形成开口；

在所述开口内形成的导电元件，所述导电元件使所述导电薄膜和所述导电支座电连接。