CN1270380C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1270380C
CN1270380C CNB021588333A CN02158833A CN1270380C CN 1270380 C CN1270380 C CN 1270380C CN B021588333 A CNB021588333 A CN B021588333A CN 02158833 A CN02158833 A CN 02158833A CN 1270380 C CN1270380 C CN 1270380C
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
slit
isolated area
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021588333A
Other languages
English (en)
Other versions
CN1430281A (zh
Inventor
外園明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1430281A publication Critical patent/CN1430281A/zh
Application granted granted Critical
Publication of CN1270380C publication Critical patent/CN1270380C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

具有：在半导体衬底上边彼此隔离开来形成，分别具有有源区的第1、第2晶体管；隔离上述第1、第2晶体管隔离区；设置在隔离区内的缝隙，设置在缝隙的内壁部分上边的导电膜；与有源区电连的第1、第2部分，和使得沿着缝隙地设置在隔离区上边，且已与第1、第2部分一体化了的布线层的第3部分。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有n沟道和p沟道MOS晶体管的半导体器件及其制造方法，特别是涉及MOS晶体管的扩散区间用布线层连接起来的半导体器件及其制造方法。
背景技术
对LSI的高性能化的要求日益高涨，另一方面，在半导体工艺技术中要求越来越微细的微细化技术。在这样的状况下，LSI的高密度化就变成为不可或缺，必须不断进行尽可能的按比例缩小。
在LSI中，存在着许多用来把相邻的区域，例如n型区和p型区连接起来的布线图形。在该情况下，n型区和p型区借助于STI(浅沟隔离)彼此进行隔离，用上层的金属布线把两个区域连接起来。
在SRAM(静态随机存取存储器)中如局域互连那样，存在着使MOS晶体管的源极、栅极电极和漏极彼此间进行连接的布线图形。该局域互连，可以采用对源极、栅极电极和漏极上边的层间绝缘膜形成具有大的开口的开口部分，用导电性材料把该开口部分填埋起来的办法形成。
图1的剖面图示出了具有上述局域互连的现有半导体器件的一个例子。在p型衬底51上边形成p型阱区52、n型阱区53，在p型阱区52内形成将成为n沟道MOS晶体管54的源极、漏极的n型区55，在n型阱区53内形成将成为p沟道MOS晶体管56的源极、漏极的p型区57。此外，在衬底51上边，形成用来隔离上述MOS晶体管的STI58。在MOS晶体管54、56各自的一对n型区55彼此间和p型区57彼此间的沟道区上边，分别形成栅极电极59。此外，在STI58上边也形成在该STI58上边通过的别的MOS晶体管的栅极电极59。此外，在整个面上形成层间绝缘膜60。然后，对该层间绝缘膜60，形成开口部分61，使得上述STI58上边的栅极电极59和将成为配置在其两侧的MOS晶体管54、56各自的源极或漏极的各一方的n型区55和p型区57的一部分露出来，然后，采用用导电性材料62填埋该开口部分61内的办法形成互连。
在制造图1所示的那种半导体器件时，由于开口部分61可以用RIE(反应性离子刻蚀)形成，故与扩散区之间的边界部分处的一部分STI58将被刻蚀掉。归因于此，在互连与衬底51之间将产生发生漏电流的问题。
另一方面，作为具有局域互连的半导体器件，在以往，人们知道在特开2000-114262中讲述的器件。该半导体器件借助于用硅膜的选择生长技术和选择刻蚀技术形成的布线，把被STI隔离开来的一对扩散区彼此间连接起来。
就是说，如图2所示，在p型衬底51上边形成p型阱区52、n型阱区53，在p型阱区52内，形成将成为n沟道MOS晶体管的源极、漏极的n型阱区55，在n型阱区53内，形成将成为p沟道MOS晶体管的源极、漏极的p型阱区57。然后，在整个面上淀积非晶硅膜，以该非晶硅膜为籽晶进行选择生长形成单晶硅膜，然后，除去互连形成部分以外的非晶硅膜，在互连形成部分的非晶硅膜和单晶硅膜的区域上剩下由硅化物膜构成的互连63，该互连63被形成为跨过STI58。
在图2所示的半导体器件中，由于不需要刻蚀层间绝缘膜形成开口部分，故可以防止由刻蚀衬底引起的互连与衬底间的漏电流的产生。
但是，要把用来形成互连63的外延选择膜剩下所希望的图形形状是极其困难的。
发明内容
如上所述，在现有的半导体器件中，在布线把借助于隔离区彼此隔离开来的扩散区间连接起来时，存在着会发生结漏电流的问题，或难于选择性地形成布线层等的问题。
根据本发明的一个方面，可以提供一种用布线层把有源区间连接起来的半导体器件，具备：在半导体衬底上边彼此隔离开来形成的第1、第2晶体管，分别具有杂质扩散区；在上述半导体衬底上边形成的隔离区，设置在上述第1、第2晶体管之间以隔离上述第1、第2晶体管；在上述隔离区内的至少一个缝隙，连续地设置在上述第1、第2晶体管的上述杂质扩散区之间，具有内壁部分且具有规定的宽度；设置在上述至少一个缝隙的上述内壁部分上的导电膜；布线层，由分别设置在上述第1、第2晶体管的上述杂质扩散区上且与上述各个杂质扩散区电连接的第1、第2部分，和沿着上述隔离区的上述缝隙设置在上述隔离区上且与上述第1、第2部分一体化的第3部分构成。
根据本发明的另一个方面，则可以提供一种用布线层把杂质扩散区之间连接起来的半导体器件的制造方法，包括：通过在半导体衬底上边形成隔离区，在上述半导体衬底上形成被上述隔离区隔离开来的分别形成MOS晶体管的第1、第2元件区；在上述隔离区内形成具有内壁部分而且具有规定宽度的、在上述第1、第2元件区之间连续的至少一个缝隙；在整个面上淀积由可以成为外延生长的核的材料构成的导电膜之后，选择性地除去上述导电膜，使其分别残留于上述第1、第2元件区中与上述MOS晶体管的栅极电极相对应的区域上，同时残留于上述至少一个缝隙的内壁部分上；在用进行外延生长时将成为阻挡层的材料把在上述第1、第2元件区中与上述MOS晶体管的栅极电极相对应的区域上边分别剩下来的上述导电膜的周围被覆起来之后，借助于外延生长法，形成布线层，该布线层在上述第1元件区上边具有第1部分，在上述第2元件区上边具有第2部分，且具有与上述第1、第2部分一体化的第3部分，该第3部分沿着上述隔离区的上述缝隙位于上述隔离区上。
附图说明
图1的剖面图示出了现有的半导体器件的一个例子。
图2的剖面图示出了与图1不同的现有的半导体器件的一个例子。
图3的斜视图示出了本发明的实施例1的半导体器件的一部分的构成。
图4A的剖面图示出了图3所示的半导体器件制造时的最初制造工序。
图4B的剖面图示出了接在图4A后边的制造工序。
图4C的剖面图示出了接在图4B后边的制造工序。
图4D的剖面图示出了接在图4C后边的制造工序。
图4E的剖面图示出了接在图4D后边的制造工序。
图4F的剖面图示出了接在图4E后边的制造工序。
图4G的剖面图示出了接在图4F后边的制造工序。
图5示出了沿着图3中的A-A’线的详细的剖面构造。
图6的斜视图示出了本发明的实施例2的半导体器件的一部分的构成。
图7A的斜视图示出了图6所示的半导体器件制造时途中的制造工序。
图7B的斜视图示出了接在图7A后边的制造工序。
图7C的斜视图示出了接在图7B后边的制造工序。
图8的斜视图示出了本发明的实施例3的半导体器件的一部分的构成。
图9A的斜视图示出了图8所示的半导体器件制造时途中的制造工序。
图9B的斜视图示出了接在图9A后边的制造工序。
图9C的斜视图示出了接在图9B后边的制造工序。
图9D的斜视图示出了接在图9C后边的制造工序。
图10的斜视图示出了本发明的实施例4的半导体器件的一部分的构成。
图11A的斜视图示出了图10所示的半导体器件制造时途中的制造工序。
图11B的斜视图示出了接在图11A后边的制造工序。
具体实施方式
以下参看附图详细地说明本发明的实施例。
图3的斜视图示出了本发明的实施例1的半导体器件的一部分的构成。
在p型的硅半导体衬底11上边，设置有p阱区12和n阱区13。此外，在衬底11上边选择性地设置STI14，上述p阱区12和n阱区13用该STI14隔离开来。在上述p阱区12内设置n沟道MOS晶体管15，在n阱区13内设置p沟道MOS晶体管16。上述n沟道MOS晶体管15，具有在p阱区12内形成，将成为源极和漏极的一对的n型扩散区17，和被设置为位于源极、漏极间的沟道区上边的例如由多晶硅构成的栅极电极18。另外，上述一对n型扩散区17中的每一个扩散区，都由具有浅的结深的第1扩散区和具有深的结深的第2扩散区构成。上述p沟道MOS晶体管16，具有在n阱区13内形成，将成为源极和漏极的一对p型扩散区19，和被设置为位于源极、漏极间的沟道区上边的例如由多晶硅构成的栅极电极18。另外，上述一对p型扩散区19中的每一个扩散区，也都由具有浅的结深的第1扩散区和具有深的结深的第2扩散区构成。
此外，在上述两个MOS晶体管15、16的栅极电极18的侧壁上边设置有由硅氧化膜、硅氮化膜等构成的栅极侧壁20。
就如在后边要说明的那样，在上述STI14内设置一个缝隙，使得把该STI14夹在中间且位于其两侧的n型扩散区17和p型扩散区19彼此间连续起来。该缝隙具有内壁部分，而且，具有规定的宽度。然后，在该缝隙的内壁部分上边，由与构成上述两MOS晶体管15、16的栅极电极18的材料相同的材料，即由多晶硅构成的导电膜。此外，该缝隙被设置为使得其底部达不到STI14的底部。
然后，在把上述STI14夹在中间且位于其两侧的n型扩散区17和p型扩散区19上边，设置由借助于外延生长形成的含有硅的材料构成的布线层22的第1部分22a和第2部分22b。上述布线层22的第1部分22a与上述n型扩散区17电连，第2部分22b则与上述p型扩散区19电连。此外，在上述STI14上边，沿着STI14内的缝隙设置布线层22的第3部分22c。该第3部分22c，与上述第1、第2部分22a、22b一体化。
另外，上述布线层22具有例如由下层是硅层，上层是金属硅化物层构成的叠层构造或由下层是硅锗合金层，上层是金属硅化物层构成的叠层构造。此外，栅极电极18上部也被硅化物化。
其次，参看图4A到图4G和图5，说明图3所示那样构成的半导体器件的制造方法。
首先，如图4A的剖面图所示，例如，在p型的硅半导体衬底11上边，依次淀积硅氮化膜31和硅氧化膜32，其次，借助于曝光工艺，由该硅氮化膜31和硅氧化膜32构成的叠层膜33剩下规定的图形形状。接着，用把该剩下的叠层膜33用做掩模的各向异性刻蚀法，例如，反应性离子刻蚀法，刻蚀衬底11，形成深度200到350nm的元件隔离用沟34。
其次，如图4B的剖面图所示，例如，用CVD法等，向整个面上淀积硅氧化膜等的埋入用绝缘膜35，用该埋入用绝缘膜35把上述元件隔离用沟34填埋起来。
接着，如图4C的剖面图所示，采用进行CMP(化学机械抛光)的办法进行平坦化处理。
其次，如图4D的剖面图所示，采用例如用加热到160℃的磷酸进行处理的办法，除去硅氮化膜31，形成STI14。之后，在衬底11上形成p型阱区12和n型阱区13。
接着，如图4E的斜视图所示，为了形成上述缝隙，进行光刻胶图形化使得具有与该缝隙的图形对应的图形，接着，采用借助于使用该缝隙的反应性离子刻蚀，对STI14内的埋入用绝缘膜35深刻蚀30到100nm的办法，形成一个缝隙36。该缝隙36的宽度W例如被作成为0.03到0.1微米。缝隙36的宽度W的最小值0.03微米，相当于加工精度的最小尺寸，最大值0.1微米相当于用之后被埋入到该缝隙36内的上述布线层22的上述第3部分22c实质上可以埋入的最大值。
其次，向将成为n、p两个MOS晶体管的沟道区的部分注入阈值调整用的杂质离子，接着，用热氧化法或LP-CVD法，在整个面上以0.5到3.0nm的膜厚形成栅极绝缘膜37，接着在整个面上以50到200nm的膜厚淀积多晶硅膜38。其次，用光刻法、X射线光刻法或电于束光刻法，形成用来使上述多晶硅膜38图形化的刻蚀用掩模，接着，采用借助于使用该掩模的反应性离子刻蚀，刻蚀上述多晶硅膜38的办法，如图4F的斜视图所示，形成栅极电极18。在上述刻蚀之后，在缝隙36的内壁上边将剩下多晶硅膜38。
另外，也可以作成为在淀积上上述栅极绝缘膜37和多晶硅膜38后淀积硅氮化膜，之后，在用多晶硅膜38形成栅极电极18时，在对上述硅氮化膜进行了刻蚀之后，采用刻蚀多晶硅膜38的办法，如图4F的斜视图所示，在栅极电极18上边剩下由硅氮化膜构成的覆盖材料21。由该硅氮化膜构成的覆盖材料21可以用做在之后进行外延生长时的阻挡层。
此外，也可以不形成上述覆盖材料21，然后，在栅极电极18上边进行外延生长。
另外，也可以作成为在形成缝隙36之前进行上述阱区的形成工序、MOS晶体管的阈值调整用的杂质离子注入工序。
作为上述栅极绝缘膜37，不仅可以使用硅氧化膜，也可以使用硅氮氧化膜、硅氮化膜，还可以使用作为高电介质膜的由Ta2O5构成的膜等所有种类的绝缘膜。
此外，在不在栅极电极18上边进行外延生长的情况下，也可以不形成多晶硅膜而代之以形成把TiN、WN用做势垒金属，进而再使用W的金属栅极构造的栅极电极。此外，还可以用硅锗合金形成栅极电极18。
然后，在用热氧化法在整个面上形成了0.5到6nm的后氧化膜之后，采用分别向p型阱区12、n型阱区13内导入n型和p型杂质离子的办法，分别形成构成n型扩散区17的具有浅的结深的第1扩散区17a，和构成p型扩散区19的具有浅的结深的第1扩散区19a。
其次，如图4G的斜视图所示，用LP-CVD法，向整个面上淀积栅极侧壁材料，接着，采用用反应性离子刻蚀进行深刻蚀的办法，在栅极电极18的侧壁上边形成栅极侧壁20。作为上述栅极侧壁材料，可以使用硅氧化膜、硅氮化膜或由它们的组合构成的膜。
其次，为了除去自然氧化膜在氢气气氛中进行了高温处理后，用外延生长法进行单晶硅的选择生长。例如，采用在氢气气氛中把全体加热到650到800℃，与氢气一起供给SiH4、SiH2Cl2、SiHCl3等的反应气体的办法，在衬底11上边露出的硅部分上形成单晶硅膜。此外，在进行该选择生长时，除去硅以外，也可以生长由硅和锗构成的合金。
借助于该外延生长，如图3的斜视图所示，在n型扩散区17和p型扩散区19上边，形成由单晶硅膜构成的布线层22，特别是在把STI14夹在中间位于其两侧的n型扩散区17上边，形成布线层22的第1部分22a，在p型扩散区19上边形成布线层22的第2部分22b。
此外，在进行该外延生长时，采用在STI14内形成的缝隙36的内壁上边残留的多晶硅膜38为核进行外延生长，首先，使得把缝隙36的内部填埋起来那样地生长硅膜，然后，使得在缝隙36的上部突出出来那样地进行硅膜生长的办法，沿着缝隙36那样地形成布线层22的第3部分22c。然后。该第3部分22c最终与上述第1部分22a和第2部分22b一体化。
其次，在存在着覆盖材料21的情况下，在用稀氟酸除去了该覆盖材料21之后，从布线层22的上边扩散n型杂质和p型杂质，形成构成n型扩散区17的具有深的结深的第2扩散区17b和构成p型扩散区19的具有深的结深的第2扩散区19b。这时，同时也向栅极电极18中导入杂质。
图5详细地示出了沿着图3中的5-5’线的剖面。其次，如该图5的剖面图所示，在上述布线层22上边，例如形成了Ti、Co、Ni、Pd等的金属膜之后，采用进行加热的办法，在布线层22的上部形成金属硅化物层40。另外，在形成布线层22的选择生长时，在不生长硅而代之以生长由硅锗构成的合金的情况下，作为相当于硅化物层40的层可以形成使硅和锗构成的合金被硅化物化的层。这时，在栅极电极18的上部也形成金属膜，然后，在栅极电极18的上部，形成金属硅化物层40。
倘采用上述实施例1的半导体器件及其制造方法，则遍及n型扩散区17上边、p型扩散区19上边和STI14上边地连续地设置把STI14夹在中间在其两侧设置的n沟道MOS晶体管的n型扩散区17和p沟道MOS晶体管的p型扩散区19连接起来布线层22。就是说，由于在STI边沿部分上不会形成接触，故可以消除以前那样的结漏电流的问题。
此外，由于不需在扩散区上边确保用来形成接触的空间，故可以大大降低电路面积。在SRAM等的情况下，电路面积可以减少10％到20％，虽然与把夹持STI14的一对扩散区17、19彼此间连接起来的布线层22的第3部分22c的占有面积有关。
图6的斜视图示出了本发明的实施例2的半导体器件的一部分的构成。该实施例2的半导体器件，由于仅仅一部分的构成与图3所示实施例的半导体器件不同，故对于那些与图3对应的地方，仅仅赋予同一标号而省略其说明，以下仅仅说明那些与图3不同之处。
图6所示的半导体器件与图3所示的半导体器件的不同之处在于：设置在上述STI14上边的布线层22的第3部分22c的宽度W，即，在与布线层22的第1部分22a和第2部分22b的排列方向进行交叉的方向上的第3部分22c的尺寸，比图3所示的半导体器件的情况更宽。
为了把布线层22的第3部分22c的宽度W形成得比图3的宽度宽，在图6的半导体器件中，如后边要说明的那样，使得把该STI14夹在中间位于其两侧的n型扩散区17和p型扩散区19彼此间连续起来那样地，在上述STI14内，设置多个缝隙。这些缝隙中的每一个分别具有内壁，而且，分别具有规定的宽度。然后，在这些各个缝隙的内壁部分上边，设置例如由多晶硅构成的导电膜。此外，这些各个缝隙分别被设置为使得其底部达不到STI14的底部。
其次，对图6所示那样构成的半导体器件的制造方法进行说明。
一直到在衬底11上边形成STI14为止的工序，与实施例1的图4A到图4D所示的工序是相同的，故省略它们的说明。
在衬底11上边形成了STI14后，如图7A的斜视图所示，为了形成多个缝隙，进行光刻胶图形化，使得具有与这些多个缝隙的图形对应的图形，接着，采用借助于使用该光刻胶的反应性离子刻蚀，对STI14内的埋入用绝缘膜35进行30到100nm的深刻蚀，使得彼此平行那样地形成多个缝隙36。在本例中举出的是要形成3个缝隙的情况。这些缝隙36的宽度分别作成为与实施例1的情况同样，例如被作成为0.03到0.1微米。
其次，与上述图4F的工序同样，向n、p两沟道的MOS晶体管的将成为沟道区的部分注入阈值调整用的杂质离子，接着，用热氧化法或LP-CVD法，在整个面上以0.5到3.0nm的膜厚形成栅极绝缘膜37。接着，在整个面上以50到200nm的膜厚例如淀积多晶硅膜38，其次，用光刻法、X射线光刻法或电子束光刻法，形成用来使上述多晶硅膜38图形化的刻蚀用掩模，接着，采用借助于使用该掩模的反应性离子刻蚀，刻蚀上述多晶硅膜38的办法，如图7B的斜视图所示，形成栅极电极18。这时，在多个缝隙36的每一个缝隙的内壁上边，分别剩下多晶硅膜38。
如图7C的斜视图所示，也可以与图4F所示的情况同样，在栅极电极18的上部剩下由硅氮化膜构成的覆盖材料21。由该硅氮化膜构成的覆盖材料21，可以用做之后要进行的外延生长时的阻挡层。此外，也可以不形成上述覆盖材料21，之后，在栅极电极18上边进行外延生长。
作为上述栅极绝缘膜37，不仅可以使用硅氧化膜，也可以使用硅氮氧化膜、硅氮化膜、还可以使用作为高电介质膜的由Ta2O5构成的膜等所有种类的绝缘膜。
此外，在栅极电极18上边不进行外延生长的情况下，也可以不形成多晶硅膜而代之以形成把TiN、WN用做势垒金属，进而再使用W的金属栅极构造的栅极电极。此外，还可以用硅锗合金形成栅极电极18。
然后，在用热氧化法在整个面上形成了0.5到6nnm的后氧化膜后，采用分别向p型阱区12和n型阱区13内导入n型和p型杂质离子的办法，形成构成n型阱区17和p型扩散区19的具有浅的结深的第1扩散区17a和19a。
其次，如图7C的斜视图所示，用LP-CVD法，向整个面上淀积栅极侧壁材料，接着，采用用反应性离子刻蚀进行深刻蚀的办法，在栅极电极18的侧壁上边形成栅极侧壁20。作为上述栅极侧壁材料，可以使用硅氧化膜、硅氮化膜或由它们的组合构成的膜。
其次，为了除去自然氧化膜在氢气气氛中进行了高温处理后，用外延生长法进行单晶硅的选择生长。例如，采用在氢气气氛中把全体加热到650到800℃，与氢气一起供给SiH4、SiH2Cl2、SiHCl3等的反应气体的办法，在衬底11上边露出的硅部分上形成单晶硅膜。此外，在进行该选择生长时，除去硅以外，也可以生长由硅和锗构成的合金。
借助于该外延生长，如图6的斜视图所示，在n型扩散区17和p型扩散区19上边，形成由单晶硅膜构成的布线层22，特别是在把STI14夹在中间位于其两侧的n型扩散区17上边，形成布线层22的第1部分22a，在p型扩散区19上边形成布线层22的第2部分22b。
此外，在进行该外延生长时，采用以STI14内形成的缝隙36的内壁上边残留的多晶硅膜38为核进行外延生长，首先，使得把缝隙36的内部填埋起来那样地生长硅膜，然后，使得在缝隙36的上部突出出来那样地进行硅膜的生长的办法，沿着缝隙36形成布线层22的第3部分22c。然后。该第3部分22c最终与上述第1部分22a和第2部分22b一体化。
其次，在存在着覆盖材料21的情况下，在用稀氟酸除去了该覆盖材料21之后，从布线层22的上边扩散n型杂质和p型杂质，形成构成n型扩散区17的具有深的结深的第2扩散区17b和构成p型扩散区19的具有深的结深的第2扩散区19b。
之后，与在图5的剖面图中所示的情况同样，在上述布线层22上边，例如形成了Ti、Co、Ni、Pd等的金属膜之后，采用进行加热的办法，在布线层22的上部形成金属硅化物层40。这时，在栅极电极18的上部也形成金属膜，然后，在栅极电极18的上部形成金属硅化物层40。另外，在形成布线层22的选择生长时，在不生长硅而代之以生长由硅锗构成的合金的情况下，作为相当于硅化物层40的层可以形成使硅和锗构成的合金被硅化物化的层。
倘采用上述实施例2的半导体器件及其制造方法，除去可以得到与实施例1同样的效果之外，由于把布线层22的第1部分22a和第2部分22b连接起来的第3部分22的宽度变得比图3的情况还宽，故可以得到这样的效果：可以把n型扩散区17和p型扩散区19连接起来的布线层22的布线电阻形成得比图3的情况还低。
图8的斜视图示出了本发明的实施例3的半导体器件的一部分的构成。该实施例3的半导体器件，由于仅仅一部分的构成与图6所示的实施例2的半导体器件不同，故对于那些与图6对应的地方，仅仅赋予同一标号而省略其说明，以下仅仅说明那些与图6不同之处。
图8所示的半导体器件与图6所示的半导体器件不同之处在于在STI14上边设置另外的MOS晶体管的栅极电极18这一点，和采用在布线层22的第3部分22c上边设置接触栓塞41，在上述另外的MOS晶体管的栅极电极18上边设置接触栓塞42，然后，设置与上述两接触栓塞41、42进行连接的上层布线层43的办法，使第3部分22c和上述另外的MOS晶体管的栅极电极18彼此连接这一点。
其次，对图8所示那样构成的半导体器件的制造方法进行说明。
一直到在衬底11上边形成STI14为止的工序，与实施例1的图4A到图4D所示的工序是同样的，故省略它们的说明。
在衬底11上边形成了STI14之后，如图9A的斜视图所示，为了形成多个缝隙，进行光刻胶图形化，使得具有与这些多个缝隙的图形对应的图形，接着，采用借助于使用该光刻胶的反应性离子刻蚀，对STI14内的埋入用绝缘膜35进行30到100nm的深刻蚀的办法，形成多个缝隙36。在本例中举出的是要形成3个缝隙的情况。这些缝隙36的宽度分别作成为与实施例1的情况同样，例如被作成为0.03到0.1微米。
其次，向n、p两沟道的MOS晶体管的将成为沟道区的部分注入阈值调整用的杂质离子，接着，用热氧化法或LP-CVD法，在整个面上以0.5到3.0nm的膜厚形成栅极绝缘膜37。接着，在整个面上以50到200nm的膜厚淀积多晶硅膜38，其次，用光刻法、X射线光刻法或电子束光刻法，形成用来使上述多晶硅膜38图形化的刻蚀用掩模，接着，采用借助于使用该掩模的反应性离子刻蚀，刻蚀上述多晶硅膜38的办法，如图9B的斜视图所示，形成栅极电极18。在该刻蚀后，在STI14上边也形成栅极电极18。此外，在多个缝隙36的每一个缝隙的内壁上，也分别剩下多晶硅膜38。这时，如图9B的斜视图所示，也可以与图4F所示的情况同样，在各个栅极电极18的上部剩下由硅氮化膜构成的覆盖材料21。由该硅氮化膜构成的覆盖材料21，可以用做之后要进行的外延生长时的阻挡层。此外，也可以不形成上述覆盖材料21，之后，在栅极电极18上边进行外延生长。
作为上述栅极绝缘膜37，不仅可以使用硅氧化膜，也可以使用硅氮氧化膜、硅氮化膜、还可以使用作为高电介质膜的由Ta2O5构成的膜等所有种类的绝缘膜。
此外，在不在栅极电极18上边进行外延生长的情况下，也可以不形成多晶硅膜而代之以形成把TiN、WN用做势垒金属，进而再使用W的金属栅极构造的栅极电极。此外，还可以用硅锗合金形成栅极电极18。
然后，在用热氧化法在整个面上形成了0.5到6nnm的后氧化膜之后，采用分别向p型阱区12和n型阱区13内导入n型和p型杂质离子的办法，分别形成构成n型扩散区17的具有浅的结深的第1扩散区17a，和构成p型扩散区19的具有浅的结深的第1扩散区19a。
其次，如图9C的斜视图所示，用LP-CVD法，向整个面上淀积栅极侧壁材料，接着，采用用反应性离子刻蚀进行深刻蚀的办法，在栅极电极18的侧壁上边形成栅极侧壁20。作为上述栅极侧壁材料，可以使用硅氧化膜、硅氮化膜或由它们的组合构成的膜。
其次，为了除去自然氧化膜，在氢气气氛中进行了高温处理后，用外延生长法进行单晶硅的选择生长。例如，采用在氢气气氛中把全体加热到650到800℃，与氢气一起供给SiH4、SiH2Cl2、SiHCl3等的反应气体的办法，在衬底11上边露出的硅部分上形成单晶硅膜。此外，在进行该选择生长时，除去硅以外，也可以生长由硅和锗构成的合金。
借助于该外延生长，如图9D的斜视图所示，在n型扩散区17和p型扩散区19上边，形成由单晶硅膜构成的布线层22，特别是在把STI14夹在中间位于其两侧的n型扩散区17上边，形成布线层22的第1部分22a，在p型扩散区19上边形成布线层22的第2部分22b。
此外，在进行该外延生长时，采用以STI14内形成的缝隙36的内壁上边残留的多晶硅膜38为核进行外延生长，首先，使得把缝隙36的内部填埋起来那样地生长硅膜，然后，使得在缝隙36的上部突出出来那样地进行硅膜的生长的办法，沿着缝隙36那样地形成布线层22的第3部分22c。然后。该第3部分22c最终与上述第1部分22a和第2部分22b一体化。
其次，在存在着覆盖材料21的情况下，在用稀氟酸除去了该覆盖材料21之后，从布线层22的上边扩散n型杂质和p型杂质，形成构成n型扩散区17的具有深的结深的第2扩散区17b和构成p型扩散区19的具有深的结深的第2扩散区19b。这时，同时也向栅极电极18的上部中导入杂质。
之后，与图5的剖面图所示的情况同样，在上述布线层22上边，例如形成了Ti、Co、Ni、Pd等的金属膜之后，采用进行加热的办法，在布线层22的上部形成金属硅化物层40。这时，在栅极电极18的上部也形成金属膜，然后，在栅极电极18的上部，形成金属硅化物层40。另外，在形成布线层22的选择生长时，在不生长硅而代之以生长由硅锗构成的合金的情况下，作为相当于硅化物层40的层可以形成使硅和锗构成的合金被硅化物化的层。
接着，采用在整个面上淀积层间绝缘膜之后，对该层间绝缘膜，在与上述布线层22的第3部分22c对应的位置和与在STI14上边形成的栅极电极18对应的位置上分别形成开口部分，然后使得填埋这些开口部分那样地向整个面上淀积上层布线用的金属，接着使上层布线用的金属图形化的办法，形成图8所示那样的接触栓塞41、42和上层布线层43。
倘采用上述实施例3的半导体器件及其制造方法，除去可以得到与实施例1同样的效果之外，由于布线层22的第3部分22c的宽度宽，故还可以得到要在该部分上设置接触时，可以容易地设置该接触的效果。
图10的斜视图示出了本发明的实施例4的半导体器件的一部分的构成。该实施例4的半导体器件，由于仅仅一部分的构成与图8所示的实施例3的半导体器件不同，故对于那些与图8对应的地方，仅仅赋予同一标号而省略其说明，以下仅仅说明那些与图8不同之处。
图10所示的半导体器件与图8所示的半导体器件不同之处在于在STI14上边设置的布线层22的第3部分22c，被设置为使之沿着上述STI14内的多个缝隙36，而且，被设置为跨过在STI14上边设置的栅极电极18与该栅极电极18电连，此外，第1、第2部分22a、22b与上述布线层22一体化。
其次，对图10所示那样构成的半导体器件的制造方法进行说明。
一直到在衬底11上边形成STI14为止的工序，与实施例1的图4A到图4D所示的工序是同样的，故省略它们的说明。
此外，一直到在STI14内形成多个缝隙36，形成构成栅极电极18、n型扩散区17、p型扩散区19的具有深的结深的第2扩散区17b、19b为止的工序，基本上与实施例3的图9A到图9C所示的工序是同样的，故也省略它们的说明。但是，与图9C的情况不同之处，如图11A的斜视图所示，在STI14上边形成的栅极电极18，使得横穿多个缝隙36那样地，被形成为向与STI14的延长方向相同的方向延长。在该情况下，在淀积用来形成栅极电极18的多晶硅膜38时，向多个缝隙36的各个内壁上边也淀积多晶硅膜38。
如图11A的斜视图所示，用LP-CVD法，向整个面上淀积栅极侧壁材料，接着，采用用反应性离子刻蚀进行深刻蚀的办法，在栅极电极18的侧壁上边形成栅极侧壁20。作为上述栅极侧壁材料，可以使用硅氧化膜、硅氮化膜或由它们的组合构成的膜。接着，采用向n型阱区12、p型阱区13内选择性地导入n型、p型杂质离子的办法，形成构成n型扩散区17和p型扩散区19的具有深的结深的第2扩散区17b和19b。
其次，如图11B的斜视图所示，在STI14上边的栅极电极18与多个缝隙36进行交叉的位置处，选择性地除去栅极侧壁20。
然后，采用进行外延生长的办法，形成布线层22。
其次，在存在着覆盖材料21的情况下，在用稀氟酸除去了该覆盖材料21之后，从布线层22的上边扩散n型杂质和p型杂质，形成构成n型扩散区17的具有深的结深的第2扩散区17b和构成p型扩散区19的具有深的结深的第2扩散区19b。这时，同时也向栅极电极18中导入杂质。
之后，与图5的剖面图所示的情况同样，在上述布线层22上边，例如形成了Ti、Co、Ni、Pd等的金属膜之后，采用进行加热的办法，在布线层22的上部形成金属硅化物层40，借助于此，就可以得到图10所示的构造。这时，在栅极电极18的上部也形成金属膜，然后，在栅极电极18的上部，形成金属硅化物层40。另外，在形成布线层22的选择生长时，在不生长硅而代之以生长由硅锗构成的合金的情况下，作为相当于硅化物层40的层可以形成使硅和锗构成的合金被硅化物化的层。
倘采用上述实施例4的半导体器件及其制造方法，除去可以得到与实施例1同样的效果之外，由于使布线层22的第3部分22c具有与图8中的接触栓塞41、42和上层布线层43同样的功能，故还可以得到把n型扩散区17和p型扩散区19与其它的MOS晶体管进行连接而不使用接触栓塞或上层布线层的效果。
另外，不言而喻，本发明可以有种种的变形而不受限于上述实施例。例如，在上述各个实施例中，虽然说明的是用布线层22进行连接的MOS晶体管的扩散区是彼此不同的导电类型的情况，但是也可以作成为使得用布线层22把沟道类型相同的MOS晶体管的同一导电类型的扩散区彼此间连接起来。
此外，在上述各个实施例中，虽然说明的是用布线层22把作为不同的MOS晶体管的源极、漏极的一对扩散区间连接起来的情况，但是，在用上述布线层22把由STI彼此隔离开来的由在衬底内形成的扩散区构成的、作为布线使用的一对导电层间连接起来的情况下，也可以容易地应用。
此外，在上述各个实施例中，虽然说明的是作为衬底使用p型衬底的情况，但是，也可以使用n型衬底。
对于那些本专业的熟练技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附权利要求及其等效要求所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (40)

1.一种用布线层把杂质扩散区之间连接起来的半导体器件，具备：
在半导体衬底上边彼此隔离开来形成的第1、第2晶体管，分别具有杂质扩散区；
在上述半导体衬底上边形成的隔离区，设置在上述第1、第2晶体管之间以隔离上述第1、第2晶体管；
在上述隔离区内的至少一个缝隙，连续地设置在上述第1、第2晶体管的上述杂质扩散区之间，具有内壁部分且具有规定的宽度；
设置在上述至少一个缝隙的上述内壁部分上的导电膜；
布线层，由分别设置在上述第1、第2晶体管的上述杂质扩散区上且与上述各个杂质扩散区电连接的第1、第2部分，和沿着上述隔离区的上述缝隙设置在上述隔离区上且与上述第1、第2部分一体化的第3部分构成。
2.根据权利要求1所述的半导体器件，其特征在于：上述至少一个缝隙是一个缝隙。
3.根据权利要求1所述的半导体器件，其特征在于：上述至少一个缝隙是被设置为彼此并行的多个缝隙。
4.根据权利要求1所述的半导体器件，其特征在于：上述缝隙的宽度的最小值定为0.03微米，最大值定为0.1微米。
5.根据权利要求1所述的半导体器件，其特征在于：上述至少一个缝隙的底部被设定为未达到上述隔离区的底部。
6.根据权利要求1所述的半导体器件，其特征在于：上述导电膜由含硅膜构成。
7.根据权利要求6所述的半导体器件，其特征在于：上述含硅膜是多晶硅。
8.根据权利要求1所述的半导体器件，其特征在于：上述布线层具有由下层为硅层、上层为金属硅化物层构成的叠层构造。
9.根据权利要求1所述的半导体器件，其特征在于：上述布线层具有由下层为硅锗合金层、上层为由硅锗合金的硅化物层构成的叠层构造。
10.根据权利要求1所述的半导体器件，其特征在于：还具备在上述布线层的上述第3部分上边设置的接触部分。
11.一种用布线层把杂质扩散区之间连接起来的半导体器件，具备：
在半导体衬底上边彼此隔离开来形成的第1、第2MOS晶体管，分别具有栅极电极和杂质扩散区；
在上述半导体衬底上边形成的隔离区，设置在上述第1、第2MOS晶体管之间以隔离上述第1、第2MOS晶体管；
在上述隔离区内的至少一个缝隙，连续地设置在上述第1、第2MOS晶体管的上述杂质扩散区之间，具有内壁部分且具有规定的宽度；
设置在上述至少一个缝隙的上述内壁部分上的导电膜；
设置在上述隔离区上边的栅极电极；以及
布线层，由分别设置在上述第1、第2MOS晶体管的上述杂质扩散区上且与上述各个杂质扩散区电连接的第1、第2部分，和与在上述隔离区上边设置的上述栅极电极电连接、且与上述第1、第2部分一体化的第3部分构成，该第3部分沿着上述隔离区的上述至少一个缝隙设置，并跨过在上述隔离区上边设置的上述栅极电极。
12.根据权利要求11所述的半导体器件，其特征在于：上述至少一个缝隙是一个缝隙。
13.根据权利要求11所述的半导体器件，其特征在于：上述至少一个缝隙是被设置为彼此并行的多个缝隙。
14.根据权利要求11所述的半导体器件，其特征在于：上述缝隙的宽度的最小值定为0.03微米，最大值定为0.1微米。
15.根据权利要求11所述的半导体器件，其特征在于：上述至少一个缝隙的底部被设定为未达到上述隔离区的底部。
16.根据权利要求11所述的半导体器件，其特征在于：上述导电膜由含硅膜构成。
17.根据权利要求16所述的半导体器件，其特征在于：上述含硅膜是多晶硅。
18.根据权利要求11所述的半导体器件，其特征在于：上述布线层具有由下层为硅层、上层为金属硅化物层构成的叠层构造。
19.根据权利要求11所述的半导体器件，其特征在于：上述布线层具有由下层为硅锗合金层、上层为由硅锗合金的硅化物层构成的叠层构造。
20.根据权利要求11所述的半导体器件，其特征在于：还具备在上述布线层的上述第3部分上边设置的接触部分。
21.一种用布线层把杂质扩散区之间连接起来的半导体器件的制造方法，包括：
通过在半导体衬底上边形成隔离区，在上述半导体衬底上形成被上述隔离区隔离开来的、分别形成MOS晶体管的第1、第2元件区；
在上述隔离区内形成具有内壁部分而且具有规定宽度的、在上述第1、第2元件区之间连续的至少一个缝隙；
在整个面上淀积由可以成为外延生长核的材料构成的导电膜之后，选择性地除去上述导电膜，使其分别残留于上述第1、第2元件区中与上述MOS晶体管的栅极电极相对应的区域上，同时残留于上述至少一个缝隙的内壁部分上；
在用进行外延生长时将成为阻挡层的材料把在上述第1、第2元件区中与上述MOS晶体管的栅极电极相对应的区域上边分别剩下来的上述导电膜的侧壁被覆起来之后，借助于外延生长法，形成在上述第1元件区上边具有第1部分、在上述第2元件区上边具有第2部分、沿着上述隔离区的上述缝隙位于上述隔离区上且与上述第1、第2部分一体化的第3部分的布线层。
22.根据权利要求21所述的半导体器件的制造方法，其特征在于：在上述隔离区内形成上述至少一个缝隙时，形成一个缝隙。
23.根据权利要求21所述的半导体器件的制造方法，其特征在于：在上述隔离区内形成上述至少一个缝隙时，形成彼此并行的多个缝隙。
24.根据权利要求21所述的半导体器件的制造方法，其特征在于：上述至少一个缝隙被形成为使得其宽度的最小值为0.03微米，最大值为0.1微米。
25.根据权利要求21所述的半导体器件的制造方法，其特征在于：在上述隔离区内形成上述至少一个缝隙时，被形成为使得其底部未达到上述隔离区的底部。
26.根据权利要求21所述的半导体器件的制造方法，其特征在于：上述导电膜用含硅膜形成。
27.根据权利要求26所述的半导体器件的制造方法，其特征在于：上述含硅膜用多晶硅形成。
28.根据权利要求21所述的半导体器件的制造方法，其特征在于：上述布线层被形成为具有由下层为硅层、上层为金属硅化物层构成的叠层构造。
29.根据权利要求21所述的半导体器件的制造方法，其特征在于：上述布线层被形成为具有由下层为硅锗合金层、上层为由硅锗合金的硅化物层构成的叠层构造。
30.根据权利要求21所述的半导体器件的制造方法，其特征在于：还包括在上述布线层的上述第3部分上边形成接触部分。
31.一种用布线层把杂质扩散区之间连接起来的半导体器件的制造方法，包括：
通过在半导体衬底上边形成隔离区，在上述半导体衬底上形成被上述隔离区隔离开来的、分别形成MOS晶体管的第1、第2元件区；
在上述隔离区内形成具有内壁部分而且具有规定宽度的、在上述第1、第2元件区之间连续的至少一个缝隙；
在整个面上淀积由可以成为外延生长的核的材料构成的导电膜之后，选择性地除去上述导电膜，使其分别残留于上述第1、第2元件区中与上述MOS晶体管的栅极电极相对应的区域和上述隔离区中与栅极电极相对应的区域上，同时残留于上述至少一个缝隙的内壁部分上；
用外延生长时成为阻挡层的材料，把在上述第1、第2元件区中与上述MOS晶体管的栅极电极相对应的区域上和上述隔离区中与上述栅极电极相对应的区域上边分别剩下来的上述导电膜的侧壁被覆起来，
选择性地除去被覆住残留在上述隔离区中与上述栅极电极相对应的区域上的上述导电膜的上述阻挡层材料中的一部分阻挡层材料，该部分阻挡层材料位于在上述隔离区内形成的上述至少一个缝隙附近，
用外延生长法形成布线层，该布线层在上述第1元件区上边具有第1部分，在上述第2元件区上边具有第2部分，还具有与上述第1、第2部分一体化的第3部分，该第3部分沿着上述隔离区的上述缝隙、以跨过已除去了成为阻挡层材料的上述隔离区中与上述栅极电极相对应的区域上边的上述导电膜的方式连续。
32.根据权利要求31所述的半导体器件的制造方法，其特征在于：在上述隔离区内形成上述至少一个缝隙时，形成一个缝隙。
33.根据权利要求31所述的半导体器件的制造方法，其特征在于：在上述隔离区内形成上述至少一个缝隙时，形成彼此并行的多个缝隙。
34.根据权利要求31所述的半导体器件的制造方法，其特征在于：上述至少一个缝隙被形成为使得其宽度的最小值为0.03微米，最大值为0.1微米。
35.根据权利要求31所述的半导体器件的制造方法，其特征在于：在上述隔离区内形成上述至少一个缝隙时，被形成为使得其底部未达到上述隔离区的底部。
36.根据权利要求31所述的半导体器件的制造方法，其特征在于：上述导电膜用含硅膜形成。
37.根据权利要求36所述的半导体器件的制造方法，其特征在于：上述含硅膜用多晶硅形成。
38.根据权利要求31所述的半导体器件的制造方法，其特征在于：上述布线层被形成为具有由下层为硅层，上层为金属硅化物层构成的叠层构造。
39.根据权利要求31所述的半导体器件的制造方法，其特征在于：上述布线层被形成为具有由下层为硅锗合金层，上层为由硅锗合金的硅化物层构成的叠层构造。
40.根据权利要求31所述的半导体器件的制造方法，其特征在于：还包括在上述布线层的上述第3部分上边形成接触部分。
CNB021588333A 2001-12-25 2002-12-25 半导体器件及其制造方法 Expired - Fee Related CN1270380C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001392569A JP3828419B2 (ja) 2001-12-25 2001-12-25 半導体装置及びその製造方法
JP392569/2001 2001-12-25

Publications (2)

Publication Number Publication Date
CN1430281A CN1430281A (zh) 2003-07-16
CN1270380C true CN1270380C (zh) 2006-08-16

Family

ID=19188653

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021588333A Expired - Fee Related CN1270380C (zh) 2001-12-25 2002-12-25 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6864544B2 (zh)
JP (1) JP3828419B2 (zh)
KR (1) KR100538719B1 (zh)
CN (1) CN1270380C (zh)
TW (1) TW567609B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493047B1 (ko) * 2003-02-13 2005-06-07 삼성전자주식회사 선택적 에피택셜 성장을 이용한 반도체 소자의 국부 배선형성 방법
DE10345346B4 (de) * 2003-09-19 2010-09-16 Atmel Automotive Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE10345345A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
JP4991134B2 (ja) * 2005-09-15 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007103862A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
US7800184B2 (en) 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US7943967B2 (en) * 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7932545B2 (en) * 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
JP2008172069A (ja) * 2007-01-12 2008-07-24 Nec Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
US8119489B2 (en) * 2008-03-28 2012-02-21 United Microelectronics Corp. Method of forming a shallow trench isolation structure having a polysilicon capping layer
MY152456A (en) 2008-07-16 2014-09-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
CN101930920B (zh) * 2009-06-19 2012-01-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
WO2012056615A1 (ja) 2010-10-26 2012-05-03 パナソニック株式会社 半導体装置
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US9064974B2 (en) * 2011-05-16 2015-06-23 International Business Machines Corporation Barrier trench structure and methods of manufacture
CN105470293B (zh) * 2014-08-28 2020-06-02 联华电子股份有限公司 半导体元件及其制作方法
US9698101B2 (en) * 2015-08-28 2017-07-04 International Business Machines Corporation Self-aligned local interconnect technology
US11164794B2 (en) * 2019-08-04 2021-11-02 Globalfoundries U.S. Inc. Semiconductor structures in a wide gate pitch region of semiconductor devices
US11417369B2 (en) * 2019-12-31 2022-08-16 Etron Technology, Inc. Semiconductor device structure with an underground interconnection embedded into a silicon substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869687A (en) * 1985-03-18 1989-09-26 Lyle Johnson Strain relief clamp assembly
US5383796A (en) * 1993-11-24 1995-01-24 Molex Incorporated Electrical connector with improved strain relief means
KR0137974B1 (ko) * 1994-01-19 1998-06-15 김주용 반도체 장치 및 그 제조방법
US5553787A (en) * 1994-12-27 1996-09-10 General Signal Corporation Electrical connector
US5693975A (en) * 1995-10-05 1997-12-02 Integrated Device Technology, Inc. Compact P-channel/N-channel transistor structure
US5818069A (en) * 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
US6017245A (en) * 1998-08-19 2000-01-25 Amphenol Corporation Stamped backshell assembly with integral front shield and rear cable clamp
JP2000114262A (ja) 1998-10-05 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
KR100327596B1 (ko) * 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
JP2002198500A (ja) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp 半導体集積回路装置およびその製造方法
US6649481B2 (en) * 2001-03-30 2003-11-18 Silicon-Based Technology Corp. Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
US6559043B1 (en) * 2002-01-11 2003-05-06 Taiwan Semiconductor Manufacturing Company Method for electrical interconnection employing salicide bridge
US7223122B2 (en) * 2005-06-03 2007-05-29 Belkin International, Inc. Electrical connectivity system capable of being mounted to an object, and method of manufacturing same

Also Published As

Publication number Publication date
JP2003197768A (ja) 2003-07-11
KR100538719B1 (ko) 2005-12-26
KR20030058919A (ko) 2003-07-07
JP3828419B2 (ja) 2006-10-04
US20050087806A1 (en) 2005-04-28
US20030116819A1 (en) 2003-06-26
TW567609B (en) 2003-12-21
US7045409B2 (en) 2006-05-16
CN1430281A (zh) 2003-07-16
US6864544B2 (en) 2005-03-08

Similar Documents

Publication Publication Date Title
CN1270380C (zh) 半导体器件及其制造方法
CN1251316C (zh) 半导体器件及其制造方法
CN1317772C (zh) 半导体器件及其制造方法
CN1181554C (zh) 半导体器件及其制造方法
CN1260817C (zh) 含有绝缘栅场效应晶体管的半导体器件及其制造方法
CN1240131C (zh) 半导体装置及其制造方法
CN100350615C (zh) 半导体存储器件及其制造方法
CN1941329A (zh) 用于cmos技术的应变感应迁移率增强纳米器件及工艺
CN1841706A (zh) 半导体器件的制造方法
CN1976036A (zh) 半导体器件及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1297256A (zh) 半导体装置及其制造方法
CN1976033A (zh) 半导体器件及其制造方法
CN1956186A (zh) 半导体装置及其制造方法
CN1925161A (zh) 半导体产品及其制作方法
CN1893085A (zh) 半导体装置及其制造方法
CN1284217C (zh) 半导体器件的制造方法
CN1499646A (zh) 半导体器件和半导体器件的制造方法
CN1826696A (zh) 在半导体器件中改变载流子迁移率以达到整体设计目标
CN1762047A (zh) 半导体装置及其制造方法
CN1691325A (zh) 半导体电路及其制作方法
CN1763909A (zh) 绝缘硅基板上单片集成铅直装置制造方法
CN1157798C (zh) 半导体器件及其生产方法
CN1540742A (zh) 半导体装置及其制造方法
CN1252825C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20100125