JP2007103862A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007103862A JP2007103862A JP2005295258A JP2005295258A JP2007103862A JP 2007103862 A JP2007103862 A JP 2007103862A JP 2005295258 A JP2005295258 A JP 2005295258A JP 2005295258 A JP2005295258 A JP 2005295258A JP 2007103862 A JP2007103862 A JP 2007103862A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- gate electrode
- wiring
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Abstract
【課題】SRAMのメモリセルの面積を減少させる。
【解決手段】SRAMセルのレイアウトにおいて、ゲート２ａとゲート２ｂとの間にローカル配線３ａを設けて、活性領域１ａと活性領域１ｂとを接続した構造とする。これにより、ゲート２ａ、２ｂ間にコンタクトを設ける必要がない。従って、メモリセル領域Ｃの短辺方向の寸法を縮小させることができる。
また、ゲート２ｃの左端部をゲート２ａから後退させ、活性領域１ｂとゲート２ｃとを接続するローカル配線３ｂを斜め方向に配置した構造とする。これにより、ゲート２ａをメモリセル領域Ｃの中心方向にシフトさせることができる。従って、メモリセル領域Ｃの長辺方向の寸法を縮小させることができる。
【選択図】図１
【解決手段】SRAMセルのレイアウトにおいて、ゲート２ａとゲート２ｂとの間にローカル配線３ａを設けて、活性領域１ａと活性領域１ｂとを接続した構造とする。これにより、ゲート２ａ、２ｂ間にコンタクトを設ける必要がない。従って、メモリセル領域Ｃの短辺方向の寸法を縮小させることができる。
また、ゲート２ｃの左端部をゲート２ａから後退させ、活性領域１ｂとゲート２ｃとを接続するローカル配線３ｂを斜め方向に配置した構造とする。これにより、ゲート２ａをメモリセル領域Ｃの中心方向にシフトさせることができる。従って、メモリセル領域Ｃの長辺方向の寸法を縮小させることができる。
【選択図】図１
Description
本発明は半導体装置およびその製造方法に関し、特に、SRAMの構造、およびその製造方法に関するものである。
半導体デバイスの高集積化に伴い、SRAM（Static Random Access Memory）などに代表される半導体メモリの寸法が縮小されてきた。これに伴い、半導体メモリに搭載される素子の寸法や配線ピッチが縮小化されてきた。
特許文献１には、１ビットが６トランジスタのCMOSで構成されるSRAMについて、セル面積を縮小させるためのレイアウトが開示されている。
上記SRAMの一般的なレイアウトを図１７に示す。この図には、SRAMの１ビット分のメモリセルが示されている。各素子は、中心点Ｅを点対称の中心として配置されている。
上記SRAMの一般的なレイアウトを図１７に示す。この図には、SRAMの１ビット分のメモリセルが示されている。各素子は、中心点Ｅを点対称の中心として配置されている。
メモリセル領域Ｃの内部に、活性領域１ａ〜１ｄが設けられている。活性領域１ａを横断するようにゲート２ａが設けられ、活性領域１ａ、１ｂを横断するようにゲート２ｂが設けられている。
活性領域１ｂとゲート２ｃとを接続するように、シェアードコンタクト（以下、SCという）３が設けられている。ゲート２ａには、コンタクト４ａが設けられている。活性領域１ａには、コンタクト４ｂ、４ｃ、４ｄが設けられている。活性領域１ｂには、コンタクト４ｅが設けられている。
コンタクト４ｂ、４ｃ、４ｄ、４ｅを覆うように、それぞれメタル配線５ｂ、５ｃ、５ｄ、５ｅが設けられている。
活性領域１ａは、コンタクト４ｃ、メタル配線５ｂ、SC３を介して、活性領域１ｂに接続されている。活性領域１ｂは、SC３を介して、ゲート２ｃに接続されている。
コンタクト４ｂ、４ｃ、４ｄ、４ｅを覆うように、それぞれメタル配線５ｂ、５ｃ、５ｄ、５ｅが設けられている。
活性領域１ａは、コンタクト４ｃ、メタル配線５ｂ、SC３を介して、活性領域１ｂに接続されている。活性領域１ｂは、SC３を介して、ゲート２ｃに接続されている。
上述した半導体装置において、ゲート２ａとゲート２ｂとの間には、コンタクト４ｃが配置されている。このため、ゲート２ａとゲート２ｂとの間隔ｔ１を縮小することが困難であった。
本発明は上記課題を解決するためになされたもので、メモリセル領域内の２本のゲートに挟まれた部分に配線が設けられた半導体装置において、メモリセル領域の面積を減少させることを目的とする。
本発明に係る半導体装置は、基板上のメモリセル領域内に設けられた第１活性領域と、前記第１活性領域と素子分離により分離され、前記第１活性領域内よりも前記メモリセル領域の中心に近い位置に設けられた第２活性領域と、前記第１活性領域を横断する第１ゲート電極と、前記第１ゲート電極と離間し、前記第１活性領域および前記第２活性領域を横断する第２ゲート電極と、前記第１活性領域で、前記第１ゲート電極と前記第２ゲート電極との間に露出した第１ドレイン部と、前記第２活性領域で、前記第２ゲート電極の前記第１ドレイン部側の側面に接する第２ドレイン部と、前記第１ドレイン部と前記第２ドレイン部とを接続する第１配線と、前記第１ゲート電極および前記第２ゲート電極と離間し、端部が前記第１ゲート電極の前記第２活性領域側の端部と対向する第３ゲート電極と、前記第２ドレイン部と前記第３ゲート電極とを接続する第２配線とを備え、前記第１ゲート電極と前記第２ゲート電極との間には、前記第１配線を上層の配線と接続するためのコンタクトが設けられていないことを特徴とする。
また、本発明に係る半導体装置の製造方法は、基板上のメモリセル領域内に、第１活性領域と、前記第１活性領域と素子分離により分離され、前記第１活性領域内よりも前記メモリセル領域の中心に近い位置に第２活性領域とを形成する工程と、前記第１活性領域を横断する第１ゲート電極と、前記第１ゲート電極と離間し前記第１活性領域および前記第２活性領域を横断する第２ゲート電極と、前記第１ゲート電極および前記第２ゲート電極と離間し、端部が前記第１ゲート電極の前記第２活性領域側の端部と対向し、前記第２活性領域の前記第１ゲート電極に対向する端部よりも前記第１ゲート電極から後退した第３ゲート電極とを形成する工程と、前記第１活性領域で前記第１ゲート電極と前記第２ゲート電極との間に露出した第１ドレイン部と、前記第２活性領域で前記第２ゲート電極の前記第１ドレイン部側の側面に接する第２ドレイン部とを形成する工程と、前記第１ドレイン部と前記第２ドレイン部とを接続する第１配線を形成する工程と、前記第２ドレイン部と前記第３ゲート電極とを接続する第２配線を形成する工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、メモリセル領域内の２本のゲートに挟まれた部分に配線が設けられた半導体装置において、上記配線をそれよりも上層の配線と接続するためのコンタクトを設けない構造とすることにより、メモリセルの面積を減少させることができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態１．
本実施の形態に係る半導体装置の平面図を図１（ａ）に示す。この半導体装置は、１ビットが６個のトランジスタで構成された、CMOSのスタティック・ランダム・アクセス・メモリ（Static Random Access Memory；以下、「SRAM」という）である。このSRAMの１ビットのメモリセルは、メモリセル領域Ｃの内側に配置されている。この領域の中心点Ｅを点対称の中心として、各素子が配置されている。以下、点対称である部分については、説明を簡略化ないし省略する。
本実施の形態に係る半導体装置の平面図を図１（ａ）に示す。この半導体装置は、１ビットが６個のトランジスタで構成された、CMOSのスタティック・ランダム・アクセス・メモリ（Static Random Access Memory；以下、「SRAM」という）である。このSRAMの１ビットのメモリセルは、メモリセル領域Ｃの内側に配置されている。この領域の中心点Ｅを点対称の中心として、各素子が配置されている。以下、点対称である部分については、説明を簡略化ないし省略する。
メモリセル領域Ｃは、Ｎ型トランジスタが配置されたＮ型チャネル領域（以下、「Nch領域」という）と、Ｐ型トランジスタが配置されたＰ型チャネル領域（以下、「Pch領域」という）とを有している。メモリセル領域Ｃの中央部には、Pch領域が設けられている。その両側には、Nch領域が設けられている。Nch領域に活性領域１ａ、１ｄが設けられ、Pch領域に活性領域１ｂ、１ｃが設けられている。活性領域１ａと分離され、活性領域１ａよりもメモリセル領域Ｃの中心に近い位置に、活性領域１ｂが設けられている。
活性領域１ａを横断するように、ゲート２ａが設けられている。活性領域１ａとゲート２ａとにより、アクセストランジスタ６が構成されている。ゲート２ａと離間して、活性領域１ａ、活性領域１ｂを横断するように、ゲート２ｂが設けられている。活性領域１ａとゲート２ｂとにより、ドライブトランジスタ７が構成されている。活性領域１ｂとゲート２ｂにより、ロードトランジスタ８が構成されている。活性領域１ｃ、活性領域１ｄを横断するように、ゲート２ｃが設けられている。ゲート２ｃの左端部は、ゲート２ａの右端部と対向し、活性領域１ｂの左端部よりも、ゲート２ａから後退するように設けられている。
活性領域１ａを横断するように、ゲート２ａが設けられている。活性領域１ａとゲート２ａとにより、アクセストランジスタ６が構成されている。ゲート２ａと離間して、活性領域１ａ、活性領域１ｂを横断するように、ゲート２ｂが設けられている。活性領域１ａとゲート２ｂとにより、ドライブトランジスタ７が構成されている。活性領域１ｂとゲート２ｂにより、ロードトランジスタ８が構成されている。活性領域１ｃ、活性領域１ｄを横断するように、ゲート２ｃが設けられている。ゲート２ｃの左端部は、ゲート２ａの右端部と対向し、活性領域１ｂの左端部よりも、ゲート２ａから後退するように設けられている。
活性領域１ａと活性領域１ｂとを接続するように、ローカル配線３ａが設けられている。活性領域１ｂとゲート２ｃとを接続するように、ローカル配線３ｂが設けられている。ローカル配線３ｂは、ローカル配線３ａの長手方向と所定角度（４５°程度）をなしている。
活性領域１ａで、ゲート２ａとゲート２ｂとの間に、ドレインＤ１が設けられている。活性領域１ｂで、ゲート２ｂのドレインＤ１側の側面に接する位置に、ドレインＤ２が設けられている。活性領域１ｄで、ゲート２ｃとゲート２ｄの間に、ドレインＤ４が設けられている。活性領域１ｃで、ゲート２ｃのドレインＤ４側に、ドレインＤ３が設けられている。
活性領域１ａで、ゲート２ａを挟んでローカル配線３ａと反対側の位置に、コンタクト４ｂが設けられている。コンタクト４ｂを覆うように、配線５ｂが設けられている。活性領域１ａで、ゲート２ｂを挟んでローカル配線３ａと反対側の位置に、コンタクト４ｄが設けられている。コンタクト４ｄを覆うように、配線５ｄが設けられている。活性領域１ｂで、ゲート２ｂを挟んでローカル配線３ａと反対側の位置に、コンタクト４ｅが設けられている。コンタクト４ｅを覆うように、配線５ｅが設けられている。
活性領域１ａで、ゲート２ａとゲート２ｂとの間に、ドレインＤ１が設けられている。活性領域１ｂで、ゲート２ｂのドレインＤ１側の側面に接する位置に、ドレインＤ２が設けられている。活性領域１ｄで、ゲート２ｃとゲート２ｄの間に、ドレインＤ４が設けられている。活性領域１ｃで、ゲート２ｃのドレインＤ４側に、ドレインＤ３が設けられている。
活性領域１ａで、ゲート２ａを挟んでローカル配線３ａと反対側の位置に、コンタクト４ｂが設けられている。コンタクト４ｂを覆うように、配線５ｂが設けられている。活性領域１ａで、ゲート２ｂを挟んでローカル配線３ａと反対側の位置に、コンタクト４ｄが設けられている。コンタクト４ｄを覆うように、配線５ｄが設けられている。活性領域１ｂで、ゲート２ｂを挟んでローカル配線３ａと反対側の位置に、コンタクト４ｅが設けられている。コンタクト４ｅを覆うように、配線５ｅが設けられている。
図１（ａ）に示したＡ−Ａ’方向の断面図を、図１（ｂ）に示す。シリコン基板１１の表面に、活性領域１ａ〜１ｄが設けられている。それぞれの活性領域は、素子分離１２により分離されている。シリコン基板１１の上に、シリコン窒化膜からなるライナー膜１３が設けられている。その上に、シリコン酸化膜からなる第１層間絶縁膜１４が設けられている。ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ、３ｄが設けられている。ローカル配線３ａは、ドレインＤ１（活性領域１ａ）とドレインＤ２（活性領域１ｂ）を接続している。ローカル配線３ｄは、ドレインＤ３（活性領域１ｃ）とドレインＤ４（活性領域１ｄ）とを接続している。
第１層間絶縁膜１４、ローカル配線３ａ、３ｄの上に、シリコン酸化膜からなる第２層間絶縁膜１５が設けられている。
第１層間絶縁膜１４、ローカル配線３ａ、３ｄの上に、シリコン酸化膜からなる第２層間絶縁膜１５が設けられている。
図１（ａ）に示したＢ−Ｂ’方向の断面図を、図１（ｃ）に示す。素子分離１２の上にゲート２ｃが設けられ、活性領域１ｂの上にゲート２ｂが設けられている。第１層間絶縁膜１４は、ゲート２ｂ、２ｃとほぼ同じ高さに形成されている。ライナー膜１３、第１層間絶縁膜１４の中にローカル配線３ｂが設けられている。ローカル配線３ｂの側面は、ゲート２ｃの側面と接触している。ローカル配線３ｂの底面は、ドレインＤ２（活性領域１ｂ）と接触している。つまり、ローカル配線３ｂは、ゲート２ｃとドレインＤ２とを接続している。
第２層間絶縁膜１５、第１層間絶縁膜１４、ライナー膜１３を貫通するように、コンタクト４ｅが設けられている。コンタクト４ｅの底面は、活性領域１ｂに接続されている。コンタクト４ｅの上には、配線５ｅが設けられている。
第２層間絶縁膜１５、第１層間絶縁膜１４、ライナー膜１３を貫通するように、コンタクト４ｅが設けられている。コンタクト４ｅの底面は、活性領域１ｂに接続されている。コンタクト４ｅの上には、配線５ｅが設けられている。
本実施の形態では、図１（ｂ）に示したように、ドレインＤ１（活性領域１ａ）、とドレインＤ2（活性領域１ｂ）とが、ローカル配線３ａにより接続された構造とした。つまり、ゲート２ａとゲート２ｂとの間には、ローカル配線３ａよりも上層の配線と接続するためのコンタクトが設けられていない。
これにより、ゲート２ａとゲート２ｂとの間隔ｔ１を、従来技術と比較して小さくすることができる。従って、メモリセルの短辺方向の寸法を小さくすることができる。本実施の形態では、短辺方向の寸法を、約１３％縮小することができる。
これにより、ゲート２ａとゲート２ｂとの間隔ｔ１を、従来技術と比較して小さくすることができる。従って、メモリセルの短辺方向の寸法を小さくすることができる。本実施の形態では、短辺方向の寸法を、約１３％縮小することができる。
また、前述したように、ゲート２ｃの左端部が、活性領域１ｂの左端部よりも、ゲート２ａから後退した構造とした。そして、ローカル配線３ｂをローカル配線３ａの長手方向に対して斜め方向に配置し、ドレインＤ2（活性領域１ｂ）とゲート２ｃとを接続した構造とした。
このような構造とすることにより、ゲート２ａとゲート２ｃとの間隔ｔ２を一定としたまま、ゲート２ａを右側にシフトさせることができる。すなわち、ゲート２ａをメモリセル領域Ｃの中心に向かってシフトさせることができる。
従って、メモリセル領域Ｃの長辺方向の寸法を小さくすることができる。本実施の形態では、長辺方向の寸法を約８％縮小することができる。
このような構造とすることにより、ゲート２ａとゲート２ｃとの間隔ｔ２を一定としたまま、ゲート２ａを右側にシフトさせることができる。すなわち、ゲート２ａをメモリセル領域Ｃの中心に向かってシフトさせることができる。
従って、メモリセル領域Ｃの長辺方向の寸法を小さくすることができる。本実施の形態では、長辺方向の寸法を約８％縮小することができる。
上述したように、図１に示した構造とするにより、メモリセルの短辺方向の寸法を約１３％縮小することができる。また、メモリセルの長辺方向の寸法を約８％縮小することができる。従って、メモリセルの短辺方向、長辺方向の寸法を共に縮小させることにより、セル面積を約２０％低減させることができる。
次に、図１に示した半導体装置の製造方法について、図２〜図４を参照しながら説明する。これらの図の（ａ）は、図１（ａ）に対応する部分の平面図である。また、これらの図の（ｂ）、（ｃ）は、それぞれ図１（ｂ）、（ｃ）に対応する部分の断面図である。
まず、シリコン基板の表面を選択的にエッチングして、トレンチを形成する。次に、トレンチの内部をシリコン酸化膜で埋め込み、素子分離を形成する。次に、シリコン基板の主面に、不純物を選択的に打ち込む。その結果、図２（ａ）に示すように、Nch領域に活性領域１ａ、１ｄが形成される。また、Pch領域に活性領域１ｂ、１ｃが形成される。活性領域１ｂは、活性領域１ａと素子分離により分離され、活性領域１ａよりもメモリセル領域Ｃの中心点Ｅに近い位置に形成されている。
このとき、図２（ｂ）に示すように、活性領域１ａ〜１ｄは、素子分離１２により分離されている。また、図２（ｃ）に示すように、シリコン基板１１の主面に活性領域１ｂ、および素子分離１２が形成されている。
まず、シリコン基板の表面を選択的にエッチングして、トレンチを形成する。次に、トレンチの内部をシリコン酸化膜で埋め込み、素子分離を形成する。次に、シリコン基板の主面に、不純物を選択的に打ち込む。その結果、図２（ａ）に示すように、Nch領域に活性領域１ａ、１ｄが形成される。また、Pch領域に活性領域１ｂ、１ｃが形成される。活性領域１ｂは、活性領域１ａと素子分離により分離され、活性領域１ａよりもメモリセル領域Ｃの中心点Ｅに近い位置に形成されている。
このとき、図２（ｂ）に示すように、活性領域１ａ〜１ｄは、素子分離１２により分離されている。また、図２（ｃ）に示すように、シリコン基板１１の主面に活性領域１ｂ、および素子分離１２が形成されている。
次に、図２（ａ）に示した活性領域１ａ〜１ｄを横断するようにゲートを形成する。次に、ゲートの表面、活性領域１ａ〜１ｄの表面に、ニッケルシリサイド（NiSi）を形成する。この結果、図３に示すように、ゲート２ａ〜２ｄが形成される。
活性領域１ａを横断するように、ゲート２ａが形成されている。ゲート２ａと離間し、活性領域１ａ、活性領域１ｂを横断するように、ゲート２ｂが形成されている。ゲート２ｃの左端部はゲート２ａの右端部と対向し、活性領域１ｂの左端部よりもゲート２ａから後退するように形成されている。
活性領域１ａを横断するように、ゲート２ａが形成されている。ゲート２ａと離間し、活性領域１ａ、活性領域１ｂを横断するように、ゲート２ｂが形成されている。ゲート２ｃの左端部はゲート２ａの右端部と対向し、活性領域１ｂの左端部よりもゲート２ａから後退するように形成されている。
次に、不純物のイオン注入および熱処理を行う。この結果、図３（ａ）に示すように、活性領域１ａで、ゲート２ａとゲート２ｂの間に、ドレインＤ１が形成される。また、活性領域１ｂで、ゲート２ｂのドレインＤ１側の側面に接する位置に、ドレインＤ２が形成される。
次に、図３（ｂ）、（ｃ）に示したシリコン基板１１の上に、シリコン窒化膜からなるライナー膜を３０ｎｍ程度の膜厚で形成する。次に、ライナー膜の上に、シリコン酸化膜からなる第１層間絶縁膜をゲート２ａ〜２ｄの高さあるいはそれ以上の膜厚で形成する。次に、第１層間絶縁膜、ライナー膜を選択的にエッチングして、溝を形成する。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜を全面エッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、化学機械研磨（Chemical Mechanical Polishing；以下、「ＣＭＰ」という）にて溝の外部の導電膜を除去しても良い。
この結果、図４に示すように、ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ〜３ｄが形成される。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜を全面エッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、化学機械研磨（Chemical Mechanical Polishing；以下、「ＣＭＰ」という）にて溝の外部の導電膜を除去しても良い。
この結果、図４に示すように、ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ〜３ｄが形成される。
このとき、図４（ｂ）に示すように、ローカル配線３ａは、ドレインＤ１（活性領域１ａ）とドレインＤ２（活性領域１ｂ）とを接続している。このため、ゲート２ａとゲート２ｂとの間には、ローカル配線３ａよりも上層の配線と接続するためのコンタクトを形成する必要がない。これにより、ゲート２ａとゲート２ｂとの間隔ｔ１を、従来技術と比較して小さくすることができる。従って、メモリセルの短辺方向の寸法を小さくすることができる。
また、図４（ｃ）に示すように、ローカル配線３ｂは、ドレインＤ２（活性領域１ｂ）とゲート２ｃとを接続している。このとき、ローカル配線３ｂは、ローカル配線３ａの長手方向に対して斜め方向に配置されている。このような構造とすることにより、ゲート２ａとゲート２ｃとの間隔ｔ２を一定としたまま、ゲート２ａを右側にシフトさせることができる。すなわち、ゲート２ａをメモリセル領域Ｃの中心に向かってシフトさせることができる。
従って、メモリセル領域Ｃの長辺方向の寸法を小さくすることができる。
また、図４（ｃ）に示すように、ローカル配線３ｂは、ドレインＤ２（活性領域１ｂ）とゲート２ｃとを接続している。このとき、ローカル配線３ｂは、ローカル配線３ａの長手方向に対して斜め方向に配置されている。このような構造とすることにより、ゲート２ａとゲート２ｃとの間隔ｔ２を一定としたまま、ゲート２ａを右側にシフトさせることができる。すなわち、ゲート２ａをメモリセル領域Ｃの中心に向かってシフトさせることができる。
従って、メモリセル領域Ｃの長辺方向の寸法を小さくすることができる。
次に、図４（ｂ）、（ｃ）に示した第１層間絶縁膜１４、ローカル配線３ａ、３ｄの上に、シリコン酸化膜からなる第２層間絶縁膜を３００〜４００ｎｍ程度の膜厚で形成する。次に、この膜の表面をＣＭＰにて平坦化する。次に、第２層間絶縁膜、第１層間絶縁膜１４、ライナー膜１３を選択的にエッチングして、コンタクトホールを開口する。その内面に、TiNなどのバリアメタル膜を形成し、Ｗ膜などの導電膜を埋め込む。次に、コンタクトの外部に形成したバリアメタル膜、導電膜をＣＭＰなどにより除去する。この結果、図５に示すように、コンタクト４ａ、４ｂ、４ｄ、４ｅ、４ｆ、４ｇ、４ｉ、４ｊが形成される。
次に、図５（ｂ）、（ｃ）に示した第２層間絶縁膜１５の上に、全面にアルミニウムなどの導電膜を形成する。次に、この導電膜を選択的にエッチングする。この結果、図１（ａ）に示すように、コンタクト４ａ、４ｂ、４ｄ、４ｅ、４ｆ、４ｇ、４ｉ、４ｊの上に、それぞれ配線５ａ、５ｂ、５ｄ、５ｅ、５ｆ、５ｇ、５ｉ、５ｊが形成される。
本実施の形態の製造方法によれば、メモリセルの短辺方向の寸法を、約１３％縮小することができる。また、メモリセルの長辺方向の寸法を、約８％縮小することができる。従って、メモリセルの短辺方向、長辺方向の寸法を共に縮小させることにより、セル面積を約２０％低減させることができる。
次に、本実施の形態に示した半導体装置の変形例について説明する。
図１（ａ）に示した半導体装置の平面図では、ローカル配線３ｂは、ローカル配線３ａの長手方向と所定角度（４５°程度）をなすように配置されていた。しかし、ローカル配線３ｂは、図６に示すように、Ｌ字型の形状などであっても良い。この場合であっても、ローカル配線３ｂは、ローカル配線３ａとゲート２ｃとを接続することができる。従って、本実施の形態と同一の効果を得ることができる。
図１（ａ）に示した半導体装置の平面図では、ローカル配線３ｂは、ローカル配線３ａの長手方向と所定角度（４５°程度）をなすように配置されていた。しかし、ローカル配線３ｂは、図６に示すように、Ｌ字型の形状などであっても良い。この場合であっても、ローカル配線３ｂは、ローカル配線３ａとゲート２ｃとを接続することができる。従って、本実施の形態と同一の効果を得ることができる。
実施の形態２．
本実施の形態に係る半導体装置の平面図を図７（ａ）に示す。図７（ａ）のＡ−Ａ’の断面図を図７（ｂ）に示す。図７（ａ）のＢ−Ｂ’の断面図を図７（ｃ）に示す。ここでは、実施の形態１と異なる点を中心に説明する。
図７（ｂ）に示すように、ライナー膜１３の上に、シリコン酸化膜からなる第３層間絶縁膜１６が形成されている。ライナー膜１３、第３層間絶縁膜１６の中に、ローカル配線３ａ、３ｄが設けられている。第３層間絶縁膜１６の上面と、ローカル配線３ａ、３ｄの上面とは、ほぼ同一の高さとなっている。
図７（ｃ）に示すように、ライナー膜１３、第３層間絶縁膜１６の中に、シェアードコンタクト３ｂが形成されている。これは、実施の形態１（図１（ｃ））で示したローカル配線３ｂに相当するものである。第３層間絶縁膜１６の上面、シェアードコンタクト３ｂの上面、コンタクト４ｅの上面は、ほぼ同一の高さとなっている。
図７（ｂ）、（ｃ）より、ローカル配線３ａ、３ｄ、シェアードコンタクト３ｂ、コンタクト４ｅは、ほぼ同じ高さで形成されている。つまり、これらは同一の層で形成されている。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
本実施の形態に係る半導体装置の平面図を図７（ａ）に示す。図７（ａ）のＡ−Ａ’の断面図を図７（ｂ）に示す。図７（ａ）のＢ−Ｂ’の断面図を図７（ｃ）に示す。ここでは、実施の形態１と異なる点を中心に説明する。
図７（ｂ）に示すように、ライナー膜１３の上に、シリコン酸化膜からなる第３層間絶縁膜１６が形成されている。ライナー膜１３、第３層間絶縁膜１６の中に、ローカル配線３ａ、３ｄが設けられている。第３層間絶縁膜１６の上面と、ローカル配線３ａ、３ｄの上面とは、ほぼ同一の高さとなっている。
図７（ｃ）に示すように、ライナー膜１３、第３層間絶縁膜１６の中に、シェアードコンタクト３ｂが形成されている。これは、実施の形態１（図１（ｃ））で示したローカル配線３ｂに相当するものである。第３層間絶縁膜１６の上面、シェアードコンタクト３ｂの上面、コンタクト４ｅの上面は、ほぼ同一の高さとなっている。
図７（ｂ）、（ｃ）より、ローカル配線３ａ、３ｄ、シェアードコンタクト３ｂ、コンタクト４ｅは、ほぼ同じ高さで形成されている。つまり、これらは同一の層で形成されている。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
上記構造とすることにより、ローカル配線３ａ、シェアードコンタクト３ｂ、コンタクト４ｅを形成するためのリソグラフィを、一回で行うことができる。これにより、全体のマスク層数を減少させることができる。また、工程数を減少させることができる。
次に、図７に示した半導体装置の製造方法について、図８を参照しながら説明する。
図８（ａ）は、図７（ａ）に対応する部分の平面図である。また、図８（ｂ）、（ｃ）は、それぞれ図７（ｂ）、（ｃ）に対応する部分の断面図である。
まず、トレンチを形成する工程（図２参照）から、ゲート２ａ〜２ｄを形成するまでの工程（図３参照）を、実施の形態１に示した方法と同様の方法により行う。次に、図３（ｂ）、（ｃ）に示したシリコン基板１１の上に、実施の形態１と同様に、ライナー膜を形成する。その上に、シリコン酸化膜からなる第３層間絶縁膜を３００〜４００ｎｍ程度の膜厚で形成する。次に、第３層間絶縁膜、ライナー膜を選択的にエッチングして、溝を形成する。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜をエッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、ＣＭＰにて溝の外部の導電膜を除去しても良い。
この結果、図８に示すように、ライナー膜１３、第３層間絶縁膜１６の中に、ローカル配線３ａ、３ｄ、シェアードコンタクト３ｂ、コンタクト４ｅが形成される。
図８（ａ）は、図７（ａ）に対応する部分の平面図である。また、図８（ｂ）、（ｃ）は、それぞれ図７（ｂ）、（ｃ）に対応する部分の断面図である。
まず、トレンチを形成する工程（図２参照）から、ゲート２ａ〜２ｄを形成するまでの工程（図３参照）を、実施の形態１に示した方法と同様の方法により行う。次に、図３（ｂ）、（ｃ）に示したシリコン基板１１の上に、実施の形態１と同様に、ライナー膜を形成する。その上に、シリコン酸化膜からなる第３層間絶縁膜を３００〜４００ｎｍ程度の膜厚で形成する。次に、第３層間絶縁膜、ライナー膜を選択的にエッチングして、溝を形成する。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜をエッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、ＣＭＰにて溝の外部の導電膜を除去しても良い。
この結果、図８に示すように、ライナー膜１３、第３層間絶縁膜１６の中に、ローカル配線３ａ、３ｄ、シェアードコンタクト３ｂ、コンタクト４ｅが形成される。
本実施の形態の製造方法では、ローカル配線、シェアードコンタクト（実施の形態１のローカル配線３ｂに相当する）、コンタクトを同時に形成するようにした。従って、実施の形態１で得られる効果に加えて、実施の形態１よりも工程数を減少させることができる。
この後、実施の形態１と同様にして、メタル配線を形成する。この結果、図７に示す構造が得られる。
この後、実施の形態１と同様にして、メタル配線を形成する。この結果、図７に示す構造が得られる。
実施の形態３．
本実施の形態に係る半導体装置の平面図を図９（ａ）に示す。図９（ａ）のＡ−Ａ’の断面図を図９（ｂ）に示す。図９（ａ）のＢ−Ｂ’の断面図を図９（ｃ）に示す。ここでは、実施の形態１、２と異なる点を中心に説明する。
図９（ａ）に示すように、ドレインＤ１（活性領域１ａ）とドレインＤ2（活性領域１ｂ）との間に、ローカル配線９ａが設けられている。図９（ｂ）に示すように、ローカル配線９ａの一方の側面は活性領域１ａと接続され、他方の側面は活性領域１ｂと接続されている。このようにして、活性領域１ａと活性領域１ｂが、ローカル配線９ａにより接続されている。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
本実施の形態に係る半導体装置の平面図を図９（ａ）に示す。図９（ａ）のＡ−Ａ’の断面図を図９（ｂ）に示す。図９（ａ）のＢ−Ｂ’の断面図を図９（ｃ）に示す。ここでは、実施の形態１、２と異なる点を中心に説明する。
図９（ａ）に示すように、ドレインＤ１（活性領域１ａ）とドレインＤ2（活性領域１ｂ）との間に、ローカル配線９ａが設けられている。図９（ｂ）に示すように、ローカル配線９ａの一方の側面は活性領域１ａと接続され、他方の側面は活性領域１ｂと接続されている。このようにして、活性領域１ａと活性領域１ｂが、ローカル配線９ａにより接続されている。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
本実施の形態では、ドレインＤ１とドレインＤ２の間の素子分離の表面に溝を形成し、その溝にローカル配線を設けた構造とした。
これにより、ローカル配線を形成するための層間絶縁膜を設ける必要がない。従って、実施の形態１と比較して、工程数を減少させることができる。
これにより、ローカル配線を形成するための層間絶縁膜を設ける必要がない。従って、実施の形態１と比較して、工程数を減少させることができる。
次に、図９に示した半導体装置の製造方法について、図１０〜図１２を参照しながら説明する。これらの図の（ａ）は、図９（ａ）に対応する部分の平面図である。また、これらの図の（ｂ）、（ｃ）は、それぞれ図９（ｂ）、（ｃ）に対応する部分の断面図である。
まず、トレンチを形成する工程、活性領域１ａ〜１ｄを形成する工程（図２参照）を、実施の形態１に示した方法と同様の方法により行う。
まず、トレンチを形成する工程、活性領域１ａ〜１ｄを形成する工程（図２参照）を、実施の形態１に示した方法と同様の方法により行う。
次に、図２（ｂ）に示した活性領域１ａと活性領域１ｂとの間の素子分離１２の表面を、上面から３０ｎｍ程度の深さで選択的にエッチングして、溝を形成する。次に、溝の内部を埋め込むように、全面にシリコン膜を形成する。次に、シリコン膜に不純物をイオン注入する。次に、シリコン膜をエッチングバックして、溝の外部のシリコン膜を除去する。その結果、図１０（ｂ）に示すように、活性領域１ａおよび活性領域１ｂを接続する配線９ａが、素子分離１２の表面の溝に形成される。
次に、図１０（ｂ）、（ｃ）に示したシリコン基板１１の上に、ゲートを形成する。その結果、図１１に示す構造が得られる。
配線９ａと離間し、活性領域１ａを横断するゲート２ａが形成されている。ゲート２ａおよび配線９ａと離間し、配線９ａを挟んでゲート２ａと反対側に、ゲート２ｂが形成されている。ゲート２ｂは、活性領域１ａおよび活性領域１ｂを横断している。ゲート２ａ、ゲート２ｂ、配線９ａと離間して、ゲート２ｃが形成されている。その左端部は、ゲート２ａの右端部と対向し、活性領域１ｂの左端部よりもゲート２ａから後退している。
配線９ａと離間し、活性領域１ａを横断するゲート２ａが形成されている。ゲート２ａおよび配線９ａと離間し、配線９ａを挟んでゲート２ａと反対側に、ゲート２ｂが形成されている。ゲート２ｂは、活性領域１ａおよび活性領域１ｂを横断している。ゲート２ａ、ゲート２ｂ、配線９ａと離間して、ゲート２ｃが形成されている。その左端部は、ゲート２ａの右端部と対向し、活性領域１ｂの左端部よりもゲート２ａから後退している。
次に、不純物のイオン注入および熱処理を行う。この結果、図１２（ａ）に示すように、活性領域１ａで、ゲート２ａとゲート２ｂとの間に、ドレインＤ１が形成される。また、活性領域１ｂで、ゲート２ｂのドレインＤ１側に、ドレインＤ２が形成される。
次に、図１１（ｂ）、（ｃ）に示したシリコン基板１１の上に、シリコン窒化膜からなるライナー膜を３０ｎｍ程度の膜厚で形成する。次に、ライナー膜の上に、シリコン酸化膜からなる第３層間絶縁膜を３００〜４００ｎｍ程度の膜厚で形成する。次に、第３層間絶縁膜、ライナー膜を選択的にエッチングして、溝を形成する。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜をエッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、ＣＭＰにて溝の外部の導電膜を除去しても良い。
この結果、図１２（ｃ）に示すように、ライナー膜１３、第３層間絶縁膜１６の中に、シェアードコンタクト３ｂ、コンタクト４ｅが形成される。
次に、実施の形態１と同様にして、コンタクト４ｅの上に、メタル配線を形成する。その結果、図９に示す構造が得られる。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜をエッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、ＣＭＰにて溝の外部の導電膜を除去しても良い。
この結果、図１２（ｃ）に示すように、ライナー膜１３、第３層間絶縁膜１６の中に、シェアードコンタクト３ｂ、コンタクト４ｅが形成される。
次に、実施の形態１と同様にして、コンタクト４ｅの上に、メタル配線を形成する。その結果、図９に示す構造が得られる。
本実施の形態の製造方法によれば、ローカル配線を形成するための層間絶縁膜を設ける必要がない。従って、実施の形態１と比較して、工程数を減少させることができる。
実施の形態４．
本実施の形態に係る半導体装置の平面図を図１３（ａ）に示す。図１３（ａ）のＡ−Ａ’の断面図を図１３（ｂ）に示す。図１３（ａ）のＢ−Ｂ’の断面図を図１３（ｃ）に示す。ここでは、実施の形態１〜３と異なる点を中心に説明する。
図１３（ｂ）に示すように、ライナー膜１３の上に、シリコン酸化膜からなる第１層間絶縁膜１４が形成されている。その上に、シリコン酸化膜からなる第４層間絶縁膜１７、第５層間絶縁膜１８が積層されている。ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ、３ｄが設けられている。第１層間絶縁膜１４の上面と、ローカル配線３ａ、３ｄの上面とは、ほぼ同一の高さとなっている。
図１３（ｃ）に示すように、ライナー膜１３、第１層間絶縁膜１４、第４層間絶縁膜１７の中に、シェアードコンタクト３ｂが設けられている。シェアードコンタクト３ｂの上面と、第４層間絶縁膜１７の上面とは、ほぼ同一の高さとなっている。ライナー膜１３、第１層間絶縁膜１４、第４層間絶縁膜１７、第５層間絶縁膜１８の中に、コンタクト４ｅが設けられている。コンタクト４ｅの上面と、第５層間絶縁膜１８の上面とは、ほぼ同一の高さとなっている。
図１３（ｂ）、（ｃ）より、ローカル配線３ａ、シェアードコンタクト３ｂ、コンタクト４ｅは、いずれも高さが異なっている。つまり、これらは、異なる層で形成されたものである。
その他の構成については、実施の形態２と同様であるので、説明を省略する。
本実施の形態に係る半導体装置の平面図を図１３（ａ）に示す。図１３（ａ）のＡ−Ａ’の断面図を図１３（ｂ）に示す。図１３（ａ）のＢ−Ｂ’の断面図を図１３（ｃ）に示す。ここでは、実施の形態１〜３と異なる点を中心に説明する。
図１３（ｂ）に示すように、ライナー膜１３の上に、シリコン酸化膜からなる第１層間絶縁膜１４が形成されている。その上に、シリコン酸化膜からなる第４層間絶縁膜１７、第５層間絶縁膜１８が積層されている。ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ、３ｄが設けられている。第１層間絶縁膜１４の上面と、ローカル配線３ａ、３ｄの上面とは、ほぼ同一の高さとなっている。
図１３（ｃ）に示すように、ライナー膜１３、第１層間絶縁膜１４、第４層間絶縁膜１７の中に、シェアードコンタクト３ｂが設けられている。シェアードコンタクト３ｂの上面と、第４層間絶縁膜１７の上面とは、ほぼ同一の高さとなっている。ライナー膜１３、第１層間絶縁膜１４、第４層間絶縁膜１７、第５層間絶縁膜１８の中に、コンタクト４ｅが設けられている。コンタクト４ｅの上面と、第５層間絶縁膜１８の上面とは、ほぼ同一の高さとなっている。
図１３（ｂ）、（ｃ）より、ローカル配線３ａ、シェアードコンタクト３ｂ、コンタクト４ｅは、いずれも高さが異なっている。つまり、これらは、異なる層で形成されたものである。
その他の構成については、実施の形態２と同様であるので、説明を省略する。
上記構造のシェアードコンタクト３ｂ、コンタクト４ｅは、シリコン基板１１からの高さが異なる。つまり、これらのコンタクトは、別々のエッチング工程により形成されたものである。
これにより、それぞれのエッチング工程において、オーバーエッチング時間を最適化することができる。従って、それぞれのコンタクトを形成する工程を容易に行うことができる。
これにより、それぞれのエッチング工程において、オーバーエッチング時間を最適化することができる。従って、それぞれのコンタクトを形成する工程を容易に行うことができる。
次に、図１３に示した半導体装置の製造方法について、図１４〜図１６を参照しながら説明する。
これらの図の（ａ）は、図１３（ａ）に対応する部分の平面図である。また、これらの図の（ｂ）、（ｃ）は、それぞれ図１３（ｂ）、（ｃ）に対応する部分の断面図である。
まず、トレンチを形成する工程（図２参照）から、ゲート２ａ〜２ｄを形成するまでの工程（図３参照）を、実施の形態１に示した方法と同様の方法により行う。次に、図３（ｂ）、（ｃ）に示したシリコン基板１１の上に、ライナー膜を形成する。
次に、ライナー膜の上に、シリコン酸化膜からなる第１層間絶縁膜をゲート２ａ〜２ｄの高さあるいはそれ以上の膜厚で形成する。次に、第１層間絶縁膜、ライナー膜を選択的にエッチングして、溝を形成する。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜をエッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、ＣＭＰにて溝の外部の導電膜を除去しても良い。
この結果、図１４（ｂ）に示すように、ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ、３ｄが形成される。
これらの図の（ａ）は、図１３（ａ）に対応する部分の平面図である。また、これらの図の（ｂ）、（ｃ）は、それぞれ図１３（ｂ）、（ｃ）に対応する部分の断面図である。
まず、トレンチを形成する工程（図２参照）から、ゲート２ａ〜２ｄを形成するまでの工程（図３参照）を、実施の形態１に示した方法と同様の方法により行う。次に、図３（ｂ）、（ｃ）に示したシリコン基板１１の上に、ライナー膜を形成する。
次に、ライナー膜の上に、シリコン酸化膜からなる第１層間絶縁膜をゲート２ａ〜２ｄの高さあるいはそれ以上の膜厚で形成する。次に、第１層間絶縁膜、ライナー膜を選択的にエッチングして、溝を形成する。
次に、この溝の底面と側面を覆うバリアメタルとして、窒化チタン（ＴｉＮ）膜を形成し、その内部をタングステン（Ｗ）にて埋め込み、導電膜を形成する。上記バリアメタルとして、窒化タンタル（ＴａＮ）を用い、その内部を銅（Ｃｕ）にて埋め込んで導電膜を形成しても良い。
次に、この導電膜をエッチバックして、溝の外部の導電膜を除去する。ここで、エッチバックの代わりに、ＣＭＰにて溝の外部の導電膜を除去しても良い。
この結果、図１４（ｂ）に示すように、ライナー膜１３、第１層間絶縁膜１４の中に、ローカル配線３ａ、３ｄが形成される。
次に、図１４（ｂ）に示した第１層間絶縁膜１４、ローカル配線３ａ、３ｄの上に、シリコン酸化膜からなる第４層間絶縁膜を１００〜２００ｎｍ程度の膜厚で形成する。次に、第４層間絶縁膜、第１層間絶縁膜１４、ライナー膜１３を選択的にエッチングして、溝を形成する。その内面に、Ｗ膜などの金属膜を埋め込む。次に、溝の外部に形成した金属膜をＣＭＰなどにより除去する。この結果、図１５（ｂ）に示すように、ライナー膜１３、第１層間絶縁膜１４、第４層間絶縁膜１７の中に、シェアードコンタクト３ｂが形成される。
次に、図１５（ｂ）、（ｃ）に示した第４層間絶縁膜１７の上に、シリコン酸化膜からなる第５層間絶縁膜を２００〜３００ｎｍ程度の膜厚で形成する。次に、この膜の表面をＣＭＰで平坦化する。次に、第５層間絶縁膜、第４層間絶縁膜１７、第１層間絶縁膜１４、ライナー膜１３を選択的にエッチングして、コンタクトホールを開口する。その内面に、TiN膜などのバリアメタル膜を形成し、さらに、Ｗ膜などの導電膜を埋め込む。次に、コンタクトホールの外部のバリアメタル膜、導電膜をＣＭＰなどにより除去する。この結果、図１６に示すように、コンタクト４ａ、４ｂ、４ｄ、４ｅ、４ｆ、４ｇ、４ｉ、４ｊが形成される。
本実施の形態では、ローカル配線３ａ、シェアードコンタクト３ｂ、コンタクト４ｅを形成する際に、それぞれの溝（またはホールパターン）を形成するエッチング工程を別々に行うことができる。これにより、それぞれのエッチング工程において、オーバーエッチング時間を最適化することができる。
この後、実施の形態１と同様にして、メタル配線を形成する。この結果、図１３に示す構造が得られる。
この後、実施の形態１と同様にして、メタル配線を形成する。この結果、図１３に示す構造が得られる。
以上説明した製造方法により、ローカル配線、シェアードコンタクト、コンタクトを形成する際に、それぞれの溝（またはホールパターン）を形成するエッチング工程において、それぞれの工程でオーバーエッチング時間を最適化することができる。
１ａ〜１ｄ 活性領域、２ａ〜２ｄ ゲート、３ａ、３ｄ ローカル配線、３、３ｂ、３ｃ シェアードコンタクト、４ａ〜４ｊ コンタクト、５ａ〜５ｉ メタル配線、６ アクセストランジスタ、７ ドライブトランジスタ、８ ロードトランジスタ、９ａ、９ｂ ローカル配線、１１ シリコン基板、１２ 素子分離、１３ ライナー膜、１４ 第１層間絶縁膜、１５ 第２層間絶縁膜、１６ 第３層間絶縁膜、１７ 第４層間絶縁膜、１８ 第５層間絶縁膜。
Claims (9)
- 基板上のメモリセル領域内に設けられた第１活性領域と、
前記第１活性領域と素子分離により分離され、前記第１活性領域内よりも前記メモリセル領域の中心に近い位置に設けられた第２活性領域と、
前記第１活性領域を横断する第１ゲート電極と、
前記第１ゲート電極と離間し、前記第１活性領域および前記第２活性領域を横断する第２ゲート電極と、
前記第１活性領域で、前記第１ゲート電極と前記第２ゲート電極との間の第１ドレイン部と、
前記第２活性領域で、前記第２ゲート電極の前記第１ドレイン部側の第２ドレイン部と、
前記第１ドレイン部と前記第２ドレイン部とを接続する第１配線と、
前記第１ゲート電極および前記第２ゲート電極と離間し、端部が前記第１ゲート電極の前記第２活性領域側の端部と対向する第３ゲート電極と、
前記第２ドレイン部と前記第３ゲート電極とを接続する第２配線とを備え、
前記第１ゲート電極と前記第２ゲート電極との間には、前記第１配線を上層の配線と接続するためのコンタクトが設けられていないことを特徴とする半導体装置。 - 前記第３ゲート電極の前記第１ゲート電極に対向する端部が、前記第２活性領域の前記第１ゲート電極に対向する端部よりも前記第１ゲート電極から後退していることを特徴とする請求項１に記載の半導体装置。
- 前記第１配線および前記第２配線は、同一の層で形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記第１配線および前記第２配線は、異なる層で形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記第１配線は、前記第１ドレイン部と前記第２ドレイン部との間の素子分離の溝に設けられていることを特徴とする請求項１ないし４に記載の半導体装置。
- 基板上のメモリセル領域内に、第１活性領域と、前記第１活性領域と素子分離により分離され、前記第１活性領域内よりも前記メモリセル領域の中心に近い位置に第２活性領域とを形成する工程と、
前記第１活性領域を横断する第１ゲート電極と、前記第１ゲート電極と離間し前記第１活性領域および前記第２活性領域を横断する第２ゲート電極と、前記第１ゲート電極および前記第２ゲート電極と離間し、端部が前記第１ゲート電極の前記第２活性領域側の端部と対向し、前記第２活性領域の前記第１ゲート電極に対向する端部よりも前記第１ゲート電極から後退した第３ゲート電極とを形成する工程と、
前記第１活性領域で前記第１ゲート電極と前記第２ゲート電極との間の第１ドレイン部と、前記第２活性領域で前記第２ゲート電極の前記第１ドレイン部側の第２ドレイン部とを形成する工程と、
前記第１ドレイン部と前記第２ドレイン部とを接続する第１配線を形成する工程と、
前記第２ドレイン部と前記第３ゲート電極とを接続する第２配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第１配線を形成する工程および前記第２配線を形成する工程は同時に行われ、
前記基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を選択的にエッチングして第１の溝および第２の溝を形成する工程と、
前記第１の溝に前記第１配線を形成し、前記第２の溝に前記第２配線を形成する工程と、
を含むことを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記第１配線を形成する工程は、
前記基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を選択的にエッチングして第１の溝を形成する工程と、
前記第１の溝に前記第１配線を形成する工程とを含み、
前記第２配線を形成する工程は、
前記基板上および前記第１配線の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜および前記第１の絶縁膜を選択的にエッチングして第２の溝を形成する工程と、
前記第２の溝に前記第２配線を形成する工程と、
を含むことを特徴とする請求項６に記載の半導体装置の製造方法。 - 基板上のメモリセル領域内に、第１活性領域と、前記第１活性領域と素子分離により分離され、前記第１活性領域内よりも前記メモリセル領域の中心に近い位置に第２活性領域とを形成する工程と、
前記第１活性領域および前記第２活性領域との間の素子分離の表面を選択的にエッチングして溝を形成する工程と、
前記第１活性領域および前記第２活性領域を接続する第１配線を前記溝に形成する工程と、
前記第１配線と離間し前記第１活性領域を横断する第１ゲート電極と、前記第１ゲート電極および前記第１配線と離間し、前記第１配線を挟んで前記第１ゲート電極と反対側で、前記第１活性領域および前記第２活性領域を横断する第２ゲート電極と、前記第１ゲート電極、前記第２ゲート電極、前記第１配線と離間し、端部が前記第１ゲート電極の前記第２活性領域側の端部と対向し、前記第２活性領域の前記第１ゲート電極に対向する端部よりも前記第１ゲート電極から後退した第３ゲート電極とを形成する工程と、
前記第１活性領域で前記第１ゲート電極と前記第２ゲート電極との間の第１ドレイン部と、前記第２活性領域で前記第２ゲート電極の前記第１ドレイン部側の第２ドレイン部とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005295258A JP2007103862A (ja) | 2005-10-07 | 2005-10-07 | 半導体装置およびその製造方法 |
| US11/541,656 US7439153B2 (en) | 2005-10-07 | 2006-10-03 | Semiconductor device and manufacturing method thereof for reducing the area of the memory cell region |
| CN2006101729531A CN1976036B (zh) | 2005-10-07 | 2006-10-08 | 半导体器件及其制造方法 |
| CN2010102061302A CN101859774B (zh) | 2005-10-07 | 2006-10-08 | 半导体器件及其制造方法 |
| US12/237,693 US7663193B2 (en) | 2005-10-07 | 2008-09-25 | Semiconductor device and manufacturing method thereof for reducing the area of the memory cell region |
| US12/636,408 US8183114B2 (en) | 2005-10-07 | 2009-12-11 | Semiconductor device and manufacturing method thereof for reducing the area of the memory cell region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005295258A JP2007103862A (ja) | 2005-10-07 | 2005-10-07 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011003982A Division JP2011077556A (ja) | 2011-01-12 | 2011-01-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007103862A true JP2007103862A (ja) | 2007-04-19 |
Family
ID=37910403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005295258A Pending JP2007103862A (ja) | 2005-10-07 | 2005-10-07 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7439153B2 (ja) |
| JP (1) | JP2007103862A (ja) |
| CN (2) | CN101859774B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120131098A (ko) | 2011-05-24 | 2012-12-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| JP2015060862A (ja) * | 2013-09-17 | 2015-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20150131914A (ko) * | 2014-05-15 | 2015-11-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 접속간 구조물에 대한 방법, 구조물 및 디바이스 |
| US9490241B2 (en) | 2011-07-08 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a first inverter and a second inverter |
| US9978755B2 (en) | 2014-05-15 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company Limited | Methods and devices for intra-connection structures |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050275043A1 (en) * | 2004-06-10 | 2005-12-15 | Chien-Chao Huang | Novel semiconductor device design |
| JP2007103862A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8853791B2 (en) * | 2006-11-06 | 2014-10-07 | Infineon Technologies Ag | SRAM memory cell having a dogleg shaped gate electrode structure |
| JP2009182114A (ja) * | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| DE112008003726B4 (de) * | 2008-02-20 | 2023-09-21 | Soitec | Oxidation nach Oxidauflösung |
| KR101536562B1 (ko) * | 2009-02-09 | 2015-07-14 | 삼성전자 주식회사 | 반도체 집적 회로 장치 |
| US8004042B2 (en) * | 2009-03-20 | 2011-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Static random access memory (SRAM) cell and method for forming same |
| US10163911B2 (en) * | 2009-06-05 | 2018-12-25 | Texas Instruments Incorporated | SRAM cell with T-shaped contact |
| US8735972B2 (en) | 2011-09-08 | 2014-05-27 | International Business Machines Corporation | SRAM cell having recessed storage node connections and method of fabricating same |
| US8697537B2 (en) * | 2012-02-01 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of patterning for a semiconductor device |
| US8766256B2 (en) | 2012-06-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | SiGe SRAM butted contact resistance improvement |
| US8901615B2 (en) | 2012-06-13 | 2014-12-02 | Synopsys, Inc. | N-channel and P-channel end-to-end finfet cell architecture |
| US8723268B2 (en) | 2012-06-13 | 2014-05-13 | Synopsys, Inc. | N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch |
| KR20140049356A (ko) | 2012-10-17 | 2014-04-25 | 삼성전자주식회사 | 반도체 소자 |
| CN103996661B (zh) * | 2014-06-09 | 2017-02-08 | 上海华力微电子有限公司 | Sram版图的生成方法 |
| KR102088200B1 (ko) | 2014-07-01 | 2020-03-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| KR102423878B1 (ko) * | 2014-09-18 | 2022-07-22 | 삼성전자주식회사 | 다수의 소자 측정이 가능한 테스트용 반도체 장치 및 그것의 제조 방법 및 테스트 방법 |
| US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
| US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
| US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
| US9704862B2 (en) * | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
| US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
| KR102254031B1 (ko) * | 2014-10-10 | 2021-05-20 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9418896B2 (en) | 2014-11-12 | 2016-08-16 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
| KR102318410B1 (ko) * | 2015-04-01 | 2021-10-28 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US10475069B2 (en) | 2015-05-04 | 2019-11-12 | Onepin, Inc. | Automatic aftercall directory and phonebook entry advertising |
| JP6573792B2 (ja) * | 2015-07-10 | 2019-09-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10163879B2 (en) | 2015-10-05 | 2018-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device having jumper pattern |
| US10466970B2 (en) * | 2015-10-20 | 2019-11-05 | Sap Se | Jurisdiction based localizations as a service |
| US10204861B2 (en) * | 2017-01-05 | 2019-02-12 | Globalfoundries Inc. | Structure with local contact for shorting a gate electrode to a source/drain region |
| KR20180120870A (ko) | 2017-04-27 | 2018-11-07 | 삼성전자주식회사 | 반도체 소자 |
| US10748911B2 (en) * | 2017-11-13 | 2020-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit for low power SRAM |
| CN111968979B (zh) * | 2020-10-20 | 2021-01-29 | 晶芯成(北京)科技有限公司 | 半导体器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028401A (ja) * | 1999-05-12 | 2001-01-30 | Hitachi Ltd | 半導体集積回路装置 |
| WO2002061840A1 (fr) * | 2001-01-30 | 2002-08-08 | Hitachi, Ltd. | Dispositif de circuit integre semi-conducteur et procede de production de ce dernier |
| JP2003197768A (ja) * | 2001-12-25 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003273249A (ja) * | 2002-03-18 | 2003-09-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2004273642A (ja) * | 2003-03-06 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004311947A (ja) * | 2003-04-03 | 2004-11-04 | Hynix Semiconductor Inc | Ｎａｎｄフラッシュメモリ素子の製造方法 |
| JP2005072185A (ja) * | 2003-08-22 | 2005-03-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254651A (ja) * | 1994-03-16 | 1995-10-03 | Toshiba Corp | 半導体集積回路装置 |
| KR100230426B1 (ko) * | 1996-06-29 | 1999-11-15 | 윤종용 | 집적도가 향상된 스태틱 랜덤 억세스 메모리장치 |
| JP3523762B2 (ja) | 1996-12-19 | 2004-04-26 | 株式会社東芝 | 半導体記憶装置 |
| KR100248205B1 (ko) * | 1997-06-25 | 2000-03-15 | 김영환 | 반도체 메모리 디바이스 및 그 형성방법 |
| KR100257066B1 (ko) * | 1997-10-28 | 2000-05-15 | 김영환 | 에스램(sram)셀의 구조 및 이의 제조방법 |
| JP2000188340A (ja) * | 1998-12-21 | 2000-07-04 | Mitsubishi Electric Corp | スタティック型半導体記憶装置およびその製造方法 |
| US6232631B1 (en) * | 1998-12-21 | 2001-05-15 | Vantis Corporation | Floating gate memory cell structure with programming mechanism outside the read path |
| KR100350055B1 (ko) * | 1999-12-24 | 2002-08-24 | 삼성전자 주식회사 | 다중 게이트 절연막을 갖는 반도체소자 및 그 제조방법 |
| KR100346832B1 (ko) | 2000-01-12 | 2002-08-03 | 삼성전자 주식회사 | 스태틱 랜덤 억세스 메모리 소자 및 그 제조 방법 |
| JP2002026156A (ja) * | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002359299A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 半導体装置、メモリシステムおよび電子機器 |
| KR100456688B1 (ko) * | 2002-01-07 | 2004-11-10 | 삼성전자주식회사 | 완전 씨모스 에스램 셀 |
| JP2003203993A (ja) | 2002-01-10 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| KR100502410B1 (ko) * | 2002-07-08 | 2005-07-19 | 삼성전자주식회사 | 디램 셀들 |
| US7348245B2 (en) * | 2003-04-28 | 2008-03-25 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| JP4477886B2 (ja) * | 2003-04-28 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4120483B2 (ja) * | 2003-06-11 | 2008-07-16 | セイコーエプソン株式会社 | 半導体記憶装置 |
| JP4627977B2 (ja) | 2003-10-14 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4753534B2 (ja) | 2003-12-26 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP2006054430A (ja) * | 2004-07-12 | 2006-02-23 | Renesas Technology Corp | 半導体装置 |
| KR100632467B1 (ko) * | 2005-08-12 | 2006-10-09 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조 방법 |
| JP2007103862A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100796642B1 (ko) * | 2006-01-27 | 2008-01-22 | 삼성전자주식회사 | 고집적 반도체 장치 및 그 제조 방법 |
| KR100693812B1 (ko) * | 2006-02-11 | 2007-03-12 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법, 반도체 장치의 센스 앰프 및그 형성 방법 |
| JP2008047698A (ja) * | 2006-08-16 | 2008-02-28 | Renesas Technology Corp | 半導体記憶装置 |
| KR100801706B1 (ko) * | 2006-10-25 | 2008-02-11 | 삼성전자주식회사 | 다중 게이트 유전막들을 갖는 반도체소자의 제조방법 및그에 의해 제조된 반도체소자 |
| DE102008047591B4 (de) * | 2007-09-18 | 2019-08-14 | Samsung Electronics Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke |
| JP2009182114A (ja) * | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| KR101486426B1 (ko) * | 2009-01-30 | 2015-01-26 | 삼성전자주식회사 | 스택형 로드리스 반도체 메모리 소자 |
-
2005
- 2005-10-07 JP JP2005295258A patent/JP2007103862A/ja active Pending
-
2006
- 2006-10-03 US US11/541,656 patent/US7439153B2/en not_active Expired - Fee Related
- 2006-10-08 CN CN2010102061302A patent/CN101859774B/zh not_active Expired - Fee Related
- 2006-10-08 CN CN2006101729531A patent/CN1976036B/zh not_active Expired - Fee Related
-
2008
- 2008-09-25 US US12/237,693 patent/US7663193B2/en not_active Expired - Fee Related
-
2009
- 2009-12-11 US US12/636,408 patent/US8183114B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028401A (ja) * | 1999-05-12 | 2001-01-30 | Hitachi Ltd | 半導体集積回路装置 |
| WO2002061840A1 (fr) * | 2001-01-30 | 2002-08-08 | Hitachi, Ltd. | Dispositif de circuit integre semi-conducteur et procede de production de ce dernier |
| JP2003197768A (ja) * | 2001-12-25 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003273249A (ja) * | 2002-03-18 | 2003-09-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2004273642A (ja) * | 2003-03-06 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004311947A (ja) * | 2003-04-03 | 2004-11-04 | Hynix Semiconductor Inc | Ｎａｎｄフラッシュメモリ素子の製造方法 |
| JP2005072185A (ja) * | 2003-08-22 | 2005-03-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120131098A (ko) | 2011-05-24 | 2012-12-04 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| US9000503B2 (en) | 2011-05-24 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device |
| US9230969B2 (en) | 2011-05-24 | 2016-01-05 | Renesas Electronics Corporation | Semiconductor device |
| US9490241B2 (en) | 2011-07-08 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a first inverter and a second inverter |
| JP2015060862A (ja) * | 2013-09-17 | 2015-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20150131914A (ko) * | 2014-05-15 | 2015-11-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 접속간 구조물에 대한 방법, 구조물 및 디바이스 |
| KR101598717B1 (ko) * | 2014-05-15 | 2016-02-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 접속간 구조물에 대한 방법, 구조물 및 디바이스 |
| US9721956B2 (en) | 2014-05-15 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company Limited | Methods, structures and devices for intra-connection structures |
| US9978755B2 (en) | 2014-05-15 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company Limited | Methods and devices for intra-connection structures |
| US10276580B2 (en) | 2014-05-15 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company Limited | Methods, structures and devices for intra-connection structures |
| US10833090B2 (en) | 2014-05-15 | 2020-11-10 | Taiwan Semiconductor Manufacturing Company Limited | Methods, structures and devices for intra-connection structures |
| US11943908B2 (en) | 2014-05-15 | 2024-03-26 | Taiwan Semiconductor Manufacturing Company Limited | Method, structures and devices for intra-connection structures |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090026520A1 (en) | 2009-01-29 |
| US7439153B2 (en) | 2008-10-21 |
| CN101859774A (zh) | 2010-10-13 |
| CN1976036B (zh) | 2010-08-18 |
| US7663193B2 (en) | 2010-02-16 |
| US20100093145A1 (en) | 2010-04-15 |
| CN101859774B (zh) | 2012-07-04 |
| US8183114B2 (en) | 2012-05-22 |
| CN1976036A (zh) | 2007-06-06 |
| US20070080423A1 (en) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007103862A (ja) | 半導体装置およびその製造方法 | |
| US10559565B2 (en) | Integrated circuit device and method of manufacturing the same | |
| US8895400B2 (en) | Methods of fabricating semiconductor devices having buried word line interconnects | |
| US9419131B2 (en) | Semiconductor device having vertical channel transistor and method for fabricating the same | |
| JP4875622B2 (ja) | 半導体装置の製造方法 | |
| US9236501B2 (en) | Dummy bit line MOS capacitor and device using the same | |
| KR20210079396A (ko) | 수평 및 수직 접합 계면들을 포함하는 접합된 조립체 및 이를 형성하는 방법들 | |
| JP2009158591A (ja) | 半導体装置およびその製造方法 | |
| JP5073157B2 (ja) | 半導体装置 | |
| JP5461904B2 (ja) | 半導体装置の製造方法 | |
| US11705435B2 (en) | Semiconductor device and method of fabricating the same | |
| CN113299645A (zh) | 集成电路及其形成方法 | |
| JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
| US9941129B2 (en) | Semiconductor device having self-aligned gate contacts | |
| JP2008205379A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| TW201909286A (zh) | 形成閘極接觸點的導電間隔物的方法以及所得裝置 | |
| US8044490B2 (en) | Semiconductor device including fuse | |
| US20100148228A1 (en) | Semiconductor and manufacturing method of the same | |
| KR101887200B1 (ko) | 반도체 소자 | |
| KR101094957B1 (ko) | 수직 워드라인을 갖는 반도체장치 제조 방법 | |
| JP2011077556A (ja) | 半導体装置 | |
| US20230209813A1 (en) | Method of fabricating a semiconductor device including contact plug and semiconductor device | |
| JP2009252924A (ja) | 半導体装置及びその製造方法 | |
| JP2013201387A (ja) | ３次元トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |