FR2849529A1 - Masque stencil avec moyen d'empechement d'accumulation de charges et procede pour sa fabrication - Google Patents
Masque stencil avec moyen d'empechement d'accumulation de charges et procede pour sa fabrication Download PDFInfo
- Publication number
- FR2849529A1 FR2849529A1 FR0315451A FR0315451A FR2849529A1 FR 2849529 A1 FR2849529 A1 FR 2849529A1 FR 0315451 A FR0315451 A FR 0315451A FR 0315451 A FR0315451 A FR 0315451A FR 2849529 A1 FR2849529 A1 FR 2849529A1
- Authority
- FR
- France
- Prior art keywords
- film
- conductive
- thin
- stencil mask
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Dans un masque stencil, un film mince conducteur (2) comporte une première ouverture (7). Un film isolant (4) est formé dans la région du film mince conducteur (2) à l'exclusion des premières ouvertures (7). Un support conducteur (3A) est formé sur le film isolant. Une seconde ouverture (5) traverse le support conducteur (3A) et le film isolant (4) et atteint la surface du film mince conducteur (2). Un élément conducteur (6) est formé dans la seconde ouverture (5). L'élément conducteur (6) connecte le support conducteur (3A) et le film mince conducteur (2) électriquement.
Description
ARRI RE-PLAN DE L'INVENTION
La présente invention concerne un masque stencil qui est utilisé au niveau de processus de semiconducteurs ainsi qu'un procédé de fabrication du masque stencil.
Les processus de fabrication de dispositifs à semiconducteur incluent le processus consistant à former une pluralité de transistors à effet de champ (FET) métal-oxyde-semiconducteur (MOSFET) qui diffèrent en termes de type de conductivité des canaux dans un substrat ou le processus qui consiste à former une pluralité de MOSFET qui diffèrent en termes de tension de seuil. 10 Selon le processus, lorsque des ions d'impureté sont implantés dans des puits, des canaux ou des couches en polysilicium, un masque stencil comportant des ouvertures ménagées en son sein est utilisé. Le masque stencil est prévu à une distance spécifique au-dessus du substrat semiconducteur. Des ions d'impureté sont implantés à l'intérieur d'une région 15 spécifique au travers du masque stencil.
Un masque stencil est utilisé pour irradier des particules ou des ondes électromagnétiques sur un substrat qui est destiné à être traité. Les particules incluent des particules chargées telles que des électrons ou des ions et des particules neutres telles que des atomes, des molécules ou des neutrons. Les 20 ondes électromagnétiques incluent la lumière et les rayons X. Un masque stencil au niveau de processus de semiconducteurs est de façon générale formé à partir d'un substrat silicium sur isolant (SOI) 100 selon les processus qui sont représentés sur les figures 10A à 10D. Ci- après, les processus de fabrication d'un masque stencil seront expliqués.
La figure 10A représente un substrat SOI ordinaire 100. Le substrat SOI 100 est formé par exemple en implantant des ions d'oxygène dans un substrat en silicium 101 puis en soumettant à recuit le substrat résultant à une température élevée. Un film en oxyde de silicium 102 est formé selon une profondeur de plusieurs dizaines à plusieurs centaines de nanomètres depuis 30 la surface supérieure ou sommitale du substrat en silicium 101. Sur le film en oxyde de silicium 102, un film mince en silicium 103 est formé. Puis, comme représenté sur la figure 10B, une réserve (qui n'est pas représentée) est appliquée sur la surface du film mince en silicium 103. La réserve est traitée au moyen de techniques de lithographie, d'o ainsi la formation d'un motif de 35 réserve. Ensuite, moyennant le motif de réserve en tant que masque, le film mince en silicium 103 est gravé de façon anisotrope jusqu'à ce que le film en oxyde de silicium 102 soit exposé. Après que des ouvertures 104 sont ménagées dans le film mince en silicium 103, le motif de réserve est enlevé.
Ensuite, comme représenté sur la figure 10C, une réserve (qui n'est 5 pas représentée) est appliquée sur l'arrière du substrat en silicium 101. La réserve est traitée au moyen de techniques de lithographie, d'o ainsi la formation d'un motif de réserve. Ensuite, le substrat en silicium 101 est gravé de façon isotrope à l'aide d'un liquide chimique tel que KOH. De façon davantage spécifique, la partie au niveau de laquelle aucun motif de réserve 10 n'est formé sur le substrat en silicium 101 est gravée de façon isotrope jusqu'à ce que le film en oxyde de silicium 102 soit exposé, d'o ainsi la formation d'un support 105. Ensuite, le motif de réserve est enlevé.
Ensuite, comme représenté sur la figure 10D, le film en oxyde de silicium 102 qui est exposé selon le processus de la figure 10C est traité 15 depuis sa face arrière à l'aide d'un liquide chimique tel que de l'acide fluorhydrique, d'o ainsi l'enlèvement du film en oxyde de silicium 102 et l'exposition du film mince en silicium 103. De cette façon, un masque stencil qui comporte les ouvertures 104 en son sein est formé.
Comme représenté sur les figures 11A et 11 B, selon les processus de 20 fabrication d'un dispositif à semiconducteur, lorsque des ions d'impureté sont implantés dans un substrat semiconducteur 106 destiné à être traité, le masque stencil dans lequel les ouvertures 104 ont été réalisées est utilisé.
Comme représenté sur la figure 1 1A, au-dessus des régions d'implantation ionique 107 du substrat semiconducteur 106, le masque stencil 25 105 est constitué de telle sorte que les ouvertures 104 dans le masque stencil puissent faire face à la région 107.
Ensuite, comme représenté sur la figure 11B, des ions d'impureté 108 sont implantés depuis le dessus du masque stencil 105. Les ions d'impureté 108 passent au travers des ouvertures 104 qui sont ménagées dans le 30 masque stencil 105 et sont implantées dans les régions d'implantation ionique 107 du substrat semiconducteur 106. Puisqu'il n'y a pas d'ouverture 104 dans la région de non implantation, des ions d'impureté 108 sont arrêtés pas le masque stencil 105. De cette façon, le masque stencil 105 arrête les ions de façon répétée, ce qui permet que les ions arrêtés soient accumulés, ce qui 35 donne naissance à un problème d'accumulation de charges.
Le masque stencil 105 est constitué par le film mince en silicium 103 dans lequel un motif d'ouvertures est formé, par un support 101 qui supporte le film mince en silicium 103 et par un film en oxyde de silicium 102, par un film isolant entre le film mince en silicium 103 et le support 101. Par 5 conséquent, la conductivité électrique du masque stencil 105 est faible, ce qui a pour effet que la quantité de charges qui est accumulée dans le masque stencil augmente.
Les particules chargées sont implantées depuis une source d'implantation de particules chargées au-dessus du masque stencil au travers 10 des ouvertures qui sont ménagées dans le masque stencil à l'intérieur du substrat semiconducteur. Lorsque le masque stencil est soumis à une accumulation de charges, cependant, les charges qui sont accumulées dans le masque stencil fléchissent les trajectoires des particules chargées qui sont implantées verticalement depuis le dessus. Les modifications au niveau des 15 trajectoires ont pour effet que les particules chargées sont implantées à l'intérieur du substrat semiconducteur de telle sorte qu'elles sont déviées par rapport à la région d'implantation prédéterminée du substrat semiconducteur.
Qui plus est, le fait d'amener le masque stencil à charges accumulées plus près du substrat semiconducteur a pour effet que le film mince en silicium 20 du masque stencil est déformé par une force électrostatique, ce qui constitue un problème. Afin d'éviter l'effet d'une telle accumulation de charges sur le masque stencil, les configurations qui suivent ont été développées.
Un premier procédé consiste à recouvrir la surface d'un masque stencil avec un film en métal dont la conductivité électrique est élevée. Cette 25 configuration a été divulguée dans par exemple la publication de demande de brevet du Japon KOKAI n0 6-24 40 91. Puisque, selon le procédé, le masque stencil est recouvert d'un film en métal dont la conductivité électrique est élevée, les charges accumulées sont autorisées à s'échapper en un temps court et par conséquent, la quantité de l'accumulation est faible. Par 30 conséquent, il est possible d'empêcher que les trajectoires des particules chargées qui sont implantées ne soient fléchies par les charges accumulées.
Un second procédé consiste à prévoir un film en un matériau conducteur dont la conductivité électrique est élevée en lieu et place du film isolant qui est formé entre le film mince en silicium et le support. Ce procédé a 35 été divulgué par exemple dans la publication de la demande de brevet du Japon KOKAI n04-21 66 13.
Cependant, selon le premier procédé, lorsque des particules chargées sont implantées, le film en métal qui recouvre le masque stencil est pulvérisé du fait de la collision de particules chargées, le résultat étant que le substrat semiconducteur destiné à être traité peut être contaminé.
Qui plus est, selon le processus de formation d'un film en métal sur le masque stencil, le film en métal adhère également à la paroi latérale du motif d'ouvertures qui est formé dans la partie de film mince en silicium. En tant que résultat, le film en métal qui est formé sur un côté ou sur les deux côtés du 10 film mince en silicium fait saillie à l'intérieur des ouvertures, ce qui génère le problème qui est constitué par le rétrécissement du motif d'ouvertures dans la partie de film mince en silicium.
Par ailleurs, le second procédé nécessite une pluralité de processus pour former un film en un matériau conducteur entre la partie de film mince en 15 silicium et le support. Par conséquent, les processus de fabrication de masque stencil deviennent compliqués, ce qui conduit à une augmentation du cot de fabrication. Par conséquent, il y a eu des demandes pour un masque stencil permettant d'atténuer, voire de supprimer, la contamination d'un substrat semiconducteur et permettant de réduire l'accumulation de charges. 20 BREF R SUM DE L'INVENTION Selon un premier aspect de la présente invention, on propose un masque stencil comprenant: un film mince conducteur qui comporte des ouvertures dans le film; un film isolant qui est formé dans la région du film mince conducteur à l'exclusion des ouvertures; un support conducteur qui est 25 formé sur le film isolant; et un élément conducteur qui est formé de manière à traverser le film isolant et qui connecte le support conducteur et le film mince conducteur électriquement.
Selon un second aspect de la présente invention, on propose un masque stencil comprenant: un film mince conducteur qui comporte une 30 première région et une seconde région qui est à l'extérieur de la première région, la première région incluant une pluralité de premières ouvertures; un film isolant qui est formé dans une région qui correspond à la seconde région d'un premier côté du film mince conducteur; un support conducteur qui est formé dans une région qui correspond à la seconde région du film mince 35 conducteur via le film isolant; une seconde ouverture qui est formée au travers du support conducteur et du film isolant; et un élément conducteur qui est prévu dans la seconde ouverture et qui connecte le film mince conducteur et le support conducteur électriquement.
Selon un troisième aspect de la présente invention, on propose un 5 masque stencil comprenant: un film mince conducteur qui comporte une première région et une seconde région, la première région incluant une pluralité de premières ouvertures; un film isolant qui est formé de manière à correspondre à la seconde région du film mince conducteur; un support conducteur qui est formé sur le film isolant; une seconde ouverture qui est 10 réalisée dans le film mince conducteur et dans le film isolant dans la seconde région du film mince conducteur; et un élément conducteur qui est formé dans la seconde ouverture et qui connecte le film mince conducteur et le support conducteur électriquement.
Selon un quatrième aspect de la présente invention, on propose un 1 5 masque stencil comprenant: un film mince conducteur qui comporte une première région et une seconde région, la première région incluant une pluralité de premières ouvertures; un film isolant qui est formé de manière à correspondre à la seconde région du film mince conducteur; un support conducteur qui est formé sur le film isolant; une seconde ouverture qui est 20 réalisée dans le film mince conducteur et dans le film isolant dans la seconde région du film mince conducteur; et un élément conducteur qui est formé sur la surface du film mince conducteur et dans la seconde ouverture et qui connecte le film mince conducteur et le support conducteur électriquement.
Selon un cinquième aspect de la présente invention, on propose un 25 substrat de formation de masque comprenant: un film mince conducteur qui comporte des première et seconde régions; un film isolant qui est formé sur le film mince conducteur; un support conducteur qui est formé sur le film isolant; une ouverture qui est réalisée dans le support conducteur et dans une région du film isolant correspondant à la seconde région du film mince 30 conducteur; et un élément conducteur qui est formé dans l'ouverture et qui connecte le film mince conducteur et le support conducteur électriquement.
Selon un sixième aspect de la présente invention, on propose un substrat de formation de masque comprenant: un film mince conducteur qui comporte des première et seconde régions; un film isolant qui est formé sur 35 le film mince conducteur; un support conducteur qui est formé sur le film isolant; une ouverture qui est réalisée dans le film conducteur et dans une région du film isolant correspondant à la seconde région du film mince conducteur; et un élément conducteur qui est formé sur le film mince conducteur et dans l'ouverture et qui connecte le film mince conducteur et le support conducteur électriquement.
Selon un septième aspect de la présente invention, on propose un procédé de fabrication de masque stencil comprenant: la constitution d'une pluralité d'ouvertures dans une première région d'un film mince conducteur d'un substrat SOI qui inclut un substrat, un film isolant qui est formé sur le 10 substrat et le film mince conducteur, la première région et une seconde région étant formées sur le film isolant; la formation d'un support en enlevant le substrat dans une région qui correspond à la première région du film mince conducteur et le substrat dans une partie d'une région qui correspond à la seconde région du film mince conducteur; l'enlèvement du film isolant en 1 5 correspondance avec la première région et la seconde région qui sont exposées en tant que résultat de la formation du support; et la formation d'un élément conducteur qui connecte électriquement le substrat et le film mince conducteur dans une région qui correspond à la seconde région de laquelle le film isolant a été enlevé, l'élément conducteur présentant une conductivité 20 électrique supérieure à celle de chaque élément pris parmi le substrat et le film mince conducteur.
Selon un huitième aspect de la présente invention, on propose un procédé de fabrication de masque stencil comprenant: la constitution de premières ouvertures dans une première région d'un film mince conducteur 25 d'un substrat SOI et d'une seconde ouverture dans une seconde région de ce même film mince conducteur, le substrat SOI incluant un substrat, un film isolant qui est formé sur le substrat et le film mince conducteur, la première région et la seconde région étant formées sur le film isolant; la formation d'un support en enlevant le substrat dans une région qui correspond à la première 30 région; l'enlèvement du film isolant qui est exposé en tant que résultat de la formation du support; et la formation d'un élément conducteur dans la seconde ouverture du film mince conducteur, l'élément conducteur présentant une conductivité électrique supérieure à celle de chaque élément pris parmi le substrat et le film mince conducteur.
Selon un neuvième aspect de la présente invention, on propose un procédé de fabrication de masque stencil comprenant: la formation d'une partie concave dans laquelle un film isolant est exposé dans une région correspondant à une seconde région d'un substrat d'un substrat SOI qui inclut le substrat, un film isolant qui est formé sur le substrat et un film mince 5 conducteur, une première région et la seconde région étant formées sur le film isolant; l'enlèvement du film isolant exposé; la formation d'un élément conducteur dans la partie concave, l'élément conducteur présentant une conductivité électrique supérieure à celle de chaque élément pris parmi le substrat et le film mince conducteur; la formation d'ouvertures dans une 10 région qui correspond à la première région du film mince conducteur; et l'enlèvement du substrat et du film isolant en correspondance avec la première région.
Selon un dixième aspect de la présente invention, on propose un procédé de fabrication de substrat de formation de masque comprenant: la 15 formation d'une partie concave en enlevant un substrat et un film isolant correspondant à une seconde région d'un substrat SOI qui inclut le substrat, le film isolant qui est formé sur le substrat et un film mince conducteur qui est formé sur le film isolant et qui comporte une première région en tant que région de formation d'ouvertures et la seconde région autour de la première 20 région; et la formation d'un élément conducteur dans la partie concave, l'élément conducteur présentant une conductivité électrique supérieure à celle de chaque élément pris parmi le substrat et le film mince conducteur.
Selon un onzième aspect de la présente invention, on propose un procédé de fabrication de masque stencil comprenant: la constitution d'une 25 première ouverture en enlevant un film mince conducteur et un film isolant correspondant à une seconde région d'un substrat SOI qui inclut un substrat, le film isolant qui est formé sur le substrat et le film mince conducteur, une première région et la seconde région étant formées sur le film isolant; la formation d'un élément conducteur dans la totalité de la surface du film mince 30 conducteur et dans la première ouverture, l'élément conducteur présentant une conductivité électrique supérieure à celle de chaque élément pris parmi le substrat et le film mince conducteur; la formation d'une seconde ouverture en enlevant l'élément conducteur et le film mince conducteur en correspondance avec la première région;, et la formation d'un support en enlevant le substrat 35 et le film isolant correspondant à la première région.
Selon un douzième aspect de la présente invention, on propose un procédé de fabrication de substrat de formation de masque comprenant: la formation d'une première ouverture en enlevant un film mince conducteur et un film isolant correspondant à une seconde région d'un substrat SOI qui 5 inclut un substrat, le film isolant qui est formé sur le substrat et le film mince conducteur, une première région et la seconde région étant formées sur le film isolant; et la formation d'un élément conducteur sur la totalité de la surface du film mince conducteur et dans la première ouverture, l'élément conducteur présentant une conductivité électrique supérieure à celle de chaque élément 10 pris parmi le substrat et le film mince conducteur.
Selon un treizième aspect de la présente invention, on propose un substrat de formation de masque comprenant: un film mince conducteur comportant une première région et une seconde région; un film isolant qui est formé sur le film mince conducteur; un support conducteur qui est formé sur 15 le film isolant; une ouverture qui est formée dans le film mince conducteur en correspondance avec la seconde région et avec le film isolant; et un élément conducteur qui est formé dans l'ouverture et qui connecte le film mince conducteur et le support conducteur électriquement.
BR VE DESCRIPTION DES PLUSIEURS VUES DES DESSINS La figure lA est une vue en plan d'un masque stencil selon un premier mode de réalisation de la présente invention; la figure 1B est une vue en coupe prise selon une ligne 1B - 1B de la figure 1A; les figures 2A à 2F sont des vues en coupe qui représentent les 25 processus de fabrication d'un masque stencil selon le premier mode de réalisation; la figure 3 est une vue en coupe qui représente la relation de position entre un masque stencil, un mandrin électrostatique pour tenir le masque stencil et un substrat destiné à être traité dans un appareil d'implantation; la figure 4 est une vue en coupe d'une modification du premier mode de réalisation; les figures 5A à 5F sont des vues en coupe qui représentent les processus de fabrication d'un masque stencil selon un second mode de réalisation de la présente invention; la figure 6 est une vue en coupe d'un masque stencil selon un troisième mode de réalisation de la présente invention; les figures 7A à 7F sont des vues en coupe qui représentent les processus de fabrication d'un masque stencil selon le troisième mode de réalisation; la figure 8 est une vue en coupe qui représente la relation de position entre un masque stencil et un substrat destiné à être traité dans un appareil d'implantation; les figures 9A à 9F sont des vues en coupe qui représentent les processus de fabrication d'un masque stencil selon un quatrième mode de 10 réalisation de la présente invention; les figures 10A à 10D sont des vues en coupe qui représentent les processus de fabrication d'un masque stencil selon l'art antérieur; et les figures 11A et 11B sont des vues en coupe qui représentent la relation de position entre un masque stencil et un substrat destiné à être traité 15 selon l'art antérieur.
DESCRIPTION D TAILL E DE L'INVENTION Par report aux dessins annexés, des modes de réalisation de la présente invention seront expliqués.
(Premier mode de réalisation) La figure 1A est une vue en plan de la face arrière d'un masque stencil selon un premier mode de réalisation de la présente invention. La figure 1B est une vue en coupe du masque stencil.
Un masque stencil 1 comprend un film mince en silicium 2 qui comporte une pluralité d'ouvertures 7 ménagées en son sein, un support 3A 25 qui est réalisé en silicium et qui supporte le film mince en silicium 2 et un film en oxyde de silicium 4 qui joue le rôle de film isolant et qui est formé entre le film mince en silicium 2 et le support 3A.
Le support 3A comporte une partie concave 5 qui est formée autour de la pluralité d'ouvertures 7. Dans la partie concave 5, un film en métal tel qu'un 30 film en tungstène 6 dont la conductivité électrique est élevée est formé. Le film en tungstène 6 connecte le film mince en silicium 2 et le support 3A l'un à l'autre électriquement. Le film en métal qui connecte le film mince en silicium 2 et le support 3A électriquement n'est pas limité au film en tungstène 6 et il peut s'agir de n'importe quel matériau pour autant que le matériau présente 35 une conductivité électrique élevée. En outre, le film isolant n'est pas limité au film en oxyde de silicium 4.
Les figures 2A à 2F représentent les processus de fabrication d'un masque stencil 1 selon le premier mode de réalisation.
La figure 2A représente un substrat SOI. Le substrat SOI est formé 5 comme suit. Après que des ions d'oxygène sont implantés dans par exemple un substrat en silicium 3, le substrat résultant est soumis à recuit à une température élevée. En tant que résultat, un film en oxyde de silicium 4 est formé selon une profondeur de plusieurs dizaines ou de plusieurs centaines de nanomètres par rapport à la surface du substrat en silicium 3. Sur le film en 10 oxyde de silicium 4, un film mince en silicium 2 est formé. Un procédé de fabrication de substrats SOI n'est pas limité à celui ci et un substrat SOI peut être formé au moyen d'un autre procédé de fabrication tel qu'un procédé de liaison. Ensuite, comme représenté sur la figure 2B, une réserve (qui n'est pas 15 représentée) est appliquée sur le film mince en silicium 2. Ensuite, la réserve est conformée au moyen de techniques de lithographie. Ensuite, moyennant la réserve en tant que masque, le film mince en silicium 2 est gravé de façon anisotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé, d'o ainsi la constitution des ouvertures 7 dans le film mince en silicium 2. Puis la 20 réserve non nécessaire est enlevée.
Ensuite, comme représenté sur la figure 2C, une réserve (qui n'est pas représentée) est appliquée sur la face arrière du substrat en silicium 3.
Ensuite, la réserve est conformée au moyen de techniques de lithographie.
Après, moyennant le motif de réserve en tant que masque, le substrat en 25 silicium 3 est traité à l'aide d'un liquide chimique tel que KOH. La partie du substrat en silicium 3 au niveau de laquelle aucune réserve n'a été formée est gravée de façon isotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé. En tant que résultat, les régions qui correspondent à la pluralité d'ouvertures 7 qui sont ménagées dans le substrat en silicium 3 sont 30 enlevées, d'o ainsi la formation d'un support 3A. Qui plus est, une partie concave 5 est formée dans le support 3A de manière à correspondre à la périphérie des ouvertures 7.
Ensuite, comme représenté sur la figure 2D, le film en oxyde de silicium 4 qui est exposé selon le processus de la figure 2C est traité depuis sa 35 surface arrière à l'aide d'un liquide chimique tel que de l'acide fluorhydrique il afin d'ainsi enlever le film en oxyde de silicium 4.
Ensuite, comme représenté sur la figure 2E, un masque 8 qui comporte des ouvertures qui correspondent seulement à la partie concave 5 du support 3A est placé sur la surface arrière du substrat en silicium. En utilisant le 5 masque 8, par exemple, un film en tungstène 6 est formé dans la partie concave 5 au moyen de techniques de pulvérisation. Le film en tungstène 6 est formé sur la surface arrière du film mince en silicium 2 comme exposé dans la partie concave 5 et sur les parois latérales du film en oxyde de silicium 4 et du support 3A dans la partie concave 5. Le procédé de formation 10 du film en tungstène 6 n'est pas limité aux techniques de pulvérisation. Un autre procédé de formation de film en métal peut être utilisé en lieu et place.
Ensuite, comme représenté sur la figure 2F, le masque non nécessaire 8 est enlevé, ce qui termine le masque stencil 1.
A l'aide du premier mode de réalisation, le film en tungstène 6 dont la 15 conductivité électrique est élevée connecte le support 3A au film mince en silicium 2, ce qui atténue, voire supprime, l'accumulation de charges du masque stencil 1. Puisque le film en tungstène 6 est formé dans l'aire large autour des ouvertures 7, l'accumulation de charges du masque stencil 1 peut être atténuée, voire supprimée, de façon fiable.
Comme représenté sur la figure 3, lorsque les particules chargées sont implantées dans le substrat semiconducteur 10 au travers du masque stencil 1, le masque stencil 1 est positionné à une distance spécifique du substrat semiconducteur 10. Le support 3A du masque stencil 1 est capturé par le mandrin électrostatique 9. En tant que résultat, le film en tungstène 6 est 25 recouvert du mandrin électrostatique et il n'est par conséquent pas exposé.
Puisque le film en tungstène 6 n'est pas exposé lorsque des particules chargées sont implantées, il n'y a pas de risque que le film en tungstène 6 soit pulvérisé. Par conséquent, le substrat semiconducteur 10 ne sera pas contaminé par le tungstène.
Comme représenté sur la figure 4, un film de protection 11 réalisé par exemple en polysilicium ou en silicium amorphe peut être formé sur la surface du film en tungstène 6. Selon cette configuration, le film en tungstène 6 est recouvert du film en protubérance 11, ce qui empêche de façon davantage fiable que le substrat semiconducteur ne soit contaminé par le tungstène.
En outre, puisque le film en tungstène 6 est formé dans le support 3 autour de la pluralité d'ouvertures 7, le film en tungstène 6 n'entre pas en contact avec les ouvertures 7 dans le film mince en silicium. Par conséquent, les ouvertures 7 ne sont pas rendues plus étroites.
Comme selon le premier mode de réalisation, après qu'un film en métal 5 tel que le film en tungstène 6 est formé, le film en métal peut être traité thermiquement, d'o ainsi la formation d'une couche en siliciure au niveau de l'interface entre le film en tungstène 6 et le silicium.Moyennant une telle configuration, le même effet que selon le premier mode de réalisation peut être obtenu. Dans ce cas, après que la couche en siliciure est formée, le film 10 en métal peut être enlevé.
En outre, un autre film en métal peut être déposé directement au moyen de techniques de pulvérisation ou au moyen de techniques de dépôt chimique en phase vapeur (CVD) en lieu et place du film en tungstène 6. Le film en métal déposé peut en outre être traité thermiquement, ce qui 15 transforme le film en métal selon une couche en siliciure.
(Second mode de réalisation) Ci-après, un masque stencil conformément à un second mode de réalisation de la présente invention sera expliqué. Selon le second mode de réalisation, la structure du masque en stencil est la même que sur les figures 20 -1A et 1 B. Le second mode de réalisation diffère du premier mode de réalisation en termes de procédé de fabrication.
Les figures 5A à 5F représentent les processus de fabrication selon le second mode de réalisation.
La figure 5A représente un substrat SOI. Le substrat SOI comprend un 25 substrat en silicium 3, un film en oxyde de silicium 4 et un film mince en silicium 2. Puisque les processus de fabrication d'un substrat SOI sont les mêmes que selon le premier mode de réalisation, l'explication afférente sera omise. Ensuite, comme représenté sur la figure 5B, une réserve est appliquée 30 sur la surface arrière du substrat en silicium 3. Puis un motif de réserve 12 est formé au moyen de techniques de lithographie.
Ensuite, comme représenté sur la figure 5C, moyennant l'utilisation du motif de réserve 12 en tant que masque, le substrat en silicium 3 est traité à l'aide d'un liquide chimique tel que KOH, d'o ainsi la gravure du substrat en 35 silicium 3 de façon isotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé. De cette façon, un support 3A avec une partie concave 5 est formé.
Ensuite, comme représenté sur la figure 5D, le motif de réserve 12 est enlevé. Puis le film en oxyde de silicium 4 qui est exposé dans la partie concave 5 est enlevé à l'aide d'un liquide chimique tel que de l'acide fluorhydrique. Ensuite, comme représenté sur la figure 5E, un masque 8 qui comporte des ouvertures qui correspondent à la partie concave 5 du substrat en silicium 3 est positionné au niveau du support 3A. Ensuite, un film en tungstène 6 est formé dans la partie concave 5 au moyen de techniques de pulvérisation. Le 10 film en tungstène 6 est formé sur le film mince en silicium 2 qui est exposé dans la partie concave 5 et sur les parois latérales du film en oxyde de silicium 4 et du substrat en silicium 3.
Le procédé de formation du film en tungstène 6 n'est pas limité à des techniques de pulvérisation. Un autre procédé de formation de film en métal 15 peut être utilisé en lieu et place. Comme selon le premier mode de réalisation, afin d'atténuer, voire de supprimer, la contamination du substrat semiconducteur, un film de protection réalisé par exemple en polysilicium ou en silicium amorphe peut être formé sur la surface du film en tungstène 6. En outre, du polysilicium ou similaire peut être formé non seulement dans la 20 partie concave 5 mais également sur la totalité de la surface de la face arrière du substrat en silicium 3.
Ensuite, comme représenté sur la figure 5F, une réserve (qui n'est pas représentée) est appliquée sur le film mince en silicium 2. Puis un motif de réserve est formé au moyen de techniques de lithographie. En utilisant le 25 motif de réserve en tant que masque, le film mince en silicium 2 est gravé de façon anisotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé, d'o ainsi la constitution d'une pluralité d'ouvertures 7 dans le film mince en silicium. Ensuite, la réserve est enlevée.
Puis une réserve (qui n'est pas représentée) est appliquée sur la 30 surface ou face arrière du substrat en silicium 3. Ensuite, un motif de réserve est formé au moyen de techniques de lithographie. Ensuite, moyennant le motif de réserve en tant que masque, le substrat en silicium 3 qui correspond à la pluralité d'ouvertures 7 est gravé de façon isotrope à l'aide d'un liquide chimique tel que du KOH jusqu'à ce que le film en oxyde de silicium 4 soit 35 exposé. Ensuite, la réserve non nécessaire est enlevée.
Ensuite, le film en oxyde de silicium 4 exposé est traité depuis sa surface arrière à l'aide d'un liquide chimique tel que de l'acide fluorhydrique, d'o ainsi l'enlèvement du film en oxyde de silicium 4. De cette façon, le masque stencil 1 est formé.
Moyennant le second mode de réalisation, un film en métal tel que le film en tungstène 6 dont la conductivité électrique est élevée connecte le film mince en silicium 2 et le substrat en silicium 3 électriquement avant que les ouvertures ne soient formées. Par conséquent, lorsque le substrat en silicium 3 au niveau duquel le film mince en silicium 2 et le substrat en silicium 3 sont 10 connectés électriquement au moyen du film en métal tel que le film en tungstène 6 moyennant une conductivité électrique élevée est formé au préalable comme représenté sur la figure 5E, seulement le processus de constitution des ouvertures 7 comme représenté sur la figure 5F est laissé non réalisé, après que le motif d'ouvertures 7 du masque stencil 1 est 15 déterminé. Par conséquent, il est possible de raccourcir le temps requis pour fabriquer le masque stencil 1.
Comme selon le premier mode de réalisation, une couche en siliciure peut être formée en lieu et place du film en tungstène 6.
(Troisième mode de réalisation) Ci-après, un masque stencil selon un troisième mode de réalisation de la présente invention sera expliqué.
Selon les premier et second modes de réalisation, le film mince en silicium 2 et le substrat en silicium 3 sont connectés l'un à l'autre au moyen du film en tungstène 6 qui est prévu dans la partie concave 5 du support 3A. En 25 lieu et place, selon le troisième mode de réalisation, le film mince en silicium 2 et le substrat en silicium 3 sont connectés électriquement l'un à l'autre sans former une partie concave dans le support 3A.
Sur la figure 6, un masque stencil 13 comprend un film mince en silicium 2 dans lequel un motif d'ouvertures 7 est formé et un support 3A 30 réalisé en silicium pour supporter le film mince en silicium 2. Entre le film mince en silicium 2 et le support 3A, un film en oxyde de silicium 4 en tant que film isolant est formé.
Dans le film en silicium 2 et dans le film en oxyde de silicium 4 comme localisé autour du motif d'ouvertures 7, une gorge est réalisée. Dans la gorge, 35 un film en tungstène 14 qui connecte le film mince en silicium 2 et le support 3A pour réaliser une conduction électrique est formé.
Le film en métal 14 qui connecte le film mince en silicium 2 et le support 3A électriquement n'est pas limité à un film en tungstène et il peut s'agir de n'importe quel matériau pourvu qu'il présente une conductivité 5 électrique élevée. Le film isolant 4 n'est pas non plus limité à un film en oxyde de silicium.
Les processus de fabrication du masque stencil 13 du troisième mode de réalisation seront expliqués par report aux figures 7A à 7F.
La figure 7A représente un substrat SOI. Puisque les processus de 10 fabrication d'un substrat SOI sont les mêmes que selon les premier et second modes de réalisation, leur explication sera omise.
Comme représenté sur la figure 7B, une réserve (non représentée) est appliquée sur le film mince en silicium 2. Puis un motif de réserve est formé au moyen de techniques de lithographie. Ensuite, moyennant l'utilisation du 15 motif de réserve en tant que masque, le film mince en silicium 2 est gravé de façon anisotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé. De cette façon, une pluralité d'ouvertures 7 sont réalisées dans le film mince en silicium 2 et une ouverture 15 est réalisée autour des ouvertures 7. Ensuite, la réserve non nécessaire est enlevée. Les ouvertures 7 forment un motif 20 d'ouvertures pour permettre que des particules chargées soient implantées dans le substrat qui est destiné à être traité. L'ouverture 15 est réalisée de manière à correspondre à un support comme expliqué ultérieurement.
Ensuite, comme représenté sur la figure 7C, une réserve (qui n'est pas représentée) est appliquée sur la surface arrière du substrat en silicium 3. 25 Puis la réserve est conformée au moyen de techniques de lithographie. Le motif de réserve recouvre les régions à l'exclusion de la région qui correspond aux ouvertures 7. Moyennant le motif de réserve en tant que masque, le substrat en silicium 3 est traité à l'aide d'un liquide chimique tel que du KOH.
Selon ce traitement, la partie du substrat en silicium 3 au niveau de laquelle 30 aucune réserve n'a été formée est gravée de façon isotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé. De cette façon, le support 3A est formé. Ensuite, la réserve est enlevée.
Ensuite, comme représenté sur la figure 7D, le film en oxyde de silicium 4 qui est exposé selon le processus de la figure 7C et le film en oxyde de 35 silicium 4 qui est exposé dans l'ouverture 15 selon le processus de la figure 7B sont traités à l'aide d'un liquide chimique tel que de l'acide fluorhydrique, d'o ainsi l'enlèvement du film en oxyde de silicium 4.
Ensuite, comme représenté sur la figure 7E, un masque 16 est formé à une distance spécifique au dessus du film mince en silicium 2. Le masque 16 5 comporte une ouverture 16a qui correspond à seulement l'ouverture 15 dans le film mince en silicium. Au moyen d'une pulvérisation depuis le dessus du masque 16, un film en tungstène 14 est formé dans l'ouverture 15 dans le film mince en silicium 2. Le film en tungstène 14 est formé sur la partie supérieure du support 3A et sur les parois latérales du film en oxyde de silicium 4 et du 10 film mince en silicium 2. Le procédé de formation du film en tungstène 14 n'est pas limité aux techniques de pulvérisation. Un autre procédé de formation de film en métal peut être utilisé en lieu et place.
Ensuite, comme représenté sur la figure 7F, le masque 16 est enlevé, ce qui termine le masque stencil 13.
A l'aide du troisième mode de réalisation, le film en tungstène 14 dont la conductivité électrique est élevée connecte le film mince en silicium 2 au support 3A électriquement, ce qui atténue, voire supprime, l'accumulation de charges du masque stencil 3.
Comme représenté sur la figure 8, lorsque des particules chargées 18 20 sont implantées dans le substrat semiconducteur 17 au travers du masque stencil 13 du troisième mode de réalisation, le côté au niveau duquel le film en tungstène 14 est exposé fait face au substrat semiconducteur 17. Par conséquent, même lorsque des particules chargées 18 sont implantées, elles n'entrent pas en collision avec le film en tungstène 14. Par conséquent, le 25 substrat semiconducteur 17 est empêché d'être contaminé par le tungstène.
Comme selon le premier mode de réalisation, du polysilicium, du silicium amorphe ou similaire peut être formé sur la surface du film en tungstène 14, ce qui atténue davantage, voire supprime, la contamination du substrat semiconducteur 17.
Qui plus est, comme selon le premier mode de réalisation, une couche en siliciure métallique peut être formée en lieu et place du film en tungstène.
Moyennant cette configuration également, le même effet que celui du troisième mode de réalisation peut être obtenu.
(Quatrième mode de réalisation) Les figures 9A à 9F représentent les processus de fabrication d'un masque stencil selon un quatrième mode de réalisation de la présente invention. La figure 9A représente un substrat SOI. Puisque les processus de fabrication d'un substrat SOI sont les mêmes que selon le premier mode de réalisation, leurs explications seront omises.
Ensuite, comme représenté sur la figure 9B, une réserve (qui n'est pas représentée) est appliquée sur le film mince en silicium 2. Ensuite, la réserve est conformée au moyen de techniques de lithographie. En utilisant le motif de réserve en tant que masque, le film mince en silicium 2 est gravé de façon 10 anisotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé. De cette façon, une ouverture 15 est formée dans la périphérie du film mince en silicium 2. L'ouverture 15 n'est pas un motif d'ouvertures pour le masque stencil 13 mais est une ouverture pour permettre que le film mince en silicium 2 et le support 3A soient connectés l'un à l'autre au moyen d'un matériau qui 15 présente une conductivité électrique élevée. Ensuite, le film en oxyde de silicium 4 qui est exposé dans l'ouverture 15 est gravé jusqu'à ce que le substrat en silicium 3 soit exposé. Ensuite, la réserve est enlevée.
Ensuite, comme représenté sur la figure 9C, un film en polysilicium 19 est formé sur le sommet du film mince en silicium 2 au moyen du procédé de 20 dépôt chimique en phase vapeur (CVD) ou similaire. Le film en polysilicium 19 est formé sur la totalité de la surface du film mince en silicium 2, sur la paroi latérale de l'ouverture 15 et sur le substrat en silicium 3.
Ensuite, comme représenté sur la figure 9D, une réserve (qui n'est pas représentée) est appliquée sur le film mince en silicium 2. Ensuite, la réserve 25 est conformée au moyen de techniques de lithographie. Le motif de réserve recouvre la région de l'ouverture 15 et est utilisé pour former des ouvertures dans le masque stencil à l'intérieur de l'ouverture 15. Moyennant le motif de réserve en tant que masque, le film en polysilicium 19 et le film mince en silicium 2 sont gravés de façon anisotrope jusqu'à ce que le film en oxyde de 30 silicium 4 soit exposé, d'o ainsi la constitution d'une pluralité d'ouvertures 7 dans le film en polysilicium 19 et dans le film mince en silicium 2. Ensuite, la réserve est enlevée.
Ensuite, comme représenté sur la figure 9E, une réserve (non représentée) est appliquée sur la surface arrière du substrat en silicium 3. 35 Puis la réserve est conformée au moyen de techniques de lithographie. Le motif de réserve recouvre les régions à l'exclusion de la région correspondant aux ouvertures 7. Moyennant l'utilisation du motif de réserve en tant que masque, le substrat en silicium 3 est traité à l'aide d'un liquide chimique tel que du KOH. Selon ce traitement, la partie du substrat en silicium 3 au niveau 5 de laquelle aucune réserve n'a été formée est gravée de façon isotrope jusqu'à ce que le film en oxyde de silicium 4 soit exposé. De cette façon, un support 3A est formé. Ensuite, la réserve est enlevée.
Ensuite, comme représenté sur la figure 9F, le film en oxyde de silicium 4 qui est exposé selon le processus de la figure 9E est traité à l'aide d'un 10 liquide chimique tel que de l'acide fluorhydrique, d'o ainsi l'enlèvement du film en oxyde de silicium 4, ce qui termine le masque stencil 13.
Moyennant le quatrième mode de réalisation, selon les processus de fabrication jusqu'à la figure 9C, un substrat au niveau duquel le film mince en silicium 2 et le substrat en silicium 3 sont connectés électriquement par du 15 polysilicium 19 dont la conductivité électrique est élevée est formé au préalable. Le fait de former un substrat en silicium au préalable permet que le masque stencil 13 soit terminé au niveau des processus de fabrication des figures 9D à 9F après que le motif d'ouvertures 7 du masque stencil est déterminé, ce qui raccourcit le temps requis pour la fabrication du masque 20 stencil 13.
Le matériau qui connecte le film mince en silicium 2 et le support 3A électriquement n'est pas limité à du polysilicium 19. Par exemple, un matériau métallique tel que du silicium amorphe ou du tungstène peut être utilisé en lieu et place.
Bien que, selon le processus de la figure 9C, le polysilicium 19 ait été formé sur la totalité de la surface du film mince en silicium 2, la présente invention n'est pas limitée à cela. Par exemple, le polysilicium 19 peut être formé seulement dans l'ouverture 15 dans le film mince en silicium 12.
Qui plus est, comme selon le premier mode de réalisation, une couche 30 en siliciure métallique peut être formée en lieu et place du polysilicium 19.
Selon les premier à quatrième modes de réalisation, afin de connecter le film mince en silicium 2 et le support 3A au moyen d'un film en tungstène dont la conductivité électrique est élevée, le film mince en silicium 2 ou le support 3A est muni d'une partie concave et un film en tungstène est enterré 35 dans la partie concave. Le nombre des parties concaves n'est pas limité à l'unité et il peut être supérieur à l'unité. En outre, la forme de la partie concave n'est pas limitée à celles qui sont représentées selon les modes de réalisation. Qui plus est, les matériaux pour le film mince 2 o le motif d'ouvertures 5 7 a été formé et pour le support 3A qui supporte le film mince 2 ne sont pas limités au silicium. Par exemple, un autre matériau tel que du SiC peut être utilisé. Dans ce cas également, les mêmes effets que ceux des premier à quatrième modes de réalisation peuvent être obtenus.
En outre, le film isolant 4 entre le film mince 2 et le support 3A n'est pas 10 limité à un film en oxyde de silicium. Par exemple, un autre matériau tel qu'un film en nitrure de silicium peut être utilisé. Dans ce cas également, les mêmes effets que ceux des premiers à quatrièmes modes de réalisation peuvent être obtenus. Des avantages et modifications additionnels apparaîtront aisément à 15 l'homme de l'art. Par conséquent, la présente invention dans ses aspects plus larges n'est pas limitée aux détails spécifiques et aux modes de réalisation représentatifs présentés et décrits ici. Par conséquent, diverses modifications peuvent être apportées sans que l'on s'écarte ni de l'esprit, ni du cadre du concept inventif général tel que défini par les revendications annexées et leurs 20 équivalents.
Claims (12)
1. Masque stencil caractérisé en ce qu'il comprend: un film mince conducteur (2), des ouvertures (7) étant ménagées dans le film; un film isolant (4) qui est formé dans la région du film mince conducteur (2) à l'exclusion des ouvertures (7); un support conducteur (3A) qui est formé sur le film isolant (4) ; et un élément conducteur (6) qui est formé de manière à traverser le film isolant (4) et qui connecte le support conducteur (3A) et le film mince conducteur (2) électriquement.
2. Masque stencil selon la revendication 1, caractérisé en ce que la conductivité électrique de l'élément conducteur (6) est égale ou supérieure à celle de chaque élément pris parmi le film mince conducteur et le support conducteur.
3. Masque stencil selon la revendication 1, caractérisé en ce que le 15 film mince conducteur (2) et le support conducteur (3A) sont réalisés en silicium.
4. Masque stencil selon la revendication 1, caractérisé en ce que l'élément conducteur (6) est réalisé en tungstène.
5. Masque stencil selon la revendication 1, caractérisé en ce qu'il 20 comprend en outre du silicium ou du siliciure qui est formé sur la surface de l'élément conducteur (6).
6. Masque stencil selon la revendication 1, caractérisé en ce que l'élément conducteur (6) est formé dans le support conducteur (3A).
7. Masque stencil selon la revendication 1, caractérisé en ce que 25 l'élément conducteur (6) est formé dans le film mince conducteur (2).
8. Masque stencil selon la revendication 1, caractérisé en ce que l'élément conducteur (6) est formé sur et dans le film mince conducteur (2)
9. Procédé de fabrication de masque stencil, caractérisé en ce qu'il comprend: la constitution d'une pluralité d'ouvertures dans une première région d'un film mince conducteur (2) d'un substrat SOI qui inclut un substrat (3), un film isolant (4) qui est formé sur le substrat (3) et le film mince conducteur (2), la première région et une seconde région étant formées sur le film isolant; la formation d'un support (3A) en enlevant le substrat (3) dans une région qui correspond à la première région du film mince conducteur (2) et en enlevant le substrat (3) dans une partie d'une région qui correspond à la seconde région du film mince conducteur (2); l'enlèvement du film isolant (4) en correspondance avec la première région et avec la seconde région qui sont exposées en tant que résultat de la formation du support (3A) ; et la formation d'un élément conducteur (6) qui connecte électriquement 10 le substrat (3) et le film mince conducteur (2) dans une région qui correspond à la seconde région de laquelle le film isolant (4) a été enlevé, l'élément conducteur (6) présentant une conductivité électrique supérieure à celle de chaque élément pris parmi le substrat (3) et le film mince conducteur (2).
10. Procédé de fabrication de masque stencil selon la revendication 15 9, caractérisé en ce que le film mince conducteur (2) et le support conducteur (3A) sont réalisés en silicium.
11. Procédé de fabrication de masque stencil selon la revendication 9, caractérisé en ce que l'élément conducteur (6) est réalisé en tungstène.
12. Procédé de fabrication de masque stencil selon la revendication 20 9, caractérisé en ce qu'il comprend en outre du silicium ou du siliciure qui est formé sur la surface de l'élément conducteur (6).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376214A JP2004207572A (ja) | 2002-12-26 | 2002-12-26 | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2849529A1 true FR2849529A1 (fr) | 2004-07-02 |
| FR2849529B1 FR2849529B1 (fr) | 2008-02-22 |
Family
ID=32501124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0315451A Expired - Fee Related FR2849529B1 (fr) | 2002-12-26 | 2003-12-26 | Masque stencil avec moyen d'empechement d'accumulation de charges et procede pour sa fabrication |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7327013B2 (fr) |
| JP (1) | JP2004207572A (fr) |
| KR (1) | KR100547547B1 (fr) |
| CN (1) | CN1512545A (fr) |
| FR (1) | FR2849529B1 (fr) |
| TW (1) | TWI234192B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2000642C2 (nl) * | 2006-06-01 | 2009-12-08 | Holon Co | Sjabloonmasker. |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| JP4362350B2 (ja) * | 2003-11-12 | 2009-11-11 | ソニー株式会社 | ステンシルマスクの製造方法 |
| JP2005150205A (ja) * | 2003-11-12 | 2005-06-09 | Sony Corp | ステンシルマスクおよびその製造方法 |
| KR100626041B1 (ko) * | 2004-11-25 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판표시장치의 박막 증착용 마스크 및 그의 제조방법 |
| US20060258128A1 (en) * | 2005-03-09 | 2006-11-16 | Peter Nunan | Methods and apparatus for enabling multiple process steps on a single substrate |
| JP4648134B2 (ja) * | 2005-09-02 | 2011-03-09 | 大日本印刷株式会社 | Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク |
| JP5011774B2 (ja) * | 2006-03-27 | 2012-08-29 | 凸版印刷株式会社 | 転写マスクブランク及び転写マスク並びにパターン露光方法 |
| JP2008211031A (ja) * | 2007-02-27 | 2008-09-11 | Toyota Motor Corp | ステンシルマスクの検査方法 |
| US10644239B2 (en) | 2014-11-17 | 2020-05-05 | Emagin Corporation | High precision, high resolution collimating shadow mask and method for fabricating a micro-display |
| US10386731B2 (en) | 2016-05-24 | 2019-08-20 | Emagin Corporation | Shadow-mask-deposition system and method therefor |
| TWI633197B (zh) * | 2016-05-24 | 2018-08-21 | 美商伊麥傑公司 | 高精準度蔽蔭遮罩沉積系統及其方法 |
| US11414741B2 (en) * | 2018-03-22 | 2022-08-16 | Sharp Kabushiki Kaisha | Vapor deposition mask and vapor deposition device |
| CN112125298A (zh) * | 2020-08-20 | 2020-12-25 | 中国科学院宁波材料技术与工程研究所 | 一种垂直结构石墨烯的衬底快速筛选方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4022927A (en) * | 1975-06-30 | 1977-05-10 | International Business Machines Corporation | Methods for forming thick self-supporting masks |
| US5520297A (en) * | 1993-06-23 | 1996-05-28 | Hitachi, Ltd. | Aperture plate and a method of manufacturing the same |
| US5728492A (en) * | 1995-05-17 | 1998-03-17 | Nikon Corporation | Mask for projection system using charged particle beam |
| US5770336A (en) * | 1996-07-31 | 1998-06-23 | Lg Semicon Co., Ltd | Lithography mask and fabrication method thereof |
| US5814423A (en) * | 1996-04-25 | 1998-09-29 | Fujitsu Limited | Transmission mask for charged particle beam exposure apparatuses, and an exposure apparatus using such a transmission mask |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2903712B2 (ja) | 1990-12-18 | 1999-06-14 | 富士通株式会社 | 荷電粒子露光用透過マスク基板，及びその基板製法 |
| JP2555225B2 (ja) | 1991-01-17 | 1996-11-20 | 富士通株式会社 | 荷電粒子露光用透過マスク |
| JPH06244091A (ja) | 1993-02-18 | 1994-09-02 | Fujitsu Ltd | 透過マスク及びその製造方法 |
| JPH10106943A (ja) * | 1996-06-04 | 1998-04-24 | Nikon Corp | マスク用基板の製造方法 |
| JP2904145B2 (ja) * | 1996-09-04 | 1999-06-14 | 日本電気株式会社 | 荷電ビーム描画装置用アパチャおよびその製造方法 |
| DE19710798C1 (de) * | 1997-03-17 | 1998-07-30 | Ibm | Herstellverfahren für Membranmaske mit Maskenfeldern |
| DE19710799A1 (de) * | 1997-03-17 | 1998-10-01 | Ibm | Membranmaske für Belichtungsverfahren mit kurzwelliger Strahlung |
| KR100289373B1 (ko) * | 1999-03-16 | 2001-05-02 | 김영환 | 리쏘그래피용 마스크 및 그 제조방법 |
| JP3706527B2 (ja) * | 1999-06-30 | 2005-10-12 | Ｈｏｙａ株式会社 | 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法 |
| JP3271616B2 (ja) * | 1999-07-28 | 2002-04-02 | 日本電気株式会社 | 電子線露光用マスク及びその製造方法 |
| JP2001267207A (ja) | 2000-03-15 | 2001-09-28 | Nec Corp | 電子ビーム露光マスクおよびその製造方法ならびに電子ビーム露光装置 |
| KR20010094004A (ko) * | 2000-04-03 | 2001-10-31 | 박종섭 | 스텐실 마스크의 제조방법 |
| US6555297B1 (en) * | 2000-07-25 | 2003-04-29 | International Business Machines Corporation | Etch stop barrier for stencil mask fabrication |
| JP2002203806A (ja) * | 2000-10-31 | 2002-07-19 | Toshiba Corp | 半導体装置の製造方法、ステンシルマスク及びその製造方法 |
| JP3674573B2 (ja) * | 2001-06-08 | 2005-07-20 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
-
2002
- 2002-12-26 JP JP2002376214A patent/JP2004207572A/ja active Pending
-
2003
- 2003-12-16 TW TW092135587A patent/TWI234192B/zh not_active IP Right Cessation
- 2003-12-23 US US10/743,522 patent/US7327013B2/en not_active Expired - Fee Related
- 2003-12-25 CN CNA2003101130837A patent/CN1512545A/zh active Pending
- 2003-12-26 KR KR1020030097622A patent/KR100547547B1/ko not_active IP Right Cessation
- 2003-12-26 FR FR0315451A patent/FR2849529B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4022927A (en) * | 1975-06-30 | 1977-05-10 | International Business Machines Corporation | Methods for forming thick self-supporting masks |
| US5520297A (en) * | 1993-06-23 | 1996-05-28 | Hitachi, Ltd. | Aperture plate and a method of manufacturing the same |
| US5728492A (en) * | 1995-05-17 | 1998-03-17 | Nikon Corporation | Mask for projection system using charged particle beam |
| US5814423A (en) * | 1996-04-25 | 1998-09-29 | Fujitsu Limited | Transmission mask for charged particle beam exposure apparatuses, and an exposure apparatus using such a transmission mask |
| US5770336A (en) * | 1996-07-31 | 1998-06-23 | Lg Semicon Co., Ltd | Lithography mask and fabrication method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL2000642C2 (nl) * | 2006-06-01 | 2009-12-08 | Holon Co | Sjabloonmasker. |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI234192B (en) | 2005-06-11 |
| US7327013B2 (en) | 2008-02-05 |
| US20040197675A1 (en) | 2004-10-07 |
| JP2004207572A (ja) | 2004-07-22 |
| KR20040058087A (ko) | 2004-07-03 |
| KR100547547B1 (ko) | 2006-01-31 |
| CN1512545A (zh) | 2004-07-14 |
| FR2849529B1 (fr) | 2008-02-22 |
| TW200428483A (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008124A (en) | Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same | |
| FR2849529A1 (fr) | Masque stencil avec moyen d'empechement d'accumulation de charges et procede pour sa fabrication | |
| EP0587399B1 (fr) | Dispositif à semiconducteur comprenant un contact et procédé pour sa fabrication | |
| US5591672A (en) | Annealing of titanium - titanium nitride in contact hole | |
| NL1010203C2 (nl) | Sperlaag en fabricagewerkwijze hiervoor. | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| KR100269336B1 (ko) | 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법 | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| FR2676864A1 (fr) | Procede de fabrication de transistor mos a recouvrement grille-drain et structure correspondante. | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| FR2546664A1 (fr) | Procede de fabrication de transistors a effet de champ | |
| KR100319681B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| US6218251B1 (en) | Asymmetrical IGFET devices with spacers formed by HDP techniques | |
| FR2818011A1 (fr) | Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication | |
| US5705442A (en) | Optimized tungsten contact plug process via use of furnace annealed barrier layers | |
| US7291885B2 (en) | Thin film transistor and fabrication method thereof | |
| US5843837A (en) | Method of contact hole burying | |
| US6373108B1 (en) | Semiconductor device having reduced sheet resistance of source/drain regions | |
| JP3015738B2 (ja) | 半導体装置の製造方法 | |
| US20070087559A1 (en) | Semiconductor device manufacturing method | |
| FR2765396A1 (fr) | Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication | |
| US6569784B1 (en) | Material of photoresist protect oxide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110831 |