FR2818011A1 - Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication - Google Patents

Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication Download PDF

Info

Publication number
FR2818011A1
FR2818011A1 FR0114779A FR0114779A FR2818011A1 FR 2818011 A1 FR2818011 A1 FR 2818011A1 FR 0114779 A FR0114779 A FR 0114779A FR 0114779 A FR0114779 A FR 0114779A FR 2818011 A1 FR2818011 A1 FR 2818011A1
Authority
FR
France
Prior art keywords
film
oxide film
polycrystalline silicon
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0114779A
Other languages
English (en)
Inventor
Toshiaki Iwamatsu
Takashi Ipposhi
Hideki Naruoka
Nobuyoshi Hattori
Shigeto Maegawa
Yasuo Yamaguchi
Takuji Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2818011A1 publication Critical patent/FR2818011A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Dans un procédé de fabrication d'un dispositif à semiconducteur capable d'éviter des défauts occasionnés par la pollution par des métaux, on définit deux régions (NR, PR) par une pellicule d'oxyde d'isolation par tranchée (ST21), on forme sélectivement une pellicule de silicium polycristallin (PS21) sur la pellicule d'oxyde d'isolation par tranchée, on forme une couche de siliciure (SS2) sur la pellicule de silicium polycristallin et on forme un élément d'espacement de paroi latérale (SW2) sur une surface latérale de la pellicule de silicium polycristallin. La pellicule de silicium polycristallin (PS21) est formée dans une position correspondant à un sommet d'une partie de jonction PN (JP) d'une région de caisson de type P (WR11) et d'une région de caisson de type N (WR12) dans une couche SOI 3, à cheval sur les deux régions de caisson.

Description

DISPOSITIF A SEMICONDUCTEUR A PELLICULE D'ISOLATION ET
PROCEDE DE FABRICATION
La présente invention concerne un dispositif à semiconducteur et un procédé de fabrication du dispositif à semiconducteur, et elle concerne plus particulièrement un dispositif à semiconducteur ayant une
tolérance plus élevée à la pollution par des métaux, et un procédé de fa-
brication du dispositif à semiconducteur.
Un dispositif à semiconducteur ayant une structure silicium sur
isolant ou SOI (qu'on appelle ci-après un dispositif SOI) devant être for-
mé sur un substrat SOI dans lequel une pellicule d'oxyde enterrée et une
couche SOI ("Silicon On Insulator") sont formées sur un substrat en sili-
cium, est caractérisé en ce qu'une capacité parasite peut être réduite, le fonctionnement peut avoir lieu à une vitesse élevée et la consommation de puissance peut être réduite, et il est utilisé pour des équipements
portables et autres.
Pour réaliser un circuit fonctionnant à vitesse élevée, une tech-
nique pour réduire une résistance est essentielle. A titre de technique pour réduire une résistance, il existe de façon générale un procédé
consistant à former une couche de composé métallique (couche de sili-
ciure) en auto-alignement dans une interconnexion de grille ou une ré-
gion de source-drain d'un transistor constituant le circuit.
Par exemple, comme représenté sur la figure 83 de la demande de bre-
vet japonais ouverte à l'examen du public n 6-204334 (1994), une cou-
che de métal tel que Ti (titane) ou Co (cobalt) est déposée par pulvérisa-
tion cathodique ou autres sur une partie supérieure d'une électrode de grille consistant en silicium polycristallin et d'une région de sourcedrain,
et un traitement thermique est effectué pendant une courte durée de fa-
çon à former une couche de siliciure. On sait de façon générale que la couche de métal ne forme pas à ce moment la couche de siliciure sur une pellicule d'isolation, une pellicule d'oxyde telle qu'une pellicule d'oxyde de
paroi latérale d'une électrode de grille et une pellicule de nitrure.
Cependant, en fonction des conditions du traitement thermique ou de la sorte d'une pellicule isolante, un élément métallique tel que Co diffuse à l'intérieur de la pellicule isolante et atteint une couche de sili- cium formée sous la couche isolante, ce qui fait qu'un siliciure est formé
dans cette couche, dans certains cas.
Il y a par exemple un problème consistant en ce qu'un circuit fonc-
tionne de façon défectueuse à cause d'une augmentation d'un courant de
fuite de jonction quand le siliciure est formé dans une région de jonction PN.
En outre, au cours des dernières années, on a eu tendance à changer le matériau d'interconnexion pour passer d'une interconnexion en alliage AI (aluminium) - Cu (cuivre) classique à une interconnexion en Cu
ou similaire, à cause d'une réduction de la résistance d'une intercon-
nexion. De façon correspondante, il a été signalé qu'une caractéristique
d'un dispositif est détériorée à cause de la diffusion de Cu.
De plus, le nombre d'étapes de processus est augmenté avec la microfabrication d'un dispositif à semiconducteur et une interconnexion
multicouche. Par conséquent, la pollution par des métaux se produit sou-
vent. Lorsqu'il y a une ségrégation d'un polluant métallique faisant entrer celui-ci dans une interface de jonction, le courant de fuite de jonction est augmenté et le circuit fonctionne de façon défectueuse, comme indiqué ci-dessus. On décrira un processus de fabrication de siliciure classique en
se référant aux figures 62 à 65.
En premier lieu, on prépare comme représenté sur la figure 62 un substrat SOI 10 dans lequel une pellicule d'oxyde enterrée 2 et une
couche SOI 3 sont formées sur un substrat en silicium 1, et on forme sé-
lectivement une pellicule d'oxyde d'isolation par tranchée ST1, à titre de pellicule d'isolation dans une surface de la couche SOl 3, pour définir ainsi une région QR pour la formation d'un transistor MOS et une région
RR pour la formation d'un élément résistif.
Une pellicule d'oxyde d'isolation par tranchée ST1 est égale-
ment appelée une pellicule d'oxyde d'isolation par tranchée (STI) de faible
profondeur, et elle comporte une région de caisson WR formée au-
dessous, de façon que des éléments ne soient pas complètement isolés électriquement les uns des autres. Par conséquent, dans certains cas, la pellicule d'oxyde d'isolation par tranchée ST1 est également appelée une
pellicule d'oxyde d'isolation partielle (PTI).
Après la formation de la pellicule d'oxyde d'isolation par tran- chée ST1, une pellicule d'oxyde de grille GO et une électrode de grille GT sont formées sélectivement sur la couche SOI 3 de la région de transistor
MOS QR.
Ensuite, un masque de matière de réserve R1 est formé de fa-
çon que la région QR corresponde à une ouverture, et un ion d'impureté
du même type de conductivité que la région de source-drain dans la cou-
che SOI est implanté en utilisant à titre de masque l'électrode de grille
GT. Une région d'extension EX est donc formée en auto-alignement.
La région d'extension EX est une région de diffusion moins profonde qu'une région de source-drain qui doit être formée à une étape ultérieure, et elle est formée en implantant l'ion d'impureté avec une plus
faible concentration que dans la région de source-drain, ou avec prati-
quement la même concentration que dans la région de source-drain, de
façon qu'elle se comporte comme une partie de la région de source-drain.
Ensuite, à une étape représentée sur la figure 63, un élément d'espacement de paroi latérale SW est formé sur une surface latérale de l'électrode de grille GT, un masque de matière de réserve R2 est formé de façon que les régions QR et RR correspondent à des ouvertures, et un ion d'impureté est implanté dans la couche SOI 3 pour former une région de
source-drain SD en auto-alignement. A ce moment, I'impureté est égale-
ment implantée dans la région d'élément résistif RR, de façon à former
une couche résistive RL.
Ensuite, à une étape représentée sur la figure 64, une pellicule isolante IF est formée sélectivement sur la couche SOI 3 dans la région RR pour empêcher la formation d'une couche de siliciure. Ensuite, une
couche de métal telle que Ti ou Co est déposée par pulvérisation cathodi-
que ou autres, et une réaction de formation de siliciure est favorisée par
un traitement thermique.
La réaction de formation de siliciure est réalisée en faisant réa-
gir une couche de silicium à nu avec la couche de métal formée sur elle, par un traitement thermique à une température basse pendant une courte durée. Du fait que la couche de métal formée sur une pellicule isolante telle qu'une pellicule d'oxyde n'est pas siliciée, elle est enlevée dans un processus d'enlèvement suivant. Ensuite, une pellicule de siliciure ayant une structure stable est formée par un second traitement thermique.
La figure 64 montre un état obtenu après qu'une pellicule métal-
lique n'ayant pas réagi est enlevée, et une couche de siliciure SS est for-
mée sur la région de source-drain SD, I'électrode de grille GT et la cou-
che résistive RL. Une couche de siliciure SS est formée dans deux posi-
tions avec interposition d'une pellicule isolante IF sur la couche résistive
RL et elle remplit la fonction de deux électrodes de l'élément résistif.
Ensuite, à une étape représentée sur la figure 65, une pellicule
isolante inter-couche IZ est formée sur la couche SOI 3, et une multipli-
cité de parties de contact CH atteignant la couche de siliciure SS formée sur la couche de source-drain SD et la couche résistive RL, sont établies à travers la pellicule isolante inter-couche IZ. Un dispositif SOI 90 est
ainsi formé.
On a décrit en se référant aux figures 62 à 65 le dispositif SOI formé sur le substrat SOI 10. La figure 66 montre un dispositif massif
90A formé sur un substrat en silicium massif 1.
Dans le dispositif massif 90A, une pellicule d'oxyde d'isolation par tranchée ST2 plus profonde est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST1. Du fait que d'autres structures sont les mêmes que celles du dispositif SOI 90 représenté sur la figure 65, les
-mêmes structures portent les mêmes numéros de référence et une des-
cription répétitive sera omise.
Comme décrit ci-dessus, la réaction de formation de siliciure fait réagir la couche de silicium à nu avec la couche de métal formée sur elle, sous l'action du traitement thermique (premier traitement thermique) à une basse température pendant une courte durée, et la pellicule de métal
n'ayant pas réagi est enlevée, et la pellicule de siliciure ayant une struc-
ture stable est ensuite formée par le second traitement thermique. Il y a
une possibilité qu'un métal constituant la pellicule de métal puisse diffu-
ser jusque dans la pellicule isolante sous l'action du premier traitement
thermique, ou que la pellicule de métal n'ayant pas réagi puisse être in-
suffisamment enlevée, si bien que le métal reste en une très faible quan-
tité sur la pellicule isolante et diffuse à l'intérieur de la pellicule isolante sous l'effet du second traitement thermique ou d'un traitement thermique
dans un processus ultérieur. Dans un tel cas, la couche de métal attei-
gnant une surface de la couche de silicium forme un siliciure. Par exem-
ple, dans le cas dans lequel le siliciure est formé sur une région de jonc-
tion PN, il apparaît un courant de fuite de jonction. Dans le cas o le sili-
ciure est formé au voisinage d'une interface entre une pellicule isolante de grille et une couche de silicium, la fiabilité de la pellicule isolante de
grille est dégradée.
Comme représenté sur la figure 66, on voit que le même pro-
blème apparaît dans le dispositif 90A formé sur la couche de silicium
massif 1.
Un premier aspect de la présente invention porte sur un dispo-
sitif à semiconducteur comprenant une couche de semiconducteur, une
multiplicité d'éléments à semiconducteur formés sur la couche de semi-
conducteur, une pellicule d'isolation formée dans une surface de la cou-
che de semiconducteur, les éléments à semiconducteur étant électrique-
ment isolés les uns des autres par la pellicule d'isolation, une partie de jonction PN formée par deux régions de semiconducteur ayant des types de conductivité différents dans la couche de semiconducteur formée sous la pellicule d'isolation, et une pellicule de silicium polycristallin formée dans une position opposée à un sommet de la partie de jonction PN, avec interposition entre elles de la pellicule d'isolation, à cheval sur les deux
régions de semiconducteur.
Un second aspect de la présente invention porte sur le dispositif à semiconducteur dans lequel la pellicule de silicium polycristallin est formée dans une partie supérieure d'un côté extérieur de la pellicule
d'isolation, et une largeur de formation de la pellicule de silicium poly-
cristallin est fixée de façon qu'une longueur Lg à partir d'une position dans la pellicule de silicium polycristallin correspondant à une position de la partie de jonction PN, jusqu'à une extrémité de la pellicule de silicium polycristallin, et une épaisseur Tst de la pellicule d'isolation vérifient une
relation: 0,5 Lg < Tst < 20 Lg.
Un troisième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel les éléments à semiconducteur com-
prennent un transistor MOS, et une épaisseur de la pellicule de silicium polycristallin est égale à celle d'une pellicule de silicium polycristallin de
grille constituant une électrode de grille du transistor MOS.
Un quatrième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel les éléments à semiconducteur com-
prennent un transistor MOS, et une épaisseur de la pellicule de silicium polycristallin est inférieure à celle d'une pellicule de silicium polycristallin
de grille constituant une électrode de grille du transistor MOS.
Un cinquième aspect de la présente invention porte sur un dis-
positif à semiconducteur dans lequel la partie de jonction PN est étendue le long d'un motif de formation de la pellicule d'isolation, et la pellicule de
silicium polycristallin est formée le long de la partie de jonction PN.
Un sixième aspect de la présente invention porte sur le disposi-
tif à semiconducteur dans lequel la pellicule de silicium polycristallin est
formée dans la pellicule d'isolation, et a une épaisseur pratiquement uni-
forme de l'une à l'autre des deux régions de semiconducteur.
Un septième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel la pellicule d'isolation a une pellicule d'oxyde supérieure et une pellicule d'oxyde inférieure qui sont formées
dans des parties supérieure et inférieure de la pellicule de silicium poly-
cristallin, et un élément d'espacement de pellicule d'oxyde pour couvrir des surfaces latérales de la pellicule d'oxyde supérieure, de la pellicule
de silicium polycristallin et de la pellicule d'oxyde d'inférieure.
Un huitième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel la pellicule d'isolation a une pellicule d'oxyde supérieure et une pellicule d'oxyde inférieure qui sont formées
dans des parties supérieure et inférieure de la pellicule de silicium poly-
cristallin, et une pellicule d'oxyde formée sur une surface latérale de la
pellicule de silicium polycristallin.
Un neuvième aspect de la présente invention porte sur une dis-
positif à semiconducteur comprenant une couche de semiconducteur, une
multiplicité d'éléments à semiconducteur formés sur la couche de semi-
conducteur, une pellicule d'isolation formée dans une surface de la cou-
che de semiconducteur, les éléments à semiconducteur étant électrique-
ment isolés les uns des autres par la pellicule d'isolation, une partie de jonction PN formée par deux régions de semiconducteur ayant des types de conductivité différents dans la couche de semiconducteur formée sous la pellicule d'isolation, et la pellicule d'isolation comprenant une pellicule de nitrure formée dans une position correspondant à un sommet de la partie de jonction PN et ayant une épaisseur pratiquement uniforme de l'une à l'autre des deux régions de semiconducteur, et une pellicule d'oxyde supérieure et une pellicule d'oxyde inférieure qui sont formées
dans des parties supérieure et inférieure de la pellicule de nitrure.
Un dixième aspect de la présente invention porte sur un dispo-
sitif à semiconducteur comprenant un substrat SOI incluant un substrat semiconducteur, une pellicule d'oxyde enterrée formée sur le substrat
semiconducteur et une couche SOI formée sur la pellicule d'oxyde enter-
rée, une multiplicité d'éléments à semiconducteur formés sur la couche SOI, et une pellicule d'isolation formée dans une surface de la couche SOI, les éléments à semiconducteur étant électriquement isolés les uns des autres par la pellicule d'isolation, la pellicule d'isolation incluant une tranchée complète atteignant la pellicule d'oxyde enterrée et pénétrant à travers la couche SOI, et une tranchée partielle laissant une région de caisson au-dessous d'elle, sans pénétrer dans la couche SOI, qui sont formées de manière continue, une pellicule isolante de parois internes formée sur des parois internes de la tranchée complète et de la tranchée partielle, une pellicule de silicium polycristallin interne formée de façon à remplir la tranchée complète et à s'étendre sur une face de fond de la tranchée partielle, et une pellicule isolante supérieure formée de façon à
recouvrir la pellicule de silicium polycristallin interne et entourant la pelli-
cule de silicium polycristallin interne conjointement à la pellicule isolante
interne, pour ainsi isoler électriquement la pellicule de silicium polycris-
tallin interne.
Un onzième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel la pellicule de silicium polycristallin
interne est formée de manière restrictive dans la tranchée partielle de fa-
çon à ne pas passer au-dessus de la pellicule isolante de parois internes
formée sur une paroi latérale de la tranchée partielle.
Un douzième aspect de la présente invention porte sur un dis-
positif à semiconducteur comprenant une couche de semiconducteur, une
multiplicité d'éléments à semiconducteur formés sur la couche de semi-
conducteur, une pellicule d'isolation formée dans une surface de la cou-
che de semiconducteur, les éléments à semiconducteur étant électrique-
ment isolés les uns des autres par la pellicule d'isolation, une partie de jonction PN formée par deux régions de semiconducteur ayant des types de conductivité différents dans la couche de semiconducteur formée sous la pellicule d'isolation, et une région locale de défauts cristallins formée le long de la jonction PN sous la pellicule d'isolation, sur l'un au moins
des côtés dans les deux régions de semiconducteur.
Un treizième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel la région de défauts cristallins est une région dans laquelle une impureté ayant le même type de conductivité que la région de semiconducteur à l'intérieur de laquelle la région de défauts cristallins est formée, est introduite en une concentration relativement élevée.
Un quatorzième aspect de la présente invention porte sur le dis-
positif à semiconducteur dans lequel la région de défauts cristallins est une région dans laquelle une impureté d'un type de conductivité différent du type de conductivité de la région de semiconducteur dans laquelle la
région de défauts cristallins est formée, est introduite en une concentra-
tion relativement élevée.
Un quinzième aspect de la présente invention porte sur un dis-
positif à semiconducteur comprenant un substrat SOI incluant un substrat semiconducteur, une pellicule d'oxyde enterrée formée sur le substrat
semiconducteur et une couche SOI formée sur la pellicule d'oxyde enter-
rée, une multiplicité d'éléments à semiconducteur formés sur la couche SOI, une pellicule d'isolation formée dans une surface de la couche SOI, les éléments à semiconducteur étant électriquement isolés les uns des autres par la pellicule d'isolation, une partie de jonction PN formée par
deux régions de semiconducteur ayant des types de conductivité diffé-
rents, dans la couche SOI formée sous la pellicule d'isolation, et une première pellicule de silicium polycristallin enterrée de façon à pénétrer à
travers le voisinage de la partie de jonction PN sur l'un au moins des cô-
tés dans les deux régions de semiconducteur.
Un seizième aspect de la présente invention porte sur le dispo-
sitif à semiconducteur dans lequel les éléments à semiconducteur com-
prennent un transistor MOS, le transistor MOS ayant une région de sourcedrain formée dans une surface de la couche SOI, et une seconde pellicule de silicium polycristallin est en outre enterrée pour pénétrer à
travers la région de source-drain adjacente à la pellicule d'isolation.
Un dix-septième aspect de la présente invention porte sur le dispositif à semiconducteur comprenant en outre des première et seconde régions locales de défauts cristallins formées au voisinage d'une interface entre le substrat en silicium et la pellicule d'oxyde enterrée, sous les
première et seconde pellicules de silicium polycristallin.
Un dix-huitième aspect de la présente invention porte sur un dispositif à semiconducteur comprenant une couche de semiconducteur,
une multiplicité d'éléments à semiconducteur formés sur la couche de se-
miconducteur, une pellicule d'isolation formée dans une surface de la
couche de semiconducteur, les éléments à semiconducteur étant électri-
quement isolés les uns des autres par la pellicule d'isolation, une partie
de jonction PN formée par deux régions de semiconducteur ayant des ty-
pes de conductivité différents dans la couche de semiconducteur formée sous la pellicule d'isolation, et une pellicule de nitrure supérieure formée dans une position opposée à un sommet de la partie de jonction PN, avec
la pellicule d'isolation interposée entre elles, à cheval sur les deux ré-
gions de semiconducteur.
Un dix-neuvième aspect de la présente invention porte sur le dispositif à semiconducteur dans lequel les éléments à semiconducteur
comprennent un transistor MOS, le transistor MOS ayant un élément d'es-
pacement de paroi latérale formé par une pellicule de nitrure de silicium qui est placée sur des surfaces latérales d'une électrode de grille et d'une
pellicule isolante de grille, et une épaisseur de la pellicule de nitrure su-
périeure est pratiquement égale à celle de l'élément d'espacement de pa-
roi latérale.
Un vingtième aspect de la présente invention porte sur le dispositif
à semiconducteur dans lequel la pellicule de nitrure supérieure et l'élé-
ment d'espacement de paroi latérale ont une structure à deux couches, et des premières couches respectives et des secondes couches respectives
ont des épaisseurs pratiquement égales les unes aux autres.
Un vingt et unième aspect de la présente invention porte sur un dispositif à semiconducteur comprenant une couche de semiconducteur,
une multiplicité d'éléments à semiconducteur formés sur la couche de se-
miconducteur, une pellicule d'isolation formée dans une surface de la
couche de semiconducteur, les éléments à semiconducteur étant électri-
quement isolés les uns des autres par la pellicule d'isolation, et une partie
de jonction PN formée par deux régions de semiconducteur ayant des ty-
pes de conductivité différents, dans la couche de semiconducteur formée sous la pellicule d'isolation, la pellicule d'isolation ayant à l'intérieur une multiplicité d'îlots de silicium, les îlots de silicium étant formés dans une position correspondant à un sommet de la partie de jonction PN dans la
pellicule d'isolation à cheval sur les deux régions de semiconducteur.
Un vingt-deuxième aspect de la présente invention porte sur le dispositif à semiconducteur, dans lequel le dispositif à semiconducteur est un dispositif à semiconducteur SOI formé sur un substrat SOI ayant un substrat en silicium, une pellicule d'oxyde enterrée formée sur le substrat en silicium, et une couche SOI formée sur la pellicule d'oxyde enterrée, la
couche de semiconducteur étant la couche SOI.
Un vingt-troisième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur comprenant une
couche de semiconducteur consistant en silicium, une multiplicité d'élé-
ments à semiconducteur formés sur la couche de semiconducteur consis-
tant en silicium, et une pellicule d'isolation formée dans une surface de la
couche de semiconducteur consistant en silicium, les éléments à semi-
conducteur étant électriquement isolés les uns des autres par la pellicule d'isolation, le procédé comprenant les étapes suivantes: (a) on forme les éléments à semiconducteur et on forme ensuite une couche de métal pour former une couche de siliciure sur une surface complète, (b) on effectue
un traitement thermique pour faire réagir la couche de métal avec la cou-
che de semiconducteur consistant en silicium, pour former ainsi une cou-
che de siliciure, et (c) on enlève une couche de métal n'ayant pas réagi et une surface de la pellicule d'isolation, sur une épaisseur prédéterminée,
après le traitement thermique.
Un vingt-quatrième aspect de la présente invention porte sur le procédé de fabrication d'un dispositif à semiconducteur, dans lequel l'étape (c) comprend les étapes suivantes: (c-1) on enlève la couche de métal n'ayant pas réagi, par attaque par voie humide, après le traitement thermique, et (c-2) on effectue une attaque par voie sèche pour enlever la surface de la pellicule d'isolation sur l'épaisseur prédéterminée après l'étape (c-1) , la pellicule d'isolation étant formée par une pellicule d'oxyde, l'étape (c-2) incluant l'étape qui consiste à utiliser au moins de
l'acide fluorhydrique à titre d'agent d'attaque, et l'épaisseur prédétermi-
née étant de 2 à 50 nm.
Un vingt-cinquième aspect de la présente invention porte sur le procédé de fabrication d'un dispositif à semiconducteur, comprenant en
outre, avant l'étape (c-2), I'étape consistant à former un masque définis-
sant une ouverture pour au moins un sommet de la pellicule d'isolation,
l'étape (c-2) étant accomplie en utilisant le masque.
Un vingt-sixième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur comprenant une couche de semiconducteur, une multiplicité d'éléments à semiconducteur
formés sur la couche de semiconducteur, et une pellicule d'isolation for-
mée dans une surface de la couche de semiconducteur, les éléments à
semiconducteur étant électriquement isolés les uns des autres par la pel-
licule d'isolation, le procédé comprenant les étapes suivantes: (a) on
forme une première pellicule d'oxyde, une pellicule de silicium polycristal-
lin et une seconde pellicule d'oxyde sur la couche de semiconducteur, (b)
on enlève sélectivement la première pellicule d'oxyde, la pellicule de sili-
cium polycristallin et la seconde pellicule d'oxyde, pour former ainsi une pellicule stratifiée comprenant une pellicule d'oxyde inférieure, la pellicule
de silicium polycristallin et une pellicule d'oxyde supérieure, dans une po-
sition dans laquelle la pellicule d'isolation doit être formée, (c) on recou-
vre au moins une surface latérale de la pellicule de silicium polycristallin avec une pellicule d'oxyde, pour former ainsi la pellicule d'isolation, et (d) on fait croître par épitaxie la couche de semiconducteur, pour enterrer
ainsi la pellicule d'isolation dans la surface de la couche de semiconduc-
teur qu'on a ainsi fait croître, après l'étape (c).
Un vingt-septième aspect de la présente invention porte sur le procédé de fabrication d'un dispositif à semiconducteur, dans lequel l'étape (c) comprend en outre l'étape consistant à former un élément d'espacement de pellicule d'oxyde pour recouvrir une surface latérale de
la pellicule stratifiée.
Un vingt-huitième aspect de la présente invention porte sur le procédé de fabrication d'un dispositif à semiconducteur, dans lequel l'étape (c) comprend l'étape d'oxydation thermique de la surface latérale de la
pel-
* licule de silicium polycristallin, pour former ainsi une pellicule d'oxyde.
Un vingt-neuvième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur comprenant une couche de semiconducteur, une multiplicité d'éléments à semiconducteur
formés sur la couche de semiconducteur, et une pellicule d'isolation for-
mée dans une surface de la couche de semiconducteur, les éléments à
semiconducteur étant électriquement isolés les uns des autres par la pel-
licule d'isolation, le procédé comprenant les étapes suivantes: (a) on
forme une première pellicule d'oxyde, une pellicule de nitrure et une se-
conde pellicule d'oxyde sur la couche de semiconducteur, (b) on enlève sélectivement la première pellicule d'oxyde, la pellicule de nitrure et la
seconde pellicule d'oxyde, pour former ainsi une pellicule stratifiée cons-
tituée d'une pellicule d'oxyde inférieure, de la pellicule de nitrure et d'une pellicule d'oxyde supérieure, dans une position dans laquelle la pellicule d'isolation doit être formée, et (c) on fait croître par épitaxie la couche de semiconducteur, pour enterrer ainsi la pellicule d'isolation dans la surface de la couche de semiconducteur qu'on a ainsi fait croître, après l'étape (b).
Un trentième aspect de la présente invention porte sur un pro-
cédé de fabrication d'un dispositif à semiconducteur comprenant un subs-
trat SOI incluant un substrat en silicium, une pellicule d'oxyde enterrée
formée sur le substrat en silicium et une couche SOI formée sur la pelli-
cule d'oxyde enterrée, une multiplicité d'éléments à semiconducteur for-
més sur la couche SOI, et une pellicule d'isolation formée dans une sur-
face de la couche SOI, les éléments à semiconducteur étant électrique-
ment isolés les uns des autres par la pellicule d'isolation, le procédé comprenant les étape suivantes: on enlève sélectivement la couche SOI de façon à ne pas atteindre la pellicule d'oxyde enterrée et on forme une tranchée partielle pour laisser la couche SOI au-dessous, (b) on enlève sélectivement la couche SOI dans la tranchée partielle et on forme une tranchée complète atteignant la pellicule d'oxyde enterrée en pénétrant à
travers la couche SOI, (c) on forme une pellicule isolante de parois inter-
nes recouvrant des parois internes de la tranchée complète et de la tran-
chée partielle, (d) on forme une pellicule de silicium polycristallin de fa- çon à remplir la tranchée complète et la tranchée partielle, (d) on enlève sélectivement la pellicule de silicium polycristallin, pour former ainsi une pellicule de silicium polycristallin interne qui reste de façon restrictive
dans la tranchée partielle, et (f) on recouvre la pellicule de silicium poly-
cristallin interne et on entoure la pellicule de silicium polycristallin in-
terne, en association avec la pellicule isolante de parois internes, pour former ainsi une pellicule isolante supérieure pour isoler électriquement la
pellicule de silicium polycristallin interne.
Un trente et unième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur comprenant une couche de semiconducteur, une multiplicité d'éléments à semiconducteur
formés sur la couche de semiconducteur, et une pellicule d'isolation for-
mée dans une surface de la couche de semiconducteur, les éléments à
semiconducteur étant électriquement isolés les uns des autres par la pel-
licule d'isolation, dans lequel (a) on forme la pellicule d'isolation et on
implante ensuite un ion d'impureté de façon à former une partie de jonc-
tion PN dans la couche de semiconducteur qui est placée au-dessous de la pellicule d'isolation, pour former ainsi deux régions de semiconducteur ayant des types de conductivité différents, et (b) on implante un ion à partir d'un emplacement situé au-dessus de la pellicule d'isolation, pour former ainsi une région locale de défauts cristallins au voisinage de la partie de jonction PN, sur l'un au moins des côtés des deux régions de semiconducteur. Un trente-deuxième aspect de la présente invention porte sur le procédé de fabrication d'un dispositif à semiconducteur, dans lequel l'étape (b) comprend l'étape d'implantation d'un ion d'impureté du même
type de conductivité que la région de semiconducteur dans laquelle la ré-
gion de défauts cristallins est formée.
Un trente-troisième aspect de la présente invention porte sur le procéde de fabrication d'un dispositif à semiconducteur, dans lequel l'étape (b) comprend l'étape d'implantation d'un ion d'impureté d'un type
de conductivité qui diffère du type de conductivité de la région de semi-
conducteur dans laquelle la région de défauts cristallins est formée.
Un trente-quatrième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur comprenant
une couche de semiconducteur, une multiplicité d'éléments à semicon-
ducteur formés sur la couche de semiconducteur, et une pellicule d'isola-
tion formée dans une surface de la couche de semiconducteur, les élé-
ments à semiconducteur étant électriquement isolés les uns des autres par la pellicule d'isolation, les éléments à semiconducteur incluant un transistor MOS, le procédé comprenant les étapes suivantes: (a) on
forme la pellicule d'isolation et on forme ensuite sélectivement une élec-
trode de grille et une pellicule isolante de grille dans le transistor MOS sur la couche de semiconducteur, et (b) on recouvre avec une pellicule de nitrure une surface entière incluant l'électrode de grille et la pellicule
isolante de grille, et on les enlève ensuite sélectivement, pour ainsi lais-
ser la pellicule de nitrure à titre d'élément d'espacement de paroi latérale
sur des surfaces latérales de l'électrode de grille et de la pellicule iso-
lante de grille, et laisser la pellicule de nitrure également dans une posi-
tion opposée à une face supérieure de la couche de semiconducteur, avec
la pellicule d'isolation interposée entre elles, pour former ainsi une pelli-
cule de nitrure supérieure.
Un trente-cinquième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur, dans lequel I'étape (b) comprend les étapes consistant à recouvrir la surface entière avec une première pellicule de nitrure et à enlever ensuite sélectivement la première pellicule de nitrure, pour ainsi former un premier élément d'espacement de paroi latérale sur les surfaces latérales de l'électrode
de grille et de la pellicule isolante de grille, et laisser également la pre-
mière pellicule de nitrure sur la pellicule d'isolation pour former une pre-
mière pellicule de nitrure supérieure, et à recouvrir avec une seconde
pellicule de nitrure une surface entière ayant le premier élément d'espa-
cement de paroi latérale et la première pellicule de nitrure supérieure, et à enlever ensuite sélectivement la seconde pellicule de nitrure, pour ainsi former un second élément d'espacement de paroi latérale recouvrant le premier élément d'espacement de paroi latérale et laisser également la seconde pellicule de nitrure sur la première pellicule de nitrure supérieure
pour former une seconde pellicule de nitrure supérieure.
Un trente-sixième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur comprenant une couche de semiconducteur, une multiplicité d'éléments à semiconducteur
formés sur la couche de semiconducteur, et une pellicule d'isolation for-
mée dans une surface de la couche de semiconducteur, les éléments à
semiconducteur étant électriquement isolés les uns des autres par la pel-
licule d'isolation, le procédé comprenant l'étape consistant à implanter un
ion de silicium ou un ion d'oxygène dans la pellicule d'isolation et à ac-
complir ensuite un recuit à une température de 1000 à 1400 C, pour for-
mer ainsi une multiplicité d'îlots de silicium dans la pellicule d'isolation.
Un trente-septième aspect de la présente invention porte sur un procédé de fabrication d'un dispositif à semiconducteur, dans lequel la
pellicule de silicium polycristallin est connectée de façon à avoir un po-
tentiel électrique prédéterminé.
Conformément au premier aspect de la présente invention, la
pellicule de silicium polycristallin est formée dans la position correspon-
dant au sommet de la partie de jonction PN sur la pellicule d'isolation, à
cheval sur les deux régions de semiconducteur. Par conséquent, une ré-
gion dans laquelle une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel dans la formation de la couche de siliciure, est restreinte à une région située sur la pellicule d'isolation, ce qui fait qu'il peut y avoir une moindre possibilité que le métal résiduel puisse diffuser jusque dans la pellicule d'isolation sous l'effet d'un traitement thermique dans un processus, pour atteindre une partie indésirable, par exemple la partie de jonction PN. Il en résulte qu'on peut éviter qu'un siliciure soit formé dans la partie de jonction PN, et on peut éviter la génération d'un
courant de fuite de jonction.
Conformément au second aspect de la présente invention, la largeur de formation de la pellicule de silicium polycristallin est fixée de façon à vérifier la relation 0,5 Lg < Tst < 20 Lg. Par conséquent, il est
possible d'obtenir une pellicule de silicium polycristallin capable d'empê-
cher effectivement que le métal résiduel atteigne une partie indésirable.
Conformément au troisième aspect de la présente invention, l'épaisseur de la pellicule de silicium polycristallin est fixée de façon à être égale à celle de la pellicule de silicium polycristallin de grille. Par conséquent, la pellicule de silicium polycristallin peut être formée à l'étape de formation de l'électrode de grille, ce qui permet de simplifier le
processus de fabrication.
Conformément au quatrième aspect de la présente invention, l'épaisseur de la pellicule de silicium polycristallin est fixée de façon à être inférieure à celle de la pellicule de silicium polycristallin de grille. Par conséquent, une contrainte résiduelle interne est atténuée davantage que dans le cas o l'épaisseur de la pellicule de silicium polycristallin est égale ou supérieure à celle de la pellicule de silicium polycristallin de
grille. Une caractéristique peut donc être stabilisée.
Conformément au cinquième aspect de la présente invention, la
pellicule de silicium polycristallin est formée le long de la partie de jonc-
tion PN. Par conséquent, on peut effectivement éviter qu'un siliciure soit
formé dans toutes les régions de la partie de jonction PN, et on peut évi-
ter la génération d'un courant de fuite de jonction.
Conformément au sixième aspect de la présente invention, la
pellicule de silicium polycristallin ayant une épaisseur pratiquement uni-
forme est formée dans la position correspondant au sommet de la partie de jonction PN dans la pellicule d'isolation, à cheval sur les deux régions de semiconducteur. Par conséquent, même si une couche de métal n'ayant pas réagi reste à titre de métal résiduel sur la pellicule d'isolation dans la formation de la couche de siliciure, et diffuse à l'intérieur de la
pellicule d'isolation sous l'effet du traitement thermique dans le proces-
sus, elle atteint la pellicule de silicium polycristallin et réagit ensuite avec la pellicule de silicium polycristallin pour former un siliciure. Il est donc possible d'éviter que le métal résiduel atteigne la partie de jonction PN
des deux régions de caisson, par exemple. En outre, il est possible d'évi-
ter que le métal résiduel atteigne une autre partie de jonction PN dans la couche de semiconducteur, par exemple une partie de jonction PN d'une région de caisson et d'une région de source/drain, il est possible d'éviter qu'un siliciure soit formé dans la partie de jonction PN, et il est possible
d'éviter la génération du courant de fuite de jonction.
Conformément au septième aspect de la présente invention, il
est possible d'obtenir une structure plus réaliste pour la pellicule d'isola-
tion ayant la pellicule de silicium polycristallin à l'intérieur.
Conformément au huitième aspect de la présente invention, il est possible d'obtenir une structure plus réaliste et simplifiée de la pelli-
cule d'isolation ayant la pellicule de silicium polycristallin à l'intérieur.
Conformément au neuvième aspect de la présente invention, la pellicule de nitrure ayant une épaisseur pratiquement uniforme est formée dans la position correspondant au sommet de la partie de jonction PN
dans la pellicule d'isolation, à cheval sur les deux régions de semicon-
ducteur. Par conséquent, même si une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'isolation, dans la formation de la couche de siliciure, et diffuse jusque dans la pellicule d'isolation sous l'effet du traitement thermique dans le processus, il est possible d'éviter qu'elle diffuse davantage après avoir atteint la pellicule de nitrure. Il est donc possible d'éviter que le métal résiduel atteigne la partie de jonction PN des deux régions de caisson, par exemple. En outre, il est possible d'éviter que le métal résiduel atteigne une autre partie de jonction PN dans la couche de semiconducteur, par exemple une partie de jonction PN d'une région de caisson et d'une région de source-drain, il est possible d'éviter qu'un siliciure soit formé dans la partie de jonction PN et
il est possible d'éviter qu'un courant de fuite de jonction soit généré.
Conformément au dixième aspect de la présente invention, la pellicule d'isolation a une structure dans laquelle la tranchée complète et la tranchée partielle sont formées de manière continue, et la pellicule de silicium polycristallin est formée de façon à remplir la tranchée complète et à s'étendre au-dessus de la face de fond de la tranchée partielle. Par conséquent, même si une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'isolation dans la formation de la couche de siliciure et diffuse jusque dans la pellicule d'isolation sous l'effet du traitement thermique dans le processus, elle atteint la pellicule
de silicium polycristallin et réagit ensuite avec la pellicule de silicium po-
lycristallin pour former un siliciure. Par conséquent, il est possible d'éviter que le métal résiduel atteigne la partie de jonction PN des deux régions de caisson dans la couche de semiconducteur, par exemple. En outre, il est possible d'éviter que le métal résiduel atteigne une autre partie de jonction PN dans la couche de semiconducteur, par exemple une partie de jonction PN d'une région de caisson et d'une région de sourcedrain, il est possible d'éviter qu'un siliciure soit formé dans la partie de jonction PN et il est possible d'éviter que le courant de fuite de jonction soit généré. Conformément au onzième aspect de la présente invention, la pellicule de silicium polycristallin est formée de façon restrictive dans la tranchée partielle et ne fait pas saillie en direction de l'extérieur de la
pellicule d'isolation. Il est donc possible d'éviter qu'une isolation défec-
tueuse occasionne des inconvénients.
Conformément au douzième aspect de la présente invention, la région locale de défauts cristallins est formée le long de la jonction PN au voisinage de la partie de jonction PN sur l'un au moins des côtés dans les deux régions de semiconducteur. Par conséquent, même si une couche de
métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pel-
licule d'isolation dans la formation de la couche de siliciure, et diffuse jusque dans la pellicule d'isolation sous l'effet du traitement thermique dans le processus, le métal résiduel converge dans la région de défauts
cristallins constituant la région de piégeage, et on peut éviter qu'il attei-
gne la partie de jonction PN des deux régions de caisson dans la couche de semiconducteur, par exemple. En outre, on peut éviter que le métal
résiduel atteigne une autre partie de jonction PN dans la couche de semi-
conducteur, par exemple une partie de jonction PN d'une région de cais-
son et d'une région de source-drain, on peut éviter qu'un siliciure soit formé dans la partie de jonction PN et on peut éviter que le courant de
fuite de jonction soit généré.
Conformément au treizième aspect de la présente invention, la région de défauts cristallins est formée en introduisant l'impureté du même type de conductivité que la région de semiconducteur avec une
concentration relativement élevée. Il est donc possible de réduire l'in-
fluence de la région de caisson par l'introduction de l'impureté.
Conformément au quatorzième aspect de la présente invention, la région de défauts cristallins est formée en introduisant l'impureté d'un type de conductivité différent de celui de la région de semiconducteur,
avec une concentration relativement élevée. Il est donc possible d'aug-
menter le degré de liberté dans la sélection du procédé de formation de la
région de défauts cristallins.
Conformément au quinzième aspect de la présente invention, il existe la première pellicule de silicium polycristallin enterrée de façon à pénétrer à travers le voisinage de la partie de jonction PN sur l'un au moins des côtés dans les deux régions de semiconducteur, et à travers la pellicule d'oxyde enterrée. Par conséquent, même si une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'isolation dans la formation de la couche de siliciure et diffuse jusque dans la pellicule d'isolation sous l'effet du traitement thermique dans le processus, elle atteint la première pellicule de silicium polycristallin et réagit ensuite avec la première pellicule de silicium polycristallin pour
former un siliciure. Il est donc possible d'éviter que le métal résiduel at-
teigne la partie de jonction PN des deux régions de caisson, par exemple.
Conformément au seizième aspect de la présente invention, il existe en outre la seconde pellicule de silicium polycristallin enterrée de
façon à pénétrer à travers la région de source-drain adjacente à la pelli-
cule d'isolation, et à travers la pellicule d'oxyde enterrée. Par conséquent, même si une couche de métal n'ayant pas réagi reste sous la forme d'une
pellicule résiduelle sur la pellicule d'isolation dans la formation de la cou-
che de siliciure, et diffuse jusque dans la pellicule d'isolation sous l'effet
du traitement thermique dans le processus, elle atteint la seconde pelli-
cule de silicium polycristallin et réagit ensuite avec la seconde pellicule
de silicium polycristallin. Par conséquent, on peut éviter que le métal ré-
siduel atteigne une partie de jonction PN d'une région de caisson et d'une région de source-drain, on peut éviter qu'un siliciure soit formé dans la partie de jonction PN, et on peut éviter que le courant de fuite de jonction
soit généré.
Conformément au dix-septième aspect de la présente invention,
les première et seconde régions locales de défauts cristallins sont for-
mées au voisinage de l'interface entre le substrat en silicium et la pelli-
cule d'oxyde enterrée, sous les première et seconde pellicules de silicium polycristallin. Par conséquent, en plus d'un effet de piégeage d'origine du substrat en silicium, les première et seconde régions de défauts cristallins agissent comme des sites de piégeage. L'effet de piégeage peut donc
être renforcé.
Conformément au dix-huitième aspect de la présente invention,
la pellicule de nitrure supérieure est formée dans la position correspon-
dant au sommet de la partie de jonction PN sur la pellicule d'isolation, à cheval sur les deux régions de semiconducteur. Par conséquent, une région dans laquelle une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel dans la formation d'une couche de siliciure est restreinte à l'emplacement situé au-dessus de la pellicule d'isolation, ce qui fait qu'il peut y avoir une possibilité inférieure que le métal résiduel
puisse diffuser jusque dans la pellicule d'isolation sous l'effet d'un traite-
ment thermique dans un processus, pour atteindre une partie indésirable, par exemple la partie de jonction PN. En outre, même si une couche de
métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pel-
licule d'isolation dans la formation de la couche de siliciure et diffuse jus-
que dans la couche d'isolation sous l'effet du traitement thermique dans le processus, les atomes de métal sont déposés en majeure partie dans la pellicule de nitrure supérieure ou sur une interface entre la pellicule de nitrure supérieure et la pellicule d'isolation, et ne diffusent pas jusque dans la pellicule d'isolation. Il en résulte qu'on peut éviter qu'un siliciure soit formé dans la partie de jonction PN, et on peut éviter que le courant
de fuite de jonction soit généré.
Conformément au dix-neuvième aspect de la présente invention, l'épaisseur de la pellicule de nitrure supérieure est pratiquement égale à celle de l'élément d'espacement de paroi latérale du transistor MOS. Par conséquent, la pellicule de nitrure supérieure peut être formée à l'étape de formation de l'élément d'espacement de paroi latérale, ce qui permet
de simplifier le processus de fabrication.
Conformément au vingtième aspect de la présente invention, la
pellicule de nitrure supérieure et la pellicule de paroi latérale sont for-
mées de façon à avoir une structure à deux couches, et les premières couches respectives et les secondes couches respectives sont formées de
façon à avoir des épaisseurs pratiquement égales les unes aux autres.
Par conséquent, la pellicule de nitrure supérieure devant constituer la première couche peut être formée à l'étape de formation de la première
couche de l'élément d'espacement de paroi latérale, la région de source-
drain est ensuite formée, et la pellicule de nitrure supérieure devant constituer la seconde couche est ensuite formée à l'étape de formation de
la seconde couche de l'élément d'espacement de paroi latérale. Par con-
séquent, la largeur de formation totale de l'élément d'espacement de pa-
roi latérale peut être augmentée, et il est possible d'éviter des inconvé-
nients occasionnés par la croissance anormale de la pellicule de siliciure.
De plus, la région d'extension devant être formée de façon générale sous la première couche de l'élément d'espacement de paroi latérale peut être raccourcie, une résistance parasite peut être réduite, et la caractéristique
du transistor MOS n'est pas dégradée.
Conformément au vingt et unième aspect de la présente inven-
tion, une multiplicité d'îlots de silicium sont formés dans la position cor-
respondant au sommet de la partie de jonction PN dans la pellicule d'iso-
lation à cheval sur les deux régions de semiconducteur. Par conséquent, même si une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'isolation dans la formation de la couche de siliciure, et diffuse jusque dans la pellicule d'isolation sous l'effet du traitement thermique dans le processus, le métal résiduel converge dans les îlots de silicium et il est possible d'éviter qu'il atteigne la partie de jonction PN des deux régions de caisson, par exemple. En outre, il est
possible d'éviter que le métal résiduel atteigne une autre partie de jonc-
tion PN dans la couche de semiconducteur, par exemple une partie de jonction PN d'une région de caisson et d'une région de source-drain, il est possible d'éviter qu'un siliciure soit formé dans la partie de région PN et il
est possible d'éviter que le courant de fuite de jonction soit généré.
Conformément au vingt-deuxième aspect de la présente inven-
tion, il est possible d'obtenir un dispositif à semiconducteur SOI qui est
difficilement affecté par la pollution par des métaux.
Conformément au vingt-troisième aspect de la présente inven-
tion, la couche de métal n'ayant pas réagi est enlevée et la surface de la pellicule d'isolation est enlevée sur une épaisseur prédéterminée après le traitement thermique pour la formation de siliciure, dans la formation de la couche de siliciure. Par conséquent, on peut éviter que le métal résiduel reste sur la pellicule d'isolation, et on peut éviter que le métal résiduel
diffuse jusque dans la pellicule d'isolation sous l'effet du traitement ther-
mique dans le processus, et soit transformé en siliciure dans une partie indésirable. Par exemple, on peut éviter qu'un siliciure soit formé dans une partie de jonction PN, et on peut éviter qu'un courant de fuite de jonction soit généré. En outre, il est possible d'éviter que le siliciure soit formé au voisinage d'une interface entre la pellicule isolante de grille et la couche de silicium. La fiabilité de la pellicule isolante de grille peut donc
être maintenue.
Conformément au vingt-quatrième aspect de la présente inven-
tion, l'attaque par voie humide et l'attaque par voie sèche sont accomplies par une attaque en deux fois, et l'acide fluorhydrique est utilisé pour l'agent d'attaque à l'étape (c-2). Par conséquent, la pellicule d'isolation est complètement enlevée. Il est donc possible d'éviter de façon fiable
que le métal résiduel reste sur la pellicule d'oxyde d'isolation.
Conformément au vingt-cinquième aspect de la présente inven-
tion, des parties autres que le sommet de la pellicule d'isolation sont protégées par un masque. Par conséquent, seul le sommet de la pellicule d'isolation est enlevé et d'autres parties peuvent être protégées pour le
second enlèvement de la couche de métal n'ayant pas réagi.
Conformément au vingt-sixième aspect de la présente invention,
la pellicule d'isolation à l'intérieur de laquelle se trouve la pellicule de si-
licium polycristallin peut être obtenue relativement aisément.
Conformément au vingt-septième aspect de la présente inven-
tion, il est possible d'obtenir une structure à l'intérieur de laquelle la pelli-
cule de silicium polycristallin est isolée.
Conformément au vingt-huitième aspect de la présente inven-
tion, il est possible d'obtenir relativement aisément une structure à l'inté-
rieur de laquelle la pellicule de silicium polycristallin est isolée.
Conformément au vingt-neuvième aspect de la présente inven-
tion, il est possible d'obtenir relativement aisément la pellicule d'isolation
ayant la pellicule de nitrure à l'intérieur. Conformément au trentième aspect de la présente invention, il est possible
d'obtenir relativement aisément la pellicule d'isolation ayant une structure dans laquelle la tranchée complète et la tranchée partielle
sont formées de manière continue, et ayant la pellicule de silicium poly-
cristallin interne établie de façon à remplir la tranchée complète et à
s'étendre au-dessus de la face de fond de la tranchée partielle.
Conformément au trente et unième aspect de la présente inven-
tion, il est possible d'obtenir une structure dans laquelle la région locale de défauts cristallins est formée le long de la jonction PN au voisinage de la partie de jonction PN sur l'un au moins des côtés, dans les deux ré-
gions de semiconducteur.
Conformément au trente-deuxième aspect de la présente inven-
tion, la région de défauts cristallins est formée en introduisant l'impureté du même type de conductivité que la région de semiconducteur avec une
concentration relativement élevée. Il est donc possible de réduire l'in-
fluence que l'introduction d'impureté exerce sur la région de caisson.
Conformément au trente-troisième aspect de la présente inven-
tion, la région de défauts cristallins est formée en introduisant l'impureté
d'un type de conductivité différent de celui de la région de semiconduc-
teur, avec une concentration relativement élevée. Il est donc possible d'augmenter le degré de liberté dans la sélection du procédé de formation
de la région de défauts cristallins.
Conformément au trente-quatrième aspect de la présente inven-
tion, il est possible d'obtenir une structure dans laquelle la pellicule de nitrure supérieure est formée sur la pellicule d'isolation à une étape qui est la même que l'étape de formation de l'élément d'espacement de paroi
latérale sur le transistor MOS.
Conformément au trente-cinquième aspect de la présente inven-
tion, la première pellicule de nitrure supérieure peut être formée à l'étape de formation du premier élément d'espacement de paroi latérale, la région
de source-drain peut ensuite être formée, et la seconde pellicule de ni-
trure supérieure est ensuite formée à l'étape de formation du second élé-
ment d'espacement de paroi latérale. Par conséquent, la largeur de for-
mation totale de l'élément d'espacement de paroi latérale peut être aug-
mentée et il est possible d'éviter que des inconvénients soient occasion-
nés par la croissance anormale de la pellicule de silicium. De plus, la ré-
gion d'extension devant être formée de façon générale sous le premier
élément d'espacement de paroi latérale peut être raccourcie, une résis-
tance parasite peut être réduite et la caractéristique du transistor MOS
n'est pas dégradée.
Conformément au trente-sixième aspect de la présente inven-
tion, il est possible d'obtenir la pellicule d'isolation ayant une multiplicité
d'îlots de silicium à l'intérieur.
Conformément au trente-septième aspect de la présente inven-
tion, la pellicule de silicium polycristallin est connectée de façon à avoir le
potentiel électrique prédéterminé. On peut donc faire fonctionner la pelli-
cule d'oxyde d'isolation comme une structure d'isolation par blindage de champ. Pour résoudre les problèmes mentionnés ci-dessus, un but de la présente invention est de procurer un dispositif à semiconducteur capable d'éviter que des inconvénients soient occasionnés par la pollution par des
métaux, et un procédé de fabrication du dispositif à semiconducteur.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels:
Les figures 1 à 10 sont des coupes illustrant une étape de fabri-
cation d'un dispositif à semiconducteur conforme à un premier mode de réalisation de la présente invention, La figure 11 est une coupe illustrant une structure d'un dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention, Les figures 12 et 13 sont des coupes illustrant un processus de fabrication caractéristique conforme au premier mode de réalisation de la présente invention, La figure 14 est une coupe illustrant une variante d'un procédé de fabrication caractéristique conforme au premier mode de réalisation de la présente invention, La figure 15 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au premier mode de réalisation de la présente invention est appliqué à un dispositif massif, La figure 16 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un second mode de réalisation de la pré-
* sente invention, La figure 17 est une coupe illustrant des effets du dispositif à semiconducteur conforme au second mode de réalisation de la présente invention, La figure 18 est une coupe illustrant une étape de fabrication du dispositif à semiconducteur conforme au second mode de réalisation de la présente invention,
La figure 19 est une vue en plan illustrant une structure du dis-
positif à semiconducteur conforme au second mode de réalisation de la présente invention, La figure 20 est une coupe illustrant une structure du dispositif à semiconducteur conforme à une variante du second mode de réalisation de la présente invention, La figure 21 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au second mode de réalisation de la présente invention est appliqué à un dispositif massif, La figure 22 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un troisième mode de réalisation de la pré-
sente invention, La figure 23 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au troisième mode de réalisation de la présente invention est appliqué à un dispositif massif,
La figurer 24 est une coupe illustrant une structure d'un dispo-
sitif à semiconducteur conforme à une première variante du troisième mode de réalisation de la présente invention,
Les figures 25 à 27 sont des coupes illustrant une étape de fa-
brication d'un dispositif à semiconducteur conforme à la première variante du troisième mode de réalisation de la présente invention, La figure 28 est une coupe illustrant une structure d'un dispositif à semiconducteur conforme à une seconde variante du troisième mode de réalisation de la présente invention,
Les figures 29 à 31 sont des coupes illustrant une étape de fa-
brication d'un dispositif à semiconducteur conforme à la seconde variante du troisième mode de réalisation de la présente invention, La figure 32 est une coupe illustrant une structure d'un dispositif à semiconducteur conforme à une troisième variante du troisième mode de réalisation de la présente invention,
Les figures 33 à 35 sont des coupes illustrant une étape de fa-
brication d'un dispositif à semiconducteur conforme à la troisième va-
riante du troisième mode de réalisation de la présente invention, La figure 36 est une coupe illustrant une structure d'un dispositif à semiconducteur conforme à un quatrième mode de réalisation de la présente invention,
Les figures 37 à 39 sont des coupes illustrant une étape de fa-
brication d'un dispositif à semiconducteur conforme au quatrième mode de réalisation de la présente invention, La figure 40 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au quatrième mode de réalisation de la présente invention est appliqué à un dispositif massif, La figure 41 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un cinquième mode de réalisation de la pré-
sente invention,
Les figures 42 à 44 sont des coupes illustrant une étape de fa-
brication d'un dispositif à semiconducteur conforme au cinquième mode de réalisation de la présente invention, La figure 45 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un sixième mode de réalisation de la pré-
sente invention, La figure 46 est une coupe illustrant des effets du dispositif à semiconducteur conforme au sixième mode de réalisation de la présente invention, La figure 47 est une coupe illustrant une étape de fabrication d'un dispositif à semiconducteur conforme au sixième mode de réalisation de la présente invention, La figure 48 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au sikième mode de réalisation de la présente invention est appliqué à un dispositif massif, La figure 48 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un septième mode de réalisation de la pré-
sente invention,
Les figures 50 et 51 sont des coupes illustrant une étape de fa-
brication d'un dispositif à semiconducteur conforme au septième mode de réalisation de la présente invention, La figure 52 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un huitième mode de réalisation de la pré-
sente invention, Les figures 53 à 56 sont des coupes illustrant une étape de fa- brication d'un dispositif à semiconducteur conforme au huitième mode de réalisation de la présente invention,
La figure 57 est une coupe montrant une structure d'un transis-
tor MOS ayant un élément d'espacement de paroi latérale épais, La figure 58 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au huitième mode de réalisation de la présente invention est appliqué à un dispositif massif, La figure 59 est une coupe illustrant une structure d'un dispositif
à semiconducteur conforme à un neuvième mode de réalisation de la pré-
sente invention, La figure 60 est une coupe illustrant une étape de fabrication
d'un dispositif à semiconducteur conforme au neuvième mode de réalisa-
tion de la présente invention, La figure 61 est une coupe montrant un exemple dans lequel le dispositif à semiconducteur conforme au neuvième mode de réalisation de la présente invention est appliqué à un dispositif massif,
Les figures 62 et 65 sont des coupes illustrant une étape classi-
que de fabrication d'un dispositif à semiconducteur ayant un processus de formation de siliciure, et
La figure 66 est une coupe montrant un dispositif massif classi-
que ayant une couche de siliciure.
<A. Premier mode de réalisation> <A-1. Procédé de fabrication>
On décrira un premier mode de réalisation de la présente inven-
tion en se référant aux figures 1 à 15. Les figures 1 à 11 sont des coupes
montrant une étape de fabrication d'un dispositif SOI 100, dans l'ordre.
Une structure du dispositif SOI 100 est représentée sur la figure 11 illus-
trant une étape finale.
Dans la description suivante des premier à neuvième modes de
réalisation, une pellicule d'oxyde de silicium sera appelée simplement une
pellicule d'oxyde, et une pellicule de nitrure de silicium sera appelée sim-
plement une pellicule de nitrure.
Comme représenté sur la figure 1, en premier lieu, on prépare un substrat SOI 10 dans lequel une pellicule d'oxyde enterrée 2 et une couche SOI 3 sont incorporées. Le substrat SOI 10 peut être formé par un procédé SIMOX, un procédé d'assemblage de tranches ou n'importe quel procédé de formation. Habituellement, la couche SOI 3 a une épaisseur de 50 à 200 nm et la pellicule d'oxyde enterrée 2 a une épaisseur de 100
à 400 nm.
Ensuite, on forme sur la couche SOI 3 une pellicule d'oxyde OX1 (une pellicule d'oxyde de plage) ayant une épaisseur de 10 à 30 nm
(100 à 300 angstroms), par un procédé de dépôt chimique en phase va-
peur (ou CVD), à une température de 800 C. La pellicule d'oxyde peut
être formée par oxydation thermique de la couche SOI 3 à une tempéra-
ture de 800 à 1000 C.
On forme ensuite sur la pellicule d'oxyde OX1, par le procédé CVD, une couche de silicium polycristallin (qu'on appelle ci-après une pellicule de silicium polycristallin) PS1 ayant une épaisseur de 10 à 100
nm (100 à 1000 angstroms).
Ensuite, on forme une pellicule de nitrure SN1 ayant une épais-
seur de 30 à 200 nm (300 à 2000 angstroms) sur la pellicule de silicium polycristallin PS1 à une température d'environ 700 C, par le procédé CVD. Ensuite, on définit un motif d'un masque de matière de réserve conformément à un motif d'une pellicule d'oxyde d'isolation par tranchée définissant une région active, et on enlève sélectivement la pellicule de nitrure de silicium SN1 et la pellicule de silicium polycristallin PSI, par
attaque par voie sèche ou attaque par voie humide et on soumet la cou-
che SOI 3 à une attaque de formation de tranchée en utilisant la pellicule de nitrure SN1 à titre de masque d'attaque. Une tranchée TR1 est ainsi
formée comme représenté sur la figure 2.
Ensuite, à une étape représentée sur la figure 3, une paroi in-
terne de la tranchée TR1 est oxydée et la tranchée est remplie avec une pellicule d'oxyde OX2. La pellicule d'oxyde OX2 est formée par exemple par un procédé CVD avec plasma à haute densité (ou HDP (High Density Plasma) CVD. Dans le procédé HDP-CVD, on utilise un plasma ayant une densité supérieure d'un ou de deux ordres de grandeur à celle d'un procédé CVD par plasma général, et on dépose une pellicule d'oxyde dans une condition dans laquelle la pulvérisation cathodique et le dépôt sont accomplis en même temps. On peut donc obtenir une pellicule d'oxyde de
bonne qualité.
La pellicule d'oxyde OX2 a une partie concave-convexe reflétant une forme de marche de la tranchée TR1, et un masque de matière de
réserve R11 ayant un motif défini de façon à recouvrir la partie concave-
convexe est formé sur la pellicule d'oxyde OX2.
Le masque de matière de réserve Rll a une grande épaisseur au-dessus de la pellicule de nitrure SN1 et il est formé de façon à réduire dans une large plage une épaisseur de la pellicule d'oxyde OX2 dans une
région plane, par attaque. La figure 4 montre un état dans lequel l'épais-
seur de la pellicule d'oxyde OX2 est réduite.
Un tel traitement est accompli dans le but d'améliorer l'unifor-
mité de l'épaisseur de la pellicule d'oxyde OX2 après aplanissement, lors-
que la pellicule d'oxyde OX2 doit être aplanie au moyen d'un traitement
de polissage chimio-mécanique (ou CMP pour "Chemical Mechanical Po-
lishing") devant être effectué ultérieurement.
Ensuite, à une étape représentée sur la figure 5, la pellicule d'oxyde OX2 est polie et aplanie en utilisant la pellicule de nitrure SN1 à titre d'élément d'arrêt, par le traitement de CMP, et la pellicule de nitrure SN1 et la pellicule de silicium polycristallin PS1 sont ensuite enlevées par attaque par voie humide ou attaque par voie sèche. Par conséquent, une
pellicule d'oxyde d'isolation par tranchée ST11 devant constituer une pel-
licule d'isolation est formée.
Ensuite, une région NR dans laquelle un transistor NMOS doit être formé et une région PR dans laquelle un transistor PMOS doit être formé sont définies sur la couche SOI 3 à travers la pellicule d'oxyde d'isolation par tranchée ST11. Un ion d'impureté de type P tel que B (bore) est implanté dans la région NR pour former une région de caisson de type P, WR11, et un ion d'impureté de type N tel que P (phosphore) ou As (arsenic) est implanté dans la région PR pour former une région de caisson de type N, WR12. Par conséquent, une partie de jonction PN, JP, de la région de caisson de type P, WR11, et de la région de caisson de
type N, WR12, est formée dans la couche SOI 3.
Du fait que la pellicule d'oxyde d'isolation par tranchée ST11 est formée avec une région de caisson de type P, WR11, et une région de caisson de type N, WR12, au-dessous d'elle, et n'isole pas complètement
les éléments les uns des autres au point de vue électrique, elle est éga-
lement appelée une pellicule d'oxyde d'isolation par tranchée partielle
(STI) et une pellicule d'oxyde d'isolation partielle (PTI), de la même ma-
nière que la pellicule d'oxyde d'isolation par tranchée ST1.
Ensuite, à une étape représentée sur la figure 6, on enlève la pellicule d'oxyde OX1. Ensuite, une pellicule d'oxyde OX3 devant être une pellicule d'oxyde de grille est formée avec une épaisseur de 1 à 4 nm (10
à 40 angstrôms) sur une surface entière, et en outre une pellicule de sili-
cium polycristallin PS2 devant être une électrode de grille est formée par
dessus avec une épaisseur de 100 à 400 nm (1000 à 4000 angstrôms).
Après la formation de la pellicule d'oxyde OX3, une impureté-
telle que B (bore) ou In (indium) fait l'objet d'une implantation de canal dans la région NR, et une impureté telle que P (phosphore), As (arsenic) ou Sb (antimoine) fait l'objet d'une implantation de canal dans la région PR, pour fixer une tension de seuil d'un transistor. Après l'implantation de canal, un traitement thermique est accompli pendant une courte durée de
façon à réparer des dommages d'implantation.
Ensuite, à une étape représentée sur la figure 7, la pellicule d'oxyde OX3 et la pellicule de silicium polycristallin PS2 sont soumises à
une opération de définition de motif en utilisant un masque pour la forma-
tion de grille, et une pellicule d'oxyde de grille GO11 et une électrode de grille GT11, et une pellicule d'oxyde de grille GO12 et une électrode de
grille GT12 sont formées sélectivement sur la couche SOI 3 dans les ré-
gions respectives NR et PR.
Ensuite, un masque de matière de réserve R12 est formé de fa-
çon que la région PR corresponde à une ouverture, et une impureté du même type de conductivité que celle d'une région de source-drain dans la couche SOI qui doit être formée à une étape suivante, par exemple un ion
B, est implantée en utilisant l'électrode de grille GT12 à titre de masque.
Une région d'extension EX12 est donc formée en auto-alignement.
Ensuite, à une étape représentée sur la figure 8, un masque de matière de réserve R13 est formé de façon que la région NR corresponde à une ouverture, et une impureté du même type de conductivité que celui de la région de source-drain dans la couche SOI qui doit être formée à une étape suivante, par exemple un ion du type P ou As, est implantée en
utilisant l'électrode de grille GT11 à titre de masque. Une région d'exten-
sion EX11 est donc formée en auto-alignement.
Les deux régions d'extension EX11 et EX12 sont des régions de diffusion moins profondes que la région de source-drain, et elles sont formées en implantant l'ion avec une concentration inférieure à celle de la région de source-drain, ou pratiquement avec la même concentration que pour la région de source-drain, de façon qu'elle se comportent comme
une partie de la région de source-drain.
Ensuite, à une étape représentée sur la figure 9, un élément d'espacement de paroi latérale SW1 est formé sur des surfaces latérales
des électrodes de grille GT11 et GT12, et un masque de matière de ré-..
serve est formé de façon que les régions NR et PR soient respectivement des ouvertures, de la même manière que pour les régions d'extension EX11 et EX12. Par exemple, dans la région NR, l'ion P ou As est implanté en auto-alignement, à partir d'une région de source-drain SD11. Dans la région PR, par exemple, I'ion B est implanté pour former une région de
source-drain SD12 en auto-alignement. Un traitement thermique est ac-
compli pendant une courte durée pour parvenir à la réparation des dom-
mages d'implantation et pour activer l'ion implanté.
Ensuite, à une étape représentée sur la figure 10, une couche de métal ML1 consistant en Co ou Ti est déposée avec une épaisseur de
1 à 100 nm (10 à 1000 angstrôms) sur la totalité de la surface, par pulvé-
risation cathodique ou un procédé semblable, et un recuit (premier traite-
ment thermique) est accompli pendant 5 à 360 secondes à une tempéra-
ture de 300 à 600 C dans une atmosphère d'azote, de façon à silicier la couche de métal ML1 formée sur les régions de source-drain SD11 et SD12 et sur les électrodes de grille GT11 et GT12. La couche de métal
ML1 n'est pas siliciée dans une partie qui n'est pas placée en contact di-
rect avec la couche de silicium et la pellicule de silicium polycristallin, et une réaction n'a pas lieu dans des parties autres que les régions de
source-drain SD11 et SD12 et les électrodes de grille GT11 et GT12.
Ensuite, la couche de métal ML1 n'ayant pas réagi est enlevée par exemple par l'attaque par voie humide. Par conséquent, une couche de siliciure SS1 est formée sur les régions de source-drain SD11 et SD12
et sur les électrodes de grille GT11 et GT12.
Ensuite, un recuit (second traitement thermique) est accompli
pendant 5 à 360 secondes à une température de 800 à 1200 C dans l'at-
mosphère d'azote, pour que la couche de siliciure SS1 ait une structure
stable.
Ensuite, comme représenté sur la figure 11, une pellicule iso-
lante inter-couche IZ est formée sur la couche SOI 3, et une multiplicité de parties de contact CH atteignant la couche de siliciure SS formée sur les couches de source-drain SD11 et SD12, à travers la pellicule isolante
inter-couche IZ, sont formées de façon à obtenir le dispositif SOI 100.
On décrira en détail en se référant aux figures 12 et 13 une étape d'enlèvement de la couche de métal ML1 n'ayant pas réagi, qui est
une caractéristique du mode de réalisation présent.
La figure 12 est une représentation montrant la région NR dans
laquelle la couche de métal ML1 n'ayant pas réagi est enlevée par l'atta-
que par voie humide.
Bien que la majeure partie de la couche de métal ML1 n'ayant pas réagi soit enlevée par l'attaque par voie humide, un métal RM reste légèrement, dans certains cas, sur la pellicule d'oxyde d'isolation par tranchée ST11. Ceci n'est pas restreint à une partie se trouvant sur la
pellicule d'oxyde d'isolation par tranchée ST11, et le métal RM reste éga-
lement dans certains cas sur l'élément d'espacement de paroi latérale
SW1. Dans la description suivante, on prendra à titre d'exemple le cas
dans lequel le métal résiduel RM est présent sur la pellicule d'oxyde
d'isolation par tranchée ST1 1.
Lorsque le métal résiduel RM est présent, il diffuse à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST11 sous l'effet d'un traitement thermique dans le processus. Dans le cas dans lequel le métal résiduel RM forme un siliciure sur une surface de la couche de silicium, il
se produit une fuite de jonction.
De façon classique, la couche de métal ML1 n'ayant pas réagi est enlevée par attaque par voie humide ou attaque par voie sèche en une
seule fois. Par conséquent, il y a une possibilité élevée que le métal rési-
duel RM soit présent.
Les présents inventeurs ont inventé un procédé d'enlèvement de la couche de métal ML1 n'ayant pas réagi, par un procédé classique, et d'accomplissement de l'attaque par voie sèche ou par voie humide dans une condition dans laquelle la pellicule d'oxyde d'isolation par tranchée ST11 est faiblement enlevée, pour enlever ainsi le métal résiduel RM
conjointement à une surface de la pellicule d'oxyde d'isolation par tran-
chée ST1 1.
Bien que l'attaque ait été accomplie habituellement dans la con-
dition dans laquelle la pellicule d'oxyde n'est pas enlevée, dans le but
d'enlever la couche de métal ML1 n'ayant pas réagi, les présents inven-
teurs sont arrivés à une idée technique consistant en ce que le métal ré-
siduel RM est enlevé conjointement à la surface de la pellicule d'oxyde.
Pour enlever conjointement la pellicule d'oxyde, par exemple, il est préférable d'ajouter de l'acide fluorhydrique à un agent d'attaque. En régulant une concentration de l'acide fluorhydrique et un temps exigé pour I'attaque, de façon que la quantité de la pellicule d'oxyde à enlever soit de 2 à 50 nm (20 à 500 angstrôms), il est possible d'éviter que la pellicule d'oxyde d'isolation par tranchée ST11 et l'élément d'espacement de paroi
latérale SW soient enlevés de manière excessive.
La figure 13 montre un état dans lequel le métal résiduel RM est
enlevé. Le métal résiduel RM est enlevé à partir d'un sommet de la pelli-
cule d'oxyde d'isolation par tranchée ST11, et l'épaisseur de la pellicule
d'oxyde d'isolation par tranchée ST11 est également légèrement réduite.
Si la pellicule d'oxyde est soumise à l'attaque par voie humide
et est décollée pour enlever complètement la couche de métal ML1 for-
mée sur la pellicule d'oxyde, le métal résiduel RM n'apparaît pas. En utili-
sant ce processus, on peut également enlever une impureté consistant en un métal diffusée dans la surface de la pellicule d'oxyde d'isolation par le premier traitement thermique. Par conséquent, la pellicule d'oxyde peut être soumise une seule fois à l'attaque de décollement pour empêcher la
formation du métal résiduel RM.
<A-2. Fonction et effet> Comme décrit ci-dessus, conformément au premier mode de réalisation de la présente invention, la couche de métal ML1 n'ayant pas
réagi, qui n'a pas été siliciée, est enlevée deux fois après le premier trai-
tement thermique pour l'obtention de siliciure pour la forme de la couche de siliciure, et la surface de la pellicule d'oxyde telle que la pellicule
d'oxyde d'isolation par tranchée ST11 est enlevée conjointement au se-
cond enlèvement. Il est donc possible d'éviter que le métal résiduel RM reste sur la pellicule d'oxyde et d'éviter que le métal résiduel RM diffuse
jusqu'à l'intérieur de la pellicule d'oxyde sous l'effet du traitement thermi-
que dans le processus et soit silicié dans une partie indésirable. Il en ré-
sulte qu'on peut éviter la formation du siliciure dans la partie de jonction PN et qu'on peut éviter qu'un courant de fuite de jonction soit généré. En
outre, on peut éviter que le siliciure soit formé au voisinage d'une inter-
face entre la pellicule isolante de grille et la couche de silicium, de façon
à pouvoir maintenir la fiabilité de la pellicule isolante de grille.
<A-3. Variante> Dans l'enlèvement du métal résiduel RM décrit en référence à la figure 13, dans le cas o la pellicule d'oxyde à enlever est la pellicule d'oxyde d'isolation par tranchée ST11, il y a une possibilité que l'élément d'espacement de paroi latérale SW1 formé par la pellicule d'oxyde soit
quelque peu enlevé simultanément, même si on utilise une attaque aniso-
trope. Depuis quelque temps, l'élément d'espacement de paroi latérale
SW11 est formé dans certains cas par une pellicule de nitrure. Cepen- dant, du fait que l'élément d'espacement de paroi latérale SW1 est sou-
vent formé par une pellicule d'oxyde, il est souhaitable de réduire l'im-
portance de l'enlèvement.
Dans le but de protéger l'élément d'espacement de paroi laté-
rale SW1, la pellicule d'oxyde d'isolation par tranchée ST11 peut être at-
taquée après que des parties autres que le sommet de la pellicule d'oxyde
d'isolation par tranchée ST11 ont été recouvertes avec un masque d'atta-
que EM1, comme représenté sur la figure 14.
Le masque d'attaque EM1 est placé sur l'électrode de grille GT11, l'élément d'espacement de paroi latérale SW1 et la région de source-drain SD11. Sur la figure 14, le masque d'attaque EM1 vient en contact avec une partie de bord de la pellicule d'oxyde d'isolation par
tranchée ST11. Par conséquent, il est possible d'empêcher de façon fia-
ble que la couche de source-drain SD11 soit attaquée, ce qui permet d'éviter l'endommagement par l'attaque. Ainsi, la surface de la pellicule d'oxyde d'isolation par tranchée
ST11 qui n'est pas recouverte par le masque d'attaque EM1 est partielle-
ment enlevée et le métal résiduel RM est également enlevé en même temps. Alors qu'on a décrit ci-dessus le dispositif SOI 100 formé sur le substrat SOI 10, la figure 15 montre un dispositif massif 100A formé sur
un substrat en silicium massif.
Bien qu'une pellicule d'oxyde d'isolation par tranchée ST12 plus profonde soit formée à la place de la pellicule d'oxyde d'isolation par tranchée ST11 dans le dispositif massif 100A, d'autres structures sont les mêmes que celles du dispositif SOI 100 représenté sur la figure 11. Par
conséquent, les mêmes structures portent les mêmes numéros de réfé-
rence et une description répétitive sera omise.
<B. Second mode de réalisation> <B-1. Structure du dispositif>
On décrira un second mode de réalisation conforme à la pré-
sente invention en se référant aux figures 16 à 21.
La figure 16 est une coupe montrant une structure d'un disposi-
tif SOI 200 conforme au second mode de réalisation, et les structures qui sont les mêmes que celles du dispositif SOI 100 décrit en référence à la
figure 11 portent les mêmes numéros de référence et une description ré-
pétitive sera omise. Pour la commodité, une pellicule isolante inter-
couche IZ et une partie de contact CH ne sont pas représentées.
Le dispositif SOI 200 diffère du dispositif SOI 100 par le fait qu'une région NR et une région PR sont définies par une pellicule d'oxyde d'isolation par tranchée ST21, une pellicule de silicium polycristallin PS21 (pellicule de silicium polycristallin externe) est formée sélectivement sur la pellicule d'oxyde d'isolation par tranchée ST21, une couche de siliciure
SS2 est formée sur la pellicule de silicium polycristallin PS21, et un élé-
ment d'espacement de paroi latérale SW2 est formée sur une surface la-
térale de la pellicule de silicium polycristallin PS21.
La pellicule de silicium polycristallin PS21 est formée dans une position correspondant à un sommet d'une partie de jonction PN, JP, d'une région de caisson de type P, WR11, et d'une région de caisson de type N, WR12, dans une couche SOI 3, à cheval sur les deux régions de caisson. Avec une telle structure, une région dans laquelle une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel est restreinte dans la formation d'une couche de siliciure au-dessus de la
pellicule d'oxyde d'isolation par tranchée ST21, et il y a une moindre pos-
sibilité que le métal résiduel soit présent et soit diffusé à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST21, à cause d'un traitement thermique dans un processus, et atteigne une partie indésirable, par
exemple la partie de jonction PN, JP.
La figure 17 montre de façon caractéristique un état dans lequel un métal résiduel RM est diffusé. Sur la figure 17, le métal résiduel RM est présent sur la pellicule d'oxyde d'isolation par tranchée ST21 du côté de la région PR, et une distance à partir de cette position jusqu'à la partie
de jonction PN, JP, est grande. Lorsque la distance est augmentée da-
vantage, il y a une moindre possibilité que le métal résiduel RM atteigne la partie de jonction PN, JP. Par conséquent, un siliciure n'est pas formé dans la partie de jonction PN, JP, ce qui fait qu'il est possible d'éviter une augmentation d'un courant de fuite de jonction. Pour le métal résiduel RM
diffusé dans une direction d'une région de source-drain SD 12, une cou-
che de siliciure SS1 formée sur la région de source-drain SD12 devient un site de piégeage. Par conséquent, il est possible d'éviter que des défauts soient occasionnés dans la région de source-drain SD12. La pellicule de silicium polycristallin PS fonctionne également comme un matériau de piégeage.
Dans le but d'obtenir effectivement un tel avantage, il est sou-
haitable qu'une largeur de formation de la pellicule de silicium polycristal-
lin PS21 et celle de la pellicule d'oxyde d'isolation par tranchée ST21
soient limitées.
Par exemple, la largeur de la formation de la pellicule de sili-
cium polycristallin PS21 est déterminée par une épaisseur Tst de la pelli-
cule d'oxyde d'isolation par tranchée ST21.
Plus précisément, la largeur de formation de la pellicule de sili-
cium polycristallin PS21 est fixée de façon que la relation entre une lon-
gueur Lg à partir d'une position dans la pellicule de silicium polycristallin PS21 placée sur une ligne de prolongement dans une direction verticale de la partie de jonction PN, JP, jusqu'à une extrémité de la pellicule de silicium polycristallin PS21, et l'épaisseur Tst de la pellicule d'oxyde
d'isolation par tranchée ST21 vérifie la condition (1) suivante.
0,5 Lg < Tst < 20 Lg (1)
Il est clair que la condition Lg > 0 est établie.
En outre, une longueur d'une région sur la pellicule d'oxyde d'isolation par tranchée ST21 qui n'est pas recouverte par la pellicule de silicium polycristallin PS21 est également déterminée par l'épaisseur Tst
de la pellicule d'oxyde d'isolation par tranchée ST21.
Plus précisément, la largeur de formation de la pellicule de sili-
cium polycristallin PS21 ou celle de la pellicule d'oxyde d'isolation par tranchée ST21 est établie de façon que la relation entre une longueur Lsl
à partir d'une extrémité de la pellicule de silicium polycristallin PS21 jus-
qu'à une extrémité de la pellicule d'oxyde d'isolation par tranchée ST21, et une épaisseur Tst de la pellicule d'oxyde d'isolation par tranchée ST21,
vérifie la condition (2) suivante.
0,5 Lsl < Tst < 40 Lsl (2).
Si la pellicule de silicium polycristallin n'est pas présente sur la pellicule d'oxyde d'isolation par tranchée ST21, la largeur de formation de la pellicule d'oxyde d'isolation par tranchée ST21 est fixée de façon que la relation (3) suivante soit vérifiée, sur la base de la relation avec
l'épaisseur Tst de la pellicule d'oxyde d'isolation par tranchée ST21.
0,5 Ls2 < Tst < 30 Ls2 (3) <B-2. Procédé de fabrication> On décrira un procédé de fabrication du dispositif SOI 200 en se référant à la figure 18. Le procédé de fabrication est fondamentalement le
même que le procédé de fabrication du dispositif SOI 100 décrit en réfé-
rence aux figures 1 à 11. Dans le procédé de fabrication du dispositif SOI 100, la pellicule d'oxyde OX3 devant constituer la pellicule d'oxyde de grille, et la pellicule de silicium polycristallin TS21 devant constituer
l'électrode de grille sont formées sur la totalité de la surface à l'étape re-
présentée sur la figure 6, et la pellicule d'oxyde OX3 et la pellicule de si-
licium polycristallin PS2 sont soumises à une opération de définition de motif en utilisant un masque pour la formation de grille, de façon que la
* pellicule d'oxyde de grille GO11 et l'électrode de grille GT11, et la pelli-
cule d'oxyde de grille GO12 et l'électrode de grille GT12 soient formées sélectivement sur la couche SOI 3 respectivement dans les régions NR et PR, à l'étape représentée sur la figure 7. Cependant, dans la fabrication du dispositif SOI 200, un motif du masque pour la formation de grille est
changé, de façon que la pellicule de silicium polycristallin PS2 soit éga-
lement formée sur la pellicule d'oxyde d'isolation par tranchée ST21 pour
former la pellicule de silicium polycristallin P21.
Les régions d'extension EX1l1 et EX12, les régions de source-
drain SDI1 et SD12 et l'élément d'espacement de paroi latérale SW1 sont
formés par des étapes qui sont les mêmes que celles décrites en réfé-
rence aux figures 7 à 9. Par conséquent, comme représenté sur la figure
18, il est possible d'obtenir une structure dans laquelle l'élément d'espa-
cement de paroi latérale SW1 est formé sur la surface latérale de la pelli-
cule de silicium polycristallin PS21.
Ensuite, la couche de siliciure SS1 est formée dans les régions de sourcedrain SD11 et SD12, et la couche de siliciure SS2 est formée
simultanément sur la pellicule de silicium polycristallin PS21, par des éta-
pes qui sont les mêmes que celles décrites en référence à la figure 10.
Après la formation de la couche de siliciure SS2, I'attaque peut être ef-
fectuée une seule fois au moment de l'enlèvement d'une couche de métal
n'ayant pas réagi, de la même manière que dans la technique classique.
Ainsi, la pellicule de silicium polycristallin PS21 formée sur la
pellicule d'oxyde d'isolation par tranchée ST21 peut également être for-
mée sur la pellicule d'oxyde d'isolation par tranchée ST21 en changeant le motif du masque pour la formation de grille, de façon que la pellicule de silicium polycristallin reste. Il y a donc une caractéristique consistant
en ce qu'il n'est pas nécessaire d'ajouter une nouvelle étape.
La figure 19 montre une structure en plan du dispositif SOl 200.
Sur la figure 19, une pellicule d'oxyde d'isolation par tranchée ST21 rectangulaire et annulaire (non représentée), définissant une région NR, est
formée, et la pellicule de silicium polycristallin PS21 est formée sur elle.
Une structure en coupe selon une ligne A-A sur la figure 19 correspond à
la figure 16.
Une partie de jonction PN, JP, dans une région de caisson, est
formée sous la pellicule d'oxyde d'isolation par tranchée ST21 (non repré-
sentée). Par conséquent, comme représenté sur la figure 19, il est effectif que la pellicule de silicium polycristallin PS21 soit formée le long de la
partie de jonction PN, JP.
<B-3. Fonction et effet>
Comme décrit ci-dessus, conformément au second mode de réa-
lisation de la présente inven-tion,-.ila---pellicule de silicium polycristallin PS21 est formée sur la pellicule d'oxyde d'isolation par tranchée ST21 pour recouvrir la partie de jonction PN, JP, de la région de caisson. Par conséquent, une région dans laquelle une couche de métal n'ayant pas
réagi reste sous la forme d'un métal résiduel, dans la formation de la cou-
che de siliciure, est restreinte à un emplacement situé au-dessus de la
pellicule d'oxyde d'isolation par tranchée ST21.
Par conséquent, également dans le cas o le métal résiduel est présent et o il diffuse à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST21, sous l'effet d'un traitement thermique dans le processus, il est possible de réduire une possibilité que le métal résiduel atteigne
une partie indésirable, par exemple la partie de jonction PN, JP. Il en ré-
sulte qu'on peut éviter qu'un siliciure soit formé dans la partie de jonction
PN, et on peut éviter qu'un courant de fuite de jonction soit généré.
<B-4. Variante> Bien qu'on ait décrit une structure dans laquelle le pellicule de silicium polycristallin PS21 est formée sur la pellicule d'oxyde d'isolation par tranchée ST21 qui est formée à une étape qui est la même que l'étape de formation de l'électrode de grille, une pellicule de silicium polycristallin épaisse ayant pratiquement la même épaisseur qu'une électrode de grille
ordinaire n'est pas exigée pour atténuer la pollution par des métaux.
Comme décrit en référence à la figure 6, la pellicule de silicium polycristallin PS2 pour l'électrode de grille est formée avec une épaisseur de 100 à 400 nm, alors qu'il suffit que la pellicule de silicium polycristallin PS21 formée sur la pellicule d'oxyde d'isolation par tranchée ST21 ait une
épaisseur d'environ 10 nm.
Pour réaliser une telle structure, il est préférable que la pelli-
cule de silicium polycristallin PS21 soit formée sur la pellicule d'oxyde d'isolation par tranchée ST21 à une étape séparée, avant ou après l'étape de formation de grille. Par une réduction d'une épaisseur, il est possible
d'atténuer une contrainte résiduelle dans la pellicule de silicium polycris-
tallin et il est possible de stabiliser sa caractéristique.
La figure 20 montre une structure d'un dispositif SOI 201 dans
lequel une pellicule de silicium polycristallin PS22 est formée sur la pelli-
cule d'oxyde d'isolation par tranchée ST21 à une étape séparée de l'étape
de formation de grille.
Les structures qui sont les mêmes que celles du dispositif SOI
200 décrit en référence à la figure 16 ont les mêmes numéros de réfé-
rence et une description répétitive sera omise.
La structure du dispositif SOI 201 diffère de celle du dispositif
SOI 200 par le fait que les régions NR et PR sont définies par une pelli-
cule d'oxyde d'isolation par tranchée ST211, une pellicule de silicium po-
lycristallin PS22 est formée sélectivement à partir d'un sommet de la pel-
licule d'oxyde d'isolation par tranchée ST211 jusqu'à celui d'une région de source-drain SD12, et un élément d'espacement de paroi latérale SW2 est formé sur une surface latérale de la pellicule de silicium polycristallin PS22. La pellicule de silicium polycristallin PS22 est formée de façon à avoir une épaisseur inférieure aux épaisseurs des électrodes de grille
GT11 et GT12.
En outre, comme représenté, également dans le cas o une lar-
geur de formation de la pellicule d'oxyde d'isolation par tranchée ST211 est faible, et la pellicule de silicium polycristallin PS22 fait saillie vers le haut à partir de la région de source-drain SD12 et est étendue, il n'y a aucun problème s'il est possible de réaliser une isolation électrique par
rapport à une région de transistor adjacente.
On a décrit ci-dessus le dispositif SOI 200 formé sur un substrat SOI 10. La figure 21 montre un dispositif massif 200A formé sur un subs-
trat en silicium massif 1.
Dans le dispositif massif 200A, une pellicule d'oxyde d'isolation par tranchée ST22 plus profonde est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST21. Du fait que d'autres structure sont les mêmes que celles du dispositif SOI 200 représenté sur la figure 16, les mêmes structures portent les mêmes numéros de référence et une
description répétitive sera omise.
<C. Troisième mode de réalisation> <C-1. Structure du dispositif>
On décrira un troisième mode de réalisation conforme à la pré-
sente invention en se référant aux figures 22 à 35.
La figure 22 est une coupe montrant une structure d'un disposi-
tif SOI 300 conforme au troisième mode de réalisation, et les structures qui sont les mêmes que celles du dispositif SOI 100 décrit en référence à
la figure 11 portent les mêmes numéros de référence et une description
répétitive sera omise. Pour la commodité, une pellicule isolante inter-
couche IZ et une partie de contact CH ne sont pas représentées.
Dans le dispositif SOI 300, une pellicule de silicium polycristallin PS31 (une pellicule de silicium polycristallin interne) est enterrée à titre
de matériau de piégeage dans une pellicule d'oxyde d'isolation par tran-
chée ST31 formée sur une partie de jonction PN, JP, d'une région de
caisson, et est utilisée à titre de site de piégeage pour un métal résiduel.
Plus précisément, la pellicule de silicium polycristallin PS31
ayant une épaisseur d'environ 50 nm (500 angstroms) est dans une posi-
tion d'une pellicule d'oxyde d'isolation par tranchée ST31 représentée sur la figure 22, qui correspond à un sommet d'une partie de jonction PN, JP, d'une région de caisson de type P, WR11, et d'une région de caisson de type N, WR12, dans une couche SOI 3, à cheval sur les deux régions de caisson.
On voit que la pellicule de silicium polycristallin PS31 est effec-
tivement formée le long de la partie de jonction PN, JP, de la même ma-
nière que la pellicule de silicium polycristallin PS21 décrite en référence à
la figure 19.
On a décrit ci-dessus le dispositif SOI 300 formé sur un substrat SOI 10. La figure 23 montre un dispositif massif 300A formé sur un subs-
trat en silicium massif 1.
Dans le dispositif massif 300A, une pellicule d'oxyde d'isolation par tranchée ST32 plus profonde est formée à la place de la pellicule
d'oxyde d'isolation par tranchée ST31, et une pellicule de silicium poly-
cristallin PS32 (une pellicule de silicium polycristallin interne) est formée dans une position correspondant au sommet de la partie de jonction PN, JP, dans la pellicule d'oxyde d'isolation par tranchée ST32, à cheval sur
les deux régions de caisson. Du fait que d'autres structures sont les mê-
mes que celles du dispositif SOI 300 représenté sur la figure 22, les mê-
mes structures portent les mêmes numéros de référence et une descrip-
tion répétitive sera omise.
<C-2. Fonction et effet> Avec une telle structure, même si la couche de métal n'ayant pas réagi reste sous la forme d'un forme résiduel sur la pellicule d'oxyde d'isolation par tranchée ST31 dans la formation de la couche de siliciure, et diffuse dans la pellicule d'oxyde d'isolation par tranchée ST31 sous l'effet du traitement thermique dans le processus, elle atteint la couche de
silicium polycristallin PS31 et réagit alors avec la pellicule de silicium po-
lycristallin PS31 pour former le siliciure. Par conséquent, il est possible d'éviter que le métal résiduel atteigne la partie de jonction PN, JP, de la région de caisson dans la couche SOI 3. En outre, il est possible d'éviter que le métal résiduel atteigne la partie de jonction PN dans la couche SOI 3, par exemple la partie de jonction de la région de caisson de type P, WR11, et de la région de source-drain SD11, et la partie de jonction de la
région de caisson de type N, WR12, et de la région de source-drain SD12.
Il en résulte qu'il est possible d'éviter que le siliciure soit formé dans la partie de jonction PN et il est possible d'éviter qu'un courant de fuite de
jonction soit généré.
<C-3. Procédé de fabrication> Un procédé de fabrication du dispositif SOI 300 représenté sur la figure 22 est fondamentalement le même que le procédé de fabrication du dispositif SOI 100 décrit en référence aux figures 1 à 11. Une étape pour former une pellicule de silicium polycristallin PS31 après l'oxydation d'une paroi interne d'une tranchée TR1 et avant le remplissage par une pellicule d'oxyde OX2, est ajoutée à l'étape représentée sur la figure 3. A cette étape, la tranchée TR1 est remplie avec une pellicule de silicium polycristallin, une pellicule de silicium polycristallin en excès est enlevée par attaque anisotrope par voie sèche, et la pellicule de silicium polycristallin reste seulement sur le côté inférieur de la tranchée TR1, de
façon à former la pellicule de silicium polycristallin PS31.
Ensuite, une partie supérieure de la pellicule de silicium poly-
cristallin PS31 est remplie avec une pellicule d'oxyde, de façon à pouvoir obtenir une pellicule d'oxyde d'isolation par tranchée ST31. Une pellicule d'oxyde d'isolation par tranchée ST32 est formée de la même manière. Le procédé de fabrication mentionné ci-dessus sera décrit davantage dans
un quatrième mode de réalisation qu'on décrira ci-dessous.
En outre, des étapes à accomplir après la formation de la pelli-
cule d'oxyde d'isolation par tranchée ST31 sont les mêmes que celles du
procédé de fabrication du dispositif SOI 100 décrit en référence aux figu-
res 5 à 11. A une étape de formation d'une couche de siliciure SS1 et en-
suite d'enlèvement d'une couche de métal n'ayant pas réagi, une opéra-
tion d'attaque peut être accomplie une seule fois, de la même manière
que dans la technique classique.
<C-4. Première variante>
Pour obtenir les mêmes fonctions et effets que ceux du disposi-
tif SOI 300 représenté sur la figure 22, il est également possible d'em-
ployer une structure d'un dispositif SOI 301 représenté sur la figure 24.
Le dispositif SOI 301 représenté sur la figure 24 est fondamen-
talement identique au dispositif SOI 100 décrit en référence à la figure 11, à l'exception du fait qu'une pellicule d'oxyde d'isolation par tranchée ST33 ayant une pellicule de silicium polycristallin PS33 est formée à titre de matériau de piégeage à l'intérieur, à la place de la pellicule d'oxyde d'isolation par tranchée ST11. En outre, les structures identiques à celles
du dispositif SOI 100 ont les mêmes numéros de référence et une des-
cription répétitive sera omise.
La figure 24 montre une partie correspondant à la région NR dans le dispositif SOI 100 représenté sur la figure 11. Par commodité, une pellicule isolante inter-couche IZ et une partie de contact CH ne sont pas représentées. La pellicule d'oxyde d'isolation par tranchée ST33 représentée sur la figure 24 est constituée d'une pellicule d'oxyde inférieure 331, d'une pellicule de silicium polycristallin PS33 et d'une pellicule d'oxyde
supérieure 332 qui sont formées séquentiellement sur le côté de la pelli-
cule d'oxyde enterrée 2, et d'un élément d'espacement 333 consistant en une pellicule d'oxyde formé sur leurs surfaces latérales. La pellicule
d'oxyde d'isolation par tranchée ST33 est formée de façon à remplir prati-
quement une surface de la couche SOI 3, et une surface supérieure de la
pellicule d'oxyde supérieure 332 est à nu à la surface de la couche SOI 3.
On voit qu'il est efficace que la pellicule de silicium polycristal-
lin PS33 soit effectivement formée le long d'une partie de jonction PN, JP,
de la même manière que la pellicule de silicium polycristallin PS21 dé-
crite en référence à la figure 19.
La pellicule d'oxyde d'isolation par tranchée ST33 contient donc à l'intérieur la pellicule de silicium polycristallin PS33. Par conséquent, même si une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST33 dans la formation d'une couche de siliciure et diffuse à l'intérieur de la pellicule
d'oxyde d'isolation par tranchée ST33 sous l'effet d'un traitement thermi-
que dans un processus, elle atteint la pellicule de silicium polycristallin PS33 et réagit ensuite avec la pellicule de silicium polycristallin PS33 pour former un siliciure. Il est donc possible d'éviter que le métal résiduel atteigne la partie de jonction PN, JP, d'une région de caisson dans la
couche SOI 3.
On décrira ci-dessous un procédé de fabrication du dispositif
SOI 301 en se référant aux figures 25 à 27.
A une étape représentée sur la figure 25, en premier lieu, on prépare un substrat SOI 10A dans lequel une pellicule d'oxyde enterrée 2
et une couche SOI 31 sont formées sur un substrat en silicium 1. La cou-
che SOI 31 a une épaisseur correspondant à une épaisseur d'une région de caisson présente sous la pellicule d'oxyde d'isolation par tranchée ST33. Une pellicule d'oxyde OX4 ayant une épaisseur de 20 à 50 nm (200 à 500 angstrôms) est formée sur la couche SOl 31 par oxydation thermique à une température de 700 à 1000 C. En outre, la pellicule de silicium polycristallin PS33 ayant une épaisseur de 30 à 60 nm (300 à 600 angstrôms) est formée sur la pellicule d'oxyde OX4 à une température de 600 à 800 C par un procédé CVD, et en outre une pellicule d'oxyde OX5 ayant une épaisseur de 30 à 80 nm (300 à 800 angstrôms) est formée sur la pellicule de silicium polycristallin PS33 à une température de 600 à
800 C, par le procédé CVD.
Ensuite, un masque de matière de réserve R15 est formé sélec-
tivement sur la pellicule d'oxyde OX5 en correspondance avec une posi-
tion à laquelle la pellicule d'oxyde d'isolation par tranchée ST33 doit être formée, et la pellicule d'oxyde OX5, la pellicule de silicium polycristallin
PS33 et la pellicule d'oxyde OX4 dans des parties qui ne sont pas recou-
vertes par le masque de matière de réserve R15 sont enlevées par atta-
que. Il en résulte que la pellicule d'oxyde inférieure 331, la pellicule de silicium polycristallin PS33 et la pellicule d'oxyde supérieure 332 sont formées sur la couche SOl 31. A une étape représentée sur la figure 26, la pellicule d'oxyde inférieure 331, la pellicule de silicium polycristallin
PS33 et la pellicule d'oxyde supérieure 332 sont recouvertes par une pel-
licule d'oxyde formée par le procédé CVD, et cette même pellicule d'oxyde est enlevée par attaque anisotrope jusqu'à ce que la couche SOl 31 soit à nu. Par conséquent, une élément d'espacement 333 consistant en une pellicule d'oxyde est formé sur des surfaces latérales de la pellicule d'oxyde inférieure 331, de la pellicule de silicium polycristallin PS33 et de la pellicule d'oxyde supérieure 332, de façon à obtenir la pellicule d'oxyde
d'isolation par tranchée ST33.
Ensuite, à une étape représentée sur la figure 27, la couche SOl
31 est soumise à une opération de croissance épitaxiale à une tempéra-
ture de 500 à 1200 C pour former la couche SOl 3. Par conséquent, il est
possible d'obtenir une structure dans laquelle la pellicule d'oxyde d'isola-
tion par tranchée ST33 est enterrée dans la surface de la couche SOl 3.
Il suffit de faire croître la couche SOl 31 jusqu'à une hauteur telle qu'une surface supérieure de la pellicule d'oxyde supérieure 332
dans la pellicule d'oxyde d'isolation par tranchée ST33 soit à nu à la sur-
face de la couche SOl 3. Après la croissance de la couche SOl 31 de fa-
çon à enterrer complètement la pellicule d'oxyde d'isolation par tranchée ST33, la surface supérieure de la pellicule d'oxyde supérieure 332 peut
être mise à nu à la surface de la couche SOl 3 par aplanissement.
Il est également possible d'employer une structure dans laquelle la surface supérieure de la pellicule d'oxyde supérieure 332 est à nu à la surface de la couche SOl 3, et en outre, la pellicule d'oxyde supérieure
332 fait saillie de 30 à 50 nm à partir de la surface de la couche SOl 3.
Bien que des étapes suivantes soient fondamentalement les mêmes que cellesdu procédé de fabrication du dispositif SOl 100 décrit en référence aux figures 5 à 11, on peut effectuer l'attaque une seule fois
à une étape de formation d'une couche de siliciure SS1, et on peut en-
suite enlever une couche de métal n'ayant pas réagi, de la même manière
que dans la technique classique.
<C-5. Seconde variante>
Pour obtenir les mêmes fonctions et effets que ceux du disposi-
tif SOl 300 représenté sur la figure 22, il est également possible d'em-
ployer une structure d'un dispositif SOl 302 représenté sur la figure 28.
Le dispositif SOl 302 représenté sur la figure 28 est fondamen-
talement identique à dispositif SOl 100 décrit en référence à la figure 11, à l'exception du fait qu'une pellicule d'oxyde d'isolation par tranchée ST34 est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST11. En outre, les structure qui sont les mêmes que celles du dispositif
SOl 100 portent les mêmes numéros de référence et une description ré-
pétitive sera omise. La figure 28 montre une partie correspondant à la ré-
gion NR dans le dispositif SOl 100 représenté sur la figure 11. Par com-
modité, une pellicule isolante inter-couche IZ et une partie de contact CH
ne sont pas représentées.
La pellicule d'oxyde d'isolation par tranchée ST34 représentée sur la figure 28 est constituée d'une pellicule d'oxyde inférieure 331, d'une pellicule de silicium polycristallin PS33 et d'une pellicule d'oxyde
supérieure 332 qui sont formées séquentiellement sur le côté de la pelli-
cule d'oxyde enterrée 2, et d'une pellicule d'oxyde 343 formée sur une surface latérale de la pellicule de silicium polycristallin PS33. La pellicule
d'oxyde d'isolation par tranchée ST34 est formée de façon à être prati-
quement enterrée dans une surface de la couche SOl 3, et une surface supérieure de la pellicule d'oxyde supérieure 332 est à nu à la surface de la couche SOI 3. La pellicule d'oxyde d'isolation par tranchée ST34 ayant une telle structure a des fonctions et effets qui sont les mêmes que ceux de la pellicule d'oxyde d'isolation par tranchée ST33 représentée sur la figure 24. On décrira ci-dessous un procédé de fabrication du dispositif
SOI 302 en se référant aux figures 29 à 31.
En premier lieu, on obtient par l'étape décrite en référence à la figure 25 une structure dans laquelle la pellicule d'oxyde inférieure 333, la pellicule de silicium polycristallin PS33 et la pellicule d'oxyde supérieure 332 sont formées sur la couche SOI 31. Ensuite, on forme la pellicule d'oxyde 343 par oxydation thermique sur la surface latérale de la pellicule
de silicium polycristallin PS33.
A ce moment, on forme également une pellicule d'oxyde OX6 sur
la surface de la couche SOI 31, et on l'enlève ensuite par attaque aniso-
trope à une étape. représentée sur la figure 30, de façon à obtenir la pelli-
cule d'oxyde d'isolation par tranchée ST34. Bien qu'une partie formant une protubérance en direction de l'extérieur de la pellicule d'oxyde 343 soit également attaquée par l'attaque anisotrope, au moins une partie formant une protubérance en direction de l'intérieur reste légèrement, de façon fiable. On peut donc maintenir l'isolation de la pellicule de silicium
polycristallin PS33.
Ensuite, à une étape représentée sur la figure 31, on fait croître par épitaxie la couche SOI 31 à une température de 500 à 1200 C, pour former la couche SOI 3. Par conséquent, il est possible d'obtenir une structure dans laquelle la pellicule d'oxyde d'isolation par tranchée ST34
est enterrée dans la surface de la couche SOI 3.
La croissance épitaxiale de la couche SOI 31 est la même que celle dans le procédé de fabrication du dispositif SOI 301. En outre, du fait que des étapes suivantes sont également les mêmes que celles dans
le procédé de fabrication du dispositif SOI 301, la description sera omise.
Dans les dispositifs SOI 300 à 302 décrits ci-dessus, les pelli-
cules de silicium polycristallin PS31 et PS33 dans les pellicules d'oxyde d'isolation par tranchée ST31, ST33 et ST34 n'ont pas particulièrement une structure dans laquelle une impureté est introduite. Cependant, une impureté ayant une concentration élevée peut être introduite dans les pellicules de silicium polycristallin PS31 et PS33, pour avoir une propriété conductrice. Dans ce cas, un potentiel électrique de la pellicule de silicium polycristallin dans une région NMOS correspond à un potentiel de masse (GND), et un potentiel électrique de la pellicule de silicium polycristallin
dans une région PMOS correspond à un potentiel de source. Par consé-
quent, il est possible d'éviter qu'une couche de déplétion soit étendue vers l'extérieur de régions définies par les pellicules d'oxyde d'isolation par tranchée ST31, ST33 et ST34. On peut donc réaliser une isolation électrique entre des éléments. Une telle structure d'électrode est similaire à une structure d'isolation par blindage de champ. Alors que la structure d'isolation par blindage de champ est formée sur une surface principale d'une couche de semiconducteur, les pellicules d'oxyde d'isolation par tranchée ST31, ST33 et ST34 sont formées dans la surface de la couche
SOI.
En outre, en employant la structure mentionnée ci-dessus, il est possible d'atténuer un courant de fuite de jonction entre une région de sourcedrain et un caisson sur une interface de paroi latérale de pellicule d'oxyde d'isolation, qui est un problème spécifique à la pellicule d'oxyde
d'isolation par tranchée.
<C-6. Troisième variante> Pour obtenir des fonctions et effets qui sont les mêmes que ceux du dispositif SOI 300 représenté sur la figure 22, il est également possible d'employer une structure d'un dispositif SOI 303 représenté sur
la figure 32.
Le dispositif SOI 303 représenté sur la figure 32 est fondamen-
talement identique au dispositif SOI 100 décrit en référence à la figure 11, à l'exception du fait qu'une pellicule d'oxyde d'isolation par tranchée ST35 est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST11. En outre, les structures qui sont les mêmes que celles du dispositif
SOI 100 ont les mêmes numéros de référence et une description répéti-
tive sera omise. La figure 32 montre une partie correspondant à la région NR dans le dispositif SOI 100 représenté sur la figure 11. Par commodité, une pellicule isolante inter-couche IZ et une partie de contact CH ne sont pas représentées. La pellicule d'oxyde d'isolation par tranchée ST35 représentée sur la figure 32 est constituée d'une pellicule d'oxyde inférieure 331, d'une pellicule de nitrure SN2 (une pellicule de nitrure interne) et d'une pellicule d'oxyde supérieure 332, qui sont formées séquentiellement sur le côté de la pellicule d'oxyde enterrée 2. La pellicule d'oxyde d'isolation par tranchée ST35 est formée de façon à être pratiquement enterrée dans une surface de la couche SOI 3, et une surface supérieure de la pellicule
d'oxyde supérieure 332 est à nu à la surface de la couche SOI 3.
Ainsi, la pellicule d'oxyde d'isolation par tranchée ST35 contient
la pellicule de nitrure SN2 à l'intérieur. Par conséquent, même si une cou-
che de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST35 dans la formation d'une couche de siliciure et diffuse dans la pellicule d'oxyde d'isolation par tranchée ST35 sous l'effet d'un traitement thermique dans un processus,
elle atteint la pellicule de nitrure SN2, et la pellicule de nitrure SN2 em-
pêche ensuite le métal résiduel d'être diffusé plus loin. Par conséquent, il est possible d'éviter que le métal résiduel atteigne la partie de jonction
PN, JP, d'une région de caisson dans la couche SOI 3.
En outre, la pellicule de nitrure SN2 devant être une pellicule isolante est formée à la place de la pellicule de silicium polycristallin
PS33 sur les pellicules d'oxyde d'isolation par tranchée ST33 et ST34 re-
présentées sur les figures 24 et 28. Par conséquent, dans le cas o la pellicule de nitrure SN2 doit être enterrée dans une surface de la couche SOI 3, il n'est pas nécessaire d'isoler la pellicule de silicium polycristallin PS33 avec l'élément d'espacement 333 consistant en une pellicule d'oxyde ou la pellicule d'oxyde 343, à la différence des pellicules d'oxyde d'isolation par
tranchée ST33 et ST34. Un processus de fabrication peut donc être simplifié.
On voit qu'il est efficace que la pellicule de nitrure SN2 soit formée le long de la partie de jonction PN, JP, de la même manière que la
pellicule de silicium polycristallin PS21 décrite en référence à la figure 19.
En outre, la pellicule de nitrure SN2 est formée uniformément avec une épaisseur de 30 à 60 nm, de la même manière que la pellicule de silicium polycristallin PS33. Par conséquent, même si la pellicule de nitrure SN2 est chauffée par un traitement thermique dans le processus ou pendant la formation de la couche de siliciure, il est possible d'éviter une augmentation d'une contrainte thermique. De ce fait, il est possible
d'éviter que des défauts cristallins soient formés dans une couche de sili-
cium qui se trouve au voisinage d'une extrémité d'un transistor. Une ca-
ractéristique de dispositif n'est donc pas dégradée.
On décrira ci-dessous un procédé de fabrication du dispositif
SOI 303 en se référant aux figures 33 à 35.
En premier lieu, à une étape représentée sur la figure 33, on prépare un substrat SOI 10A dans lequel une pellicule d'oxyde enterrée 2
et une couche SOI 31 sont formées sur un substrat en silicium 1. La cou-
che SOI 31 a une épaisseur correspondant à une épaisseur d'une région de caisson présente sous la pellicule d'oxyde d'isolation par tranchée ST35. Une pellicule d'oxyde OX4 ayant une épaisseur de 20 à 50 nm (200 à 500 angstrôms) est formée sur la couche SOI 31 par oxydation thermique à une température de 700 à 1000 C. En outre, la pellicule de nitrure SN2 ayant une épaisseur de 30 à 60 nm (300 à 600 angstrOms) est formée sur la pellicule d'oxyde OX4 à une température de 500 à 800 C par un procédé CVD, et de plus, une pellicule d'oxyde OX5 ayant une
épaisseur de 30 à 80 nm (300 à 800 angstrôms) est formée sur la pelli-
cule de nitrure SN2 à une température de 600 à 800 C par le procédé CVD.
Ensuite, un masque de matière de réserve R16 est formé sélec-
tivement sur la pellicule d'oxyde OX5 en correspondance avec une posi-
tion à laquelle la pellicule d'oxyde d'isolation par tranchée ST35 doit être
formée, et la pellicule d'oxyde OX5, la pellicule de nitrure SN2 et la pelli-
cule d'oxyde OX4 dans des parties qui ne sont pas recouvertes par le
masque de matière de réserve R16 sont enlevées par attaque.
Il en résulte qu'on obtient la pellicule d'oxyde d'isolation par
tranchée ST35, comme représenté sur la figure 34, constituée de la pelli-
cule d'oxyde inférieure 331, de la pellicule de nitrure SN2 (pellicule de nitrure interne) et de la pellicule d'oxyde supérieure 332 sur la couche
SOI 31.
Ensuite, à une étape représentée sur la figure 35, la couche SOI 31 est soumise à une croissance épitaxiale à une température de 500 à 1200 C pour former la couche SOI 3. Par conséquent, il est possible d'obtenir une structure dans laquelle la pellicule d'oxyde d'isolation par
tranchée ST35 est enterrée dans la surface de la couche SOI 3.
La croissance épitaxiale de la couche SOI 31 est la même que celle dans le procédé de fabrication du dispositif SOI 301. En outre, du fait que des étapes suivantes sont également les mêmes que celles dans
* le procédé de fabrication du dispositif SOI 301, la description sera omise.
Si les pellicules d'oxyde d'isolation par tranchée ST33 à ST35 dans les dispositifs SOI 301 à 303 décrits ci-dessus sont formées sur un
substrat en silicium massif, on voit clairement qu'il est possible de réali-
ser un dispositif massif.
Au lieu de former les pellicules d'oxyde d'isolation par tranchée ST33 à ST35 sur le substrat en silicium pour faire croître par épitaxie la couche SOI 31, par le procédé de fabrication envisagé ci-dessus, le substrat en silicium peut être formé par croissance épitaxiale. Dans ce cas, il est préférable qu'une épaisseur de chaque couche constituant les pellicules d'oxyde d'isolation par tranchée ST33 à ST35 soit augmentée si nécessaire. <D. Quatrième mode de réalisation> <D-1. Structure du dispositif>
On décrira un quatrième mode de réalisation conforme à la pré-
sente invention en se référant aux figures 36 à 40.
La figure 36 est une coupe montrant une structure d'un disposi-
tif SOI 400 conforme au quatrième mode de réalisation, et le dispositif SOI 400 représenté sur la figure 36 est fondamentalement identique au dispositif SOI 100 décrit en référence à la figure 11, à l'exception du fait qu'une pellicule d'oxyde d'isolation par tranchée ST41 est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST11. En outre, les structures qui sont les mêmes que celles du dispositif SOI 100 ont les
mêmes numéros de référence et une description répétitive sera omise.
Par commodité, une pellicule isolante inter-couche IZ et une partie de
contact CH ne sont pas représentées.
La pellicule d'oxyde d'isolation par tranchée ST41 représentée sur la figure 36 a une pellicule d'oxyde de paroi interne 411 formée sur une paroi interne d'une tranchée TR41 établie dans une surface d'une couche SOI 3, une pellicule de silicium polycristallin PS41 pour constituer un matériau de piégeage, qui est formée de façon à remplir complètement la tranchée TR41 entourée par la pellicule d'oxyde de paroi interne 411, et une pellicule d'oxyde supérieure 412 formée sur la pellicule de silicium polycristallin PS41 pour entourer la pellicule de silicium polycristallin PS41, conjointement à la pellicule d'oxyde de paroi interne 411, pour ainsi
isoler électriquement la pellicule de silicium polycristallin PS41.
La pellicule d'oxyde d'isolation par tranchée ST41 est formée de façon à être pratiquement enterrée dans la surface de la couche SOI 3, et une surface supérieure de la pellicule d'oxyde 412 est à nu à la surface
de la couche SOI 3.
On voit qu'il est efficace que la pellicule de silicium polycristal-
lin PS41 soit formée le long d'une partie de jonction PN, JP, de la même
manière que la pellicule de silicium polycristallin PS21 décrite en réfé-
rence à la figure 19.
<D-2. Procédé de fabrication> On décrira ci-dessous un procédé de fabrication du dispositif
SOI 400 en se référant aux figures 37 à 39.
Par une étape identique à l'étape décrite en référence à la fi-
gure 1, en premier lieu, on forme une pellicule d'oxyde OX1 (une pellicule d'oxyde de plage) ayant une épaisseur de 10 à 30 nm, une pellicule de
silicium polycristallin PS1 ayant une épaisseur de 10 à 100 nm et une pel-
licule de nitrure SN1 ayant une épaisseur de 30 à 200 nm, sur la couche
SOI 3 d'un substrat SOI 10, comme représenté sur la figure 37.
Ensuite, un masque de matière de réserve est soumis à une opération de formation de motif conformément à un motif de la pellicule d'oxyde d'isolation par tranchée ST41, et la pellicule de nitrure SN1 et la pellicule de silicium polycristallin PS1 sont enlevées sélectivement par attaque par voie sèche ou attaque par voie humide. Ensuite, le masque de matière de réserve est enlevé et la couche SOI 3 est alors soumise à une attaque de formation de tranchée en utilisant la pellicule de nitrure SN1 à
titre de masque d'attaque. La tranchée TR41 est ainsi formée.
Ensuite, à une étape représentée sur la figure 38, une paroi in-
terne de la tranchée TR41 est soumise à une oxydation thermique pour former une pellicule d'oxyde de paroi interne 411 ayant une épaisseur d'environ 20 nm (200 angstrôms). Ensuite, la pellicule de nitrure SN1 et la
pellicule de silicium polycristallin PS1 sont enlevées.
A ce moment, la tranchée TR41 a une profondeur d'environ 100
nm (1000 angstroms).
Ensuite, la tranchée TR41 est remplie avec la pellicule de sili-
cium polycristallin PS41, formée par exemple par un procédé CVD.
Ensuite, à une étape représentée sur la figure 39, la pellicule de
silicium polycristallin PS41 formée sur la couche SOI 3 est polie et apla-
nie par un traitement CMP, pour laisser la pellicule de silicium polycristal-
lin PS41 seulement dans la tranchée TR41. A ce moment, la pellicule
d'oxyde OX1 formée sur la couche SOI 3 est enlevée conjointement.
Ensuite, une pellicule d'oxyde OX6 ayant une épaisseur de 2 à 4
nm (20 à 40 angstroms) est formée sur la surface entière. Ensuite, la pel-
licule d'oxyde supérieure 412 est formée avec la pellicule d'oxyde OX6 restant seulement sur la pellicule de silicium polycristallin PS. On obtient donc la pellicule d'oxyde d'isolation par tranchée ST41. La pellicule de silicium polycristallin PS41 obtenue par une telle étape a une épaisseur
d'environ 80 nm (800 angstrôms).
Des étapes suivantes sont fondamentalement les mêmes que
celles dans le procédé de fabrication du dispositif SOI 100 décrit en réfé-
rence aux figures 5 à 11. Cependant, à une étape de formation d'une cou-
che de siliciure SS1 et ensuite d'enlèvement d'une couche de métal n'ayant pas réagi, I'attaque peut être effectuée une seule fois, de la
même manière que dans la technique classique.
Bien qu'on ait décrit ci-dessus le dispositif SOI 400 formé sur le substrat SOI 10, la figure 40 montre un dispositif massif 400A formé sur
un substrat en silicium massif 1.
Dans le dispositif massif 400A, une pellicule d'oxyde d'isolation par tranchée ST42 plus profonde est formée à la place de la pellicule
d'oxyde d'isolation par tranchée ST41.
La pellicule d'oxyde d'isolation par tranchée ST42 a une pelli-
cule d'oxyde de paroi interne 421 formée sur une paroi interne d'une tran-
chée TR42 formée dans la surface de la couche SOI 3, une pellicule de silicium polycristallin PS42 formée de façon à remplir complètement la tranchée TR42, entourée par la pellicule d'oxyde de paroi interne 421, et une pellicule d'oxyde supérieure 422 formée sur la pellicule de silicium
polycristallin PS42 de façon à entourer la pellicule de silicium polycristal-
lin PS42 conjointement à la pellicule d'oxyde de paroi interne 421, pour
ainsi isoler électriquement la pellicule de silicium polycristallin PS42.
Du fait que d'autres structures sont les mêmes que celles du dispositif SOI 400 représenté sur la figure 36, les mêmes structures ont
les mêmes numéros de référence et une description répétitive sera omise.
<D-3. Fonction et effet> Comme décrit ci-dessus, la pellicule d'oxyde d'isolation par tranchée ST41 comporte à l'intérieur la pellicule de silicium polycristallin PS41, dans une position correspondant à un sommet d'une partie de
jonction PN, JP, d'une région de caisson de type P, WR11, et d'une ré-
gion de caisson de type N, WR12, dans la couche SOI 3, à cheval sur les deux régions de caisson. Par conséquent, la pellicule d'oxyde d'isolation par tranchée ST41 a la même fonction que la pellicule d'oxyde d'isolation par tranchée ST31 conforme au troisième mode de réalisation. De plus, il
est possible d'augmenter une épaisseur de la pellicule de silicium poly-
cristallin PS41. Par conséquent, la fonction d'un site de piégeage peut
être encore renforcée.
<E. Cinquième mode de réalisation> <E-1. Structure du dispositif>
On décrira un cinquième mode de réalisation de la présente in-
vention en se référant aux figures 41 à 44.
La pellicule d'oxyde d'isolation par tranchée ST41 du dispositif SOI 400 décrit dans le quatrième mode de réalisation est une pellicule
d'isolation partielle au-dessous de laquelle se trouvent la région de cais-
son de type P, WR1, et la région de caisson de type N, WR12, et elle n'isole pas complètement des éléments les uns des autres au point de vue électrique. On a utilisé récemment une pellicule d'oxyde d'isolation par
tranchée formée de manière continue avec une région d'isolation com-
plète qui pénètre à travers la couche SOI 3 pour atteindre la pellicule d'oxyde enterrée 2, et une région d'isolation partielle qui ne pénètre pas à
travers la couche SOI 3 mais laisse subsister une région de caisson au-
dessous. Une telle pellicule d'oxyde d'isolation est appelée dans certains
cas une pellicule d'oxyde d'isolation combinée.
Dans le cinquième mode de réalisation conforme à la présente invention, on décrira un dispositif SOI 500 ayant une pellicule de silicium polycristallin PS51 (pellicule de silicium polycristallin interne) dans une pellicule d'oxyde d'isolation par tranchée ST51 devant être une pellicule
d'oxyde d'isolation combinée.
La figure 41 est une coupe montrant une structure du dispositif SOI 500 conforme au cinquième mode de réalisation, et le dispositif SOI
500 représenté sur la figure 41 est fondamentalement identique au dispo-
sitif SOI 100 décrit en référence à la figure 11, à l'exception du fait qu'une pellicule d'oxyde d'isolation par tranchée ST51 est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST11. En outre, les structures qui sont les mêmes que celles du dispositif SOI 100 portent les
mêmes numéros de référence et une description répétitive sera omise.
Par commodité, une pellicule isolante inter-couche IZ et une partie de
contact CH ne sont pas représentées.
La pellicule d'oxyde d'isolation par tranchée ST51 représentée sur la figure 41 a une pellicule d'oxyde de paroi interne 511 formée sur une paroi interne d'une tranchée TR51 formée dans une surface d'une
couche SOI 3, une pellicule de silicium polycristallin PS51 devant consti-
tuer un matériau de piégeage, qui est formée partiellement dans la tran-
chée TR51 entourée par la pellicule d'oxyde de paroi interne 511, et une pellicule d'oxyde supérieure 512 formée de façon à recouvrir la pellicule
de silicium polycristallin PS51 et entourant la pellicule de silicium poly-
cristallin PS51 conjointement à la pellicule d'oxyde de paroi interne 511,
pour ainsi isoler électriquement la pellicule de silicium polycristallin PS51.
La tranchée TR51 est constituée d'une tranchée TR511 (tran-
chée partielle) qui ne pénètre pas à travers la couche SOI 3 et qui est formée de façon à laisser au-dessous une région de caisson de type P, WR11, et une région de caisson de type N, WR12, et d'une tranchée TR512 (tranchée complète) formée de façon à atteindre une pellicule
d'oxyde enterrée 2 à travers la couche SOI 3 et ayant une forme de sec-
tion plus petite que celle de la tranchée TR511.
La pellicule de silicium polycristallin PS51 remplit complètement la tranchée TR512, elle est étendue au-dessus d'une face de fond de la tranchée TR511 et elle a une section en forme de T.
La pellicule de silicium polycristallin PS51 ne remplit pas com-
plètement la tranchée TR511, et une région résiduelle dans la tranchée
TR511 est complètement remplie par la pellicule d'oxyde supérieure 512.
La pellicule d'oxyde supérieure 512 fait légèrement saillie vers la couche
SOI 3 à partir d'une surface de celle-ci.
<E-2. Procédé de fabrication> On décrira ci-dessous un procédé de fabrication du dispositif SOI 500 en se référant aux figures 42 à 44 Par une étape qui est la même que celle décrite en référence à
la figure 1, en premier lieu, on forme une pellicule d'oxyde OX1 (une pel-
licule d'oxyde de plage) ayant une épaisseur de 10 à 30 nm, une pellicule de silicium polycristallin PS1 ayant une épaisseur de 10 à 100 nm et une
pellicule de nitrure SN1 ayant une épaisseur de 30 à 200 nm, sur la cou-
che SOI 3 d'un substrat SOI 10, comme représenté sur la figure 42.
Ensuite, on soumet un masque de matière de réserve à une opération de définition de motif conformément à un motif de la pellicule
d'oxyde d'isolation par tranchée ST51 vue en plan, et on enlève sélecti-
vement la pellicule de nitrure SN1 et la pellicule de silicium polycristallin PS1, par attaque par voie sèche ou attaque par voie humide. Ensuite, on enlève le masque de matière de réserve et on soumet ensuite la couche SOI 3 à une attaque de formation de tranchée, en utilisant la pellicule de
nitrure SN1 à titre de masque d'attaque. La tranchée TR511 est ainsi for-
mée. La tranchée TR511 est une tranchée partielle qui est formée en lais-
sant au-dessous la couche SOI 3 qui deviendra ultérieurement la région
de caisson de type P, WR11, et la région de caisson de type N, WR12.
Ensuite, à une étape représentée sur la figure 43, la tranchée
TR511 est remplie avec un masque de matière de réserve R17 dans le-
quel une partie correspondant à la tranchée TR512 est une ouverture.
Une partie de fond de la tranchée TR511 est attaquée davantage en utili-
sant le masque de matière de réserve R17, pour former ainsi la tranchée
TR512 atteignant la pellicule d'oxyde enterrée 2. On obtient donc la tran-
chée TR51.
Ensuite, après avoir enlevé le masque de matière de réserve R17, on effectue une oxydation thermique d'une paroi interne de la tran- chée TR51 pour former la pellicule d'oxyde de paroi interne 511 ayant une
épaisseur d'environ 20 nm (200 angstroms), et la pellicule de silicium po-
lycristallin PS51 ayant une épaisseur d'environ 50 à 80 nm (500 à 800 angstrôms) sur la totalité de la surface, par exemple par un procédé CVD,
pour ainsi remplir complètement la tranchée TR512 comportant la pelli-
cule d'oxyde de paroi interne 511, et recouvrir la paroi interne de la tran-
chée 511, à une étape représentée sur la figure 44.
Ensuite, un masque de matière de réserve R18 pour restreindre une région de formation pour la pellicule de silicium polycristallin PS51 sur la face de fond de la tranchée TR511, est formé sur la pellicule de silicium polycristallin PS51, et la pellicule de silicium polycristallin PS51
en excès est enlevée en utilisant le masque de matière de réserve R18.
En restreignant la région de formation pour la pellicule de sili-
cium polycristallin PS51, il est possible de recouvrir complètement la pel-
licule de silicium polycristallin PS51 dans la tranchée TR511, à travers la
pellicule d'oxyde supérieure 512 qui sera formée ultérieurement. Par con-
séquent, il est possible d'isoler de manière fiable la pellicule de silicium
polycristallin PS51.
Après l'enlèvement du masque de matière de réserve R18, une
pellicule d'oxyde est formée par exemple par le procédé CVD, pour rem-
plir complètement la région résiduelle dans la tranchée TR511, et elle est ensuite polie et aplanie par un traitement CMP, en utilisant une pellicule de nitrure SN1 à titre d'élément d'arrêt. La pellicule de nitrure SN1 etla pellicule de silicium polycristallin PS1 sont ensuite enlevées par attaque
par voie humide ou attaque par voie sèche. La pellicule d'oxyde d'isola-
tion par tranchée ST51 est ainsi formée.
Bien que des étapes suivantes soient fondamentalement les mêmes que celles du procédé de fabrication du dispositif SOI 100 décrit en référence aux figures 5 à 11, une étape de formation d'une couche de siliciure SS1 et ensuite d'enlèvement d'une couche de métal n'ayant pas
réagi, peut être accomplie par attaque en une seule fois, de la même ma-
nière que dans la technique classique.
<E-3. Fonction et effet>
Ainsi, la pellicule d'oxyde d'isolation par tranchée ST51 com-
porte la pellicule de silicium polycristallin PS formée à l'intérieur, à cheval sur la région de caisson de type P, WR11, et la région de caisson de type N, WR12, dans la couche SOl 3. Par conséquent, même si la couche de
métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pel-
licule d'oxyde d'isolation par tranchée ST51 dans la formation de la cou-
che de siliciure et diffuse à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST51 sous l'effet du traitement thermique dans le processus, elle atteint la pellicule de silicium polycristallin PS51 et réagit ensuite
avec la pellicule de silicium polycristallin PS51 pour former le siliciure.
Par conséquent, il est possible d'éviter qu'elle atteigne la partie de jonc-
tion PN dans la couche SOI 3, par exemple la partie de jonction de la ré-
gion de caisson de type P, WR11, et de la région de source-drain SD11, et la partie de jonction de la région de caisson de type N, WR12, et de la région de source-drain SD12. Il en résulte qu'il est possible d'éviter que le siliciure soit formé dans la partie de jonction PN, et il est possible
d'éviter qu'un courant de fuite de jonction soit généré.
En outre, la pellicule de silicium polycristallin PS51 est formée de façon restrictive dans la tranchée TR511, et la pellicule de silicium
polycristallin PS51 ne fait pas saillie vers l'extérieur de la pellicule d'iso-
lation. Il est donc possible d'éviter l'apparition de défauts occasionnés par
des défaillances de l'isolation.
Si on peut éviter que la pellicule de silicium polycristallin PS
fasse saillie vers l'extérieur de la pellicule d'isolation, au-delà de la pelli-
cule d'oxyde interne 511, il est possible de placer la pellicule de silicium
polycristallin PS51 en contact avec la pellicule d'oxyde interne 511.
<F. Sixième mode de réalisation> <F-1. Structure du dispositif>
On décrira un sixième mode de réalisation conforme à la pré-
sente invention en se référant aux figures 45 à 48.
La figure 45 est une coupe montrant une structure d'un disposi-
tif SOI 600 conforme au sixième mode de réalisation, et le dispositif SOI
600 représenté sur la figure 45 est fondamentalement identique au dispo-
sitif SOI 100 décrit en référence à la figure 11. Cependant, une région NR et une région PR sont définies par une pellicule d'oxyde d'isolation par tranchée ST21, et une région de piégeage GR constituée d'une région locale de défauts cristallins résultant de l'implantation ionique, est formée dans une région de caisson de type N, WR12, formée au-dessous de la pellicule d'oxyde d'isolation par tranchée ST21. En outre, les structures identiques à celles du dispositif SOl 100 portent les mêmes numéros de
référence et une description répétitive sera omise. Par commodité, une
pellicule isolante inter-couche IZ et une partie de contact CH ne sont pas représentées. Avec une telle structure, également dans le cas o une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST21 dans la formation d'une
couche de siliciure, et diffuse à l'intérieur de la pellicule d'oxyde d'isola-
tion par tranchée ST21 sous l'effet d'un traitement thermique dans un processus, il peut y avoir une moindre possibilité que le métal atteigne une partie indésirable, par exemple une partie de jonction PN, JP, grâce à
la fonction de piégeage de la région de piégeage GR. La région de pié-
geage GR est étendue le long de la partie de jonction PN, JP.
La figure 46 montre de façon caractéristique un état dans lequel un métal résiduel RM est diffusé. Sur la figure 46, le métal résiduel RM est présent sur la pellicule d'oxyde d'isolation par tranchée ST21. Même si le métal résiduel RM est diffusé à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST21 sous l'effet du traitement thermique dans le processus, la région de piégeage GR est placée à proximité de la partie de jonction PN, JP, de façon que le métal résiduel RM converge vers la
région de piégeage GR. Par conséquent, il peut y avoir une moindre pos-
sibilité que le métal résiduel RM atteigne la partie de jonction PN, JP. Il
est donc possible d'éviter que le métal résiduel RM soit transformé en si-
liciure dans la partie de jonction PN, JP, en augmentant ainsi un courant
de fuite de jonction.
<F-2. Procédé de fabrication> On décrira ci-dessous un procédé de fabrication du dispositif
SOI 600 en se référant à la figure 47.
En premier lieu, par des étapes qui sont les mêmes que celles décrites en référence aux figures 1 à 5, on forme la pellicule d'oxyde d'isolation par tranchée ST21 dans une surface d'une couche SOI 3 dans un substrat SOI 10, comme représenté sur la figure 47.
Ensuite, on implante un ion d'impureté de type P et un ion d'im-
pureté de type N dans la région NR et la région PR définies par la pelli-
cule d'oxyde d'isolation par tranchée ST21, pour former ainsi respective-
ment une région de caisson de type P, WR 1, et une région de caisson de type N, WR12. Par conséquent, la partie de jonction PN, JP, de la région de caisson de type P, WR11, et la région de caisson de type N, WR12,
sont formées dans la couche SOI 3.
Ensuite, on met en place un masque de matière de réserve R19 dans lequel une partie correspondant à la région de piégeage GR est une ouverture OP, de façon que la région de piégeage GR puisse être formée au voisinage de la partie de jonction PN, JP, et on implante un ion avec une concentration élevée à partir d'un emplacement situé au-dessus du
masque de matière de réserve R19.
On fixe pour l'ouverture OP une dimension de traitement mini-
maie d'environ 10 à 200 nm dans le masque de matière de réserve, par
exemple.
En outre, il est souhaitable qu'une position dans laquelle la ré-
gion de piégeage GR doit être formée soit à l'extérieur d'une région dans
laquelle une couche de déplétion doit être formée pendant le fonctionne-
ment d'un transistor MOS.
Sur la figure 47, la région de piégeage GR est formée dans la région de caisson de type N, WR12. Par conséquent, on implante un ion de bore (B) devant constituer l'impureté de type N avec une concentration
de 1 x 1018/cm3 ou plus, ce qui a pour effet de former un défaut d'im-
plantation.
Bien que des étapes suivantes soient fondamentalement les mêmes que celles du procédé de fabrication du dispositif SOI 100 décrit en référence aux figures 5 à 11, une étape de formation d'une couche de siliciure SS1 et ensuite d'enlèvement d'une couche de métal n'ayant pas
réagi peut être accomplie par attaque en une seule fois, de la même ma-
nière que dans la technique classique.
Bien qu'on ait décrit ci-dessus l'exemple dans lequel la région de piégeage GR est formée dans la région de caisson de type N, WR12, elle peut être formée dans la région de caisson de type P, WR 1, ou à la fois dans la région de caisson de type P, WR11, et dans la région de
caisson de type N, WR12.
Bien qu'on ait décrit l'exemple dans lequel une impureté du
même type de conductivité que la région de caisson est utilisée pour l'im-
pureté à implanter pour la formation de la région de piégeage GR, il est possible d'utiliser une impureté d'un type de conductivité différent de celui
de la région de caisson, ou d'utiliser un ion autre qu'une impureté de se-
miconducteur, par exemple du carbone (C) ou du silicium (Si), afin de
former un défaut cristallin par l'implantation ionique.
<F-3. Fonction et effet> Avec une telle structure, même si la couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST21 dans la formation de la couche de siliciure, et diffuse à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST21
sous l'effet du traitement thermique dans le processus, la région de pié-
geage GR est formée au voisinage de la partie de jonction PN, JP, de fa-
çon que le métal résiduel RM converge vers la région de piégeage GR.
Par conséquent, il est possible d'éviter que le métal résiduel RM atteigne la partie de jonction PN, JP, par exemple la partie de jonction PN, JP, dans la couche SOl 3, la partie de jonction de la région de caisson de
type P, WR11, et de la région de source-drain SD11, et la partie de jonc-
tion de la région de caisson de type N, WR12, et de la région de source-
drain SD12. Il en résulte qu'on peut éviter que le siliciure soit formé dans
la partie de jonction PN et on peut éviter qu'un courant de fuite de jonc-
tion soit généré.
Bien que le dispositif SOl 600 formé sur le substrat SOl 10 ait été décrit ci-dessus, la figure 48 montre un dispositif massif 600A formé
sur un substrat en silicium massif 1.
Dans le dispositif massif 600A, une pellicule d'oxyde d'isolation par tranchée ST22 plus profonde est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST21. Du fait que d'autres structures sont
les mêmes que celles du dispositif SOI 600, une description répétitive se-
ra omise.
<G. Septième mode de réalisation> <G-1. Structure du dispositif> On décrira un septième mode de réalisation conforme à la pré-
sente invention en se référant aux figures 49 à 51.
La figure 49 est une coupe montrant une structure d'un disposi-
tif SOI 700 conforme au septième mode de réalisation, et le dispositif SOI
700 représenté sur la figure 49 est fondamentalement identique au dispo-
sitif SOI 100 décrit en référence à la figure 11. Cependant, une région NR et une région PR sont définies par une pellicule d'oxyde d'isolation par
tranchée ST21, et une région de piégeage GR1 est formée par implanta-
tion ionique sur une interface avec une pellicule d'oxyde enterrée 2 dans un substrat en silicium 1, dans une position opposée à une région de caisson de type P, WR11, formée sous la pellicule d'oxyde d'isolation par
tranchée ST21.
En outre, une région de piégeage GR2 consistant en une région locale de défauts cristallins obtenue par implantation ionique, est formée
à l'interface avec la pellicule d'oxyde enterrée 2 dans le substrat en sili-
cium 1, dans une position opposée à une partie inférieure d'une région de
source-drain SD11 adjacente à la pellicule d'oxyde d'isolation par tran-
chée ST21.
Des pellicules de silicium polycristallin PS71 et PS72 sont enter-
rées à titre de matériaux de piégeage dans des ouvertures OP1 et OP2
sur les régions de piégeage GR1 et GR2.
* En outre, les structures qui sont les mêmes que celles du dispo-
sitif SOI 100 portent les mêmes numéros de référence et une description
répétitive sera omise. Par commodité, une pellicule isolante inter-couche
IZ et une partie de contact CH ne sont pas représentées.
<G-2. Procédé de fabrication> On décrira ci-dessous un procédé de fabrication du dispositif
SOI 700 en se référant aux figures 50 et 51.
Comme représenté sur la figure 50, en premier lieu, on prépare
un substrat SOI 10, et on forme sur une couche SOI 3 un masque de ma-
tière de réserve R20 ayant des ouvertures OP 1 et OP12.
Ensuite, en utilisant le masque de matière de réserve R20, on attaque la couche SOI 3 et la pellicule d'oxyde enterrée 2 pour former les
ouvertures OP1 et OP2 atteignant une surface du substrat en silicium 1.
Comme représenté sur la figure 49, les ouvertures OPIl et OP12 du masque de matière de réserve R20 sont définies de façon que l'ouverture OP1 se trouve au voisinage d'une partie de jonction PN, JP, dans la région de caisson de type P, WR11, établie sous la pellicule d'oxyde d'isolation par tranchée ST21 devant être formée ultérieurement,
et que l'ouverture OP2 se trouve dans la région de source-drain SD11 de-
vant être formée ultérieurement.
Les ouvertures OP11 et OP12 sont fixées de façon à avoir une dimension de traitement minimale d'environ 10 à 200 nm dans le masque
de matière de réserve.
Ensuite, une implantation ionique est accomplie avec une con-
centration élevée, à partir d'un emplacement situé au-dessus du masque de matière de réserve R20, pour former les régions de piégeage GR1 et GR2. Une dose est de 1 x 1014/cm2 ou plus, et l'ion est implanté de façon que la région d'implantation ait une concentration de 1 x 1018/cm3 ou
plus. Un défaut d'implantation est ainsi formé.
On peut utiliser pour l'ion à implanter un ion du type Si ou C,
ainsi qu'un ion d'impureté tel que B ou P. En outre, il est possible d'utili-
ser n'importe quel ion qui peut former le défaut d'implantation et qui n'af-
fecte pas le fonctionnement d'un dispositif à semiconducteur, ou n'importe quel ion du même type de conductivité que l'impureté contenue dans le substrat en silicium, ou d'un type de conductivité différent de celui de
cette impureté.
Ensuite, à une étape représentée sur la figure 51, on remplit les ouvertures OP1 et OP2 avec les pellicules de silicium polycristallin 71 et 72, et on forme la pellicule d'oxyde d'isolation par tranchée ST21 dans une surface de la couche SOI 3 dans le substrat SOI 10, par des étapes
qui sont les mêmes que celles décrites en référence aux figures 1 à 5.
Bien que des étapes suivantes soient fondamentalement les mêmes que celles du procédé de fabrication du dispositif SOI 100 décrit en référence aux figures 5 à 11, une étape de formation d'une couche de siliciure SS1 et ensuite d'enlèvement d'une couche de métal n'ayant pas
réagi peut être accomplie par attaque en une seule fois, de la même ma-
nière que dans la technique classique.
Bien qu'on ait décrit ci-dessus l'exemple dans lequel les régions de piégeage GR1 et GR2 sont formées dans le substrat en silicium 1 en correspondance avec la région de caisson de type P, WR11, formée sous la pellicule d'oxyde d'isolation par tranchée ST21, et dans le substrat en silicium 1 en correspondance avec la partie inférieure de la région de
source-drain SD11 adjacente à la pellicule d'oxyde d'isolation par tran-
chée ST21, elles peuvent être formées dans le substrat en silicium 1 en correspondance avec la région de caisson de type N, WR12, formée sous la pellicule d'oxyde d'isolation par tranchée ST21, et dans le substrat en silicium 1 en correspondance avec la partie inférieure de la région de
source-drain SD12 adjacente à la pellicule d'oxyde d'isolation par tran-
chée ST21, ou peuvent être formées en correspondance avec toutes les parties. <G-3. Fonction et effet> Avec une telle structure, même si la couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST21 dans la formation de la couche de siliciure et diffuse à l'intérieur de la pellicule d'oxyde d'isolation par tranchée ST21 sous l'effet du traitement thermique dans le processus, le métal résiduel RM est silicié dans les pellicules de silicium polycristallin PS71 et PS72 dans les ouvertures OP1 et OP2. Par conséquent, il est possible d'éviter
que le métal résiduel RM atteigne la partie de jonction PN, JP, par exem-
ple la partie de jonction PN, JP, de la couche SOI 3, la partie de jonction de la région de caisson de type P, WR11 et de la région de source-drain SD11, et la partie de jonction de la région de caisson de type N, WR12, et de la région de source-drain SD12. Il en résulte qu'on peut éviter que le siliciure soit formé dans la partie de jonction PN et on 'peut éviter qu'un
courant de fuite de jonction soit généré.
En outre, en plus de l'effet de piégeage d'origine du substrat en silicium 1, les régions de piégeage GR1 et GR2 agissent comme des sites de piégeage. Par conséquent, l'effet de piégeage d'un élément métallique
contenu dans le substrat en silicium 1 peut être renforcé dans le proces-
sus de fabrication.
Pour empêcher la formation d'un siliciure dans la partie de jonc-
tion PN, il est également possible d'employer une structure dans laquelle seules les pellicules de silicium polycristallin PS71 et PS72 sont formées, et les régions de piégeage GR1 et GR2 ne sont pas formées. Dans ce cas, il n'est pas nécessaire que les pellicules de silicium polycristallin PS71 et PS72 soient formées dans la pellicule d'oxyde enterrée 2, mais elles peuvent être enterrées seulement dans la région de caisson de type P, WR11, et dans la région de source-drain SD11 qui sont formées sous
la pellicule d'oxyde d'isolation par tranchée ST21.
En outre, par le remplissage avec les pellicules de silicium poly-
cristallin PS71 et PS72, un endommagement occasionné par le plasma
peut effectivement être atténué dans un processus de traitement de tran-
che. Plus précisément, une couche SOI est placée dans un état électrique flottant dans un dispositif SOI ordinaire. Par conséquent, dans le cas o une opération d'attaque ou similaire doit être accomplie au moyen d'un
plasma, il se produit dans certains cas un endommagement qui ne se ma-
nifeste pas dans un dispositif massif.
Cependant, la couche SOI 3 est connectée électriquement au
substrat en silicium 1 par la présence des pellicules de silicium polycris-
tallin PS71 et PS72. Par conséquent, il est possible d'éviter que l'état
flottant de la couche SOI occasionne des inconvénients.
Inversement, le substrat en silicium 1 est connecté électrique-
ment à la région de source-drain SD11 de la couche SOI 3. Par consé-
quent, un potentiel électrique du substrat en silicium 1 peut être fixé. Il est donc possible d'obtenir une structure effective pour un dispositif à semiconducteur dans lequel il est difficile de fixer un potentiel électrique
d'une face arrière d'un substrat, par exemple une puce à montage retour-
né, ou "flip chip".
<H. Huitième mode de réalisation> <H-1. Structure du dispositif>
On décrira un huitième mode de réalisation conforme à la pré-
sente invention en se référant aux figures 52 à 58.
La figure 52 est une coupe montrant une structure d'un disposi-
tif SOI 800 conforme au huitième mode de réalisation, et les structures qui sont les mêmes que celles du dispositif SOI 100 décrit en référence à
la figure 11 portent les mêmes numéros de référence et une description
répétitive sera omise. Par commodité, une pellicule isolante inter-couche
IZ et une partie de contact CH ne sont pas représentées.
Le dispositif SOI 800 diffère du dispositif SOI 100 par le fait qu'une région NR et une région PR sont définies par une pellicule d'oxyde d'isolation par tranchée ST21, une pellicule de nitrure supérieure à deux
couches, SN81, est formée sélectivement sur la pellicule d'oxyde d'isola-
tion par tranchée ST21 et, en outre, un élément d'espacement de paroi latérale à deux couches, SW81, formé par une pellicule de nitrure, est
placé sur des surfaces latérales d'électrodes de grille GT11 et GT12.
La pellicule de nitrure supérieure SN81 est formée dans une po-
sition correspondant à un sommet d'une partie de jonction PN, JP, d'une région de caisson de type P, WR1 1, et d'une région de caisson de type N,
WR12, dans une couche SOI 3, à cheval sur les deux régions de caisson.
On voit qu'il est efficace que la pellicule de nitrure supérieure
SN81 soit formée le long de la partie de jonction PN, JP, de la même ma-
nière que la pellicule de silicium polycristallin PS21 décrite en référence à
la figure 19.
<H-2. Procédé de fabrication> On décrira un procédé de fabrication du dispositif SOI 800 en se
référant aux figures 53 à 58.
En premier lieu, par des étapes qui sont les mêmes que celles décrites en référence aux figures 1 à 8, on forme la pellicule d'oxyde d'isolation par tranchée ST21 dans une surface de la couche SOI 3 d'un
substrat SOI 10, on forme les électrodes de grille GT11 et GT12 respecti-
vement dans les régions NR et PR, et on forme des régions d'extension EX11 et EX12 dans la couche SOI 3, en utilisant les électrodes de grille GT11 et GT12 à titre de masques en auto-alignement, comme représenté
sur la figure 53.
Ensuite, on forme une première pellicule de nitrure SN8 sur la totalité de la surface, et on forme sélectivement un masque de matière de
réserve R21 sur la première pellicule de nitrure SN8 placée sur la pelli-
cule d'oxyde d'isolation par tranchée ST21. Le masque de matière de ré-
serve R21 est formé en correspondance avec une région dans laquelle la
pellicule de nitrure supérieure SN81 doit être formée.
Ensuite, à une étape représentée sur la figure 54, on enlève la première pellicule de nitrure SN8 par attaque anisotrope, et on fait en
sorte qu'elle reste sous la forme d'une première pellicule de nitrure supé-
rieure SN811 sur la pellicule d'oxyde d'isolation par tranchée ST21. De
plus, un premier élément d'espacement de paroi latérale SW811 consis-
tant en une pellicule de nitrure est formé sur des surfaces latérales des
électrodes de grille GT11 et GT12.
Ensuite, on recouvre la région PR avec un masque de matière de réserve R22, et on implante dans la région NR, par exemple, un ion consistant en P ou As, pour former une région de source-drain SD11 en auto-alignement. A cette étape, la région d'extension EX11 reste sous le
premier élément d'espacement de paroi latérale SW811.
Ensuite, à une étape représentée sur la figure 55, on recouvre la région NR avec un masque de matière de réserve R23, et on implante un ion B dans la région PR, par exemple, pour former une région de
source-drain SD12 en auto-alignement. A cette étape, la région d'exten-
sion EX12 reste sous le premier élément d'espacement de paroi latérale
SW811.
Ensuite, à une étape représentée sur la figure 56, on forme une seconde pellicule de nitrure SN9 sur la totalité de la surface, et on forme
sélectivement un masque de matière de réserve R24 sur la seconde pelli-
cule de nitrure SN9 placée sur la pellicule d'oxyde d'isolation par tranchée
ST21. Le masque de matière de réserve R24 est formé en correspon-
dance avec une région dans laquelle la pellicule de nitrure supérieure
SN81 doit être formée.
Ensuite, la seconde pellicule de nitrure SN9 est enlevée par
l'attaque anisotrope pour laisser une seconde pellicule de nitrure supé-
rieure SN812 sur la première pellicule de nitrure supérieure SN811. La pellicule de nitrure supérieure à deux couches SN81 est donc formée. En
outre, un second élément d'espacement de paroi latérale SW812 est for-
mé de façon à recouvrir le premier élément d'espacement de paroi laté-
rale SW811 sur les surfaces latérales des électrodes de grille GT11 et GT12. L'élément d'espacement de paroi latérale à deux couches SW81
est donc constitué.
Bien que les étapes suivantes soient fondamentalement les mêmes que celles du procédé de fabrication du dispositif SOl 100 décrit en référence aux figures 10 et 11, une étape de formation d'une couche de siliciure SS1 et ensuite d'enlèvement d'une couche de métal n'ayant pas réagi peut être accomplie par attaque en une seule fois, de la même
manière que dans la technique classique.
L'élément d'espacement de paroi latérale formé sur les surfaces latérales des électrodes de grille GT11 et GT12 peut être formé par une
pellicule d'oxyde, et la pellicule de nitrure supérieure SN81 peut être for-
mée sur la pellicule d'oxyde d'isolation par tranchée ST21 à une étape
séparée de l'étape de formation de l'élément d'espacement de paroi laté-
rale. Par conséquent, une contrainte appliquée à la couche SOl 3 peut être
atténuée, et une fluctuation d'un seuil d'un transistor peut être réduite.
Bien qu'une étape spéciale de formation de la pellicule de ni-
trure supérieure SN81 soit exigée, il y a un avantage consistant en ce que
son épaisseur peut être fixée comme on le désire.
<H-3. Fonction et effet> Avec une telle structure, une région dans laquelle une couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST21 dans la formation de la couche de siliciure est restreinte, et il peut y avoir une moindre possibilité que le métal résiduel soit présent et diffuse dans la pellicule d'oxyde d'isolation par tranchée ST21 sous l'effet du traitement thermique dans le processus, en atteignant ainsi une partie indésirable, par exemple une
partie de jonction PN, JP.
En outre, dans le cas o la couche de métal n'ayant pas réagi
reste sous la forme d'un métal résiduel sur la pellicule de nitrure supé-
rieure SN81, la plupart des atomes de métal sont déposés dans la pelli-
cule de nitrure supérieure SN81 ou sur une interface entre la pellicule de nitrure supérieure SN81 et la pellicule d'oxyde d'isolation par tranchée ST21, et ne diffusent pas jusque dans la pellicule d'oxyde d'isolation par
tranchée ST21, même si le métal résiduel diffuse sous l'effet du traite-
ment thermique dans le processus. Il en résulte qu'il est possible d'éviter la formation d'un siliciure dans la partie de jonction PN et d'éviter qu'un
courant de fuite de jonction soit généré.
En outre, dans le dispositif SOI 800 formé dans le processus
envisagé ci-dessus, l'élément d'espacement de paroi latérale à deux cou-
ches SW81 formé dans la pellicule de nitrure est placé sur les surfaces
latérales des électrodes de grille GT11 et GT12.
Le second élément d'espacement de paroi latérale SW812 de-
vant constituer une seconde couche est formé après la formation des ré-
gions de source-drain SD11 et SD12. Par conséquent, une caractéristique
d'un transistor est rarement dégradée. Au contraire, il y a un effet con-
sistant en ce qu'il est possible d'éviter une rupture des pellicules d'oxyde de grille GO11 et GO12 à cause d'une croissance anormale de la pellicule
de siliciure SS1 dans les régions de source-drain SD11 et SD12.
La croissance anormale de la pellicule de siliciure est un phé-
nomène dans lequel la pellicule de siliciure SSIl croît de façon anormale le long d'une interface avec la couche SOI 3 placée sous l'élément d'es-
pacement, pour atteindre les pellicules d'oxyde de grille G011 et GO12
pendant une réaction de formation de siliciure, ce qui dégrade une pro-
priété isolante.
A titre de contre-mesure, on peut proposer un procédé consis-
tant à augmenter une largeur (épaisseur) de l'élément d'espacement. Ce-
pendant, si la largeur de l'élément d'espacement est augmentée, il peut
se produire une dégradation de la caractéristique du transistor.
On décrira ce qui précède en se référant à la figure 57. La fi-
gure 57 montre une structure dans laquelle une épaisseur d'un élément d'espacement de paroi latérale est augmentée dans un dispositif SOI. Du
fait que l'élément d'espacement de paroi latérale SW est épais, une ré-
gion d'extension EX relativement longue est formée dans la couche SOI 3
qui se trouve sous l'élément d'espacement de paroi latérale SW.
La région d'extension EX est appelée dans certains cas une ré-
gion LDD, et elle est souvent établie sous la forme d'une région d'impu-
reté ayant une faible concentration, et elle a une résistivité relativement supérieure à celle dans la région de source-drain. Par conséquent, si la région d'extension EX est longue, une résistance parasite d'un transistor MOS est augmentée, ce qui a pour effet de dégrader la caractéristique du transistor. Cependant, dans le dispositif SOI 800, la largeur de l'élément d'espacement de paroi latérale SW81 est grande, ce qui peut éviter que la
croissance anormale de la pellicule de siliciure occasionne des inconvé-
nients. De plus, du fait que les régions d'extension EX11 et EX12 sont courtes, la résistance parasite peut être réduite. La caractéristique du transistor n'est donc pas dégradée. Alors qu'on a décrit ci-dessus le dispositif SOI 800 formé sur le substrat SOI 10, la figure 58 montre un dispositif massif 800A formé sur
un substrat en silicium massif 1.
Dans le dispositif massif 800A, une pellicule d'oxyde d'isolation par tranchée ST22 plus profonde est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST21. Du fait que d'autres structures sont
les mêmes que celles du dispositif SOI 800, une description répétitive se-
ra omise.
<I. Neuvième mode de réalisation> <1-1. Structure du dispositif>
On décrira un neuvième mode de réalisation conforme à la pré-
sente invention en se référant aux figures 59 et 61.
La figure 59 est une coupe montrant une structure d'un disposi-
tif SOI 900 conforme au neuvième mode de réalisation, et les structures qui sont les mêmes que celles du dispositif SOI 100 décrit en référence à
la figure 11 portent les mêmes numéros de référence et une description
répétitive sera omise. Par commodité, une pellicule isolante inter-couche
IZ et une partie de contact CH ne sont pas représentées.
Le dispositif SOI 900 diffère du dispositif SOI 100 par le fait qu'une région NR et une région PR sont définies par une pellicule d'oxyde
d'isolation par tranchée ST91.
La pellicule d'oxyde d'isolation par tranchée ST91 comporte, à titre de matériau de piégeage, une multiplicité d'îlots de silicium SI formés à l'intérieur dans des positions correspondant à un sommet d'une partie de jonction PN, JP, d'une région de caisson de type P, WRII, et d'une région de caisson de type N, WR12, dans une couche SOI 3, à cheval sur
les deux régions de caisson.
On sait que l'îlot de silicium SI est un grain de silicium ayant une taille de particule maximale d'environ 0,1 pm et est présent dans une pellicule d'oxyde enterrée d'une tranche SOI formée par un procédé de séparation par oxygène implanté, ou SIMOX (Separation by Implanted Oxygen"). Ceci est occasionné par l'implantation d'un ion d'oxygène (O) avec une concentration élevée dans un substrat en silicium pour former une pellicule d'oxyde enterrée. Lorsque l'îlot de silicium SI est présent dans la pellicule d'oxyde enterrée, une poussière se forme dans le pro- cessus de fabrication d'un dispositif à semiconducteur. La présence de
l'îlot de silicium SI n'est pas donc pas souhaitable.
Les inventeurs ont cependant envisagé l'utilisation positive de
l'îlot de silicium SI à titre de site de piégeage.
Plus précisément, la pellicule d'oxyde d'isolation par tranchée
est formée de façon générale par un procédé CVD général. Par consé-
quent, l'îlot de silicium n'est pas présent dans la pellicule d'oxyde d'isola-
tion par tranchée. Cependant, si un ion Si ou O ayant une concentration élevée est implanté dans la pellicule d'oxyde d'isolation par tranchée, I'îlot
de silicium peut être formé. Lorsque l'îlot de silicium est formé, une inter-
face entre Si et SiO2 est formée. On peut donc obtenir le site de piégeage.
<1-2. Procédé de fabrication> On décrira ci-dessous un procédé de fabrication du dispositif SOI 900 en se référant à la figure 59. En premier lieu, par des étapes identiques à celles décrites en référence aux figures 1 à 5, on forme la pellicule d'oxyde d'isolation par tranchée ST21 dans une surface de la
couche SOI 3 d'un substrat SOI 10, comme représenté sur la figure 59.
Sur la figure 59, par commodité, seule la partie de pellicule d'oxyde
d'isolation par tranchée ST21 est représentée.
Ensuite, on forme sur la couche SOI 3 un masque de matière de
réserve R25 dans lequel une ouverture est formée seulement en corres-
pondance avec une partie supérieure de la pellicule d'oxyde d'isolation par tranchée ST21, et on implante par exemple un ion de silicium avec une concentration élevée à partir d'un emplacement situé au-dessus du masque de matière de réserve R25. Une dose est de 1 x 1018/cm2 ou plus, et l'implantation est accomplie de façon qu'une région d'implantation
ait une concentration de 1 x 1022/cm3 ou plus.
Ensuite, on effectue un recuit pendant cinq minutes à six heures à une température de 1000 à 1400 C pour former l'îlot de silicium SI dans
la pellicule d'oxyde d'isolation par tranchée ST21. On obtient ainsi la pel-
licule d'oxyde d'isolation par tranchée ST91.
Bien que des étapes suivantes soient fondamentalement les mêmes que celles du procédé de fabrication du dispositif SOI 100 décrit en référence aux figures 5 à 11, une étape de formation d'une couche de siliciure SS1 et ensuite d'enlèvement d'une couche de métal n'ayant pas
réagi peut être accomplie par attaque en une seule fois, de la même ma-
nière que dans la technique classique.
On peut implanter un ion dans l'îlot de silicium SI et on peut ef-
fectuer le recuit à une température de 600 C ou plus pour effectuer une
cristallisation, de façon à pouvoir améliorer la capacité de piégeage.
A ce moment, on peut utiliser B, P, As et C, ainsi que Si et O
pour l'ion à implanter, et sa dose est de 1 x 1014/cm2 ou plus.
En outre, on peut améliorer la capacité de piégeage par l'im-
plantation de l'ion B ou P avec une dose de 1 x 1014/cm2 ou plus, sans la
polycristallisation.
<1-3. Fonction et effet> Avec une telle structure, même si la couche de métal n'ayant pas réagi reste sous la forme d'un métal résiduel sur la pellicule d'oxyde d'isolation par tranchée ST91 dans la formation de la couche de siliciure et diffuse dans la pellicule d'oxyde d'isolation par tranchée ST91 sous
l'effet du traitement thermique dans le processus, le métal résiduel con-
verge sur les îlots de silicium SI formé à cheval sur les deux régions de caisson. Il est donc possible d'éviter que le métal résiduel atteigne la partie de jonction PN, JP, par exemple la partie de jonction PN dans la couche SOI 3, la partie de jonction de la région de caisson de type P, WR11, et de la région de source-drain SD11, et la partie de jonction de la région de caisson de type N, WR12, et de la région source-drain SD12. Il en résulte qu'on peut éviter que le siliciure soit formé dans la partie de
jonction PN, et on peut éviter qu'un courant de fuite de jonction soit généré.
Alors qu'on a décrit ci-dessus le dispositif SOI 900 formé sur le substrat SOI 10, la figure 61 montre un dispositif massif 900A formé sur
un substrat en silicium massif 1.
Dans le dispositif massif 900A, une pellicule d'oxyde d'isolation par tranchée ST22 plus profonde est formée à la place de la pellicule d'oxyde d'isolation par tranchée ST21. Du fait que d'autres structures sont
les mêmes que celles du dispositif SOl 900, une description répétitive se-
ra omise.
<Exemple d'application de la présente invention> Bien qu'on ait pris CoSi2 et TiSi2 à titre d'exemple de la couche de siliciure et qu'on ait pris le métal restant pendant la formation de la couche de siliciure à titre d'exemple d'une source de pollution par des
métaux dans les premier à neuvième modes de réalisation décrits ci-
dessus, la présente invention est également efficace pour une source de pollution par des métaux dans le processus de fabrication d'un dispositif à semiconducteur, par exemple du cuivre dans une interconnexion en Cu (cuivre), Fe (fer), Ni (nickel) et Cr (chrome) libérés par un dispositif de
gravure d'interconnexion, et autres.
En d'autres termes, la présente invention est effective contre la pollution par des appareils de fabrication associés, ainsi que contre la
pollution par les matériaux métalliques eux-mêmes, et elle est particuliè-
rement efficace dans un dispositif utilisant de façon générale un matériau
métallique tel qu'une grille en métal, une couche de siliciure dans une ré-
gion de source-drain ou une interconnexion en Cu et un dispositif SOl qui a une faible capacité de piégeage et qui pourrait être fortement affecté
par une très faible pollution métallique avec la micro-fabrication d'un dis-
positif à semiconducteur.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.

Claims (10)

REVENDICATIONS
1. Dispositif à semiconducteur, caractérisé en ce qu'il com-
prend: une couche de semiconducteur; une multiplicité d'éléments à semi-
conducteur formés sur la couche de semiconducteur; une pellicule d'iso-
lation formée dans une surface de la couche de semiconducteur, les éléments à semiconducteur étant électriquement isolés les uns des autres
par cette pellicule d'isolation (ST21, ST22; ST31 à ST34, ST41); une par-
tie de jonction PN (JP) formée par deux régions de semiconducteur ayant des types de conductivité différents dans la couche de semiconducteur
formée sous la pellicule d'isolation; et une pellicule de silicium polycris-
tallin (PS21; PS31 à PS34, PS41) formée dans une position opposée à un
sommet de la partie de jonction PN, avec la pellicule d'isolation interpo-
sée entre elles, à cheval sur les deux régions de semiconducteur.
2. Dispositif à semiconducteur selon la revendication 1, caracté-
risé en ce que la pellicule de silicium polycristallin est formée dans une partie supérieure de l'extérieur de la pellicule d'isolation, et la largeur de formation de la pellicule de silicium polycristallin est fixée de façon qu'une longueur Lg à partir d'une position dans la pellicule de silicium polycristallin
correspondant à une position de la partie de jonction PN jusqu'à une ex-
trémité de la pellicule de silicium polycristallin, et une épaisseur Tst de la
pellicule d'isolation vérifient la relation: 0,5 Lg < Tst < 20 Lg.
3. Dispositif à semiconducteur selon la revendication 2, caracté-
risé en ce que les éléments à semiconducteur comprennent un transistor MOS, et une épaisseur de la pellicule de silicium polycristallin est égale à celle d'une pellicule de silicium polycristallin de grille constituant une
électrode de grille de ce transistor MOS.
4. Dispositif à semiconducteur selon la revendication 2, caracté-
risé en ce que les éléments à semiconducteur comprennent un transistor
MOS, et une épaisseur de la pellicule de silicium polycristallin est infé-
rieure à celle d'une pellicule de silicium polycristallin de grille constituant
une électrode de grille du transistor MOS.
5. Dispositif à semiconducteur selon la revendication 1, dans lequel la partie de jonction PN est étendue le long d'un motif de formation
de la pellicule d'isolation, et la pellicule de silicium polycristallin est for-
mée le long de la partie de jonction PN.
6. Dispositif à semiconducteur selon la revendication 1, dans
lequel la pellicule de silicium polycristallin (PS31 à PS34, PS41) est for-
mée dans la pellicule d'isolation (ST31 à ST34, ST41), et a une épaisseur
pratiquement uniforme entre les deux régions de semiconducteur.
7. Dispositif à semiconducteur selon la revendication 6, caractéri-
sé en ce que la pellicule d'isolation (ST33) a une pellicule d'oxyde supé-
rieure (332) et une pellicule d'oxyde inférieure (331) qui sont formées dans
des parties supérieure et inférieure de la pellicule de silicium polycristal-
lin, et un élément d'espacement (333) consistant en une pellicule d'oxyde pour couvrir des surfaces latérales de la pellicule d'oxyde supérieure, de
la pellicule de silicium polycristallin et de la pellicule d'oxyde d'inférieure.
8. Dispositif à semiconducteur selon la revendication 6, caracté-
risé en ce que la pellicule d'isolation (ST34) a une pellicule d'oxyde supé-
rieure (332) et une pellicule d'oxyde inférieure (331) qui sont formées
dans des parties supérieure et inférieure de la pellicule de silicium poly-
cristallin, et une pellicule d'oxyde (343) formée sur une surface latérale
de la pellicule de silicium polycristallin.
9. Dispositif à semiconducteur selon la revendication 6, caracté-
risé en ce que la pellicule de silicium polycristallin est connectée de façon
à avoir un potentiel électrique prédéterminé.
10. Procédé de fabrication d'un dispositif à semiconducteur comprenant: une couche de semiconducteur consistant en silicium; une
multiplicité d'éléments à semiconducteur formés sur la couche de semi-
conducteur consistant en silicium; et une pellicule d'isolation formée dans une surface de la couche de semiconducteur consistant en silicium, les éléments à semiconducteur étant électriquement isolés les uns des autres par la pellicule d'isolation (ST21; ST22), ce procédé étant caractérisé en
ce qu'il comprend les étapes suivantes: (a) on forme les éléments à se-
miconducteur et on forme ensuite une couche de métal pour produire une
couche de siliciure sur une surface complète; (b) on accomplit un traite-
ment thermique pour faire réagir la couche de métal avec la couche de semiconducteur consistant en silicium, pour former ainsi une couche de siliciure; et (c) on enlève une couche de métal n'ayant pas réagi et une surface de la pellicule d'isolation, sur une épaisseur prédéterminée, après
le traitement thermique.
FR0114779A 2000-11-21 2001-11-15 Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication Pending FR2818011A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354043A JP2002158359A (ja) 2000-11-21 2000-11-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
FR2818011A1 true FR2818011A1 (fr) 2002-06-14

Family

ID=18826703

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0114779A Pending FR2818011A1 (fr) 2000-11-21 2001-11-15 Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication

Country Status (6)

Country Link
US (3) US6646306B2 (fr)
JP (1) JP2002158359A (fr)
KR (1) KR100502372B1 (fr)
DE (1) DE10155452A1 (fr)
FR (1) FR2818011A1 (fr)
TW (1) TW512515B (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2835969A1 (fr) * 2002-02-14 2003-08-15 Mitsubishi Electric Corp Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342821A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 半導体装置
KR100585111B1 (ko) * 2003-11-24 2006-06-01 삼성전자주식회사 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법
JP4616565B2 (ja) * 2004-02-16 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US7160782B2 (en) * 2004-06-17 2007-01-09 Texas Instruments Incorporated Method of manufacture for a trench isolation structure having an implanted buffer layer
JP2006196646A (ja) * 2005-01-13 2006-07-27 Renesas Technology Corp 半導体装置及びその製造方法
US7327008B2 (en) * 2005-01-24 2008-02-05 International Business Machines Corporation Structure and method for mixed-substrate SIMOX technology
JP5115943B2 (ja) * 2005-08-18 2013-01-09 学校法人明星学苑 半導体装置及びその製造方法
US7288822B1 (en) * 2006-04-07 2007-10-30 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN100466255C (zh) * 2006-04-18 2009-03-04 联华电子股份有限公司 半导体结构及其制作方法
US7855428B2 (en) * 2008-05-06 2010-12-21 International Business Machines Corporation Conductive liner at an interface between a shallow trench isolation structure and a buried oxide layer
KR101000472B1 (ko) * 2008-05-07 2010-12-14 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법
JP5446388B2 (ja) * 2009-03-31 2014-03-19 サンケン電気株式会社 集積化半導体装置の製造方法
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
JP5392870B2 (ja) * 2012-03-26 2014-01-22 学校法人明星学苑 半導体装置の製造方法
US9852912B1 (en) * 2016-09-20 2017-12-26 United Microelectronics Corp. Method of manufacturing semiconductor device for reducing grain size of polysilicon

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
US4498223A (en) * 1982-04-23 1985-02-12 Gte Laboratories Incorporated Method of fabrication of monolithic integrated circuit structure
US4682403A (en) * 1984-03-30 1987-07-28 Commissariat A L'energie Atomique Method for interconnecting the active zones and gates of CMOS integrated circuits
US5086012A (en) * 1990-03-06 1992-02-04 Hyundai Electronics Industries Co., Ltd. Method for forming a field oxide layer
US5164803A (en) * 1988-12-24 1992-11-17 Mitsubishi Denki Kabushiki Kaisha Cmos semiconductor device with an element isolating field shield
US5841185A (en) * 1995-02-17 1998-11-24 Nippon Steel Corporation Semiconductor device having CMOS transistors
US5847433A (en) * 1995-07-20 1998-12-08 Siemens Aktiengesellschaft Integrated switching circuit with CMOS circuit and method for producing isolated active regions of a CMOS circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
US4786611A (en) * 1987-10-19 1988-11-22 Motorola, Inc. Adjusting threshold voltages by diffusion through refractory metal silicides
JPH02159035A (ja) 1988-12-12 1990-06-19 Nec Yamagata Ltd 集積回路装置
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
US5294822A (en) * 1989-07-10 1994-03-15 Texas Instruments Incorporated Polycide local interconnect method and structure
US5079182A (en) * 1990-04-02 1992-01-07 National Semiconductor Corporation Bicmos device having self-aligned well tap and method of fabrication
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
JP3184348B2 (ja) 1992-12-28 2001-07-09 三菱電機株式会社 半導体装置およびその製造方法
JPH0883852A (ja) * 1994-06-08 1996-03-26 Hyundai Electron Ind Co Ltd 半導体素子及びその製造方法
KR960002744A (ko) * 1994-06-27 1996-01-26 김주용 반도체 소자의 소자분리막 형성방법
JPH0923005A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09275134A (ja) 1996-04-02 1997-10-21 Fuji Electric Co Ltd 誘電体分離型半導体装置の製造方法
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
KR100431311B1 (ko) * 1996-12-30 2004-07-30 주식회사 하이닉스반도체 반도체소자의제조방법
JP3807836B2 (ja) * 1997-11-28 2006-08-09 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP4698793B2 (ja) * 2000-04-03 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
US4498223A (en) * 1982-04-23 1985-02-12 Gte Laboratories Incorporated Method of fabrication of monolithic integrated circuit structure
US4682403A (en) * 1984-03-30 1987-07-28 Commissariat A L'energie Atomique Method for interconnecting the active zones and gates of CMOS integrated circuits
US5164803A (en) * 1988-12-24 1992-11-17 Mitsubishi Denki Kabushiki Kaisha Cmos semiconductor device with an element isolating field shield
US5086012A (en) * 1990-03-06 1992-02-04 Hyundai Electronics Industries Co., Ltd. Method for forming a field oxide layer
US5841185A (en) * 1995-02-17 1998-11-24 Nippon Steel Corporation Semiconductor device having CMOS transistors
US5847433A (en) * 1995-07-20 1998-12-08 Siemens Aktiengesellschaft Integrated switching circuit with CMOS circuit and method for producing isolated active regions of a CMOS circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2835969A1 (fr) * 2002-02-14 2003-08-15 Mitsubishi Electric Corp Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur
FR2835967A1 (fr) * 2002-02-14 2003-08-15 Mitsubishi Electric Corp Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur
FR2835966A1 (fr) * 2002-02-14 2003-08-15 Mitsubishi Electric Corp Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur
FR2835968A1 (fr) * 2002-02-14 2003-08-15 Mitsubishi Electric Corp Dispositif a semi conducteur, procede de fabrication et tranche de semiconducteur
US7144764B2 (en) 2002-02-14 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor device having trench isolation

Also Published As

Publication number Publication date
US6914307B2 (en) 2005-07-05
KR100502372B1 (ko) 2005-07-22
KR20020039605A (ko) 2002-05-27
US20050212056A1 (en) 2005-09-29
DE10155452A1 (de) 2002-05-29
TW512515B (en) 2002-12-01
US20040046216A1 (en) 2004-03-11
US20020060320A1 (en) 2002-05-23
US6646306B2 (en) 2003-11-11
JP2002158359A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
FR2818011A1 (fr) Dispositif de semiconducteur a pellicule d&#39;isolation et procede de fabrication
US7262117B1 (en) Germanium integrated CMOS wafer and method for manufacturing the same
EP0143700B1 (fr) Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé
FR2835969A1 (fr) Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur
FR2767603A1 (fr) Procede de fabrication d&#39;un dispositif a semiconducteur sur un substrat semiconducteur
FR2839200A1 (fr) Dispositif a semiconducteur et procede de fabrication
FR2825834A1 (fr) Procede de fabrication d&#39;un disositif a semi-conducteur
EP0223780B1 (fr) Procede de fabrication de transistors mos a electrodes de siliciure metallique
FR2795555A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
FR2799304A1 (fr) Structure de tranchee sensiblement remplie de matiere a haute conductivite
FR2512274A1 (fr) Procede de fabrication d&#39;une metallisation en siliciure de cobalt pour un transistor
FR2834125A1 (fr) Dispositif a semi-conducteurs comportant un isolant en tranchee et procede pour la fabrication de ce dispositif
FR2748157A1 (fr) Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif
WO2001095383A1 (fr) Procede de realisation d&#39;un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
FR2744566A1 (fr) Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication
EP0635880B1 (fr) Procédé de fabrication d&#39;un transistor en technologie silicium sur isolant
FR2770030A1 (fr) Dispositif a semiconducteur comprenant un transistor mos et procede de fabrication
EP1218942A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication
EP0190243B1 (fr) Procede de fabrication d&#39;un circuit integre de type mis
EP0522938B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ vertical, et transistor obtenu par ce procédé
FR2765396A1 (fr) Dispositif a semiconducteurs avec une structure d&#39;isolation et procede de fabrication
FR3069702A1 (fr) Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
EP0194193B1 (fr) Procédé de fabrication d&#39;un circuit intégré à transistors MOS à électrodes en siliciure métallique