JPH09275134A - 誘電体分離型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】二枚の半導体基板を絶縁膜を介して貼り合わせ
たＳＯＩ基板に分離溝を形成し、その分離溝内に誘電体
を充填して半導体素子間を分離した形の誘電体分離型半
導体装置の製造方法において、分離領域上部の段差を平
坦化し、配線の断線を防止する。 【解決手段】窒化膜１０５とＣＶＤ酸化膜１０６のパタ
ーンをマスクにして、第二の半導体基板１０３の表面か
ら埋め込み酸化膜１０２に達する分離溝１０７を形成
し、その分離溝１０７内壁に側壁酸化膜１０８を形成し
た後、多結晶シリコン１０９を分離溝１０７内に埋め込
むとともに窒化膜１０５上にも堆積する。熱酸化で窒化
膜１０５上の多結晶シリコン１０９を全部酸化膜１１０
に変えるとともに、分離溝１０７内の多結晶シリコン１
０９上部を酸化して、キャップ酸化膜１１０ａを形成す
る。キャップ酸化膜１１０ａの下面が第二の半導体基板
１０３の上面より下になるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は誘電体を用いて素子
間を分離しつつ低電圧駆動の制御回路と高耐圧デバイス
を一チップ内に形成したパワーＩＣや、複数の高耐圧デ
バイスを一チップ内に形成した半導体装置等の誘電体分
離型半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来技術による誘電体分離型半導体装置
の製造方法を説明するため、半導体装置の例としてｎチ
ャネルＭＯＳＦＥＴの主な製造工程における断面図を図
３ないし図５に示す。本発明は特に素子間を分離する分
離領域に特徴があるので、図３、図４は分離領域の部分
断面図を示した。以下、図に沿って製造工程を説明す
る。

【０００３】第一のシリコン基板１上に埋め込み酸化膜
２を介し第二のシリコン基板３が貼り合わされたＳＯＩ
(silicon on insulator)基板の第二のシリコン基板３表
面上に、エッチングマスク材として第一酸化膜１１を形
成し、フォトレジストを用いたフォトリソグラフィおよ
びエッチングにより第一酸化膜１１に開口し、これをマ
スクとしてリアクティブイオンエッチング（ＲＩＥ）法
により第二のシリコン基板３表面から埋め込み酸化膜２
に達する分離溝７を形成する［図３（ａ）］。このとき
第二の半導体基板３はｎ型で、その厚さは１０μｍ、分
離溝７の溝幅は２μｍである。

【０００４】次に第一酸化膜１１をフッ化水素酸溶液で
除去する。このとき分離溝７底部の埋め込み酸化膜２も
若干エッチングされる。この後、熱酸化により、分離溝
７の内面に側壁酸化膜８を形成する。このとき、第二の
シリコン基板３の表面にも第二酸化膜１２が形成される
［同図（ｂ）］。側壁酸化膜８の厚さは１μｍである。

【０００５】その後、分離溝７内に充填層として減圧Ｃ
ＶＤ法により多結晶シリコン９を充填する［同図
（ｃ）］。この際、表面の酸化膜上にも多結晶シリコン
９が被着する。多結晶シリコン９の厚さは１〜３．５μ
ｍである。さらに、プラズマエッチング法により、第二
酸化膜１２の上に被着した多結晶シリコン９をエッチバ
ックし、上面の第二酸化膜１２をフッ化水素酸溶液で除
去して第二のシリコン基板３の表面を露出させる［同図
（ｄ）］。

【０００６】次に、再び熱酸化して、第二シリコン基板
３の表面に第三の酸化膜１３を形成する。この時、分離
溝７内上部の多結晶シリコン９も酸化され、キャップ酸
化膜１０を持つ分離領域２０が完成する［図４
（ａ）］。次に、フォトレジストを用いたフォトリソグ
ラフィにより分離溝７近傍の第三酸化膜１３を残し、他
の領域の第三酸化膜１３をフッ化水素酸溶液で除去し
て、素子形成領域の第二のシリコン基板３の表面を露出
させる［同図（ｂ）］。

【０００７】フォトレジストパターンをマスクとした不
純物イオンの選択的な注入および熱処理により、深いｐ
ベース領域１４を形成する［同図（ｃ）］。その後、素
子形成領域に窒化膜１５を堆積し、選択酸化により素子
のフィールド領域上にフィールド酸化膜１６を形成す
る。［同図（ｄ）］。素子形成領域の窒化膜１５を除去
し、熱酸化によりゲート酸化膜１７を形成した後、その
上に減圧ＣＶＤ法により、多結晶シリコン１９を堆積す
る［図５（ａ）］。

【０００８】続いて、フォトリソグラフィ工程およびエ
ッチング工程によって多結晶シリコン１９をパターン形
成してゲート電極２１とする［同図（ｂ）］。このと
き、ゲート電極２１と一緒に多結晶シリコン配線が形成
される。そしてゲート電極２１を一方の端とし、もう一
方はフォトレジストのパターンをマスクとした不純物イ
オンの選択的な注入および熱処理により、ｎソース領域
２２およびｎドレイン領域２３を形成する［同図
（ｃ）］。高濃度のコンタクト領域２４を形成すること
もある。

【０００９】プラズマＣＶＤ法によるホウ素燐ガラスの
層間絶縁膜２５を堆積し、電極用窓開けを行った後、ス
パッタリングによりアルミニウム合金を蒸着し、フォト
リソグラフィ工程およびエッチング工程によってソース
電極２６、ドレイン電極２７を形成する［同図
（ｄ）］。

【００１０】

【発明が解決しようとする課題】上に説明したように従
来の誘電体分離型半導体装置の製造方法においては、特
に分離領域形成までの工程が、 分離溝形成→酸化膜マスク除去→酸化（分離溝内部およ
び基板表面）→多結晶シリコンによる埋め込み→エッチ
バック→酸化（分離溝上部および基板表面）→フォトリ
ソグラフィ処理（分離溝上部）→ウェットエッチング
（分離溝上部） と多様なプロセスが必要で非常に長い。

【００１１】また、この方法では、エッチバック時に、
面内で一様な平坦性を得ることが難しいこと、分離領域
に大きな段差が発生することが問題である。特に分離領
域の急峻な段差は、その上に配線した場合に配線の断線
を招き易く、素子の信頼性を損なう原因になる。以上の
問題に鑑みて本発明の目的は、面内の平坦性を高め、分
離領域表面の急峻な段差を緩和して、素子特性の安定お
よび信頼性を向上させる誘電体分離型半導体装置の製造
方法を提供することにある。

【００１２】

【課題を解決するための手段】上記課題解決のため本発
明は、第一の半導体基板上に埋め込み酸化膜を介して積
層した第二の半導体基板の表面から前記埋め込み酸化膜
に達する分離溝を形成する工程と、その分離溝の側壁に
第一の絶縁膜を形成する工程と、分離溝内部に多結晶シ
リコンからなる充填層を形成する工程と、分離溝内部に
充填層を残し第二の半導体基板表面および分離溝上の多
結晶シリコンを除去する工程とを含む誘電体分離型半導
体装置の製造方法において、シリコン基板上に酸化膜と
窒化膜とのパターンを形成し、そのパターンをマスクと
して素子分離用の分離溝を形成する工程と、その分離溝
の内壁に側壁酸化膜を形成する工程と、多結晶シリコン
をその分離溝に埋め込む工程と、その分離溝に埋め込ま
れた多結晶シリコンの上部を熱酸化することにより分離
溝に埋め込まれた多結晶シリコンの上部にキャップ酸化
膜を形成する工程と、キャップ酸化膜の上部をエッチン
グする工程とをこの順に行うものとする。

【００１３】そのようにすれば、多結晶シリコンを酸化
して酸化膜とするので、多結晶シリコン自体としての除
去工程が不要になる。分離溝を形成する際のマスクとし
て窒化膜上に厚い酸化膜がある場合は、その酸化膜を除
去した後に側壁酸化膜を形成する工程に移るものとす
る。そのようにすれば、多結晶シリコンを堆積、酸化し
ても窒化膜上の酸化膜が厚くなり過ぎることがない。

【００１４】特に、キャップ酸化膜の下面が第二の半導
体基板の上面より下になるように多結晶シリコンの熱酸
化を行うことが重要である。そのようにすれば、キャッ
プ酸化膜の上面と第二の半導体基板の上面とをほぼ面一
にすることができる。

【００１５】

【発明の実施の形態】上記の課題解決のため本発明の方
法は、分離溝形成のためのマスクとして、酸化膜と窒化
膜を用い、形成した分離溝に多結晶シリコンを充填した
後、窒化膜を酸化防止膜として利用し、多結晶シリコン
を酸化してキャップ酸化膜を形成後、余分な酸化膜をエ
ッチングすることによって、平坦度の良い表面を実現す
るものである。そのような方法をとることによって、従
来技術で発生していた１．０〜２．０μｍの急峻な段差
が０．２μｍ以下に低減できた。

【００１６】以下図面を参照しながら本発明の誘電体分
離型半導体装置の製造方法について説明する。図１、２
に本発明の方法にかかる誘電体分離型半導体装置の主な
製造工程の断面図を示す。本発明は特に素子間を分離す
る分離領域に特徴があるので、図１、２は分離領域の部
分断面図を示した。

【００１７】第一のシリコン基板１０１上に埋め込み酸
化膜１０２を介し第二のシリコン基板１０３を貼り合わ
せたＳＯＩ(silicon on insulator)基板を用いる。第二
のシリコン基板１０３の比抵抗は約５Ω・ｃｍ、厚さは
１０μｍ、埋め込み酸化膜１０２の膜厚は２．０μｍで
ある。第二のシリコン基板１０３の表面にエッチングマ
スク材として熱酸化によるバッファ酸化膜１０４、常圧
ＣＶＤ法による窒化膜１０５、ＣＶＤ酸化膜１０６を形
成する。膜厚はそれぞれ、３５ｎｍ、０．１５μｍ、
１．５μｍである。バッファ酸化膜１０４は、第二のシ
リコン基板１０３と窒化膜１０５間の応力を緩和するた
めのものである。また、ＣＶＤ酸化膜１０６は、分離溝
１０７形成時のシリコン基板１０３とのエッチングガス
に対する選択比を大きくするためである。フォトレジス
トを用いたフォトリソグラフィおよび四フッ化炭素ガス
を用いた異方性エッチングによりそのエッチングマスク
材を開口した後、ＣＶＤ酸化膜１０６をマスクとして、
六フッ化硫黄ガスを用いたドライエッチングにより第二
のシリコン基板１０３の表面から埋め込み酸化膜１０２
に達する分離溝１０７を形成する［図１（ａ）］。

【００１８】続いて、フッ酸によるウェットエッチング
により、表面のＣＶＤ酸化膜１０６を除去する。表面の
ＣＶＤ酸化膜１０６を除去しないと、後に多結晶シリコ
ン１０９を堆積し、酸化した際に表面の酸化膜が厚くな
り過ぎ、平坦な分離領域ができない。分離溝１０７の溝
幅は１μｍである。また、このとき分離溝１０７の底部
の埋め込み酸化膜１０２も若干エッチングされる。その
後、熱酸化により側壁酸化膜１０８を形成する［同図
（ｂ）］。側壁酸化膜１０８の厚さは０．５μｍであ
る。熱酸化の場合、酸化膜の厚さの約半分の厚さのシリ
コンが消費される。

【００１９】次に、分離溝１０７内に減圧ＣＶＤ法によ
り、多結晶シリコン１０９を充填する［同図（ｃ）］。
この際、表面の窒化膜１０５上にも多結晶シリコン１０
９が被着される。多結晶シリコン１０９の厚さは例えば
０．６μｍである。更に、熱酸化すると、窒化膜１０５
上に被着した多結晶シリコン１０９は、酸化膜１１０と
なる。同時に分離溝１０７に埋め込まれた多結晶シリコ
ン１０９の上部も酸化され、キャップ酸化膜１１０ａと
なる［図２（ａ）］。１１００℃、３時間のパイロ酸化
法で、窒化膜１０５上に堆積していた多結晶シリコン１
０９全部が酸化されれば、膜厚約１．２μｍの酸化膜１
１０となる。そして窒化膜１０５が酸化のストッパにな
るので、それ以上酸化は進まない。しかし、分離溝１０
７に埋め込まれた多結晶シリコン１０９の酸化は時間と
ともに進むので、膜厚１．６μｍになる。すなわち分離
溝１０７部分のキャップ酸化膜１１０ａの下面が、第二
のシリコン基板１０３の表面より下になるようにするこ
とが重要である。

【００２０】その後、フッ化水素酸溶液で窒化膜１０５
上の酸化膜１１０、およびキャップ酸化膜１１０ａの上
部を除去し、四フッ化炭素ガスを用いたケミカルドライ
エッチングにより窒化膜１０５を除去し、更にフッ化水
素酸溶液によるウェットエッチングでバッファ酸化膜１
０４を除去する［同図（ｂ）］。これで分離領域１００
が完成する。

【００２１】この後の製造工程は、図４（ｃ）以降に示
した従来法と同様にできるので省略する。上記の方法を
とれば、分離領域１００形成迄のプロセスが簡略化され
る。例えば、フォトリソグラフイは従来の半分の一度で
済む。しかも、多結晶シリコンを酸化膜に変えてエッチ
ング除去するので、多結晶シリコンをエッチバックする
必要がない。すなわち、その分ドライエッチング工程が
減らせるとともに、表面の平坦度が大幅に向上する。

【００２２】また、上記の方法をとれば、窒化膜１０５
がその上に積層された多結晶シリコン１０９の酸化のス
トッパになり、一方分離溝１０７内の多結晶シリコン１
０９の酸化は進むので、キャップ酸化膜１１０ａの制御
が容易である。キャップ酸化膜１１０ａの下面が、第二
シリコン基板１０３の上面より下になるようにすれば、
第二シリコン基板１０３の上面とキャップ酸化膜１１０
ａの上面とをほぼ面一にでき、分離領域１００部分の平
坦度は大幅に改善できる。例えば０．２μｍ以下の平坦
度が実現でき、配線の断線が大幅に抑制された。

【００２３】この方法によればまた、トレンチ上部を厚
い絶縁膜で被覆するため、素子製作工程における熱酸化
工程で、新たに段差が発生することはない。本実施例で
は窒化膜のエッチングを四フッ化炭素ガスを用いたドラ
イエッチングでおこなったが、熱燐酸を用いたウェット
エッチングでも可能である。上記実施例では、分離溝１
０７形成時のエッチングガスの選択比を大きくするため
ＣＶＤ酸化膜１０６を用いたが、第二のシリコン基板１
０３が薄い場合や窒化膜１０５が厚い場合、或いは窒化
膜１０５でも選択比の大きいエッチャントを使用するな
どすれば、ＣＶＤ酸化膜１０６は不要になる。

【００２４】

【発明の効果】以上述べたように本発明の方法によれ
ば、酸化膜と窒化膜とをマスクとして分離溝を形成し、
多結晶シリコンを分離溝に埋めた後、窒化膜上の多結晶
シリコンおよび分離溝内の多結晶シリコンの上部を酸化
膜に変えてエッチング除去することによって、工程が簡
略化されるとともに従来技術で発生していた急峻な段差
が大幅に低減され、段差の形状も緩やかとなって、配線
の断線が起きにくい信頼性の高い半導体装置が得られ
る。

【００２５】この方法によればまた、トレンチ上部を厚
い絶縁膜で被覆するため、素子製作工程における熱酸化
工程で、新たに段差が発生することはない。更に、半導
体装置の表面の平坦度を向上させることは、多結晶シリ
コンおよび金属膜の配線の長寿命化に大きな効果をもた
らすものである。

【図面の簡単な説明】

【図１】（ａ）ないし（ｃ）は本発明の方法にかかる半
導体装置の主な工程ごとの断面図

【図２】（ａ）および（ｂ）は図１（ｃ）に続く本発明
の第一の方法にかかる半導体装置の主な工程ごとの断面
図

【図３】（ａ）ないし（ｄ）は従来の方法にかかる半導
体装置の主な工程ごとの断面図

【図４】（ａ）ないし（ｄ）は図３（ｄ）に続く従来の
方法にかかる半導体装置の主な工程ごとの断面図

【図５】（ａ）ないし（ｄ）は図４（ｄ）に続く従来の
方法にかかる半導体装置の主な工程ごとの断面図

【符号の説明】

１、１０１ 第一のシリコン基板 ２、１０２ 埋め込み酸化膜 ３、１０３ 第二のシリコン基板 ４、１０４ バッファ酸化膜 ５、１０５ 窒化膜 ６、１０６ ＣＶＤ酸化膜 ７、１０７ 分離溝 ８、１０８ 側壁酸化膜 ９、１０９ 多結晶シリコン １０、１１０ａ キャップ酸化膜 １１０ 酸化膜 １１ 第一酸化膜 １２ 第二酸化膜 １３ 第三酸化膜 １４ ｐベース領域 １５ 窒化膜 １６ フィールド酸化膜 １７ ゲート酸化膜 １９ 多結晶シリコン ２０、１００ 分離領域 ２１ ゲート電極 ２２ ｎソース領域 ２３ ｎドレイン領域 ２４ ｐ⁺ コンタクト領域 ２５ 層間絶縁膜 ２６ ソース電極 ２７ ドレイン電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】第一の半導体基板上に埋め込み酸化膜を介
   して積層した第二の半導体基板の表面から前記埋め込み
   酸化膜に達する分離溝を形成する工程と、その分離溝の
   側壁に側壁酸化膜を形成する工程と、分離溝内部に多結
   晶シリコンからなる充填層を形成する工程と、分離溝内
   部に充填層を残し第二の半導体基板表面および分離溝上
   の多結晶シリコンを除去する工程とを含む誘電体分離型
   半導体装置の製造方法において、 第二の半導体基板上に酸化膜と窒化膜とのパターンを形
   成し、そのパターンをマスクとして素子分離用の分離溝
   を形成する工程と、その分離溝の内壁に側壁酸化膜を形
   成する工程と、多結晶シリコンをその分離溝に埋め込む
   工程と、その分離溝に埋め込まれた多結晶シリコンの上
   部を熱酸化することにより分離溝に埋め込まれた多結晶
   シリコンの上部にキャップ酸化膜を形成する工程と、キ
   ャップ酸化膜の上部をエッチングする工程とをこの順に
   行うことを特徴とする誘電体分離型半導体装置の製造方
   法。
2. 【請求項２】第一の半導体基板上に埋め込み酸化膜を介
   して積層した第二の半導体基板の表面から前記埋め込み
   酸化膜に達する分離溝を形成する工程と、その分離溝の
   側壁に側壁酸化膜を形成する工程と、分離溝内部に多結
   晶シリコンからなる充填層を形成する工程と、分離溝内
   部に充填層を残し第二の半導体基板表面および分離溝上
   の多結晶シリコンを除去する工程とを含む誘電体分離型
   半導体装置の製造方法において、 シリコン基板上に酸化膜と窒化膜とのパターンを形成
   し、そのパターンをマスクとして素子分離用の分離溝を
   形成する工程と、その分離溝形成後に酸化膜を一部除去
   し、その分離溝の内壁に側壁酸化膜を形成する工程と、
   多結晶シリコンをその分離溝に埋め込むとともに窒化膜
   上に堆積する工程と、その窒化膜上の多結晶シリコンと
   分離溝に埋め込まれた多結晶シリコンの上部とを熱酸化
   することにより分離溝に埋め込まれた多結晶シリコンの
   上部にキャップ酸化膜を形成する工程と、窒化膜上の酸
   化膜とキャップ酸化膜の上部とをエッチングする工程と
   をこの順に行うことを特徴とする誘電体分離型半導体装
   置の製造方法。
3. 【請求項３】キャップ酸化膜の下面が第二の半導体基板
   の上面より下になるように多結晶シリコンの熱酸化を行
   うことを特徴とする請求項１または２に記載の誘電体分
   離型半導体装置の製造方法。