JP2002237518A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 トレンチ素子分離領域に大きな窪みが形成さ
れて半導体装置の素子特性等に種々の悪影響が発生する
こと、例えば寄生トランジスタが形成されてＭＯＳトラ
ンジスタのしきい値電圧が減少する逆狭チャネル効果が
発生することを防止することが可能な半導体装置及びそ
の製造方法を提供することを目的とする。 【解決手段】 トレンチ内のトレンチ保護膜１６とトレ
ンチ埋め込み絶縁膜１８との間にポリシリコンからなる
サイドウォール１７ａが介在している構造となっている
ことにより、トレンチの形成に用いたパッド熱酸化膜を
ウエットエッチングする際に、シリコン基板１１とサイ
ドウォール１７ａとに両側を挟まれたトレンチ保護膜１
６端部が過剰にエッチングされることが防止されるた
め、トレンチ上端部におけるトレンチ保護酸化膜１６端
部がエッチングされて窪み１９が形成されるものの、こ
の窪み１９は従来の場合よりも格段に小さくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にトレンチ素子分離構造を有する半
導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】従来のトレンチ素子分離構造を有する半
導体装置、例えばＭＯＳ（Metal Oxide Semiconducto
r）トランジスタの製造プロセスを、図１６〜図２３を用
いて説明する。先ず、図１６に示すように、例えばシリ
コン基板１１を熱処理して、その表面にパッド熱酸化膜
１２を形成する。なお、このパッド熱酸化膜１２は、例
えば１０ｎｍ程度の膜厚に成膜する。

【０００３】続いて、例えばＣＶＤ（Chemical Vapor D
eposition ；化学的気相成長）法を用いて、このパッド
熱酸化膜１２上に、窒化シリコンからなる研磨ストップ
層１３を成膜する。この研磨ストップ層１３は、後述す
るＣＭＰ（Chemical Mechanical Polishing；化学的機
械研磨）による平坦化工程において、過剰研磨を抑制す
る役割を果たすものである。なお、この研磨ストップ層
１３は、例えば１２０ｎｍ程度の膜厚に成膜する。

【０００４】続いて、この研磨ストップ層１３上に、フ
ォトリソグラフィ工程によって所定の形状にパターニン
グしたレジスト１４を形成し、このレジスト１４をマス
クとして、例えばＲＩＥ（Reactive Ion Etching；反応
性イオンエッチング）のようなドライエッチング技術に
より、研磨ストップ層１３及びパッド熱酸化膜１２を選
択的に除去して、シリコン基板１１表面にトレンチ１５
を形成する。なお、このトレンチ１５は、例えば３００
ｎｍ程度の深さとする。

【０００５】次いで、図１７に示すように、レジスト１
４を除去した後、後述するトレンチ１５内に充填するト
レンチ埋め込み酸化膜の成膜時にシリコン基板１１にダ
メージが入らないように、例えば熱酸化法により、トレ
ンチ１５内の側面及び底面に露出するシリコン基板１１
上に、トレンチ保護酸化膜１６を形成する。

【０００６】次いで、図１８に示すように、例えば高密
度プラズマＣＶＤ法により、トレンチ素子分離膜となる
酸化シリコン系のトレンチ埋め込み酸化膜１８を基体全
面に成膜して、トレンチ１５内を充填する。なお、この
基体全面に成膜するトレンチ埋め込み酸化膜１８は、例
えば５００ｎｍ程度の膜厚とする。

【０００７】次いで、図１９に示すように、例えばＣＭ
Ｐ法を用いて、トレンチ埋め込み酸化膜１８の平坦化を
行う。このＣＭＰ法による平坦化は、研磨ストップ層１
３が表出するまで行い、これにより基体表面が平坦化さ
れ、トレンチ埋め込み酸化膜１８がトレンチ１５内にの
み埋め込まれた状態となる。

【０００８】次いで、図２０に示すように、素子形成領
域のパッド熱酸化膜１２上に存在する窒化シリコン膜か
らなる研磨ストップ層１３を除去する。なお、この研磨
ストップ層１３のエッチングの際に、例えば１５０℃程
度にまで過熱された燐酸を用いることにより、下方のシ
リコン基板１１の素子形成領域にダメージを与えること
なく、また表出しているトレンチ埋め込み酸化膜１８や
下地のパッド熱酸化膜１２をエッチングすることなく、
窒化シリコン膜からなる研磨ストップ層１３を除去する
ことが可能である。

【０００９】次いで、図２１に示すように、素子形成領
域のシリコン基板１１表面にＭＯＳトランジスタの構成
に必要なソース・ドレイン等の形成を例えば不純物イオ
ン注入等により行う工程を経た後、パッド熱酸化膜１２
をエッチング除去する。このとき、このパッド熱酸化膜
１２のエッチング除去は、一般にフッ酸系のエッチング
液を用いて行われる。このようなウェットエッチングプ
ロセスを用いるのは、ドライエッチングプロセスの場合
に発生する素子形成領域のシリコン基板１１表面へのダ
メージを発生させることなく、パッド熱酸化膜１２を除
去することが可能となるからである。

【００１０】しかし、このフッ酸系のエッチング液を用
いたパッド熱酸化膜１２のウェットエッチングは等方的
に進むため、図中のＢ部に示されるように、表出してい
るトレンチ埋め込み酸化膜１８やそのエッチングによっ
て表出するトレンチ保護酸化膜１６が同時的に又は連続
的にエッチングされる。しかも、ＣＶＤ法により形成さ
れたトレンチ埋め込み酸化膜１８は熱酸化により形成さ
れたパッド熱酸化膜１２よりもエッチング速度が大きい
ため、トレンチ埋め込み酸化膜１８は過剰にエッチング
され、更にその際に大きく露出するトレンチ保護酸化膜
１６も過剰にエッチングされ、図中のＢ部に示されるよ
うに、トレンチ上端部にかなり大きな窪み２２が形成さ
れる。即ち、従来のトレンチ素子分離構造の半導体装置
の製造方法においては、そのトレンチ素子分離領域に大
きな窪み２２が形成される。このため、半導体装置の素
子特性等に種々の悪影響が発生する恐れが生じる。

【００１１】例えば図２１に示される状態で、更にＭＯ
Ｓトランジスタの製造プロセスを進めると、次のような
事態が発生する。即ち、図２２に示すように、ＭＯＳト
ランジスタ形成領域のシリコン基板１１上にゲート酸化
膜２０を形成するための熱酸化を行うと、この熱酸化処
理によって、トレンチ上端部の大きな窪み２２内に露出
するシリコン基板１１側面も熱酸化されて、熱酸化膜２
０ｂが形成される。

【００１２】次いで、図２３に示すように、例えば減圧
ＣＶＤ法を用いて、基体全面に導電性のポリシリコン膜
を形成した後、この導電性のポリシリコン膜を所定の形
状にパターニングして、ＭＯＳトランジスタ形成領域の
ゲート酸化膜２０及びトレンチ素子分離構造の素子分離
領域上にゲート電極及びそれに連なるポリシリコン配線
層２１を形成する。なお、この導電性のポリシリコン膜
は、例えば１８０ｎｍ程度の厚さに成膜する。そして、
このとき、トレンチ上端部の大きな窪み２２内にもポリ
シリコン配線層２１が充填されるため、このトレンチ上
端部においては、図中のＢ部に示されるように、シリコ
ン基板１１側面に熱酸化膜２０ｂを介してポリシリコン
配線層２１が設けられているＭＯＳ構造の寄生トランジ
スタが形成されることになる。

【００１３】

【発明が解決しようとする課題】上記のように従来のト
レンチ素子分離構造の半導体装置の製造プロセスにおい
ては、図２１に示されるように、その素子分離領域のト
レンチ上端部に大きな窪み２２が形成されるため、半導
体装置の素子特性等に種々の悪影響が発生する恐れが生
じるという問題があった。

【００１４】例えばＭＯＳトランジスタの製造プロセス
の場合、図２３に示されるように、その素子分離領域の
トレンチ上端部に、シリコン基板１１側面に熱酸化膜２
０ｂを介してポリシリコン配線層２１が設けられてなる
寄生トランジスタが形成されて、この部分に電界が集中
する構造となる。そして、ＭＯＳトランジスタのチャネ
ル幅の狭小化が進む傾向にある近年においては、このよ
うな構造によってＭＯＳトランジスタのしきい値電圧が
減少する逆狭チャネル効果が発生したり、トランジスタ
特性に悪影響が生じたり、ゲート酸化膜が劣化し易くな
ったりする等の様々な不都合が発生するという問題があ
った。

【００１５】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、トレンチ素子分離領域に大きな窪みが
形成されて半導体装置の素子特性等に種々の悪影響が発
生すること、例えば寄生トランジスタが形成されてＭＯ
Ｓトランジスタのしきい値電圧が減少する逆狭チャネル
効果が発生することを防止することが可能な半導体装置
及びその製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係る半導体装置及びその製造方法により達成
される。即ち、請求項１に係る半導体装置は、トレンチ
素子分離構造の半導体装置であって、半導体基板表面
に、トレンチが形成され、このトレンチ内の側面及び底
面に露出する半導体基板上に、トレンチ保護膜が形成さ
れ、このトレンチ保護膜からなるトレンチ内の側面上
に、上端部が半導体基板表面と略同等の高さ又はより高
い位置にあるサイドウォールが形成され、これらサイド
ウォール及びトレンチ保護膜をそれぞれ側面及び底面と
するトレンチ内に、トレンチ埋め込み絶縁膜が埋め込ま
れていることを特徴とする。

【００１７】従来のトレンチ素子分離構造の半導体装置
においては、半導体基板表面に形成されたトレンチ内に
トレンチ保護膜を介してトレンチ埋め込み絶縁膜が埋め
込まれた構造であるため、このトレンチの形成に用いた
パッド熱酸化膜を除去する際にトレンチ上端部における
トレンチ保護膜の端部及びトレンチ埋め込み絶縁膜が過
剰にエッチングされて、トレンチ上端部にかなり大きな
窪みが形成される。そして、このトレンチ素子分離領域
に形成される大きな窪みに起因して、半導体装置の素子
特性等への種々の悪影響が発生する。

【００１８】これに対して、請求項１に係る半導体装置
においては、トレンチ内のトレンチ保護膜とトレンチ埋
め込み絶縁膜との間にサイドウォールが介在している構
造となっていることにより、このサイドウォールの材質
にパッド熱酸化膜のエッチング液に対するエッチング耐
性を有するものを選択すると、トレンチ側面をなす半導
体基板とサイドウォールとに両側を挟まれたトレンチ保
護膜の端部が過剰にエッチングされることが防止され
る。このため、トレンチ上端部におけるトレンチ保護酸
化膜の端部がエッチングされて窪みが形成されるもの
の、この窪みはその幅がトレンチ保護酸化膜の膜厚に等
しく、その深さがパッド熱酸化膜のエッチングの際のオ
ーバーエッチングによってトレンチ保護酸化膜の端部が
除去された程度であることから、その大きさは従来の場
合の窪みと比較すると、格段に小さくなる。従って、こ
のトレンチ素子分離領域の窪みに起因する半導体装置の
素子特性等への種々の悪影響の発生が抑制される。

【００１９】また、請求項２に係る半導体装置は、トレ
ンチ素子分離構造の半導体装置であって、半導体基板表
面に、トレンチが形成され、このトレンチ内の側面及び
底面に露出する半導体基板上に、トレンチ保護膜が形成
され、このトレンチ保護膜からなるトレンチ内の側面上
に、サイドウォールが形成され、これらサイドウォール
及びトレンチ保護膜をそれぞれ側面及び底面とするトレ
ンチ内に、トレンチ埋め込み絶縁膜が埋め込まれ、トレ
ンチ上端部におけるトレンチ保護膜及びサイドウォール
の上端部上の、トレンチ埋め込み絶縁膜と半導体基板と
の間隙に、絶縁膜が埋め込まれていることを特徴とす
る。

【００２０】従来のトレンチ素子分離構造の半導体装置
においては、前述したようにトレンチ上端部にかなり大
きな窪みが形成されるため、この半導体基板の素子形成
領域に例えばＭＯＳトランジスタが形成されている場
合、そのゲート酸化膜及びゲート電極の形成の際に、ト
レンチ上端部の窪み内の半導体基板側面にゲート酸化膜
と同時に形成された熱酸化膜を介してゲート電極と同時
に形成された配線層が設けられ、ＭＯＳ構造の寄生トラ
ンジスタが形成されることになるため、この部分に電界
が集中してＭＯＳトランジスタのしきい値電圧が減少す
る逆狭チャネル効果が発生したり、トランジスタ特性に
悪影響が生じたり、ゲート酸化膜が劣化し易くなったり
する等の様々な不都合が発生する。

【００２１】これに対して、請求項２に係る半導体装置
においては、トレンチ上端部におけるトレンチ保護膜及
びサイドウォールの上端部上の、トレンチ埋め込み絶縁
膜と半導体基板との間隙に、絶縁膜が埋め込まれている
こと構造となっていることにより、トレンチ上端部には
従来の場合のような窪みがなくなるため、この半導体基
板に例えばＭＯＳトランジスタが形成されている場合で
あっても、そのゲート電極及びそれに連なる配線層の形
成の際に、トレンチ上端部の窪み内に配線層が入り込む
余地はなくなり、寄生トランジスタが形成されることは
ない。従って、ＭＯＳトランジスタに逆狭チャネル効果
が発生したり、トランジスタ特性に悪影響が生じたり、
ゲート酸化膜が劣化し易くなったりする等の様々な不都
合の発生が防止される。

【００２２】また、このゲート電極に連なる配線層とト
レンチ内のサイドウォールとの間には絶縁膜が介在して
いるため、配線層がトレンチ内のサイドウォールに接続
したり、このサイドウォールを介して他のＭＯＳトラン
ジスタのゲート電極と電気的に導通したりすることはな
い。

【００２３】また、請求項３に係る半導体装置の製造方
法は、トレンチ素子分離構造の半導体装置の製造方法で
あって、半導体基板表面上に、パッド絶縁膜及び研磨ス
トップ層を順に積層した後、これら研磨ストップ層、パ
ッド絶縁膜、及び半導体基板を選択的にエッチング除去
して、トレンチを形成する第１の工程と、このトレンチ
内の側面及び底面に露出する半導体基板上に、トレンチ
保護膜を形成する第２の工程と、トレンチ内のトレンチ
保護膜、パッド絶縁膜、及び研磨ストップ層の側面上
に、上端部が半導体基板表面と略同等の高さ又はより高
い位置にあるサイドウォールを形成する第３の工程と、
基体全面に絶縁膜を堆積して、トレンチ内を埋め込んだ
後、この絶縁膜を研磨ストップ層が表出するまで研磨除
去して、トレンチ内を埋め込むトレンチ埋め込み絶縁膜
を形成すると共に、これらトレンチ埋め込み絶縁膜及び
研磨ストップ層からなる基体表面を平坦化する第４の工
程と、研磨ストップ層を選択的にエッチング除去した
後、パッド絶縁膜を選択的にエッチング除去して、半導
体基板表面を露出させる第５の工程と、を有することを
特徴とする。

【００２４】このように請求項３に係る半導体装置の製
造方法においては、半導体基板表面に形成したトレンチ
内の側面及び底面に露出する半導体基板上に、トレンチ
保護膜を形成した後、このトレンチ内のトレンチ保護膜
等の側面上に、上端部が半導体基板表面と略同等の高さ
又はより高い位置にあるサイドウォールを形成し、更に
このサイドウォールが側面に形成されたトレンチ内を埋
め込むトレンチ埋め込み絶縁膜を形成することにより、
トレンチを形成する際に用いたパッド絶縁膜を選択的に
エッチング除去して、半導体基板表面を露出させる際
に、このパッド熱酸化膜のエッチングによって露出した
トレンチ保護酸化膜の端部も連続的にエッチングされる
ものの、サイドウォールの材質にパッド熱酸化膜のエッ
チング液に対するエッチング耐性を有するものを選択す
ると、トレンチ上端部におけるトレンチ保護酸化膜の両
側には、パッド熱酸化膜のエッチング液に対するエッチ
ング耐性を有する半導体基板とサイドウォールとが存在
することから、トレンチ保護酸化膜の端部が過剰にエッ
チングされることが防止される。

【００２５】このため、トレンチ保護酸化膜の端部がエ
ッチングされてトレンチ上端部に形成される窪みはその
幅がトレンチ保護酸化膜の膜厚に等しく、その深さがパ
ッド熱酸化膜のエッチングの際のオーバーエッチングに
よってトレンチ保護酸化膜の端部が除去された程度とな
り、その大きさは従来の場合の窪みと比較すると格段に
小さくなっている。従って、このトレンチ素子分離領域
の窪みに起因する半導体装置の素子特性等への種々の悪
影響の発生が抑制される。

【００２６】また、請求項４に係る半導体装置の製造方
法は、トレンチ素子分離構造の半導体装置の製造方法で
あって、半導体基板表面上に、パッド絶縁膜及び研磨ス
トップ層を順に積層した後、これら研磨ストップ層、パ
ッド絶縁膜、及び半導体基板を選択的にエッチング除去
して、トレンチを形成する第１の工程と、このトレンチ
内の側面及び底面に露出する半導体基板上に、トレンチ
保護膜を形成する第２の工程と、トレンチ内のトレンチ
保護膜、パッド絶縁膜、及び研磨ストップ層の側面上
に、上端部が半導体基板表面と略同等の高さ又はより高
い位置にあるサイドウォールを形成する第３の工程と、
基体全面に絶縁膜を堆積して、トレンチ内を埋め込んだ
後、この絶縁膜を研磨ストップ層が表出するまで研磨除
去して、トレンチ内を埋め込むトレンチ埋め込み絶縁膜
を形成すると共に、これらトレンチ埋め込み絶縁膜及び
研磨ストップ層からなる基体表面を平坦化する第４の工
程と、研磨ストップ層を選択的にエッチング除去した
後、パッド絶縁膜を選択的にエッチング除去して、半導
体基板表面を露出させる第５の工程と、このパッド絶縁
膜のエッチングの際にトレンチ保護膜が連続的にエッチ
ングされてトレンチ上端部に形成された窪み内に露出す
る半導体基板側面及びサイドウォールを熱酸化して、半
導体基板の熱酸化膜及びサイドウォールの熱酸化膜によ
って窪み内を埋め込む第６の工程と、を有することを特
徴とする。

【００２７】このように請求項４に係る半導体装置の製
造方法においては、上記請求項３に係る半導体装置の製
造方法の場合と同様、トレンチを形成する際に用いたパ
ッド絶縁膜を選択的にエッチング除去して半導体基板表
面を露出させる際に、このパッド熱酸化膜のエッチング
によって露出したトレンチ保護酸化膜の端部も連続的に
エッチングされて、トレンチ上端部の半導体基板側面と
サイドウォール側面との間に従来の場合より格段に小さ
な窪みが形成されるが、その後に、この窪み内に露出す
る半導体基板側面及びサイドウォールを熱酸化するた
め、この半導体基板に例えばＭＯＳトランジスタを形成
する場合であっても、そのゲート電極の形成の際に、ト
レンチ上端部の窪み内にゲート電極と同時に形成された
配線層が入り込む余地はなくなり、寄生トランジスタが
形成されることはない。従って、ＭＯＳトランジスタに
逆狭チャネル効果が発生したり、トランジスタ特性に悪
影響が生じたり、ゲート酸化膜が劣化し易くなったりす
る等の様々な不都合の発生が防止される。

【００２８】また、このゲート電極に連なる配線層とト
レンチ内のサイドウォールとの間には半導体基板の熱酸
化膜及びサイドウォールの熱酸化膜が介在しているた
め、配線層がトレンチ内のサイドウォールに接続した
り、このサイドウォールを介して他のＭＯＳトランジス
タのゲート電極と電気的に導通したりすることはない。

【００２９】なお、上記請求項３又は４に係る半導体装
置の製造方法において、サイドウォールがポリシリコン
膜又はアモルファスシリコン膜からなるサイドウォール
であることが好適である（請求項５）。この場合、こう
したポリシリコン膜又はアモルファスシリコン膜からな
るサイドウォールは、パッド熱酸化膜のエッチング液に
対するエッチング耐性を有するため、前述した上記請求
項３又は４の作用が容易に達成される。

【００３０】また、上記請求項４に係る半導体装置の製
造方法において、前記第６の工程におけるトレンチ上端
部に形成された窪み内に露出する半導体基板側面及びサ
イドウォールの熱酸化を、半導体基板に形成するゲート
酸化膜と同時的に形成することが好適である（請求項
６）。この場合、この半導体基板側面及びサイドウォー
ル側面の熱酸化がＭＯＳトランジスタの製造プロセスに
一体的に組み込まれるため、工程数の増加を招くことが
ないという利点がある。

【００３１】更に、サイドウォールが、不純物がドーピ
ングされたポリシリコン膜又はアモルファスシリコン膜
からなるサイドウォールである好適である（請求項
７）。この場合、前記第６の工程における半導体基板側
面及びサイドウォールの熱酸化の際に、サイドウォール
の酸化速度が増大するため、トレンチ上端部の半導体基
板側面とサイドウォール側面との間に形成された窪み内
を半導体基板及びサイドウォールの熱酸化膜によって埋
め込むことが容易になる。

【００３２】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。 （第１の実施形態）図１は本発明の第１の実施形態に係
るトレンチ素子分離構造の半導体装置を示す概略断面図
であり、図２〜図１１はそれぞれ図１に示す半導体装置
の製造方法を説明するための工程断面図である。

【００３３】図１に示されるように、本実施形態に係る
トレンチ素子分離構造の半導体装置においては、例えば
半導体基板としてのシリコン基板１１表面の素子分離領
域に、例えば３００ｎｍ程度の深さのトレンチが形成さ
れ、このトレンチの側面及び底面をなすシリコン基板１
１上に、例えば熱酸化法により成膜されたトレンチ保護
酸化膜１６が形成されている。

【００３４】また、このトレンチ保護酸化膜１６からな
るトレンチ内の側面上には、例えば１０ｎｍ程度の膜厚
のポリシリコン膜からなるサイドウォール１７ａが形成
されている。そして、このサイドウォール１７ａは、そ
の上端部がトレンチによって分離された素子形成領域の
シリコン基板１１表面と略同等の高さ又はより高い位置
になるように制御されている。なお、図１においては、
サイドウォール１７ａの上端部が素子形成領域のシリコ
ン基板１１表面よりも高い位置にある場合を図示する。

【００３５】また、このサイドウォール１７ａ及びトレ
ンチ保護酸化膜１６をそれぞれ側面及び底面とするトレ
ンチ内には、トレンチ埋め込み酸化膜１８が埋め込まれ
ている。そして、このトレンチ埋め込み酸化膜１８の表
面は、サイドウォール１７ａの上端部と略同等の高さに
位置している。

【００３６】但し、トレンチ上端部におけるシリコン基
板１１側面とサイドウォール１７ａとの間には、小さな
窪み１９が形成されている。この窪み１９は、トレンチ
形成時に用いたパッド熱酸化膜を例えばフッ酸系のエッ
チング液を用いたウェットエッチングによって除去する
際に、そのエッチングによって露出したトレンチ保護酸
化膜１６端部が連続的にエッチング除去されて形成され
たものである。

【００３７】しかし、その際に、トレンチ上端部におけ
るトレンチ保護酸化膜１６の両側には、フッ酸系のエッ
チング液によってはエッチングされないシリコン基板１
１側面とポリシリコンからなるサイドウォール１７ａと
が存在する構造となっているため、トレンチ保護酸化膜
１６が過剰にエッチングされることが防止される。従っ
て、図中のＡ部に示されるように、この窪み１９はその
幅がトレンチ保護酸化膜１６の膜厚に等しく、その深さ
はパッド熱酸化膜１２のエッチングの際のオーバーエッ
チングによってトレンチ保護酸化膜１６端部が除去され
た程度であるため、その大きさは上記図２１中のＢ部に
示される従来の場合の窪みと比較すると、格段に小さな
ものである。

【００３８】次に、図１に示すトレンチ素子分離構造の
半導体装置の製造方法を、図２〜図１１を用いて説明す
る。先ず、図２に示すように、シリコン基板１１を熱処
理して、その表面にパッド熱酸化膜１２を形成する。な
お、このパッド熱酸化膜１２は、例えば１０ｎｍ程度の
膜厚に成膜する。

【００３９】次いで、図３に示すように、例えばＣＶＤ
法を用いて、このパッド熱酸化膜１２上に、窒化シリコ
ンからなる研磨ストップ層１３を成膜する。この研磨ス
トップ層１３は、後述するＣＭＰ法による平坦化工程に
おいて、過剰研磨を抑制する役割を果たすものである。
なお、この研磨ストップ層１３は、例えば１２０ｎｍ程
度の膜厚に成膜する。

【００４０】次いで、図４に示すように、この研磨スト
ップ層１３上に、フォトリソグラフィ工程によって所定
の形状にパターニングしたレジスト１４を形成し、この
レジスト１４をマスクとして、例えばＲＩＥのようなド
ライエッチング技術により、研磨ストップ層１３、パッ
ド熱酸化膜１２、及びシリコン基板１１を選択的にエッ
チング除去して、シリコン基板１１表面の素子分離領域
にトレンチ１５を形成する。なお、このトレンチ１５
は、例えば３００ｎｍ程度の深さとする。

【００４１】次いで、図５に示すように、レジスト１４
を除去した後、後述するトレンチ１５内に充填するトレ
ンチ埋め込み酸化膜の成膜時のシリコン基板１１にダメ
ージが入らないように、例えば熱酸化法により、トレン
チ１５内の側面及び底面に露出するシリコン基板１１上
に、トレンチ保護酸化膜１６を形成する。

【００４２】次いで、図６に示すように、例えば減圧Ｃ
ＶＤ法により、基体全面にポリシリコン膜１７を成膜し
て、トレンチ１５内の側面及び底面をなすトレンチ保護
酸化膜１６、パッド熱酸化膜１２、及び研磨ストップ層
１３上を被覆する。なお、このポリシリコン膜１７は、
例えば１０ｎｍ程度の膜厚とする。

【００４３】次いで、図７に示すように、例えばＲＩＥ
法のようなドライエッチング技術により、ポリシリコン
膜１７をエッチングして、トレンチ１５外の研磨ストッ
プ層１３上のポリシリコン膜１７及びトレンチ１５内の
底面をなすトレンチ保護酸化膜１６上のポリシリコン膜
１７を除去する一方、トレンチ１５内の側面をなすトレ
ンチ保護酸化膜１６、パッド熱酸化膜１２、及び研磨ス
トップ層１３上を被覆するポリシリコン膜１７を残存さ
せ、このポリシリコン膜１７からなるサイドウォール１
７ａを形成する。

【００４４】なお、サイドウォール１７ａの上端部は、
ポリシリコン膜１７のエッチングの際に除去されてトレ
ンチ１５外の研磨ストップ層１３表面より低くなるが、
このポリシリコン膜１７のエッチングの際のエッチング
時間等の条件を調整して、トレンチ１５外の素子形成領
域のシリコン基板１１表面と略同等の高さ又はより高い
位置になるように制御する。但し、図７においては、サ
イドウォール１７ａの上端部が素子形成領域のシリコン
基板１１表面よりも高い位置にある場合を図示する。

【００４５】次いで、図８に示すように、例えば高密度
プラズマＣＶＤ法を用いて、トレンチ素子分離膜となる
酸化シリコン系のトレンチ埋め込み酸化膜１８を基体全
面に成膜し、側壁にサイドウォール１７ａが形成された
トレンチ１５内を充填する。なお、この基体全面に成膜
するトレンチ埋め込み酸化膜１８は、例えば５００ｎｍ
程度の膜厚とする。

【００４６】次いで、図９に示すように、例えばＣＭＰ
法を用いて、トレンチ埋め込み酸化膜１８の平坦化を行
う。このＣＭＰ法による平坦化は、研磨ストップ層１３
が表出するまで行い、これによりトレンチ埋め込み酸化
膜１８及び研磨ストップ層１３からなる基体表面を平坦
化すると共に、トレンチ埋め込み酸化膜１８がトレンチ
１５内のみに埋め込まれた状態とする。

【００４７】次いで、図１０に示すように、素子形成領
域のパッド熱酸化膜１２上に存在する研磨ストップ層１
３をエッチング除去する。なお、この研磨ストップ層１
３のエッチングの際に、例えば１５０℃程度にまで過熱
された燐酸を用いることにより、その下方にある素子形
成領域のシリコン基板１１表面にダメージを与えること
なく、また表出しているトレンチ埋め込み酸化膜１８及
びポリシリコンからなるサイドウォール１７ａや下地の
パッド熱酸化膜１２をエッチングすることなく、窒化シ
リコン膜からなる研磨ストップ層１３のみを除去するこ
とが可能である。逆にいえば、この研磨ストップ層１３
のエッチングの際にサイドウォール１７ａがエッチング
されることを防止するためには、その材質として本実施
形態におけるポリシリコンのように燐酸によってエッチ
ングされない材質を使用することが必要である。

【００４８】次いで、図１１に示すように、シリコン基
板１１の素子形成領域に所望のデバイスを形成するため
の種々の工程を経た後、パッド熱酸化膜１２をエッチン
グ除去する。このとき、このパッド熱酸化膜１２のエッ
チング除去は、一般にフッ酸系のエッチング液を用いて
行われる。このようなウェットエッチングプロセスを用
いるのは、ドライエッチングプロセスの場合に発生する
素子形成領域のシリコン基板１１表面へのダメージを発
生させることなく、パッド熱酸化膜１２を除去すること
が可能となるからである。

【００４９】但し、このパッド熱酸化膜１２のウェット
エッチングの際には、そのエッチングによって露出した
トレンチ保護酸化膜１６端部も連続的にエッチング除去
される。しかし、トレンチ１５上端部におけるトレンチ
保護酸化膜１６の両側には、フッ酸系のエッチング液に
よってはエッチングされないシリコン基板１１側面とポ
リシリコンからなるサイドウォール１７ａとが存在する
ため、トレンチ保護酸化膜１６が過剰にエッチングされ
ることが防止される。このため、図中のＡ部に示される
ように、トレンチ１５上端部のシリコン基板１１側面と
サイドウォール１７ａとの間に、トレンチ保護酸化膜１
６端部がエッチングされた窪み１９が形成されるもの
の、この窪み１９はその幅がトレンチ保護酸化膜１６の
膜厚に等しく、その深さはパッド熱酸化膜１２のエッチ
ングの際のオーバーエッチングによってトレンチ保護酸
化膜１６端部が除去された程度であるため、その大きさ
は上記図２１中のＢ部に示される従来の場合の窪みと比
較すると、格段に小さくなっている。

【００５０】また、パッド熱酸化膜１２のウェットエッ
チングの際には、側壁にサイドウォール１７ａが形成さ
れたトレンチ１５内を充填しているトレンチ埋め込み酸
化膜１８も同時にエッチング除去されるが、上記図９に
示すＣＭＰ法による平坦化工程において、平坦化したト
レンチ埋め込み酸化膜１８表面が素子形成領域のシリコ
ン基板１１表面よりも十分に高い位置にあるようにして
おくことにより、エッチング後のトレンチ埋め込み酸化
膜１８表面を依然として素子形成領域のシリコン基板１
１表面よりも十分に高い位置にすることが容易に可能で
あるため、このトレンチ埋め込み酸化膜１８のエッチン
グによって窪みが形成されることは防止される。

【００５１】本実施形態では、上記図９に示すＣＭＰ法
による平坦化工程において、平坦化したトレンチ埋め込
み酸化膜１８表面がサイドウォール１７ａの上端部っよ
りも高い位置にあるようにしておき、上記図１１に示す
パッド熱酸化膜１２のエッチング除去工程において、こ
のトレンチ埋め込み酸化膜１８も同時的にエッチングさ
れて、その表面がサイドウォール１７ａの上端部と略同
等の高さになる場合を図示している。このようにして、
図１に示されるトレンチ素子分離構造の半導体装置を作
製する。

【００５２】以上のように本実施形態によれば、シリコ
ン基板１１上にパッド熱酸化膜１２及び窒化シリコンか
らなる研磨ストップ層１３を順に成膜し、これら研磨ス
トップ層１３、パッド熱酸化膜１２、及びシリコン基板
１１を選択的に除去してシリコン基板１１表面の素子分
離領域にトレンチ１５を形成し、このトレンチ１５内の
側面及び底面に露出するシリコン基板１１上にトレンチ
保護酸化膜１６を形成し、基体全面に成膜したポリシリ
コン膜１７をドライエッチングして、トレンチ１５内の
側面をなすトレンチ保護酸化膜１６、パッド熱酸化膜１
２、及び研磨ストップ層１３上に残存するポリシリコン
膜１７からなるサイドウォール１７ａを形成すると共
に、このサイドウォール１７ａの上端部がトレンチ１５
外の素子形成領域のシリコン基板１１表面と略同等の高
さ又はより高い位置になるように制御し、基体全面にト
レンチ埋め込み酸化膜１８を成膜してトレンチ１５内を
充填し、トレンチ埋め込み酸化膜１８を研磨してトレン
チ埋め込み酸化膜１８及び研磨ストップ層１３からなる
基体表面を平坦化し、研磨ストップ層１３を選択的にエ
ッチング除去し、パッド熱酸化膜１２をウェットエッチ
ング除去してシリコン基板１１表面を露出させることに
より、このパッド熱酸化膜１２のエッチング除去によっ
て露出したトレンチ保護酸化膜１６の端部も連続的にエ
ッチングされるものの、このトレンチ１５上端部におけ
るトレンチ保護酸化膜１６はその両側をシリコン基板１
１とポリシリコンからなるサイドウォール１７ａとに挟
まれた構造となっていることから、トレンチ保護酸化膜
１６の端部が過剰にエッチングされることを防止するこ
とが可能になる。

【００５３】このため、トレンチ１５上端部のシリコン
基板１１側面とサイドウォール１７ａとの間に、トレン
チ保護酸化膜１６端部がエッチングされた窪み１９が形
成されるものの、この窪み１９はその幅がトレンチ保護
酸化膜１６の膜厚に等しく、その深さはパッド熱酸化膜
１２のエッチングの際のオーバーエッチングによってト
レンチ保護酸化膜１６端部が除去された程度になり、そ
の大きさを従来の場合の窪みよりも格段に小さくするこ
とができる。従って、このトレンチ素子分離領域の窪み
に起因する半導体装置の素子特性等への種々の悪影響の
発生を抑制することができる。

【００５４】（第２の実施形態）図１２は本発明の第２
の実施形態に係るトレンチ素子分離構造の半導体装置を
示す概略断面図であり、図１３〜図１５はそれぞれ図１
２に示す半導体装置の製造方法を説明するための工程断
面図である。なお、上記第１の実施形態の図１〜図１１
に示す半導体装置の構成要素と同一の要素には同一の符
号を付して説明を省略する。

【００５５】本実施形態に係るトレンチ素子分離構造の
半導体装置は、上記第１の実施形態をＭＯＳトランジス
タに適用したものである。従って、図１２に示されるよ
うに、上記第１の実施形態に係るトレンチ素子分離構造
の半導体装置の場合と同様、シリコン基板１１表面の素
子分離領域に例えば３００ｎｍ程度の深さのトレンチが
形成され、このトレンチの側面及び底面をなすシリコン
基板１１上に熱酸化法により成膜されたトレンチ保護酸
化膜１６が形成され、このトレンチ保護酸化膜１６から
なるトレンチ内の側面上に例えば１０ｎｍ程度の膜厚の
ポリシリコン膜からなるサイドウォール１７ａが形成さ
れ、このサイドウォール１７ａ及びトレンチ保護酸化膜
１６をそれぞれ側面及び底面とするトレンチ内にトレン
チ埋め込み酸化膜１８が埋め込まれている。

【００５６】但し、トレンチ上端部におけるシリコン基
板１１側面とサイドウォール１７ａとの間に形成されて
いた小さな窪み１９は、熱酸化膜２０ａ、１７ｂによっ
て埋め込まれている。このため、本実施形態に係るトレ
ンチ素子分離構造の半導体装置の素子分離領域には小さ
な窪みさえ全くない。なお、この熱酸化膜２０ａ、１７
ｂは、ＭＯＳトランジスタ形成領域のシリコン基板１１
上にゲート酸化膜２０を形成するための熱酸化を行う際
に、同時的に形成されたシリコン基板１１の熱酸化膜２
０ａ及びポリシリコンからなるサイドウォール１７ａの
熱酸化膜１７ｂである。

【００５７】また、図示は省略するが、シリコン基板１
１の素子形成領域には、ＭＯＳトランジスタの構成に必
要なソース・ドレイン等が形成されている。そして、Ｍ
ＯＳトランジスタ形成領域のゲート酸化膜２０及びトレ
ンチ素子分離構造の素子分離領域上には、例えば１８０
ｎｍ程度の膜厚の導電性のポリシリコン膜からなるゲー
ト電極及びそれに連なるポリシリコン配線層２１が形成
されている。

【００５８】なお、このポリシリコン配線層２１とトレ
ンチ内のポリシリコンからなるサイドウォール１７ａと
は、両者の間にサイドウォール１７ａが酸化されてなる
熱酸化膜１７ｂが介在しているため、ポリシリコン配線
層２１がトレンチ内のサイドウォール１７ａに接続した
り、このサイドウォール１７ａを介して他のＭＯＳトラ
ンジスタのゲート電極と電気的に導通したりすることは
ない。

【００５９】次に、図１２に示すトレンチ素子分離構造
の半導体装置の製造方法を、図１３〜図１５を用いて説
明する。上記第１の実施形態の図２〜図１１に示す工程
を経て、図１３に示すように、シリコン基板１１表面の
素子分離領域にトレンチ１５が形成され、このトレンチ
１５の側面及び底面をなすシリコン基板１１上に熱酸化
法により成膜されたトレンチ保護酸化膜１６が形成さ
れ、このトレンチ保護酸化膜１６からなるトレンチ１５
内の側面上にポリシリコン膜からなるサイドウォール１
７ａが形成され、このサイドウォール１７ａ及びトレン
チ保護酸化膜１６をそれぞれ側面及び底面とするトレン
チ１５内にトレンチ埋め込み酸化膜１８が埋め込まれて
いるトレンチ素子分離構造の半導体装置を形成する。そ
して、その途中の、シリコン基板１１の素子形成領域に
所望のデバイスを形成するための種々の工程において、
ＭＯＳトランジスタの構成に必要なソース・ドレイン等
の形成を例えば不純物イオン注入等により行っておく。

【００６０】なお、このとき、図中のＡ部に示されるよ
うに、トレンチ１５上端部におけるシリコン基板１１側
面とサイドウォール１７ａとの間には、小さな窪み１９
が形成されている。但し、この窪み１９は、上記第１の
実施形態において既に説明しいたように、その幅がトレ
ンチ保護酸化膜１６の膜厚に等しく、その深さはパッド
熱酸化膜のエッチングの際のオーバーエッチングによっ
てトレンチ保護酸化膜１６端部が除去された程度である
ため、その大きさは上記図２１中のＢ部に示される従来
の場合の窪みと比較すると、格段に小さなものである。

【００６１】次いで、図１４に示すように、ＭＯＳトラ
ンジスタ形成領域のシリコン基板１１上にゲート酸化膜
２０を形成するための熱酸化を行う。なお、この熱酸化
処理は、例えば温度１０００℃のウエットＯ₂ （酸素）
雰囲気中において行う。このとき、この熱酸化処理によ
り、トレンチ１５上端部に形成された窪み１９内に露出
するシリコン基板１１側面も熱酸化されて、熱酸化膜２
０ａが形成される。また同時に、この窪み１９内に露出
するポリシリコンからなるサイドウォール１７ａ側面も
熱酸化されて、熱酸化膜１７ｂが形成される。こうし
て、トレンチ１５上端部の窪み１９を、シリコン基板１
１の熱酸化膜２０ａ及びポリシリコンからなるサイドウ
ォール１７ａの熱酸化膜１７ｂによって埋め込んでしま
う。

【００６２】次いで、図１５に示すように、基体全面
に、導電性のポリシリコン膜を形成した後、この導電性
のポリシリコン膜を所定の形状にパターニングして、Ｍ
ＯＳトランジスタ形成領域のゲート酸化膜２０及びトレ
ンチ素子分離構造の素子分離領域上にゲート電極及びそ
れに連なるポリシリコン配線層２１を形成する。なお、
この導電性のポリシリコン膜は、例えば減圧ＣＶＤ法を
用いて、例えば１８０ｎｍ程度の厚さに成膜する。

【００６３】このとき、上記図１３に示される工程にお
いてトレンチ１５内のポリシリコンからなるサイドウォ
ール１７ａの露出している部分は、上記図１４に示され
る工程において既に酸化され、熱酸化膜１７ｂとなって
いるため、ポリシリコン配線層２１がトレンチ１５内の
サイドウォール１７ａに接続したり、このサイドウォー
ル１７ａを介して他のＭＯＳトランジスタのゲート電極
と電気的に導通したりすることはない。このようにし
て、図１２に示されるトレンチ素子分離構造の半導体装
置を作製する。更にその後、一般的なＭＯＳトランジス
タ製造プロセスにしたがって、層間絶縁膜の形成、コン
タクト形成、配線形成などの諸工程を経て、ＭＯＳトラ
ンジスタを完成させる。

【００６４】以上のように本実施形態によれば、上記第
１の実施形態の場合と同様にして、トレンチ１５上端部
のシリコン基板１１側面とサイドウォール１７ａとに挟
まれたトレンチ保護酸化膜１６の端部がエッチングされ
て従来の場合より格段に小さな窪み１９が形成される
が、その後のＭＯＳトランジスタのゲート酸化膜２０を
形成するための熱酸化処理により、この窪み１９内に露
出するシリコン基板１１側面及びサイドウォール１７ａ
を熱酸化してそれぞれ熱酸化膜２０ａ、１７ｂを形成
し、これらの熱酸化膜２０ａ、１７ｂによって窪み１９
内を埋め込んでしまうことにより、その後、ゲート酸化
膜２０上にゲート電極を形成する際に、このゲート電極
に連なるポリシリコン配線層２１がトレンチ素子分離領
域上に形成されても、このポリシリコン配線層２１がト
レンチ１５上端部の窪み１９内に入り込む余地はなくな
り、寄生トランジスタが形成されることはない。従っ
て、ＭＯＳトランジスタに逆狭チャネル効果が発生した
り、トランジスタ特性に悪影響が生じたり、ゲート酸化
膜が劣化し易くなったりする等の様々な不都合の発生を
防止することができる。

【００６５】また、ＭＯＳトランジスタのゲート電極に
連なるポリシリコン配線層２１とトレンチ１５内のサイ
ドウォール１７ａとの間には、熱酸化膜２０ａ、１７ｂ
が介在しているため、ポリシリコン配線層２１がトレン
チ１５内のサイドウォール１７ａに接続したり、このサ
イドウォール１７ａを介して他のＭＯＳトランジスタの
ゲート電極と電気的に導通したりすることはない。

【００６６】なお、上記第１及び第２の実施形態におい
ては、トレンチ１５内のトレンチ保護酸化膜１６とトレ
ンチ埋め込み酸化膜１８との間に介在するサイドウォー
ル１７ａの材質として、ポリシリコンが用いられている
が、このポリシリコンの代わりに、アモルファスシリコ
ンを用いても同じ効果が得られる。更にいえば、こうし
たポリシリコンやアモルファスシリコンに限定されず、
研磨ストップ層１３をエッチングする燐酸やパッド熱酸
化膜１２をエッチングするフッ酸系のエッチング液に対
してエッチング耐性がある物質であればよい。但し、第
２の実施形態の場合には、ゲート酸化膜２０を形成する
ための熱酸化処理によって酸化され、熱酸化膜を形成す
るものであることも要求される。

【００６７】また、サイドウォールの材質としてポリシ
リコン又はアモルファスシリコンを用いる場合であって
も、第２の実施形態においては、このポリシリコン又は
アモルファスシリコンにリンやホウ素などの不純物をド
ーピングしておくことが望ましい。この場合、ゲート酸
化膜２０を形成するための熱酸化処理の際に、窪み１９
内に露出するサイドウォールが熱酸化される酸化速度が
増大するため、このサイドウォールの熱酸化膜を厚くす
ることができ、ゲート電極と酸化されずに残ったサイド
ウォールとの間を絶縁することが容易となるという利点
がある。

【００６８】

【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、トレンチ１５内のトレンチ保護膜とトレ
ンチ埋め込み絶縁膜との間にサイドウォールが介在して
いる構造となっていることにより、このサイドウォール
の材質にパッド熱酸化膜のエッチング液に対するエッチ
ング耐性を有するものを選択すると、トレンチ１５側面
をなす半導体基板とサイドウォールとに両側を挟まれた
トレンチ保護膜の端部が過剰にエッチングされることが
防止されるため、トレンチ上端部におけるトレンチ保護
酸化膜の端部がエッチングされて窪みが形成されるもの
の、この窪みはその幅がトレンチ保護酸化膜の膜厚に等
しく、その深さがパッド熱酸化膜のエッチングの際のオ
ーバーエッチングによってトレンチ保護酸化膜の端部が
除去された程度であることから、その大きさは従来の場
合の窪みと比較すると、格段に小さくなる。従って、こ
のトレンチ素子分離領域の窪みに起因する半導体装置の
素子特性等への種々の悪影響の発生を抑制することがで
きる。

【００６９】また、請求項２に係る半導体装置によれ
ば、トレンチ上端部におけるトレンチ保護膜及びサイド
ウォールの上端部上の、トレンチ埋め込み絶縁膜と半導
体基板との間隙に、絶縁膜が埋め込まれていること構造
となっていることにより、トレンチ上端部には従来の場
合のような窪みが全く形成されないことから、この半導
体基板に例えばＭＯＳトランジスタが形成されている場
合であっても、そのゲート電極及びそれに連なる配線層
の形成の際に、トレンチ上端部の窪み内に配線層が入り
込む余地はなくなり、寄生トランジスタが形成されるこ
とはないため、ＭＯＳトランジスタに逆狭チャネル効果
が発生したり、トランジスタ特性に悪影響が生じたり、
ゲート酸化膜が劣化し易くなったりする等の様々な不都
合の発生を防止することができる。

【００７０】また、請求項３に係る半導体装置の製造方
法によれば、半導体基板表面に形成したトレンチ内の側
面及び底面に露出する半導体基板上に、トレンチ保護膜
を形成した後、このトレンチ内のトレンチ保護膜等の側
面上に、上端部が半導体基板表面と略同等の高さ又はよ
り高い位置にあるサイドウォールを形成し、更にこのサ
イドウォールが側面に形成されたトレンチ内を埋め込む
トレンチ埋め込み絶縁膜を形成することにより、トレン
チを形成する際に用いたパッド絶縁膜を選択的にエッチ
ング除去して半導体基板表面を露出させる際に、このパ
ッド熱酸化膜のエッチングによって露出したトレンチ保
護酸化膜の端部も連続的にエッチングされるものの、サ
イドウォールの材質にパッド熱酸化膜のエッチング液に
対するエッチング耐性を有するものを選択すると、トレ
ンチ上端部におけるトレンチ保護酸化膜の両側には、パ
ッド熱酸化膜のエッチング液に対するエッチング耐性を
有する半導体基板とサイドウォールとが存在することか
ら、トレンチ保護酸化膜の端部が過剰にエッチングされ
ることを防止することが可能になるため、トレンチ保護
酸化膜の端部がエッチングされてトレンチ上端部に形成
される窪みを従来の場合の窪みよりも格段に小さくする
ことができる。従って、このトレンチ素子分離領域の窪
みに起因する半導体装置の素子特性等への種々の悪影響
の発生を抑制することができる。

【００７１】また、請求項４に係る半導体装置の製造方
法によれば、上記請求項３に係る半導体装置の製造方法
の場合と同様、トレンチを形成する際に用いたパッド絶
縁膜を選択的にエッチング除去して半導体基板表面を露
出させる際に、このパッド熱酸化膜のエッチングによっ
て露出したトレンチ保護酸化膜の端部も連続的にエッチ
ングされて、トレンチ上端部の半導体基板側面とサイド
ウォール側面との間に従来の場合より格段に小さな窪み
が形成されるが、その後に、この窪み内に露出する半導
体基板側面及びサイドウォール側面を熱酸化するため、
この半導体基板に例えばＭＯＳトランジスタを形成する
場合であっても、そのゲート電極の形成の際に、トレン
チ上端部の窪み内にゲート電極と同時に形成された配線
層が入り込む余地は少なくなり、寄生トランジスタの影
響を小さくできる。従って、ＭＯＳトランジスタに逆狭
チャネル効果が発生したり、トランジスタ特性に悪影響
が生じたり、ゲート酸化膜が劣化し易くなったりする等
の様々な不都合の発生を防止することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るトレンチ素子分
離構造の半導体装置を示す概略断面図である。

【図２】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その１)であ
る。

【図３】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その２)であ
る。

【図４】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その３)であ
る。

【図５】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その４)であ
る。

【図６】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その５)であ
る。

【図７】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その６)であ
る。

【図８】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その７)であ
る。

【図９】図１に示すトレンチ素子分離構造の半導体装置
の製造方法を説明するための工程断面図 (その８)であ
る。

【図１０】図１に示すトレンチ素子分離構造の半導体装
置の製造方法を説明するための工程断面図 (その９)で
ある。

【図１１】図１に示すトレンチ素子分離構造の半導体装
置の製造方法を説明するための工程断面図 (その１０)
である。

【図１２】本発明の第２の実施形態に係るトレンチ素子
分離構造の半導体装置を示す概略断面図である。

【図１３】図１２に示すトレンチ素子分離構造の半導体
装置の製造方法を説明するための工程断面図 (その１)
である。

【図１４】図１２に示すトレンチ素子分離構造の半導体
装置の製造方法を説明するための工程断面図 (その２)
である。

【図１５】図１２に示すトレンチ素子分離構造の半導体
装置の製造方法を説明するための工程断面図 (その３)
である。

【図１６】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その１)であ
る。

【図１７】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その２)であ
る。

【図１８】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その３)であ
る。

【図１９】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その４)であ
る。

【図２０】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その５)であ
る。

【図２１】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その６)であ
る。

【図２２】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その７)であ
る。

【図２３】従来のトレンチ素子分離構造の半導体装置の
製造方法を説明するための工程断面図 (その８)であ
る。

【符号の説明】

１１……シリコン基板、１２……パッド熱酸化膜、１３
……研磨ストップ層、１４……レジスト、１５……トレ
ンチ、１６……トレンチ保護酸化膜、１７……ポリシリ
コン膜、１７ａ……サイドウォール、１７ｂ……熱酸化
膜、１８……トレンチ埋め込み酸化膜、１９……窪み、
２０……ゲート酸化膜、２０ａ、２０ｂ……熱酸化膜、
２１……ポリシリコン配線層、２２……窪み。

フロントページの続き Ｆターム(参考） 5F032 AA35 AA45 AA47 AA70 AA77 AA84 BA01 CA17 DA03 DA04 DA24 DA28 DA78 5F048 AA04 AA07 AC01 BB05 BG14 DA28 5F058 BA02 BD01 BD04 BD10 BE02 BF02 BF07 BH11 BH12 BH20 BJ06 5F140 AA06 AA16 AA19 AA22 BE03 BE07 CB04 CB10 CE07 CE20

Claims (7)

【特許請求の範囲】
1. 【請求項１】 トレンチ素子分離構造の半導体装置であ
   って、 半導体基板表面に、トレンチが形成され、 前記トレンチ内の側面及び底面に露出する前記半導体基
   板上に、トレンチ保護膜が形成され、 前記トレンチ保護膜からなるトレンチ内の側面上に、上
   端部が前記半導体基板表面と略同等の高さ又はより高い
   位置にあるサイドウォールが形成され、 前記サイドウォール及び前記トレンチ保護膜をそれぞれ
   側面及び底面とするトレンチ内に、トレンチ埋め込み絶
   縁膜が埋め込まれていることを特徴とする半導体装置。
2. 【請求項２】 トレンチ素子分離構造の半導体装置であ
   って、 半導体基板表面に、トレンチが形成され、 前記トレンチ内の側面及び底面に露出する前記半導体基
   板上に、トレンチ保護膜が形成され、 前記トレンチ保護膜からなるトレンチ内の側面上に、サ
   イドウォールが形成され、 前記サイドウォール及び前記トレンチ保護膜をそれぞれ
   側面及び底面とするトレンチ内に、トレンチ埋め込み絶
   縁膜が埋め込まれ、 前記トレンチ上端部における前記トレンチ保護膜及び前
   記サイドウォールの上端部上の、前記トレンチ埋め込み
   絶縁膜と前記半導体基板との間隙に、絶縁膜が埋め込ま
   れていることを特徴とする半導体装置。
3. 【請求項３】 トレンチ素子分離構造の半導体装置の製
   造方法であって、 半導体基板表面上に、パッド絶縁膜及び研磨ストップ層
   を順に積層した後、前記研磨ストップ層、前記パッド絶
   縁膜、及び前記半導体基板を選択的にエッチング除去し
   て、トレンチを形成する第１の工程と、 前記トレンチ内の側面及び底面に露出する前記半導体基
   板上に、トレンチ保護膜を形成する第２の工程と、 前記トレンチ内の前記トレンチ保護膜、前記パッド絶縁
   膜、及び前記研磨ストップ層の側面上に、上端部が前記
   半導体基板表面と略同等の高さ又はより高い位置にある
   サイドウォールを形成する第３の工程と、 基体全面に絶縁膜を堆積して、前記トレンチ内を埋め込
   んだ後、前記絶縁膜を前記研磨ストップ層が表出するま
   で研磨除去して、前記トレンチ内を埋め込むトレンチ埋
   め込み絶縁膜を形成すると共に、前記トレンチ埋め込み
   絶縁膜及び前記研磨ストップ層からなる基体表面を平坦
   化する第４の工程と、 前記研磨ストップ層を選択的にエッチング除去した後、
   前記パッド絶縁膜を選択的にエッチング除去して、前記
   半導体基板表面を露出させる第５の工程と、 を有することを特徴とする半導体装置の製造方法。
4. 【請求項４】 トレンチ素子分離構造の半導体装置の製
   造方法であって、 半導体基板表面上に、パッド絶縁膜及び研磨ストップ層
   を順に積層した後、前記研磨ストップ層、前記パッド絶
   縁膜、及び前記半導体基板を選択的にエッチング除去し
   て、トレンチを形成する第１の工程と、 前記トレンチ内の側面及び底面に露出する前記半導体基
   板上に、トレンチ保護膜を形成する第２の工程と、 前記トレンチ内の前記トレンチ保護膜、前記パッド絶縁
   膜、及び前記研磨ストップ層の側面上に、上端部が前記
   半導体基板表面と略同等の高さ又はより高い位置にある
   サイドウォールを形成する第３の工程と、 基体全面に絶縁膜を堆積して、前記トレンチ内を埋め込
   んだ後、前記絶縁膜を前記研磨ストップ層が表出するま
   で研磨除去して、前記トレンチ内を埋め込むトレンチ埋
   め込み絶縁膜を形成すると共に、前記トレンチ埋め込み
   絶縁膜及び前記研磨ストップ層からなる基体表面を平坦
   化する第４の工程と、 前記研磨ストップ層を選択的にエッチング除去した後、
   前記パッド絶縁膜を選択的にエッチング除去して、前記
   半導体基板表面を露出させる第５の工程と、 前記パッド絶縁膜のエッチングの際に前記トレンチ保護
   膜が連続的にエッチングされて前記トレンチ上端部に形
   成された窪み内に露出する前記半導体基板側面及び前記
   サイドウォールを熱酸化する第６の工程と、 を有することを特徴とする半導体装置の製造方法。
5. 【請求項５】 請求項３又は４に記載の半導体装置の製
   造方法において、 前記サイドウォールが、ポリシリコン膜又はアモルファ
   スシリコン膜からなるサイドウォールであることを特徴
   とする半導体装置の製造方法。
6. 【請求項６】 請求項４記載の半導体装置の製造方法に
   おいて、 前記第６の工程における前記窪み内に露出する前記半導
   体基板側面及び前記サイドウォールの熱酸化を、前記半
   導体基板に形成するゲート酸化膜と同時的に形成するこ
   とを特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項４記載の半導体装置の製造方法に
   おいて、 前記サイドウォールが、所定の不純物がドーピングされ
   たポリシリコン膜又はアモルファスシリコン膜からなる
   サイドウォールであることを特徴とする半導体装置の製
   造方法。