JP4657614B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4657614B2 JP4657614B2 JP2004065598A JP2004065598A JP4657614B2 JP 4657614 B2 JP4657614 B2 JP 4657614B2 JP 2004065598 A JP2004065598 A JP 2004065598A JP 2004065598 A JP2004065598 A JP 2004065598A JP 4657614 B2 JP4657614 B2 JP 4657614B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
Description
第1の実施の形態を図1に示す。図1(a)は本実施の形態を平面的に説明する図である。カソード154及びアノード153が形成されたPNダイオード150が,一方向(X方向)にはディープトレンチ130で隣接するダイオードト分離され,一方向と垂直な方向(Y方向)にはLOCOS酸化膜140を用いて素子分離されたダイオードアレイである。また図1(b)は図1(a)のダイオードのAA断面を示す断面図であり,図1(c)はBB断面を示す断面図であり,図1(d)はCC断面を示す断面図である。
第2の実施の形態を図2に示す。本実施の形態は,第1の実施の形態で用いたLOCOS酸化膜による素子分離の変わりに,シャロートレンチ142による素子分離を行ったものであり,その他の構成は第1の実施の形態と同様である。つまり一方向(X方向)にはディープトレンチ130で素子を分離し,一方向と垂直な方向(Y方向)にはシャロートレンチ142を用いて分離したダイオードアレイである。
第3の実施の形態を図3に示す。本実施の形態は,第1の実施の形態のディープトレンチ間を連結するディープトレンチを形成したものである。ディープトレンチは格子状に形成されているが,従来のようにクロスパターンは形成されず,ディープトレンチの連結部ではT型のパターンとなる。このとき,第1の実施の形態のLOCOS酸化膜の分離の代わりに第2の実施の形態のシャロートレンチによる分離を用いてもよい。
第4の実施の形態によるディープトレンチの埋め込み方法に関して,図4の工程断面図を用いて説明する。まず,シリコン基板400上に,第1の酸化膜であるLOCOS酸化膜(熱酸化膜)410を0.7μm,CVD法による窒化膜412を0.1μm,第2の酸化膜であるCVD酸化膜414を0.5μmを順次積層する。次に公知の露光技術により,ディープトレンチのレジストパターンを形成する。
121 N+型エピタキシャル層
130 ディープトレンチ
140 LOCOS酸化膜
150 PNダイオード
153 アノード
154 カソード
Claims (8)
- バイポーラトランジスタとともにダイオードアレイが形成された半導体装置において;
前記ダイオードアレイの一方向を分離するLOCOS酸化膜と,
前記ダイオードアレイの前記一方向と垂直の方向を分離するディープトレンチと,
を備えており,
前記ディープトレンチ深さは,前記バイポーラトランジスタのコレクタ層下に埋め込まれた高濃度層より深い
ことを特徴とする半導体装置。 - バイポーラトランジスタとともにダイオードアレイが形成された半導体装置において;
前記ダイオードアレイの一方向を分離するシャロートレンチと,
前記ダイオードアレイの前記一方向と垂直の方向を分離するディープトレンチと,
を備えており,
前記ディープトレンチ深さは,前記バイポーラトランジスタのコレクタ層下に埋め込まれた高濃度層より深い
ことを特徴とする半導体装置。 - 前記ディープトレンチ間を,連結部がT型となるように連結する,前記高濃度層より深いトレンチをさらに備える
ことを特徴とする請求項1または2に記載の半導体装置。 - 前記ディープトレンチ間をT型に連結する前記トレンチは,隣接する2つのダイオード毎に形成され,前記2つのダイオードの間に前記高濃度層に電気的に接続した電極を形成する
ことを特徴とする請求項3に記載の半導体装置。 - 前記電極と前記ダイオードとをトランジスタとして構成する
ことを特徴とする請求項4に記載の半導体装置。 - バイポーラトランジスタとともにダイオードアレイが形成された半導体基板上に第1の酸化膜,窒化膜,及び第2の酸化膜を順次形成した後,前記第2の酸化膜上にフォトリソグラフィを用いて,スリット状に開口したレジストパターンを形成する工程と,
前記レジストパターンをマスクに,前記第2の酸化膜,前記窒化膜,及び前記第1の酸化膜を異方性エッチングし,レジストパターンを除去する工程と,
前記第2の酸化膜をマスクに,前記半導体基板にトレンチを形成する工程と,
前記トレンチの表面に第1の熱酸化膜を形成する工程と,
前記第2の酸化膜及び前記トレンチの前記第1の熱酸化膜上に多結晶シリコン膜を形成する工程と,
前記多結晶シリコン膜を熱処理し,第2の熱酸化膜を形成する工程と,
前記トレンチの前記第2の熱酸化膜の隙間を埋め込むようにCVD酸化膜を形成する工程と,
エッチバック法を用いて,前記窒化膜を露出させる工程と,
前記窒化膜を除去する工程と,
を含み、
前記第1の酸化膜は、前記ダイオードアレイの一方向を分離するLOCOS酸化膜であり、
前記トレンチを形成する工程では、前記ダイオードアレイの一方向と垂直の方向を分離するトレンチを形成し、
前記トレンチの深さは、前記バイポーラトランジスタのコレクタ層下に埋め込まれた高濃度層より深い
ことを特徴とする半導体装置の製造方法。 - 半導体基板上に第1の酸化膜,窒化膜,及び第2の酸化膜を順次形成した後,前記第2の酸化膜上にフォトリソグラフィを用いて,スリット状に開口したレジストパターンを形成する工程と,
前記レジストパターンをマスクに,前記第2の酸化膜,前記窒化膜,及び前記第1の酸化膜を異方性エッチングし,レジストパターンを除去する工程と,
前記第2の酸化膜をマスクに,前記半導体基板にトレンチを形成する工程と,
前記トレンチの表面に第1の熱酸化膜を形成する工程と,
前記第2の酸化膜及び前記トレンチの前記第1の熱酸化膜上に多結晶シリコン膜を形成する工程と,
前記多結晶シリコン膜を熱処理し,第2の熱酸化膜を形成する工程と,
前記トレンチの前記第2の熱酸化膜の隙間を埋め込むようにCVD酸化膜を形成する工程と,
エッチバック法を用いて,前記窒化膜を露出させる工程と,
前記窒化膜を除去する工程と,
前記窒化膜をエッチング液により除去する工程の後に,熱処理を施し,トレンチ内の酸化膜から水分を除去する工程と,
を含む
ことを特徴とする半導体装置の製造方法。 - 前記CVD酸化膜は,低圧CVD法を用いたTEOS酸化膜である
ことを特徴とする請求項6または7に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065598A JP4657614B2 (ja) | 2004-03-09 | 2004-03-09 | 半導体装置及び半導体装置の製造方法 |
US10/929,475 US7132729B2 (en) | 2004-03-09 | 2004-08-31 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065598A JP4657614B2 (ja) | 2004-03-09 | 2004-03-09 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005259775A JP2005259775A (ja) | 2005-09-22 |
JP4657614B2 true JP4657614B2 (ja) | 2011-03-23 |
Family
ID=34918257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065598A Expired - Fee Related JP4657614B2 (ja) | 2004-03-09 | 2004-03-09 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7132729B2 (ja) |
JP (1) | JP4657614B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090230389A1 (en) * | 2008-03-17 | 2009-09-17 | Zhizhang Chen | Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor |
US20120080802A1 (en) | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | Through silicon via in n+ epitaxy wafers with reduced parasitic capacitance |
WO2015037166A1 (ja) * | 2013-09-11 | 2015-03-19 | パナソニックIpマネジメント株式会社 | 半導体装置 |
CN105826232B (zh) * | 2015-01-06 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN107919318B (zh) * | 2016-10-09 | 2021-01-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57111043A (en) * | 1981-09-28 | 1982-07-10 | Hitachi Ltd | Semiconductor integrated circuit and manufacture thereof |
JPS6064481A (ja) * | 1983-09-19 | 1985-04-13 | Hitachi Ltd | 半導体装置 |
JPS6074640A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
JPH03183152A (ja) * | 1989-06-14 | 1991-08-09 | Toshiba Corp | 半導体装置の製造方法及びその半導体装置 |
JPH03234042A (ja) * | 1990-02-09 | 1991-10-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH03245553A (ja) * | 1990-02-23 | 1991-11-01 | Sharp Corp | 素子分離領域の形成方法 |
JPH04333257A (ja) * | 1991-05-09 | 1992-11-20 | Fuji Electric Co Ltd | 誘電体分離ウエハの製造方法 |
JPH06163561A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 半導体装置 |
JPH08102488A (ja) * | 1995-07-31 | 1996-04-16 | Toshiba Corp | 半導体装置の製造方法 |
JPH09107042A (ja) * | 1995-10-10 | 1997-04-22 | Toshiba Corp | 半導体装置の製造方法 |
JP2000269317A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | 半導体装置とその製造方法 |
JP2002237518A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4992848A (en) | 1990-02-20 | 1991-02-12 | At&T Bell Laboratories | Self-aligned contact technology |
JPH05152429A (ja) * | 1991-11-28 | 1993-06-18 | Nec Corp | 半導体装置の製造方法 |
JPH09172061A (ja) | 1995-12-18 | 1997-06-30 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH10135454A (ja) | 1996-10-29 | 1998-05-22 | Nec Kansai Ltd | 半導体装置 |
JP2000031264A (ja) | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4088033B2 (ja) | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
-
2004
- 2004-03-09 JP JP2004065598A patent/JP4657614B2/ja not_active Expired - Fee Related
- 2004-08-31 US US10/929,475 patent/US7132729B2/en not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57111043A (en) * | 1981-09-28 | 1982-07-10 | Hitachi Ltd | Semiconductor integrated circuit and manufacture thereof |
JPS6064481A (ja) * | 1983-09-19 | 1985-04-13 | Hitachi Ltd | 半導体装置 |
JPS6074640A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
JPH03183152A (ja) * | 1989-06-14 | 1991-08-09 | Toshiba Corp | 半導体装置の製造方法及びその半導体装置 |
JPH03234042A (ja) * | 1990-02-09 | 1991-10-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH03245553A (ja) * | 1990-02-23 | 1991-11-01 | Sharp Corp | 素子分離領域の形成方法 |
JPH04333257A (ja) * | 1991-05-09 | 1992-11-20 | Fuji Electric Co Ltd | 誘電体分離ウエハの製造方法 |
JPH06163561A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 半導体装置 |
JPH08102488A (ja) * | 1995-07-31 | 1996-04-16 | Toshiba Corp | 半導体装置の製造方法 |
JPH09107042A (ja) * | 1995-10-10 | 1997-04-22 | Toshiba Corp | 半導体装置の製造方法 |
JP2000269317A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Corp | 半導体装置とその製造方法 |
JP2002237518A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005259775A (ja) | 2005-09-22 |
US20050199980A1 (en) | 2005-09-15 |
US7132729B2 (en) | 2006-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4947931B2 (ja) | 半導体装置 | |
JP5319046B2 (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
JP4034136B2 (ja) | 半導体素子の製造方法 | |
JP5420000B2 (ja) | 半導体装置の製造方法 | |
JP4592340B2 (ja) | 半導体装置の製造方法 | |
JP3014012B2 (ja) | 半導体装置の製造方法 | |
JP2012028805A (ja) | 半導体装置の製造方法 | |
JP2958695B2 (ja) | 半導体素子の製造方法 | |
JP2005175306A (ja) | 半導体集積回路装置及びその製造方法 | |
JP4657614B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 soi 기판 제조 방법과 이 soi기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
JPH0629375A (ja) | 半導体装置およびその製造方法 | |
JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
JPH10290007A (ja) | 半導体装置およびその製造方法 | |
JP2006237208A (ja) | 半導体装置およびその製造方法 | |
US20070262380A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
JP2009004534A (ja) | 半導体装置及びその製造方法 | |
JP2006049663A (ja) | 半導体装置の製造方法 | |
JP5238940B2 (ja) | 半導体装置の製造方法 | |
KR0161852B1 (ko) | 반도체소자의 제조방법 | |
JP2006049685A (ja) | 半導体装置の製造方法 | |
JP2009170600A (ja) | 半導体装置およびその製造方法 | |
JPS6045037A (ja) | 半導体装置の基板構造およびその製造方法 | |
JP2007207825A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |