JPH0629375A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0629375A JPH0629375A JP4183582A JP18358292A JPH0629375A JP H0629375 A JPH0629375 A JP H0629375A JP 4183582 A JP4183582 A JP 4183582A JP 18358292 A JP18358292 A JP 18358292A JP H0629375 A JPH0629375 A JP H0629375A
- Authority
- JP
- Japan
- Prior art keywords
- region
- groove
- impurity
- layer
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 57
- 239000012212 insulator Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000007790 solid phase Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000000945 filler Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000003213 activating effect Effects 0.000 abstract 3
- 239000011810 insulating material Substances 0.000 abstract 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 229910052710 silicon Inorganic materials 0.000 description 51
- 239000010703 silicon Substances 0.000 description 51
- 238000000034 method Methods 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 25
- 238000005530 etching Methods 0.000 description 23
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 絶縁物アイソレーション構造を有しかつ埋め
込み不純物ドープ領域と接続している半導体基板表面ま
での接続不純物ドープ領域を備えている半導体装置に関
し、接続する接続不純物ドープ領域の形成を工夫して、
耐圧低下を招かないようにしかつ微細化が図れる半導体
装置およびその製造方法を提供する。 【構成】 半導体基板に設けたＶ溝（Ｕ溝）に絶縁物層
を充填した絶縁物アイソレーション領域４１と、これに
囲まれた活性素子領域４２とがあり、該素子領域内に設
けられた埋め込み不純物ドープ層と基板表面のコンタク
ト不純物ドープ領域４４とを接続するための接続不純物
ドープ領域４９が、絶縁物アイソレーション領域の側面
に接して活性素子領域内に設けられている半導体装置に
おいて、接続不純物ドープ領域４９が、コンタクト不純
物ドープ領域４４とそこに隣接する絶縁物アイソレーシ
ョン領域４１の一部との間に位置するところに限定形成
されているように構成する。
込み不純物ドープ領域と接続している半導体基板表面ま
での接続不純物ドープ領域を備えている半導体装置に関
し、接続する接続不純物ドープ領域の形成を工夫して、
耐圧低下を招かないようにしかつ微細化が図れる半導体
装置およびその製造方法を提供する。 【構成】 半導体基板に設けたＶ溝（Ｕ溝）に絶縁物層
を充填した絶縁物アイソレーション領域４１と、これに
囲まれた活性素子領域４２とがあり、該素子領域内に設
けられた埋め込み不純物ドープ層と基板表面のコンタク
ト不純物ドープ領域４４とを接続するための接続不純物
ドープ領域４９が、絶縁物アイソレーション領域の側面
に接して活性素子領域内に設けられている半導体装置に
おいて、接続不純物ドープ領域４９が、コンタクト不純
物ドープ領域４４とそこに隣接する絶縁物アイソレーシ
ョン領域４１の一部との間に位置するところに限定形成
されているように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、より詳しくは、絶縁物アイソレーショ
ン構造を有しかつ埋め込み不純物ドープ領域と接続して
いる半導体基板表面までの接続不純物ドープ領域あるい
は接続導電層を備えている半導体装置に関する。
製造方法に関し、より詳しくは、絶縁物アイソレーショ
ン構造を有しかつ埋め込み不純物ドープ領域と接続して
いる半導体基板表面までの接続不純物ドープ領域あるい
は接続導電層を備えている半導体装置に関する。
【０００２】本発明は、特に、高耐圧を要求する半導体
装置（例えば、高耐圧バイポーラトランジスタ）の集積
度向上に寄与するものである。
装置（例えば、高耐圧バイポーラトランジスタ）の集積
度向上に寄与するものである。
【０００３】
【従来の技術】バイポーラトランジスタの場合で説明す
ると、図１に示すように、半導体基板１の上に低濃度の
エピタキシャル半導体層２があり、その界面に高濃度埋
め込み層３が形成されている。エピタキシャル層２の上
に絶縁層４および５が成形され、エピタキシャル層２の
中にベース領域６、エミッタ領域７およびコレクタのコ
ンタクト領域８が形成されている。高耐圧の半導体装置
（バイポーラトランジスタ）とするには、空乏層を広げ
ることによって耐圧を確保するわけであり、その要求耐
圧に応じて低濃度エピタキシャル層（即ち、コレクタ領
域）２の厚さを厚くしている。
ると、図１に示すように、半導体基板１の上に低濃度の
エピタキシャル半導体層２があり、その界面に高濃度埋
め込み層３が形成されている。エピタキシャル層２の上
に絶縁層４および５が成形され、エピタキシャル層２の
中にベース領域６、エミッタ領域７およびコレクタのコ
ンタクト領域８が形成されている。高耐圧の半導体装置
（バイポーラトランジスタ）とするには、空乏層を広げ
ることによって耐圧を確保するわけであり、その要求耐
圧に応じて低濃度エピタキシャル層（即ち、コレクタ領
域）２の厚さを厚くしている。
【０００４】一方、低濃度エピタキシャル層２の下に
は、高濃度埋め込み層３がコレクタ直列抵抗を低くする
ために形成されており、ここにコレクタ電極（図示せ
ず）を接続するためにコンタクト（不純物ドープ領域）
領域８をエピタキシャル層２の表面から埋め込み層３に
達するように形成されている。そこで、エピタキシャル
層２が厚くなると、それに応じてコンタクト領域８を深
く（長く）形成する必要があり、すると、コンタクト領
域８は横方向への広がりが大きくなり、それだけ面積を
必要となって活性素子の微細化を妨げている。図１で
は、ベース領域６と埋め込み層３との距離が、ベース領
域６とコンタクト領域８との距離よりも大きく描かれて
いるが、実際には等しいか領域６と８との距離の方が大
きくなるようにするのが好ましく、それだけ広げること
になり、所要面積が拡大してしまう。
は、高濃度埋め込み層３がコレクタ直列抵抗を低くする
ために形成されており、ここにコレクタ電極（図示せ
ず）を接続するためにコンタクト（不純物ドープ領域）
領域８をエピタキシャル層２の表面から埋め込み層３に
達するように形成されている。そこで、エピタキシャル
層２が厚くなると、それに応じてコンタクト領域８を深
く（長く）形成する必要があり、すると、コンタクト領
域８は横方向への広がりが大きくなり、それだけ面積を
必要となって活性素子の微細化を妨げている。図１で
は、ベース領域６と埋め込み層３との距離が、ベース領
域６とコンタクト領域８との距離よりも大きく描かれて
いるが、実際には等しいか領域６と８との距離の方が大
きくなるようにするのが好ましく、それだけ広げること
になり、所要面積が拡大してしまう。
【０００５】このようなコンタクト領域８の横方向広が
りを回避するやり方として、図２に示すように絶縁物ア
イソレーション領域を利用することが提案されている
（例えば、New 500V Output Device Structure For Thi
n Silicon Layer On Silicon Dioxide Film, ISPSD'90
(Intermational Symposium on Power Semiconductor De
vices & ICs, pp.97-101参照）。この場合には、SiO2層
２１の下に半導体基板２２があり、上にも半導体層２３
があり、その半導体層２３にSiO2層２１に達する絶縁物
アイソレーション領域２４を、トレンチ（溝）内にSiO2
膜２５と多結晶シリコン層２６とを充填して形成してあ
る。図２では、バイポーラトランジスタ２７、ＣＭＯＳ
２８およびHigh voltage Lateral IGBT ２９の活性素子
が形成されている。何れの活性素子においても、SiO2層
２１近傍の埋め込み層３１Ａ、３１Ｂ、３１Ｃが高濃度
接続層３２Ａ、３２Ｂ、３２Ｃが表面から埋め込み層ま
でアイソレーション領域２４のSiO2層２５に沿って延び
ている。溝に表出した半導体基板２３の側面に不純物を
ドープして接続層を形成するので、従来の横方向広がり
を抑制することができる。
りを回避するやり方として、図２に示すように絶縁物ア
イソレーション領域を利用することが提案されている
（例えば、New 500V Output Device Structure For Thi
n Silicon Layer On Silicon Dioxide Film, ISPSD'90
(Intermational Symposium on Power Semiconductor De
vices & ICs, pp.97-101参照）。この場合には、SiO2層
２１の下に半導体基板２２があり、上にも半導体層２３
があり、その半導体層２３にSiO2層２１に達する絶縁物
アイソレーション領域２４を、トレンチ（溝）内にSiO2
膜２５と多結晶シリコン層２６とを充填して形成してあ
る。図２では、バイポーラトランジスタ２７、ＣＭＯＳ
２８およびHigh voltage Lateral IGBT ２９の活性素子
が形成されている。何れの活性素子においても、SiO2層
２１近傍の埋め込み層３１Ａ、３１Ｂ、３１Ｃが高濃度
接続層３２Ａ、３２Ｂ、３２Ｃが表面から埋め込み層ま
でアイソレーション領域２４のSiO2層２５に沿って延び
ている。溝に表出した半導体基板２３の側面に不純物を
ドープして接続層を形成するので、従来の横方向広がり
を抑制することができる。
【０００６】この提案された方法を高耐圧のバイポーラ
トランジスタに応用すると、複数のバイポーラトランジ
スタのそれぞれにおいて、図３に示すように、絶縁物ア
イソレーション領域４１に囲まれた活性素子領域４２は
その周囲に接続不純物ドープ領域４３を有することにな
る。活性素子領域４２において、該接続不純物ドープ領
域４３と繋がったコレクタコンタクト領域４４およびベ
ース（エミッタ）領域４５が占めることになる。なお、
図３では、複数の活性素子領域が設けられているが、そ
れぞれは同じものなので、詳細は省略して示す。
トランジスタに応用すると、複数のバイポーラトランジ
スタのそれぞれにおいて、図３に示すように、絶縁物ア
イソレーション領域４１に囲まれた活性素子領域４２は
その周囲に接続不純物ドープ領域４３を有することにな
る。活性素子領域４２において、該接続不純物ドープ領
域４３と繋がったコレクタコンタクト領域４４およびベ
ース（エミッタ）領域４５が占めることになる。なお、
図３では、複数の活性素子領域が設けられているが、そ
れぞれは同じものなので、詳細は省略して示す。
【０００７】
【発明が解決しようとする課題】図３の如くに活性素子
領域４２を囲む接続不純物ドープ領域４３では、コレク
タコンタクト領域４４は問題はないが、ベース領域４５
と接続不純物ドープ領域４３との距離（間隔）ｔ1 、ｔ
2 、ｔ3 に関して、問題が生じることがある。それは、
これらの距離ｔ1 、ｔ2 、ｔ3 がエピタキシャル層内で
のベース領域と埋め込み領域との距離よりも小さくなっ
ている場合である。このような時には、ベース領域４５
と接続不純物ドープ領域４３との間のエピタキシャル層
部分を介してブレークダウンが生じて、耐圧劣化が起こ
ってしまう。そうなるのを防ぐためには、距離ｔ1 、ｔ
2 、ｔ3 を広くしておく必要があり、素子の微細化を妨
げることになる。場合によっては、トータル的な素子サ
イズとして、上述したコンタクト領域（図１）を形成し
たほうが、囲む接続不純物ドープ領域４３の形成の場合
よりも小さいケースもあり得る。
領域４２を囲む接続不純物ドープ領域４３では、コレク
タコンタクト領域４４は問題はないが、ベース領域４５
と接続不純物ドープ領域４３との距離（間隔）ｔ1 、ｔ
2 、ｔ3 に関して、問題が生じることがある。それは、
これらの距離ｔ1 、ｔ2 、ｔ3 がエピタキシャル層内で
のベース領域と埋め込み領域との距離よりも小さくなっ
ている場合である。このような時には、ベース領域４５
と接続不純物ドープ領域４３との間のエピタキシャル層
部分を介してブレークダウンが生じて、耐圧劣化が起こ
ってしまう。そうなるのを防ぐためには、距離ｔ1 、ｔ
2 、ｔ3 を広くしておく必要があり、素子の微細化を妨
げることになる。場合によっては、トータル的な素子サ
イズとして、上述したコンタクト領域（図１）を形成し
たほうが、囲む接続不純物ドープ領域４３の形成の場合
よりも小さいケースもあり得る。
【０００８】本発明の目的は、素子領域内の埋め込み不
純物ドープ領域と表面のコンタクト不純物ドープ領域と
を接続する接続不純物ドープ領域の形成を工夫して、耐
圧低下を招かないようにしかつ微細化が図れる半導体装
置およびその製造方法を提供することである。
純物ドープ領域と表面のコンタクト不純物ドープ領域と
を接続する接続不純物ドープ領域の形成を工夫して、耐
圧低下を招かないようにしかつ微細化が図れる半導体装
置およびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】上述の目的が、半導体基
板に設けた溝に絶縁物層を充填した絶縁物アイソレーシ
ョン領域と、該絶縁物アイソレーション領域にて囲まれ
た活性素子領域とがあり、該素子領域内に設けられた埋
め込み不純物ドープ層に接続して基板表面に達する接続
不純物ドープ領域が、活性素子領域内で絶縁物アイソレ
ーション領域の側面の一部に接して選択的に形成されて
なることを特徴とする半導体装置によって達成される。
板に設けた溝に絶縁物層を充填した絶縁物アイソレーシ
ョン領域と、該絶縁物アイソレーション領域にて囲まれ
た活性素子領域とがあり、該素子領域内に設けられた埋
め込み不純物ドープ層に接続して基板表面に達する接続
不純物ドープ領域が、活性素子領域内で絶縁物アイソレ
ーション領域の側面の一部に接して選択的に形成されて
なることを特徴とする半導体装置によって達成される。
【００１０】接続不純物ドープ領域を備えた活性素子領
域が複数あり、絶縁物アイソレーション領域は該活性素
子領域のそれぞれを取り囲み、そして、接続不純物ドー
プ領域が絶縁物アイソレーション領域を挟んで隣接もし
くは対向するように配列されていることが好ましい。そ
して、このような半導体装置を製造する方法は、埋め込
み不純物ドープ層を有する半導体基板にアイソレーショ
ン用溝を形成して活性素子領域を画定し、溝に表出して
いる活性素子領域の一部分に不純物をドープして埋め込
み不純物ドープ領域と接続した接続不純物ドープ領域を
選択的に形成し、活性素子領域の前記溝に面する全側面
に絶縁層を形成し、そして、該絶縁層で覆われた溝内に
充填材を形成することからなる製造方法である。
域が複数あり、絶縁物アイソレーション領域は該活性素
子領域のそれぞれを取り囲み、そして、接続不純物ドー
プ領域が絶縁物アイソレーション領域を挟んで隣接もし
くは対向するように配列されていることが好ましい。そ
して、このような半導体装置を製造する方法は、埋め込
み不純物ドープ層を有する半導体基板にアイソレーショ
ン用溝を形成して活性素子領域を画定し、溝に表出して
いる活性素子領域の一部分に不純物をドープして埋め込
み不純物ドープ領域と接続した接続不純物ドープ領域を
選択的に形成し、活性素子領域の前記溝に面する全側面
に絶縁層を形成し、そして、該絶縁層で覆われた溝内に
充填材を形成することからなる製造方法である。
【００１１】また、接続不純物ドープ領域を形成するや
り方として、アイソレーション用溝を形成して活性素子
領域を画定した後に、該活性素子領域の溝に面する一部
に固相拡散源膜を選択的に形成し、熱処理によって該固
相拡散源膜から不純物を活性素子領域部分に拡散して埋
め込み不純物ドープ領域と接続した接続不純物ドープ領
域を形成し、そして、固相拡散源膜を除去する方法があ
る。なお、固相拡散源膜を除去しなくても良い場合があ
る。
り方として、アイソレーション用溝を形成して活性素子
領域を画定した後に、該活性素子領域の溝に面する一部
に固相拡散源膜を選択的に形成し、熱処理によって該固
相拡散源膜から不純物を活性素子領域部分に拡散して埋
め込み不純物ドープ領域と接続した接続不純物ドープ領
域を形成し、そして、固相拡散源膜を除去する方法があ
る。なお、固相拡散源膜を除去しなくても良い場合があ
る。
【００１２】上述の接続不純物ドープ領域の代わりに接
続導電層が、絶縁物アイソレーション領域の側面の一部
に接して、溝内に選択的に設けられても良い。この場合
には、アイソレーション用溝を形成してから、該溝に表
出している活性素子領域の一部分の上に埋め込み不純物
ドープ領域と接する接続導電層を選択的に形成し、そし
て、溝内に絶縁性充填材を形成することになる。
続導電層が、絶縁物アイソレーション領域の側面の一部
に接して、溝内に選択的に設けられても良い。この場合
には、アイソレーション用溝を形成してから、該溝に表
出している活性素子領域の一部分の上に埋め込み不純物
ドープ領域と接する接続導電層を選択的に形成し、そし
て、溝内に絶縁性充填材を形成することになる。
【００１３】
【作用】本発明では、絶縁物アイソレーション領域に沿
って活性素子領域内に形成する接続不純物ドープ領域を
表面でのコンタクト不純物ドープ領域に接する区域に限
定して、ベース領域と絶縁物アイソレーション領域との
間には接続不純物ドープ領域を存在させない。したがっ
て、ベース領域と絶縁物アイソレーション領域との間の
エピタキシャル層部分での耐圧劣化は生じないし、ここ
ではエピタキシャル層部分をより狭く、ベース領域を絶
縁物アイソレーション領域に隣接することが可能とな
り、微細化が図れる。
って活性素子領域内に形成する接続不純物ドープ領域を
表面でのコンタクト不純物ドープ領域に接する区域に限
定して、ベース領域と絶縁物アイソレーション領域との
間には接続不純物ドープ領域を存在させない。したがっ
て、ベース領域と絶縁物アイソレーション領域との間の
エピタキシャル層部分での耐圧劣化は生じないし、ここ
ではエピタキシャル層部分をより狭く、ベース領域を絶
縁物アイソレーション領域に隣接することが可能とな
り、微細化が図れる。
【００１４】また、接続不純物ドープ領域の形成は、絶
縁物アイソレーション領域での溝から活性素子領域の側
面への不純物のドーピングによって行われので、不必要
な横方向拡散を招くことなく、比較的薄い層とすること
ができる。接続不純物ドープ領域の代わりに接続導電層
を形成する場合には、溝の中に出っ張るが溝形状が大き
くなる訳でなく、溝充填材に覆われるので、余計なスペ
ースを必要とすることはない。
縁物アイソレーション領域での溝から活性素子領域の側
面への不純物のドーピングによって行われので、不必要
な横方向拡散を招くことなく、比較的薄い層とすること
ができる。接続不純物ドープ領域の代わりに接続導電層
を形成する場合には、溝の中に出っ張るが溝形状が大き
くなる訳でなく、溝充填材に覆われるので、余計なスペ
ースを必要とすることはない。
【００１５】
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明を詳細に説明する。本発明の原理を
説明するために、図４に本発明に係るバイポーラトラン
ジスタ（半導体装置）を、図３と同じような設定で示
す。活性素子領域４２が絶縁物アイソレーション領域４
１に取り囲まれており、かつコンタクト不純物ドープ領
域４４およびベース領域４５が活性素子領域４２内に形
成されているのは、上述した図３のバイポーラトランジ
スタと同じである。本発明では、接続不純物ドープ領域
４９がコンタクト不純物ドープ領域４４と絶縁物アイソ
レーション領域４１との間にのみ形成されており、ベー
ス領域４５の方には延びていない。
様例によって本発明を詳細に説明する。本発明の原理を
説明するために、図４に本発明に係るバイポーラトラン
ジスタ（半導体装置）を、図３と同じような設定で示
す。活性素子領域４２が絶縁物アイソレーション領域４
１に取り囲まれており、かつコンタクト不純物ドープ領
域４４およびベース領域４５が活性素子領域４２内に形
成されているのは、上述した図３のバイポーラトランジ
スタと同じである。本発明では、接続不純物ドープ領域
４９がコンタクト不純物ドープ領域４４と絶縁物アイソ
レーション領域４１との間にのみ形成されており、ベー
ス領域４５の方には延びていない。
【００１６】実施例１ 図５〜図１１に示したＳＯＩ基板を用いてバイポーラト
ランジスタを製作する場合では、先ず、図５に示すよう
に、支持シリコン基板５１と、絶縁層（SiO2層）５２
と、シリコン層５３とからなるＳＩＭＯＸ法によるＳＯ
Ｉ基板を用意し、そのシリコン層５３（例えば、厚さ３
μｍ）にイオン注入法によって不純物を選択的にドープ
して高濃度の不純物ドープ領域５４を形成する。ＳＯＩ
基板がウェハー張り合わせ法によるものでも良い。イオ
ン注入法の代わりに固相拡散法あるいは気相拡散法でも
良い。次に、シリコン層５３の上に、エピタキシャル成
長法によって、低濃度のシリコン層５５を形成する。こ
のエピタキシャル層５５はコレクタ領域であり、不純物
ドープ領域５４は埋め込み層である。後工程での熱処理
によって埋め込み不純物ドープ層５４の不純物がシリコ
ン層５５への這い上がるを考慮し、所定の耐圧が得られ
るようにシリコン層５５の厚さを設定する。目安として
は、１００Ｖ耐圧のためには、シリコン層５５厚さを２
０μｍ程度に、２００Ｖ耐圧であれば、４０μｍ程度す
る。また、エピタキシャル成長法以外に予め高濃度不純
物ドープ層５４をゆうするウェハーを張り合わせ、背面
から研磨しても良い。同様に高濃度層５４上に低濃度の
シリコン層５５を有する構造が得られる。
ランジスタを製作する場合では、先ず、図５に示すよう
に、支持シリコン基板５１と、絶縁層（SiO2層）５２
と、シリコン層５３とからなるＳＩＭＯＸ法によるＳＯ
Ｉ基板を用意し、そのシリコン層５３（例えば、厚さ３
μｍ）にイオン注入法によって不純物を選択的にドープ
して高濃度の不純物ドープ領域５４を形成する。ＳＯＩ
基板がウェハー張り合わせ法によるものでも良い。イオ
ン注入法の代わりに固相拡散法あるいは気相拡散法でも
良い。次に、シリコン層５３の上に、エピタキシャル成
長法によって、低濃度のシリコン層５５を形成する。こ
のエピタキシャル層５５はコレクタ領域であり、不純物
ドープ領域５４は埋め込み層である。後工程での熱処理
によって埋め込み不純物ドープ層５４の不純物がシリコ
ン層５５への這い上がるを考慮し、所定の耐圧が得られ
るようにシリコン層５５の厚さを設定する。目安として
は、１００Ｖ耐圧のためには、シリコン層５５厚さを２
０μｍ程度に、２００Ｖ耐圧であれば、４０μｍ程度す
る。また、エピタキシャル成長法以外に予め高濃度不純
物ドープ層５４をゆうするウェハーを張り合わせ、背面
から研磨しても良い。同様に高濃度層５４上に低濃度の
シリコン層５５を有する構造が得られる。
【００１７】エピタキシャルシリコン層５５を通常の選
択酸化法によってフィールド酸化膜５６（厚さ：0.８〜
１μｍ）を形成し、シリコン層５５の上に酸化膜５７を
形成し、全面に窒化膜５８を形成する。通常のリソグラ
フィー工程によって、窒化膜５７をアイソレーション領
域パターン形状で選択的にエッチング除去し、さらに、
酸化膜５７およびフィールド酸化膜５６をも同形状にエ
ッチング除去する。それから、湿式エッチング法によっ
てシリコン層５５および５３を選択的にエッチングして
基板の絶縁層５２に達するＶ溝５９を形成する（図
５）。例えば、（１００）シリコンをＫＯＨ水溶液でエ
ッチングすれば、容易にＶ溝を形成することができる。
Ｖ溝５９の幅（酸化膜および窒化膜の開口幅）は、溝深
さ（シリコン層５３および５５の合計厚さ）の約1.５〜
1.８倍となる。
択酸化法によってフィールド酸化膜５６（厚さ：0.８〜
１μｍ）を形成し、シリコン層５５の上に酸化膜５７を
形成し、全面に窒化膜５８を形成する。通常のリソグラ
フィー工程によって、窒化膜５７をアイソレーション領
域パターン形状で選択的にエッチング除去し、さらに、
酸化膜５７およびフィールド酸化膜５６をも同形状にエ
ッチング除去する。それから、湿式エッチング法によっ
てシリコン層５５および５３を選択的にエッチングして
基板の絶縁層５２に達するＶ溝５９を形成する（図
５）。例えば、（１００）シリコンをＫＯＨ水溶液でエ
ッチングすれば、容易にＶ溝を形成することができる。
Ｖ溝５９の幅（酸化膜および窒化膜の開口幅）は、溝深
さ（シリコン層５３および５５の合計厚さ）の約1.５〜
1.８倍となる。
【００１８】次に、図６に示すように、イオン注入時マ
スクとなるフォトレジスト膜６１をリソグラフィー法で
選択的に形成して、Ｖ溝５９の片側側面のみを表出さ
せ、それ以外を覆う。平面図的に言うと、図４での接続
不純物ドープ領域４９の「コ」の字パターンに対応する
開口を有するレジスト膜を形成することになり、「Ｉ」
字パターンでも良い。そして、所定の不純物のイオン６
２をイオン注入法によって、Ｖ溝５９内に表出している
シリコン層５３および５５にドープして、接続不純物ド
ープ領域６３を形成する。従って、接続不純物ドープ領
域６３は埋め込み不純物ドープ領域５４と繋がってい
る。
スクとなるフォトレジスト膜６１をリソグラフィー法で
選択的に形成して、Ｖ溝５９の片側側面のみを表出さ
せ、それ以外を覆う。平面図的に言うと、図４での接続
不純物ドープ領域４９の「コ」の字パターンに対応する
開口を有するレジスト膜を形成することになり、「Ｉ」
字パターンでも良い。そして、所定の不純物のイオン６
２をイオン注入法によって、Ｖ溝５９内に表出している
シリコン層５３および５５にドープして、接続不純物ド
ープ領域６３を形成する。従って、接続不純物ドープ領
域６３は埋め込み不純物ドープ領域５４と繋がってい
る。
【００１９】Ｖ溝の代わりに、図７に示すように、Ｕ溝
６５を異方性ドライエッチング法（例えば、ＲＩＥ法）
を形成することも可能である。この場合にも、レジスト
膜６１を同じように形成して、Ｕ溝の片側側面（シリコ
ン層５３、５５の側壁）以外を覆う。そして、不純物イ
オン６２を斜めイオン注入法によってドープし、接続不
純物ドープ領域６６を形成する。なお、ほぼ垂直な溝側
面に対して３０°の傾斜角度でイオン注入を行うとしか
つシリコン層（コレクタ領域）５５の厚さが４０μｍで
あるならば、溝側面の底部にまで不純物を注入するため
には、Ｕ溝幅からレジスト幅を引いた開口幅は２４μｍ
（＝４０×tan ３０°）となる。この開口の形状が
「Ｉ」字パターンであるのが望ましい。
６５を異方性ドライエッチング法（例えば、ＲＩＥ法）
を形成することも可能である。この場合にも、レジスト
膜６１を同じように形成して、Ｕ溝の片側側面（シリコ
ン層５３、５５の側壁）以外を覆う。そして、不純物イ
オン６２を斜めイオン注入法によってドープし、接続不
純物ドープ領域６６を形成する。なお、ほぼ垂直な溝側
面に対して３０°の傾斜角度でイオン注入を行うとしか
つシリコン層（コレクタ領域）５５の厚さが４０μｍで
あるならば、溝側面の底部にまで不純物を注入するため
には、Ｕ溝幅からレジスト幅を引いた開口幅は２４μｍ
（＝４０×tan ３０°）となる。この開口の形状が
「Ｉ」字パターンであるのが望ましい。
【００２０】次に、レジスト膜６１を除去してから、図
８に示すように、Ｖ溝側面のシリコン層５３、５５を熱
酸化して、絶縁層（SiO2層）７１を形成する。その溝を
含めて全面にポリシリコン層を形成し、エッチバックな
いしポリッシングによってポリシリコンをＶ溝内のみに
残すことで溝埋めを行う。このポリシリコン層７２の表
面をさらに熱酸化して、絶縁層（SiO2層）７３を形成す
る。このようにして絶縁物アイソレーション領域７５が
得られる。これら２回の熱酸化処理の際に、窒化膜５８
が耐酸化マスクとして作用する。また、これら酸化膜７
１および７３の厚さは、１００Ｖ耐圧であるならば、３
００ｎｍであり、２００Ｖ耐圧ならば６００ｎｍであ
る。
８に示すように、Ｖ溝側面のシリコン層５３、５５を熱
酸化して、絶縁層（SiO2層）７１を形成する。その溝を
含めて全面にポリシリコン層を形成し、エッチバックな
いしポリッシングによってポリシリコンをＶ溝内のみに
残すことで溝埋めを行う。このポリシリコン層７２の表
面をさらに熱酸化して、絶縁層（SiO2層）７３を形成す
る。このようにして絶縁物アイソレーション領域７５が
得られる。これら２回の熱酸化処理の際に、窒化膜５８
が耐酸化マスクとして作用する。また、これら酸化膜７
１および７３の厚さは、１００Ｖ耐圧であるならば、３
００ｎｍであり、２００Ｖ耐圧ならば６００ｎｍであ
る。
【００２１】図９に示すように、窒化膜５８および酸化
膜５７をエッチング除去してから、新たな酸化膜（SiO2
膜）７７をシリコン層５５の熱酸化によって形成する。
フィールド酸化膜５６にて画定されたシリコン層５５部
分へ不純物を、酸化膜７７を通してイオン注入し、コレ
クタコンタクト領域（コンタクト不純物ドープ領域）７
８およびベース領域７９を形成する。新たな酸化膜７７
を形成する前に、熱拡散によって不純物をドープして領
域７８、７９を形成することも可能である。また、コン
タクト不純物ドープ領域７８へのドーピングは、図６で
のＶ溝側面へのイオン注入と同時に行っても良い。
膜５７をエッチング除去してから、新たな酸化膜（SiO2
膜）７７をシリコン層５５の熱酸化によって形成する。
フィールド酸化膜５６にて画定されたシリコン層５５部
分へ不純物を、酸化膜７７を通してイオン注入し、コレ
クタコンタクト領域（コンタクト不純物ドープ領域）７
８およびベース領域７９を形成する。新たな酸化膜７７
を形成する前に、熱拡散によって不純物をドープして領
域７８、７９を形成することも可能である。また、コン
タクト不純物ドープ領域７８へのドーピングは、図６で
のＶ溝側面へのイオン注入と同時に行っても良い。
【００２２】窒化膜５８および酸化膜５７をエッチング
除去した状態を平面図的に示すと、図１０のようにな
り、絶縁物アイソレーション領域７５で取り囲まれた活
性素子領域８５内にベース領域７９、コンタクト不純物
ドープ領域７８および接続不純物ドープ領域６３が配置
されている。なお、活性素子領域８５内のフィールド絶
縁層を理解し易いように省いてある。
除去した状態を平面図的に示すと、図１０のようにな
り、絶縁物アイソレーション領域７５で取り囲まれた活
性素子領域８５内にベース領域７９、コンタクト不純物
ドープ領域７８および接続不純物ドープ領域６３が配置
されている。なお、活性素子領域８５内のフィールド絶
縁層を理解し易いように省いてある。
【００２３】次に、図１１に示すように、全面に別の絶
縁膜（例えば、ＣＶＤ法によるSiO2膜）８０を形成し、
エミッタ用コンタクトホールを絶縁膜８０、７７に選択
エッチングして明け、エミッタイオン注入を行って、エ
ミッタ領域８１をベース領域７９内に形成する。そし
て、ベース用コンタクトホールおよびコレクタ用コンタ
クトホールを絶縁膜８０、７７に選択エッチングして明
け、アルミニウム合金などの配線（ベース電極８２、エ
ミッタ電極８３およびコレクタ電極８４）を通常工程で
形成する。このようにして高耐圧バイポーラトランジス
タが得られる。
縁膜（例えば、ＣＶＤ法によるSiO2膜）８０を形成し、
エミッタ用コンタクトホールを絶縁膜８０、７７に選択
エッチングして明け、エミッタイオン注入を行って、エ
ミッタ領域８１をベース領域７９内に形成する。そし
て、ベース用コンタクトホールおよびコレクタ用コンタ
クトホールを絶縁膜８０、７７に選択エッチングして明
け、アルミニウム合金などの配線（ベース電極８２、エ
ミッタ電極８３およびコレクタ電極８４）を通常工程で
形成する。このようにして高耐圧バイポーラトランジス
タが得られる。
【００２４】実施例２ 接続不純物ドープ領域を形成する方法に固相拡散法を用
いる場合。実施例１での製造工程において、図７に示す
ようなＵ溝６５を選択エッチングで形成した後で、図１
２に示すように、固相拡散源となる膜９１をＵ溝６５で
の片側側面を覆うように形成する。そのためには、この
膜９１の材料には、ｎ型不純物を成分としているＰＳ
Ｇ、ＡｓＳＧ、ＳｂＳＧまたはｎ型不純物を含有するＳ
ＯＧなど、あるいはｐ型不純物を成分としているＢＳＧ
またはｐ型不純物を含有するＳＯＧなどを用いて、ＣＶ
Ｄ法など（特に、ＳＯＧは塗布法）によってＵ溝内を含
む全面に形成する。次に、フォトレジストを塗布し、露
光・現像して、図１２での膜９１の上のみにレジスト膜
（図示せず）を残す。レジスト膜をマスクとして、ＨＦ
水溶液などのエッチング液で表出している該膜をエッチ
ング除去し、そして、レジスト膜を除去すれば良い。
いる場合。実施例１での製造工程において、図７に示す
ようなＵ溝６５を選択エッチングで形成した後で、図１
２に示すように、固相拡散源となる膜９１をＵ溝６５で
の片側側面を覆うように形成する。そのためには、この
膜９１の材料には、ｎ型不純物を成分としているＰＳ
Ｇ、ＡｓＳＧ、ＳｂＳＧまたはｎ型不純物を含有するＳ
ＯＧなど、あるいはｐ型不純物を成分としているＢＳＧ
またはｐ型不純物を含有するＳＯＧなどを用いて、ＣＶ
Ｄ法など（特に、ＳＯＧは塗布法）によってＵ溝内を含
む全面に形成する。次に、フォトレジストを塗布し、露
光・現像して、図１２での膜９１の上のみにレジスト膜
（図示せず）を残す。レジスト膜をマスクとして、ＨＦ
水溶液などのエッチング液で表出している該膜をエッチ
ング除去し、そして、レジスト膜を除去すれば良い。
【００２５】このようなパターニングで膜９１を直接に
シリコン層５３、５５の側壁に付着させ、一部は窒化膜
５８の上に存在させる。次に、熱処理を行うことで、膜
９１から不純物をシリコン層５３、５５内へ固相拡散し
て、接続不純物ドープ領域９２を形成する。このとき、
窒化膜５８は拡散防止マスクとして働き、シリコン層５
５の頂面に不純物は拡散進入しない。その後に、膜９１
をＨＦ水溶液などでエッチング除去する。この後の工程
は実施例１と同じとして、バイポーラトランジスタを製
造することができる。この例ではＵ溝であるが、Ｖ溝で
あっても同じように接続不純物ドープ領域を形成するこ
とができる。なお、固相拡散源膜９１をそのまま残して
おく場合もあり得る。
シリコン層５３、５５の側壁に付着させ、一部は窒化膜
５８の上に存在させる。次に、熱処理を行うことで、膜
９１から不純物をシリコン層５３、５５内へ固相拡散し
て、接続不純物ドープ領域９２を形成する。このとき、
窒化膜５８は拡散防止マスクとして働き、シリコン層５
５の頂面に不純物は拡散進入しない。その後に、膜９１
をＨＦ水溶液などでエッチング除去する。この後の工程
は実施例１と同じとして、バイポーラトランジスタを製
造することができる。この例ではＵ溝であるが、Ｖ溝で
あっても同じように接続不純物ドープ領域を形成するこ
とができる。なお、固相拡散源膜９１をそのまま残して
おく場合もあり得る。
【００２６】実施例３ 接続不純物ドープ領域を形成する際に、溝の接続不純物
ドープ領域を形成しない側面に不純物拡散防止膜を形成
する場合。実施例１での製造工程において、図７に示す
ようなＵ溝６５を選択エッチングで形成した後で、図１
３および図１４に示すように、不純物の拡散防止膜９３
をＵ溝６５での片側側面（接続不純物ドープ領域を形成
する側面とは反対側）を覆うように形成し、図７と同様
に不純物ドープ表面の片側側面を表出させる。そのため
には、この膜９３は、不純物の通過を遮るものであり、
窒化膜（上側）／酸化膜（下側）の２重膜かあるいは十
分に厚い酸化膜などであり、ＣＶＤ法などによってＵ溝
内を含む全面に形成する。十分に厚い酸化膜の場合は、
溝内にのみ熱酸化によって成形しても良い。次に、フォ
トレジストを塗布し、露光・現像して、図１３での膜９
３の上のみにレジスト膜（図示せず）を残す。レジスト
膜をマスクとして、ＨＦ水溶液などのエッチング液で表
出している該膜をエッチング除去し、そして、レジスト
膜を除去すれば良い。
ドープ領域を形成しない側面に不純物拡散防止膜を形成
する場合。実施例１での製造工程において、図７に示す
ようなＵ溝６５を選択エッチングで形成した後で、図１
３および図１４に示すように、不純物の拡散防止膜９３
をＵ溝６５での片側側面（接続不純物ドープ領域を形成
する側面とは反対側）を覆うように形成し、図７と同様
に不純物ドープ表面の片側側面を表出させる。そのため
には、この膜９３は、不純物の通過を遮るものであり、
窒化膜（上側）／酸化膜（下側）の２重膜かあるいは十
分に厚い酸化膜などであり、ＣＶＤ法などによってＵ溝
内を含む全面に形成する。十分に厚い酸化膜の場合は、
溝内にのみ熱酸化によって成形しても良い。次に、フォ
トレジストを塗布し、露光・現像して、図１３での膜９
３の上のみにレジスト膜（図示せず）を残す。レジスト
膜をマスクとして、ＨＦ水溶液などのエッチング液で表
出している該膜をエッチング除去し、そして、レジスト
膜を除去すれば良い。
【００２７】このようなパターニングで膜９３を図７で
のレジスト層６１のように不純物ドープしない所を覆い
形成し、不純物イオン６２を斜めイオン注入法によって
ドープし、接続不純物ドープ領域９４を形成する。イオ
ン注入の代わりに、ＰＯＣｌ 3 （ｎ型不純物の一例）な
どのガスを用いた気相拡散によって接続不純物ドープ領
域を形成することもできる。このとき、窒化膜５８およ
び酸化膜５７はマスクとして働き、シリコン層５５の頂
面に不純物はドープされない。その後に、膜９３をエッ
チング除去する。膜９３が熱酸化膜の場合、エッチング
除去しなくても良い。この後の工程は実施例１と同じと
して、バイポーラトランジスタを製造することができ
る。
のレジスト層６１のように不純物ドープしない所を覆い
形成し、不純物イオン６２を斜めイオン注入法によって
ドープし、接続不純物ドープ領域９４を形成する。イオ
ン注入の代わりに、ＰＯＣｌ 3 （ｎ型不純物の一例）な
どのガスを用いた気相拡散によって接続不純物ドープ領
域を形成することもできる。このとき、窒化膜５８およ
び酸化膜５７はマスクとして働き、シリコン層５５の頂
面に不純物はドープされない。その後に、膜９３をエッ
チング除去する。膜９３が熱酸化膜の場合、エッチング
除去しなくても良い。この後の工程は実施例１と同じと
して、バイポーラトランジスタを製造することができ
る。
【００２８】さらに、実施例２での固相拡散法を応用し
て、図１４に示すように、固相拡散源膜９５を拡散防止
膜９３で覆われていないＵ溝５６の側面上に選択的に形
成する。全面に固相拡散源膜９５を形成してもよい。熱
処理して膜９５から不純物をシリコン層５３、５５内へ
固相拡散して、接続不純物ドープ領域９６を形成する。
その後に、膜９５および９３をエッチング除去する。こ
の後の工程は実施例１と同じとして、バイポーラトラン
ジスタを製造することができる。これらの例ではＵ溝で
あるが、Ｖ溝であっても同じように接続不純物ドープ領
域を形成することができる。
て、図１４に示すように、固相拡散源膜９５を拡散防止
膜９３で覆われていないＵ溝５６の側面上に選択的に形
成する。全面に固相拡散源膜９５を形成してもよい。熱
処理して膜９５から不純物をシリコン層５３、５５内へ
固相拡散して、接続不純物ドープ領域９６を形成する。
その後に、膜９５および９３をエッチング除去する。こ
の後の工程は実施例１と同じとして、バイポーラトラン
ジスタを製造することができる。これらの例ではＵ溝で
あるが、Ｖ溝であっても同じように接続不純物ドープ領
域を形成することができる。
【００２９】実施例４ 本発明に係るバイポーラトランジスタで集積回路を構成
するように複数同時に形成する場合に、バイポーラトラ
ンジスタを図１５および図１６に示すような配列にする
ことが好ましい。これらの図面は図４および図１０と同
じような概略平面図であり、図１５では６個のバイポー
ラトランジスタを規則的な配列で、図１６では４個のバ
イポーラトランジスタを不規則的な配列で図示している
が、多数の一部を示している。
するように複数同時に形成する場合に、バイポーラトラ
ンジスタを図１５および図１６に示すような配列にする
ことが好ましい。これらの図面は図４および図１０と同
じような概略平面図であり、図１５では６個のバイポー
ラトランジスタを規則的な配列で、図１６では４個のバ
イポーラトランジスタを不規則的な配列で図示している
が、多数の一部を示している。
【００３０】それぞれのバイポーラトランジスタの活性
素子領域４２が絶縁物アイソレーション領域４１によっ
て囲まれており、その中にコレクタコンタクト領域４
４、ベース領域４５および接続不純物ドープ領域４９が
形成されている。なお、図中のＢ、ＥおよびＣはベース
コンタクト域、エミッタコンタクト域およびコレクタコ
ンタクト域を表す。何れの場合にも、接続不純物ドープ
領域４９が絶縁物アイソレーション領域４１を挟むよう
に隣接ないし対向した位置にある。このような配置であ
ると、Ｖ溝（Ｕ溝）の両側側面に同時に不純物をドープ
できるマスクパターンを容易にかつ位置合わせに苦労す
ることなく形成することができる。集積回路全体として
のパターンニングの際での微細化に寄与する。
素子領域４２が絶縁物アイソレーション領域４１によっ
て囲まれており、その中にコレクタコンタクト領域４
４、ベース領域４５および接続不純物ドープ領域４９が
形成されている。なお、図中のＢ、ＥおよびＣはベース
コンタクト域、エミッタコンタクト域およびコレクタコ
ンタクト域を表す。何れの場合にも、接続不純物ドープ
領域４９が絶縁物アイソレーション領域４１を挟むよう
に隣接ないし対向した位置にある。このような配置であ
ると、Ｖ溝（Ｕ溝）の両側側面に同時に不純物をドープ
できるマスクパターンを容易にかつ位置合わせに苦労す
ることなく形成することができる。集積回路全体として
のパターンニングの際での微細化に寄与する。
【００３１】実施例５ 本発明は上述したようなバイポーラトランジスタだけで
なく、図１７に示すＳＯＩ基板に形成したＣＭＯＳにも
適用できる。この場合には、ラッチアップ防止に効果が
ある埋め込み不純物ドープ領域（高濃度層）１５４Ｎ、
１５４Ｐへの表面コンタクト不純物ドープ領域１７８
Ｎ、１７８Ｐからの接続を接続不純物ドープ領域１６３
Ｎ、１６３Ｐによってなされ、これら接続領域は絶縁物
アイソレーション領域１７５の側面に沿って形成されて
いる。なお、ＳＯＩ基板は支持シリコン基板１５１と、
絶縁層（SiO2層）１５２と、シリコン層１５３Ｎ、１５
３Ｐとからなり、その上にシリコン層１５５Ｎ、１５５
Ｐがある。絶縁物アイソレーション領域１７５は、Ｖ溝
（またはＵ溝）を溝表面酸化膜１７３と、ボリシリコン
層１７２と、上部酸化膜１７３とからなる。そして、シ
リコン層１５５Ｎにｐ型ＭＯＳＦＥＴが、シリコン層１
５５Ｐにｎ型ＭＯＳＦＥＴが設けられている。
なく、図１７に示すＳＯＩ基板に形成したＣＭＯＳにも
適用できる。この場合には、ラッチアップ防止に効果が
ある埋め込み不純物ドープ領域（高濃度層）１５４Ｎ、
１５４Ｐへの表面コンタクト不純物ドープ領域１７８
Ｎ、１７８Ｐからの接続を接続不純物ドープ領域１６３
Ｎ、１６３Ｐによってなされ、これら接続領域は絶縁物
アイソレーション領域１７５の側面に沿って形成されて
いる。なお、ＳＯＩ基板は支持シリコン基板１５１と、
絶縁層（SiO2層）１５２と、シリコン層１５３Ｎ、１５
３Ｐとからなり、その上にシリコン層１５５Ｎ、１５５
Ｐがある。絶縁物アイソレーション領域１７５は、Ｖ溝
（またはＵ溝）を溝表面酸化膜１７３と、ボリシリコン
層１７２と、上部酸化膜１７３とからなる。そして、シ
リコン層１５５Ｎにｐ型ＭＯＳＦＥＴが、シリコン層１
５５Ｐにｎ型ＭＯＳＦＥＴが設けられている。
【００３２】実施例６ 図１８はＳＯＩ基板にＩＧＢＴ（insulated gate bipol
ar transistor)を形成した場合である。この場合にも、
埋め込み不純物ドープ領域（高濃度層）２５４と、ドレ
インコンタクト領域２７８との接続を絶縁物アイソレー
ション領域２７５の側面に沿った接続不純物ドープ領域
２６３によって行う。ＳＯＩ基板の絶縁層２５２は支持
シリコン基板２５１の上にあり、絶縁物アイソレーショ
ン領域２７５が表面絶縁層２５６からこの絶縁層２５２
に達するように設けられている。シリコン層２５５には
所定のドープ領域が設けられ、ゲート電極２８２、ソー
ス電極２８３およびドレイン電極２８４が設けられてい
る。
ar transistor)を形成した場合である。この場合にも、
埋め込み不純物ドープ領域（高濃度層）２５４と、ドレ
インコンタクト領域２７８との接続を絶縁物アイソレー
ション領域２７５の側面に沿った接続不純物ドープ領域
２６３によって行う。ＳＯＩ基板の絶縁層２５２は支持
シリコン基板２５１の上にあり、絶縁物アイソレーショ
ン領域２７５が表面絶縁層２５６からこの絶縁層２５２
に達するように設けられている。シリコン層２５５には
所定のドープ領域が設けられ、ゲート電極２８２、ソー
ス電極２８３およびドレイン電極２８４が設けられてい
る。
【００３３】実施例７ 図１９はＳＯＩ基板にＶＭＯＳを形成した場合である。
この場合は、ドレイン電極を基板背面に設けることがで
きないので、埋め込みドレイン領域３５４を表面ドレイ
ンコンタクト（不純物ドープ）領域３７８に接続するた
めに、接続不純物ドープ領域３６３を設け、それが絶縁
物アイソレーション領域３７５の側面に沿って存在して
いる。なお、ＳＯＩ基板は支持シリコン基板３５１と、
絶縁層（SiO2層）３５２と、シリコン層３５４とからな
り、その上にシリコン層３５５がある。絶縁物アイソレ
ーション領域３７５は、上述したようにＶ溝（またはＵ
溝）の溝表面酸化膜と、ボリシリコン層と、上部酸化膜
とからなる。そして、シリコン層３５５には所定のｐ型
ないしｎ型のドープ領域およびＶ溝が設けられ、絶縁層
のコンタクトホールにソース電極３８２、ゲート電極３
８３およびドレイン電極３８４が設けられている。Ｖ溝
の代わりに、Ｕ溝にしたＵＭＯＳも同様な構造となる。
この場合は、ドレイン電極を基板背面に設けることがで
きないので、埋め込みドレイン領域３５４を表面ドレイ
ンコンタクト（不純物ドープ）領域３７８に接続するた
めに、接続不純物ドープ領域３６３を設け、それが絶縁
物アイソレーション領域３７５の側面に沿って存在して
いる。なお、ＳＯＩ基板は支持シリコン基板３５１と、
絶縁層（SiO2層）３５２と、シリコン層３５４とからな
り、その上にシリコン層３５５がある。絶縁物アイソレ
ーション領域３７５は、上述したようにＶ溝（またはＵ
溝）の溝表面酸化膜と、ボリシリコン層と、上部酸化膜
とからなる。そして、シリコン層３５５には所定のｐ型
ないしｎ型のドープ領域およびＶ溝が設けられ、絶縁層
のコンタクトホールにソース電極３８２、ゲート電極３
８３およびドレイン電極３８４が設けられている。Ｖ溝
の代わりに、Ｕ溝にしたＵＭＯＳも同様な構造となる。
【００３４】実施例８ 上述した実施例での接続不純物ドープ領域の代わりに導
電層を形成する場合を、図２０〜図２３を参照して説明
する。図２０に示すように、実施例１の場合と同様に、
支持シリコン基板５１と、絶縁層５２と、シリコン層５
３とからなるＳＩＭＯＸ法によるＳＯＩ基板を用い、シ
リコン層５３に高濃度の不純物ドープ領域５４を形成す
る。シリコン層５３の上に低濃度のシリコンエピタキシ
ャル層５５を形成する。このエピタキシャルシリコン層
５５を選択酸化法によってフィールド酸化膜５６を形成
し、さらに、シリコン層５５の上に酸化膜５７を形成
し、そして、全面に窒化膜５８を形成する。次に、通常
のリソグラフィー工程によって、窒化膜５８、酸化膜５
７およびフィールド酸化膜５６をアイソレーション領域
パターン形状で選択的にエッチング除去し、さらに、異
方性ドライエッチング法でシリコン層５５および５３を
エッチングして絶縁層５２に達するＵ溝６５を形成す
る。
電層を形成する場合を、図２０〜図２３を参照して説明
する。図２０に示すように、実施例１の場合と同様に、
支持シリコン基板５１と、絶縁層５２と、シリコン層５
３とからなるＳＩＭＯＸ法によるＳＯＩ基板を用い、シ
リコン層５３に高濃度の不純物ドープ領域５４を形成す
る。シリコン層５３の上に低濃度のシリコンエピタキシ
ャル層５５を形成する。このエピタキシャルシリコン層
５５を選択酸化法によってフィールド酸化膜５６を形成
し、さらに、シリコン層５５の上に酸化膜５７を形成
し、そして、全面に窒化膜５８を形成する。次に、通常
のリソグラフィー工程によって、窒化膜５８、酸化膜５
７およびフィールド酸化膜５６をアイソレーション領域
パターン形状で選択的にエッチング除去し、さらに、異
方性ドライエッチング法でシリコン層５５および５３を
エッチングして絶縁層５２に達するＵ溝６５を形成す
る。
【００３５】その後に、ｎ型（またはｐ型）にドープし
たポリシリコン膜１０１をＣＶＤ法によって溝内を含め
全面に形成する。図２１に示すように、ポリシリコン膜
１０１に対して異方性エッチングを施して、Ｕ溝６５の
側壁上のみにポリシリコン膜１０１Ａを残す。次に、図
２２に示すように、フォトレジスト膜１０２を通常のリ
ソグラフィー法で選択的に形成して、接続導電層となる
残すべきポリシリコン膜１０１Ａを覆って、それ以外を
表出させる。Ｕ溝内に表出したポリシリコン膜をエッチ
ング除去する。
たポリシリコン膜１０１をＣＶＤ法によって溝内を含め
全面に形成する。図２１に示すように、ポリシリコン膜
１０１に対して異方性エッチングを施して、Ｕ溝６５の
側壁上のみにポリシリコン膜１０１Ａを残す。次に、図
２２に示すように、フォトレジスト膜１０２を通常のリ
ソグラフィー法で選択的に形成して、接続導電層となる
残すべきポリシリコン膜１０１Ａを覆って、それ以外を
表出させる。Ｕ溝内に表出したポリシリコン膜をエッチ
ング除去する。
【００３６】そして、図２３に示すように、Ｕ溝を含め
て全面にＣＶＤ法により酸化物膜１０３を形成し、エッ
チバックないしポリッシングによって、酸化物膜をＵ溝
内のみに残すことで溝埋めを行う。この後の工程は実施
例１と同じとして、バイポーラトランジスタを製造する
ことができる。Ｕ溝の代わりにＶ溝であっても良い。ま
た、ポリシリコンの代わりにタングステン、モリブデ
ン、チタンなどの高融点金属やそのシリサイド、アモル
ファスシリコンなどを用いることができる。高融点金属
を用いた場合には、そのエッチングを過酸化水素＋アン
モニアなどの水溶液で行うことにより、シリコン層をエ
ッチングすることなく、選択性の高いエッチングを行う
ことができる。
て全面にＣＶＤ法により酸化物膜１０３を形成し、エッ
チバックないしポリッシングによって、酸化物膜をＵ溝
内のみに残すことで溝埋めを行う。この後の工程は実施
例１と同じとして、バイポーラトランジスタを製造する
ことができる。Ｕ溝の代わりにＶ溝であっても良い。ま
た、ポリシリコンの代わりにタングステン、モリブデ
ン、チタンなどの高融点金属やそのシリサイド、アモル
ファスシリコンなどを用いることができる。高融点金属
を用いた場合には、そのエッチングを過酸化水素＋アン
モニアなどの水溶液で行うことにより、シリコン層をエ
ッチングすることなく、選択性の高いエッチングを行う
ことができる。
【００３７】実施例９ 実施例８における溝埋め込み材料（酸化物膜）の代わり
にポリシリコンを用いる場合。図２４（ａ）に示すよう
に、Ｕ溝６５を形成した後で、熱酸化処理によってシリ
コン層５５および５３の表面（溝両側面）に酸化膜１０
４を形成し、フォトレジスト膜１０５を通常のリソグラ
フィー法で選択的に形成して、接続導電層形成面とはな
らない側の酸化膜１０４を覆って、それ以外を表出させ
る。Ｕ溝内に表出した（接続導電層形成面側の）酸化膜
をエッチング除去する。
にポリシリコンを用いる場合。図２４（ａ）に示すよう
に、Ｕ溝６５を形成した後で、熱酸化処理によってシリ
コン層５５および５３の表面（溝両側面）に酸化膜１０
４を形成し、フォトレジスト膜１０５を通常のリソグラ
フィー法で選択的に形成して、接続導電層形成面とはな
らない側の酸化膜１０４を覆って、それ以外を表出させ
る。Ｕ溝内に表出した（接続導電層形成面側の）酸化膜
をエッチング除去する。
【００３８】次に、レジスト層５５の除去後に、ｎ型
（またはｐ型）にドープしたポリシリコン膜をＣＶＤ法
によって溝内を含め全面に形成し、そして、図２４
（ｂ）に示すように、異方性エッチングを施して、Ｕ溝
６５の側壁上のみにポリシリコン膜１０１Ａを残す。図
２４（ｃ）に示すように、Ｕ溝を含めて全面にＣＶＤ法
によりポリシリコン層を形成し、エッチバックないしポ
リッシングによって、ポリシリコン膜１０６をＵ溝内の
みに残すことで溝埋めを行う。このポリシリコン膜１０
６の表出面を熱酸化して酸化膜１０７を形成する。この
後の工程は実施例１と同じとして、バイポーラトランジ
スタを製造することができる。
（またはｐ型）にドープしたポリシリコン膜をＣＶＤ法
によって溝内を含め全面に形成し、そして、図２４
（ｂ）に示すように、異方性エッチングを施して、Ｕ溝
６５の側壁上のみにポリシリコン膜１０１Ａを残す。図
２４（ｃ）に示すように、Ｕ溝を含めて全面にＣＶＤ法
によりポリシリコン層を形成し、エッチバックないしポ
リッシングによって、ポリシリコン膜１０６をＵ溝内の
みに残すことで溝埋めを行う。このポリシリコン膜１０
６の表出面を熱酸化して酸化膜１０７を形成する。この
後の工程は実施例１と同じとして、バイポーラトランジ
スタを製造することができる。
【００３９】上述した実施例ではＳＯＩ基板を用いてい
るが、通常のシリコンウエハーの基板を用いたバイポー
ラトランジスタにも本発明を応用することができる。ま
た、絶縁物アイソレーション領域をフィールド絶縁層と
重なる位置に設けてあるが、離れた位置にもうけても良
い。ＳＯＩ基板を用いた場合に、埋め込み不純物ドープ
領域は基板絶縁層に接しているが、基板絶縁層から離れ
た位置にあってもよい。さらに、絶縁物アイソレーショ
ン領域の埋め込み（充填）材には、ポリシリコンばかり
でなく、酸化物、窒化物、アモルファス半導体（特にＳ
ｉ）などを用いることもでき、これら材料を多層化して
も良い。絶縁物アイソレーション領域は活性素子領域単
体のみを取り囲んでいて、別の活性素子領域での絶縁物
アイソレーション領域と繋がっていなくても良い。
るが、通常のシリコンウエハーの基板を用いたバイポー
ラトランジスタにも本発明を応用することができる。ま
た、絶縁物アイソレーション領域をフィールド絶縁層と
重なる位置に設けてあるが、離れた位置にもうけても良
い。ＳＯＩ基板を用いた場合に、埋め込み不純物ドープ
領域は基板絶縁層に接しているが、基板絶縁層から離れ
た位置にあってもよい。さらに、絶縁物アイソレーショ
ン領域の埋め込み（充填）材には、ポリシリコンばかり
でなく、酸化物、窒化物、アモルファス半導体（特にＳ
ｉ）などを用いることもでき、これら材料を多層化して
も良い。絶縁物アイソレーション領域は活性素子領域単
体のみを取り囲んでいて、別の活性素子領域での絶縁物
アイソレーション領域と繋がっていなくても良い。
【００４０】
【発明の効果】以上説明したように、本発明に係る半導
体装置では埋め込み不純物ドープ領域と表面コンタクト
領域との接続を絶縁物アイソレーション領域の側面を利
用しつつその形成箇所を限定することによって、耐圧劣
化を招くことなく微細化が図れる。
体装置では埋め込み不純物ドープ領域と表面コンタクト
領域との接続を絶縁物アイソレーション領域の側面を利
用しつつその形成箇所を限定することによって、耐圧劣
化を招くことなく微細化が図れる。
【図１】従来のバイポーラトランジスタの概略断面図で
ある。
ある。
【図２】従来のＳＯＩ基板と絶縁物アイソレーション領
域とを備えた半導体装置の概略断面図である。
域とを備えた半導体装置の概略断面図である。
【図３】従来のバイポーラトランジスタの概略平面図で
ある。
ある。
【図４】本発明に係るバイポーラトランジスタの概略平
面図である。
面図である。
【図５】本発明に係るバイポーラトランジスタの製造過
程におけるＶ溝形成したときの概略断面図である。
程におけるＶ溝形成したときの概略断面図である。
【図６】本発明に係るバイポーラトランジスタの製造過
程における接続不純物ドープ領域のイオン注入したとき
の概略断面図である。
程における接続不純物ドープ領域のイオン注入したとき
の概略断面図である。
【図７】本発明に係るバイポーラトランジスタの製造過
程におけるＵ溝形成後に接続不純物ドープ領域のイオン
注入したときの概略断面図である。
程におけるＵ溝形成後に接続不純物ドープ領域のイオン
注入したときの概略断面図である。
【図８】本発明に係るバイポーラトランジスタの製造過
程におけるＶ溝の絶縁物アイソレーション領域を形成し
たときの概略断面図である。
程におけるＶ溝の絶縁物アイソレーション領域を形成し
たときの概略断面図である。
【図９】本発明に係るバイポーラトランジスタの製造過
程におけるベース領域およびコンタクト領域を形成した
ときの概略断面図である。
程におけるベース領域およびコンタクト領域を形成した
ときの概略断面図である。
【図１０】図９でのバイポーラトランジスタの概略平面
図である。
図である。
【図１１】本発明に係るバイポーラトランジスタの製造
完了したときの概略断面図である。
完了したときの概略断面図である。
【図１２】本発明に係るバイポーラトランジスタの製造
過程で固相拡散法によって接続不純物ドープ領域を形成
するときの概略断面図である。
過程で固相拡散法によって接続不純物ドープ領域を形成
するときの概略断面図である。
【図１３】本発明に係るバイポーラトランジスタの製造
過程で拡散防止膜でマスクしておいてイオン注入によっ
て接続不純物ドープ領域を形成するときの概略断面図で
ある。
過程で拡散防止膜でマスクしておいてイオン注入によっ
て接続不純物ドープ領域を形成するときの概略断面図で
ある。
【図１４】本発明に係るバイポーラトランジスタの製造
過程で拡散防止膜でマスクしておいて固相拡散法によっ
て接続不純物ドープ領域を形成するときの概略断面図で
ある。
過程で拡散防止膜でマスクしておいて固相拡散法によっ
て接続不純物ドープ領域を形成するときの概略断面図で
ある。
【図１５】本発明に係る複数バイポーラトランジスタの
規則的な配列を説明する概略平面図である。
規則的な配列を説明する概略平面図である。
【図１６】本発明に係る複数バイポーラトランジスタの
不規則的な配列を説明する概略平面図である。
不規則的な配列を説明する概略平面図である。
【図１７】本発明に係るＳＯＩ基板利用のＣＭＯＳの概
略断面図である。
略断面図である。
【図１８】本発明に係るＳＯＩ基板利用のＩＧＢＴの概
略断面図である。
略断面図である。
【図１９】本発明に係るＳＯＩ基板利用のＶＭＯＳの概
略断面図である。
略断面図である。
【図２０】本発明に係る半導体装置の製造過程における
全面にドープしたポリシリコン膜を形成したときの概略
断面図である。
全面にドープしたポリシリコン膜を形成したときの概略
断面図である。
【図２１】本発明に係る半導体装置の製造過程における
Ｕ溝側面にドープしたポリシリコン膜を形成したときの
概略断面図である。
Ｕ溝側面にドープしたポリシリコン膜を形成したときの
概略断面図である。
【図２２】本発明に係る半導体装置の製造過程における
Ｕ溝側面の接続導電層形成側側面面にドープしたポリシ
リコン膜を形成したときの概略断面図である。
Ｕ溝側面の接続導電層形成側側面面にドープしたポリシ
リコン膜を形成したときの概略断面図である。
【図２３】本発明に係る半導体装置の製造過程における
Ｕ溝を酸化物層で埋め込んだときの概略断面図である。
Ｕ溝を酸化物層で埋め込んだときの概略断面図である。
【図２４】（ａ）は本発明に係る半導体装置の製造過程
におけるＵ溝内に熱酸化による酸化膜を溝片側に形成し
たときの概略断面図であり、（ｂ）はＵ溝の他方片側に
ドープしたポリシリコン膜を形成したときの概略断面図
であり、（ｃ）はＵ溝をポリシリコン層で埋め込んだと
きの概略断面図である。
におけるＵ溝内に熱酸化による酸化膜を溝片側に形成し
たときの概略断面図であり、（ｂ）はＵ溝の他方片側に
ドープしたポリシリコン膜を形成したときの概略断面図
であり、（ｃ）はＵ溝をポリシリコン層で埋め込んだと
きの概略断面図である。
４１…絶縁物アイソレーション領域 ４２…活性素子領域 ４４…コンタクト不純物ドープ領域 ４５…ベース領域 ５１…支持シリコン基板 ５２…絶縁層（SiO2層） ５３…シリコン層 ５４…埋め込み不純物ドープ領域 ５５…シリコン層 ５９…Ｖ溝 ６１…レジスト膜 ６３…接続不純物ドープ領域 ６５…Ｕ溝 ６６…接続不純物ドープ領域 ７１…酸化膜 ７２…埋め込み層 ７３…酸化膜 ７５…絶縁物アイソレーション領域 ７８…コンタクト不純物ドープ領域 ７９…ベース領域 ８２、８３、８４…電極 ９１…固相拡散源膜 ９２…接続不純物ドープ領域 ９３…拡散防止膜 ９４…接続不純物ドープ領域 ９５…固相拡散源膜 ９６…接続不純物ドープ領域 １５２、２５２、３５２…絶縁層 １６３Ｎ、１６３Ｐ、２６３、３６３…接続不純物ドー
プ領域 １７５、２７５、３７５…絶縁物アイソレーション領域 １０１Ａ…ドープしたポリシリコン層 １０３…酸化物層 １０４…酸化膜 １０６…ポリシリコン層
プ領域 １７５、２７５、３７５…絶縁物アイソレーション領域 １０１Ａ…ドープしたポリシリコン層 １０３…酸化物層 １０４…酸化膜 １０６…ポリシリコン層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (6)
- 【請求項１】 半導体基板に設けた溝に絶縁物層を充填
した絶縁物アイソレーション領域（４１、７５、１７
５、２７５、３７５）と、該絶縁物アイソレーション領
域にて囲まれた活性素子領域とがあり、該素子領域内に
設けられた埋め込み不純物ドープ層（５４、１５４Ｐ、
１５４Ｎ、２５４、３５４）に接続して基板表面に達す
る接続不純物ドープ領域（４９、６３、６６、９２、９
４、１６３Ｎ、１６３Ｐ、２６３、３６３）が、前記活
性素子領域内で前記絶縁物アイソレーション領域の側面
の一部に接して選択的に形成されてなることをことを特
徴とする半導体装置。 - 【請求項２】 前記接続不純物ドープ領域（４９）を備
えた前記活性素子領域（４２）が複数あり、前記絶縁物
アイソレーション領域（４１）は該活性素子領域のそれ
ぞれを取り囲み、そして前記接続不純物ドープ領域（４
９）が前記絶縁物アイソレーション領域（４１）を挟ん
で隣接もしくは対向するように配列されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 埋め込み不純物ドープ層（５４）を有す
る半導体基板にアイソレーション用溝（５９、６５）を
形成して活性素子領域（４２）を画定し、前記溝に表出
している前記活性素子領域の一部分に不純物をドープし
て前記埋め込み不純物ドープ領域と接続した接続不純物
ドープ領域（４９、６３、６６、９４）を選択的に形成
し、前記活性素子領域の前記溝に面する全側面に絶縁層
（７１）を形成し、そして、該絶縁層で覆われた溝内に
充填材（７２）を形成することを特徴とする半導体装置
の製造方法。 - 【請求項４】 埋め込み不純物ドープ層を有する半導体
基板にアイソレーション用溝を形成して活性素子領域を
画定し、該活性素子領域の前記溝に面する一部に固相拡
散源膜（９１、９５）を選択的に形成し、熱処理によっ
て該固相拡散源膜から不純物を前記活性素子領域部分に
拡散して前記埋め込み不純物ドープ領域と接続した接続
不純物ドープ領域（９２、９６）を形成し、前記活性素
子領域の前記溝に面する全側面に絶縁層を形成し、そし
て、該絶縁層で覆われた溝内に充填材を形成することを
特徴とする半導体装置の製造方法。 - 【請求項５】 半導体基板に設けた溝（６５）に絶縁物
層（１０３、１０６）を充填した絶縁物アイソレーショ
ン領域と、該絶縁物アイソレーション領域にて囲まれた
活性素子領域とがあり、該素子領域内に設けられた埋め
込み不純物ドープ層（５４）に接続して基板表面に達す
る接続導電層（１０１Ａ）が、前記絶縁物アイソレーシ
ョン領域の側面の一部に接して、前記溝内に選択的に設
けられてなることをことを特徴とする半導体装置。 - 【請求項６】 埋め込み不純物ドープ層（５４）を有す
る半導体基板にアイソレーション用溝（６５）を形成し
て活性素子領域を画定し、前記溝に表出している前記活
性素子領域の一部分の上に前記埋め込み不純物ドープ領
域と接する接続導電層（１０１Ａ）を選択的に形成し、
そして、前記溝内に絶縁性充填材（１０３、１０６）を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183582A JPH0629375A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183582A JPH0629375A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629375A true JPH0629375A (ja) | 1994-02-04 |
Family
ID=16138343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4183582A Withdrawn JPH0629375A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629375A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357795A (ja) * | 1999-06-17 | 2000-12-26 | Nec Kansai Ltd | ディプレッション型半導体装置の製造方法 |
| JP2006041476A (ja) * | 2004-06-22 | 2006-02-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009170600A (ja) * | 2008-01-15 | 2009-07-30 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2010272647A (ja) * | 2009-05-20 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| JP2012191235A (ja) * | 2012-06-07 | 2012-10-04 | Rohm Co Ltd | 半導体装置 |
| US9188462B2 (en) | 2010-06-30 | 2015-11-17 | Ntn Corporation | Rotation sensor-equipped bearing |
| JP2021136346A (ja) * | 2020-02-27 | 2021-09-13 | キオクシア株式会社 | 半導体記憶装置およびその製造方法 |
-
1992
- 1992-07-10 JP JP4183582A patent/JPH0629375A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000357795A (ja) * | 1999-06-17 | 2000-12-26 | Nec Kansai Ltd | ディプレッション型半導体装置の製造方法 |
| JP2006041476A (ja) * | 2004-06-22 | 2006-02-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009170600A (ja) * | 2008-01-15 | 2009-07-30 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2010272647A (ja) * | 2009-05-20 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| US8531007B2 (en) | 2009-05-20 | 2013-09-10 | Octec, Inc. | Semiconductor device and the method for manufacturing the same |
| US9188462B2 (en) | 2010-06-30 | 2015-11-17 | Ntn Corporation | Rotation sensor-equipped bearing |
| JP2012191235A (ja) * | 2012-06-07 | 2012-10-04 | Rohm Co Ltd | 半導体装置 |
| JP2021136346A (ja) * | 2020-02-27 | 2021-09-13 | キオクシア株式会社 | 半導体記憶装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3246753B2 (ja) | 縦形トランジスタ | |
| JP3382182B2 (ja) | Ｆｅｔ、ダイオード、バイポーラトランジスタおよび埋込抵抗を形成する方法 | |
| JP3127101B2 (ja) | Ｓｏｉ電界効果トランジスタおよびその製造方法 | |
| JP3157357B2 (ja) | 半導体装置 | |
| JP3117426B2 (ja) | 自己整合セルを有するｍｏｓゲート型デバイスおよびその製造方法 | |
| JP4741187B2 (ja) | ドープカラムを含む高電圧電力ｍｏｓｆｅｔ | |
| US6376897B2 (en) | Lateral bipolar transistor formed on an insulating layer | |
| JPH05102296A (ja) | 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体 | |
| KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US5856700A (en) | Semiconductor device with doped semiconductor and dielectric trench sidewall layers | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| US5476809A (en) | Semiconductor device and method of manufacturing the same | |
| US5319235A (en) | Monolithic IC formed of a CCD, CMOS and a bipolar element | |
| US20030193077A1 (en) | Bipolar transistor and method of fabricating the same | |
| KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
| JPH0629375A (ja) | 半導体装置およびその製造方法 | |
| JPH07106412A (ja) | 半導体装置およびその製造方法 | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| JP4031677B2 (ja) | 半導体装置の製造方法 | |
| JP2005039057A (ja) | 半導体装置およびその製造方法 | |
| JP4657614B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08139177A (ja) | 半導体装置 | |
| JPH10294475A (ja) | 半導体装置とその製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPS6324672A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |