FR2839200A1 - Dispositif a semiconducteur et procede de fabrication - Google Patents
Dispositif a semiconducteur et procede de fabrication Download PDFInfo
- Publication number
- FR2839200A1 FR2839200A1 FR0215137A FR0215137A FR2839200A1 FR 2839200 A1 FR2839200 A1 FR 2839200A1 FR 0215137 A FR0215137 A FR 0215137A FR 0215137 A FR0215137 A FR 0215137A FR 2839200 A1 FR2839200 A1 FR 2839200A1
- Authority
- FR
- France
- Prior art keywords
- film
- region
- grid
- soi layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 62
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000000463 material Substances 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 80
- 238000009413 insulation Methods 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 51
- 230000015572 biosynthetic process Effects 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 42
- 239000000126 substance Substances 0.000 claims description 9
- 101100321447 Arabidopsis thaliana ZHD4 gene Proteins 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 101100437998 Arabidopsis thaliana BZIP2 gene Proteins 0.000 claims description 2
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 50
- 239000012535 impurity Substances 0.000 description 46
- 230000003647 oxidation Effects 0.000 description 37
- 238000007254 oxidation reaction Methods 0.000 description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 35
- 238000002513 implantation Methods 0.000 description 34
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- -1 fluorine ions Chemical class 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 108090000623 proteins and genes Proteins 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 210000000941 bile Anatomy 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N nitrous oxide Inorganic materials [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
Un transistor MOS formé sur une couche SOI (3) comporte une pellicule isolante de grille qui comprend une première partie (11) et une seconde partie (110) dont l'épaisseur est supérieure à celle de la première partie. La seconde partie (110) de la pellicule isolante de grille est formée au moins sous une plage de contact de grille consistant en un agrandissement de l'électrode de grille (12) dans la direction de la longueur de grille. Une partie de contact de corps (BD) est formée dans la surface de la couche SOI (3) au-delà de l'extrémité de la plage de contact de grille, dans la direction de la largeur de grille.
Description
nitrure mono- ou poly-métallique.
DISPOSITIF A SEMICONDUCTEUR ET PROCEDE DE FABRICATION
La présente invention concerne un dispositif à semiconduc teur, et plus particulièrement un procédé de fabrication d'un disposi
tif à semiconducteur ayant une pellicule d'isolation par tranchée.
Un dispositif à semiconducteur (qu'on appellera ci-après un dispositif SOI) ayant une structure SOI formée sur un substrat SOI dans laquelle une pellicule d'oxyde enterrée et une couche "siliclum sur isolant" ou SOI (Silicon On Insulator) sont formées sur un subs trat en siliclum, peut réduire une capacité parasite et est caractérisé par un fonctionnement rapide et stable et une faible consommation de puissance, et il est donc utilisé pour un équipement portable ou similaire. A titre d'exemple, un dispositif SOI a une structure d'isola tion par tranchée parfaite (ou FTI pour "full trench isolation") pour isoler électriquement des éléments par une pellicule d'isolation par tranchée parfaite formée en incorporant dans une surface d'une cou che SOI une tranchée atteignant une pellicule d'oxyde enterrée, et en enterrant une matière isolante dans la tranchée. Cependant, des por teurs (des trous dans une structure NMOS) générés par un phénomène d'ionisation par chocs s'accumulent dans une région de formation de canal. Par conséquent, divers problèmes apparaissent à cause d'un effet de flottement du substrat; par exemple, il apparat une non linéarité d'une caractéristique et une tension de claquage en fonc tionnement est dogradée, et en outre un potentiel électrique de la région de formation de canal n'est pas stabilisé, ce qui fait appara'
tre une dépendance d'un temps de retard vis-à-vis de la fréquence.
De ce fait, on a conçu une structure d'isolation par tranchée partielle (ou PTI pour "partial trench isolation") en incorporant une tranchée dans une surface d'une couche SOI de façon à laisser à la couche SOI une épaisseur prédéterminée entre une partie de fond de la tranchée et une pellicule d'oxyde enterrée, et en enterrant une
matière isolante dans la tranchée.
La figure 74 montre une structure en coupe d'un transistor MOS Q10 ayant ia structure PTI. La figure 74 illustre une structure en coupe dans une direction d'une largeur de grille du transistor
MOS Q10.
Comme représenté sur la figure 74, une pellicule d'oxyde d'isolation partielle PT est formée dans une surface d'une couche SOI 3 d'un substrat SOI constitué d'un substrat en silicium 1, d'une pellicule d'oxyde enterrée 2 et de la couche SOI 3, et une pellicule d'oxyde de grille 11 et une électrode de grille 12 sont formées sé quentiellement sur une région active AR définie par la pellicule
d'oxyde d'isolation partielle PT.
La couche SOI 3 est présente entre une partie inférieure de la pellicule d'oxyde d'isolation partielle PT et la pellicule d'oxyde en terrce 2 pour former une région de caisson WR, et des porteurs peu vent circuler à travers la région de caisson WR et on peut empêcher leur accumulation dans une région de formation de canal, et en outre un potentiel électrique de la région de formation de canal peut être fixé par l'intermédiaire de la région de caisson WR (fixation du po tentiel de corps). Il y a donc un avantage consistant en ce que di vers problèmes ne se manifestent pas à cause de l'effet de flotte
ment du substrat.
Cependant, dans la structure PTI, une profondeur de la pel licule d'oxyde d'isolation partielle PT est définie principalement par gravure pendant la formation d'une tranchée, et elle varie également dans la même tranche ou entre des tranches différentes, à cause
d'une variation dans la gravure.
Comme représenté sur la figure 74, la profondeur de la pel licule d'oxyde d'isolation partielle PT est définie comme une profon deur d10 à partir d'une surface principale de la couche SOI 3 jusqu'à une partie inférieure. Par exemple, dans le cas o on fixe comme une valeur nominale d10 = 100 nm, la profondeur de la pellicule d'oxyde d'isolation partielle PT qui est réellement formoe est fixée à
d10 = 100 nm + 5 nm et elle varie dans une plage de 95 à 105 nm.
Ce qui précède implique qu'une épaisseur de la région de caisson WR dans une partie inférieure de la pellicule d'oxyde d'isola tion partielle PT varie dans une plage de 45 à 55 nm si une épais- seur de la couche SOI 3 est fixce approximativement à 150 nm. Si la
valeur nominale de la région de caisson WR est fixée à 50 nm, la va-
riation équivaut à + 10%.
On décrira davantage en référence aux figures 75 et 76 la
gravure qui doit étre effectuée au moment de la formation de la tran-
chée dans la pellicule d'oxyde d'isolation partielle PT.
Comme représenté sur la figure 75, en premier lieu, on pré-
pare un substrat SOI et on forme une pellicule d'oxyde 4 sur la cou-
che SOI 3 du substrat SOI.
Ensuite, on forme une pellicule de silicium polycristallin 21 sur la pellicule d'oxyde 4 par un procédé de dépôt chimique en phase vapeur ou CVD (Chemical Vapor Deposition), et on forme une pellicule de nitrure 22 sur la pellicuie de silicium polycristallin 21, par le procédé CVD. La pellicule d'oxyde 4, la pellicule de silicium polycristallin 21 et la pellicule de nitrure 22 sont également appelées des pellicules auxiliaires, du fait qu'elles remplissent une fonction
auxiliaire pour former une pellicule d'oxyde d'isolation.
Comme représenté sur la figure 76, on enlève ensuite sé-
lectivement la pellicule de nitrure 22 et la pellicule de siliclum poly cristallin 21 par gravure par voie sèche ou gravure par voie humide en utilisant un masque de matière de réserve (non représenté) ayant
un motif d'ouverture prédéterminé.
En outre, en utilisant en tant que masque de gravure la pel-
licule de nitrure 22 dans laquelle on a défini un motif, on traverse la
pellicule d'oxyde 4 et on grave la couche SOI 3 jusqu'à une profon-
deur prédéterminée pour former une tranchée TR. Dans la gravure, on règle les conditions de gravure de façon que la couche SOI 3 ne soit pas complètement enlevée au point de mettre à nu la pellicule d'oxyde enterrée 2, mais la couche SOI 3 ayant une épaisseur pré
déterminée reste dans une partie de fond de la tranchée TR.
Une étendue totale de gravure de la pellicule de nitrure 22, de la pellicule de silicium polycristallin 21, de la pellicule d'oxyde 4 et de la couche SOl 3 est de 200 à 400 nm. Même si une profondeur de la pellicule d'oxyde d'isolation partielle PT est fixée de façon à étre faible, par exemple environ 50 nm, l'étendue totale de gravure est de 150 à 350 nm. Par conséquent, l'étendue totale de gravure n'est pas fortement changée. Il en résulte qu'une variation n'est pas
fortement changée.
Pour cette raison, dans le cas dans lequel une profondeur de la tranchée TR est fixée à 50 nm pour la couche SOl 3 ayant une épaisseur de 70 nm, l'épaisseur de la région de caisson WR dans la partie inférieure de la pellicule d'oxyde d'isolation partielle PT varie dans une plage d'environ + 5 nm. Si la valeur nominale de l'épais seur de la région de caisson WR est fixée à 20 nm, une variation équivaut à + 25%, ce qui ne peut pas être admis. La variation est encore augmentée sous l'effet d'une réduction de l'épaisseur de la couche SOl 3, ce qui fait que la fixation de potentiel de corps de la structure PTI est fortement limitée. Par conséquent, dans la couche SOl mince, il est difficile de former une pellicule d'oxyde d'isolation partielle et il est difficile d'effectuer la fixation de potentiel de corps
par la structure PTI.
A titre de procédé pour effectuer la fixation de potentiel de corps autrement qu'avec la fixation de potentiel de corps utilisant la structure PTI, il a en outre été proposé une structure dans laquelle une forme en plan d'une électrode de grille est changée, ou bien on prend en considération une position dans laquelle une partie de contact de corps pour la fixation de potentiel de corps doit être for mee. La figure 77 est une configuration en plan d'une électrode de grille qu'on appelle une grille de type T. illustrant une électrode de grille 1 2T dans laquelle l'une des extrémités dans une direction d'une largeur de grille est fortement agrandie dans une direction d'une longueur de grille, pour constituer une plage de contact de
grille GP et qui a une forme en "T", vue en plan.
Une partie de contact de corps BD est formée à l'extérieur d'un bout d'une partie de tête de la forme en "T" dans l'électrode de grille 1 2T. Une région d'impureté ayant un type de conductivité in verse de celui d'une région de source-drain est formoe dans une sur
face de la couche SOI 3 dans la partie de contact de corps BD.
En outre, une région active AR incluant la région de source
drain, et la partie de contact de corps BD sont formoes en continuité.
La figure 78 montre une structure d'une coupe selon une ligne A-A sur la figure 77. Comme représenté sur la figure 78, dans le cas dans lequel un transistor MOS a un type de conductivité N. la couche SOI 3 formoe sous l'électrode de grille 12T contient une im pureté de type P avec une concentration relativement faible (P), tandis que la partie de contact de corps BD contient l'impureté de type P avec une concentration relativement élevoe (P+). La région active AR et la partie de contact de corps BD sont définies par une
1 5 pel l icu le d'oxyde d'isolation pa r tran chée pa rfa ite FT.
En employant une telle structure, la région active AR est
définie par la pellicule d'oxyde d'isolation par tranchée parfaite FT.
Par conséquent, une variation de la profondeur de la tranchée ne se produit pas, ce qui fait qu'une réduction de l'épaisseur de la couche SOI 3 n'occasionne aucun problème. En outre, le potentiel électrique de la région de formation de canal peut être fixé par l'intermédiaire de la partie de contact de corps BD, ce qui permet d'obtenir un fonc
tionnement stable.
Des exemples d'une structure pour produire les mêmes fonctions et effets comprennent une structure qu'on appelle une grille de type en H représentée sur la figure 79 et une structure
qu'on appelle une liaison à la source, représentée sur la figure 80.
Dans la grille de type en H représentée sur la figure 79, les deux extrémités dans une direction d'une largeur de grille sont for tement agrandies dans une direction d'une longueur de grille, et une électrode de grille 1 2H ayant une forme en H en vue en plan est
établie, et deux parties de contact de corps BD sont formées.
Dans la structure de liaison à la source représentée sur la figure 80, la partie de contact de corps BD en forme de bande est formée dans une partie d'une région de source SR et une extrémité de la partie de contact de corps BD est connectée à une région de
canal formée sous l'électrode de grille 12.
Cependant, dans le cas o on utilise la structure de grille de type en T ou la structure de grille de type en H. il y a un problème consistant en ce qu'une capacité parasite entre une grille et un drain est augmentée en correspondance avec une augmentation d'une aire d'une électrode de grille, et on ne peut pas obtenir un fonctionne
ment rapide et stable.
Pour résoudre les problèmes mentionnés ci-dessus, un but 16 de la présente invention est d'effectuer la fixation de potenti.el de corps et de parvenir à un fonctionnement rapide et stable dans un dispositif SOI dans lequel une épaisseur d'une couche SOI est ré duite. Un premier aspect de la présente invention porte sur un dispositif à semiconducteur incluant un transistor MOS formé sur une couche SOI d'un substrat SOI dans lequel un substrat semiconduc teur, une pellicule isolante enterrée et la couche SOI sont formés séquentiellement, et une partie de contact de corps formée dans une surface de la couche SOI et capable de fixer un potentiel électrique à partir de l'extérieur. Une électrode de grille du transistor MOS a une forme, vue en plan, telle que l'une au moins des extrémités dans une direction d'une largeur de grille est agrandie dans une direction d'une longueur de grille pour constituer une plage de contact de grille, et la partie de contact de corps est formée dans la surface de la couche SOI à l'extérieur de l'extrémité de la plage de contact de grille, dans la direction de la largeur de grille, et elle est connectée électriquement à une région de formation de canal formée sous l'électrode de grille, à travers la couche SOI. En outre, une pellicule isolante de grille du transistor MOS comprend une première partie ayant une première épaisseur et une seconde partie ayant une se conde épaisseur dans la direction de la largeur de grille, la seconde épaisseur étant supérieure à la première épaisseur, et la seconde partie de la pellicule isolante de grilie est formoe au moins sous la
plage de contact de grille.
Par exemple, I'épaisseur de la pellicule isolante de grille se trouvant sous la plage de contact de grille formée sur une grande
étendue de la couche SOI est augmentée, et l'épaisseur de la pelli-
cule isolante de grille dans une région dans laquelle un courant cir-
cule avec une intensité élevée est réduite. Par conséquent, il est possible de réduire une capacité parasite entre une grille et un drain avec une structure qui permet d'effectuer la fixation de potentiel de corps. Il est donc possible d'obtenir un transistor MOS capable de
fonctionner de manière rapide et stable avec une faible consomma-
tion de puissance.
Un second aspect de la présente invention porte sur un dispositif à semiconducteur incluant un transistor MOS formé sur une couche SOI d'un substrat SOI dans lequel un substrat semiconduc teur, une pellicule isolante enterrée et la couche SOI sont formés séquentiellement, et une partie de contact de corps formoe dans une surface de la couche SOI et capable de fixer un potentiel électrique à partir de l'extérieur. Une pellicule isolante de grille du transistor MOS comprend une première partie ayant une première épaisseur et une seconde partie ayant une seconde épaisseur dans une direction d'une largeur de grille, la seconde épaisseur étant supérieure à la
première épaisseur. En outre, la partie de contact de corps est for-
mée comme une bande en position adjacente à une région de source du transistor MOS dans la surface de la couche SOI, à l'extérieur d'une partie de bord dans la direction de la largeur de grille dans la région de source. Une pellicule isolante ayant la seconde épaisseur,
incluant la seconde partie de la pellicule isolante de grille, est for-
mée sur l'une de deux extrémités, dans la direction de la largeur de
grille, d'une électrode de grille du transistor MOS dans lequel la par-
tie de contact de corps en forme de bande est incorporée.
Dans une structure de liaison à la source, la pellicule iso-
lante de grille épaisse est formoe sur la partie de connexion de la partie de contact de corps et de la région de canal, et l'épaisseur de la pellicule isolante de grille dans la région de l'électrode de grille
dans laquelle un courant circule avec une intensité élevée, est ré-
duite. Par conséquent, il est possible de réduire une capacité para site entre une grille et un drain avec une structure qui permet d'ef
fectuer la fixation de potentiel de corps. Il est donc possible d'obte-
nir un transistor MOS capable de fonctionner de manière rapide et
stable avec une faible consommation de puissance.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes
de rénlisation, donnés à titre d'exemples non limitatifs. La suite de la
description se réfère aux dessins annexés, dans lesquels:
La figure 1 est une représentation montrant une structure À en plan d'un transistor MOS conforme à un premier mode de réalisa tion de la présente invention, La figure 2 est une représentation montrant une structure en coupe du transistor MOS conforme au premier mode de réalisa tion de la présente invention; Les figures 3 à 7 sont des représentations illustrant un pro cédé pour fabriquer le transistor MOS conforme au premier mode de réalisation de la présente invention, Les figures 8 à 11 sont des représentations montrant une structure en plan d'un transistor MOS ayant une structure de liaison à la source conforme à un second mode de réalisation de la présente invention; La figure 12 est une représentation montrant une structure en coupe d'un transistor MOS conforme à un troisième mode de ré alisation de la présente invention, Les figures 13 à 19 sont des représentations illustrant un procédé pour fabriquer un transistor MOS conforme à un quatrième mode de réalisation de la présente invention, Les figures 20 à 26 sont des représentations illustrant un exemple appliqué d'un procédé de fabrication conforme au quatrième mode de réalisation de la présente invention; Les figures 27 à 32 sont des représentations illustrant un procédé pour fabriquer un transistor MOS conforme à un cinquième mode de réalisation de la présente invention, La figure 33 est une représentation détaillée partielle mon trant le procédé pour fabriquer un transistor MOS conforme au cin quième mode de réalisation de la présente invention, La figure 34 est une représentation montrant une étape à laquelle une paroi latérale d'une couche SOI n'est pas oxydée dans le procédé de fabrication d'un transistor MOS conforme au cin quième mode de réalisation de la présente invention, Les figures 35 à 42 sont des représentations illustrant une variante du procédé de fabrication d'un transistor MOS conforme au cinquième mode de réalisation de la présente invention, Les figures 43 à 46 sont des représentations en plan illus À trant le procédé pour fabriquer un transistor MOS conforme au cin quième mode de réalisation de la présente invention, Les figures 47 et 48 sont des représentations illustrant une structure en plan du transistor MOS conforme au cinquième mode de réalisation de la présente invention, La figure 49 est une représentation en plan pour expliquer un avantage du transistor MOS conforme au cinquième mode de ré alisation de la présente invention, La figure 50 est une représentation illustrant une variante de la structure en plan du transistor MOS conforme au cinquième mode de réalisation de la présente invention, La figure 51 est une représentation en plan pour expliquer la créstion de données de masque dans le transistor MOS conforme au cinquième mode de réalisation de la présente invention, Les figures 52 - à 55 sont des représentations illustrant un exemple appliqué d'un procédé de fabrication conforme au cin quième mode de réalisation de la présente invention, Les figures 56 à 60 sont des représentations illustrant un exemple amélioré du procédé de fabrication conforme au cinquième mode de réalisation de la présente invention, La figure 61 est une représentation montrant une structure en plan d'un transistor MOS conforme à un sixième mode de réalisa tion de la présente invention, Les figures 62 et 63 sont des représentations montrant une structure en coupe dans le cours de la fabrication du transistor MOS conforme au sixième mode de réalisation de la présente invention, Les figures 64 à 67 sont des représentations illustrant un procédé pour fabriquer un transistor MOS conforme à un septième mode de réalisation de la présente invention, Les figures 68 à 72 sont des représentations illustrant un procédé à double oxyde, La figure 73 est un organigramme pour expliquer le proces sus à double oxyde, La figure 74 est une représentation montrant une structure en coupe d'un transistor MOS ayant une structure PTI générale, Les figures 75 et 76 sont des représentations illustrant un procédé pour fabriquer un transistor MOS ayant une structure PTI conforme à l'art antérieur, et Les figures 77 à 80 sont des représentations montrant une
structure en plan d'un transistor MOS conforme à l'art antérieur.
A. Premier Mode de Réalisation A-1. Structure du Dispositif A titre de premier mode de réalisation conforme à la pré sente invention, la figure 1 montre une configuration en plan d'un transistor MOS Q1 ayant une grille de type T. Comme représenté sur la figure 1, le transistor MOS Q1 comprend une électrode de grille 12 dont l'une des extrémités dans une direction d'une largeur de grille est fortement agrandie dans une direction d'une longueur de grille, et qui a une forme en T. vue en plan. Une partie de tête en forme de T de l'électrode de grille 12 est ce qu'on appeile une plage de contact de grille GP et elle remplit la fonction d'une partie de contact électrique pour l'électrode de grille. Une partie de contact de corps BD est formoe à l'extérieur d'un bout de la plage de contact de grille GP. Une région d'impureté ayant un type de conductivité inverse de celui d'une région de source-drain est formée dans une surface d'une couche SOI 3 de la
partie de contact de corps BD.
En outre, une région active AR incluant une région de source-drain SDR et la partie de contact de corps BD sont formées en continuité, et la plage de contact de grille GP est formée sur la région active AR reliant la région de source-drain SDR et la partie de 1 1
contact de corps BD.
Sur la figure 1, R1 indique une région dans laquelle un cou-
rant circule avec une intensité élevoe et R2 indique une région correspondant à la plage de contact de grille GP dans l'électrode de grille 12.
La figure 2 montre une structure d'une coupe selon une li-
gne B-B sur la figure 1. Comme représenté sur la figure 2, I'élec-
trode de grille 12 est formée sur un substrat SOI constitué d'un substrat en siliclum 1, d'une pellicule d'oxyde enterrée 2 et de la couche SOI 3. Dans le cas dans lequel le transistor MOS Q1 a un type de conductivité N. la couche SOI 3 formée sous l'électrode de
grille 12 contient une impureté de type P avec une concentration re-
lativement faible (P), tandis que la partie de contact de corps BD contient une impureté de type P avec une concentration relativement élevée (P+). Dans le cas dans lequel le transistor MOS Q1 a un type de conductivité P. la couche SOI 3 formée sous l'électrode de grille
12 contient une impureté de type N avec une concentration relative-
ment faible (N-), tandis que la partie de contact de corps BD contient une impureté de type N avec une concentration relativement élevée (N+) Une pellicule isolante de grille 11 ayant une épaisseur de 1 À à 5 nm est formée entre une partie de l'électrode de grille 12 autre que la plage de contact de grille GP et la couche SOI 3, et une pelli cule isolante de grille 1 10 ayant une épaisseur de 5 à 15 nm est formée entre la plage de contact de grille GP et la couche SOI 3. La pellicule isolante de grille 11 et la pellicule isolante de grille 110
sont formoes en continuité.
Des données de masque pour former la pellicule isolante de grille 110 sont indiquées par RX1 sur la figure 1. En se référant aux données de masque RX1, on note que la pellicule isolante de grille recouvre la partie de contact de corps BD et une périphérie de celle-ci, en plus d'une partie formoe sous la plage de contact de grille GP. Les donnces de masque RX1 ont une forme rectangulaire, vue en plan, et elles sont établies de façon qu'un côté de celles-ci ne recouvre pas complètement un côté du côté de la région de 1 2 source-drain de la plage de contact de grille GP, mais soit décalé
d'une longueur oc vers le côté de la partie de contact de corps BD.
Ceci est établi en considération d'un décalage au moment d'un ali-
gnement de masque réel.
A-2. Procédé de Fabrication On décrira ci-dessous en référence aux figures 3 à 7 un
procédé de fabrication du transistor MOS Q1.
En premier lieu, comme représenté sur la figure 3, on pré pare un substrat SOI constitué d'un substrat en siliclum 1, d'une pel licule d'oxyde enterrée 2 et d'une couche SOI 3, et on forme une pel licule d'oxyde d'isolation par tranchée parfaite FT atteignant la pelli cule d'oxyde enterrée 2 à travers la couche SOI 3 du substrat SOI, et on définit ensuite une région active et une région devant être une
partie de contact de corps.
A une étape représentée sur la figure 4, on forme ensuite sur une surface complète de la couche SOI 3 une pellicule isolante
de grille 110 ayant une épaisseur de 5 à 15 nm.
Ensuite, à une étape représentée sur la figure 5, on définit un motif dans un masque de matière de réserve RM1, sur la base des données de masque RX1, et on définit une région laissant la pellicule isolante de grille 110. Ensuite, on enlève par gravure par voie humide la pellicule isolante de grille 110 qui n'est pas recou
verte par le masque de matière de réserve RM1.
Ensuite, on enlève le masque de matière de réserve RM1 et on forme une pellicule isolante de grille 11 ayant une épaisseur de 1 à 5 nm sur la couche SOI 3 à nu, par oxydation thermique, à une
étape représentée sur la figure 6.
Dans ce qui suit, une pellicule d'oxyde peut être formée par l'oxydation thermique en utilisant un procédé de dépôt chimique en phase vapeur ou CVD (Chemical Vapor Deposition), ou autres. En outre, I'oxydation thermique comprend un procédé d'oxydation ther mique rapide ou RTO (Rapid Thermal Oxidation), en plus d'un pro cédé utilisant un four oxydant. Ces processus et variantes pour la formation d'une pellicule d'oxyde sont simplement appelés ci-après
"oxydation" dans certains cas.
1 3 A une étape représentée sur la figure 7, on définit ensuite le motif de l'électrode de grille 12 sur les pellicules isolantes de grille 11 et 110. Une pellicule isolante de paroi latérale 13 peut être
formée sur une surface latérale de l'électrode de grille 12.
Ensuite, on effectue une implantation d'impureté pour for mer une région de source-drain et une implantation d'impureté pour former la partie de contact de corps BD, de façon à achever le tran
sistor MOS Q1.
A-3. Fonction et Effet Comme décrit ci-dessus, dans le transistor MOS Q1 conforme au premier mode de réalisation, une épaisseur d'une pelli cule isolante de grille est changée dans la direction de la largeur de grille, et une épaisseur de la pellicule isolante de grille 110 formée sous la plage de contact de grille GP sur une grande étendue de la couche SOI 3 est augmentée, et une épaisseur de la pellicule iso lante de grille 11 dans la région R1 dans laquelle un courant circule avec une intensité élevée est réduite. Par conséquent, il est possible d'effectuer la fixation de potentiel de corps et il est possible de ré duire une capacité parasite entre une grille et un drain. Il est donc possible d'obtenir un transistor MOS capable de fonctionner de ma
nière rapide et stable avec une faible consommation de puissance.
En outre, la couche SOI 3 a une épaisseur de 10 à 100 nm, correspondant à ce qu'on appelle une couche SOi mince. Du fait que la région active AR et la partie de contact de corps BD sont définies par la pellicule d'oxyde d'isolation par tranchée parfaite FT, un in convénient n'est pas occasionné par une variation d'une profondeur
d'une tranchée.
Par conséquent, dans la couche SOI mince dans laquelle la fixation de potentiel de corps est difficile à effectuer avec une struc ture PTI, la fixation de potentiel de corps est effectivement accom plie par unepellicule isolante de grille épaisse. Même si la pellicule isolante de grille et la pellicule d'oxyde d'isolation par tranchée sont formées par le même matériau, un motif avec lequel elles sont for mées est entièrement différent. Par exemple, alors que ia pellicule d'oxyde d'isolation par tranchée n'est pas formée sur la partie de contact de corps BD, la pellicule isolante de grille épaisse peut
s'étendre jusqu'à la partie de contact de corps BD.
En outre, du fait que ies pellicules isolantes de grille 11 et sont formées par l'oxydation thermique, on peut exercer une ex cellente matrise sur l'épaisseur de pellicule et cette dernière varie moins. Par conséquent, il est possible de favoriser une réduction de
l'épaisseur de la couche SOI 3 par la formation des pellicules isolan-
tes de grille 11 et 110.
Bien que la grille de type en T ait été illustrce dans le pre mier mode de réalisation, il est clair qu'il est possible d'augmenter une épaisseur d'une pellicule isolante de grille formée sous deux plages de contact de grille, pour donner une grille de type en H ayant les plages de contact de grille formées aux deux extrémités
dans une direction d'une largeur d'une électrode de grille.
B Second Mode de Réalisation B-1. Structure du Dispositif
A titre de second mode de réalisation conforme à la pré-
sente invention, les figures 8 à 11 montrent des structures en plan de transistors MOS Q2 à Q5 ayant une structure de liaison à la
source.
Dans la structure de liaison à la source, une partie de contact de corps BP en forme de bande est formée dans une partie d'une région de source SR, et l'une des extrémités de la partie de contact de corps BD est connectée à une région de canal formée sous une électrode de grille 12. Sur la figure 8, dans le transistor MOS de type N Q2, la partie de contact de corps BD est formée le long de l'extérieur d'une partie de bord d'une région de source, du côté opposé au côté de l'électrode de grille 12 sur lequel une plage de contact de grille GP est formée, et une extrémité de la partie de contact de corps BD est connectée à la région de canal formée sous l'électrode de grille 12. La partie de contact de corps BD a un type de conductivité P. Sur la figure 9, dans le transistor MOS de type P Q3, la partie de contact de corps BD est établie ie long de l'extérieur de la partie de bord de la région de source, du côté opposé au côté de 1 5 I'électrode de grille 12 sur lequel la plage de contact de grille GP est formoe, et l'extrémité de la partie de contact de corps BD est
connectée à la région de canal formoe sous l'électrode de grille 12.
Cette partie de contact de corps BD a une conductivité de type N. Dans les transistors MOS Q2 et Q3, une pellicule isolante de grille dans une région de l'électrode de grille 12 dans laquelle un courant circule avec une intensité élevée, est formoe de manière mince, et une pellicule isolante de grille épaisse est formée sur une partie de connexion de la partie de contact de corps BD et de la ré gion de canal. Sur les figures 8 et 9, des données de masque pour
former la pellicule isolante de grille épaisse sont indiquées par RX2.
Les données de masque RX2 sont établies de façon à présenter un décalage d'une longueur a à partir de la partie de bord de la région de source vers le côté opposé de la plage de contact de grille GP, en considération d'un décalage au moment de la formation d'un masque. En outre, la région de canal formée en contact avec la par tie de contact de corps BD est étendue jusqu'au voisinage d'une par tie centrale d'une longueur de grille de l'électrode de grille 12, afin d'empêcher un court-circuit électrique entre une région de drain DR et une région de source SR. Sur les figures 8 et 9, la région de canal
est représentée avec des hachures.
Sur la figure 10, dans le transistor MOS de type N Q4, la partie de contact de corps BD est formoe le long de l'extérieur de la partie de bord de la région de source SR du côté de l'électrode de grille 12 duquel la plage de contact de grille GP est formée, et l'ex trémité de la partie de contact de corps BD est connectée à la région de canal formée sous l'électrode de grille 12. La partie de contact de corps BD a un type de conductivité P. Sur la figure 11, dans le transistor MOS de type P Q5, la partie de contact de corps BD est formée le long de l'extérieur de la partie de bord de la région de source SR, du côté de l'électrode de grille 12 duquel la plage de contact de grille GP est formée, et l'ex trémité de la partie de contact de bord BD est connectée à la région de canal formée sous l'électrode de grille 12. La partie de contact de corps BD a un type de conductivité N. Dans les transistors MOS Q4 et Q5, une pellicule isolante de grille dans une région de l'électrode de grille 12 dans laquelle un courant circule avec une intensité élevée est formoe de manière mince, et une pellicule isolante de grille épaisse est formée sur une partie de connexion de la partie de contact de corps BD et de la ré gion de canal. Sur les figures 10 et 11, des données de masque pour
former la pellicule isolante de grille épaisse sont indiquces par RX3.
Les données de masque RX3 sont établies de façon à présenter un décalage d'une longueur a à partir de la partie de bord de la région de source vers le côté de la plage de contact de grille GP, en consi
dération d'un décalage au moment de la formation de masque.
B-2. Fonction et effet Comme décrit ci-dessus, dans les transistors MOS Q2 à Q5 conformes au second mode de réalisation, la pellicule isolante de grille épaisse est formée sur la partie de connexion de la partie de contact de corps BD et de la région de canal, et l'épaisseur de la pellicule isolante de grille est réduite dans la région de l'électrode de grille dans laquelle un courant circule avec une intensité élevée, dans la structure de liaison à la source. Par conséquent, il est pos sible d'effectuer la fixation de potentiel de corps, et il est possible de réduire une capacité parasite entre une grille et un drain. Il est donc possible d'obtenir un transistor MOS capable de fonctionner de ma
nière rapide et stable avec une faible consommation de puissance.
C. Troisième Mode de Réalisation C-1. Structure du Dispositif A titre de troisième mode de réalisation conforme à la pré sente invention, la figure 12 montre des structures en coupe de tran
sistors MOS Q11, Q12 et Q13.
Comme représenté sur la figure 12, les transistors MOS Q11 à Q13 sont formés sur un substrat SOI constitué d'un substrat en siliclum 1, d'une pellicule d'oxyde enterrée 2 et d'une couche SOI 3. Sur la figure 12, le transistor MOS Q11 a une électrode de grille 12 formée sur la couche SOI 3 définie par une pellicule d'oxyde d'isolation par tranchée parfaite FT avec une pellicule isolante de grille 111 ayant une relativement faible épaisseur (par exemple une
épaisseur de 1 à 5 nm) intercalée entre elles.
En outre, le transistor MOS Q13 a l'électrode de grille 12 formée sur la couche SOI 3 définie par ia pellicule d'oxyde d'isola tion par tranchée parfaite FT avec une pellicule isolante de grille 112 ayant une relativement grande épaisseur (par exemple une épais
seur de 3 à 15 nm) intercalée entre elles.
Le transistor MOS Q12 a une structure dans laquelle la pel licule isolante de grille 111 ayant une relativement faible épaisseur et la pellicule isolante de grille 1 12 ayant une relativement grande épaisseur sont formées en continuité sur la couche SOI 3 définie par la pellicule d'oxyde d'isolation par tranchée parfaite FT, dans une direction d'une largeur de grille, et l'électrode de grille 12 est formée sur la couche SOI 3 avec les pellicules isolantes de grille 111 et 112 intercalées entre elles, et une partie de contact de corps BD est for mée dans une surface de la couche SOI à l'extérieur d'une extrémité de l'électrode de grilie 12 du côté o la pellicule isolante de grille
112 doit être formée.
Le transistor MOS Q11 est un transistor à tension basse, ayant une tension de grille de 0,5 à 2,0 V, par exemple, le transistor MOS Q13 est un transistor à tension élevée ayant une tension de grille de 1,5 à 5,0 V, par exemple, et le transistor MOS Q12 peut ac complir la fixation de potentiel de corps décrite dans les premier et
second modes de réalisation.
Ainsi, un procédé pour former sur un substrat semiconduc teur commun deux sortes de transistors MOS comportant des pellicu les isolantes de grille ayant des épaisseurs différentes, sera appelé
un procédé à double oxyde.
Avec le procédé à double oxyde, on a mis en oeuvre de fa çon pratique la formation d'un transistor de tension basse et d'un transistor de tension élevée incluant des pellicules isolantes de grille ayant différentes épaisseurs sur un substrat SOI commun. Si une étape de formation des pellicules isolantes de grille est également utilisée pour une étape de formation des pellicules isolantes de grille 1 8 111 et 112 du transistor MOS Q12, le transistor MOS Q12 peut être
formé sans ajouter une nouvelle étape de fabrication. Par consé-
quent, on peut éviter une augmentation du coût de fabrication.
Le transistor MOS Q12 capable d'effectuer la fixation de potentiel de corps convient pour l'utilisation dans une partie de cir-
cuit dans laquelle un fonctionnement rapide et stable est exigé.
De façon plus spécifique, des transistors flottants tels que les transistors MOS Q11 et Q13 ont l'inconvénient d'avoir un effet de corps flottant par lequel une dépendance d'un temps de retard vis-à vis de la fréquence et une marge temporelle sont augmentés, et ils
ne conviennent pas pour un chemin critique dans lequel les condi-
tions temporelles sont importantes. Au contraire, un transistor à po-
tentiel de corps fixé, n'ayant pas un inconvénient tel que l'effet de corps flottant, par exemple le transistor MOS Q12, convient pour I'utilisation dans le chemin critique. En outre, le transistor à potentiel
de corps fixé convient également pour un circuit dynamique ou simi-
laire. Du fait de l'incorporation de la partie de contact de corps BD, il est nécessaire de prévoir une grande région. Dans une partie de circuit dans laquelle le fonctionnement rapide et stable n'est pas exigé, on utilise les transistors flottants tels que les transistors MOS Q11 et Q13, de façon à permettre de réduire une taille d'un circuit
intégré à semiconducteur.
On décrira ultérieurement des structures et des procédés de fabrication généraux du transistor à tension basse et du transistor
à tension élevée.
C-2. Fonction et Effet
Comme dans les transistors MOS Q11 à Q13 décrits ci-
dessus, deux sortes de transistors MOS incluant des pellicules iso
lantes de grille ayant des épaisseurs différentes, et un transistor ca-
pable d'accomplir la fixation de potentiel de corps, dans lequel une pellicule isolante de grille ayant une épaisseur relativement faible et une pellicule isolante de grille ayant une épaisseur relativement grande sont établies en continuité dans une direction d'une largeur de grille, sont formés sur un substrat SOI commun. Par conséquent, il est possible d'obtenir trois sortes de transistors MOS sans ajouter
une nouvelle étape de fabrication.
D. Quatrième Mode de Réalisation D-1. Procédé de Fabrication Alors que l'étape de formation de la pellicule isolante de grille épaisse 110 est exigée dans le procédé de fabrication du tran sistor MOS Q1 décrit en référence aux figures 3 à 7, I'étape de for mation de la pellicule isolante de grille épaisse peut étre omise si on
emploie le procédé suivant.
On décrira ci-dessous en référence aux figures 13 à 19 un
procédé de fabrication conforme à un quatrième mode de réalisation.
Comme représenté sur la figure 13, en premier lieu, on pré pare un substrat SOI et on forme une pellicule d'oxyde 4 sur une couche SOI 3 du substrat SOI. La pellicule d'oxyde 4 est ce qu'on appelle une pellicule d'oxyde sous-jacente (une pellicule d'oxyde de plage) et son épaisseur est adaptée à une épaisseur de la pellicule
isolante de grille épaisse qui sera formée ultérieurement.
Ensuite, on forme une pellicule de silicium polycristallin 21 sur la pellicule d'oxyde 4 par un procédé CVD et on forme une pelli cu le de nitru re 22 su r la pellicule de sil iciu m polycristall in 2 1 par le procédé CVD. Du fait que la pellicule d'oxyde 4, la pellicule de sili cium polycristallin 21 et la pellicule de nitrure 22 remplissent la fonc tion d'auxiliaires pour former une pellicule d'oxyde d'isolation, on les appelle également dans certains cas des pellicules auxiliaires. La
pellicule de silicium polycristallin 21 n'est pas toujours exigée.
Ensuite, on recouvre par un masque de matière de réserve RM2 une région située sur la pellicule de nitrure 22 qui correspond à
une région de formation de transistor MOS.
Ensuite, à une étape représentée sur la figure 14, on en lève sélectivement la pellicule de nitrure 22 et la pellicule de siliclum polycristallin 21, par gravure par voie sèche ou gravure par voie hu mide, en utilisant le masque de matière de réserve RM2 à titre de
masque de gravure.
En outre, en utilisant en tant que masque de gravure la pel licule de nitrure 22 dans laquelie on a défini un motif, on enlève la pellicuie d'oxyde 4 et la couche SOI 3 qui ne sont pas recouvertes par la pellicule de nitrure 22. Ainsi, une pellicule multicouche 99 comprenant la pellicule de nitrure 22, la pellicule de siliclum poly cristallin 21, la pellicule d'oxyde 4 et la couche SOI 3 est laissée
seulement dans la région de formation de transistor MOS.
Ensuite, on forme par oxydation thermique une pellicule d'oxyde de paroi latérale 41 sur des surfaces latérales à nu de la
couche SOI 3 et de la couche de siliclum polycristallin 21.
A une étape représentée sur la figure 15, on forme ensuite sur la totalité de la surface du substrat une pellicule d'oxyde (SiO2) HX par un procédé utilisant un plasma à haute densité et le dépôt chimique en phase vapeur, ou HDP (High Densité Plasma) - CVD, pour couvrir ainsi la pellicule multicouche 99. Ensuite, on aplanit la pellicule d'oxyde HX par un traitement de polissage mécano chimique ou CMP (Chemical Mechanical Polishing), pour mettre à nu
une surface supérieure de la pellicule de nitrure 22.
Le procédé HDP-CVD utilise un plasma ayant une densité supérieure d'un ou de deux ordres de grandeur à celle d'un procédé de CVD par plasma général, et il forme une pellicule d'oxyde tout en
effectuant en même temps une puivérisation cathodique et un dépôt.
Il est donc possible d'obtenir une pellicule d'oxyde ayant une qualité
de pellicule élevée.
Ensuite, à une étape représentée sur la figure 16, on réduit une épaisseur de la pellicule d'oxyde HX par la gravure par voie hu mide, et on enlève la pellicule de nitrure 22 avec de l'acide phospho rique à chaud, et en outre on enlève la pellicule de silicIum polycris tallin 21. Par conséquent, il est possible d'obtenir une structure dans laquelle la pellicule d'oxyde 4 est laissée sur la couche SOI 3 définie
par une pellicule d'oxyde d'isolation par tranchée parfaite FT.
La pellicule de silicium polycristallin 21 peut être enlevée par gravure par voie humide en utilisant une solution mélangée com prenant une solution alcaline, par exemple une solution de KOH (hy droxyde de potassium) ou de l'ammonisque et du peroxyde d'hydro
gène aqueux, ou par une gravure par voie sèche ayant une sélectivi-
té vis-à-vis d'une pellicule d'oxyde.
Ensuite, on définit un motif dans un masque de matière de réserve RM 3 pour couvrir une région prédéterminée de la pellicule d'oxyde 4. La région couverte par le masque de matière de réserve RM 3 remplit la fonction d'une région pour une pellicule isolante de
grille épaisse.
Ensuite à une étape représentée sur la figure 17, on enlève par la gravure par voie humide la pellicule d'oxyde 4 dans une région
qui n'est pas couverte par le masque de matière de réserve RM 3.
Ensuite, à une étape représentée sur la figure 18, on forme une pellicule isolante de grille mince 11 par oxydation de grille, et on définit ensuite un motif d'une électrode de grille 12. A ce moment, I'électrode de grille 12 est formée de façon que l'une des extrémités de l'électrode de grille 12 dans une direction d'une largeur de grille
soit en contact avec la pellicule d'oxyde 4.
Par les étapes indiquées ci-dessus, il est possible d'obtenir une structure dans laquelle la pellicule isolante de grille 11 ayant une épaisseur relativement faible et la pellicule isolante de grille 4 ayant une épaisseur relativement grande sont formées en continuité dans la direction de la largeur de grille. Par conséquent, I'électrode
de grille 12 est formée sur la couche SOI 3 avec les pellicules iso-
lantes de grille 11 et 14 interposées entre elles.
En outre, une partie de contact de corps BD est formoe dans une surface de la couche SOI 3 à l'extérieur de l'extrémité de l'électrode de grille 11 du côté o la pellicule isolante de grille 4 doit
être formée.
Bien que la figure 18 montre une structure dans laquelle la pellicule isolante de grille mince 11 est formée sur la partie de
contact de corps BD, il est également possible d'employer une struc-
ture dans laquelle la pellicule isolante de grille 4 est formée sur la partie de contact de corps BD comme représenté sur la figure 19. En
changeant le motif du masque de matière de réserve RM 3 représen-
té sur la figure 16, il est possible de fixer de la manière désirée une
région dans laquelle la pellicule isolante de grille 4 doit être laissée.
D-2. Fonction et Effet Conformément au procédé de fabrication du quatrième
mode de réalisation décrit ci-dessus, la pellicule d'oxyde sous-
jacente est également utilisée comme la pellicule isolante de grille épaisse. Par conséquent, il est possible d'omettre un processus pour former la pellicule isolante de griiie épaisse, et le processus peut ainsi être simplifié, ce qui permet d'éviter une augmentation d'un
coût de fabrication.
D-3. Exemple Appliqué Par l'application du procédé de fabrication conforme au quatrième mode de réalisation, il est possible de former, sur un substrat SOI commun et dans un processus de fabrication simplifié, quatre sortes de transistors MOS incluant deux sortes de transistors MOS ayant des pellicules isolantes de grille qui ont des épaisseurs différentes, et deux sortes de transistors MOS dans lesquels une pellicule isolante de grille ayant une relativement faible épaisseur et une pellicule isolante de grille ayant une relativement grande épais seur sont formées en continuité dans la direction de la largeur de grille, et la fixation de potentiel de corps peut être effectuée. Il est
donc possible d'éviter une augmentation d'un coût de fabrication.
On décrira ci-dessous le procédé en référence aux figures à 26 qui sont des représentations en coupe montrant le proces
sus de fabrication, dans l'ordre.
En premier lieu, les étapes décrites en référence aux figu res 13 à 16 sont accomplies pour obtenir une structure dans laquelle une pellicule d'oxyde 4 est formée sur une multiplicité de régions d'une couche SOI 3 définies par une pellicule d'oxyde d'isolation par tranchée parfaite FT, comme représenté sur la figure 20. La pellicule
* d'oxyde 4 a une épaisseur de 7 à 30 nm.
Les régions de la couche SOI 3 sont classées en régions LV1, LV2, HV1 et HV2. Dans les régions LV1 et LV2, on doit former par exemple un transistor de tension basse ayant une tension de grille de 0,5 à 2,0 V. Les régions LV1 et LV2 sont formées dans une région
de tension basse LVR.
En outre, dans les régions HV1 et HV2, on doit former par exemple un transistor de tension élevée ayant une tension de grille de 1,5 à 5,0 V. Les régions HV1 et HV2 sont formées dans une ré
gion de tension élevée HVR.
Ensuite, à une étape représentée sur la figure 21, on définit un motif d'un masque de matière de réserve RM4 pour couvrir une région prédéterminée sur la pellicule d'oxyde 4 dans les régions LV2 et HV2. La région couverte par le masque de matière de réserve
RM4 remplit la fonction d'une pellicule isolante de grille épaisse.
Ensuite, on enlève la pellicule d'oxyde 4 dans une région qui n'est pas couverte par le masque de matière de réserve RM4, par gravure par voie humide en utilisant de l'acide fluorhydrique (HF)
ou une substance similaire.
Ensuite, on enlève le masque de matière de réserve RM4 et on forme ensuite une pellicule isolante de grille 11B sur la couche SOI 3 à nu, par oxydation de grille à une étape représentée sur la figure 22. La pellicule isolante de grille 11B a une épaisseur de 3 à nm. Ensuite, à une étape représentée sur la figure 23, on définit un motif dans un masque de matière de réserve RM5 pour couvrir une région complète de la région de tension élevée HVR et une ré gion prédéterminée sur la pellicule d'oxyde 4 dans la région LV2. Le masque de matière de réserve RM5 est également formé sur la pelli cule d'oxyde 4 dans la région LV2 afin de laisser seulement la pelli cule d'oxyde 4 dans une partie couverte par le masque de matière de réserve RM5. A l'étape représentée sur la figure 21, la pellicule d'oxyde 4 est laissée dans une région plus grande que la région qui sera finalement exigée. A l'étape représentée sur la figure 23, la pel
licule d'oxyde 4 est réduite à la région qui sera finalement exigée.
Par une telle structure, on peut éviter qu'une étendue de la pellicule d'oxyde 4 qui sera exigée finalement dans la région LV2 soit réduite à cause d'un décalage de superposition du masque de matière de ré
serve RM5.
Ensuite, à une étape représentée sur la figure 24, la pelli cule d'oxyde 4 dans la région qui n'est pas couverte par ie masque
de matière de réserve RM5 est enlevée par la gravure par voie hu-
mide utilisant l'acide fluorhydrique (HF) ou une substance similaire.
Ensuite, le masque de matière de réserve RM5 est enlevé et une pellicule isolante de grille 11A est formée par la suite sur la couche SOI 3 à nu, par oxydation de grille, à une étape représentée sur la figure 25. La pellicule isolante de grille 11A a une épaisseur
de 1 à 5 nm.
A une étape représentée sur la figure 26, le motif d'une électrode de grille 12 est ensuite défini dans chacune des régions LV1, LV2, HV1 et HV2. A ce moment, dans les régions LV2 et HV2, l'électrode de grille 12 est formée de façon que l'une des extrémités de l'électrode de griile 12 dans une direction d'une largeur de grille
vienne en contact avec la pellicule d'oxyde 4.
Par les étapes mentionnées ci-dessus, des transistors flot tants QL1 et QH1 ayant des pellicules isolantes de grille 11A et 11B sont obtenus dans les régions LV1 et HV1, un transistor QL2 dans lequel la pellicule isolante de grille 11 A ayant la plus petite épais seur et la pellicule isolante de grille 4 ayant la plus grande épaisseur sont formées en continuité dans une direction d'une largeur de grille et une fixation de potentiel de corps peut être effectuée, est obtenu
dans la région LV2, et un transistor QH2 dans lequel la pellicule iso-
lante de grille 11B ayant une épaisseur moyenne et la pellicule iso-
lante de grille 4 ayant la plus grande épaisseur sont formées en continuité dans la direction de la largeur de grille, et la fixation de potentiel de corps peut être effectuée, est obtenu dans la région
HV2. Il est donc possible d'obtenir au total quatre sortes de transis-
tors MOS par le processus de fabrication simplifié.
Une partie de contact de corps BD est formée dans une surface de la couche SOI 3 à l'extérieur de l'extrémité de l'électrode de grille 12 du côté o la pellicule isolante de grille 4 des transistors
QL2 et QH2 doit être formée.
Dans le cas o la pellicule d'oxyde 4 a une épaisseur de 7,2 nm, par exemple, et la pellicule isolante de grille 11B ayant une épaisseur de 3, 5 nm est formée par oxydation de grille à l'étape re présentée sur la figure 22, l'épaisseur de la pellicule d'oxyde 4 est augmentée d'environ 0,3 nm par l'oxydation de grille et n'est pas for
tement changée.
E. Cinquième Mode de Réalisation Alors que la pellicule isolante de grille épaisse est formée sur la totalité de la surface de la couche SOI dans la région active et la région dans laquelle la pellicule isolante de grille épaisse doit être laissée est ensuite définie par le motif de masque dans le premier mode de réalisation décrit en référence aux figures 1 et 2, et le se cond mode de réalisation décrit en référence aux figures 8 à 11, une pellicule isolante de grille épaisse peut également être obtenue par un procédé de fabrication qu'on décrira ci-dessous à titre de cin
quième mode de réalisation.
E-1. Procédé de Fabrication On décrira le procédé de fabrication conforme au cinquième mode de réalisation en se référant aux figures 27 à 33 qui sont des
coupes montrant un processus de fabrication, dans l'ordre.
Comme représenté sur la figure 27, en premier lieu, on pré pare un substrat SOI et on forme une pellicule d'oxyde 4 sur une couche SOI 3 du substrat SOI. La pellicule d'oxyde 4 est ce qu'on appelle une pellicule d'oxyde sous-jacente (une pellicule d'oxyde de Plage). Ensuite, on forme une pellicule de siliclum polycristallin 21 sur la pellicule d'oxyde 4 par un procédé CVD, et on forme une pelli cule de nitrure 22 sur la pellicule de siliclum polycristallin 21 par le procédé CVD. Du fait que la pellicule d'oxyde 4, la pellicule de sili clum polycristallin 21 et la pellicule de nitrure 22 remplissent des fonctions auxiliaires pour former une pellicule d'oxyde isolante, on
les appelle également dans certains cas des pellicules auxiliaires.
La pellicule de silicium polycristallin 21 n'est pas toujours exigée.
Ensuite, on recouvre par un masque de matière de réserve RM6 une région active AR d'un transistor MOS et une région sur la pellicule de nitrure 22 correspondant à une région BR dans laquelle
une partie de contact de corps doit être formoe.
A ce moment, on définit un motif dans le masque de ma tière de réserve RM6 de façon qu'une région XR dans laquelle une
pellicule isolante de grille épaisse doit être formée remplisse la fonc-
tion d'une partie d'ouverture OP.
Ensuite, on enlève sélectivement la pellicule de nitrure 22 et la pellicuie de silicium polycristallin 21 par gravure par voie sèche ou gravure par voie humide, en utilisant le masque de matière de
réserve RM6 à titre de masque de gravure.
En outre, on enlève la pellicule d'oxyde 4 et la couche SOI 3 qui ne sont pas couvertes par la pellicule de nitrure 22, en utilisant à titre de masque de gravure la pellicule de nitrure 22 dans laquelle on a défini un motif, ce qui laisse des pellicules multicouches 991 et
992 comprenant la pellicule de nitrure 22, la pellicule de silicium po-
lycristallin 21 et la pellicule d'oxyde 4, seulement dans la région ac-
tive AR du transistor MOS et dans la région de formation de partie de contact de corps BR. La région XR remplit la fonction d'une partie d'ouverture inférieure OP1 et la couche SOI 3 est à nu dans une par-
tie de fond de celle-ci.
Une largeur W de la pellicule multicouche 991 correspond à une largeur de grille du transistor MOS qui sera formé ultérieure
ment.
Ensuite, on enlève le masque de matière de réserve RM6
après quoi on effectue une oxydation thermique pour former une pel-
licule d'oxyde 5 ayant une épaisseur de 10 à 40 nm sur une surface de la couche SOI 3, incluant une surface de fond de la partie d'ou verture OP1, à une étape représentée sur la figure 28. A ce moment, une pellicule d'oxyde 41 est également formée sur une paroi latérale à nu de la pellicule de silicium polycristallin 21 (oxydation de paroi latérale). Ensuite, à une étape représentée sur la figure 29, on forme un masque de matière de réserve RM7 de façon à couvrir seulement
la région active AR du transistor MOS, la région de formation de par-
tie de contact de corps BR et la région XR dans laquelle la pellicule isolante de grille épaisse doit être formée. Le masque de matière de réserve RM7 a un motif d'ouverture pour définir une région dans la quelle une pellicule d'oxyde d'isolation par tranchée parfaite doit être formée ultérieurement, et la pellicule d'oxyde d'isolation par tranchée parfaite est formée dans une région qui n'est pas couverte
par le masque de matière de réserve RM7.
En utilisant le masque de matière de réserve RM7 à titre de masque de gravure, on enlève la pellicule d'oxyde 5 et la couche
SOI 3 dans la région qui n'est pas couverte par le masque de ma-
tière de réserve RM7. Par conséquent, une pellicule multicouche 993
comportant la pellicule de nitrure 22, la pellicule de silicium polycris-
tallin 21, la pellicule d'oxyde 4 et la couche SOI 3 est formée.
Sur la figure 29, le masque de matière de réserve RM7 ne couvre pas complètement la pellicule de nitrure 22, en considération du fait que le masque de matière de réserve RM7 occasionne un dé calage de superposition dans un processus réel. Même si le masque de matière de réserve RM7 occasionne ainsi le décalage de super position, il remplit la fonction du masque de gravure du fait que la pellicule de nitrure 22 est présente. Une largeur de grille du transis tor MOS est détermince par une largeur de la pellicule de nitrure 22 dans la région BR, ce qui fait que le masque de matière de réserve
RM7 n'est pas influencé par le décalage de superposition.
Ensuite, on enlève le masque de matière de réserve RM7 après quoi on effectue une oxydation thermique à une étape repré sentée sur la figure 30, pour former ainsi une pellicule d'oxyde 42 ayant une épaisseur de 3 à 30 nm sur une paroi latérale à nu de la couche SOI 3 (oxydation de paroi latérale). Ensuite, on forme une pellicule d'oxyde (SiO2) HX sur la totalité de la surface du substrat par un procédé HDP-CVD, pour recouvrir la pellicule multicouche 993, et on aplanit ensuite la pellicule d'oxyde HX par un traitement de polissage mécano-chimique (CM P) pour mettre à nu une surface supérieure de la pellicule de nitrure 22. Par conséquent, la pellicule d'oxyde HX remplit une région IR dans laquelle une pellicule d'oxyde d'isolation par tranchée parfaite doit être formée ultérieurement, et
la partie d'ouverture OP1 de la région XR.
Ensuite, à une étape représentée sur la figure 31, on réduit une épaisseur de la pellicule d'oxyde HX par la gravure par voie hu mide, et on enlève la pellicule de nitrure 22 avec de l'acide phospho rique chaud, et en outre, on enlève la pellicule de siliclum polycris tallin 21. Par conséquent, il est possible d'obtenir une structure dans laquelle les pellicules d'oxyde 4 et 5 sont iaissées sur la couche SOI 3 définie par une pellicule d'oxyde d'isolation par tranchée parfaite FT. On peut enlever la pellicule de siliclum polycristallin 21 par gravure par voie humide en utilisant une solution mélangée consti tuée d'une solution alcaline, par exemple une solution de KOH (hy droxyde de potassium) ou de l'ammoniaque, et de peroxyde d'hydro gène aqueux, ou par gravure par voie sèche ayant une sélectivité
vis-à-vis d'une pellicule d'oxyde.
Ensuite à une étape représentée sur la figure 32, on enlève une pellicule d'oxyde 4 sous-jacente et on forme ensuite une pelli cule d'oxyde 4A dans la région active AR du transistor MOS et dans la région de formation de partie de contact de corps BR. La pellicule d'oxyde 4A remplit la fonction d'une pellicule isolante de grille et son épaisseur est de préférence sélectionnée dans une plage de 1 à 10 nm, par exemple. Ensuite, on définit un motif d'une électrode de grille 12 sur la pellicule d'oxyde 4A dans la région active AR. A ce moment, on définit le motif de l'électrode de grille 12 de façon que l'une des extrémités dans une direction de la largeur de grille vienne en contact avec la pellicule d'oxyde 5, et que l'autre extrémité vienne en contact avec la pellicule d'oxyde d'isolation par tranchée parfaite FT, et qu'une partie devant être formée sur la pellicule d'oxyde 4A dans la région BR remplisse pratiquement la fonction d'une grille. On peut également appeler la pellicule d'oxyde 5 une pellicule isolante de grille, et les pellicules d'oxyde 4A et 5 consti tuent une pellicule isolante de grille continue. Ensuite, on forme une région de source-drain par une implantation d'une impureté de source-drain, et en outre, on forme la partie de contact de corps BD par une implantation d'impureté dans une surface de la couche SOI 3 à l'extérieur de l'extrémité de l'électrode de grille 12, du côté o la pellicule isolante de grille 5 doit étre formée. On peut donc obtenir
un transistor MOS Q21.
Bien qu'on ait décrit ci-dessus en référence à la figure 30 l'exemple dans lequel la pellicule d'oxyde 42 est formée sur la paroi
latérale de la couche SOl 3, la figure 33 montre une structure détail-
lée d'une région D de la figure 30.
Comme représenté sur la figure 33, dans certains cas dans lesquels la pellicule d'oxyde 42 est formoe sur la paroi latérale de la couche SOl 3, comme représenté sur la figure 33, il se forme une pellicule d'oxyde 421 qui pénètre entre une surface inférieure de la
couche SOl 3 et une pellicule d'oxyde enterrée 2. Lorsque la pelli-
cule d'oxyde 421 est formée, une contrainte macanique est appli
quée à la couche SOl 3, ce qui occasionne un courant de fuite.
Après l'étape représentée sur la figure 29, on enlève le masque de matière de réserve RM7 et on n'effectue pas l'oxydation
thermique, et la pellicule d'oxyde (SiO2) HX est alors formée au-
dessus de la surface entière du substrat par le procédé HDP-CVD,
de façon à recouvrir la pellicule multicouche 993. Il est donc possi-
ble d'obtenir une structure dans laquelle la paroi latérale de la cou-
che SOl 3 n'est pas oxydée, comme représenté sur la figure 34.
Dans certains cas dans iesquels la paroi latérale de la cou-
che SOl 3 est endommagée par la gravure pour former la pellicule d'oxyde d'isolation par tranchée parfaite représentée sur la figure
29, ceci crée la fuite de courant.
Dans ces cas, il est souhaitable que l'oxydation de paroi
latérale soit effectuée pour éviter la fuite de courant.
Ainsi, il est le plus souhaitable de déterminer si l'oxydation de paroi latérale de la couche SOl 3 doit être effectuce ou non, en
considérant une relation de compromis entre la fuite de courant oc-
casionnée par la pellicule d'oxyde 42 formée sur la paroi latérale de
la couche SOl 3, et la fuite de courant occasionnée par l'endomma-
gement de la paroi latérale de la couche SOl 3 par la gravure.
E-1-1. Première Variante A ia place des étapes représentées sur les figures 28 et 29, il est également possible d'employer les étapes représentées sur les
figures 35 à 37 qu'on décrira ci-dessous.
De façon plus spécifique, après l'accomplissement de l'étape décrite en référence à la figure 27, on enlève le masque de matière de réserve RM6. A la place, on forme un masque de matière de réserve RM8 de façon à couvrir seulement la région active AR du transistor MOS, la région de formation de partie de contact de corps BR et la région XR dans laquelle une pellicule isolante de grille épaisse doit être formée, comme représenté sur la figure 35. Ensuite à une étape représentée sur la figure 36, en utili sant en tant que masque de gravure le masque de matière de ré serve RM8, on enlève la pellicule d'oxyde 4 et la couche SOI 3 dans Ia région qui n'est pas couverte par le masque de matière de réserve RM8. Par conséquent, une pellicule multicouche 993 comportant la pellicule de nitrure 22, la pellicule de silicium polycristallin 21, la
pellicule d'oxyde 4 et la couche SOI 3, est formée.
Ensuite, on enlève le masque de matière de réserve RM8 et on effectue ensuite une oxydation thermique à une étape représen tée sur la figure 37, pour former ainsi une pellicule d'oxyde 5 ayant une épaisseur de 10 à 40 nm sur une surface de la couche SOI 3, et des pellicules d'oxyde 41 et 42 sont formées sur les parois latérales à nu de la couche de silicium polycristallin 21 et de la couche SOI 3
(oxydation de paroi latérale).
Si on emploie le procédé mentionné ci-dessus, on peut ef fectuer l'oxydation de paroi latérale de la couche SOI 3 simultané ment à la formation de la pellicule d'oxyde 5. Par conséquent, il est possible d'obtenir un avantage consistant en ce que le processus de fabrication peut être simplifié. D'autre part, il est impossible de choi sir de ne pas effectuer l'oxydation de paroi latérale de la couche SOI 3. Par conséquent, en considération de la relation de compromis avec la fuite de courant, il est souhaitable de déterminer si le procé
dé mentionné ci-dessus doit être employé ou non.
E-1-2. Seconde Variante A la place des étapes représentées sur les figures 27 à 29, il est également possible d'employer des étapes représentées sur les
figures 38 à 40 qu'on décrira ci-dessous.
Comme représenté sur la figure 38, on forme une pellicule multicouche comprenant une pellicule de nitrure 22, une pellicule de siliclum polycristallin 21 et une pellicule d'oxyde 4, sur un substrat SOI, et on recouvre par un masque de matière de réserve RM6 une région sur la pellicule de nitrure 22 qui correspond à une région de
formation de transistor MOS.
A ce moment, on définit le motif du masque de matière de réserve RM6 de façon qu'une région XR dans laquelle une pellicule isolante de grille épaisse doit être formée, remplisse la fonction
d'une partie d'ouverture OP.
Ensuite, en utilisant le masque de matière de réserve RM6 à titre de masque de gravure, on enlève sélectivement la pellicule de nitrure 22 et la pellicule de siliclum polycristallin 21, par attaque par
voie sèche ou attaque par voie humide.
En outre, en utilisant en tant que masque de gravure la pel-
licule de nitrure 22 dans laquelle on a défini un motif, on enlève la pellicule d'oxyde 4 et la couche SOi 3 qui ne sont pas couvertes par la pellicule de nitrure 22, ce qui laisse des pellicules multicouches
991 et 992 comprenant la pellicule de nitrure 22, la pellicule de sili-
cium polycristallin 21 et la pellicule d'oxyde 4, seulement dans une région active AR du transistor MOS et dans une région de formation de partie de contact de corps BR. La région XR remplit la fonction d'une ouverture inférieure OP1 et la couche SOI 3 est à nu dans une
partie de fond de celle-ci. A ce moment, la couche SOI 3 est légère-
ment enlevée par surgravure. L'enlèvement est effectué sur une épaisseur maximale d'environ 50 nm. En outre, la pellicule de nitrure 22, la pellicule de siliclum polycristallin 21 et la pellicule d'oxyde 4 sont gravoes séquentiellement, une par une. Par conséquent, une valeur de surgravure de la couche SOI 3 varie peu, à la différence
de la formation d'une structure PTI.
Ensuite, on enlève le masque de matière de réserve RM6 et on forme ensuite un masque de matière de réserve RM8 pour couvrir
seulement la région active AR du transistor MOS, la région de forma-
tion de partie de contact de corps BR et la région XR dans laquelle
une pellicule isolante de grille épaisse doit être formée, et en utili-
sant le masque de matière de réserve RM8 en tant que masque de gravure, on enlève la pellicule d'oxyde 4 et la couche SOI 3 dans une région qui n'est pas couverte par le masque de matière de ré serve RM8, ce qui forme une pellicule multicouche 993 comportant la pellicule de nitrure 22, la pellicule de silicium polycristallin 21, la pellicule d'oxyde 4 et la couche SOI 3, à une étape représentée sur
la figure 39.
Ensuite, on enlève le masque de matière de réserve RM8, après quoi on effectue une oxydation thermique pour former une pel licule d'oxyde 5 ayant une épaisseur de 10 à 40 nm sur une surface de la couche SOI 3, incluant une surface de fond de la partie d'ou verture OP1, et pour former des pellicules d'oxyde 41 et 42 sur des parois latérales à nu de la couche de silicium polycristallin 21 et de la couche SOI 3, à une étape représentée sur la figure 40 (oxydation
de paroi latérale).
Du fait que la pellicule d'oxyde 5 est formée dans la partie surgravée de la couche SOI 3, son épaisseur peut aisément être augmentée. Après l'accomplissement de l'étape représentée sur la fi gure 38, on peut oxyder l'intérieur de la partie d'ouverture OP1 pour
former là pellicule d'oxyde 5.
En outre, aux étapes représentées sur les figures 27 et 38, on enlève sélectivement la pellicule de nitrure 22 et la pellicule de siliclum polycristallin 21 par gravure par voie sèche ou gravure par voie humide et, de plus, on enlève la pellicule d'oxyde 4 et la couche SOI 3 en utilisant en tant que masque de gravure la pellicule de ni trure 22 da ns laqu el le on a défin i u n motif. Da ns l'en lèvement de la pellicule d'oxyde 4 et de la couche SOI 3, aucun dommage de gra vure n'est occasionné à la surface de la couche SOI 3 si on utilise une gravure ayant un faible endommagement de gravure, comme la gravure chimique par voie sèche (ou CDE pour "Chemical Dry Et ching"). En outre, dans le cas o on doit effectuer la surgravure, I'aptitude à la matrise d'une valeur de surgravure peut également
être améliorée.
La CDE est une configuration de gravure par voie sèche qui est accomplie dans une atmosphère d'un gaz spécifique ou dans une enceinte à vide dans laquelle une pression est définie, et elle est accomplie en utilisant en tant qu'agent de gravure un radical chimi quement actif, et un dispositif pour séparer une partie dans laquelle un radical actif doit être formé, vis-à-vis d'une partie dans laquelle la
gravure doit être effectuée.
Pour l'agent de gravure, il a été mentionné un exemple uti lisant un radical consistant en fluor (F), obtenu à partir d'un plasma utilisant un gaz consistant en un mélange d'un gaz CF4 et d'un gaz O2 (voir Monthly Semiconductor Worid 1994, 1, pages 64 à 67 publié
par Press Journal Co., Ltd.).
E-1-3. Troisième Variante En outre, une pellicule multicouche comprenant une pelli cule de nitrure 22, une pellicule de silicium polycristallin 21 et une pellicule d'oxyde 4 est formée sur un substrat SOI. Il est alors pos sible d'effectuer tout d'abord une gravure pour définir une région dans laquelle une pellicule d'oxyde d'isolation par tranchée parfaite
doit être formée.
De façon plus spécifique, comme représenté sur la figure 41, on forme sur la pellicule multicouche comprenant la pellicule de nitrure 22, la pellicule de siliclum polycristallin 21 et la pellicule d'oxyde 4 qui est formée sur le substrat SOI, un masque de matière de réserve RM9 ayant un motif d'ouverture pour définir la région dans laquelle une pellicule d'oxyde d'isolation par tranchée parfaite doit être formée, et on enlève la pellicule de nitrure 22, la pellicule de siliclum polycristallin 21, la pellicule d'oxyde 4 et la couche SOI 3 dans une région qui n'est pas couverte par le masque de matière de
réserve RM9.
Ensuite, à une étape représentée sur la figure 42, on forme un masque de matière de réserve RM10 sur une surface complète du
substrat SOI. On définit un motif dans le masque de matière de ré-
serve RM10 de façon que seule une région XR dans laquelle une
pellicule isolante de grille épaisse doit être formée remplisse la fonc-
tion d'une partie d'ouverture OP. Ensuite, on enlève la pellicule de nitrure 22, la pellicule de silicium polycristallin 21 et la pellicule d'oxyde 4 pour former une partie d'ouverture OP1 en utilisant le masque de matière de réserve RM10 en tant que masque de gra
vure.
Ensuite, il est préférable d'employer l'étape décrite en réfé-
rence à la figure 37 ou l'étape décrite en référence à la figure 40, pour une étape d'oxydation de l'intérieur de la partie d'ouverture
OP1, pour former une pellicule d'oxyde 5.
E-2. Configuration en Plan On décrira ci-dessous en référence aux figures 43 à 46 un exemple d'une configuration en plan à chacune des étapes décrites
en référence aux figures 27 à 32.
La figure 43 montre une configuration en plan du masque de matière de réserve RM6 devant être utilisé à l'étape représentée sur la figure 27, et des matières de réserve ayant des formes indivi duellement différentes sont placées dans des régions correspondant à la région active AR du transistor MOS et à la région de formation de partie de contact de corps BR et d'autres régions remplissant la fonction de parties d'ouverture. Une région dans laquelle la matière de réserve est placée remplit la fonction de ce qu'on appelle une ré gion de champ. En outre, sur la figure 43, des données de masque pour définir la région de champ incluant la région active AR (non re présentée) et des données de masque pour définir la région de champ incluant la région de formation de partie de contact de corps BR (non représentée) sont respectivement représentées de façon caractéristique par FM1 et FM2. Une partie située entre les données de masque FM1 et FM2 remplit la fonction d'une région dans laquelle une pellicule isolante de grille épaisse doit être formée, comme dé
crit en référence à la figure 27.
La figure 44 montre une configuration en plan du masque de matière de réserve RM7 devant être utilisé à l'étape représentée sur la figure 29, et une matière de réserve continue est placée dans des régions correspondant à la région active AR du transistor MOS, la région XR dans laquelie une pellicule isolante de grille épaisse doit être formoe ultérieurement et la région de formation de partie de contact de corps BR, et d'autres régions remplissent la fonction de parties d'ouverture. La région dans laquelle la matière de réserve est placée et une région autre qu'une région entourée par une ligne en pointillés qui est délinie par les données de masque FM1 et FM2, remplissent la fonction de ce qu'on appelle une région de formation de pellicule d'oxyde d'isolation par tranchée parfaite. Sur la figure
44, des données de masque pour définir une région de non-
formation de pellicule d'oxyde d'isolation par tranchée parfaite, FTR, sont représentées de façon caractéristique par FTM. La figure 45 montre une configuration en plan d'un masque de matière de réserve RM11 (qui n'est pas représenté sur la figure 32) pour former l'électrode de grille 12 à l'étape représentée sur la figure 32. Une matière de réserve est placée seulement dans une
partie dans laquelle l'électrode de grille 12 doit être formée.
La figure 46 montre une configuration en plan d'un transis-
tor MOS Q21 formé en utilisant les masques de matière de réserve
RM6, RM7 et RM11 décrits ci-dessus.
La figure 46 montre le transistor MOS Q21 comprenant la région active AR incluant une région de source/drain et l'électrode de grille 12 et la partie de contact de corps BD formée à l'extérieur dans une direction d'une largeur de grille du côté de la plage de
contact de grille GP de l'électrode de grille 12.
La figure 47 est une représentation caractéristique qui est superposée sur la figure 46, montrant des données de masque SDM et BM pour définir une région d'implantation d'une impureté de source-drain dans la région active AR, et une région d'implantation
d'une impureté dans la partie de contact de corps BD.
Sur la figure 47, des régions rectangulaires indiquées comme données de masque SDM et BM remplissent la fonction des parties d'ouverture de la matière de réserve. Il est souhaitable que les données de masque BM soient établies de façon qu'un bout de la plage de grille GP atteigne la région des données de masque BM. Si le bout de la plage de grille GP n'atteint pas la région des données de masque BM, l'impureté de source- drain est introduite dans la couche SOI entre la partie de contact de corps BD et la région active
AR. La raison est que l'introduction doit être évitée.
Dans le cas dans lequel un masque d'implantation doit être formé, on peut employer deux procédés de formation en fonction
d'une différence dans la nature de la matière de réserve.
De façon plus spécifique, il y a deux procédés incluant un
procédé consistant à concevoir, par conception assistée par ordina-
teur (CAO) ou similaire, une région dans laqueile une impureté doit être implantée, puis à créer un masque négatif définissant une ré gion autre que la région d'implantation d'impureté en tant que partie d'arrêt de lumière, et à exposer une matière de réserve positive en
utilisant le masque négatif, pour former ainsi un masque de préfé-
rence d'ouverture, et un procédé consistant à concevoir, par la CAO ou similaire, une région dans laquelle une impureté doit être implan
tée, puis à crcer un masque positif définissant la région d'implanta-
tion d'impureté comme étant une partie d'arrêt de lumière sur le
masque tel quel et à exposer la matière de réserve négative en utili-
sant le masque positif, pour former ainsi un masque de préférence d'ouverture. Bien que la figure 47 montre la structure dans laquelle la partie de contact de corps BD est formée à l'extérieur dans la direc tion de la largeur de grille du côté de la plage de grille GP de l'élec trode de grille 12, il est également possible d'employer une configu ration en plan dans laquelle l'électrode de grille 12 est renversée. La
figure 48 montre la configuration en plan.
La figure 48 montre la configuration dans laquelle la partie de contact de corps BD est formée à l'extérieur dans la direction de
la largeur de grille, du côté opposé à la plage de grille GP de l'élec-
trode de grille 12.
E-3. Fonction et Effet Conformément au procédé de fabrication du cinquième mode de réalisation décrit ci-dessus, dans le cas o on emploie le procédé de formation d'une pellicule d'oxyde d'isolation par tranchée parfaite en utilisant une pellicule auxiliaire, une épaisseur de la pel licule isolante de grille est changée dans la direction de la largeur de grille. La pellicule isolante de grille épaisse 5 peut être formée sous la plage de contact de grille GP établie sur une grande étendue sur la couche SOI 3. En réduisant une épaisseur de la pellicule iso lante de grille 5 dans une région dans laquelle un courant circule avec une intensité élevée, il est possible de réduire une capacité pa rasite entre une grille et un drain avec une structure telle qu'il soit possible d'effectuer la fixation de potentiel de corps. Il est donc pos sible d'obtenir un transistor MOS capable de fonctionner de manière
rapide et stable, avec une faible consommation de puissance.
En outre, sur la figure 28, la largeur de grille du transistor MOS peut être déterminée de manière auto-alignée par un seul pro cessus de photolithographie, comme indiqué par la largeur W de la pellicule superposée 991. Il est donc possible d'obtenir un transistor
MOS ayant une faible variation de la largeur de grille.
En outre, en ce qui concerne une configuration en plan d'un transistor MOS avec fixation de potentiel de corps, une structure re présentée sur la figure 49 a également été publiée par B.W. Min et al. (2001 IEEE International SOI Conference pages 71, 72). Avec cette structure, il y a une possibilité de formation d'un chemin de
fuite de courant entre une source et un drain.
De façon plus spécifique, sur la figure 49, une région d'iso lation par tranchée partielle 102 est formée entre une région active 101 et une région de contact de corps 103, et une électrode de grille 104 est étendue jusqu'au milieu de la région d'isolation par tranchée partielle 102. Par conséquent, dans le cas dans lequel une implanta tion de source- drain est effectuée, il y a une possibilité qu'une impu reté de source- drain puisse également être introduite dans une cou che SOI formée sous la région d'isolation par tranchée 102, dans une région X (une région hachurce) entre un bout de l'électrode de grille 102 et la région de contact de corps 103, ce qui conduit à la génération d'une fuite de courant entre la source et le drain à travers la région X. Pour éviter la génération de la fuite de courant, il est né cessaire d'augmenter une concentration de l'impureté (ayant un type de conductivité inverse de celui de l'impureté de source-drain) dans la couche SOI de la région X, de façon qu'elle ne soit pas compen soe par l'impureté de source-drain implantée. Par conséquent, il est difficile de faire en sorte que la couche d'impureté de source-drain ou une couche de déplétion formée au- dessous atteigne une pelli cule d'oxyde enterrée 2. Il est donc impossible d'obtenir un avantage consistant en ce qu'une capacité de jonction est faible, qui est une caractéristique d'un dispositif SOI. En outre, même si la couche
d'impureté de source-drain ou la couche de déplétion atteint la pelli-
cule d'oxyde enterrée 2, la capacité de jonction est augmentée si une concentration en impureté d'une région de canal est élevée. Par
conséquent, on ne peut pas obtenir l'avantage du dispositif SOI.
Cependant, un tel problème n'apparat pas si on utilise la
configuration en plan conforme au mode de réalisation présent, re-
présentée sur les figures 47 et 48.
E-4. Variante de Configuration en Plan Dans la configuration en plan représentée sur la figure 47, une région de non-formation de pellicule d'oxyde d'isolation par tranchée parfaite FTR a une forme en T vue en plan, et une longueur dans une direction d'une longueur de grille d'une partie corres pondant à une partie de jambe de la forme en T est fixée de façon à être plus grande qu'une longueur dans une direction d'une longueur de grilie de la plage de contact de grille GP de l'électrode de grille 12. Comme représenté sur la figure 50, la longueur dans la direction de la longueur de grille de la partie correspondant à la partie de jambe de la forme en T peut être fixée de façon à être inférieure à la longueur dans la direction de la longueur de grille de la plage de
contact de grille GP de l'électrode de grille 12.
Avec une telle structure, une partie de connexion entre la partie de contact de corps BD et la région active AR est recouverte
par la plage de contact de grille GP. Par conséquent, dans l'implan- tation de l'impureté de source-drain, il est possible d'éviter l'intro-
duction dans la partie de connexion.
E-5. Création Semi-automatique de Données de Masque Alors qu'au moins trois masques de matière de réserve, in cluant les masques de matière de réserve RM6, RM7 et RM11, sont
exigés pour créer la configuration en plan du transistor MOS repré-
senté sur la figure 46, comme décrit en référence aux figures 43 à , ies données de masque FTM pour former le masque de matière de réserve RM7 peuvent aisément être obtenues en employant le
procédé suivant.
De façon plus spécifique, les données de masque FTM pour définir la région de non-formation de pellicule d'oxyde d'isolation par tranchée parfaite FTR peuvent être créées de manière semi automatique en utilisant les données de masque FM1 pour définir la région active AR et les données de masque FM2 pour définir la ré
gion de formation de partie de contact de corps BR.
La figure 51 est une représentation montrant de façon ca ractéristique un procédé pour créer de manière semi-automatique les données de masque FTM. Les données de masque FM1 et FM2 sont soumises à un traitement de sousdimensionnement d'une dimension , de façon que des données de masque FTM1 et FTM2 (soumises au traitement de sous-dimensionnement) puissent être obtenues au tomatiquement, et des données de masque FTM3 entre les données de masque FTM1 et FTM2 (données d'une partie de connexion entre une région de contact de corps et une région active) sont fournies en entrée. Par conséquent, il est possible d'obtenir les donnces de masque FTM pour définir la région de non-formation de pellicule d'oxyde d'isolation par tranchée parfaite FTR (en d'autres termes, des données de masque pour définir la région de formation de pelli cule d'oxyde d'isolation par tranchée parfaite). Il est donc possible
d'obtenir aisément les données de masque FTM.
Le traitement de sous-dimensionnement a pour fonction de réduire de manière isotrope les données objets, d'une quantité pré déterminée. Par exemple, (L31 UN0,1 um) implique que chacun de quatre côtés est déplacé vers l'intérieur de 0,1 um si les données de champ d'origine (désignées par L31) définissent une région rectan gulaire. E-6. Exemple Appliqué A titre d'exemple appliqué du procédé de fabrication conforme au cinquième mode de réalisation décrit ci-dessus, on dé crira un procédé de formation de deux sortes de transistors MOS in cluant des pellicules isolantes de grille ayant différentes épaisseurs, en se référant aux figures 52 à 55 qui sont des coupes montrant sé
quentiellement un processus de fabrication.
En premier lieu, on accomplit les étapes décrites en réfé-
rence aux figures 27 à 31 pour obtenir une structure dans laquelle une pellicule d'oxyde 5 est formée dans deux régions R10 et R20 d'une couche SOI 3 définie par une pellicule d'oxyde d'isolation par tranchée parfaite FT, comme représenté sur la figure 52. La pellicule
d'oxyde 5 a une épaisseur de 10 à 40 nm.
Ensuite, à une étape représentée sur la figure 53, on effec-
tue une oxydation de grille sur la couche SOI 3 à nu dans les ré-
gions R10 et R20, et on forme ainsi une pellicule isolante de grille 11B. La pellicule isolante de grille 11B a une épaisseur de 3 à 10 nm. Ensuite, à une étape représentée sur la figure 54, on définit un motif dans un masque de matière de réserve RM21 qui recouvre la région R20, et on enlève par gravure par voie humide en utilisant de l'acide fluorhydrique (HF) ou une substance similaire la pellicule isolante de grille 11 B dans la région R10 qui n'est pas recouverte
par le masque de matière de réserve RM21.
Ensuite, on enlève le masque de matière de réserve RM21 après quoi on forme une pellicule isolante de grille 11A sur la cou che SOI 3 à nu, par l'oxydation de grille, à une étape représentée sur la figure 55. La pellicule isolante de grille 11A a une épaisseur
de 1 à 5 nm.
On accomplit l'étape décrite en référence à la figure 32. Par conséquent, il est possible d'obtenir deux sortes de transistors MOS
incluant des pellicules isolantes de grille ayant des épaisseurs diffé-
rentes. E-7. Exemple Amélioré Une frontière entre une région active et une pellicule d'oxyde d'isolation par tranchée parfaite pour définir la région active est appelée un bord de champ. Dans certains cas dans lesquels une
électrode de grille est formoe sur le bord de champ et une indenta-
tion ou une configuration similaire est formée dans la partie de bord de champ à cause d'un processus de fabrication, I'électrode de grille entre à l'intérieur, ce qui occasionne un phénomène qu'on appelle
enroulement de grille.
On décrira ci-dessous un procédé pour éviter l'enroulement
de grille, en référence aux figures 56 à 58 qui sont des coupes mon-
trant séquentiellement un processus de fabrication.
En premier lieu, on accomplit les étapes décrites en réfé rence aux figures 27 et 28 pour former une pellicule d'oxyde 5 ayant une épaisseur de 10 à 40 nm sur une surface d'une couche SOI 3, et pour former une pellicule d'oxyde 41 sur une paroi latérale à nu d'une pellicule de silicium polycristallin 21, par oxydation de paroi latérale. Ensuite, à une étape représentée sur la figure 56, on forme une pellicule d'oxyde 45, ayant une épaisseur de 5 à 20 nm, sur une
surface complète d'un substrat SOI, par un procédé CVD.
Ensuite, à une étape représentée sur la figure 57, on forme un masque de matière de réserve RM12 pour recouvrir seulement une région active AR d'un transistor MOS, une région de formation
de partie de contact de corps BR et une région de formation de pelli-
cule isolante de grille épaisse XR. Ce masque est le même que le
masque de matière de réserve RM7 représenté sur la figure 29.
Ensuite, en utilisant le masque de matière de réserve RM12 en tant que masque de gravure, on enlève les pellicules d'oxyde 5 et 45 et la couche SOI 3 qui ne sont pas recouvertes par le masque de matière de réserve RM12. Par conséquent, il est formé une pellicule multicouche 994 comportant une pellicule de nitrure 22, une pellicule de siliclum polycristallin 21, une pellicule d'oxyde 4 et la couche SOI 3. La pellicule d'oxyde 45 reste sur des parois làtérales de la pelli
cule de nitrure 22 et de la pellicule de siliclum polycristallin 21.
Ensuite, on accomplit les étapes décrites en référence aux figures 30 et 31 pour obtenir une structure représentée sur la figure 58. Comme représenté sur la figure 58, une partie renflée MP dans laquelle une épaisseur de la pellicule d'oxyde est augmentée localement, est formée dans une partie de bord de champ devant être une frontière entre une pellicule d'oxyde d'isolation par tranchée parfaite FT et la région active AR, et une partie de frontière entre la pellicule d'oxyde d'isolation par tranchée parfaite FT et la région de
formation de partie de contact de corps BR.
La partie renflée MP correspond à une partie de bord de la pellicule d'oxyde 5 formée par oxydation thermique, et la pellicule d'oxydç 5 formée par l'oxydation thermique a une vitesse de gravure plus faible que celle d'une pellicule d'oxyde HX formée par un pro cédé HDP-CVD. Par conséquent, dans la gravure par voie humide de la pellicule d'oxyde HX décrite en référence à la figure 31, la partie
de bord de la pellicule d'oxyde 5 reste avec un renflement.
Dans la partie renflée MP, la pellicule d'oxyde 45 est for-
mée dans une partie supérieure d'une région indiquce comme ayant
une largeur d1 à partir d'une extrémité de ia pellicule d'oxyde d'iso-
lation par tranchée parfaite FT, dans laquelle l'influence de la gra-
* vure de la pellicule d'oxyde HX est plus faible. Par conséquent, la pellicule d'oxyde 45 peut être appelée un élément d'espacement pour
agrandir la partie renflée MP.
Par conséquent, en formant intentionnellement la partie renflée MP de la pellicule d'oxyde dans la partie de bord de champ, I'enroulement de grille peut également être évité lorsque l'électrode
de grille vient en contact avec le bord de champ.
Bien qu'on ait décrit l'exemple dans lequel les étapes décri tes en référence aux figures 27 et 28 sont accomplies, et la pellicule d'oxyde 45 est ensuite formée sur la surface entière du substrat SOI par le procédé CVD, on peut former une pellicule de nitrure comme
l'élément d'espacement.
La figure 59 montre un état dans lequel les étapes décrites en référence aux figures 27 et 28 sont accomplies, après quoi une pellicule de nitrure 46 est formée sur la surface entière du substrat
SOI par le procédé CVD, et la pellicule de nitrure 46 est ensuite en-
levée par gravure anisotrope. La pellicule de nitrure 46 reste sur les parois latérales de la pellicule de nitrure 22 et de la pellicule de sili
cium polycristallin 21.
Dans cet état, comme représenté sur la figure 60, on forme
un masque de matière de réserve RM13 de façon à couvrir seule-
ment la région active AR du transistor MOS, la région de formation de partie de contact de bord BR et la région de formation de pelli cule isolante de grille épaisse XR. Ce masque est le même que le
masque de matière de réserve RM7 représenté sur la figure 29.
En utilisant en tant que masque de gravure le masque de matière de réserve RM13, on enlève les pellicules d'oxyde 5 et 45 et la couche SOI 3 dans une région qui n'est pas couverte par le mas que de matière de réserve RM13, pour former une pellicule multicou- che 993 comprenant la pellicule de nitrure 22, la pellicule de silicium
polycristallin 21, la pellicule d'oxyde 4 et la couche SOI 3. La pelli-
cule de nitrure 46 reste sur les parois latérales de la pellicule de ni-
trure 22 et de la pellicule de silicium polycristallin 21.
Ensuite, on accomplit les étapes décrites en rétérence aux figures 30 et 31 de façon à obtenir une structure représentée sur la
figure 58.
F. Sixième Mode de Réalisation Dans la configuration en plan du transistor MOS Q1 conforme au premier mode de réalisation décrit en référence à la fi gure 1, un côté des données de masque RX1 ne recouvre pas com plètement un côté du côté de la région de source-drain de la plage de contact de grille GP, mais est décalé d'une longueur a vers le cô
té de la partie de contact de corps BD.
Cependant, dans ce cas, une partie de la plage de contact de grille GP est formée sur une pellicule isolante de grille mince. Par conséquent, il y a une possibilité qu'une capacité parasite puisse
être augmentée dans la même région.
Dans un sixième mode de réalisation conforme à la pré sente invention, on décrira une configuration en plan et un procédé
de fabrication d'un transistor MOS pour éliminer une telle possibilité.
F-1. Configuration en Plan Comme représenté sur la figure 61, dans un transistor MOS Q1A, un côté de donnces de masque RX1 d'une pellicule isolante de grille épaisse ne recouvre pas complètement un côté du côté de la région de source-drain de la plage de contact de grille GP, mais est décalé d'une longueur vers le côté de la région active AR. De plus, les structures identiques à celles du transistor MOS Q1 décrit en ré férence à la figure 1 portent les mêmes numéros de référence et une
description répétitive sera omise.
La longueur de est définie par une longueur à partir d'une partie de bord du côté de la région active AR de la plage de contact de grille GP, jusqu'à une partie de bord du côté de la région active AR des données de masque RX1. En employant une telle configuration en plan, la plage de contact de grille GP est complètement formée sur la pellicule iso lante de grille épaisse. Par conséquent, une capacité parasite entre une grille et un drain peut être réduite avec une telle structure qui permet la fixation de potentiel de corps. Il est donc possible d'obte nir un transistor M OS capable de fonction nement de man ière rapide
et stable avec une faible consommation de puissance.
F-2. Considération Relative à l'lmplantation délmpureté Si on emploie la configuration en plan représentée sur la figure 61, il y a une possibilité qu'une fuite de courant puisse se produire entre une source et un drain dans une région A (une région hachurée) de la figure 61, c'est-à-dire une région dans laquelle une longueur de grille est faible et une pellicule isolante de grille épaisse
est présente sous une électrode de grille 12.
Pour empêcher la génération de la fuite de courant, on considère le fait qu'une impureté à implanter est réduite autant que possible dans une implantation de drain faiblement dopé (ou LDD pour "low doped drain") (une implantation d'extension) dans la ré
gion A de la figure 61.
La figure 62 montre une structure d'une coupe selon une ligne C-C (c'està-dire une coupe dans la région A) de la figure 61 pendant l'implantation LDD. Comme représenté sur la figure 62, une pellicule isolante de grille épaisse 110 est formée sous l'électrode de grille 12 à l'intérieur d'une plage d'une longueur dans une direc tion d'une longueur de grille à partir des deux surfaces latérales
d'une grille.
Ainsi, dans la formation d'une couche de drain faiblement dopé (ou d'une couche d'extension de source-drain), une impureté est implantée avec une énergie égale à une énergie d'implantation dans la région active AR, de façon que l'implantation d'impureté soit
bloquée par la pellicule isolante de grille épaisse 110. Par consé-
quent, une quantité de l'impureté à implanter dans une couche SOI 3
dans la région A de la figure 61 est plus faible que celle de l'impure-
té à implanter dans la couche SOI 3 dans la région active AR, ce qui permet de réduire une fuite de courant. Une telle considération d'un processus de fabrication est
également effective pour le cas dans lequel on emploie les structu-
res représentées sur les figures 47 et 48 et la structure représentée
sur la figure 50.
En outre, en prenant en considération le fait que l'impureté à implanter pour l'implantation de source-drain est diminuée autant que possible dans la région A représentée sur la figure 61, il est possible de réduire une fuite de courant entre une source et un
d rain.
La figure 63 montre une structure d'une coupe selon la li
gne C-C sur la figure 61 dans l'implantation de source-drain.
Comme représenté sur la figure 63, une pellicule isolante de paroi latérale 13 est formée sur une surface latérale de l'élec trode de grille 12. Dans la formation de la pellicule isolante de paroi latérale 13, il est possible d'éviter qu'une impureté de source-drain soit introduite dans la couche SOI 3 formée sous la pellicule isolante de grille 110, en fixant une largeur de la pellicule isolante de paroi latérale 13 de façon qu'elle soit égale ou supérieure à la longueur (y _ 6) indiquant une plage de formation de la pellicule isolante de grille épaisse 110. De façon plus spécifique, par exemple, si la lon gueur est fixce à 30 nm, la largeur â est fixée approximativement à
nm, de façon à pouvoir atteindre le but recherché.
En outre, en changeant de point de vue, il est préférable qu'une longueur dans une direction d'une longueur de grille de la couche SOI 3 formoe sous la pellicule isolante de grille épaisse 110, soit fixée de façon à être inférieure à une longueur obtenue en addi tionnant une longueur de grille (Lg) de l'électrode de grille 12 au
double de la largeur () de la pellicule isolante de paroi latérale 13.
F-3. Fonction et Effet Comme décrit ci-dessus, I'introduction de l'impureté pour I'implantation LDD et de l'impureté pour l'implantation de source drain est évitée autant que possible dans la couche SOI 3 de la ré gion dans laquelle une longueur de grille est faible, et la pellicule
isolante de grille épaisse est formée sous l'électrode de grille 12.
Par conséquent, une fuite de courant peut être réduite. En outre, comme représenté sur la figure 61, la pellicule isolante de grille épaisse 110 peut être étendue jusqu'à une partie de contact de corps BD et forme une différence concernant un motif de configuration, par rapport à une pellicule d'oxyde d'isolation par tranchée qui n'est pas étendue jusqu'à la partie de contact de corps DB. G. Septième Mode de Réatisation L'étape d'oxydation est accomplie au moins deux fois pour obtenir la structure dans laquelle l'épaisseur de la pellicule isolante de grille est changée dans la direction de la largeur de grille, dans les procédés de fabrication conformes aux premier et second modes de réalisation et au cinquième mode de réalisation. En employant un procédé conforme à un septième mode de réalisation qu'on décrira ci-dessous, il est possible d'obtenir la structure dans laquelle I'épaisseur de la pellicule isolante de grille est changée dans la di
rection de la largeur de grille dans une seule étape d'oxydation.
G-1. Procédé de Fabrication En premier lieu, comme représenté sur la figure 64, on pré pare un substrat SOI constitué d'un substrat en silicium 1, d'une pel licule d'oxyde enterrce 2 et d'une couche SOI 3, on forme une pelli cule d'oxyd e d 'isolation par tranchée pa rfaite FT atteig nant la pel l i cule d'oxyde enterrée 2 à travers la couche SOI 3 du substrat SOI, et on définit ensuite des régions devant être une région active et une
partie de contact de corps.
Par exemple, on définit un motif d'un masque de matière de réserve RM31 sur la base des données de masque RX1 représen tées sur la figure 1. Dans le masque de matière de réserve RM31, une région dans laquelle une partie d'ouverture OP10 doit être for mée correspond à une région dans laquelle une pellicule isolante de
grille épaisse doit être formée.
Ensuite, on implante des ions fluor dans la couche SOI 3 à partir du dessus du masque de matière de réserve RM31. A ce mo ment, les conditions d'impureté comprennent une énergie d'implanta tion de 10 à 50 keV et une dose de 1 x 1014 à 1 x 1015/cm2. Ensuite, on enlève le masque de matière de réserve RM31 après quoi on effectue une oxydation thermique dans la condition conduisant à la formation d'une pellicule isolante de grille mince. Par conséquent, comme représenté sur la figure 65, une pellicule iso lante de grille 110 effectivement épaisse est formée sur la base d'une propriété physique électrique dans une région de la couche SOI 3 dans laquelle les ions fluor sont implantés, et une pellicule isolante de grille mince 11 est formoe sur une région de la couche
SOI 3 qui est couverte par le masque de matière de réserve RM31.
La raison pour laquelle le fluor implanté dans la couche SOI 3 diffuse dans la pellicule d'oxyde consiste en ce qu'une constante diélectrique de la pellicule d'oxyde est réduite et l'épaisseur est ef fectivement augmentée sur la base d'une propriété physique électri que. En réalité, I'épaisseur n'est pas augmentée différemment de
la pellicule isolante de grille 110 de la figure 65.
En outre, il est également possible d'utiliser un phénomène consistant en ce qu'une pellicule d'oxyde mince est formée sur une
couche SOI dans laquelle de l'azote est implanté.
De fac,on plus spécifique, L.K. Han et al. (IEDM97 pages 643 - 646) ont mentionné l'implantation d'azote dans un substrat en silicium à 5 x 1014/cm2 ou plus, de façon qu'une épaisseur d'une pellicule d'oxyde devant être formée sur ce substrat soit réduite de
% ou plus en comparaison avec le cas de non-implantation.
Ainsi, à une étape représentée sur la figure 66, on définit un motif d'un masque de matière de réserve RM32 sur la base des
données de masque RX1 représentées par exemple sur la figure 1.
Dans le masque de matière de réserve RM32, une région dans la quelle une partie d'ouverture OP20 doit être formée correspond à une région dans laquelle une pellicule isolante de grille mince doit
être formée.
Ensuite, on implante des ions d'azote dans la couche SOI 3 à partir du dessus du masque de matière de réserve RM32. A ce moment les conditions d'implantation comprennent une énergie d'im plantation de 3 à 30 keV et une dose de 5 x 1014/cm2 ou plus. Ensuite, après avoir enlevé le masque de matière de ré serve RM32, on effectue une oxydation thermique dans la condition
conduisant à la formation d'une pellicule isolante de grille épaisse.
Par conséquent, comme représenté sur la figure 67, une pellicule isolante de grille mince 11 est formée sur une région de la couche SOI 3 dans laquelle les ions d'azote sont implantés, et une pellicule isolante de grille épaisse 110 est formée sur une région de la cou che SOI 3 qui est couverte par le masque de matière de réserve RM32. Dans ce cas, l'épaisseur de la pellicule isolante de grille mince 11 est approximativement la moitié de celle de la pellicule iso
lante de grille épaisse 110.
G-2. Fonction et Effet Comme décrit ci-dessus, il est possibie d'obtenir une struc ture dans laquelle l'épaisseur de la pellicule isolante de grille change dans la direction de la largeur de grille avec une seule étape d'oxydation, en implantant sélectivement les ions de fluor ou d'azote
dans la couche SOI.
Lorsqu'on implante du fluor ou de l'azote dans une couche de siliclum, une très faible quantité de défauts cristallins est générée dans la couche de siliclum et les défauts cristallins agissent comme un réducteur de durée de vie. Il est donc également possible d'obte nir l'effet de renforcement d'une possibilité de fixation de potentiel de corps dans un dispositif SOI pour la fixation de potentiel de corps. H. Transistor à Tension Basse et Transistor à Tension Ele V On décrira ci-dessous en référence aux figures 68 à 72 un procédé de fabrication d'un transistor à tension élevée et d'un tran
sistor à tension basse.
En premier lieu, comme représenté sur la figure 68, on
forme sur un substrat semiconducteur 201, tel qu'un substrat en sili-
cium, une pellicule isolante 202 ayant une relativement grande épaisseur. Comme représenté sur la figure 69, on dépose une matière de réserve 203 dans laquelle on définit un motif, pour couvrir une
région de fonctionnement à tension élevée A1, et on soumet la pelli-
cule isolante 202 à une opération de gravure en utilisant la matière de réserve 203 comme un masque, pour enlever ainsi la pellicule isolante 202 formoe sur une région de fonctionnement à tension
basse A2.
Comme représenté sur la figure 70, on enlève ensuite la matière de réserve 203 pour former une pellicule isolante ayant une relativement faible épaisseur sur une surface entière, ce qui a pour effet de former une pellicule isolante 204 dans la région de fonction nement à tension basse A2 et d'augmenter légèrement l'épaisseur de la pell icu le isolante 202 d ans la rég ion de fonctionnement à tension élevée A1. Ensuite, on dépose une couche conductrice 205 sur une
surface entière.
Ensuite, comme représenté sur la figure 71, on grave sélec-
tivement la couche conductrice 205 pour former une pellicule iso-
lante de grille 61 et une électrode de grille 62 dans la région de fonctionnement à tension élevoe A1 et pour former une pellicule iso lante de grille 71 et une électrode de grille 72 dans la région de fonctionnement à tension basse A2, en même temps. Dans ce cas, on forme la pellicule isolante de grille 61 de façon qu'elle ait une épaisseur supérieure à celle de la pellicule isolante de grille 71, et on forme l'électrode de grille 62 de façon qu'elle ait une longueur de
grille supérieure à celle de l'électrode de grille 72.
En outre, on recouvre la région de fonctionnement à tension
basse A2 avec une première matière de réserve (qui n'est pas repré-
sentée sur la figure 72), et on implante des ions d'impureté 64 seu-
lement dans la région de fonctionnement à tension élevée A1, en même temps, pour former ainsi une région de diffusion d'impureté 63 devant être une origine d'une région LDD. Un premier processus d'implantation LDD est ainsi accompli. De plus, on recouvre la région de fonctionnement à tension élevée A1 avec une seconde matière de réserve (qui n'est pas représentée sur la figure 71) et on implante des ions d'impureté 74 seulement dans la région de fonctionnement à tension basse A2, en même temps, pour former ainsi une région de diffusion d'impureté 73 devant être l'origine de la région LDD. Un
second processus d'implantation LDD est ainsi accompli.
Les première et seconde implantations LDD sont donc ac complies à des étapes séparées, et la région de diffusion d'impureté 63 est habituellement formée plus profondément que la rag ion de
diffusion d'impureté 73. Dans les premier et second processus d'im-
plantation LDD, un processus d'implantation de poche pour former
une région de poche peut être exécuté conjointement.
Ensuite, comme représenté sur la figure 72, on forme sé quentiellement des couches isolantes (pellicules isolantes de paroi latérale) devant être des parois latérales de couches inférieure et
supérieure, pour accomplir une gravure de réduction d'épaisseur.
Par conséquent, la pellicule isolante de paroi latérale comprenant une paroi latérale de couche supérieure 65 et une paroi latérale de
couche inférieure 66 est formée sur une surface latérale de l'élec-
trode de grille 62 dans la région de fonctionnement à tension élevée A1, et la pellicule isolante de paroi latérale comprenant une paroi latérale de couche supérieure 75 et une paroi latérale de couche in férieure 76 est formée sur une surface latérale de l'électrode de
grille 72 dans la région de fonctionnement à tension basse A2.
En outre, des ions d'impureté 55 sont implantés par le des-
sus en utilisant l'électrode de grille 62, la paroi latérale de couche supérieure 65 et la paroi latérale de couche inférieure 66 à titre de masque dans la région de fonctionnement à tension élevée A1, et en
utilisant l'électrode de grille 72, la paroi latérale de couche supé-
rieure 75 et la paroi latérale de couche inférieure 76 à titre de mas-
que dans la région de fonctionnement à tension basse A2. Par conséquent, un processus de formation de région de source-drain est effectué pour former une région de source-drain 67 et une région LDD 68 (la région de diffusion d'impureté 63 formée sous les parois latérales 65 et 66) dans la région de fonctionnement à tension éle vée A1, et une région de sourcedrain 77 et une région LDD 78 (la région de diffusion d'impureté 73 formée sous les parois latérales 75 et 76) dans la région de fonctionnement à tension basse A2. Il en résulte qu'un transistor MOS de tension élevée Q101 comprenant la pellicule isolante de grille 61, 1'électrode de grille 62, la paroi latérale de couche supérieure 65, la paroi latérale de couche inférieure 66, la région de source-drain 67 et la région LDD 68 est formé dans la région de fonctionnement à tension élevée A1, et un transistor MOS de tension basse Q102 comprenant Ia pellicule iso iante de grille 71,1'électrode de grille 72, la paroi latérale de couche supérieure 75, la paroi latérale de couche inférieure 76, la région de source-drain 77 et larégion LDD 78 est formé dans la région de fonctionnement à tension basse A2. Le transistor MOS de tension élevée est un transistor MOS prévu pour être utilisé principalement pour l'entrée et la sortie, qu'on fait fonctionner à environ 3,3 V, et le transistor MOS de tension basse est un transistor MOS prévu pour étre utilisé principalement pour des opérations logiques, qu'on fait fonctionner à environ 1,8 V. En se référant à un organigramme de la figure 73, on don
nera une description d'un processus de fabrication pour obtenir un
dispositif à semiconducteur ayant une structure CMOS en utilisant le
procédé de fabrication décrit ci-dessus.
L'organigramme de la figure 73 montre une procédure de traitement devant être accomplie après que la pellicule isolante de grille et l'électrode de grille ont déjà été formées à la fois dans la région de fonctionnement à tension élevée A1 et dans la région de
fonctionnement à tension basse A2.
En premier lieu, on effectue à une étape S1 un processus d'implantation LDD pour un transistor NMOS de tension basse, on effectue à une étape S2 le processus d'implantation LDD pour un transistor PMOS de tension basse, on effectue à une étape S3 le processus d'implantation LDD pour un transistor NMOS de tension élevoe, et on effectue à une étape S4 le processus d'implantation
LDD pour un transistor PMOS de tension élevée.
Les processus des étapes S1 à S4 ne sont pas accomplis dans un ordre spécial, et le processus d'implantation de poche pour former une région de poche peut être accompli conjointement à cha cune des étapes S1 et S2.
Ensuite, on effectue à une étape S5 un pré-traitement utili-
sant un traitement par voie humide (incluant une gravure par voie
humide, un nettoyage en utilisant un liquide, et autres). Des exem-
ples du pré-traitement utilisant le traitement par voie humide com
prennent le nettoyage RCA et autres. Le nettoyage RCA fait interve-
nir un traitement comprenant à la fois un traitement utilisant NH4OH / H2O2 (un traitement pour éliminer des particules) et un traitement utilisant HCI / H2O2 (un traitement pour éliminer la contamination
par des métaux).
Ensuite, on forme à une étape S6 une pellicule de paroi la térale de couche inférieure, on forme ensuite à une étape S7 une pellicule de paroi latérale de couche supérieure, et on effectue en suite un post-traitement tel qu'un traitement par HF (acide fluorhy drique). La paroi latérale est donc formée sur les surfaces latérales
des électrodes de grille dans tous les transistors MOS.
Ensuite, on effectue à une étape S8 un processus de formation de région de source-drain pour tous les transistors NMOS (de tension élevoe et de tension basse), et on effectue à une étape S9 un processus de formation de région de source-drain pour tous les transistors PMOS. Les processus aux étapes S8 et S9 ne sont pas
accomplis dans un ordre spécial.
Ensuite, on forme un siliciure (siliciure auto-aligné) tel que CoSi2 ou TiSi2 sur une surface de la région de source-drain et sur celle de l'électrode de grille. Tous les transistors MOS sont ainsi
achevés.
Comme décrit ci-dessus, une technique est établie pour
former le transistor de tension basse et le transistor de tension éle-
vée sur un seul substrat semiconducteur. Il est possible d'obtenir plusieurs sortes de transistors MOS en un processus simplifié en combinant, avec la technique, le procédé conforme au troisième mode de rdalisation dAcht en reference la figure 12, et le procAdA conforms au quaRiAme mode dig anon dAcht en Dance flux
figures 20 26.
n as de sol que de nombreuses modlEcaBons peuvent Abe apportes au dlsposkif et au procAdA dances en reprAsen1As, sons
sortir du cadre de l'invention.
#
Claims (17)
1. Procédé de fabrication d'un dispositif à semiconducteur comprenant au moins un transistor MOS formé sur une couche SOI (3) d'un substrat SOI dans lequel un substrat semiconducteur (1), une pellicule d'oxyde enterrce (2) et ladite couche SOI sont établis séquentiellement, et une partie de contact de corps (BD) formée dans une surface de ladite couche SOI et capable de fixer un poten tiel électrique à partir de l'extérieur, une électrode de grille de ce transistor MOS ayant une forme, vue en plan, telle que l'une au moins des extrémités dans une direction d'une largeur de grille soit agrandie dans une direction d'une longueur de grille pour constituer une plage de contact de grille (GP), la partie de contact de corps étant formoe dans ladite surface de la couche SOI à l'extérieur de l'extrémité précitée, dans la direction de la largeur de grille, de la plage de contact de grille et étant connectée électriquement à une région de formation de canal formée sous l'électrode de grille, à tra vers la couche SOI, et une pellicule isolante de grille du transistor MOS comprenant une première partie (11; 4) ayant une première épaisseur et une seconde partie (110; 5) ayant une seconde épais seur dans la direction de la largeur de grille, la seconde épaisseur étant supérieure à la première épaisseur, ce procédé étant caracté risé en ce qu'il comprend les étapes suivantes: (a) on forme sélecti vement une pellicule isolante ayant la seconde épaisseur, incluant la seconde partie de la pellicule isolante de grille sur la couche SOI; et (b) on forme sélectivement une pellicule isolante ayant la première épaisseur, incluant la première partie de la pellicule isolante de grille sur la couche SOI, de façon qu'elle soit formée en continuité avec la pellicule isolante ayant la seconde épaisseur incluant la se conde partie; et en ce que l'étape (a) comprend une étape de forma-
tion de la pellicule isolante ayant la seconde épaisseur dans une ré-
gion devant être située au-dessous au moins de la plage de contact
de grille.
2. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce que le transistor MOS-est
formé à des étapes de formation d'un premier et d'un second transis-
tors MOS incluant des première et seconde pellicules isolantes de
grille ayant des épaisseurs mutuellement différentes, dans un pro-
cessus à double oxyde; I'étape (a) comprend: une étape de forma tion de la pellicule isolante ayant la seconde épaisseur incluant la seconde partie de la pellicule isolante de grille, en utilisant une
étape de formation de la première ou de la seconde pellicule iso-
lante de grille qui a une épaisseur supérieure dans le processus à double oxyde; et l'étape (b) comprend: une étape de formation de la première partie de la pellicule isolante de grille en utilisant une
étape de formation de la première ou de la seconde pellicule iso-
lante de grille qui a une épaisseur inférieure dans le processus à
double oxyde.
3. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de formation d'une pellicule d'isolation par tranchée pour définir une région active devant être une région dans laquelle le
transistor MOS doit être formé, et pour isoler électriquement le tran-
sistor MOS; I'étape (a) incluant l'étape suivante: (a-1) on laisse une pellicule d'oxyde sous-jacente (4) devant constituer une pellicule auxiliaire formée sur la couche SOI au moment de la formation de la .
pellicule d'isolation par tranchée, pour former ainsi la pellicule iso-
lante ayant la seconde épaisseur incluant la seconde partie de la
pellicule isolante de grille.
4. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 3, caractérisé en ce que le transistor MOS comprend des premier et second transistors MOE;; I'étape (a-1) est appliquée à une étape de formation de la pellicule isolante ayant la seconde épaisseur incluant la seconde partie de chacun des premier et second transistors MOS, et les premières parties des premier et
second transistors MOS sont formées de façon à avoir des épais-
seurs mutuellement différentes dans un processus à double oxyde.
5. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de formation d'une pellicule d'isolation par tranchée pour définir une région active (AR) devant être une région dans laquelle le
transistor MOS doit être formé, une région (BR) dans laquelle la par-
tie de contact de corps doit être formée, et une partie de connexion de la région active (AR) et de ia région de formation de partie de contact de corps (BR), et pour isoler électriquement le transistor MOS; I'étape (a) incluant les étapes suivantes: (a-1) on forme, sur la
couche SOI, une pellicule multicouche devant être une pellicule auxi-
liaire pour former la pellicule d'isolation par tranchée; (a-2) on défi-
nit, sur la pellicule multicouche, un motif d'un masque de matière de réserve (RM6) ayant une partie d'ouverture (OP) correspondant à une région dans laquelle la pellicule isolante ayant la seconde épaisseur incluant au moins la seconde partie de la pellicule isolante de grille doit être formée; (a-3) on enlève par gravure une région qui n'est pas couverte par le masque de matière de réserve, de façon à atteindre la surface de la couche SOI; et (a-4) on forme une pellicule d'oxyde ayant une relativement grande épaisseur sur la surface de la couche SOi qui est à nu, et on établit la pellicule d'oxyde ayant une relativement grande épaisseur dans une région correspondant à la
partie d'ouverture pour constituer la pellicule isolante ayant la se-
conde épaisseur incluant la seconde partie de la pellicule isolante de grille; I'étape (a-1) incluant une étape de formation d'une pellicule d'oxyde sous-jacente (4) sur la couche SOI, devant constituer une pellicule du niveau le plus bas de la pellicule multicouche; et l'étape
(b) étant exécutée après l'étape (a) et incluant une étape d'enlève-
ment de la pellicule d'oxyde sous-jacente, et ensuite de formation dans ladite région de la pellicule isolante ayant la première épais
seur.
6. Procédé de fabrication d'un dispositif à semiconducteur
selon la revendication 5, caractérisé en ce que l'étape (a-2) com-
prend une étape de définition de motif du masque de matière de ré-
serve de façon qu'il ait une partie d'ouverture dans une partie cor respondant à une région dans laquelle la pellicule d'oxyde d'isolation par tranchée doit être formée; la largeur de grille du transistor MOS étant déterminée de manière auto-alignée par la définition du motif
du masque de matière de réserve.
7. Procédé de fabrication d'un dispositif à semiconducteur
selon la revendication 5, caractérisé en ce que l'étape (a-3) com-
prend une étape de gravure de la couche SOI de façon qu'elle soit surgravee. 8. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 5, caractérisé en ce que l'étape (a-3) com prend une étape d'enlèvement de la pellicule d'oxyde sous-jacente
par gravure chimique par:voie sèche.
9. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la surgravure de la couche SOI comprend une étape d'accomplissement d'une gravore
chimique par voie sèche.
10. Procédé defabrication d'un dispositif à semiconducteur
selon la revendication 5, caractérisé en ce que l'étape (a-3) com-
prend en outre une étape de gravure de la pellicule multicouche
dans une partie correspondant à une région dans laquelie la pelli-
cule d'oxyde d'isolation par tranchée doit être formée de façon à at teindre la surface de la couche SOI; et une étape de gravure de la couche SOI correspondant à la région dans laquelle la pellicule d'oxyde d'isolation par tranchée doit être formée de façon à atteindre la pellicule d'oxyde enterrée après l'étape (a), pour former ainsi une tranchée pour la formation de la pellicule d'oxyde d'isolation par
tranchée.
11. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 10, caractérisé en ce qu'il comprend en outre
une étape de formation d'une pellicule isolante (45; 46) sur une sur-
face de la pellicule multicouche et une surface de la pellicule d'oxyde relativement épaisse, et ensuite d'enlèvement de la pellicule
isolante par gravure anisotrope, pour former ainsi un élément d'es-
pacement de la pellicule isolante sur une surface latérale de la pelii-
cule multicouche, avant la formation de la tranchée après l'étape (a), la tranchée étant formée en laissant l'élément d'espacement de la
pellicule isolante.
12. Procédé de fabrication d'un dispositif à semiconducteur
selon la revendication 5, caractérisé en ce que l'étape (a-3) com-
prend une étape de gravure de la pellicule multicouche dans une partie correspondant à une région dans laquelle la pellicule d'oxyde
d'isolation par tranchée doit être formée de façon à atteindre la sur-
face de la couche SOI; et en ce qu'il comprend en outre: une étape de gravure de la couche SOI de façon à atteindre la pellicule d'oxyde
enterrée, pour former ainsi une tranchée pour la formation de la pel-
licule d'oxyde d'isolation par tranchée, entre les étapes (a-3) et (a 4) 13. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre une étape de formation d'une pellicule d'isolation par tranchée pour définir une région active devant être une région dans laquelle le transistor MOS doit être formé, et pour isoler électriquement le tran sistor MOS; I'étape de formation d'une pellicule d'isolation gar tran-
chée incluant les étapes suivantes: on prépare des premières don-
nées de masque (FM1) pour définir la région active (AR) et des se-
condes données de masque (FM2) pour définir une région (BR) dans laquelle la partie de contact de corps doit être formée; et on prépare des troisièmes données de masque (FTR) pour définir une région dans laquelle la pellicule d'oxyde d'isolation par tranchée n'est pas formée; I'étape de préparation des troisièmes données de masque
comportant une étape d'accomplissement d'un processus de sous-
dimens-ionnement, d'une dimension prédéterminée (51), sur les pre mières et secondes données de masque, pour créer des premières
et secondes données sous-dimensionnces (FTM1, FTM2), et d'intro-
duction-de données (FTM3) d'une partie de connexion pour connec-
ter les premières et secondes données sous-dimensionnées.
14. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un transistor MOS formé sur une couche SOI (3) d'un
substrat SOI dans lequel un substrat semiconducteur (1), une pelli-
cule iso lante enterrée (2) et la co uche SO I sont établ is séquentiel-
lement; et une partie de contact de corps (BD) formée dans une sur-
face de la couche SOI et capable de fixer un potentiel électrique à partir de l'extérieur; une électrode de grille du transistor MOS ayant une forme, vue en plan, telle que l'une au moins des extrémités dans une direction d'une largeur de grille soit agrandie dans une direction d'une longueur de grille pour constituer une plage de contact de grille (GP); la partie de contact de corps étant formée dans la sur face de la couche SOI à l'extérieur de l'extrémité de la plage de contact de grille, dans la direction de la largeur de grille, et étant connectée électriquement, à travers la couche SOI, à une région de formation de canal formée sous l'électrode de grille; une pellicule isolante de grille du transistor MOS incluant une première partie ayant une première épaisseur et une seconde partie ayant une se conde épaisseur dans la direction de la largeur de grille, et la se- conde épaisseur étant supérieure à la première épaisseur; et en ce que la seconde partie de la pellicule isolante de grille est formée au
moins sous la plage de contact de grille.
15. Dispositif à semiconducteur selon la revendication 14,
caractérisé en ce qu'une pellicule isolante ayant la seconde épais-
seur incluant la seconde partie de la pellicule isolante de grille est
formée sous la plage de contact de grille et autour de celle-ci.
16. Dispositif à semiconducteur selon la revendication 15, caractérisé en ce que la pellicule isolante ayant la seconde épais seur est formée sur la couche SOI de façon à être une partie de
connexion de la partie de contact de corps et de la région de forma-
tion de canal.
17. Dispositif à semiconducteur selon la revendication 16, caractérisé en ce qu'une longueur, dans une direction d'une lon gueur de grille, de la couche SOI devant être la partie de connexion
de la partie de contact de corps et de la région de formation de ca-
nal, est plus petite qu'une longueur obtenue en additionnant une longueur de grille de l'électrode de grille et le double d'une largeur d'une pellicule isolante de paroi latérale formée sur une surface laté
rale de l'électrode de grille.
18. Dispositif à semiconducteur selon la revendication 15, caractérisé en ce qu'une longueur, dans la direction de la longueur de grille, de la couche SOI devant constituer la partie de connexion de la partie de contact de corps et de la région de formation de ca nal, est inférieure à une longueur de la plage de contact de grille,
dans la direction de la longueur de grille.
de la partie de contact de corps et de la région de formation de ca-
nal, est inférieure à une longueur de ia plage de contact de grille,
dans la direction de la longueur de grille.
21. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un transistor MOS formé sur une couche SOI (3) d'un
substrat SOI dans lequel un substrat semiconducteur (1), une pelli-
cule isolante enterrée (2) et la couche SOI sont établis séquentiel-
lement; et une partie de contact de corps (BD) formoe dans une sur-
face de la couche SOI et capable de fixer un potentiel électrique à partir de l'extérieur; une pellicule isolante de grille du transistor MOS incluant une première partie ayant une première épaisseur et une seconde partie ayant une seconde épaisseur dans une direction d'une largeur de grille, et la seconde épaisseur étant supérieure à la première épaisseur; et en ce que la partie de contact de corps est formée comme une bande en position adjacente à une région de
source du transistor MOS dans la surface de la couche SOI à l'exté-
rieur d'une partie de bord de la région de source, dans la direction de la largeur de grille, et une pellicule isolante ayant la seconde épaisseur incluant la seconde partie de la pellicule isolante de grille,
est formée sur l'une de deux extrémités, dans la direction de la lar-
geur de grille, d'une électrode de grille du transistor MOS dans le-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124180A JP2003318405A (ja) | 2002-04-25 | 2002-04-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2839200A1 true FR2839200A1 (fr) | 2003-10-31 |
Family
ID=29208128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0215137A Pending FR2839200A1 (fr) | 2002-04-25 | 2002-12-02 | Dispositif a semiconducteur et procede de fabrication |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7005705B2 (fr) |
| JP (1) | JP2003318405A (fr) |
| KR (1) | KR100491853B1 (fr) |
| CN (1) | CN1230888C (fr) |
| DE (1) | DE10259745A1 (fr) |
| FR (1) | FR2839200A1 (fr) |
| TW (1) | TW557566B (fr) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP2004221234A (ja) * | 2003-01-14 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| US7153734B2 (en) * | 2003-12-29 | 2006-12-26 | Intel Corporation | CMOS device with metal and silicide gate electrodes and a method for making it |
| KR100595902B1 (ko) * | 2003-12-31 | 2006-06-30 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| WO2006002347A1 (fr) | 2004-06-23 | 2006-01-05 | Peregrine Semiconductor Corporation | Frontal rf integre |
| US7299435B2 (en) * | 2005-01-18 | 2007-11-20 | Lsi Corporation | Frequency dependent timing margin |
| US7453122B2 (en) * | 2005-02-08 | 2008-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | SOI MOSFET device with reduced polysilicon loading on active area |
| JP5114844B2 (ja) * | 2005-02-14 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100680958B1 (ko) * | 2005-02-23 | 2007-02-09 | 주식회사 하이닉스반도체 | 피모스 트랜지스터의 제조방법 |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7790527B2 (en) * | 2006-02-03 | 2010-09-07 | International Business Machines Corporation | High-voltage silicon-on-insulator transistors and methods of manufacturing the same |
| ATE467908T1 (de) * | 2006-08-04 | 2010-05-15 | Nxp Bv | Verfahren zur herstellung eines doppelgate- transistors |
| US20080191788A1 (en) * | 2007-02-08 | 2008-08-14 | International Business Machines Corporation | Soi mosfet device with adjustable threshold voltage |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP2040299A1 (fr) * | 2007-09-12 | 2009-03-25 | Forschungsverbund Berlin e.V. | Dispositifs électriques dotés de caractéristiques de transfert améliorées et procédé pour personnaliser les caractéristiques de transfert d'un tel dispositif électrique |
| EP3346611B1 (fr) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Procédé et appareil destinés au réglage numérique d'un condensateur dans un dispositif à circuit intégré |
| US20090236632A1 (en) * | 2008-03-19 | 2009-09-24 | Anderson Brent A | Fet having high-k, vt modifying channel and gate extension devoid of high-k and/or vt modifying material, and design structure |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| EP2421132A2 (fr) | 2008-07-18 | 2012-02-22 | Peregrine Semiconductor Corporation | Pompe de charge avec une pluralité de commutateurs de commende de transferte |
| US7820530B2 (en) * | 2008-10-01 | 2010-10-26 | Freescale Semiconductor, Inc. | Efficient body contact field effect transistor with reduced body resistance |
| US8441071B2 (en) * | 2010-01-05 | 2013-05-14 | International Business Machines Corporation | Body contacted transistor with reduced parasitic capacitance |
| JP2011222769A (ja) | 2010-04-09 | 2011-11-04 | Renesas Electronics Corp | 半導体装置 |
| US8053325B1 (en) | 2010-05-18 | 2011-11-08 | International Business Machines Corporation | Body contact structures and methods of manufacturing the same |
| US8299544B2 (en) | 2011-01-04 | 2012-10-30 | International Business Machines Corporation | Field effect transistor having ohmic body contact(s), an integrated circuit structure incorporating stacked field effect transistors with such ohmic body contacts and associated methods |
| US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
| US8217456B1 (en) | 2011-03-11 | 2012-07-10 | International Business Machines Corporation | Low capacitance hi-K dual work function metal gate body-contacted field effect transistor |
| CN102790088A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一个击穿电压可以调整rf-ldmos器件 |
| US8564069B1 (en) | 2012-08-21 | 2013-10-22 | International Business Machines Corporation | Field effect transistors with low body resistance and self-balanced body potential |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9780117B2 (en) * | 2014-10-22 | 2017-10-03 | Qualcomm Incorporated | Semiconductor structure with active device and damaged region |
| US9691750B2 (en) * | 2015-01-30 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and layout method thereof |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| KR101921627B1 (ko) * | 2017-06-16 | 2018-11-26 | 한국과학기술연구원 | 전계 효과 트랜지스터, 이를 구비한 바이오 센서, 전계 효과 트랜지스터의 제조방법 및 바이오 센서의 제조방법 |
| FR3076398B1 (fr) * | 2017-12-29 | 2019-12-27 | X-Fab France | Transistor et son procede de fabrication |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11705487B2 (en) * | 2019-05-12 | 2023-07-18 | Skyworks Solutions, Inc. | Transistors having reduced parasitics and enhanced performance |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
| CN111916125B (zh) * | 2020-07-15 | 2023-04-25 | 电子科技大学 | 一种低压下提升读写速度和稳定性的sram存储单元电路 |
| CN112864162B (zh) * | 2021-03-02 | 2022-07-19 | 长江存储科技有限责任公司 | 一种页缓冲器、场效应晶体管及三维存储器 |
| CN113471296B (zh) * | 2021-05-28 | 2024-03-15 | 北京机械设备研究所 | 一种高电压薄膜晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440161A (en) * | 1993-07-27 | 1995-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an SOI structure and a manufacturing method thereof |
| JPH08125187A (ja) * | 1994-10-24 | 1996-05-17 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｏｉ構造ｍｏｓ型半導体装置およびその製造方法 |
| US20010031518A1 (en) * | 1999-10-25 | 2001-10-18 | Samsung Electronics,Co. Ltd | Soi semiconductor integrated circuit for eliminating floating body effects in soi mosfets and method of fabricating the same |
| US20020048972A1 (en) * | 2000-10-25 | 2002-04-25 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559368A (en) * | 1994-08-30 | 1996-09-24 | The Regents Of The University Of California | Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation |
| JPH1012885A (ja) * | 1996-06-24 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2927268B2 (ja) | 1997-03-03 | 1999-07-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP3447927B2 (ja) | 1997-09-19 | 2003-09-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH11317528A (ja) | 1998-05-07 | 1999-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3383219B2 (ja) * | 1998-05-22 | 2003-03-04 | シャープ株式会社 | Ｓｏｉ半導体装置及びその製造方法 |
| US6335262B1 (en) * | 1999-01-14 | 2002-01-01 | International Business Machines Corporation | Method for fabricating different gate oxide thicknesses within the same chip |
| JP2000294794A (ja) | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001077368A (ja) | 1999-09-03 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100350575B1 (ko) | 1999-11-05 | 2002-08-28 | 주식회사 하이닉스반도체 | 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법 |
| JP3716406B2 (ja) * | 2000-02-08 | 2005-11-16 | 富士通株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
| JP2001298195A (ja) * | 2000-04-17 | 2001-10-26 | Kawasaki Steel Corp | Ｍｏｓトランジスタ |
| US6461379B1 (en) * | 2001-04-30 | 2002-10-08 | Medivance, Incorporated | Localized bodily cooling/heating apparatus and method |
| US6642579B2 (en) * | 2001-08-28 | 2003-11-04 | International Business Machines Corporation | Method of reducing the extrinsic body resistance in a silicon-on-insulator body contacted MOSFET |
| US6620656B2 (en) * | 2001-12-19 | 2003-09-16 | Motorola, Inc. | Method of forming body-tied silicon on insulator semiconductor device |
| US6677645B2 (en) * | 2002-01-31 | 2004-01-13 | International Business Machines Corporation | Body contact MOSFET |
-
2002
- 2002-04-25 JP JP2002124180A patent/JP2003318405A/ja active Pending
- 2002-09-12 TW TW091120854A patent/TW557566B/zh active
- 2002-10-02 US US10/261,665 patent/US7005705B2/en not_active Expired - Fee Related
- 2002-12-02 FR FR0215137A patent/FR2839200A1/fr active Pending
- 2002-12-19 DE DE10259745A patent/DE10259745A1/de not_active Withdrawn
- 2002-12-23 KR KR10-2002-0082270A patent/KR100491853B1/ko not_active IP Right Cessation
- 2002-12-24 CN CNB021570841A patent/CN1230888C/zh not_active Expired - Fee Related
-
2005
- 2005-12-27 US US11/317,687 patent/US7300847B2/en not_active Expired - Fee Related
-
2007
- 2007-10-30 US US11/929,626 patent/US7504291B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440161A (en) * | 1993-07-27 | 1995-08-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an SOI structure and a manufacturing method thereof |
| JPH08125187A (ja) * | 1994-10-24 | 1996-05-17 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｏｉ構造ｍｏｓ型半導体装置およびその製造方法 |
| US20010031518A1 (en) * | 1999-10-25 | 2001-10-18 | Samsung Electronics,Co. Ltd | Soi semiconductor integrated circuit for eliminating floating body effects in soi mosfets and method of fabricating the same |
| US20020048972A1 (en) * | 2000-10-25 | 2002-04-25 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1996, no. 09 30 September 1996 (1996-09-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US7504291B2 (en) | 2009-03-17 |
| US20060134843A1 (en) | 2006-06-22 |
| JP2003318405A (ja) | 2003-11-07 |
| TW557566B (en) | 2003-10-11 |
| KR20030084557A (ko) | 2003-11-01 |
| KR100491853B1 (ko) | 2005-05-27 |
| US7005705B2 (en) | 2006-02-28 |
| CN1230888C (zh) | 2005-12-07 |
| US7300847B2 (en) | 2007-11-27 |
| US20080081436A1 (en) | 2008-04-03 |
| US20030201494A1 (en) | 2003-10-30 |
| DE10259745A1 (de) | 2003-11-13 |
| CN1453848A (zh) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2839200A1 (fr) | Dispositif a semiconducteur et procede de fabrication | |
| FR2835969A1 (fr) | Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur | |
| FR2816109A1 (fr) | Circuit integre a transistor a grille isolee et procede de fabrication | |
| FR2796757A1 (fr) | Procede de fabrication de substrat soi et dispositif a semiconducteur | |
| FR2795555A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| US7569447B2 (en) | Method of forming transistor structure having stressed regions of opposite types | |
| FR2827708A1 (fr) | Dispositif a semi-conducteur sur substrat soi et procede de fabrication | |
| FR2767603A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur | |
| FR2813144A1 (fr) | Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede | |
| JP2000269485A (ja) | 半導体素子およびその製造方法 | |
| FR2805394A1 (fr) | Dispositif a semiconducteur et procede de fabrication | |
| FR2767606A1 (fr) | Dispositif a semiconducteurs comportant une structure d'isolation par tranchees et procede de fabrication | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| EP1638149A2 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure et transistor correspondant | |
| FR2818011A1 (fr) | Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication | |
| EP3503175A1 (fr) | Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression | |
| FR2995137A1 (fr) | Dispositif microelectronique a tranchees d'isolation debordant sous une zone active | |
| JP2008227406A (ja) | 半導体装置 | |
| JPH11214684A (ja) | 半導体装置およびその製造方法 | |
| EP1218942A1 (fr) | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication | |
| EP1507286A2 (fr) | Procédé de formation sous une couche mince d'un premier matériau de portions d'un autre matériau et/ou de zones de vide | |
| FR2807873A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur utilisant un substrat soi | |
| FR2819939A1 (fr) | Dispositif a semiconducteur a structure soi et procede de fabrication | |
| EP3667715B1 (fr) | Procede de realisation d'un substrat semi-conducteur comprenant une region de semi-conducteur contraint |