FR2767603A1 - Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur - Google Patents
Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur Download PDFInfo
- Publication number
- FR2767603A1 FR2767603A1 FR9805533A FR9805533A FR2767603A1 FR 2767603 A1 FR2767603 A1 FR 2767603A1 FR 9805533 A FR9805533 A FR 9805533A FR 9805533 A FR9805533 A FR 9805533A FR 2767603 A1 FR2767603 A1 FR 2767603A1
- Authority
- FR
- France
- Prior art keywords
- oxide film
- film
- silicide
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 50
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 114
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 113
- 230000001681 protective effect Effects 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 17
- 230000002829 reductive effect Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 61
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 59
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 238000002513 implantation Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 19
- 230000009467 reduction Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000428 dust Substances 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 229910015900 BF3 Inorganic materials 0.000 description 4
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004299 exfoliation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- KMTYGNUPYSXKGJ-UHFFFAOYSA-N [Si+4].[Si+4].[Ni++] Chemical compound [Si+4].[Si+4].[Ni++] KMTYGNUPYSXKGJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 206010037833 rales Diseases 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Un procédé de fabrication pour un dispositif à semiconducteur ayant une pellicule de protection contre le siliciure évite des problèmes occasionnés par une attaque en excès au moment de la formation de la pellicule de protection contre le siliciure. On forme une pellicule d'oxyde de silicium (8) sur la totalité de la surface dans une région de protection (PR) et dans une région ordinaire (OR). On introduit ensuite des impuretés de type N, par implantation ionique, à travers la pellicule d'oxyde de silicium (8), pour former une région de sourceldrain (7) d'une manière auto-alignée dans une surface d'une couche SOI.
Description
PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMICONDUCTEUR
SUR UN SUBSTRAT SEMICONDUCTEUR
La présente invention concerne des procédés de fabrication de dispositifs à semiconducteur, et elle concerne plus particulièrement un procédé pour fabriquer un dispositif à semiconducteur ayant une pellicule
de protection en siliciure.
Avec des transistors utilisés pour des circuits intégrés logiques à haut niveau d'intégration (ou circuits LSI), on emploie une technologie dite de siliciure auto-aligné dans laquelle une pellicule de siliciure est
formée d'une manière sélective et auto-alignée sur la surface d'une ré-
gion de source/drain et d'une électrode de grille en silicium polycristallin, pour réduire simultanément la résistance parasite de la région de source/drain et la résistance d'interconnexion de l'électrode de grille en
silicium polycristallin.
On va maintenant décrire la technologie de siliciure auto-aligné
en se référant à la figure 16 et à la figure 17.
Premièrement, comme représenté sur la figure 16, après la for-
mation d'un transistor MOS M1 (dans ce cas un transistor du type à canal N) sur un substrat en silicium SB, on forme une pellicule de métal ML, par exemple en cobalt (Co) par pulvérisation cathodique, jusqu'à une épaisseur d'environ 10 nm, sur la surface de la région de source/drain SD, sur la surface à nu de l'électrode de grille en silicium polycristallin
GE, et sur la surface de la pellicule d'oxyde de paroi latérale SW.
On effectue ensuite un traitement thermique dans une condition de température de 400 à 500 C pendant 30 à 120 secondes pour faire en sorte que la partie dans laquelle la pellicule de métal MS et la couche de
silicium sont en contact réagisse pour former une pellicule de siliciure.
Après ceci, on enlève par attaque par voie humide la partie restante qui n'a pas réagi, et on applique ensuite un traitement thermique dans une condition de température de 800 a 900 C pendant 30 à 120 s, de façon qu'une pellicule de siliciure SF soit formée seulement sur la surface de la région de source/drain SD et sur la surface à nu de l'électrode de grille en silicium polycristallin GE, comme représenté sur la figure 17.
Bien que la pellicule de siliciure ait l'avantage de réduire la ca-
pacité parasite et la résistance d'interconnexion, comme indiqué ci-
dessus, la formation de la pellicule de siliciure peut occasionner des phénomènes indésirables. Dans ce cas, à titre de mesure préventive, on forme une pellicule de protection contre le siliciure pour empêcher la
formation de la pellicule de siliciure dans la partie dans laquelle la for-
mation de la pellicule de siliciure est indésirable.
On décrira ensuite un problème qui est occasionné par la for-
mation de la pellicule de siliciure et par la pellicule de protection contre le siliciure. Tout d'abord, la figure 18 montre un circuit inverseur C2 et un circuit de protection C1 pour le protéger, à titre d'exemple d'un circuit
intégré à semiconducteur.
Le circuit de protection C1 comprend un transistor MOS à canal P, Pl, et un transistor MOS à canal N, N1, connectés en série, avec une plage de connexion d'entrée PD connectée au noeud ND1 connectant les deux transistors. L'électrode de grille du transistor MOS à canal P, P1,
est connectée au potentiel d'alimentation (Vcc), et ce transistor est tou-
jours maintenu dans un état bloqué. L'électrode de grille du transistor
MOS à canal N, N1, est connectée au potentiel de la masse, et ce tran-
sistor est toujours maintenu dans un état bloqué.
Le circuit inverseur C2 comprend un transistor MOS à canal P, P2, et un transistor MOS à canal N, N2, connectés en série, avec le noeud de connexion ND2 entre les deux connecté à un autre circuit, non représenté. Les électrodes de grille du transistor MOS a canal P, P2, et
du transistor MOS à canal N, N2, sont connectées au noeud ND1 du cir-
cuit de protection C1.
On suppose maintenant qu'une surtension transitoire est appli-
quée par l'intermédiaire de la plage de connexion d'entrée PD, c'est-à-
dire qu'une décharge électrostatique se produit. La surtension transitoire est très supérieure à la tension de fonctionnement d'un transistor MOS courant. En l'absence du circuit de protection C1, la surtension transitoire sera appliquée aux électrodes de grille du transistor MOS à canal P, P2, et du transistor MOS à canal N, N2, du circuit inverseur C2, et elle pourra
produire un claquage diélectrique de l'isolation de grille des deux. Ce-
pendant, en présence du circuit de protection C1, une application de la surtension transitoire provoque un claquage source/drain du transistor MOS à canal P, P1, et du transistor MOS à canal N, N1, pour permettre la circulation d'un courant, ce qui empêche l'application de la surtension
transitoire au circuit inverseur C2.
Cependant, dans le circuit de protection C1, si une surtension transitoire extrêmement élevée est appliquée entre la source et le drain, le transistor MOS à canal P, P1, ou le transistor MOS à canal N, N1, dans
le circuit de protection C1 sera détruit. La surtension transitoire au mo-
ment de la destruction est ce que l'on appelle la résistance à une dé-
charge électrostatique, qu'il est souhaitable de fixer à une valeur aussi élevée que possible. Cependant, si une pellicule de siliciure est formée sur la surface de la région de source/drain, la tension de résistance à
une décharge électrostatique peut être diminuée.
La figure 19 montre une vue en plan de la structure du transis-
tor MOS M1. Le transistor MOS M1 est formé par une électrode de grille GE de forme allongée placée au centre, et par une région de
source/drain SD sur les deux côtés de l'électrode de grille, dans la direc-
tion la plus courte, avec une pellicule de siliciure SF formée sur la sur-
face de la région de source/drain SD.
La figure 20 montre une vue agrandie de la région A qui est re-
présentée sur la figure 19. La pellicule de siliciure SF a de façon géné-
rale une structure polycristalline qui, comme représenté sur la figure 20,
est formée par des grains de cristal de siliciure GR de diverses tailles.
De ce fait, à des joints de grains, les formes des grains individuels se traduisent par la formation d'ondulations. Ceci est également vrai dans la partie de bord de la pellicule de siliciure SF, le long de la partie de bord de l'électrode de grille GE,et les grains de cristal GR se font face avec l'électrode de grille GE interposée entre eux, comme représenté sur la
figure 20. Lorsqu'une surtension transitoire est appliquée à cette struc-
ture, la surintensité est concentrée dans la partie qui est comprise entre des saillies des grains de cristal GR sur les deux côtés de l'électrode de grille GE (la partie indiquée par la flèche), occasionnant ainsi dans cette partie un claquage intense qui dégrade le fonctionnement du transistor
MOS et détruit sa fonction à titre de circuit de protection. Pour cette rai-
son, on ne forme pas une pellicule de siliciure sur la surface de la région de source/drain dans le circuit de protection, et on forme à la place une
pellicule de protection contre le siliciure.
Ensuite, en se référant à la figure 21 et à la figure 22, on va
décrire la structure d'un transistor MOS M2 ayant une pellicule de protec-
tion contre le siliciure.
Comme représenté sur la figure 21, une pellicule de protection contre le siliciure SP, constituée par une pellicule d'oxyde de silicium
(SiO2) est formée sur la surface de l'électrode de grille GE et sur la sur-
face de la région de source/drain SD, au voisinage de l'électrode de grille GE. La figure 22 montre la coupe selon la ligne A-A qui est représentée
sur la figure 21.
Comme représenté sur la figure 22, la pellicule de protection contre le siliciure SP est formée sur la surface de l'électrode de grille GE et de la pellicule d'oxyde de paroi latérale SW, ainsi que sur la surface de la région de source/drain SD au voisinage de l'électrode de grille GE,
et aucune pellicule de siliciure SF n'est formée sur la pellicule de protec-
tion contre le siliciure SP. Cette structure augmente la distance entre les parties de bord de la pellicule de siliciure SF et les parties de bord de l'électrode de grille GE. Par conséquent, même si les parties de bord de la pellicule de siliciure SF ont une forme présentant des irrégularités continues et si la surintensité est concentrée dans des parties en saillie, la surintensité traverse la région de source/drain SD à résistance élevée et la région de drain faiblement dopée LD, ce qui a pour effet d'abaisser la tension. En outre, la surintensité diffuse du fait qu'elle parcourt une longue distance dans la région de source/drain SD et dans la région de drain faiblement dopée LD, ce qui a pour effet d'éviter la destruction du
transistor MOS.
Comme décrit ci-dessus, dans des transistors MOS dans les-
quels la formation d'une pellicule de siliciure SF occasionne des difficul-
tés, on forme une pellicule de protection contre le siliciure, SP, pour em-
pêcher la formation de la pellicule de siliciure SF.
Lorsqu'on forme la pellicule de protection contre le siliciure, SP, on forme une pellicule d'oxyde de silicium sur la totalité de la surface du substrat en silicium SB et on enlève ensuite sélectivement la pellicule d'oxyde de silicium par une attaque par voie sèche, pour former la pellicule de protection contre le siliciure, SP, seulement sur la surface de l'électrode de grille GE et de la région de source/drain SD au voisinage
de l'électrode de grille GE.
Par conséquent, la surface du substrat en silicium SB est expo-
sée non seulement à l'attaque pour la formation de la pellicule d'oxyde de paroi latérale SW du transistor MOS, mais également à l'attaque pour la formation de la pellicule de protection contre le siliciure, SP, Lorsqu'on
forme un transistor MOS sur un substrat en silicium massif, le fait d'enle-
ver la surface du substrat dans une certaine mesure, avec un nombre ac-
cru de processus d'attaque, n'occasionne pas un problème important.
Cependant, lorsqu'on forme un transistor MOS sur un substrat du type semiconducteur sur isolant, ou SOI, ayant une couche de semiconducteur formée sous la forme d'une pellicule sur un substrat isolant, en particulier
une couche SOI (semiconducteur sur isolant), le nombre accru de pro-
cessus d'attaque occasionne un problème important.
La figure 23 montre une structure dans laquelle une pellicule de protection contre le siliciure est formée sur un transistor MOS, M3, formé
sur un substrat SOI.
Sur la figure 23, le substrat SOI SI comprend une couche iso-
lante enterrée BO formée sur un substrat en siliciure SB, et une couche SOI, SL, formée sur la couche isolante enterrée 0BO. Le transistor MOS, M3, est formé sur la couche SOI, SL. De façon générale, la couche SOI, SL, est si mince qu'on ne peut pas négliger l'influence d'une attaque en excès. Par exemple, la figure 23 montre une marche D1 dans la partie de bord de la pellicule d'oxyde de paroi latérale SW, qui est formée par une attaque en excès au moment de la formation de la pellicule d'oxyde de paroi latérale SW. L'épaisseur de la couche SOI SL est réduite de la
hauteur de la marche Dl. Dans la partie de bord de la pellicule de pro-
tection contre le siliciure, SP, une marche D2 est formée par attaque en excès au moment de la formation de la pellicule de protection contre le
siliciure, SP, et cette marche réduit de sa hauteur l'épaisseur de la cou-
che SOI, SL. Par conséquent, les deux occasions d'attaque en excès ré-
duisent largement l'épaisseur de la couche SOI, SL, dans la partie qui n'est pas recouverte par la pellicule de protection contre le siliciure, SP. Si on forme une pellicule de siliciure SF dans cette partie, la couche SOI, SL, restante peut devenir entièrement la pellicule de siliciure SF. Dans une partie dans laquelle la couche SOI, SL, est entièrement formée par la pellicule de siliciure SF, I'adhérence inférieure entre la couche isolante enterrée BO (couche de SiC2) et la pellicule de siliciure SF entraîne une
exfoliation de la pellicule de siliciure SF, qui forme une poussière con-
ductrice. Si la poussière conductrice reste sur le dispositif à semicon-
ducteur, elle affectera défavorablement les caractéristiques de fonction-
nement du dispositif à semiconducteur. Si la partie qui doit devenir une région de source/drain devient la pellicule de siliciure SF et s'exfolie, il
n'est pas possible d'obtenir les fonctions spécifiques du dispositif à se-
miconducteur.
Un premier aspect de la présente invention porte sur un procé-
dé de fabrication d'un dispositif à semiconducteur comprenant des pre-
mier et second transistors MOS formés sur un substrat semiconducteur, avec une pellicule de protection contre le siliciure formée dans une partie
dans laquelle la formation d'une pellicule de siliciure n'est pas souhaita-
ble dans le premier transistor MOS. Conformément à la présente inven-
tion, le procédé de fabrication d'un dispositif à semiconducteur comprend les étapes suivantes: (a) on forme une première pellicule d'oxyde de grille et une première électrode de grille l'une sur l'autre, dans cet ordre, dans une région dans laquelle le premier transistor MOS est formé sur
une surface principale du substrat semiconducteur, et une seconde pelli-
cule d'oxyde de grille et une seconde électrode de grille l'une sur l'autre, dans cet ordre, dans une région dans laquelle le second transistor MOS
est formé; (b) on implante des ions d'impureté d'un premier type de con-
ductivité dans le substrat semiconducteur, en utilisant à titre de masques les première et seconde électrodes de grille, pour former une première
région de semiconducteur du premier type de conductivité avec une con-
centration relativement faible, d'une manière auto-alignée, dans la sur-
face du substrat semiconducteur à l'extérieur de surfaces latérales des première et seconde électrodes de grille; (c) on forme une pellicule d'oxyde pour recouvrir les première et seconde électrodes de grille et la surface du substrat semiconducteur; (d) on implante des ions d'impureté du premier type de conductivité à partir d'une position située au-dessus de la pellicule d'oxyde, en utilisant à titre de masques les première et
seconde électrodes de grille et la pellicule d'oxyde formée sur les surfa-
ces latérales des première et seconde électrodes de grille, pour former une seconde région de semiconducteur du premier type de conductivité avec une concentration relativement élevée, d'une manière auto-alignée,
dans la surface du substrat semiconducteur comprenant la première ré-
gion de semiconducteur; (e) on forme sélectivement un masque de ma-
tière de réserve s'étendant à partir du sommet de la première électrode de grille jusqu'au sommet de la pellicule d'oxyde au voisinage extérieur de la surface latérale de la première électrode de grille; et (f) on attaque la pellicule d'oxyde qui n'est pas recouverte par le masque de matière de réserve, de façon que la pellicule d'oxyde se trouvant sous le masque de matière de réserve soit laissée sous la forme de la pellicule de protection contre le siliciure, et que la pellicule d'oxyde sur les surfaces latérales de la seconde électrode de grille et de la seconde pellicule d'oxyde de grille
soit laissée sous la forme d'une pellicule d'oxyde de paroi latérale.
De préférence, selon un second aspect, I'étape (f) comprend les étapes suivantes: (f-1) on réduit l'épaisseur de la pellicule d'oxyde
qui n'est pas recouverte par le masque de matière de réserve, par atta-
que anisotrope par voie sèche, et (f-2) on enlève par attaque par voie
humide la pellicule d'oxyde amincie.
Un troisième aspect de la présente invention porte sur un pro-
cédé de fabrication d'un dispositif à semiconducteur ayant des premier et second transistors MOS formés sur un substrat semiconducteur, avec une pellicule de protection contre le siliciure formée dans une partie dans laquelle la formation d'une pellicule de siliciure est indésirable dans le
premier transistor MOS. Le procédé de fabrication d'un dispositif à semi-
conducteur comprend les étapes suivantes: (a) on forme une première pellicule d'oxyde de grille et une première électrode de grille l'une sur l'autre, dans cet ordre, sur une région dans laquelle le premier transistor MOS est formé sur une surface principale du substrat semiconducteur, et une seconde pellicule d'oxyde de grille et une seconde électrode de grille l'une sur l'autre, dans cet ordre, dans une région dans laquelle le second
transistor MOS est formé; (b) on implante des ions d'impureté d'un pre-
mier type de conductivité dans le substrat semiconducteur, en utilisant à
titre de masques les première et seconde électrodes de grille, pour for-
mer une première région de semiconducteur du premier type de conducti-
vité avec une concentration relativement faible, d'une manière auto-
alignée, dans la surface du substrat semiconducteur à l'extérieur de sur-
faces latérales des première et seconde électrodes de grille; (c) on forme une première pellicule d'oxyde pour recouvrir les première et seconde
électrodes de grille et la surface du substrat semiconducteur; (d) on ré-
duit l'épaisseur de la première pellicule d'oxyde par attaque anisotrope
par voie sèche, pour former une première pellicule d'oxyde de paroi laté-
rale sur les surfaces latérales de la première électrode de grille et de la première pellicule d'oxyde de grille, et pour former une seconde pellicule
d'oxyde de paroi latérale sur les surfaces latérales de la seconde élec-
trode de grille et de la seconde pellicule d'oxyde de grille; (e) avant ou après l'étape (d), on implante des ions d'impureté du premier type de
conductivité, à partir d'une position située au-dessus de la première pel-
licule d'oxyde, pour former une seconde région de semiconducteur du premier type de conductivité avec une concentration relativement élevée, d'une manière auto-alignée, dans la surface du substrat semiconducteur
comprenant la première région de semiconducteur; (f) on forme une se-
conde pellicule d'oxyde sur la première pellicule d'oxyde amincie; (g) on forme sélectivement un masque de matière de réserve s'étendant à partir
du sommet de la première électrode de grille jusqu'au sommet de la se-
conde pellicule d'oxyde au voisinage extérieur de la surface latérale de la première électrode de grille; et (h) on enlève la seconde pellicule d'oxyde
qui n'est pas recouverte par le masque de matière de réserve et la pre-
mière pellicule d'oxyde amincie, sous la seconde pellicule d'oxyde, en procédant par attaque, et on forme la pellicule de protection contre le siliciure avec la seconde pellicule d'oxyde sous le masque de matière de réserve.
De préférence, selon un quatrième aspect, I'étape (e) est ef-
fectuée avant l'étape (d), et l'étape (e) comprend l'étape d'implantation d'ions d'impureté du premier type de conductivité, en utilisant à titre de
masques les première et seconde électrodes de grille et la première pel-
licule d'oxyde formée sur les surfaces latérales des première et seconde électrodes de grille.
De préférence, selon un cinquième aspect, I'étape (e) est ef-
fectuée après l'étape (d), et l'étape (e) comprend l'étape d'implantation d'ions d'impureté du premier type de conductivité, en utilisant à titre de masques les première et seconde électrodes de grille et les première et
seconde pellicules d'oxyde de paroi latérale.
De préférence, selon un sixième aspect, l'étape (h) comprend les étapes suivantes: (h-1) on réduit l'épaisseur de la seconde pellicule d'oxyde, au moins dans la partie qui n'est pas recouverte par le masque
de matière de réserve, en procédant par attaque anisotrope par voie sè-
che, et (h-2) on enlève par attaque par voie humide la seconde pellicule d'oxyde amincie et la première pellicule d'oxyde amincie sous la seconde
pellicule d'oxyde.
De préférence, selon un septième aspect, le substrat semicon-
ducteur est un substrat SOI comprenant une couche SOI formée sur un
substrat isolant.
Conformément au procédé de fabrication d'un dispositif à semi-
conducteur du premier aspect de la présente invention, une pellicule de protection contre le siliciure et une pellicule d'oxyde pour permettre à la première région de semiconducteur de rester sous la forme d'une région de drain faiblement dopé, sont formées en appliquant un seul processus
d'attaque à une pellicule d'oxyde qui est formée en commun, et une se-
conde région de semiconducteur formant une région de source/drain est formée par une implantation ionique à travers la pellicule d'oxyde. Ceci simplifie le processus de fabrication et réduit le coût de fabrication, et réduit donc le nombre de fois que la surface du substrat semiconducteur est enlevée par attaque en excès. Ceci évite une réduction excessive de l'épaisseur de la seconde région de semiconducteur qui existe dans la surface du substrat semiconducteur aux voisinages des parties de bord de la pellicule de protection contre le siliciure et de la pellicule d'oxyde de paroi latérale, procurant ainsi un dispositif à semiconducteur qui évite l'apparition de défauts dûs a la réduction de l'épaisseur de la seconde région de semiconducteur. En outre, le fait d'accomplir l'implantation d'impureté à travers la pellicule d'oxyde évite que la surface du substrat
semiconducteur ne soit endommagée par l'implantation.
Conformément au procédé de fabrication d'un dispositif à semi- conducteur du second aspect de la présente invention, la pellicule d'oxyde avec une épaisseur réduite est enlevée par une attaque par voie humide ayant un rapport de sélectivité élevé vis-à-vis du matériau du substrat semiconducteur, de façon que la vitesse d'attaque en excès de la surface du substrat semiconducteur soit faible. Ceci empêche encore davantage la réduction excessive de l'épaisseur de la seconde région de
semiconducteur dans la surface du substrat semiconducteur aux voisina-
ges des parties de bord de la pellicule de protection contre le siliciure et
de la pellicule d'oxyde de paroi latérale.
Conformément au procédé de fabrication d'un dispositif à semi-
conducteur du troisième aspect de la présente invention, bien que la première pellicule d'oxyde destinée à permettre a la première région de semiconducteur de rester sous la forme d'une région de drain faiblement dopé et la pellicule de protection contre le siliciure soient formées dans
des étapes de processus séparées, la surface du substrat semiconduc-
teur est soumise une seule fois à une opération d'attaque. Ceci réduit le nombre de fois que la surface du substrat semiconducteur est enlevée par attaque en excès, ce qui évite une réduction excessive de l'épaisseur du substrat semiconducteur. Ceci évite une réduction excessive de I'épaisseur de la seconde région de semiconducteur qui existe dans la surface du substrat semiconducteur aux voisinages des parties de bord de la pellicule de protection contre le siliciure et des première et seconde
pellicules d'oxyde de paroi latérale, procurant ainsi un dispositif à semi-
conducteur qui évite l'apparition de défauts dûs à la réduction de l'épais-
seur de la seconde région de semiconducteur. En outre, le fait d'effectuer l'implantation d'impureté à travers la première pellicule d'oxyde empêche
que la surface du substrat semiconducteur ne soit endommagée par l'im-
plantation. En outre, le fait de former dans des étapes de processus sé-
parées la première pellicule d'oxyde pour permettre à la première région
de semiconducteur de rester sous la forme d'une région de drain faible-
ment dopé, et la pellicule de protection contre le siliciure, procure un procédé de fabrication qui convient pour un dispositif à semiconducteur
dans lequel les deux pellicules ont des épaisseurs différentes.
Conformément au procédé de fabrication d'un dispositif à semi-
conducteur du quatrième aspect de la présente invention, du fait que des ions d'impureté du premier type de conductivité ne sont pas implantés dans la première région de semiconducteur se trouvant au-dessous de la première pellicule d'oxyde formée sur les côtés des première et seconde
électrodes de grille, la région forme une région de drain faiblement dopé.
Les ions d'impureté du premier type de conductivité sont implantés en outre dans la partie restante de la première région de semiconducteur,
pour former une région de source/drain.
Conformément au procédé de fabrication d'un dispositif à semi-
conducteur du cinquième aspect de la présente invention, des ions d'im-
pureté du premier type de conductivité ne sont pas implantés dans la première région de semiconducteur se trouvant au-dessous des première et seconde pellicules d'oxyde de paroi latérale, de façon que la région
forme une région de drain faiblement dopé. Les ions d'impureté du pre-
mier type de conductivité sont en outre implantés dans la partie restante de la première région de semiconducteur pour former une région de source/drain. De plus, I'implantation des ions d'impureté du premier type de conductivité dans la première région de semiconducteur à travers la première pellicule d'oxyde ayant une épaisseur réduite, permet d'utiliser
une plus faible énergie d'implantation.
Conformément au procédé de fabrication d'un dispositif à semi-
conducteur du sixième aspect de la présente invention, la seconde pelli-
cule d'oxyde avec une épaisseur réduite et la première pellicule d'oxyde avec une épaisseur réduite se trouvant sous la première pellicule d'oxyde, sont enlevées par une attaque par voie humide ayant un rapport de sélectivité élevé vis-à-vis du matériau du substrat semiconducteur, de
façon que la vitesse d'attaque en excès de la surface du substrat semi-
conducteur soit faible. Ceci évite encore davantage la réduction exces-
sive de l'épaisseur de la seconde région de semiconducteur dans la sur-
face du substrat semiconducteur aux voisinages des parties de bord de la
pellicule de protection contre le siliciure et de la pellicule d'oxyde de pa-
roi latérale.
Conformément au procédé de fabrication d'un dispositif à semi-
conducteur du septième aspect de la présente invention, une réduction excessive de l'épaisseur de la couche SOI est évitée dans un dispositif à semiconducteur ayant des premier et second transistors MOS formés sur un substrat SOI. La possibilité que la couche SOI devienne entièrement une pellicule de siliciure dans le processus de formation de siliciure est
donc réduite. Ceci évite le phénomène selon lequel la pellicule de sili-
ciure s'exfolie pour former une poussière conductrice, ce qui empêche unedégradation des caractéristiques de fonctionnement du dispositif à semiconducteur du fait de la présence de la poussière conductrice, et empêche également une dégradation de fonctions correspondant à un dispositif à semiconducteur qui se produit lorsque la pellicule de siliciure
se détache.
La présente invention a été faite pour résoudre les problèmes indiqués ci-dessus, et un but de l'invention est de procurer un procédé de fabrication pour un dispositif à semiconducteur ayant une pellicule de protection contre le siliciure qui évite des problèmes occasionnés par une attaque en excès dans la formation de la pellicule de protection contre le
siliciure.
Ces buts, caractéristiques, aspects et avantages de la présente
invention, ainsi que d'autres, ressortiront davantage de la description
détaillée qui suit de la présente invention, a lire en se référant conjoin-
tement aux dessins annexés, dans lesquels: Les figures 1 à 5 sont des schémas montrant un procédé de fabrication d'un dispositif à semiconducteur conforme à un premier mode
de réalisation préféré de la présente invention.
Les figures 6 et 7 sont des schémas montrant une modification du procédé de fabrication d'un dispositif à semiconducteur du premier
mode de réalisation préféré de la présente invention.
Les figures 8 à 13 sont des schémas montrant un procédé de fabrication d'un dispositif à semiconducteur conforme à un second mode
de réalisation préféré de la présente invention.
Les figures 14 et 15 sont des schémas montrant une modifica-
tion du procédé de fabrication d'un dispositif à semiconducteur conforme
au second mode de réalisation préféré de la présente invention.
Les figures 16 et 17 sont des schémas illustrant le processus de formation de siliciure auto-aligné dans la fabrication d'un transistor MOS. La figure 18 est un schéma pour l'explication d'une utilisation
de la pellicule de protection contre le siliciure.
Les figures 19 et 20 sont des schémas pour la description d'un
problème de la pellicule de siliciure.
Les figures 21 et 22 sont des vues en plan pour la description
du fonctionnement de la pellicule de protection contre le siliciure.
La figure 23 est un schéma illustrant un problème de la pelli-
cule de protection contre le siliciure.
A. Premier mode de réalisation préféré A-1. Procédé de fabrication
Pour un premier mode de réalisation préféré de la présente in-
vention, on va maintenant décrire un procédé de fabrication d'un disposi-
tif à semiconducteur 100 ayant un transistor MOS qui exige une pellicule de protection contre le siliciure, en se référant aux figures 1 à 5 qui
montrent le processus de fabrication, dans l'ordre.
Premièrement, à l'étape de processus qui est représentée sur la figure 1, on prépare un substrat SOI 10, en formant séquentiellement sur un substrat en silicium 1 une couche isolante enterrée 2 et une couche SOI 3. Ensuite, on forme sélectivement des pellicules d'oxyde de grille 5 et 5A et des électrodes de grille 6 et 6A, respectivement dans la région de protection PR dans laquelle est formé un transistor MOS exigeant une pellicule de protection contre le siliciure, et dans la région ordinaire OR dans laquelle est formé un transistor MOS n'exigeant pas de pellicule de protection contre le siliciure. On introduit ensuite des impuretés de type N (par exemple As) dans la couche SOI 3, par une implantation ionique,
en utilisant à titre de masques les électrodes de grille 6 et 6A, pour for-
mer une région de drain faiblement dopé 4 (une première région de semi-
conducteur), d'une manière auto-alignée, dans la surface de la couche
SOI 3. La couche SOI 3 contient des impuretés de type P qui ont été in-
troduites précédemment avec une concentration relativement faible.
Ensuite, à l'étape de processus qui est représentée sur la fi-
gure 2, on forme une pellicule d'oxyde de silicium 8 sur la totalité de la région de protection PR et de la région ordinaire OR. On introduit ensuite des impuretés de type N (par exemple As) par une implantation ionique, à partir d'une position située au-dessus de la pellicule d'oxyde de silicium 8, à travers la pellicule d'oxyde de silicium 8, pour former une région de source/drain 7 (une seconde région de semiconducteur), d'une manière
auto-alignée, dans la surface de la couche SOI 3.
Il est nécessaire de prendre en considération l'épaisseur des
électrodes de grille 6 et 6A et l'épaisseur de la pellicule d'oxyde de sili-
* cium 8, de façon que les impuretés ne soient pas implantées dans la
couche SOI 3 au-dessous des électrodes de grille 6 et 6A et dans la par-
tie dans laquelle la région de drain faiblement dopé 4 doit rester. Lors-
qu'on utilise par exemple de l'arsenic (As) pour les impuretés, et l'énergie d'implantation est de 80 keV, alors l'épaisseur des électrodes de grille 6 et 6A est fixée à environ 200 nm, et l'épaisseur de la pellicule d'oxyde de
silicium 8 est fixée à environ 50 nm.
Avec ces épaisseurs, si on utilise du fluorure de bore (BF2) à titre d'impuretés (au moment de la formation d'un transistor MOS de type
P), l'énergie d'implantation est d'environ 60 keV.
Par conséquent, l'application d'une implantation ionique à tra-
vers la pellicule d'oxyde de silicium 8 évite que la surface de la couche
SOI 3 ne soit endommagée par l'implantation.
Ensuite, à l'étape de processus qui est représentée sur la fi-
gure 3, on forme sélectivement un masque de matière de réserve R1 sur une partie prédéterminée de la pellicule d'oxyde de silicium 8, dans la région de protection PR. On forme le masque de matière de réserve R1
de façon à recouvrir la partie dans laquelle la pellicule d'oxyde de sili-
cium 8 doit être laissée à titre de pellicule de protection contre le sili-
ciure. Sur la figure 3, le masque est formé sur l'électrode de grille 6 et une partie de la région de source/drain 7 au voisinage de l'électrode de
grille 6.
Ensuite, à l'étape de processus qui est représentée sur la fi-
gure 4, on enlève la pellicule d'oxyde de silicium 8 par une attaque par
voie sèche, sauf dans la partie qui est recouverte par le masque de ma-
tière de réserve R1. Dans cette étape de processus, on forme une pelli-
cule de protection contre le siliciure 9 sur l'électrode de grille 6 et sur la région de source/drain 7 au voisinage de l'électrode de grille 6, et on forme une pellicule d'oxyde de paroi latérale 11A sur les deux côtés de
l'électrode de grille 6A et de la pellicule d'oxyde de grille 5A.
Ensuite, après l'enlèvement du masque de matière de réserve R1, on forme sur la totalité de la surface une pellicule de métal, par
exemple en cobalt (Co), par pulvérisation cathodique jusqu'à une épais-
seur d'environ 10 nm. Ensuite, on applique un traitement thermique dans une condition de température de 400 à 500 C pendant 30 à 120 s, pour
faire en sorte que la partie dans laquelle la pellicule de métal et la cou-
che de silicium sont en contact réagisse pour former une pellicule de sili-
ciure. Ensuite, on enlève la partie restante qui n'a pas réagi, en procé-
dant par attaque par voie humide, et on effectue un traitement thermique dans une condition de température de 800 à 900 C pendant 30 à 120 s, pour obtenir le dispositif a semiconducteur 100 ayant une pellicule de siliciure 12 formée d'une manière auto-alignée seulement sur la surface à nu de la région de source/drain 7 et sur la surface à nu de l'électrode de
grille 6A, comme représenté sur la figure 5.
La pellicule de siliciure 12 peut être formée par un siliciure quelconque, comme le siliciure de titane (TiSi2), le siliciure de nickel (NiSi2), le siliciure de tungstène (WSi2), etc. A-2. Fonctions et effets caractéristiques Conformément au premier mode de réalisation préféré de la présente invention, comme expliqué ci-dessus, la pellicule de protection contre le siliciure 9 dans la région de protection PR et la pellicule d'oxyde de paroi latérale 11A dans la région ordinaire sont formées en appliquant un seul processus d'attaque à la pellicule d'oxyde de silicium 8 qui est formée en commun. Ceci réduit le nombre de fois que la surface de la couche SOI 3 est enlevée par attaque en excès, pour éviter que I'épaisseur de la couche SOI 3 ne soit excessivement diminuée, ce qui
réduit la possibilité que la couche SOI 3 devienne entièrement une pelli-
cule de siliciure dans le processus de formation de siliciure. Ceci évite le phénomène selon lequel la pellicule de siliciure 12 s'exfolie pour former
une poussière conductrice, ce qui évite que les caractéristiques de fonc-
tionnement du dispositif à semiconducteur ne soient dégradées par la
présence de la poussière conductrice, et évite également que les fonc-
tions du dispositif à semiconducteur ne soient dégradées à cause de
l'exfoliation de la pellicule de siliciure 12. En outre, du fait que l'implan-
tation de source/drain est effectuée à travers la pellicule d'oxyde de sili-
cium 8, la surface de la couche SOl 3 est protégée contre l'endommage-
ment occasionné par l'implantation.
Le fait de former la pellicule de protection contre le siliciure 9 et la pellicule d'oxyde de paroi latérale 11A à partir de la pellicule d'oxyde de silicium 8 commune et d'effectuer l'implantation de
source/drain à travers la pellicule d'oxyde de silicium 8 a également l'ef-
fet de simplifier le processus de fabrication, en plus des fonctions et ef-
fets décrits ci-dessus.
Par exemple, le brevet des E.U.A. n 5 585 299 montre une structure dans laquelle une pellicule de protection contre le siliciure et
une pellicule d'oxyde de paroi latérale sont formées à partir d'une pelli-
cule d'oxyde de silicium commune. Cependant, d'après ce document, l'implantation de source/drain dans la région de protection est effectuée après que la pellicule de protection contre le siliciure a été complètement
retirée de la position située sur le transistor MOS dans la région de pro-
tection, après l'achèvement du processus de formation de siliciure auto-
aligné. Ceci exige le processus, techniquement difficile, consistant à en-
lever complètement la pellicule de protection contre le siliciure. Ceci
complique le processus de fabrication et endommage la surface de la ré-
gion de source/drain par attaque en excès. Au contraire, dans l'invention, on ne rencontre pas un tel problème, du fait qu'il n'est pas nécessaire
d'enlever la pellicule de protection contre le siliciure dans la position si-
tuée sur le transistor MOS dans la région de protection.
Il n'est pas suffisant d'effectuer seulement une attaque par voie
sèche pour enlever complètement la pellicule de protection contre le sili-
ciure, y compris celle qui se trouve sur les côtés de l'électrode de grille.
Ceci exige une attaque par voie humide, et l'accomplissement d'une atta-
que par voie humide pendant un temps relativement long. Cependant, l'application d'une attaque par voie humide pendant un temps long peut également enlever la pellicule d'oxyde de grille du transistor MOS, en détruisant ainsi le transistor MOS. La présente invention est exempte
d'un tel problème.
Les brevets des E.U.A. n 5 262 344 et 5 021 853 montrent une structure dans laquelle une pellicule de protection contre le siliciure et
une pellicule d'oxyde de paroi latérale sont formées à partir d'une pelli-
cule d'oxyde de silicium commune. Cependant, une implantation de source/drain est effectuée par une implantation ionique en utilisant l'électrode de grille à titre de masque, avant de former la pellicule
d'oxyde de silicium. Ceci ne peut pas éviter l'endommagement que l'im-
plantation occasionne dans la surface du substrat. En outre, contraire-
ment à la présente invention, la région de source/drain est formée en uti-
lisant l'électrode de grille à titre de masque, sans former une région de
drain faiblement dopé.
A-3. Modification
Le premier mode de réalisation préféré de la présente inven-
tion, décrit ci-dessus, a montré un exemple dans lequel le masque de matière de réserve R1 est formé sélectivement sur une certaine partie de la pellicule d'oxyde de silicium 8 dans la région de protection PR, à l'étape de processus qui est représentée sur la figure 3, et ensuite la pellicule d'oxyde de silicium 8 est enlevée sauf dans la partie recouverte par le masque de matière de réserve R1, par une opération d'attaque par voie sèche à l'étape de processus qui est représentée sur la figure 4. On peut cependant adopter le procédé suivant, dans le but d'éviter que la
surface de la couche SOI 3 ne soit attaquée de façon excessive.
Ainsi, à la suite de l'étape de processus qui est représentée sur
la figure 3, on enlève la pellicule d'oxyde de silicium 8 jusqu'à une cer-
taine épaisseur, sauf dans la partie qui est recouverte par le masque de matière de réserve R1, par une opération d'attaque par voie sèche, comme représenté sur la figure 6. Dans ce cas, on donne à la pellicule
d'oxyde de silicium 8 une épaisseur d'environ 20 nm sur la couche SOI 3.
Ensuite, a l'étape de processus qui est représentée sur la fi-
gure 7, on enlève complètement par attaque par voie humide la pellicule d'oxyde de silicium 8 restante. Du fait que l'attaque par voie humide a un rapport de sélectivité élevé vis-à-vis du silicium, la vitesse d'attaque en
excès sur la surface de la couche SOI 3 est faible, ce qui empêche en-
core davantage la réduction excessive de l'épaisseur de la couche SOI 3.
Ceci réduit encore davantage la possibilité que la couche SOI 3 devienne entièrement une pellicule de siliciure dans le processus de formation de siliciure. Du fait que l'attaque par voie humide est isotrope, la pellicule de protection contre le siliciure 9 est quelque peu enlevée dans la partie
qui n'est pas recouverte par le masque de matière de réserve R1, c'est-à-
dire la partie de bord 91, et par conséquent la surface de la partie de bord 91 prend une configuration présentant une pente progressive, dans
la direction de coupe verticale. Il en est de même pour la forme de sur-
face de la pellicule d'oxyde de paroi latérale 11A dans le transistor MOS
dans la région ordinaire OR. On peut dire que ceci est une caractéristi-
que de l'application de cette modification.
B. Second mode de réalisation préféré B-1. Procédé de fabrication Le premier mode de réalisation préféré que l'on a décrit en se référant aux figures 1 à 5 a montré un exemple dans lequel la pellicule de protection contre le siliciure 9 et la pellicule d'oxyde de paroi latérale 11A sont formées à partir de la pellicule d'oxyde de silicium 8 commune, et une implantation de source/drain est effectuée à travers la pellicule d'oxyde de silicium 8. Pour réduire le nombre de fois qu'une attaque en excès est effectuée, on peut adopter le procédé de fabrication suivant,
qu'on décrira en se référant aux figures 8 à 13.
Premièrement, à l'étape de processus qui est représentée sur la figure 8, on prépare le substrat SOI 10 en formant successivement la couche isolante enterrée 2 et la couche SOI 3 sur le substrat en silicium 1. On forme ensuite sélectivement les pellicules d'oxyde de grille 5 et 5A
et les électrodes de grille 6 et 6A, respectivement dans la région de pro-
tection PR dans laquelle est formé un transistor MOS exigeant une pelli-
cule de protection contre le siliciure, et dans la région ordinaire OR dans
laquelle est formé un transistor MOS n'exigeant pas de pellicule de pro-
tection contre le siliciure, et on introduit des impuretés de type N (par
exemple As) par une implantation ionique dans la couche SOI 3, en utili-
sant à titre de masques les électrodes de grille 6 et 6A, pour former la
région de drain faiblement dopé 4 (la première région de semiconduc-
teur), d'une manière auto-alignée, dans la surface de la couche SOI 3. La couche SOI 3 contient des impuretés de type P qui sont introduites avec
une concentration relativement faible.
Ensuite, a l'étape de processus qui est représentée sur la fi-
gure 9, on forme une pellicule d'oxyde de silicium 15 (une première pelli-
cule d'oxyde de silicium) sur la totalité de la région de protection PR et de la région ordinaire OR. On introduit ensuite des impuretés de type N (par exemple As), à partir d'une position située au-dessus de la pellicule d'oxyde de silicium 15, à travers la pellicule d'oxyde de silicium 15, par
une implantation ionique, pour former la région de source/drain 7 (la se-
conde région de semiconducteur), d'une manière auto-alignée, dans la
surface de la couche SOI 3.
Il est nécessaire de prendre en considération l'épaisseur des
électrodes de grille 6 et 6A et l'épaisseur de la pellicule d'oxyde de sili-
cium 15, de façon que des impuretés ne soient pas implantées dans la couche SOI 3 au-dessous des électrodes de grille 6 et 6A, et dans la
partie dans laquelle la région de drain faiblement dopé 4 doit rester.
Lorsqu'on utilise par exemple de l'arsenic (As) pour les impuretés, et l'énergie d'implantation est de 80 keV, on fixe l'épaisseur des électrodes de grille 6 et 6A à environ 200 nm, et on fixe l'épaisseur de la pellicule
d'oxyde de silicium 15 à environ 50 nm.
Avec ces épaisseurs, si on utilise du fluorure de bore (BF2) à titre d'impuretés (au moment de la formation d'un transistor MOS de type
P), I'énergie d'implantation est d'environ 60 keV.
Par conséquent, I'application d'une implantation ionique à tra-
vers la pellicule d'oxyde de silicium 15 évite que la surface de la couche
SOI 3 ne soit endommagée par l'implantation.
Ensuite, comme représenté sur la figure 10, on enlève la pelli-
cule d'oxyde de silicium 15 jusqu'à une certaine épaisseur, par une atta-
que par voie sèche. Dans ce cas, on fixe l'épaisseur de la pellicule d'oxyde de silicium 15 à environ 20 nm sur la couche SOI 3. Cette étape de processus forme une pellicule d'oxyde de paroi latérale 21A sur les deux côtés de l'électrode de grille 6A et de la pellicule d'oxyde de grille A, et une pellicule d'oxyde de paroi latérale 21 sur les deux côtés de l'électrode de grille 6 et de la pellicule d'oxyde de grille 5. On laisse la pellicule d'oxyde de silicium 15 avec une épaisseur de 20 nm sur les
surfaces supérieures des électrodes de grille 6 et 6A.
Ensuite, à l'étape de processus qui est représentée sur la fi-
gure 11, on forme sur la totalité de la surface une pellicule d'oxyde de
silicium 16 (une seconde pellicule d'oxyde de silicium), et on forme sé-
lectivement un masque de matière de réserve R2 sur une certaine partie
de la pellicule d'oxyde de silicium 16 dans la région de protection PR.
L'épaisseur de la pellicule d'oxyde de silicium 16 est par exemple d'envi-
ron 100 nm.
On forme le masque de matière de réserve R2 de façon à re-
couvrir la pellicule d'oxyde de silicium 16 dans la partie dans laquelle elle doit être laissée à titre de pellicule de protection contre le siliciure. Sur la figure 11, le masque est formé sur l'électrode de grille 6 et la région de
source/drain 7 au voisinage de l'électrode de grille 6.
Ensuite, à l'étape de processus qui est représentée sur la fi-
gure 12, on enlève la pellicule d'oxyde de silicium 16 et la pellicule d'oxyde de silicium 15 se trouvant sous elle, par une attaque par voie sèche, sauf dans la partie qui est recouverte par le masque de matière de réserve R2. Ce processus forme une pellicule de protection contre le siliciure, 17, sur l'électrode de grille 6 et la région de source/drain 7 au
voisinage de l'électrode de grille 6, et une pellicule d'oxyde de paroi laté-
rale 22 sur les deux côtés de l'électrode de grille 6A et de la pellicule
d'oxyde de grille 5A.
Ensuite, après l'enlèvement du masque de matière de réserve R2, à l'étape de processus qui est représentée sur la figure 13, on forme une pellicule de siliciure 12, par exemple un siliciure de cobalt, d'une manière auto-alignée, seulement sur la surface à nu de la région de source/drain 7 et sur la surface à nu de l'électrode de grille 6A, par la
technologie de siliciure auto-aligné, pour obtenir un dispositif à semicon-
ducteur 200. On forme la pellicule de siliciure 12 par le même procédé que dans le premier mode de réalisation préféré, dont on ne répétera pas
la description.
Bien que la description ci-dessus ait montré un exemple dans
lequel une implantation ionique est effectuée à partir d'une région située au-dessus de la pellicule d'oxyde de silicium 15, à l'étape de processus qui est représentée sur la figure 9, pour former la région de source/drain
7, I'implantation de source/drain peut être effectuée a l'étape de proces-
sus qui est représentée sur la figure 10.
Autrement dit, après avoir enlevé la pellicule d'oxyde de sili-
cium 15 jusqu'à une certaine épaisseur, par une attaque par voie sèche, on peut appliquer l'implantation de source/drain a travers la pellicule d'oxyde de silicium 15 amincie. Dans ce cas, du fait que la pellicule d'oxyde de paroi latérale 21A est formée sur les deux côtés de l'électrode de grille 6A et de la pellicule d'oxyde de grille 5A, et que la pellicule d'oxyde de paroi latérale 21 est formée sur les deux côtés de l'électrode de grille 6 et de la pellicule d'oxyde de grille 5, des impuretés de type N ne sont pas implantées de façon supplémentaire sous les pellicules d'oxyde de paroi latérale 21 et 21A, ce qui permet de laisser la région de
drain faiblement dopé 4.
Du fait que la pellicule d'oxyde de silicium 15 a une épaisseur d'environ 20 nm, I'énergie d'implantation peut être d'environ 40 à 50 keV lorsqu'on utilise de l'arsenic (As) à titre d'impuretés. Même si la pellicule d'oxyde de silicium 15 est mince, comme dans ce cas, elle a pour effet d'empêcher que la surface de la couche SOI 3 ne soit endommagee par l'implantation. B-2. Fonctions et effets caractéristiques
Comme décrit jusqu'à présent, dans le second mode de réalisa-
tion préféré de l'invention, la pellicule d'oxyde de silicium 15 pour laisser la région de drain faiblement dopé 4, et la pellicule de protection contre
le siliciure 17, sont formées à des étapes de processus séparées. Ce-
pendant, du fait que la surface de la couche SOI 3 est soumise à une attaque une seule fois, la surface de la couche SOI 3 est enlevée par attaque en excès un nombre de fois réduit. Ceci évite que l'épaisseur de la couche SOI 3 ne soit excessivement réduite, ce qui réduit la possibilité que la couche SOI 3 devienne entièrement une pellicule de siliciure dans le processus de formation de siliciure. Par conséquent, la pellicule de siliciure 12 ne peut pas s'exfolier pour former une poussière conductrice, ce qui évite une dégradation des caractéristiques de fonctionnement du
dispositif à semiconducteur à cause de la présence de la poussière con-
ductrice, et évite également une dégradation de fonctions d'un dispositif
à semiconducteur à cause de l'exfoliation de la pellicule de siliciure 12.
Le fait d'appliquer l'implantation de source/drain à travers la pellicule d'oxyde de silicium 15 évite que la surface de la couche SOI 3 ne soit
endommagée par l'implantation.
Du fait que la pellicule d'oxyde de silicium 15 pour laisser la région de drain faiblement dopé 4 et la pellicule de protection contre le
siliciure 17 sont formées à des étapes de processus séparées, ce procé-
dé convient pour des processus dans lesquels les deux pellicules doivent avoir des épaisseurs différentes. Par exemple, il est nécessaire d'ajuster la longueur de la région de drain faiblement dopé 4 dans la direction du plan, dans le but d'ajuster des caractéristiques électriques du transistor
MOS, comme la tension de claquage source/drain. L'obtention d'une lon-
gueur désirée exige que la pellicule d'oxyde de silicium 15 ait une épais-
seur inférieure à l'épaisseur exigée pour la pellicule de protection contre
le siliciure 17. La présente invention convient pour un tel cas.
Dans le cas ou l'implantation de source/drain est effectuée après la formation des pellicules d'oxyde de paroi latérale 21 et 21A, il est possible d'ajuster la longueur de la région de drain faiblement dopé 4, dans la direction du plan, en ajustant l'épaisseur des pellicules
d'oxyde de paroi latérale 21 et 21A.
B-3. Modification Le second mode de réalisation préféré de la présente invention, décrit ci-dessus, a montré un exemple dans lequel le masque de matière
de réserve R2 est formé sélectivement sur une certaine partie de la pelli-
cule d'oxyde de silicium 16 dans la région de protection PR, à l'étape de processus qui est représentée sur la figure 11, et ensuite la pellicule d'oxyde de silicium 16 est enlevée, par une attaque par voie sèche, sauf dans la partie recouverte par le masque de matière de réserve R2, à
l'étape de processus qui est représentée sur la figure 12. On peut cepen-
dant utiliser le procédé suivant, dans le but d'éviter une attaque en excès
de la surface de la couche SOI 3.
Ainsi, àa la suite de l'étape de processus représentée sur la fi-
gure 11, on enlève la pellicule d'oxyde de silicium 16 jusqu'à une cer-
taine épaisseur, sauf dans la partie recouverte par le masque de matière de réserve R2, par une attaque par voie sèche, comme représenté sur la
figure 14. Dans ce cas, on fixe l'épaisseur de la pellicule d'oxyde de sili-
cium 16 à environ 20 nm sur la pellicule d'oxyde de silicium 15.
Ensuite, à l'étape de processus qui est représentée sur la fi-
gure 15, on enlève complètement les pellicules d'oxyde de silicium 16 et , par attaque par voie humide. Du fait que l'attaque par voie humide a un rapport de sélectivité élevé vis-à-vis du silicium, la vitesse d'attaque en excès sur la surface de la couche SOI 3 est faible, ce qui évite encore davantage la réduction excessive de l'épaisseur de la couche SOI 3. Ceci réduit davantage la possibilité que la couche SOI 3 devienne entièrement
une pellicule de siliciure dans le processus de formation de siliciure.
Du fait que l'attaque par voie humide est isotrope, la partie qui
n'est pas recouverte par le masque de matière de réserve R2, ou la par-
tie de bord 171 de la pellicule de protection contre le siliciure 17, et la partie de bord 151 de la pellicule d'oxyde de silicium 15, sont quelque peu enlevées, et par conséquent les surfaces des parties de bord 171 et 151 prennent une configuration présentant une pente progressive dans la
direction de coupe verticale. Il en est de même pour la forme de la sur-
face de la pellicule d'oxyde de paroi latérale 22 dans le transistor MOS
dans la région ordinaire OR. On peut dire que ceci est une caractéristi-
que de l'application de cette modification. Les premier et second modes de réalisation préférés de la pré-
sente invention, décrits ci-dessus, ont montré seulement des exemples de formation de transistors MOS sur un substrat SOI. Cependant, il va
sans dire qu'on peut également appliquer la présente invention à la for-
mation de transistors MOS sur un substrat en silicium massif.
Bien que l'invention ait été décrite en détail, la description pré-
cédente est à tous égards illustrative et non limitative. On notera qu'il est possible d'envisager de nombreux autres changements et modifications,
sans sortir du cadre de l'invention.
Claims (7)
1. Procédé de fabrication d'un dispositif à semiconducteur com-
prenant des premier et second transistors MOS formés sur un substrat semiconducteur, avec une pellicule de protection contre le siliciure (9) formée dans une partie dans laquelle la formation d'une pellicule de sili-
ciure (12) n'est pas souhaitable dans le premier transistor MOS, caracté-
risé en ce qu'il comprend les étapes suivantes: (a) on forme une pre-
mière pellicule d'oxyde de grille (5) et une première électrode de grille (6) l'une sur l'autre, dans cet ordre, dans une région (PR) dans laquelle le premier transistor MOS est formé sur une surface principale du substrat semiconducteur, et une seconde pellicule d'oxyde de grille (5A) et une seconde électrode de grille (6A) I'une sur l'autre, dans cet ordre, dans une région (OR) dans laquelle le second transistor MOS est formé; (b) on implante des ions d'impureté d'un premier type de conductivité dans le substrat semiconducteur, en utilisant à titre de masques les première et
seconde électrodes de grille, pour former une première région de semi-
conducteur (4) du premier type de conductivité avec une concentration
relativement faible, d'une manière auto-alignee, dans la surface du subs-
trat semiconducteur à l'extérieur de surfaces latérales des première et seconde électrodes de grille; (c) on forme une pellicule d'oxyde (8) de
façon à recouvrir les première et seconde électrodes de grille et la sur-
face du substrat semiconducteur; (d) on implante des ions d'impureté du premier type de conductivité, à partir d'une position située au-dessus de
la pellicule d'oxyde, en utilisant à titre de masques les première et se-
conde électrodes de grille et la pellicule d'oxyde formée sur les surfaces latérales des première et seconde électrodes de grille, pour former une région de semiconducteur (7) du premier type de conductivité avec une concentration relativement élevée, d'une manière auto-alignée, dans la surface du substrat semiconducteur comprenant la première région de semiconducteur; (e) on forme sélectivement un masque de matière de réserve (R1) s'étendant à partir du sommet de la première électrode de grille jusqu'au sommet de la pellicule d'oxyde au voisinage extérieur de la surface latérale de la première électrode de grille; et (f) on attaque la pellicule d'oxyde qui n'est pas recouverte par le masque de matière de réserve, de façon que la pellicule d'oxyde se trouvant sous le masque de matière de réserve soit laissée sous la forme de la pellicule de protection contre le siliciure, et que la pellicule d'oxyde sur les surfaces latérales de la seconde électrode de grille et de la seconde pellicule d'oxyde de grille
soit laissée sous la forme d'une pellicule d'oxyde de paroi latérale (11A).
2. Procédé de fabrication d'un dispositif a semiconducteur selon la revendication 1, caractérisé en ce que l'étape (f) comprend les étapes suivantes: (f-1) on réduit l'épaisseur de la pellicule d'oxyde qui n'est pas recouverte par le masque de matière de réserve, par attaque anisotrope
par voie sèche, et (f-2) on enlève la pellicule d'oxyde amincie, par atta-
que par voie humide.
3. Procédé de fabrication d'un dispositif à semiconducteur
ayant des premier et second transistors MOS formés sur un substrat se-
miconducteur, avec une pellicule de protection contre le siliciure (17)
formée dans une partie dans laquelle la formation d'une pellicule de sili-
ciure (12) est indésirable dans le premier transistor MOS, caractérisé en
ce qu'il comprend les étapes suivantes: (a) on forme une première pelli-
cule d'oxyde de grille (5) et une première électrode de grille (16) I'une sur l'autre, dans cet ordre, sur une région (PR) dans laquelle le premier
transistor MOS est formé sur une surface principale du substrat semicon-
ducteur, et une seconde pellicule d'oxyde de grille (5A) et une seconde électrode de grille (6A) I'une sur l'autre, dans cet ordre, dans une région (OR) dans laquelle le second transistor MOS est formé; (b) on implante des ions d'impureté d'un premier type de conductivité dans le substrat semiconducteur, en utilisant à titre de masques les première et seconde électrodes de grille, pour former une première région de semiconducteur (4) du premier type de conductivité avec une concentration relativement
faible, d'une manière auto-alignée, dans la surface du substrat semicon-
ducteur à l'extérieur de surfaces latérales des première et seconde élec-
trodes de grille; (c) on forme une première pellicule d'oxyde (15) pour recouvrir les première et seconde électrodes de grille et la surface du substrat semiconducteur; (d) on réduit l'épaisseur de la première pellicule
d'oxyde par une attaque anisotrope par voie sèche, pour former une pre-
mière pellicule d'oxyde de paroi latérale (21) sur les surfaces latérales de la première électrode de grille et de la première pellicule d'oxyde de grille, et pour former une seconde pellicule d'oxyde de paroi latérale (21A) sur les surfaces latérales de la seconde électrode de grille et de la
seconde pellicule d'oxyde de grille; (e) avant ou après l'étape (d), on im-
plante des ions d'impureté du premier type de conductivité, à partir d'une position située au-dessus de la première pellicule d'oxyde, pour former une seconde région de semiconducteur (7) du premier type de conducti-
vité avec une concentration relativement élevée, d'une manière auto-
alignée, dans la surface du substrat semiconducteur incluant la première région de semiconducteur; (f) on forme une seconde pellicule d'oxyde (16) sur la première pellicule d'oxyde amincie; (g) on forme sélectivement un masque de matière de réserve (R2) s'étendant à partir du sommet de la première électrode de grille jusqu'au sommet de la seconde pellicule
d'oxyde de grille au voisinage extérieur de la surface latérale de la pre-
mière électrode de grille; et (h) on enlève par attaque la seconde pelli-
cule d'oxyde qui n'est pas recouverte par le masque de matière de ré-
serve et la première pellicule d'oxyde amincie sous la seconde pellicule d'oxyde, et on forme la pellicule de protection contre le siliciure avec la
seconde pellicule d'oxyde sous le masque de matière de réserve.
4. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 3, caractérisé en ce que l'étape (e) est effectuée avant
I'étape (d), et l'étape (e) comprend l'étape d'implantation d'ions d'impu-
reté du premier type de conductivité, en utilisant à titre de masques les première et seconde électrodes de grille et la première pellicule d'oxyde formée sur les surfaces latérales des première et seconde électrodes de grille.
5. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 3, caractérisé en ce que l'étape (e) est effectuée après
l'étape (d), et l'étape (e) comprend l'étape d'implantation d'ions d'impu-
reté du premier type de conductivité, en utilisant à titre de masques les
première et seconde électrodes de grille et les première et seconde pelli-
cules d'oxyde de paroi latérale.
6. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 3, caractérisé en ce que l'étape (h) comprend les étapes suivantes: (h-l) on réduit l'épaisseur de la seconde pellicule d'oxyde, au moins dans la partie qui n'est pas recouverte par le masque de matière de réserve, par attaque anisotrope par voie sèche, et (h-2) on enlève la
seconde pellicule d'oxyde amincie et la première pellicule d'oxyde amin-
cie sous la seconde pellicule d'oxyde, par attaque par voie humide.
7. Procédé de fabrication d'un dispositif a semiconducteur selon la revendication 1 ou la revendication 3, caractérisé en ce que le substrat semiconducteur est un substrat SOI (10) comprenant une couche SOI (3)
formée sur un substrat isolant.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226289A JPH1168103A (ja) | 1997-08-22 | 1997-08-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2767603A1 true FR2767603A1 (fr) | 1999-02-26 |
| FR2767603B1 FR2767603B1 (fr) | 2003-07-04 |
Family
ID=16842888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9805533A Expired - Fee Related FR2767603B1 (fr) | 1997-08-22 | 1998-04-30 | Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6008077A (fr) |
| JP (1) | JPH1168103A (fr) |
| KR (1) | KR100261646B1 (fr) |
| DE (1) | DE19819438C2 (fr) |
| FR (1) | FR2767603B1 (fr) |
| TW (1) | TW371789B (fr) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11317527A (ja) * | 1998-05-06 | 1999-11-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6555455B1 (en) * | 1998-09-03 | 2003-04-29 | Micron Technology, Inc. | Methods of passivating an oxide surface subjected to a conductive material anneal |
| TW405164B (en) * | 1999-01-04 | 2000-09-11 | United Microelectronics Corp | Method for manufacturing self-aligned silicide |
| US6121091A (en) * | 1999-01-19 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Reduction of a hot carrier effect phenomena via use of transient enhanced diffusion processes |
| EP2256808A2 (fr) | 1999-04-30 | 2010-12-01 | Semiconductor Energy Laboratory Co, Ltd. | Dispositif à semi-conducteur et son procédé de fabrication |
| US6180462B1 (en) * | 1999-06-07 | 2001-01-30 | United Microelectronics Corp. | Method of fabricating an analog integrated circuit with ESD protection |
| US6433388B2 (en) * | 1999-06-29 | 2002-08-13 | Oki Electric Industry Co., Ltd | Semiconductor device with self-aligned areas formed using a supplemental silicon overlayer |
| KR100322886B1 (ko) * | 1999-07-01 | 2002-02-09 | 박종섭 | 반도체장치의 금속 콘택 형성 방법 |
| JP2001077209A (ja) | 1999-07-08 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6204129B1 (en) * | 1999-10-22 | 2001-03-20 | United Microelectronics Corp | Method for producing a high-voltage and low-voltage MOS transistor with salicide structure |
| JP2001196549A (ja) | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US6277683B1 (en) * | 2000-02-28 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a sidewall spacer and a salicide blocking shape, using only one silicon nitride layer |
| US6441434B1 (en) * | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
| US6525381B1 (en) | 2000-03-31 | 2003-02-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using shallow-doped source, and method |
| JP4676069B2 (ja) * | 2001-02-07 | 2011-04-27 | パナソニック株式会社 | 半導体装置の製造方法 |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
| US6670263B2 (en) * | 2001-03-10 | 2003-12-30 | International Business Machines Corporation | Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size |
| KR20030052814A (ko) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| DE10208904B4 (de) | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
| DE10208728B4 (de) * | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
| DE10209059B4 (de) | 2002-03-01 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements |
| DE10234931A1 (de) | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
| US6815235B1 (en) | 2002-11-25 | 2004-11-09 | Advanced Micro Devices, Inc. | Methods of controlling formation of metal silicide regions, and system for performing same |
| KR100588653B1 (ko) * | 2002-12-30 | 2006-06-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| KR100559572B1 (ko) * | 2003-09-01 | 2006-03-10 | 동부아남반도체 주식회사 | 살리사이드를 갖는 반도체 소자 제조 방법 |
| US7227234B2 (en) * | 2004-12-14 | 2007-06-05 | Tower Semiconductor Ltd. | Embedded non-volatile memory cell with charge-trapping sidewall spacers |
| DE102009010883B4 (de) * | 2009-02-27 | 2011-05-26 | Amd Fab 36 Limited Liability Company & Co. Kg | Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses |
| JP2012222023A (ja) * | 2011-04-05 | 2012-11-12 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8883598B2 (en) * | 2012-03-05 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thin capped channel layers of semiconductor devices and methods of forming the same |
| US10840333B2 (en) | 2018-10-31 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and method of manufacture |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480635A1 (fr) * | 1990-10-09 | 1992-04-15 | Mitsubishi Denki Kabushiki Kaisha | Transistor couche mince et méthode de fabrication |
| US5585299A (en) * | 1996-03-19 | 1996-12-17 | United Microelectronics Corporation | Process for fabricating a semiconductor electrostatic discharge (ESD) protective device |
| US5589423A (en) * | 1994-10-03 | 1996-12-31 | Motorola Inc. | Process for fabricating a non-silicided region in an integrated circuit |
| US5620920A (en) * | 1995-03-24 | 1997-04-15 | Deutsche Itt Industries Gmbh | Process for fabricating a CMOS structure with ESD protection |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874713A (en) * | 1989-05-01 | 1989-10-17 | Ncr Corporation | Method of making asymmetrically optimized CMOS field effect transistors |
| US5021853A (en) * | 1990-04-27 | 1991-06-04 | Digital Equipment Corporation | N-channel clamp for ESD protection in self-aligned silicided CMOS process |
| US5262344A (en) * | 1990-04-27 | 1993-11-16 | Digital Equipment Corporation | N-channel clamp for ESD protection in self-aligned silicided CMOS process |
| JP3181695B2 (ja) * | 1992-07-08 | 2001-07-03 | ローム株式会社 | Ｓｏｉ基板を用いた半導体装置の製造方法 |
| US5672527A (en) * | 1996-03-08 | 1997-09-30 | United Microelectronics Corp. | Method for fabricating an electrostatic discharge protection circuit |
| US5814537A (en) * | 1996-12-18 | 1998-09-29 | Sharp Microelectronics Technology,Inc. | Method of forming transistor electrodes from directionally deposited silicide |
-
1997
- 1997-08-22 JP JP9226289A patent/JPH1168103A/ja active Pending
- 1997-11-18 TW TW086117174A patent/TW371789B/zh not_active IP Right Cessation
- 1997-12-22 KR KR1019970071900A patent/KR100261646B1/ko not_active IP Right Cessation
-
1998
- 1998-02-26 US US09/030,956 patent/US6008077A/en not_active Expired - Lifetime
- 1998-04-30 FR FR9805533A patent/FR2767603B1/fr not_active Expired - Fee Related
- 1998-04-30 DE DE19819438A patent/DE19819438C2/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0480635A1 (fr) * | 1990-10-09 | 1992-04-15 | Mitsubishi Denki Kabushiki Kaisha | Transistor couche mince et méthode de fabrication |
| US5589423A (en) * | 1994-10-03 | 1996-12-31 | Motorola Inc. | Process for fabricating a non-silicided region in an integrated circuit |
| US5620920A (en) * | 1995-03-24 | 1997-04-15 | Deutsche Itt Industries Gmbh | Process for fabricating a CMOS structure with ESD protection |
| US5585299A (en) * | 1996-03-19 | 1996-12-17 | United Microelectronics Corporation | Process for fabricating a semiconductor electrostatic discharge (ESD) protective device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6008077A (en) | 1999-12-28 |
| JPH1168103A (ja) | 1999-03-09 |
| FR2767603B1 (fr) | 2003-07-04 |
| DE19819438C2 (de) | 2002-01-24 |
| KR19990022665A (ko) | 1999-03-25 |
| DE19819438A1 (de) | 1999-03-04 |
| KR100261646B1 (ko) | 2000-08-01 |
| TW371789B (en) | 1999-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2767603A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur | |
| FR2796757A1 (fr) | Procede de fabrication de substrat soi et dispositif a semiconducteur | |
| EP0426251A1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé | |
| FR2795555A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2831713A1 (fr) | Dispositif a semi-conducteur et procede de fabrication | |
| FR2800908A1 (fr) | Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication | |
| FR2795554A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs | |
| FR2818011A1 (fr) | Dispositif de semiconducteur a pellicule d'isolation et procede de fabrication | |
| FR2744566A1 (fr) | Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication | |
| FR2894069A1 (fr) | Fabrication de transistors mos | |
| FR2770030A1 (fr) | Dispositif a semiconducteur comprenant un transistor mos et procede de fabrication | |
| FR2778495A1 (fr) | Dispositif semiconducteur a structure mos et procede de fabrication d'un tel dispositif | |
| WO2001026160A1 (fr) | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2803095A1 (fr) | Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication | |
| FR2791178A1 (fr) | NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION | |
| EP1328969B1 (fr) | Procédé de formation d'un transistor mos | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| FR2976401A1 (fr) | Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication | |
| FR3106696A1 (fr) | Procédé de formation d'espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos | |
| EP3038160B1 (fr) | Transistor comprenant un canal mis sous contrainte en cisaillement et procede de fabrication | |
| EP1407486A2 (fr) | Transistor et procede de fabrication d'un transistor sur un substrat sige/soi | |
| FR3069702A1 (fr) | Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20081231 |