FR2800908A1 - Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication - Google Patents
Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication Download PDFInfo
- Publication number
- FR2800908A1 FR2800908A1 FR0013604A FR0013604A FR2800908A1 FR 2800908 A1 FR2800908 A1 FR 2800908A1 FR 0013604 A FR0013604 A FR 0013604A FR 0013604 A FR0013604 A FR 0013604A FR 2800908 A1 FR2800908 A1 FR 2800908A1
- Authority
- FR
- France
- Prior art keywords
- sep
- layer
- region
- line
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 10
- 230000000694 effects Effects 0.000 title description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- BZQFBWGGLXLEPQ-REOHCLBHSA-N phosphoserine Chemical compound OC(=O)[C@@H](N)COP(O)(O)=O BZQFBWGGLXLEPQ-REOHCLBHSA-N 0.000 claims description 6715
- 239000010410 layer Substances 0.000 claims description 189
- 238000002955 isolation Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000012549 training Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 244000045947 parasite Species 0.000 description 3
- 230000008685 targeting Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
L'invention propose un circuit intégré silicium sur isolant, noté SOI, et son procédé de fabrication. Une ou plusieurs régions actives de transistor (la) et une ligne de corps (1b) sont formées sur un substrat (SOI) de manière à être entourées par une couche d'isolation qui est en contact avec une couche isolante enterrée (51) du substrat SOI. Une partie de la paroi latérale de la région active de transistor (la) se prolonge jusqu'à la ligne de corps (1b). Ainsi, la région active de transistor est électriquement connectée à la ligne de corps via un prolongement de corps (1e). Ce dernier est couvert d'une couche isolante de corps (3a). On forme un motif de grille isolée sur la région active de transistor et une extrémité du motif de grille est en chevauchement avec la couche isolante de corps.
Description
La <SEP> présente <SEP> invention <SEP> concerne <SEP> la <SEP> technique <SEP> SOI <SEP> (silicium <SEP> sur <SEP> isolant)
<tb> et, <SEP> plus <SEP> particulièrement, <SEP> un <SEP> circuit <SEP> intégré <SEP> à <SEP> semiconducteur <SEP> SOI <SEP> permettant
<tb> d'eliminer <SEP> les <SEP> effets <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> MOSFET <SEP> SOI, <SEP> ainsi <SEP> son
<tb> procédé <SEP> de <SEP> fabrication.
<tb> Dans <SEP> l'industrie <SEP> de <SEP> la <SEP> fabrication <SEP> des <SEP> semiconducteurs, <SEP> on <SEP> fait <SEP> gros
<tb> efforts <SEP> pour <SEP> réduire <SEP> les <SEP> capacités <SEP> et <SEP> les <SEP> résistances <SEP> parasites, <SEP> afin <SEP> d'augmenter <SEP> la
<tb> vitesse <SEP> de <SEP> fonctionnement <SEP> des <SEP> circuits <SEP> intégrés <SEP> à <SEP> semiconducteur.
<tb> Les <SEP> MOSFET <SEP> SOI <SEP> se <SEP> sont <SEP> révélés <SEP> supérieurs <SEP> aux <SEP> MOSFET <SEP> en
<tb> silicium <SEP> massif <SEP> en <SEP> ce <SEP> qui <SEP> concerne <SEP> les <SEP> applications <SEP> intégrées <SEP> à <SEP> très <SEP> grande <SEP> echelle
<tb> (VLSI) <SEP> à <SEP> vitesse <SEP> élevée <SEP> et <SEP> faible <SEP> puissance <SEP> du <SEP> fait <SEP> de <SEP> leurs <SEP> avantages <SEP> propres <SEP> tels
<tb> une <SEP> moindre <SEP> capacité <SEP> de <SEP> jonction <SEP> et <SEP> une <SEP> meilleure <SEP> isolation <SEP> des <SEP> dispositifs.
<tb> De <SEP> plus, <SEP> il <SEP> existe <SEP> de <SEP> nombreux <SEP> avantages <SEP> dans <SEP> les <SEP> dispositifs <SEP> SOI <SEP> tels
<tb> une <SEP> meilleure <SEP> immunité <SEP> vis-à-vis <SEP> des <SEP> erreurs <SEP> induites, <SEP> une <SEP> réduction <SEP> la
<tb> puissance <SEP> dynamique, <SEP> une <SEP> amélioration <SEP> de <SEP> la <SEP> résistance <SEP> de <SEP> verrouillage, <SEP> même
<tb> avec <SEP> une <SEP> plus <SEP> grande <SEP> densité <SEP> d'intégration.
<tb> Malgré <SEP> les <SEP> particularités <SEP> remarquables <SEP> ci-dessus <SEP> indiquées <SEP> dispo sitifs <SEP> SOI, <SEP> les <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> n'ont <SEP> jamais <SEP> rencontré <SEP> de <SEP> succès <SEP> commercial
<tb> en <SEP> raison <SEP> de <SEP> problèmes <SEP> techniques <SEP> se <SEP> rapportant <SEP> au <SEP> traitement <SEP> des <SEP> materiaux <SEP> et <SEP> à
<tb> la <SEP> conception <SEP> des <SEP> dispositifs.
<tb> La <SEP> figure <SEP> 1 <SEP> présente <SEP> une <SEP> structure <SEP> typique <SEP> d'un <SEP> MOSFET <SEP> selon <SEP> la
<tb> technique <SEP> antérieure. <SEP> Le <SEP> MOSFET <SEP> SOI <SEP> comporte <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> un
<tb> dielectrique <SEP> de <SEP> grille <SEP> 21, <SEP> une <SEP> source <SEP> 23 <SEP> et <SEP> un <SEP> drain <SEP> 24 <SEP> se <SEP> trouvant <SEP> sur <SEP> une <SEP> couche
<tb> isolante <SEP> 15. <SEP> La <SEP> surface <SEP> dorsale <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> 15 <SEP> est <SEP> en <SEP> contact <SEP> avec <SEP> un
<tb> substrat <SEP> de <SEP> support <SEP> 10.
<tb> Puisque <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> 30 <SEP> du <SEP> MOSFET <SEP> SOI <SEP> est <SEP> isolée <SEP> la
<tb> couche <SEP> isolante <SEP> 15, <SEP> elle <SEP> est <SEP> électriquement <SEP> isolée <SEP> et, <SEP> par <SEP> conséquent, <SEP> sa <SEP> tension
<tb> varie <SEP> avec <SEP> la <SEP> tension <SEP> appliquée <SEP> à <SEP> la <SEP> région <SEP> de <SEP> source <SEP> 23, <SEP> à <SEP> la <SEP> région <SEP> de <SEP> drain <SEP> ou
<tb> à <SEP> l'électrode <SEP> de <SEP> grille <SEP> 20.
<tb> Les <SEP> fluctuations <SEP> de <SEP> tension <SEP> de <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> d'un <SEP> MOSFET <SEP> ,
<tb> ce <SEP> que <SEP> l'on <SEP> appelle <SEP> l'effet <SEP> FBE <SEP> (ou <SEP> effet <SEP> de <SEP> corps <SEP> flottant, <SEP> d'après <SEP> "floating <SEP> body
<tb> effect") <SEP> produit <SEP> des <SEP> effets <SEP> préjudiciables <SEP> au <SEP> fonctionnement <SEP> correct <SEP> des <SEP> dispositifs
<tb> Les <SEP> plus <SEP> courants <SEP> de <SEP> ces <SEP> effets <SEP> négatifs <SEP> sont <SEP> l'effet <SEP> de <SEP> bosse <SEP> de <SEP> transconduc tance <SEP> et <SEP> l'effet <SEP> bipolaire.
<tb> Lorsque <SEP> la <SEP> région <SEP> de <SEP> canal <SEP> du <SEP> dispositif <SEP> est <SEP> partiellement <SEP> appauvrie <SEP> et
<tb> qu'une <SEP> tension <SEP> de <SEP> drain <SEP> élevée <SEP> est <SEP> appliquée, <SEP> le <SEP> champ <SEP> électrique <SEP> créé <SEP> dans <SEP> le
<tb> et, <SEP> plus <SEP> particulièrement, <SEP> un <SEP> circuit <SEP> intégré <SEP> à <SEP> semiconducteur <SEP> SOI <SEP> permettant
<tb> d'eliminer <SEP> les <SEP> effets <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> MOSFET <SEP> SOI, <SEP> ainsi <SEP> son
<tb> procédé <SEP> de <SEP> fabrication.
<tb> Dans <SEP> l'industrie <SEP> de <SEP> la <SEP> fabrication <SEP> des <SEP> semiconducteurs, <SEP> on <SEP> fait <SEP> gros
<tb> efforts <SEP> pour <SEP> réduire <SEP> les <SEP> capacités <SEP> et <SEP> les <SEP> résistances <SEP> parasites, <SEP> afin <SEP> d'augmenter <SEP> la
<tb> vitesse <SEP> de <SEP> fonctionnement <SEP> des <SEP> circuits <SEP> intégrés <SEP> à <SEP> semiconducteur.
<tb> Les <SEP> MOSFET <SEP> SOI <SEP> se <SEP> sont <SEP> révélés <SEP> supérieurs <SEP> aux <SEP> MOSFET <SEP> en
<tb> silicium <SEP> massif <SEP> en <SEP> ce <SEP> qui <SEP> concerne <SEP> les <SEP> applications <SEP> intégrées <SEP> à <SEP> très <SEP> grande <SEP> echelle
<tb> (VLSI) <SEP> à <SEP> vitesse <SEP> élevée <SEP> et <SEP> faible <SEP> puissance <SEP> du <SEP> fait <SEP> de <SEP> leurs <SEP> avantages <SEP> propres <SEP> tels
<tb> une <SEP> moindre <SEP> capacité <SEP> de <SEP> jonction <SEP> et <SEP> une <SEP> meilleure <SEP> isolation <SEP> des <SEP> dispositifs.
<tb> De <SEP> plus, <SEP> il <SEP> existe <SEP> de <SEP> nombreux <SEP> avantages <SEP> dans <SEP> les <SEP> dispositifs <SEP> SOI <SEP> tels
<tb> une <SEP> meilleure <SEP> immunité <SEP> vis-à-vis <SEP> des <SEP> erreurs <SEP> induites, <SEP> une <SEP> réduction <SEP> la
<tb> puissance <SEP> dynamique, <SEP> une <SEP> amélioration <SEP> de <SEP> la <SEP> résistance <SEP> de <SEP> verrouillage, <SEP> même
<tb> avec <SEP> une <SEP> plus <SEP> grande <SEP> densité <SEP> d'intégration.
<tb> Malgré <SEP> les <SEP> particularités <SEP> remarquables <SEP> ci-dessus <SEP> indiquées <SEP> dispo sitifs <SEP> SOI, <SEP> les <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> n'ont <SEP> jamais <SEP> rencontré <SEP> de <SEP> succès <SEP> commercial
<tb> en <SEP> raison <SEP> de <SEP> problèmes <SEP> techniques <SEP> se <SEP> rapportant <SEP> au <SEP> traitement <SEP> des <SEP> materiaux <SEP> et <SEP> à
<tb> la <SEP> conception <SEP> des <SEP> dispositifs.
<tb> La <SEP> figure <SEP> 1 <SEP> présente <SEP> une <SEP> structure <SEP> typique <SEP> d'un <SEP> MOSFET <SEP> selon <SEP> la
<tb> technique <SEP> antérieure. <SEP> Le <SEP> MOSFET <SEP> SOI <SEP> comporte <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> un
<tb> dielectrique <SEP> de <SEP> grille <SEP> 21, <SEP> une <SEP> source <SEP> 23 <SEP> et <SEP> un <SEP> drain <SEP> 24 <SEP> se <SEP> trouvant <SEP> sur <SEP> une <SEP> couche
<tb> isolante <SEP> 15. <SEP> La <SEP> surface <SEP> dorsale <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> 15 <SEP> est <SEP> en <SEP> contact <SEP> avec <SEP> un
<tb> substrat <SEP> de <SEP> support <SEP> 10.
<tb> Puisque <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> 30 <SEP> du <SEP> MOSFET <SEP> SOI <SEP> est <SEP> isolée <SEP> la
<tb> couche <SEP> isolante <SEP> 15, <SEP> elle <SEP> est <SEP> électriquement <SEP> isolée <SEP> et, <SEP> par <SEP> conséquent, <SEP> sa <SEP> tension
<tb> varie <SEP> avec <SEP> la <SEP> tension <SEP> appliquée <SEP> à <SEP> la <SEP> région <SEP> de <SEP> source <SEP> 23, <SEP> à <SEP> la <SEP> région <SEP> de <SEP> drain <SEP> ou
<tb> à <SEP> l'électrode <SEP> de <SEP> grille <SEP> 20.
<tb> Les <SEP> fluctuations <SEP> de <SEP> tension <SEP> de <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> d'un <SEP> MOSFET <SEP> ,
<tb> ce <SEP> que <SEP> l'on <SEP> appelle <SEP> l'effet <SEP> FBE <SEP> (ou <SEP> effet <SEP> de <SEP> corps <SEP> flottant, <SEP> d'après <SEP> "floating <SEP> body
<tb> effect") <SEP> produit <SEP> des <SEP> effets <SEP> préjudiciables <SEP> au <SEP> fonctionnement <SEP> correct <SEP> des <SEP> dispositifs
<tb> Les <SEP> plus <SEP> courants <SEP> de <SEP> ces <SEP> effets <SEP> négatifs <SEP> sont <SEP> l'effet <SEP> de <SEP> bosse <SEP> de <SEP> transconduc tance <SEP> et <SEP> l'effet <SEP> bipolaire.
<tb> Lorsque <SEP> la <SEP> région <SEP> de <SEP> canal <SEP> du <SEP> dispositif <SEP> est <SEP> partiellement <SEP> appauvrie <SEP> et
<tb> qu'une <SEP> tension <SEP> de <SEP> drain <SEP> élevée <SEP> est <SEP> appliquée, <SEP> le <SEP> champ <SEP> électrique <SEP> créé <SEP> dans <SEP> le
dispositif <SEP> peut <SEP> provoquer <SEP> une <SEP> ionisation <SEP> par <SEP> impact <SEP> au <SEP> voisinage <SEP> de <SEP> la <SEP> région <SEP> de
<tb> drain <SEP> 24.
<tb> Par <SEP> conséquent, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un <SEP> MOSFET <SEP> de
<tb> type <SEP> SOI, <SEP> les <SEP> trous <SEP> produits <SEP> sont <SEP> injectés <SEP> dans <SEP> le <SEP> corps, <SEP> ce <SEP> qui <SEP> crée <SEP> un <SEP> corps
<tb> positivement <SEP> chargé. <SEP> La <SEP> première <SEP> conséquence <SEP> de <SEP> l'accumulation <SEP> de <SEP> cette <SEP> charge
<tb> positive <SEP> dans <SEP> le <SEP> corps <SEP> 30 <SEP> est <SEP> l'augmentation <SEP> du <SEP> potentiel <SEP> du <SEP> corps, <SEP> ce <SEP> qui <SEP> entraîne
<tb> une <SEP> diminution <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> seuil <SEP> (VT) <SEP> du <SEP> MOSFET <SEP> SOI.
<tb> Puisque <SEP> la <SEP> diminution <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> seuil <SEP> élève <SEP> le <SEP> courant <SEP> de <SEP> drain,
<tb> la <SEP> variation <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> seuil <SEP> fait <SEP> apparaître <SEP> des <SEP> bosses <SEP> dans <SEP> les <SEP> caractéris tiques <SEP> de <SEP> sortie <SEP> des <SEP> MOSFET <SEP> SOI.
<tb> Une <SEP> autre <SEP> conséquence <SEP> de <SEP> l'augmentation <SEP> de <SEP> tension <SEP> est <SEP> le <SEP> passage
<tb> final <SEP> dans <SEP> l'état <SEP> conducteur <SEP> de <SEP> la <SEP> structure <SEP> bipolaire <SEP> latérale, <SEP> puisque <SEP> le <SEP> MOSFET
<tb> comporte <SEP> un <SEP> transistor <SEP> bipolaire <SEP> latéral, <SEP> à <SEP> savoir <SEP> la <SEP> structure <SEP> n-p-n <SEP> 23, <SEP> 30 <SEP> et <SEP> 24.
<tb> Lorsque <SEP> le <SEP> corps <SEP> 30 <SEP> du <SEP> MOSFET <SEP> devient <SEP> positivement <SEP> polarisé, <SEP> la
<tb> jonction <SEP> source-corps <SEP> (23-30), <SEP> correspondant <SEP> à <SEP> la <SEP> jonction <SEP> émetteur-base <SEP> de <SEP> la
<tb> structure <SEP> n-p-n <SEP> latérale, <SEP> se <SEP> polarise <SEP> en <SEP> sens <SEP> passant <SEP> et <SEP> des <SEP> électrons <SEP> sont <SEP> injectes
<tb> dans <SEP> région <SEP> de <SEP> corps <SEP> 30 <SEP> en <SEP> provenance <SEP> de <SEP> la <SEP> source <SEP> 23.
<tb> Les <SEP> électrons <SEP> injectés <SEP> atteignant <SEP> la <SEP> région <SEP> d'appauvrissement <SEP> de <SEP> drain
<tb> ajoutent <SEP> au <SEP> courant <SEP> de <SEP> drain. <SEP> Par <SEP> conséquent, <SEP> le <SEP> courant <SEP> de <SEP> drain <SEP> est <SEP> principale ment <SEP> commandé <SEP> par <SEP> le <SEP> transistor <SEP> bipolaire <SEP> parasite, <SEP> au <SEP> lieu <SEP> que <SEP> ce <SEP> soit <SEP> par
<tb> courant <SEP> de <SEP> canal <SEP> qui <SEP> est <SEP> sous <SEP> commande <SEP> de <SEP> l'électrode <SEP> de <SEP> grille.
<tb> Cet <SEP> effet <SEP> est <SEP> ce <SEP> que <SEP> l'on <SEP> appelle <SEP> l'effet <SEP> "bipolaire" <SEP> parasite. <SEP> L'action
<tb> bipolaire <SEP> parasite <SEP> du <SEP> MOSFET <SEP> SOI <SEP> induit <SEP> un <SEP> "courant <SEP> de <SEP> fuite <SEP> dynamique" <SEP> (noté
<tb> DLC, <SEP> d'après <SEP> "dynamic <SEP> leakage <SEP> current").
<tb> Dans <SEP> un <SEP> circuit <SEP> multiplexeur <SEP> (MUX) <SEP> tel <SEP> que <SEP> présenté <SEP> sur <SEP> la <SEP> figure <SEP> 2A,
<tb> si <SEP> les <SEP> tensions <SEP> appliquées <SEP> sur <SEP> les <SEP> noeuds <SEP> A <SEP> et <SEP> B <SEP> sont <SEP> hautes, <SEP> alors <SEP> le <SEP> signal <SEP> de
<tb> sortie <SEP> du <SEP> noeud <SEP> de <SEP> sortie <SEP> C <SEP> sera <SEP> haut. <SEP> Maintenant, <SEP> la <SEP> tension <SEP> de <SEP> grille <SEP> du <SEP> noeud <SEP> A
<tb> commute <SEP> sur <SEP> une <SEP> tension <SEP> basse. <SEP> Le <SEP> noeud <SEP> de <SEP> sortie <SEP> C <SEP> doit <SEP> alors <SEP> être <SEP> maintenu <SEP> à
<tb> une <SEP> tension <SEP> haute.
<tb> Toutefois, <SEP> dans <SEP> un <SEP> état <SEP> où <SEP> les <SEP> noeuds <SEP> A <SEP> et <SEP> C <SEP> maintiennent <SEP> une <SEP> tension
<tb> drain <SEP> 24.
<tb> Par <SEP> conséquent, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un <SEP> MOSFET <SEP> de
<tb> type <SEP> SOI, <SEP> les <SEP> trous <SEP> produits <SEP> sont <SEP> injectés <SEP> dans <SEP> le <SEP> corps, <SEP> ce <SEP> qui <SEP> crée <SEP> un <SEP> corps
<tb> positivement <SEP> chargé. <SEP> La <SEP> première <SEP> conséquence <SEP> de <SEP> l'accumulation <SEP> de <SEP> cette <SEP> charge
<tb> positive <SEP> dans <SEP> le <SEP> corps <SEP> 30 <SEP> est <SEP> l'augmentation <SEP> du <SEP> potentiel <SEP> du <SEP> corps, <SEP> ce <SEP> qui <SEP> entraîne
<tb> une <SEP> diminution <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> seuil <SEP> (VT) <SEP> du <SEP> MOSFET <SEP> SOI.
<tb> Puisque <SEP> la <SEP> diminution <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> seuil <SEP> élève <SEP> le <SEP> courant <SEP> de <SEP> drain,
<tb> la <SEP> variation <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> seuil <SEP> fait <SEP> apparaître <SEP> des <SEP> bosses <SEP> dans <SEP> les <SEP> caractéris tiques <SEP> de <SEP> sortie <SEP> des <SEP> MOSFET <SEP> SOI.
<tb> Une <SEP> autre <SEP> conséquence <SEP> de <SEP> l'augmentation <SEP> de <SEP> tension <SEP> est <SEP> le <SEP> passage
<tb> final <SEP> dans <SEP> l'état <SEP> conducteur <SEP> de <SEP> la <SEP> structure <SEP> bipolaire <SEP> latérale, <SEP> puisque <SEP> le <SEP> MOSFET
<tb> comporte <SEP> un <SEP> transistor <SEP> bipolaire <SEP> latéral, <SEP> à <SEP> savoir <SEP> la <SEP> structure <SEP> n-p-n <SEP> 23, <SEP> 30 <SEP> et <SEP> 24.
<tb> Lorsque <SEP> le <SEP> corps <SEP> 30 <SEP> du <SEP> MOSFET <SEP> devient <SEP> positivement <SEP> polarisé, <SEP> la
<tb> jonction <SEP> source-corps <SEP> (23-30), <SEP> correspondant <SEP> à <SEP> la <SEP> jonction <SEP> émetteur-base <SEP> de <SEP> la
<tb> structure <SEP> n-p-n <SEP> latérale, <SEP> se <SEP> polarise <SEP> en <SEP> sens <SEP> passant <SEP> et <SEP> des <SEP> électrons <SEP> sont <SEP> injectes
<tb> dans <SEP> région <SEP> de <SEP> corps <SEP> 30 <SEP> en <SEP> provenance <SEP> de <SEP> la <SEP> source <SEP> 23.
<tb> Les <SEP> électrons <SEP> injectés <SEP> atteignant <SEP> la <SEP> région <SEP> d'appauvrissement <SEP> de <SEP> drain
<tb> ajoutent <SEP> au <SEP> courant <SEP> de <SEP> drain. <SEP> Par <SEP> conséquent, <SEP> le <SEP> courant <SEP> de <SEP> drain <SEP> est <SEP> principale ment <SEP> commandé <SEP> par <SEP> le <SEP> transistor <SEP> bipolaire <SEP> parasite, <SEP> au <SEP> lieu <SEP> que <SEP> ce <SEP> soit <SEP> par
<tb> courant <SEP> de <SEP> canal <SEP> qui <SEP> est <SEP> sous <SEP> commande <SEP> de <SEP> l'électrode <SEP> de <SEP> grille.
<tb> Cet <SEP> effet <SEP> est <SEP> ce <SEP> que <SEP> l'on <SEP> appelle <SEP> l'effet <SEP> "bipolaire" <SEP> parasite. <SEP> L'action
<tb> bipolaire <SEP> parasite <SEP> du <SEP> MOSFET <SEP> SOI <SEP> induit <SEP> un <SEP> "courant <SEP> de <SEP> fuite <SEP> dynamique" <SEP> (noté
<tb> DLC, <SEP> d'après <SEP> "dynamic <SEP> leakage <SEP> current").
<tb> Dans <SEP> un <SEP> circuit <SEP> multiplexeur <SEP> (MUX) <SEP> tel <SEP> que <SEP> présenté <SEP> sur <SEP> la <SEP> figure <SEP> 2A,
<tb> si <SEP> les <SEP> tensions <SEP> appliquées <SEP> sur <SEP> les <SEP> noeuds <SEP> A <SEP> et <SEP> B <SEP> sont <SEP> hautes, <SEP> alors <SEP> le <SEP> signal <SEP> de
<tb> sortie <SEP> du <SEP> noeud <SEP> de <SEP> sortie <SEP> C <SEP> sera <SEP> haut. <SEP> Maintenant, <SEP> la <SEP> tension <SEP> de <SEP> grille <SEP> du <SEP> noeud <SEP> A
<tb> commute <SEP> sur <SEP> une <SEP> tension <SEP> basse. <SEP> Le <SEP> noeud <SEP> de <SEP> sortie <SEP> C <SEP> doit <SEP> alors <SEP> être <SEP> maintenu <SEP> à
<tb> une <SEP> tension <SEP> haute.
<tb> Toutefois, <SEP> dans <SEP> un <SEP> état <SEP> où <SEP> les <SEP> noeuds <SEP> A <SEP> et <SEP> C <SEP> maintiennent <SEP> une <SEP> tension
basse <SEP> et <SEP> une <SEP> tension <SEP> haute <SEP> respectivement, <SEP> alors <SEP> la <SEP> tension <SEP> présente <SEP> sur <SEP> le <SEP> noeud <SEP> B
<tb> commute <SEP> à <SEP> une <SEP> tension <SEP> basse <SEP> pour <SEP> diverses <SEP> raisons, <SEP> la <SEP> tension <SEP> de <SEP> sortie <SEP> du
<tb> noeud <SEP> C <SEP> chute <SEP> instantanément <SEP> sous <SEP> l'effet <SEP> du <SEP> mécanisme <SEP> de <SEP> fuite <SEP> dynamique <SEP> qui
<tb> est <SEP> dû <SEP> à <SEP> l'effet <SEP> bipolaire <SEP> parasite.
<tb> commute <SEP> à <SEP> une <SEP> tension <SEP> basse <SEP> pour <SEP> diverses <SEP> raisons, <SEP> la <SEP> tension <SEP> de <SEP> sortie <SEP> du
<tb> noeud <SEP> C <SEP> chute <SEP> instantanément <SEP> sous <SEP> l'effet <SEP> du <SEP> mécanisme <SEP> de <SEP> fuite <SEP> dynamique <SEP> qui
<tb> est <SEP> dû <SEP> à <SEP> l'effet <SEP> bipolaire <SEP> parasite.
La <SEP> figure <SEP> 2B <SEP> illustre <SEP> la <SEP> chute <SEP> instantanée <SEP> de <SEP> la <SEP> tension <SEP> de <SEP> sortie <SEP> sur <SEP> le
<tb> noeud <SEP> C <SEP> du <SEP> circuit <SEP> multiplexeur, <SEP> selon <SEP> la <SEP> technique <SEP> antérieure. <SEP> Ici, <SEP> l'axe <SEP> x
<tb> représente <SEP> le <SEP> temps <SEP> (t) <SEP> tandis <SEP> que <SEP> l'axe <SEP> y <SEP> représente <SEP> la <SEP> tension <SEP> du <SEP> noeud <SEP> C.
<tb> Pour <SEP> remédier <SEP> à <SEP> ces <SEP> effets <SEP> nuisibles, <SEP> dus <SEP> à <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant,
<tb> qu'on <SEP> observe <SEP> dans <SEP> les <SEP> MOSFET <SEP> SOI, <SEP> plusieurs <SEP> approches <SEP> techniques <SEP> ont <SEP> été
<tb> proposées.
<tb> Par <SEP> exemple, <SEP> F. <SEP> Assaderaghi <SEP> et <SEP> al. <SEP> ont <SEP> proposé <SEP> une <SEP> technique
<tb> permettant <SEP> de <SEP> réduire <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> un <SEP> article <SEP> intitule <SEP> "A <SEP> dynamic
<tb> threshold <SEP> voltage <SEP> MOSFET <SEP> (DTMOS) <SEP> for <SEP> very <SEP> low <SEP> voltage <SEP> opération", <SEP> publié
<tb> dans <SEP> Electron <SEP> Device <SEP> Lett., <SEP> pages <SEP> 510-512, <SEP> vol. <SEP> 15 <SEP> n <SEP> 12, <SEP> 1994.
<tb> F. <SEP> Assaderaghi <SEP> et <SEP> al. <SEP> ont <SEP> essayé <SEP> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> en
<tb> liant <SEP> le <SEP> corps <SEP> flottant <SEP> à <SEP> la <SEP> grille <SEP> du <SEP> MOSFET <SEP> SOI. <SEP> Toutefois, <SEP> puisqu' <SEP> ne <SEP> peut <SEP> pas
<tb> éviter <SEP> le <SEP> courant <SEP> de <SEP> fuite <SEP> dynamique <SEP> entre <SEP> la <SEP> source <SEP> et <SEP> le <SEP> drain, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> la
<tb> tension <SEP> de <SEP> grille <SEP> est <SEP> élevée, <SEP> avec <SEP> maintien <SEP> au <SEP> niveau <SEP> bas <SEP> de <SEP> la <SEP> source <SEP> et <SEP> du <SEP> drain,
<tb> ils <SEP> ont <SEP> remarqué <SEP> que <SEP> leur <SEP> approche <SEP> ne <SEP> pouvait <SEP> être <SEP> appliquée <SEP> qu'au <SEP> fonctionnement
<tb> à <SEP> tension <SEP> basse.
<tb> Dans <SEP> une <SEP> autre <SEP> approche <SEP> visant <SEP> à <SEP> résoudre <SEP> le <SEP> problème <SEP> du <SEP> corps
<tb> flottant <SEP> dans <SEP> le <SEP> dispositif <SEP> SOI, <SEP> J.W. <SEP> Sleight <SEP> et <SEP> al. <SEP> ont <SEP> proposé <SEP> une <SEP> nouvelle
<tb> technique <SEP> de <SEP> contact <SEP> de <SEP> corps <SEP> de <SEP> Schottky <SEP> dans <SEP> un <SEP> article <SEP> intitulé <SEP> "DC <SEP> and
<tb> transient <SEP> characterization <SEP> of <SEP> a <SEP> compact <SEP> Schottky <SEP> body <SEP> contact <SEP> technology <SEP> for <SEP> SOI
<tb> transistors", <SEP> publié <SEP> dans <SEP> IEEE <SEP> Transactions <SEP> on <SEP> Electron <SEP> Devices <SEP> pages <SEP> 1451 1456, <SEP> vol. <SEP> 46, <SEP> n <SEP> 7, <SEP> juillet <SEP> 1999.
<tb> Ce <SEP> dernier <SEP> article <SEP> propose <SEP> un <SEP> procédé <SEP> à <SEP> diodes <SEP> de <SEP> Schottky <SEP> auto alignées <SEP> permettant <SEP> la <SEP> mise <SEP> en <SEP> contact <SEP> partielle <SEP> du <SEP> corps <SEP> avec <SEP> les <SEP> transistors <SEP> SOI
<tb> appauvris. <SEP> Dans <SEP> cet <SEP> article, <SEP> les <SEP> diodes <SEP> Schottky <SEP> sont <SEP> placées <SEP> au <SEP> niveau <SEP> des <SEP> bornes
<tb> de <SEP> source <SEP> et <SEP> de <SEP> drain, <SEP> ce <SEP> qui <SEP> permet <SEP> au <SEP> corps <SEP> flottant <SEP> d'être <SEP> lié <SEP> à <SEP> la <SEP> région <SEP> source drain.
<tb> Les <SEP> figures <SEP> 3A <SEP> et <SEP> 3B <SEP> sont <SEP> des <SEP> schémas <SEP> simplifiés <SEP> de <SEP> la <SEP> mise <SEP> en <SEP> oeuvre
<tb> du <SEP> contact <SEP> de <SEP> corps <SEP> lié <SEP> avec <SEP> la <SEP> région <SEP> source-drain <SEP> et <SEP> la <SEP> grille, <SEP> respectivement,
<tb> selon <SEP> la <SEP> technique <SEP> antérieure. <SEP> Comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> la <SEP> figure <SEP> 3A, <SEP> région <SEP> de
<tb> source <SEP> n+ <SEP> 23 <SEP> est <SEP> liée <SEP> au <SEP> corps <SEP> 30 <SEP> via <SEP> des <SEP> régions <SEP> p+ <SEP> 31.
<tb> Comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> la <SEP> figure <SEP> 3B <SEP> qui <SEP> représente <SEP> le <SEP> contact <SEP> grille corps <SEP> selon <SEP> le <SEP> premier <SEP> moyen <SEP> de <SEP> la <SEP> technique <SEP> antérieure, <SEP> le <SEP> corps <SEP> 30 <SEP> est <SEP> électri quement <SEP> connecté <SEP> à <SEP> l'électrode <SEP> de <SEP> grille <SEP> 20 <SEP> via <SEP> le <SEP> contact <SEP> électrique <SEP> 33.
<tb> Toutefois, <SEP> il <SEP> faut <SEP> noter <SEP> que <SEP> les <SEP> schémas <SEP> de <SEP> mise <SEP> en <SEP> contact <SEP> du <SEP> corps
<tb> avec <SEP> la <SEP> source <SEP> ou <SEP> bien <SEP> la <SEP> grille <SEP> qui <SEP> sont <SEP> décrits <SEP> dans <SEP> la <SEP> technique <SEP> antérieure <SEP> ont
<tb> noeud <SEP> C <SEP> du <SEP> circuit <SEP> multiplexeur, <SEP> selon <SEP> la <SEP> technique <SEP> antérieure. <SEP> Ici, <SEP> l'axe <SEP> x
<tb> représente <SEP> le <SEP> temps <SEP> (t) <SEP> tandis <SEP> que <SEP> l'axe <SEP> y <SEP> représente <SEP> la <SEP> tension <SEP> du <SEP> noeud <SEP> C.
<tb> Pour <SEP> remédier <SEP> à <SEP> ces <SEP> effets <SEP> nuisibles, <SEP> dus <SEP> à <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant,
<tb> qu'on <SEP> observe <SEP> dans <SEP> les <SEP> MOSFET <SEP> SOI, <SEP> plusieurs <SEP> approches <SEP> techniques <SEP> ont <SEP> été
<tb> proposées.
<tb> Par <SEP> exemple, <SEP> F. <SEP> Assaderaghi <SEP> et <SEP> al. <SEP> ont <SEP> proposé <SEP> une <SEP> technique
<tb> permettant <SEP> de <SEP> réduire <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> un <SEP> article <SEP> intitule <SEP> "A <SEP> dynamic
<tb> threshold <SEP> voltage <SEP> MOSFET <SEP> (DTMOS) <SEP> for <SEP> very <SEP> low <SEP> voltage <SEP> opération", <SEP> publié
<tb> dans <SEP> Electron <SEP> Device <SEP> Lett., <SEP> pages <SEP> 510-512, <SEP> vol. <SEP> 15 <SEP> n <SEP> 12, <SEP> 1994.
<tb> F. <SEP> Assaderaghi <SEP> et <SEP> al. <SEP> ont <SEP> essayé <SEP> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> en
<tb> liant <SEP> le <SEP> corps <SEP> flottant <SEP> à <SEP> la <SEP> grille <SEP> du <SEP> MOSFET <SEP> SOI. <SEP> Toutefois, <SEP> puisqu' <SEP> ne <SEP> peut <SEP> pas
<tb> éviter <SEP> le <SEP> courant <SEP> de <SEP> fuite <SEP> dynamique <SEP> entre <SEP> la <SEP> source <SEP> et <SEP> le <SEP> drain, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> la
<tb> tension <SEP> de <SEP> grille <SEP> est <SEP> élevée, <SEP> avec <SEP> maintien <SEP> au <SEP> niveau <SEP> bas <SEP> de <SEP> la <SEP> source <SEP> et <SEP> du <SEP> drain,
<tb> ils <SEP> ont <SEP> remarqué <SEP> que <SEP> leur <SEP> approche <SEP> ne <SEP> pouvait <SEP> être <SEP> appliquée <SEP> qu'au <SEP> fonctionnement
<tb> à <SEP> tension <SEP> basse.
<tb> Dans <SEP> une <SEP> autre <SEP> approche <SEP> visant <SEP> à <SEP> résoudre <SEP> le <SEP> problème <SEP> du <SEP> corps
<tb> flottant <SEP> dans <SEP> le <SEP> dispositif <SEP> SOI, <SEP> J.W. <SEP> Sleight <SEP> et <SEP> al. <SEP> ont <SEP> proposé <SEP> une <SEP> nouvelle
<tb> technique <SEP> de <SEP> contact <SEP> de <SEP> corps <SEP> de <SEP> Schottky <SEP> dans <SEP> un <SEP> article <SEP> intitulé <SEP> "DC <SEP> and
<tb> transient <SEP> characterization <SEP> of <SEP> a <SEP> compact <SEP> Schottky <SEP> body <SEP> contact <SEP> technology <SEP> for <SEP> SOI
<tb> transistors", <SEP> publié <SEP> dans <SEP> IEEE <SEP> Transactions <SEP> on <SEP> Electron <SEP> Devices <SEP> pages <SEP> 1451 1456, <SEP> vol. <SEP> 46, <SEP> n <SEP> 7, <SEP> juillet <SEP> 1999.
<tb> Ce <SEP> dernier <SEP> article <SEP> propose <SEP> un <SEP> procédé <SEP> à <SEP> diodes <SEP> de <SEP> Schottky <SEP> auto alignées <SEP> permettant <SEP> la <SEP> mise <SEP> en <SEP> contact <SEP> partielle <SEP> du <SEP> corps <SEP> avec <SEP> les <SEP> transistors <SEP> SOI
<tb> appauvris. <SEP> Dans <SEP> cet <SEP> article, <SEP> les <SEP> diodes <SEP> Schottky <SEP> sont <SEP> placées <SEP> au <SEP> niveau <SEP> des <SEP> bornes
<tb> de <SEP> source <SEP> et <SEP> de <SEP> drain, <SEP> ce <SEP> qui <SEP> permet <SEP> au <SEP> corps <SEP> flottant <SEP> d'être <SEP> lié <SEP> à <SEP> la <SEP> région <SEP> source drain.
<tb> Les <SEP> figures <SEP> 3A <SEP> et <SEP> 3B <SEP> sont <SEP> des <SEP> schémas <SEP> simplifiés <SEP> de <SEP> la <SEP> mise <SEP> en <SEP> oeuvre
<tb> du <SEP> contact <SEP> de <SEP> corps <SEP> lié <SEP> avec <SEP> la <SEP> région <SEP> source-drain <SEP> et <SEP> la <SEP> grille, <SEP> respectivement,
<tb> selon <SEP> la <SEP> technique <SEP> antérieure. <SEP> Comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> la <SEP> figure <SEP> 3A, <SEP> région <SEP> de
<tb> source <SEP> n+ <SEP> 23 <SEP> est <SEP> liée <SEP> au <SEP> corps <SEP> 30 <SEP> via <SEP> des <SEP> régions <SEP> p+ <SEP> 31.
<tb> Comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> la <SEP> figure <SEP> 3B <SEP> qui <SEP> représente <SEP> le <SEP> contact <SEP> grille corps <SEP> selon <SEP> le <SEP> premier <SEP> moyen <SEP> de <SEP> la <SEP> technique <SEP> antérieure, <SEP> le <SEP> corps <SEP> 30 <SEP> est <SEP> électri quement <SEP> connecté <SEP> à <SEP> l'électrode <SEP> de <SEP> grille <SEP> 20 <SEP> via <SEP> le <SEP> contact <SEP> électrique <SEP> 33.
<tb> Toutefois, <SEP> il <SEP> faut <SEP> noter <SEP> que <SEP> les <SEP> schémas <SEP> de <SEP> mise <SEP> en <SEP> contact <SEP> du <SEP> corps
<tb> avec <SEP> la <SEP> source <SEP> ou <SEP> bien <SEP> la <SEP> grille <SEP> qui <SEP> sont <SEP> décrits <SEP> dans <SEP> la <SEP> technique <SEP> antérieure <SEP> ont
une <SEP> limite <SEP> fondamentale <SEP> en <SEP> ce <SEP> qui <SEP> concerne <SEP> leur <SEP> application <SEP> à <SEP> des <SEP> circuits <SEP> intégrés
<tb> SOI <SEP> du <SEP> commerce.
<tb> Tout <SEP> d'abord, <SEP> puisque <SEP> seules <SEP> les <SEP> parties <SEP> faibles, <SEP> qui <SEP> sont <SEP> vulnérables <SEP> au
<tb> courant <SEP> de <SEP> fuite <SEP> dynamique <SEP> émanant <SEP> de <SEP> l'ensemble <SEP> du <SEP> circuit, <SEP> sont <SEP> traitées
<tb> manuellement <SEP> par <SEP> mise <SEP> en <SEP> contact <SEP> du <SEP> corps <SEP> flottant <SEP> selon <SEP> la <SEP> technique <SEP> antérieure,
<tb> il <SEP> est <SEP> difficile <SEP> résoudre <SEP> le <SEP> problème <SEP> propre <SEP> du <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> circuits
<tb> intégrés <SEP> SOI.
<tb> exemple, <SEP> seuls <SEP> cinquante <SEP> mille <SEP> à <SEP> cent <SEP> mille <SEP> transistors <SEP> sont <SEP> ordi nairement <SEP> l'objet <SEP> d'une <SEP> mise <SEP> en <SEP> contact <SEP> du <SEP> corps <SEP> pour <SEP> remédier <SEP> à <SEP> l'effet <SEP> de <SEP> corps
<tb> flottant, <SEP> sur <SEP> million <SEP> et <SEP> demi <SEP> de <SEP> transistors <SEP> que <SEP> constitue <SEP> un <SEP> microprocesseur
<tb> 64 <SEP> bits <SEP> fabriqué <SEP> sur <SEP> un <SEP> substrat <SEP> SOI.
<tb> égard <SEP> à <SEP> ces <SEP> problèmes, <SEP> il <SEP> est <SEP> devenu <SEP> nécessaire, <SEP> dans <SEP> la <SEP> technique,
<tb> de <SEP> concevoir <SEP> un <SEP> procédé <SEP> et <SEP> une <SEP> structure <SEP> permettant <SEP> d'éliminer <SEP> fondamentalement
<tb> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés <SEP> à <SEP> semiconducteur <SEP> SOI, <SEP> qui
<tb> soient <SEP> pas <SEP> soumis <SEP> à <SEP> ces <SEP> limitations.
<tb> C'est <SEP> par <SEP> conséquent <SEP> un <SEP> but <SEP> de <SEP> la <SEP> présente <SEP> invention <SEP> de <SEP> produire
<tb> technique <SEP> permettant <SEP> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés
<tb> SOI. <SEP> Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> technique <SEP> permettant <SEP> de
<tb> résoudre <SEP> l'effet <SEP> de <SEP> bosse <SEP> de <SEP> transconductance <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés <SEP> SOI.
<tb> Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> technique <SEP> permettant
<tb> d'éliminer <SEP> l'effet <SEP> bipolaire <SEP> parasite <SEP> et, <SEP> par <SEP> conséquent, <SEP> le <SEP> courant <SEP> de <SEP> fuite
<tb> dynamique <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés <SEP> SOI.
<tb> Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> technique <SEP> permettant
<tb> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant, <SEP> qui <SEP> soit <SEP> applicable <SEP> à <SEP> des <SEP> produits <SEP> SOI <SEP> commer
<tb> ciaux.
<tb> SOI <SEP> du <SEP> commerce.
<tb> Tout <SEP> d'abord, <SEP> puisque <SEP> seules <SEP> les <SEP> parties <SEP> faibles, <SEP> qui <SEP> sont <SEP> vulnérables <SEP> au
<tb> courant <SEP> de <SEP> fuite <SEP> dynamique <SEP> émanant <SEP> de <SEP> l'ensemble <SEP> du <SEP> circuit, <SEP> sont <SEP> traitées
<tb> manuellement <SEP> par <SEP> mise <SEP> en <SEP> contact <SEP> du <SEP> corps <SEP> flottant <SEP> selon <SEP> la <SEP> technique <SEP> antérieure,
<tb> il <SEP> est <SEP> difficile <SEP> résoudre <SEP> le <SEP> problème <SEP> propre <SEP> du <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> circuits
<tb> intégrés <SEP> SOI.
<tb> exemple, <SEP> seuls <SEP> cinquante <SEP> mille <SEP> à <SEP> cent <SEP> mille <SEP> transistors <SEP> sont <SEP> ordi nairement <SEP> l'objet <SEP> d'une <SEP> mise <SEP> en <SEP> contact <SEP> du <SEP> corps <SEP> pour <SEP> remédier <SEP> à <SEP> l'effet <SEP> de <SEP> corps
<tb> flottant, <SEP> sur <SEP> million <SEP> et <SEP> demi <SEP> de <SEP> transistors <SEP> que <SEP> constitue <SEP> un <SEP> microprocesseur
<tb> 64 <SEP> bits <SEP> fabriqué <SEP> sur <SEP> un <SEP> substrat <SEP> SOI.
<tb> égard <SEP> à <SEP> ces <SEP> problèmes, <SEP> il <SEP> est <SEP> devenu <SEP> nécessaire, <SEP> dans <SEP> la <SEP> technique,
<tb> de <SEP> concevoir <SEP> un <SEP> procédé <SEP> et <SEP> une <SEP> structure <SEP> permettant <SEP> d'éliminer <SEP> fondamentalement
<tb> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés <SEP> à <SEP> semiconducteur <SEP> SOI, <SEP> qui
<tb> soient <SEP> pas <SEP> soumis <SEP> à <SEP> ces <SEP> limitations.
<tb> C'est <SEP> par <SEP> conséquent <SEP> un <SEP> but <SEP> de <SEP> la <SEP> présente <SEP> invention <SEP> de <SEP> produire
<tb> technique <SEP> permettant <SEP> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés
<tb> SOI. <SEP> Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> technique <SEP> permettant <SEP> de
<tb> résoudre <SEP> l'effet <SEP> de <SEP> bosse <SEP> de <SEP> transconductance <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés <SEP> SOI.
<tb> Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> technique <SEP> permettant
<tb> d'éliminer <SEP> l'effet <SEP> bipolaire <SEP> parasite <SEP> et, <SEP> par <SEP> conséquent, <SEP> le <SEP> courant <SEP> de <SEP> fuite
<tb> dynamique <SEP> dans <SEP> les <SEP> circuits <SEP> intégrés <SEP> SOI.
<tb> Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> technique <SEP> permettant
<tb> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant, <SEP> qui <SEP> soit <SEP> applicable <SEP> à <SEP> des <SEP> produits <SEP> SOI <SEP> commer
<tb> ciaux.
Un <SEP> autre <SEP> but <SEP> de <SEP> l'invention <SEP> est <SEP> de <SEP> fournir <SEP> une <SEP> solution <SEP> complète
<tb> permettant <SEP> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> tout <SEP> en <SEP> conservant <SEP> la <SEP> compatibilité
<tb> tracé <SEP> classique.
<tb> Selon <SEP> un <SEP> point <SEP> de <SEP> vue <SEP> large <SEP> de <SEP> l'invention, <SEP> il <SEP> est <SEP> proposé <SEP> des <SEP> circuits
<tb> intégrés <SEP> à <SEP> semiconducteur <SEP> SOI <SEP> présentant <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> qui <SEP> connecte
<tb> une <SEP> région <SEP> de <SEP> corps <SEP> d'un <SEP> MOSFET <SEP> SOI <SEP> à <SEP> une <SEP> ligne <SEP> de <SEP> corps <SEP> liée <SEP> à <SEP> la <SEP> ligne
<tb> d'alimentation <SEP> électrique <SEP> ou <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> terre, <SEP> ainsi <SEP> que <SEP> des <SEP> procédés <SEP> permettant
<tb> de <SEP> fabriquer <SEP> les <SEP> circuits <SEP> intégrés <SEP> à <SEP> semiconducteurs <SEP> SOI.
<tb> Un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> la <SEP> présente <SEP> invention <SEP> comprend <SEP> au <SEP> moins
<tb> un <SEP> MOSFET <SEP> SOI <SEP> isolé <SEP> qui <SEP> est <SEP> entouré <SEP> par <SEP> un <SEP> isolant, <SEP> une <SEP> ligne <SEP> de <SEP> corps <SEP> disposee
<tb> d'un <SEP> côté <SEP> du <SEP> MOSFET <SEP> SOI <SEP> et <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> qui <SEP> connecte <SEP> électrique-
<tb> permettant <SEP> d'éliminer <SEP> l'effet <SEP> de <SEP> corps <SEP> flottant <SEP> tout <SEP> en <SEP> conservant <SEP> la <SEP> compatibilité
<tb> tracé <SEP> classique.
<tb> Selon <SEP> un <SEP> point <SEP> de <SEP> vue <SEP> large <SEP> de <SEP> l'invention, <SEP> il <SEP> est <SEP> proposé <SEP> des <SEP> circuits
<tb> intégrés <SEP> à <SEP> semiconducteur <SEP> SOI <SEP> présentant <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> qui <SEP> connecte
<tb> une <SEP> région <SEP> de <SEP> corps <SEP> d'un <SEP> MOSFET <SEP> SOI <SEP> à <SEP> une <SEP> ligne <SEP> de <SEP> corps <SEP> liée <SEP> à <SEP> la <SEP> ligne
<tb> d'alimentation <SEP> électrique <SEP> ou <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> terre, <SEP> ainsi <SEP> que <SEP> des <SEP> procédés <SEP> permettant
<tb> de <SEP> fabriquer <SEP> les <SEP> circuits <SEP> intégrés <SEP> à <SEP> semiconducteurs <SEP> SOI.
<tb> Un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> la <SEP> présente <SEP> invention <SEP> comprend <SEP> au <SEP> moins
<tb> un <SEP> MOSFET <SEP> SOI <SEP> isolé <SEP> qui <SEP> est <SEP> entouré <SEP> par <SEP> un <SEP> isolant, <SEP> une <SEP> ligne <SEP> de <SEP> corps <SEP> disposee
<tb> d'un <SEP> côté <SEP> du <SEP> MOSFET <SEP> SOI <SEP> et <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> qui <SEP> connecte <SEP> électrique-
ment <SEP> une <SEP> paroi <SEP> latérale <SEP> d'une <SEP> région <SEP> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI <SEP> avec <SEP> la <SEP> ligne <SEP> de
<tb> corps. <SEP> Par <SEP> conséquent, <SEP> on <SEP> peut <SEP> disposer <SEP> une <SEP> pluralité <SEP> de <SEP> MOSFET <SEP> SOI <SEP> d'un <SEP> côté
<tb> de <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> En <SEP> outre, <SEP> on <SEP> peut <SEP> disposer <SEP> la <SEP> pluralité <SEP> de <SEP> MOSFET <SEP> SOI <SEP> des
<tb> deux <SEP> côtés <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps.
<tb> Le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> formé <SEP> en <SEP> une <SEP> région <SEP> prédéterminée <SEP> d'un <SEP> substrat
<tb> qui <SEP> consiste <SEP> en <SEP> un <SEP> substrat <SEP> de <SEP> support, <SEP> une <SEP> couche <SEP> d'isolation <SEP> enterrée <SEP> empilée <SEP> sur
<tb> le <SEP> substrat <SEP> de <SEP> support <SEP> une <SEP> couche <SEP> semiconductrice <SEP> empilée <SEP> sur <SEP> la <SEP> couche
<tb> isolante <SEP> enterrée.
<tb> De <SEP> façon <SEP> plus <SEP> détaillée, <SEP> le <SEP> MOSFET <SEP> SOI <SEP> comprend <SEP> une <SEP> région <SEP> active
<tb> de <SEP> transistor <SEP> entourée <SEP> par <SEP> une <SEP> couche <SEP> d'isolation <SEP> qui <SEP> est <SEP> formée <SEP> en <SEP> une <SEP> région
<tb> sélectionnée <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> et <SEP> un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> croisant <SEP> la
<tb> région <SEP> active <SEP> de <SEP> transistor. <SEP> La <SEP> ligne <SEP> de <SEP> corps <SEP> est <SEP> également <SEP> entourée <SEP> par <SEP> la <SEP> couche
<tb> d'isolation. <SEP> De <SEP> ce <SEP> fait, <SEP> parois <SEP> latérales <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> et <SEP> de <SEP> la
<tb> ligne <SEP> de <SEP> corps <SEP> sont <SEP> entourées <SEP> par <SEP> la <SEP> couche <SEP> d'isolation, <SEP> laquelle <SEP> est <SEP> en <SEP> contact <SEP> avec
<tb> la <SEP> couche <SEP> isolante <SEP> enterrée.
<tb> Le <SEP> prolongement <SEP> de <SEP> corps <SEP> s'étend <SEP> depuis <SEP> une <SEP> paroi <SEP> latérale <SEP> de <SEP> la
<tb> région <SEP> active <SEP> de <SEP> transistor <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> corps, <SEP> de <SEP> manière <SEP> que <SEP> soit <SEP> électriquement
<tb> connectée <SEP> la <SEP> région <SEP> active <SEP> transistor <SEP> avec <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> Le <SEP> prolongement <SEP> de
<tb> corps <SEP> est <SEP> plus <SEP> mince <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor. <SEP> De <SEP> plus, <SEP> la <SEP> surface
<tb> supérieure <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> est <SEP> recouverte <SEP> d'une <SEP> couche <SEP> isolante <SEP> de
<tb> corps.
<tb> Une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> est <SEP> interposée <SEP> entre <SEP> le <SEP> motif <SEP> de <SEP> grille
<tb> isolée <SEP> et <SEP> la <SEP> région <SEP> active <SEP> transistor, <SEP> et <SEP> une <SEP> extrémité <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> est
<tb> en <SEP> chevauchement <SEP> avec <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps. <SEP> La <SEP> couche <SEP> isolante <SEP> de <SEP> corps
<tb> est <SEP> plus <SEP> épaisse <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> grille. <SEP> Ainsi, <SEP> on <SEP> peut <SEP> empêcher <SEP> qu'un
<tb> canal <SEP> d'inversion <SEP> ne <SEP> se <SEP> forme <SEP> au <SEP> niveau <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> quelle <SEP> que <SEP> soit
<tb> la <SEP> tension <SEP> appliquée <SEP> au <SEP> motif <SEP> de <SEP> grille <SEP> isolée.
<tb> De <SEP> ce <SEP> fait, <SEP> il <SEP> devient <SEP> possible <SEP> de <SEP> mettre <SEP> en <SEP> oeuvre <SEP> un <SEP> MOSFET <SEP> SOI
<tb> perfectionné <SEP> dépourvu <SEP> de <SEP> corps <SEP> flottants <SEP> dans <SEP> l'ensemble <SEP> des <SEP> circuits <SEP> intégrés <SEP> SOI.
<tb> Un <SEP> procédé <SEP> fabrication <SEP> des <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> comprend <SEP> la
<tb> formation <SEP> d'au <SEP> moins <SEP> un <SEP> MOSFET <SEP> SOI <SEP> sur <SEP> un <SEP> substrat <SEP> SOI, <SEP> la <SEP> formation <SEP> d'une
<tb> ligne <SEP> de <SEP> corps <SEP> disposée <SEP> côté <SEP> du <SEP> MOSFET <SEP> SOI <SEP> et <SEP> la <SEP> formation <SEP> d'un <SEP> prolonge ment <SEP> de <SEP> corps <SEP> qui <SEP> connecte <SEP> électriquement <SEP> une <SEP> région <SEP> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI
<tb> avec <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> ' <SEP> le <SEP> substrat <SEP> SOI <SEP> consiste <SEP> en <SEP> un <SEP> substrat <SEP> de <SEP> support, <SEP> une
<tb> couche <SEP> isolante <SEP> enterrée <SEP> est <SEP> formée <SEP> sur <SEP> le <SEP> substrat <SEP> de <SEP> support, <SEP> et <SEP> une <SEP> couche
<tb> semiconductrice <SEP> qui <SEP> est <SEP> formée <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée. <SEP> Ainsi, <SEP> une <SEP> pluralité
<tb> corps. <SEP> Par <SEP> conséquent, <SEP> on <SEP> peut <SEP> disposer <SEP> une <SEP> pluralité <SEP> de <SEP> MOSFET <SEP> SOI <SEP> d'un <SEP> côté
<tb> de <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> En <SEP> outre, <SEP> on <SEP> peut <SEP> disposer <SEP> la <SEP> pluralité <SEP> de <SEP> MOSFET <SEP> SOI <SEP> des
<tb> deux <SEP> côtés <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps.
<tb> Le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> formé <SEP> en <SEP> une <SEP> région <SEP> prédéterminée <SEP> d'un <SEP> substrat
<tb> qui <SEP> consiste <SEP> en <SEP> un <SEP> substrat <SEP> de <SEP> support, <SEP> une <SEP> couche <SEP> d'isolation <SEP> enterrée <SEP> empilée <SEP> sur
<tb> le <SEP> substrat <SEP> de <SEP> support <SEP> une <SEP> couche <SEP> semiconductrice <SEP> empilée <SEP> sur <SEP> la <SEP> couche
<tb> isolante <SEP> enterrée.
<tb> De <SEP> façon <SEP> plus <SEP> détaillée, <SEP> le <SEP> MOSFET <SEP> SOI <SEP> comprend <SEP> une <SEP> région <SEP> active
<tb> de <SEP> transistor <SEP> entourée <SEP> par <SEP> une <SEP> couche <SEP> d'isolation <SEP> qui <SEP> est <SEP> formée <SEP> en <SEP> une <SEP> région
<tb> sélectionnée <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> et <SEP> un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> croisant <SEP> la
<tb> région <SEP> active <SEP> de <SEP> transistor. <SEP> La <SEP> ligne <SEP> de <SEP> corps <SEP> est <SEP> également <SEP> entourée <SEP> par <SEP> la <SEP> couche
<tb> d'isolation. <SEP> De <SEP> ce <SEP> fait, <SEP> parois <SEP> latérales <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> et <SEP> de <SEP> la
<tb> ligne <SEP> de <SEP> corps <SEP> sont <SEP> entourées <SEP> par <SEP> la <SEP> couche <SEP> d'isolation, <SEP> laquelle <SEP> est <SEP> en <SEP> contact <SEP> avec
<tb> la <SEP> couche <SEP> isolante <SEP> enterrée.
<tb> Le <SEP> prolongement <SEP> de <SEP> corps <SEP> s'étend <SEP> depuis <SEP> une <SEP> paroi <SEP> latérale <SEP> de <SEP> la
<tb> région <SEP> active <SEP> de <SEP> transistor <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> corps, <SEP> de <SEP> manière <SEP> que <SEP> soit <SEP> électriquement
<tb> connectée <SEP> la <SEP> région <SEP> active <SEP> transistor <SEP> avec <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> Le <SEP> prolongement <SEP> de
<tb> corps <SEP> est <SEP> plus <SEP> mince <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor. <SEP> De <SEP> plus, <SEP> la <SEP> surface
<tb> supérieure <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> est <SEP> recouverte <SEP> d'une <SEP> couche <SEP> isolante <SEP> de
<tb> corps.
<tb> Une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> est <SEP> interposée <SEP> entre <SEP> le <SEP> motif <SEP> de <SEP> grille
<tb> isolée <SEP> et <SEP> la <SEP> région <SEP> active <SEP> transistor, <SEP> et <SEP> une <SEP> extrémité <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> est
<tb> en <SEP> chevauchement <SEP> avec <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps. <SEP> La <SEP> couche <SEP> isolante <SEP> de <SEP> corps
<tb> est <SEP> plus <SEP> épaisse <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> grille. <SEP> Ainsi, <SEP> on <SEP> peut <SEP> empêcher <SEP> qu'un
<tb> canal <SEP> d'inversion <SEP> ne <SEP> se <SEP> forme <SEP> au <SEP> niveau <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> quelle <SEP> que <SEP> soit
<tb> la <SEP> tension <SEP> appliquée <SEP> au <SEP> motif <SEP> de <SEP> grille <SEP> isolée.
<tb> De <SEP> ce <SEP> fait, <SEP> il <SEP> devient <SEP> possible <SEP> de <SEP> mettre <SEP> en <SEP> oeuvre <SEP> un <SEP> MOSFET <SEP> SOI
<tb> perfectionné <SEP> dépourvu <SEP> de <SEP> corps <SEP> flottants <SEP> dans <SEP> l'ensemble <SEP> des <SEP> circuits <SEP> intégrés <SEP> SOI.
<tb> Un <SEP> procédé <SEP> fabrication <SEP> des <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> comprend <SEP> la
<tb> formation <SEP> d'au <SEP> moins <SEP> un <SEP> MOSFET <SEP> SOI <SEP> sur <SEP> un <SEP> substrat <SEP> SOI, <SEP> la <SEP> formation <SEP> d'une
<tb> ligne <SEP> de <SEP> corps <SEP> disposée <SEP> côté <SEP> du <SEP> MOSFET <SEP> SOI <SEP> et <SEP> la <SEP> formation <SEP> d'un <SEP> prolonge ment <SEP> de <SEP> corps <SEP> qui <SEP> connecte <SEP> électriquement <SEP> une <SEP> région <SEP> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI
<tb> avec <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> ' <SEP> le <SEP> substrat <SEP> SOI <SEP> consiste <SEP> en <SEP> un <SEP> substrat <SEP> de <SEP> support, <SEP> une
<tb> couche <SEP> isolante <SEP> enterrée <SEP> est <SEP> formée <SEP> sur <SEP> le <SEP> substrat <SEP> de <SEP> support, <SEP> et <SEP> une <SEP> couche
<tb> semiconductrice <SEP> qui <SEP> est <SEP> formée <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée. <SEP> Ainsi, <SEP> une <SEP> pluralité
de <SEP> MOSFET <SEP> SOI <SEP> peuvent <SEP> être <SEP> formés <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> ou <SEP> des
<tb> deux <SEP> côtés <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> Le <SEP> procédé <SEP> de <SEP> formation <SEP> du <SEP> MOSFET <SEP> SOI, <SEP> de <SEP> la
<tb> ligne <SEP> de <SEP> corps <SEP> et <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> comprend <SEP> la <SEP> gravure <SEP> d'une <SEP> région <SEP> déterminée <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> visant <SEP> à <SEP> former <SEP> une <SEP> région <SEP> de <SEP> tranchée
<tb> définissant <SEP> au <SEP> moins <SEP> une <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> isolée <SEP> et <SEP> une <SEP> région <SEP> active <SEP> de
<tb> ligne <SEP> de <SEP> corps <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor. <SEP> La <SEP> profondeur <SEP> de <SEP> la
<tb> région <SEP> de <SEP> tranchée <SEP> est <SEP> plus <SEP> petite <SEP> que <SEP> l'épaisseur <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice.
<tb> Ainsi <SEP> une <SEP> couche <SEP> résidu <SEP> semiconductrice, <SEP> qui <SEP> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> couche <SEP> semi conductrice, <SEP> existe <SEP> au <SEP> niveau <SEP> du <SEP> fond <SEP> de <SEP> la <SEP> région <SEP> de <SEP> tranchée. <SEP> Une <SEP> région <SEP> prédé terminée <SEP> de <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> est <SEP> alors <SEP> sélectivement <SEP> gravée
<tb> jusqu <SEP> ' <SEP> ce <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> soit <SEP> exposée, <SEP> de <SEP> manière <SEP> à <SEP> ainsi <SEP> laisser
<tb> un <SEP> prolongement <SEP> de <SEP> corps <SEP> qui <SEP> connecte <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> à <SEP> la <SEP> ligne
<tb> corps. <SEP> conséquent, <SEP> une <SEP> région <SEP> d'isolation <SEP> exposant <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée
<tb> est <SEP> formée. <SEP> De <SEP> ce <SEP> fait, <SEP> la <SEP> région <SEP> d'isolation <SEP> est <SEP> plus <SEP> profonde <SEP> que <SEP> la <SEP> région <SEP> de
<tb> tranchée <SEP> exposant <SEP> le <SEP> prolongement <SEP> de <SEP> corps.
<tb> Ensuite, <SEP> on <SEP> forme <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> et <SEP> une <SEP> couche <SEP> d'isola tion <SEP> dans <SEP> la <SEP> région <SEP> de <SEP> tranchée <SEP> exposant <SEP> le <SEP> prolongement <SEP> de <SEP> corps <SEP> et <SEP> dans
<tb> région <SEP> d'isolation <SEP> exposant <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée, <SEP> respectivement. <SEP> Un <SEP> motif
<tb> de <SEP> grille <SEP> isolée <SEP> croisant <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> est <SEP> formé. <SEP> Le <SEP> motif <SEP> de <SEP> grille
<tb> est <SEP> formé <SEP> de <SEP> façon <SEP> qu'une <SEP> extrémité <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> soit <SEP> en <SEP> chevauchement <SEP> avec
<tb> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps. <SEP> Ici, <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> entre
<tb> motif <SEP> de <SEP> grille <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor. <SEP> La <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> est <SEP> plus
<tb> épaisse <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> grille. <SEP> Alors, <SEP> même <SEP> si <SEP> on <SEP> applique <SEP> au <SEP> motif
<tb> grille <SEP> une <SEP> tension <SEP> prédéterminée <SEP> comprise <SEP> dans <SEP> l'intervalle <SEP> des <SEP> tensions <SEP> de <SEP> fonc
<tb> tionnement, <SEP> il <SEP> est <SEP> possible <SEP> d'empêcher <SEP> qu'un <SEP> canal <SEP> d'inversion <SEP> ne <SEP> se <SEP> forme <SEP> au
<tb> niveau <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> sous <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps. <SEP> Des <SEP> ions
<tb> d'impureté <SEP> ayant <SEP> le <SEP> même <SEP> type <SEP> de <SEP> conductivité <SEP> que <SEP> la <SEP> couche <SEP> semiconductrice,
<tb> c'est-à-dire <SEP> une <SEP> région <SEP> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI, <SEP> sont <SEP> implantés <SEP> dans <SEP> la <SEP> région
<tb> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> de <SEP> façon <SEP> à <SEP> former <SEP> une <SEP> ligne <SEP> de <SEP> corps <SEP> ayant <SEP> une <SEP> faible
<tb> résistivité.
<tb> deux <SEP> côtés <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps. <SEP> Le <SEP> procédé <SEP> de <SEP> formation <SEP> du <SEP> MOSFET <SEP> SOI, <SEP> de <SEP> la
<tb> ligne <SEP> de <SEP> corps <SEP> et <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> comprend <SEP> la <SEP> gravure <SEP> d'une <SEP> région <SEP> déterminée <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> visant <SEP> à <SEP> former <SEP> une <SEP> région <SEP> de <SEP> tranchée
<tb> définissant <SEP> au <SEP> moins <SEP> une <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> isolée <SEP> et <SEP> une <SEP> région <SEP> active <SEP> de
<tb> ligne <SEP> de <SEP> corps <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor. <SEP> La <SEP> profondeur <SEP> de <SEP> la
<tb> région <SEP> de <SEP> tranchée <SEP> est <SEP> plus <SEP> petite <SEP> que <SEP> l'épaisseur <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice.
<tb> Ainsi <SEP> une <SEP> couche <SEP> résidu <SEP> semiconductrice, <SEP> qui <SEP> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> couche <SEP> semi conductrice, <SEP> existe <SEP> au <SEP> niveau <SEP> du <SEP> fond <SEP> de <SEP> la <SEP> région <SEP> de <SEP> tranchée. <SEP> Une <SEP> région <SEP> prédé terminée <SEP> de <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> est <SEP> alors <SEP> sélectivement <SEP> gravée
<tb> jusqu <SEP> ' <SEP> ce <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> soit <SEP> exposée, <SEP> de <SEP> manière <SEP> à <SEP> ainsi <SEP> laisser
<tb> un <SEP> prolongement <SEP> de <SEP> corps <SEP> qui <SEP> connecte <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> à <SEP> la <SEP> ligne
<tb> corps. <SEP> conséquent, <SEP> une <SEP> région <SEP> d'isolation <SEP> exposant <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée
<tb> est <SEP> formée. <SEP> De <SEP> ce <SEP> fait, <SEP> la <SEP> région <SEP> d'isolation <SEP> est <SEP> plus <SEP> profonde <SEP> que <SEP> la <SEP> région <SEP> de
<tb> tranchée <SEP> exposant <SEP> le <SEP> prolongement <SEP> de <SEP> corps.
<tb> Ensuite, <SEP> on <SEP> forme <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> et <SEP> une <SEP> couche <SEP> d'isola tion <SEP> dans <SEP> la <SEP> région <SEP> de <SEP> tranchée <SEP> exposant <SEP> le <SEP> prolongement <SEP> de <SEP> corps <SEP> et <SEP> dans
<tb> région <SEP> d'isolation <SEP> exposant <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée, <SEP> respectivement. <SEP> Un <SEP> motif
<tb> de <SEP> grille <SEP> isolée <SEP> croisant <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> est <SEP> formé. <SEP> Le <SEP> motif <SEP> de <SEP> grille
<tb> est <SEP> formé <SEP> de <SEP> façon <SEP> qu'une <SEP> extrémité <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> soit <SEP> en <SEP> chevauchement <SEP> avec
<tb> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps. <SEP> Ici, <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> entre
<tb> motif <SEP> de <SEP> grille <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor. <SEP> La <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> est <SEP> plus
<tb> épaisse <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> grille. <SEP> Alors, <SEP> même <SEP> si <SEP> on <SEP> applique <SEP> au <SEP> motif
<tb> grille <SEP> une <SEP> tension <SEP> prédéterminée <SEP> comprise <SEP> dans <SEP> l'intervalle <SEP> des <SEP> tensions <SEP> de <SEP> fonc
<tb> tionnement, <SEP> il <SEP> est <SEP> possible <SEP> d'empêcher <SEP> qu'un <SEP> canal <SEP> d'inversion <SEP> ne <SEP> se <SEP> forme <SEP> au
<tb> niveau <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> sous <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps. <SEP> Des <SEP> ions
<tb> d'impureté <SEP> ayant <SEP> le <SEP> même <SEP> type <SEP> de <SEP> conductivité <SEP> que <SEP> la <SEP> couche <SEP> semiconductrice,
<tb> c'est-à-dire <SEP> une <SEP> région <SEP> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI, <SEP> sont <SEP> implantés <SEP> dans <SEP> la <SEP> région
<tb> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> de <SEP> façon <SEP> à <SEP> former <SEP> une <SEP> ligne <SEP> de <SEP> corps <SEP> ayant <SEP> une <SEP> faible
<tb> résistivité.
La <SEP> description <SEP> suivante, <SEP> conçue <SEP> à <SEP> titre <SEP> d'illustration <SEP> de <SEP> l'invention, <SEP> vise
<tb> à <SEP> donner <SEP> une <SEP> meilleure <SEP> compréhension <SEP> de <SEP> ses <SEP> caractéristiques <SEP> et <SEP> avantages <SEP> ; <SEP> elle
<tb> s'appuie <SEP> sur <SEP> les <SEP> dessins <SEP> annexés, <SEP> parmi <SEP> lesquels
<tb> la <SEP> figure <SEP> 1 <SEP> est <SEP> une <SEP> vue <SEP> en <SEP> section <SEP> droite <SEP> simplifiée <SEP> illustrant <SEP> un
<tb> MOSFET <SEP> SOI <SEP> typique <SEP> de <SEP> la <SEP> technique <SEP> antérieure.
<tb> à <SEP> donner <SEP> une <SEP> meilleure <SEP> compréhension <SEP> de <SEP> ses <SEP> caractéristiques <SEP> et <SEP> avantages <SEP> ; <SEP> elle
<tb> s'appuie <SEP> sur <SEP> les <SEP> dessins <SEP> annexés, <SEP> parmi <SEP> lesquels
<tb> la <SEP> figure <SEP> 1 <SEP> est <SEP> une <SEP> vue <SEP> en <SEP> section <SEP> droite <SEP> simplifiée <SEP> illustrant <SEP> un
<tb> MOSFET <SEP> SOI <SEP> typique <SEP> de <SEP> la <SEP> technique <SEP> antérieure.
Les <SEP> figures <SEP> 2A <SEP> et <SEP> 2B <SEP> sont <SEP> respectivement <SEP> un <SEP> circuit <SEP> multiplexeur <SEP> et
<tb> une <SEP> forme <SEP> d'onde <SEP> de <SEP> sortie <SEP> servant <SEP> à <SEP> illustrer <SEP> le <SEP> courant <SEP> de <SEP> fuite <SEP> dynamique <SEP> à
<tb> l'effet <SEP> corps <SEP> flottant <SEP> dans <SEP> des <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> classiques <SEP> ;
<tb> les <SEP> figures <SEP> 3A <SEP> et <SEP> 3B <SEP> sont <SEP> des <SEP> vues <SEP> simplifiées <SEP> de <SEP> MOSFET <SEP> en
<tb> contact <SEP> avec <SEP> le <SEP> corps, <SEP> selon <SEP> diverses <SEP> formes <SEP> de <SEP> la <SEP> technique <SEP> antérieure <SEP> ;
<tb> la <SEP> figure <SEP> 4A <SEP> est <SEP> une <SEP> vue <SEP> de <SEP> dessus <SEP> d'un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> un
<tb> mode <SEP> réalisation <SEP> préféré <SEP> de <SEP> l'invention <SEP> ;
<tb> la <SEP> figure <SEP> 4B <SEP> est <SEP> une <SEP> vue <SEP> de <SEP> dessus <SEP> d'un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> un
<tb> autre <SEP> mode <SEP> de <SEP> réalisation <SEP> préféré <SEP> de <SEP> l'invention <SEP> ;
<tb> la <SEP> figure <SEP> 5 <SEP> est <SEP> une <SEP> vue <SEP> en <SEP> perspective <SEP> simplifiée <SEP> du <SEP> circuit <SEP> intégré
<tb> selon <SEP> mode <SEP> de <SEP> réalisation <SEP> préféré <SEP> de <SEP> l'invention <SEP> ;
<tb> les <SEP> figures <SEP> 6A <SEP> à <SEP> 11A <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant
<tb> ligne <SEP> -I' <SEP> de <SEP> la <SEP> figure <SEP> 4A <SEP> et <SEP> servant <SEP> à <SEP> illustrer <SEP> un <SEP> procédé <SEP> de <SEP> fabrication <SEP> d'un <SEP> circuit
<tb> intégré <SEP> selon <SEP> l'invention <SEP> ;
<tb> les <SEP> figures <SEP> 6B <SEP> à <SEP> 11B <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant <SEP> la
<tb> ligne <SEP> de <SEP> la <SEP> figure <SEP> 4A <SEP> et <SEP> servant <SEP> à <SEP> illustrer <SEP> un <SEP> procédé <SEP> de <SEP> fabrication
<tb> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> l'invention <SEP> ; <SEP> et
<tb> les <SEP> figures <SEP> 6C <SEP> à <SEP> 11C <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant
<tb> ligne <SEP> -III' <SEP> de <SEP> la <SEP> figure <SEP> 4A <SEP> et <SEP> servant <SEP> à <SEP> illustrer <SEP> un <SEP> procédé <SEP> de <SEP> fabrication <SEP> d'un
<tb> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> l'invention.
<tb> On <SEP> représente <SEP> maintenant <SEP> l'invention <SEP> de <SEP> manière <SEP> détaillée <SEP> en <SEP> se
<tb> rapportant <SEP> aux <SEP> dessins <SEP> annexés. <SEP> Les <SEP> figures <SEP> 4A <SEP> et <SEP> 5 <SEP> sont <SEP> respectivement <SEP> une <SEP> vue
<tb> de <SEP> dessus <SEP> et <SEP> une <SEP> vue <SEP> en <SEP> perspective <SEP> montrant <SEP> une <SEP> partie <SEP> d'un <SEP> circuit <SEP> intégré
<tb> selon <SEP> mode <SEP> de <SEP> réalisation <SEP> de <SEP> l'invention.
<tb> On <SEP> explique <SEP> ci-après <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> comportant <SEP> des <SEP> MOSFET
<tb> de <SEP> type <SEP> n, <SEP> dotés <SEP> N-MOSFET, <SEP> en <SEP> liaison <SEP> avec <SEP> les <SEP> figures <SEP> 4A <SEP> et <SEP> 5. <SEP> Toutefois
<tb> l'invention <SEP> pourrait <SEP> aussi <SEP> bien <SEP> s'appliquer <SEP> à <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> comportant
<tb> MOSFET <SEP> de <SEP> type <SEP> p, <SEP> notés <SEP> P-MOSFET. <SEP> De <SEP> plus, <SEP> l'invention <SEP> pourrait <SEP> aisément <SEP> être
<tb> modifiée <SEP> pour <SEP> produire <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> comportant <SEP> des <SEP> N-MOSFET <SEP> et <SEP> des
<tb> P-MOSFET.
<tb> Comme <SEP> on <SEP> peut <SEP> le <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 4A <SEP> et <SEP> 5, <SEP> au <SEP> moins <SEP> une <SEP> région
<tb> active <SEP> transistor <SEP> isolée <SEP> la <SEP> est <SEP> placée <SEP> en <SEP> une <SEP> région <SEP> prédéterminée <SEP> d'un <SEP> substrat
<tb> SOI. <SEP> Une <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> est <SEP> disposée <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> tran sistor <SEP> la. <SEP> De <SEP> manière <SEP> détaillée, <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> peut <SEP> être <SEP> disposée
<tb> d'un <SEP> côté <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> La <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> est <SEP> électriquement
<tb> connectée <SEP> à <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> le, <SEP> qui <SEP> se <SEP> prolonge <SEP> d'une <SEP> paroi <SEP> latérale <SEP> de
<tb> une <SEP> forme <SEP> d'onde <SEP> de <SEP> sortie <SEP> servant <SEP> à <SEP> illustrer <SEP> le <SEP> courant <SEP> de <SEP> fuite <SEP> dynamique <SEP> à
<tb> l'effet <SEP> corps <SEP> flottant <SEP> dans <SEP> des <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> classiques <SEP> ;
<tb> les <SEP> figures <SEP> 3A <SEP> et <SEP> 3B <SEP> sont <SEP> des <SEP> vues <SEP> simplifiées <SEP> de <SEP> MOSFET <SEP> en
<tb> contact <SEP> avec <SEP> le <SEP> corps, <SEP> selon <SEP> diverses <SEP> formes <SEP> de <SEP> la <SEP> technique <SEP> antérieure <SEP> ;
<tb> la <SEP> figure <SEP> 4A <SEP> est <SEP> une <SEP> vue <SEP> de <SEP> dessus <SEP> d'un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> un
<tb> mode <SEP> réalisation <SEP> préféré <SEP> de <SEP> l'invention <SEP> ;
<tb> la <SEP> figure <SEP> 4B <SEP> est <SEP> une <SEP> vue <SEP> de <SEP> dessus <SEP> d'un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> un
<tb> autre <SEP> mode <SEP> de <SEP> réalisation <SEP> préféré <SEP> de <SEP> l'invention <SEP> ;
<tb> la <SEP> figure <SEP> 5 <SEP> est <SEP> une <SEP> vue <SEP> en <SEP> perspective <SEP> simplifiée <SEP> du <SEP> circuit <SEP> intégré
<tb> selon <SEP> mode <SEP> de <SEP> réalisation <SEP> préféré <SEP> de <SEP> l'invention <SEP> ;
<tb> les <SEP> figures <SEP> 6A <SEP> à <SEP> 11A <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant
<tb> ligne <SEP> -I' <SEP> de <SEP> la <SEP> figure <SEP> 4A <SEP> et <SEP> servant <SEP> à <SEP> illustrer <SEP> un <SEP> procédé <SEP> de <SEP> fabrication <SEP> d'un <SEP> circuit
<tb> intégré <SEP> selon <SEP> l'invention <SEP> ;
<tb> les <SEP> figures <SEP> 6B <SEP> à <SEP> 11B <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant <SEP> la
<tb> ligne <SEP> de <SEP> la <SEP> figure <SEP> 4A <SEP> et <SEP> servant <SEP> à <SEP> illustrer <SEP> un <SEP> procédé <SEP> de <SEP> fabrication
<tb> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> l'invention <SEP> ; <SEP> et
<tb> les <SEP> figures <SEP> 6C <SEP> à <SEP> 11C <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant
<tb> ligne <SEP> -III' <SEP> de <SEP> la <SEP> figure <SEP> 4A <SEP> et <SEP> servant <SEP> à <SEP> illustrer <SEP> un <SEP> procédé <SEP> de <SEP> fabrication <SEP> d'un
<tb> circuit <SEP> intégré <SEP> SOI <SEP> selon <SEP> l'invention.
<tb> On <SEP> représente <SEP> maintenant <SEP> l'invention <SEP> de <SEP> manière <SEP> détaillée <SEP> en <SEP> se
<tb> rapportant <SEP> aux <SEP> dessins <SEP> annexés. <SEP> Les <SEP> figures <SEP> 4A <SEP> et <SEP> 5 <SEP> sont <SEP> respectivement <SEP> une <SEP> vue
<tb> de <SEP> dessus <SEP> et <SEP> une <SEP> vue <SEP> en <SEP> perspective <SEP> montrant <SEP> une <SEP> partie <SEP> d'un <SEP> circuit <SEP> intégré
<tb> selon <SEP> mode <SEP> de <SEP> réalisation <SEP> de <SEP> l'invention.
<tb> On <SEP> explique <SEP> ci-après <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> comportant <SEP> des <SEP> MOSFET
<tb> de <SEP> type <SEP> n, <SEP> dotés <SEP> N-MOSFET, <SEP> en <SEP> liaison <SEP> avec <SEP> les <SEP> figures <SEP> 4A <SEP> et <SEP> 5. <SEP> Toutefois
<tb> l'invention <SEP> pourrait <SEP> aussi <SEP> bien <SEP> s'appliquer <SEP> à <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> comportant
<tb> MOSFET <SEP> de <SEP> type <SEP> p, <SEP> notés <SEP> P-MOSFET. <SEP> De <SEP> plus, <SEP> l'invention <SEP> pourrait <SEP> aisément <SEP> être
<tb> modifiée <SEP> pour <SEP> produire <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> comportant <SEP> des <SEP> N-MOSFET <SEP> et <SEP> des
<tb> P-MOSFET.
<tb> Comme <SEP> on <SEP> peut <SEP> le <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 4A <SEP> et <SEP> 5, <SEP> au <SEP> moins <SEP> une <SEP> région
<tb> active <SEP> transistor <SEP> isolée <SEP> la <SEP> est <SEP> placée <SEP> en <SEP> une <SEP> région <SEP> prédéterminée <SEP> d'un <SEP> substrat
<tb> SOI. <SEP> Une <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> est <SEP> disposée <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> tran sistor <SEP> la. <SEP> De <SEP> manière <SEP> détaillée, <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> peut <SEP> être <SEP> disposée
<tb> d'un <SEP> côté <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> La <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> est <SEP> électriquement
<tb> connectée <SEP> à <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> le, <SEP> qui <SEP> se <SEP> prolonge <SEP> d'une <SEP> paroi <SEP> latérale <SEP> de
la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la. <SEP> De <SEP> plus, <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> a <SEP> de <SEP> préférence <SEP> la
<tb> forme <SEP> d'une <SEP> ligne <SEP> droite. <SEP> Ici, <SEP> le <SEP> substrat <SEP> SOI <SEP> consiste <SEP> en <SEP> un <SEP> substrat <SEP> de <SEP> support <SEP> 53,
<tb> une <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> qui <SEP> est <SEP> empilée <SEP> sur <SEP> le <SEP> substrat <SEP> de <SEP> support <SEP> 53, <SEP> et
<tb> une <SEP> couche <SEP> semiconductrice <SEP> empilée <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51. <SEP> La <SEP> couche
<tb> semiconductrice <SEP> possède <SEP> un <SEP> premier <SEP> type <SEP> de <SEP> conductivité. <SEP> Le <SEP> premier <SEP> type <SEP> de
<tb> conductivité <SEP> peut <SEP> être <SEP> le <SEP> type <SEP> p <SEP> ou <SEP> le <SEP> type <SEP> n. <SEP> Dans <SEP> le <SEP> cas <SEP> où <SEP> la <SEP> couche <SEP> semiconduc trice <SEP> est <SEP> le <SEP> type <SEP> p, <SEP> un <SEP> N-MOSFET <SEP> SOI <SEP> est <SEP> formé <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> couche <SEP> semi conductrice. <SEP> Au <SEP> contraire, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> la <SEP> couche <SEP> semiconductrice <SEP> est <SEP> du <SEP> type <SEP> n,
<tb> un <SEP> P-MOSFET <SEP> SOI <SEP> est <SEP> formé <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice. <SEP> La <SEP> couche
<tb> semiconductrice <SEP> peut <SEP> être <SEP> une <SEP> couche <SEP> de <SEP> silicium, <SEP> une <SEP> couche <SEP> de <SEP> germanium <SEP> ou
<tb> une <SEP> couche <SEP> de <SEP> semiconducteur <SEP> composé.
<tb> La <SEP> région <SEP> active <SEP> de <SEP> transistorla, <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> et <SEP> le <SEP> prolonge ment <SEP> de <SEP> corps <SEP> le <SEP> sont <SEP> formés <SEP> de <SEP> parties <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice. <SEP> De <SEP> plus,
<tb> ces <SEP> trois <SEP> régions <SEP> ont <SEP> le <SEP> même <SEP> type <SEP> de <SEP> conductivité. <SEP> Le <SEP> prolongement <SEP> de <SEP> corps <SEP> le
<tb> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb, <SEP> tandis
<tb> que <SEP> la <SEP> surface <SEP> de <SEP> fond <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> le <SEP> est <SEP> en <SEP> contact <SEP> avec <SEP> la <SEP> couche
<tb> isolante <SEP> enterrée <SEP> 51. <SEP> Ainsi, <SEP> la <SEP> surface <SEP> de <SEP> dessus <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> le <SEP> est
<tb> inférieure <SEP> celle <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> La
<tb> surface <SEP> supérieure <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> 1 <SEP> e <SEP> est <SEP> recouverte <SEP> d'une <SEP> couche
<tb> isolante <SEP> de <SEP> corps <SEP> 3a. <SEP> De <SEP> plus, <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> se <SEP> trouvant <SEP> au <SEP> niveau
<tb> de <SEP> la <SEP> périphérie <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la, <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> et <SEP> le
<tb> prolongement <SEP> de <SEP> corps <SEP> 1 <SEP> e <SEP> sont <SEP> recouverts <SEP> au <SEP> moyen <SEP> d'une <SEP> couche <SEP> d'isolation <SEP> (non
<tb> représentée).
<tb> Un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> comportant <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> 5 <SEP> est
<tb> empilé <SEP> sur <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la. <SEP> L'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> croise <SEP> la <SEP> région
<tb> active <SEP> de <SEP> transistor <SEP> la, <SEP> et <SEP> une <SEP> extrémité <SEP> d'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> est <SEP> en <SEP> chevauche ment <SEP> avec <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a. <SEP> Une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> (non
<tb> représentée) <SEP> s'interpose <SEP> entre <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> tran sistor <SEP> la. <SEP> La <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> de
<tb> corps <SEP> 3a. <SEP> Ainsi, <SEP> même <SEP> si <SEP> une <SEP> tension <SEP> de <SEP> fonctionnement <SEP> est <SEP> appliquée <SEP> l'électrode
<tb> de <SEP> grille, <SEP> on <SEP> peut <SEP> empêcher <SEP> qu'un <SEP> canal <SEP> d'inversion <SEP> ne <SEP> se <SEP> forme <SEP> au <SEP> niveau <SEP> du
<tb> prolongement <SEP> de <SEP> corps <SEP> le <SEP> sous <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a.
<tb> Une <SEP> région <SEP> de <SEP> source <SEP> 1s <SEP> du <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> formée
<tb> au <SEP> niveau <SEP> de <SEP> la <SEP> région <SEP> de <SEP> transistor <SEP> la <SEP> qui <SEP> est <SEP> placée <SEP> d'un <SEP> côté <SEP> de <SEP> l'électrode <SEP> de
<tb> grille <SEP> 5, <SEP> et <SEP> une <SEP> région <SEP> de <SEP> drain <SEP> 1d <SEP> du <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> formée <SEP> au
<tb> niveau <SEP> de <SEP> la <SEP> région <SEP> de <SEP> transistor <SEP> la <SEP> qui <SEP> est <SEP> placée <SEP> de <SEP> l'autre <SEP> côté <SEP> de <SEP> l'électrode <SEP> de
<tb> forme <SEP> d'une <SEP> ligne <SEP> droite. <SEP> Ici, <SEP> le <SEP> substrat <SEP> SOI <SEP> consiste <SEP> en <SEP> un <SEP> substrat <SEP> de <SEP> support <SEP> 53,
<tb> une <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> qui <SEP> est <SEP> empilée <SEP> sur <SEP> le <SEP> substrat <SEP> de <SEP> support <SEP> 53, <SEP> et
<tb> une <SEP> couche <SEP> semiconductrice <SEP> empilée <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51. <SEP> La <SEP> couche
<tb> semiconductrice <SEP> possède <SEP> un <SEP> premier <SEP> type <SEP> de <SEP> conductivité. <SEP> Le <SEP> premier <SEP> type <SEP> de
<tb> conductivité <SEP> peut <SEP> être <SEP> le <SEP> type <SEP> p <SEP> ou <SEP> le <SEP> type <SEP> n. <SEP> Dans <SEP> le <SEP> cas <SEP> où <SEP> la <SEP> couche <SEP> semiconduc trice <SEP> est <SEP> le <SEP> type <SEP> p, <SEP> un <SEP> N-MOSFET <SEP> SOI <SEP> est <SEP> formé <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> couche <SEP> semi conductrice. <SEP> Au <SEP> contraire, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> la <SEP> couche <SEP> semiconductrice <SEP> est <SEP> du <SEP> type <SEP> n,
<tb> un <SEP> P-MOSFET <SEP> SOI <SEP> est <SEP> formé <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice. <SEP> La <SEP> couche
<tb> semiconductrice <SEP> peut <SEP> être <SEP> une <SEP> couche <SEP> de <SEP> silicium, <SEP> une <SEP> couche <SEP> de <SEP> germanium <SEP> ou
<tb> une <SEP> couche <SEP> de <SEP> semiconducteur <SEP> composé.
<tb> La <SEP> région <SEP> active <SEP> de <SEP> transistorla, <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> et <SEP> le <SEP> prolonge ment <SEP> de <SEP> corps <SEP> le <SEP> sont <SEP> formés <SEP> de <SEP> parties <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice. <SEP> De <SEP> plus,
<tb> ces <SEP> trois <SEP> régions <SEP> ont <SEP> le <SEP> même <SEP> type <SEP> de <SEP> conductivité. <SEP> Le <SEP> prolongement <SEP> de <SEP> corps <SEP> le
<tb> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb, <SEP> tandis
<tb> que <SEP> la <SEP> surface <SEP> de <SEP> fond <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> le <SEP> est <SEP> en <SEP> contact <SEP> avec <SEP> la <SEP> couche
<tb> isolante <SEP> enterrée <SEP> 51. <SEP> Ainsi, <SEP> la <SEP> surface <SEP> de <SEP> dessus <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> le <SEP> est
<tb> inférieure <SEP> celle <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> La
<tb> surface <SEP> supérieure <SEP> du <SEP> prolongement <SEP> de <SEP> corps <SEP> 1 <SEP> e <SEP> est <SEP> recouverte <SEP> d'une <SEP> couche
<tb> isolante <SEP> de <SEP> corps <SEP> 3a. <SEP> De <SEP> plus, <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> se <SEP> trouvant <SEP> au <SEP> niveau
<tb> de <SEP> la <SEP> périphérie <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la, <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> et <SEP> le
<tb> prolongement <SEP> de <SEP> corps <SEP> 1 <SEP> e <SEP> sont <SEP> recouverts <SEP> au <SEP> moyen <SEP> d'une <SEP> couche <SEP> d'isolation <SEP> (non
<tb> représentée).
<tb> Un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> comportant <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> 5 <SEP> est
<tb> empilé <SEP> sur <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la. <SEP> L'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> croise <SEP> la <SEP> région
<tb> active <SEP> de <SEP> transistor <SEP> la, <SEP> et <SEP> une <SEP> extrémité <SEP> d'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> est <SEP> en <SEP> chevauche ment <SEP> avec <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a. <SEP> Une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> (non
<tb> représentée) <SEP> s'interpose <SEP> entre <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> tran sistor <SEP> la. <SEP> La <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> de
<tb> corps <SEP> 3a. <SEP> Ainsi, <SEP> même <SEP> si <SEP> une <SEP> tension <SEP> de <SEP> fonctionnement <SEP> est <SEP> appliquée <SEP> l'électrode
<tb> de <SEP> grille, <SEP> on <SEP> peut <SEP> empêcher <SEP> qu'un <SEP> canal <SEP> d'inversion <SEP> ne <SEP> se <SEP> forme <SEP> au <SEP> niveau <SEP> du
<tb> prolongement <SEP> de <SEP> corps <SEP> le <SEP> sous <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a.
<tb> Une <SEP> région <SEP> de <SEP> source <SEP> 1s <SEP> du <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> formée
<tb> au <SEP> niveau <SEP> de <SEP> la <SEP> région <SEP> de <SEP> transistor <SEP> la <SEP> qui <SEP> est <SEP> placée <SEP> d'un <SEP> côté <SEP> de <SEP> l'électrode <SEP> de
<tb> grille <SEP> 5, <SEP> et <SEP> une <SEP> région <SEP> de <SEP> drain <SEP> 1d <SEP> du <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> formée <SEP> au
<tb> niveau <SEP> de <SEP> la <SEP> région <SEP> de <SEP> transistor <SEP> la <SEP> qui <SEP> est <SEP> placée <SEP> de <SEP> l'autre <SEP> côté <SEP> de <SEP> l'électrode <SEP> de
grille <SEP> 5. <SEP> Par <SEP> conséquent, <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> se <SEP> trouvant <SEP> sous
<tb> l'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> correspond <SEP> à <SEP> une <SEP> région <SEP> de <SEP> corps <SEP> lc <SEP> comportant <SEP> une <SEP> région
<tb> de <SEP> canal. <SEP> L'électrode <SEP> de <SEP> grille <SEP> 5, <SEP> les <SEP> régions <SEP> de <SEP> source/drain <SEP> 1s <SEP> et <SEP> 1d, <SEP> et <SEP> la <SEP> région
<tb> de <SEP> corps <SEP> 1c <SEP> constituent <SEP> un <SEP> MOSFET <SEP> SOI. <SEP> De <SEP> plus, <SEP> un <SEP> élément <SEP> d'écartement
<tb> l'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> correspond <SEP> à <SEP> une <SEP> région <SEP> de <SEP> corps <SEP> lc <SEP> comportant <SEP> une <SEP> région
<tb> de <SEP> canal. <SEP> L'électrode <SEP> de <SEP> grille <SEP> 5, <SEP> les <SEP> régions <SEP> de <SEP> source/drain <SEP> 1s <SEP> et <SEP> 1d, <SEP> et <SEP> la <SEP> région
<tb> de <SEP> corps <SEP> 1c <SEP> constituent <SEP> un <SEP> MOSFET <SEP> SOI. <SEP> De <SEP> plus, <SEP> un <SEP> élément <SEP> d'écartement
isolant <SEP> (non <SEP> représenté) <SEP> peut <SEP> être <SEP> formé <SEP> sur <SEP> une <SEP> paroi <SEP> latérale <SEP> de <SEP> l'électrode <SEP> de
<tb> grille <SEP> 5 <SEP> ou <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> comportant <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5. <SEP> Une <SEP> couche <SEP> de
<tb> siliciure <SEP> métallique <SEP> (non <SEP> représentée) <SEP> peut <SEP> être <SEP> sélectivement <SEP> empilée <SEP> les
<tb> régions <SEP> de <SEP> source/drain <SEP> 1 <SEP> s <SEP> et <SEP> 1 <SEP> d <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> <B>lb.</B> <SEP> La <SEP> couche <SEP> de <SEP> siliciure
<tb> métallique <SEP> est <SEP> électriquement <SEP> isolée <SEP> de <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> du <SEP> fait <SEP> de <SEP> la <SEP> présence
<tb> de <SEP> l'élément <SEP> d'écartement <SEP> isolant. <SEP> De <SEP> plus, <SEP> la <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> peut
<tb> en <SEP> outre <SEP> être <SEP> empilée <SEP> sur <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5.
<tb> Le <SEP> substrat <SEP> SOI <SEP> comportant <SEP> le <SEP> MOSFET <SEP> SOI <SEP> et <SEP> la <SEP> couche <SEP> de <SEP> siliciure
<tb> métallique <SEP> est <SEP> recouvert <SEP> d'une <SEP> couche <SEP> isolante <SEP> intercouche <SEP> (non <SEP> représentée). <SEP> Une
<tb> ligne <SEP> d'interconnexion <SEP> 9 <SEP> comme <SEP> par <SEP> exemple <SEP> une <SEP> ligne <SEP> d'alimentation <SEP> électrique
<tb> ou <SEP> une <SEP> ligne <SEP> de <SEP> terre, <SEP> est <SEP> disposée <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche. <SEP> La <SEP> ligne
<tb> d'interconnexion <SEP> 9 <SEP> est <SEP> électriquement <SEP> connectée <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> via <SEP> un <SEP> trou
<tb> de <SEP> contact <SEP> 7 <SEP> traversant <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche. <SEP> Ici, <SEP> dans <SEP> le <SEP> cas
<tb> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un <SEP> P-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> correspond <SEP> à <SEP> la
<tb> ligne <SEP> d'alimentation <SEP> électrique. <SEP> Au <SEP> contraire, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est
<tb> un <SEP> N-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> correspond <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> terre.
<tb> Dans <SEP> le <SEP> même <SEP> temps, <SEP> plusieurs <SEP> MOSFET <SEP> SOI <SEP> peuvent <SEP> être <SEP> disposés
<tb> de <SEP> part <SEP> et <SEP> d'autre <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb, <SEP> comme <SEP> représenté <SEP> sur <SEP> la <SEP> figure <SEP> 4B. <SEP> Ainsi,
<tb> chacun <SEP> des <SEP> MOSFET <SEP> SOI <SEP> possède <SEP> une <SEP> même <SEP> structure <SEP> que <SEP> le <SEP> MOSFET <SEP> SOI
<tb> grille <SEP> 5 <SEP> ou <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> comportant <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5. <SEP> Une <SEP> couche <SEP> de
<tb> siliciure <SEP> métallique <SEP> (non <SEP> représentée) <SEP> peut <SEP> être <SEP> sélectivement <SEP> empilée <SEP> les
<tb> régions <SEP> de <SEP> source/drain <SEP> 1 <SEP> s <SEP> et <SEP> 1 <SEP> d <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> <B>lb.</B> <SEP> La <SEP> couche <SEP> de <SEP> siliciure
<tb> métallique <SEP> est <SEP> électriquement <SEP> isolée <SEP> de <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5 <SEP> du <SEP> fait <SEP> de <SEP> la <SEP> présence
<tb> de <SEP> l'élément <SEP> d'écartement <SEP> isolant. <SEP> De <SEP> plus, <SEP> la <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> peut
<tb> en <SEP> outre <SEP> être <SEP> empilée <SEP> sur <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5.
<tb> Le <SEP> substrat <SEP> SOI <SEP> comportant <SEP> le <SEP> MOSFET <SEP> SOI <SEP> et <SEP> la <SEP> couche <SEP> de <SEP> siliciure
<tb> métallique <SEP> est <SEP> recouvert <SEP> d'une <SEP> couche <SEP> isolante <SEP> intercouche <SEP> (non <SEP> représentée). <SEP> Une
<tb> ligne <SEP> d'interconnexion <SEP> 9 <SEP> comme <SEP> par <SEP> exemple <SEP> une <SEP> ligne <SEP> d'alimentation <SEP> électrique
<tb> ou <SEP> une <SEP> ligne <SEP> de <SEP> terre, <SEP> est <SEP> disposée <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche. <SEP> La <SEP> ligne
<tb> d'interconnexion <SEP> 9 <SEP> est <SEP> électriquement <SEP> connectée <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> via <SEP> un <SEP> trou
<tb> de <SEP> contact <SEP> 7 <SEP> traversant <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche. <SEP> Ici, <SEP> dans <SEP> le <SEP> cas
<tb> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un <SEP> P-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> correspond <SEP> à <SEP> la
<tb> ligne <SEP> d'alimentation <SEP> électrique. <SEP> Au <SEP> contraire, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est
<tb> un <SEP> N-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> correspond <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> terre.
<tb> Dans <SEP> le <SEP> même <SEP> temps, <SEP> plusieurs <SEP> MOSFET <SEP> SOI <SEP> peuvent <SEP> être <SEP> disposés
<tb> de <SEP> part <SEP> et <SEP> d'autre <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb, <SEP> comme <SEP> représenté <SEP> sur <SEP> la <SEP> figure <SEP> 4B. <SEP> Ainsi,
<tb> chacun <SEP> des <SEP> MOSFET <SEP> SOI <SEP> possède <SEP> une <SEP> même <SEP> structure <SEP> que <SEP> le <SEP> MOSFET <SEP> SOI
décrit <SEP> sur <SEP> les <SEP> figures <SEP> 4A <SEP> et <SEP> 5.
<tb> Les <SEP> figures <SEP> 6A <SEP> à <SEP> 11 <SEP> A, <SEP> 6B <SEP> à <SEP> 11 <SEP> B <SEP> et <SEP> 6C <SEP> à <SEP> 11 <SEP> C <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section
<tb> droite <SEP> servant <SEP> à <SEP> illustrer <SEP> des <SEP> procédés <SEP> de <SEP> fabrication <SEP> de <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> selon
<tb> l'invention. <SEP> Ici, <SEP> les <SEP> figures <SEP> 6A <SEP> à <SEP> 1 <SEP> <B>IA</B> <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant
<tb> la <SEP> ligne <SEP> I-I' <SEP> de <SEP> la <SEP> figure <SEP> 4, <SEP> et <SEP> les <SEP> figures <SEP> 6B <SEP> à <SEP> 11 <SEP> B <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite
<tb> prises <SEP> suivant <SEP> la <SEP> ligne <SEP> II-II' <SEP> de <SEP> la <SEP> figure <SEP> 4. <SEP> En <SEP> outre, <SEP> les <SEP> figures <SEP> 6C <SEP> à <SEP> 11C <SEP> sont <SEP> des
<tb> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant <SEP> la <SEP> ligne <SEP> III-III' <SEP> de <SEP> la <SEP> figure <SEP> 4.
<tb> Comme <SEP> on <SEP> peut <SEP> le <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 6A, <SEP> 6B <SEP> et <SEP> 6C, <SEP> une <SEP> couche <SEP> 60 <SEP> de
<tb> masque <SEP> de <SEP> tranchée <SEP> est <SEP> formée <SEP> sur <SEP> un <SEP> substrat <SEP> SOI <SEP> 2. <SEP> Le <SEP> substrat <SEP> SOI <SEP> 2 <SEP> consiste
<tb> en <SEP> un <SEP> substrat <SEP> de <SEP> support <SEP> 53, <SEP> une <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> formée <SEP> sur <SEP> le
<tb> substrat <SEP> de <SEP> support <SEP> 53 <SEP> et <SEP> une <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> formée <SEP> sur <SEP> la <SEP> couche
<tb> isolante <SEP> enterrée <SEP> 51. <SEP> Ici, <SEP> la <SEP> couche <SEP> semiconductrice <SEP> possède <SEP> le <SEP> premier <SEP> type <SEP> de
<tb> conductivité, <SEP> tel <SEP> que <SEP> le <SEP> type <SEP> p. <SEP> Toutefois, <SEP> le <SEP> premier <SEP> type <SEP> de <SEP> conductivité <SEP> peut <SEP> être
<tb> Les <SEP> figures <SEP> 6A <SEP> à <SEP> 11 <SEP> A, <SEP> 6B <SEP> à <SEP> 11 <SEP> B <SEP> et <SEP> 6C <SEP> à <SEP> 11 <SEP> C <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section
<tb> droite <SEP> servant <SEP> à <SEP> illustrer <SEP> des <SEP> procédés <SEP> de <SEP> fabrication <SEP> de <SEP> circuits <SEP> intégrés <SEP> SOI <SEP> selon
<tb> l'invention. <SEP> Ici, <SEP> les <SEP> figures <SEP> 6A <SEP> à <SEP> 1 <SEP> <B>IA</B> <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant
<tb> la <SEP> ligne <SEP> I-I' <SEP> de <SEP> la <SEP> figure <SEP> 4, <SEP> et <SEP> les <SEP> figures <SEP> 6B <SEP> à <SEP> 11 <SEP> B <SEP> sont <SEP> des <SEP> vues <SEP> en <SEP> section <SEP> droite
<tb> prises <SEP> suivant <SEP> la <SEP> ligne <SEP> II-II' <SEP> de <SEP> la <SEP> figure <SEP> 4. <SEP> En <SEP> outre, <SEP> les <SEP> figures <SEP> 6C <SEP> à <SEP> 11C <SEP> sont <SEP> des
<tb> vues <SEP> en <SEP> section <SEP> droite <SEP> prises <SEP> suivant <SEP> la <SEP> ligne <SEP> III-III' <SEP> de <SEP> la <SEP> figure <SEP> 4.
<tb> Comme <SEP> on <SEP> peut <SEP> le <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 6A, <SEP> 6B <SEP> et <SEP> 6C, <SEP> une <SEP> couche <SEP> 60 <SEP> de
<tb> masque <SEP> de <SEP> tranchée <SEP> est <SEP> formée <SEP> sur <SEP> un <SEP> substrat <SEP> SOI <SEP> 2. <SEP> Le <SEP> substrat <SEP> SOI <SEP> 2 <SEP> consiste
<tb> en <SEP> un <SEP> substrat <SEP> de <SEP> support <SEP> 53, <SEP> une <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> formée <SEP> sur <SEP> le
<tb> substrat <SEP> de <SEP> support <SEP> 53 <SEP> et <SEP> une <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> formée <SEP> sur <SEP> la <SEP> couche
<tb> isolante <SEP> enterrée <SEP> 51. <SEP> Ici, <SEP> la <SEP> couche <SEP> semiconductrice <SEP> possède <SEP> le <SEP> premier <SEP> type <SEP> de
<tb> conductivité, <SEP> tel <SEP> que <SEP> le <SEP> type <SEP> p. <SEP> Toutefois, <SEP> le <SEP> premier <SEP> type <SEP> de <SEP> conductivité <SEP> peut <SEP> être
le <SEP> type <SEP> n. <SEP> Ainsi, <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60 <SEP> est <SEP> formée <SEP> sur <SEP> la <SEP> couche
<tb> semiconductrice <SEP> 1 <SEP> premier <SEP> type <SEP> de <SEP> conductivité. <SEP> La <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60 <SEP> comprend <SEP> une <SEP> couche <SEP> d'oxyde <SEP> de <SEP> plot <SEP> 55 <SEP> et <SEP> une <SEP> couche <SEP> de <SEP> nitrure <SEP> de
<tb> plot <SEP> 57, <SEP> qui <SEP> sont <SEP> sequentiellement <SEP> empilées. <SEP> En <SEP> plus, <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> peut <SEP> en <SEP> outre <SEP> comprendre <SEP> une <SEP> couche <SEP> de <SEP> masque <SEP> dur <SEP> 59 <SEP> formée <SEP> sur <SEP> la
<tb> couche <SEP> de <SEP> nitrure <SEP> plot <SEP> 57. <SEP> La <SEP> couche <SEP> de <SEP> masque <SEP> dur <SEP> 59 <SEP> est <SEP> de <SEP> préférence
<tb> formée <SEP> d'une <SEP> couche <SEP> d'oxyde <SEP> CVD <SEP> (dépôt <SEP> chimique <SEP> en <SEP> phase <SEP> vapeur) <SEP> qui <SEP> présente
<tb> une <SEP> sélectivité <SEP> de <SEP> gravure <SEP> élevée <SEP> vis-à-vis <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1, <SEP> par
<tb> exemple <SEP> une <SEP> couche <SEP> de <SEP> silicium. <SEP> On <SEP> forme <SEP> sur <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60 <SEP> des <SEP> premiers <SEP> motifs <SEP> 61 <SEP> d'agent <SEP> photosensible <SEP> de <SEP> réserve, <SEP> ou
<tb> photorésist. <SEP> Au <SEP> moins <SEP> l'un <SEP> des <SEP> premiers <SEP> motifs <SEP> de <SEP> photorésist <SEP> 61 <SEP> définit <SEP> au <SEP> moins
<tb> une <SEP> région <SEP> active <SEP> transistor <SEP> isolée. <SEP> L'autre <SEP> définit <SEP> une <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de
<tb> corps <SEP> se <SEP> trouvant <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor.
<tb> Comme <SEP> on <SEP> peut <SEP> le <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 7A, <SEP> 7B <SEP> et <SEP> 7C, <SEP> on <SEP> grave <SEP> la
<tb> couche <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60 <SEP> en <SEP> utilisant <SEP> les <SEP> premiers <SEP> motifs <SEP> de <SEP> photorésist <SEP> 61
<tb> comme <SEP> masques <SEP> gravure, <SEP> jusqu'à <SEP> ce <SEP> que <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> soit
<tb> exposée. <SEP> De <SEP> ce <SEP> fait <SEP> on <SEP> forme <SEP> au <SEP> moins <SEP> un <SEP> premier <SEP> motif <SEP> 60a <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> et <SEP> un <SEP> deuxieme <SEP> motif <SEP> 60b <SEP> de <SEP> masque <SEP> de <SEP> tranchée. <SEP> Le <SEP> premier <SEP> motif <SEP> de
<tb> masque <SEP> de <SEP> tranchée <SEP> comprend <SEP> un <SEP> premier <SEP> motif <SEP> 55a <SEP> d'oxyde <SEP> de <SEP> plot, <SEP> un
<tb> premier <SEP> motif <SEP> nitrure <SEP> de <SEP> plot <SEP> et <SEP> un <SEP> premier <SEP> motif <SEP> 59a <SEP> de <SEP> masque <SEP> dur,
<tb> lesquels <SEP> sont <SEP> séquentiellement <SEP> empilés. <SEP> De <SEP> la <SEP> même <SEP> façon, <SEP> le <SEP> deuxième <SEP> motif <SEP> de
<tb> masque <SEP> de <SEP> tranchée <SEP> comprend <SEP> un <SEP> deuxième <SEP> motif <SEP> 55b <SEP> d'oxyde <SEP> de <SEP> plot, <SEP> un
<tb> deuxième <SEP> motif <SEP> nitrure <SEP> de <SEP> plot <SEP> et <SEP> un <SEP> deuxième <SEP> motif <SEP> 59b <SEP> de <SEP> masque <SEP> dur,
<tb> lesquels <SEP> sont <SEP> séquentiellement <SEP> empilés. <SEP> On <SEP> retire <SEP> alors <SEP> les <SEP> premiers <SEP> motifs <SEP> de
<tb> photorésist <SEP> 61.
<tb> Ensuite <SEP> on <SEP> grave <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> exposée <SEP> en <SEP> utilisant
<tb> comme <SEP> masques <SEP> gravure <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60a <SEP> et <SEP> 60b <SEP> afin <SEP> de <SEP> former <SEP> une <SEP> région <SEP> de <SEP> tranchée <SEP> T <SEP> I. <SEP> A <SEP> ce <SEP> moment, <SEP> on
<tb> grave <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> exposée <SEP> sur <SEP> une <SEP> épaisseur <SEP> prédéterminée, <SEP> qui
<tb> est <SEP> plus <SEP> mince <SEP> que <SEP> celle <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1. <SEP> De <SEP> ce <SEP> fait, <SEP> il <SEP> existe <SEP> une
<tb> couche <SEP> résidu <SEP> semiconductrice <SEP> au <SEP> fond <SEP> de <SEP> la <SEP> région <SEP> de <SEP> tranchée <SEP> T <SEP> I. <SEP> De <SEP> plus, <SEP> au
<tb> moins <SEP> une <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> une <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb
<tb> sont <SEP> définies <SEP> par <SEP> region <SEP> de <SEP> tranchée <SEP> T1. <SEP> Par <SEP> conséquent, <SEP> la <SEP> couche <SEP> isolante
<tb> enterrée <SEP> 51 <SEP> se <SEP> trouvant <SEP> à <SEP> l'extérieur <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> de <SEP> la
<tb> région <SEP> active <SEP> de <SEP> ligne <SEP> corps <SEP> lb <SEP> est <SEP> encore <SEP> couverte <SEP> par <SEP> la <SEP> couche <SEP> résidu <SEP> semi conductrice.
<tb> semiconductrice <SEP> 1 <SEP> premier <SEP> type <SEP> de <SEP> conductivité. <SEP> La <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60 <SEP> comprend <SEP> une <SEP> couche <SEP> d'oxyde <SEP> de <SEP> plot <SEP> 55 <SEP> et <SEP> une <SEP> couche <SEP> de <SEP> nitrure <SEP> de
<tb> plot <SEP> 57, <SEP> qui <SEP> sont <SEP> sequentiellement <SEP> empilées. <SEP> En <SEP> plus, <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> peut <SEP> en <SEP> outre <SEP> comprendre <SEP> une <SEP> couche <SEP> de <SEP> masque <SEP> dur <SEP> 59 <SEP> formée <SEP> sur <SEP> la
<tb> couche <SEP> de <SEP> nitrure <SEP> plot <SEP> 57. <SEP> La <SEP> couche <SEP> de <SEP> masque <SEP> dur <SEP> 59 <SEP> est <SEP> de <SEP> préférence
<tb> formée <SEP> d'une <SEP> couche <SEP> d'oxyde <SEP> CVD <SEP> (dépôt <SEP> chimique <SEP> en <SEP> phase <SEP> vapeur) <SEP> qui <SEP> présente
<tb> une <SEP> sélectivité <SEP> de <SEP> gravure <SEP> élevée <SEP> vis-à-vis <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1, <SEP> par
<tb> exemple <SEP> une <SEP> couche <SEP> de <SEP> silicium. <SEP> On <SEP> forme <SEP> sur <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60 <SEP> des <SEP> premiers <SEP> motifs <SEP> 61 <SEP> d'agent <SEP> photosensible <SEP> de <SEP> réserve, <SEP> ou
<tb> photorésist. <SEP> Au <SEP> moins <SEP> l'un <SEP> des <SEP> premiers <SEP> motifs <SEP> de <SEP> photorésist <SEP> 61 <SEP> définit <SEP> au <SEP> moins
<tb> une <SEP> région <SEP> active <SEP> transistor <SEP> isolée. <SEP> L'autre <SEP> définit <SEP> une <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de
<tb> corps <SEP> se <SEP> trouvant <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor.
<tb> Comme <SEP> on <SEP> peut <SEP> le <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 7A, <SEP> 7B <SEP> et <SEP> 7C, <SEP> on <SEP> grave <SEP> la
<tb> couche <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60 <SEP> en <SEP> utilisant <SEP> les <SEP> premiers <SEP> motifs <SEP> de <SEP> photorésist <SEP> 61
<tb> comme <SEP> masques <SEP> gravure, <SEP> jusqu'à <SEP> ce <SEP> que <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> soit
<tb> exposée. <SEP> De <SEP> ce <SEP> fait <SEP> on <SEP> forme <SEP> au <SEP> moins <SEP> un <SEP> premier <SEP> motif <SEP> 60a <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> et <SEP> un <SEP> deuxieme <SEP> motif <SEP> 60b <SEP> de <SEP> masque <SEP> de <SEP> tranchée. <SEP> Le <SEP> premier <SEP> motif <SEP> de
<tb> masque <SEP> de <SEP> tranchée <SEP> comprend <SEP> un <SEP> premier <SEP> motif <SEP> 55a <SEP> d'oxyde <SEP> de <SEP> plot, <SEP> un
<tb> premier <SEP> motif <SEP> nitrure <SEP> de <SEP> plot <SEP> et <SEP> un <SEP> premier <SEP> motif <SEP> 59a <SEP> de <SEP> masque <SEP> dur,
<tb> lesquels <SEP> sont <SEP> séquentiellement <SEP> empilés. <SEP> De <SEP> la <SEP> même <SEP> façon, <SEP> le <SEP> deuxième <SEP> motif <SEP> de
<tb> masque <SEP> de <SEP> tranchée <SEP> comprend <SEP> un <SEP> deuxième <SEP> motif <SEP> 55b <SEP> d'oxyde <SEP> de <SEP> plot, <SEP> un
<tb> deuxième <SEP> motif <SEP> nitrure <SEP> de <SEP> plot <SEP> et <SEP> un <SEP> deuxième <SEP> motif <SEP> 59b <SEP> de <SEP> masque <SEP> dur,
<tb> lesquels <SEP> sont <SEP> séquentiellement <SEP> empilés. <SEP> On <SEP> retire <SEP> alors <SEP> les <SEP> premiers <SEP> motifs <SEP> de
<tb> photorésist <SEP> 61.
<tb> Ensuite <SEP> on <SEP> grave <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> exposée <SEP> en <SEP> utilisant
<tb> comme <SEP> masques <SEP> gravure <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60a <SEP> et <SEP> 60b <SEP> afin <SEP> de <SEP> former <SEP> une <SEP> région <SEP> de <SEP> tranchée <SEP> T <SEP> I. <SEP> A <SEP> ce <SEP> moment, <SEP> on
<tb> grave <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1 <SEP> exposée <SEP> sur <SEP> une <SEP> épaisseur <SEP> prédéterminée, <SEP> qui
<tb> est <SEP> plus <SEP> mince <SEP> que <SEP> celle <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice <SEP> 1. <SEP> De <SEP> ce <SEP> fait, <SEP> il <SEP> existe <SEP> une
<tb> couche <SEP> résidu <SEP> semiconductrice <SEP> au <SEP> fond <SEP> de <SEP> la <SEP> région <SEP> de <SEP> tranchée <SEP> T <SEP> I. <SEP> De <SEP> plus, <SEP> au
<tb> moins <SEP> une <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> une <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb
<tb> sont <SEP> définies <SEP> par <SEP> region <SEP> de <SEP> tranchée <SEP> T1. <SEP> Par <SEP> conséquent, <SEP> la <SEP> couche <SEP> isolante
<tb> enterrée <SEP> 51 <SEP> se <SEP> trouvant <SEP> à <SEP> l'extérieur <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> et <SEP> de <SEP> la
<tb> région <SEP> active <SEP> de <SEP> ligne <SEP> corps <SEP> lb <SEP> est <SEP> encore <SEP> couverte <SEP> par <SEP> la <SEP> couche <SEP> résidu <SEP> semi conductrice.
On <SEP> se <SEP> reporte <SEP> maintenant <SEP> aux <SEP> figures <SEP> 8A, <SEP> 8B <SEP> et <SEP> 8C. <SEP> On <SEP> forme <SEP> un
<tb> deuxieme <SEP> motif <SEP> de <SEP> photorésist <SEP> 63 <SEP> sur <SEP> une <SEP> région <SEP> prédéterminée <SEP> de <SEP> la <SEP> couche
<tb> résidu <SEP> semiconductrice. <SEP> Le <SEP> deuxième <SEP> motif <SEP> de <SEP> photorésist <SEP> 63 <SEP> couvre <SEP> une <SEP> partie <SEP> de
<tb> deuxieme <SEP> motif <SEP> de <SEP> photorésist <SEP> 63 <SEP> sur <SEP> une <SEP> région <SEP> prédéterminée <SEP> de <SEP> la <SEP> couche
<tb> résidu <SEP> semiconductrice. <SEP> Le <SEP> deuxième <SEP> motif <SEP> de <SEP> photorésist <SEP> 63 <SEP> couvre <SEP> une <SEP> partie <SEP> de
la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> se <SEP> trouvant <SEP> entre <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la
<tb> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb, <SEP> comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 8A <SEP> et
<tb> 8C. <SEP> grave <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> en <SEP> utilisant <SEP> le <SEP> deuxième <SEP> motif <SEP> de
<tb> photorésist <SEP> 63 <SEP> et <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60a <SEP> et <SEP> 60b
<tb> comme <SEP> masques <SEP> de <SEP> gravure, <SEP> jusqu'à <SEP> ce <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> soit
<tb> exposée. <SEP> De <SEP> ce <SEP> fait, <SEP> on <SEP> forme <SEP> une <SEP> région <SEP> d'isolation <SEP> T2 <SEP> exposant <SEP> couche <SEP> d'isola tion <SEP> enterrée <SEP> 51. <SEP> A <SEP> ce <SEP> moment, <SEP> se <SEP> forme <SEP> aussi, <SEP> sous <SEP> le <SEP> deuxième <SEP> motif <SEP> de <SEP> photo résist <SEP> 63, <SEP> comme <SEP> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 8A <SEP> et <SEP> 8C, <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> le
<tb> consistant <SEP> en <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice. <SEP> Ainsi, <SEP> la <SEP> région
<tb> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> est <SEP> électriquement <SEP> connectée <SEP> à <SEP> la <SEP> région <SEP> active <SEP> la <SEP> via
<tb> le <SEP> prolongement <SEP> de <SEP> corps <SEP> <B>l</B>e.
<tb> Comme <SEP> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 9A, <SEP> 9B <SEP> et <SEP> 9C, <SEP> on <SEP> enlève <SEP> alors <SEP> le
<tb> deuxième <SEP> motif <SEP> de <SEP> photorésist <SEP> 63. <SEP> On <SEP> forme <SEP> une <SEP> couche <SEP> isolante, <SEP> telle <SEP> qu'une
<tb> couche <SEP> d'oxyde <SEP> CVD, <SEP> sur <SEP> toute <SEP> la <SEP> surface <SEP> du <SEP> substrat, <SEP> y <SEP> compris <SEP> la <SEP> région <SEP> de
<tb> tranchée <SEP> T <SEP> 1 <SEP> et <SEP> la <SEP> région <SEP> d'isolation <SEP> T2. <SEP> A <SEP> ce <SEP> moment, <SEP> il <SEP> est <SEP> préférable <SEP> que <SEP> la
<tb> région <SEP> de <SEP> tranchée <SEP> T <SEP> 1 <SEP> et <SEP> la <SEP> région <SEP> d'isolation <SEP> T2 <SEP> soient <SEP> complètement <SEP> remplies <SEP> par
<tb> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb, <SEP> comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 8A <SEP> et
<tb> 8C. <SEP> grave <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> en <SEP> utilisant <SEP> le <SEP> deuxième <SEP> motif <SEP> de
<tb> photorésist <SEP> 63 <SEP> et <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60a <SEP> et <SEP> 60b
<tb> comme <SEP> masques <SEP> de <SEP> gravure, <SEP> jusqu'à <SEP> ce <SEP> que <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51 <SEP> soit
<tb> exposée. <SEP> De <SEP> ce <SEP> fait, <SEP> on <SEP> forme <SEP> une <SEP> région <SEP> d'isolation <SEP> T2 <SEP> exposant <SEP> couche <SEP> d'isola tion <SEP> enterrée <SEP> 51. <SEP> A <SEP> ce <SEP> moment, <SEP> se <SEP> forme <SEP> aussi, <SEP> sous <SEP> le <SEP> deuxième <SEP> motif <SEP> de <SEP> photo résist <SEP> 63, <SEP> comme <SEP> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 8A <SEP> et <SEP> 8C, <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> le
<tb> consistant <SEP> en <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice. <SEP> Ainsi, <SEP> la <SEP> région
<tb> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> est <SEP> électriquement <SEP> connectée <SEP> à <SEP> la <SEP> région <SEP> active <SEP> la <SEP> via
<tb> le <SEP> prolongement <SEP> de <SEP> corps <SEP> <B>l</B>e.
<tb> Comme <SEP> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 9A, <SEP> 9B <SEP> et <SEP> 9C, <SEP> on <SEP> enlève <SEP> alors <SEP> le
<tb> deuxième <SEP> motif <SEP> de <SEP> photorésist <SEP> 63. <SEP> On <SEP> forme <SEP> une <SEP> couche <SEP> isolante, <SEP> telle <SEP> qu'une
<tb> couche <SEP> d'oxyde <SEP> CVD, <SEP> sur <SEP> toute <SEP> la <SEP> surface <SEP> du <SEP> substrat, <SEP> y <SEP> compris <SEP> la <SEP> région <SEP> de
<tb> tranchée <SEP> T <SEP> 1 <SEP> et <SEP> la <SEP> région <SEP> d'isolation <SEP> T2. <SEP> A <SEP> ce <SEP> moment, <SEP> il <SEP> est <SEP> préférable <SEP> que <SEP> la
<tb> région <SEP> de <SEP> tranchée <SEP> T <SEP> 1 <SEP> et <SEP> la <SEP> région <SEP> d'isolation <SEP> T2 <SEP> soient <SEP> complètement <SEP> remplies <SEP> par
la <SEP> couche <SEP> d'isolation.
<tb> On <SEP> applique <SEP> ensuite <SEP> une <SEP> planarisation <SEP> à <SEP> la <SEP> couche <SEP> isolante <SEP> jusqu'à <SEP> ce
<tb> que <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60a <SEP> et <SEP> 60b <SEP> soient
<tb> exposés, <SEP> si <SEP> bien <SEP> qu'on <SEP> forme <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a <SEP> sur <SEP> le <SEP> prolongement
<tb> de <SEP> corps <SEP> le <SEP> ainsi <SEP> qu'une <SEP> couche <SEP> d'isolation <SEP> 3b <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51. <SEP> A
<tb> ce <SEP> moment, <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> nitrure <SEP> de <SEP> plot <SEP> 57a <SEP> et <SEP> 57b <SEP> font
<tb> fonction <SEP> d'arrêt <SEP> de <SEP> gravure. <SEP> Ainsi, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60 <SEP> comprend <SEP> la <SEP> couche <SEP> d'oxyde <SEP> CVD <SEP> 59, <SEP> on <SEP> retire <SEP> les <SEP> premier <SEP> et
<tb> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> dur <SEP> 59a, <SEP> 59b <SEP> pendant <SEP> le <SEP> processus <SEP> de <SEP> planarisation,
<tb> par <SEP> exemple <SEP> un <SEP> processus <SEP> de <SEP> gravure <SEP> en <SEP> retrait <SEP> ou <SEP> un <SEP> processus <SEP> CMP <SEP> (polissage
<tb> chimico-mécanique). <SEP> De <SEP> ce <SEP> fait, <SEP> des <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> transformés <SEP> 60a' <SEP> et <SEP> 60b' <SEP> restent <SEP> après <SEP> la <SEP> formation <SEP> de <SEP> la <SEP> couche <SEP> isolante
<tb> de <SEP> corps <SEP> 3a <SEP> et <SEP> de <SEP> la <SEP> couche <SEP> d'isolation <SEP> 3b.
<tb> Comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 10A, <SEP> 10B <SEP> et <SEP> I <SEP> OC, <SEP> on <SEP> retire <SEP> ensuite,
<tb> au <SEP> moyen <SEP> d'une <SEP> technique <SEP> classique, <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> transformés <SEP> 60a' <SEP> et <SEP> 60b', <SEP> de <SEP> manière <SEP> à <SEP> exposer <SEP> la <SEP> région <SEP> active <SEP> de
<tb> transistor <SEP> la <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> On <SEP> forme <SEP> une <SEP> couche <SEP> d'isola-
<tb> On <SEP> applique <SEP> ensuite <SEP> une <SEP> planarisation <SEP> à <SEP> la <SEP> couche <SEP> isolante <SEP> jusqu'à <SEP> ce
<tb> que <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> 60a <SEP> et <SEP> 60b <SEP> soient
<tb> exposés, <SEP> si <SEP> bien <SEP> qu'on <SEP> forme <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a <SEP> sur <SEP> le <SEP> prolongement
<tb> de <SEP> corps <SEP> le <SEP> ainsi <SEP> qu'une <SEP> couche <SEP> d'isolation <SEP> 3b <SEP> sur <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> 51. <SEP> A
<tb> ce <SEP> moment, <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> nitrure <SEP> de <SEP> plot <SEP> 57a <SEP> et <SEP> 57b <SEP> font
<tb> fonction <SEP> d'arrêt <SEP> de <SEP> gravure. <SEP> Ainsi, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> 60 <SEP> comprend <SEP> la <SEP> couche <SEP> d'oxyde <SEP> CVD <SEP> 59, <SEP> on <SEP> retire <SEP> les <SEP> premier <SEP> et
<tb> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> dur <SEP> 59a, <SEP> 59b <SEP> pendant <SEP> le <SEP> processus <SEP> de <SEP> planarisation,
<tb> par <SEP> exemple <SEP> un <SEP> processus <SEP> de <SEP> gravure <SEP> en <SEP> retrait <SEP> ou <SEP> un <SEP> processus <SEP> CMP <SEP> (polissage
<tb> chimico-mécanique). <SEP> De <SEP> ce <SEP> fait, <SEP> des <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> transformés <SEP> 60a' <SEP> et <SEP> 60b' <SEP> restent <SEP> après <SEP> la <SEP> formation <SEP> de <SEP> la <SEP> couche <SEP> isolante
<tb> de <SEP> corps <SEP> 3a <SEP> et <SEP> de <SEP> la <SEP> couche <SEP> d'isolation <SEP> 3b.
<tb> Comme <SEP> on <SEP> peut <SEP> voir <SEP> sur <SEP> les <SEP> figures <SEP> 10A, <SEP> 10B <SEP> et <SEP> I <SEP> OC, <SEP> on <SEP> retire <SEP> ensuite,
<tb> au <SEP> moyen <SEP> d'une <SEP> technique <SEP> classique, <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de
<tb> tranchée <SEP> transformés <SEP> 60a' <SEP> et <SEP> 60b', <SEP> de <SEP> manière <SEP> à <SEP> exposer <SEP> la <SEP> région <SEP> active <SEP> de
<tb> transistor <SEP> la <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> On <SEP> forme <SEP> une <SEP> couche <SEP> d'isola-
tion <SEP> de <SEP> grille <SEP> 65 <SEP> sur <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> exposée <SEP> la <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de
<tb> ligne <SEP> de <SEP> corps <SEP> exposée <SEP> lb. <SEP> On <SEP> forme <SEP> une <SEP> couche <SEP> de <SEP> matière <SEP> pour <SEP> grille <SEP> sur <SEP> toute <SEP> la
<tb> surface <SEP> du <SEP> substrat, <SEP> y <SEP> compris <SEP> la <SEP> couche <SEP> d'isolation <SEP> de <SEP> grille <SEP> 65. <SEP> La <SEP> couche <SEP> de
<tb> matière <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> séquentiel <SEP> d'une <SEP> couche <SEP> conductrice <SEP> et
<tb> d'une <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon. <SEP> De <SEP> préférence, <SEP> la <SEP> couche <SEP> conductrice <SEP> est
<tb> formée <SEP> d'une <SEP> couche <SEP> de <SEP> silicium <SEP> polycristallin <SEP> dopé <SEP> et <SEP> la <SEP> couche <SEP> isolante <SEP> de
<tb> capuchon <SEP> est <SEP> formée <SEP> par <SEP> une <SEP> couche <SEP> d'oxyde <SEP> CVD <SEP> ou <SEP> une <SEP> couche <SEP> de <SEP> nitrure <SEP> de
<tb> silicium. <SEP> Selon <SEP> une <SEP> autre <SEP> possibilité, <SEP> la <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille <SEP> peut <SEP> être
<tb> ligne <SEP> de <SEP> corps <SEP> exposée <SEP> lb. <SEP> On <SEP> forme <SEP> une <SEP> couche <SEP> de <SEP> matière <SEP> pour <SEP> grille <SEP> sur <SEP> toute <SEP> la
<tb> surface <SEP> du <SEP> substrat, <SEP> y <SEP> compris <SEP> la <SEP> couche <SEP> d'isolation <SEP> de <SEP> grille <SEP> 65. <SEP> La <SEP> couche <SEP> de
<tb> matière <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> séquentiel <SEP> d'une <SEP> couche <SEP> conductrice <SEP> et
<tb> d'une <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon. <SEP> De <SEP> préférence, <SEP> la <SEP> couche <SEP> conductrice <SEP> est
<tb> formée <SEP> d'une <SEP> couche <SEP> de <SEP> silicium <SEP> polycristallin <SEP> dopé <SEP> et <SEP> la <SEP> couche <SEP> isolante <SEP> de
<tb> capuchon <SEP> est <SEP> formée <SEP> par <SEP> une <SEP> couche <SEP> d'oxyde <SEP> CVD <SEP> ou <SEP> une <SEP> couche <SEP> de <SEP> nitrure <SEP> de
<tb> silicium. <SEP> Selon <SEP> une <SEP> autre <SEP> possibilité, <SEP> la <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille <SEP> peut <SEP> être
formée <SEP> de <SEP> la <SEP> seule <SEP> couche <SEP> conductrice.
<tb> On <SEP> soumet <SEP> ensuite <SEP> à <SEP> un <SEP> tracé <SEP> de <SEP> motif <SEP> la <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille
<tb> afin <SEP> de <SEP> former <SEP> un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67 <SEP> croisant <SEP> la <SEP> région <SEP> active <SEP> de <SEP> tran sistor <SEP> la. <SEP> De <SEP> plus, <SEP> une <SEP> extrémité <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> 67 <SEP> est <SEP> en <SEP> chevauchement <SEP> avec
<tb> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a, <SEP> comme <SEP> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 10A <SEP> et <SEP> IOC. <SEP> Dans
<tb> le <SEP> cas <SEP> la <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> séquentiel <SEP> de <SEP> la
<tb> couche <SEP> conductrice <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon, <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67
<tb> comprend <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> 5 <SEP> formée <SEP> de <SEP> la <SEP> couche <SEP> conductrice <SEP> et <SEP> un <SEP> motif <SEP> de
<tb> couche <SEP> isolante <SEP> de <SEP> capuchon <SEP> 6 <SEP> formé <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon. <SEP> Toute fois, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> on <SEP> omet <SEP> la <SEP> formation <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> capuchon, <SEP> le
<tb> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67 <SEP> est <SEP> formé <SEP> de <SEP> la <SEP> seule <SEP> électrode <SEP> de <SEP> grille <SEP> 5.
<tb> On <SEP> implante <SEP> sélectivement <SEP> des <SEP> impuretés <SEP> du <SEP> deuxième <SEP> type <SEP> de
<tb> conductivité <SEP> dans <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> en <SEP> utilisant <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> 67
<tb> comme <SEP> masque <SEP> d'implantation, <SEP> si <SEP> bien <SEP> qu'on <SEP> forme <SEP> des <SEP> régions <SEP> 1s' <SEP> et <SEP> 1d' <SEP> à <SEP> faible
<tb> concentration <SEP> en <SEP> impureté <SEP> des <SEP> deux <SEP> côtés <SEP> respectifs <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> 67. <SEP> Le
<tb> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> opposé <SEP> au <SEP> premier <SEP> type <SEP> de <SEP> conductivité. <SEP> Par
<tb> exemple, <SEP> si <SEP> le <SEP> premier <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> le <SEP> type <SEP> p, <SEP> le <SEP> deuxième <SEP> type <SEP> de
<tb> conductivité <SEP> est <SEP> le <SEP> type <SEP> n. <SEP> La <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> se <SEP> trouvant <SEP> entre <SEP> les
<tb> régions <SEP> 1s' <SEP> et <SEP> 1d' <SEP> à <SEP> faible <SEP> concentration <SEP> en <SEP> impureté <SEP> correspond <SEP> à <SEP> une <SEP> région <SEP> de
<tb> corps <SEP> 1c. <SEP> La <SEP> région <SEP> de <SEP> corps <SEP> 1c <SEP> comporte <SEP> une <SEP> région <SEP> de <SEP> canal, <SEP> qui <SEP> est <SEP> placée <SEP> sous
<tb> le <SEP> motif <SEP> de <SEP> grille <SEP> 67.
<tb> On <SEP> se <SEP> reporte <SEP> maintenant <SEP> aux <SEP> figures <SEP> 11A, <SEP> 11B <SEP> et <SEP> 11C. <SEP> On <SEP> forme <SEP> alors
<tb> un <SEP> élément <SEP> d'écartement <SEP> isolant <SEP> 69 <SEP> sur <SEP> la <SEP> paroi <SEP> latérale <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67
<tb> en <SEP> utilisant <SEP> une <SEP> technique <SEP> classique. <SEP> L'élément <SEP> d'écartement <SEP> isolant <SEP> 69 <SEP> est <SEP> formé
<tb> d'une <SEP> couche <SEP> d'oxyde <SEP> de <SEP> silicium <SEP> ou <SEP> d'une <SEP> couche <SEP> de <SEP> nitrure <SEP> de <SEP> silicium. <SEP> Ensuite,
<tb> on <SEP> implante <SEP> sélectivement <SEP> une <SEP> impureté <SEP> du <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> dans <SEP> la
<tb> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> en <SEP> utilisant <SEP> comme <SEP> masques <SEP> d'implantation <SEP> le <SEP> motif
<tb> de <SEP> grille <SEP> 67 <SEP> et <SEP> l'élément <SEP> d'écartement <SEP> isolant <SEP> 69, <SEP> si <SEP> bien <SEP> qu'on <SEP> forme <SEP> des <SEP> régions
<tb> On <SEP> soumet <SEP> ensuite <SEP> à <SEP> un <SEP> tracé <SEP> de <SEP> motif <SEP> la <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille
<tb> afin <SEP> de <SEP> former <SEP> un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67 <SEP> croisant <SEP> la <SEP> région <SEP> active <SEP> de <SEP> tran sistor <SEP> la. <SEP> De <SEP> plus, <SEP> une <SEP> extrémité <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> 67 <SEP> est <SEP> en <SEP> chevauchement <SEP> avec
<tb> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> 3a, <SEP> comme <SEP> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 10A <SEP> et <SEP> IOC. <SEP> Dans
<tb> le <SEP> cas <SEP> la <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> séquentiel <SEP> de <SEP> la
<tb> couche <SEP> conductrice <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon, <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67
<tb> comprend <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> 5 <SEP> formée <SEP> de <SEP> la <SEP> couche <SEP> conductrice <SEP> et <SEP> un <SEP> motif <SEP> de
<tb> couche <SEP> isolante <SEP> de <SEP> capuchon <SEP> 6 <SEP> formé <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon. <SEP> Toute fois, <SEP> dans <SEP> le <SEP> cas <SEP> où <SEP> on <SEP> omet <SEP> la <SEP> formation <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> capuchon, <SEP> le
<tb> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67 <SEP> est <SEP> formé <SEP> de <SEP> la <SEP> seule <SEP> électrode <SEP> de <SEP> grille <SEP> 5.
<tb> On <SEP> implante <SEP> sélectivement <SEP> des <SEP> impuretés <SEP> du <SEP> deuxième <SEP> type <SEP> de
<tb> conductivité <SEP> dans <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> en <SEP> utilisant <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> 67
<tb> comme <SEP> masque <SEP> d'implantation, <SEP> si <SEP> bien <SEP> qu'on <SEP> forme <SEP> des <SEP> régions <SEP> 1s' <SEP> et <SEP> 1d' <SEP> à <SEP> faible
<tb> concentration <SEP> en <SEP> impureté <SEP> des <SEP> deux <SEP> côtés <SEP> respectifs <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> 67. <SEP> Le
<tb> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> opposé <SEP> au <SEP> premier <SEP> type <SEP> de <SEP> conductivité. <SEP> Par
<tb> exemple, <SEP> si <SEP> le <SEP> premier <SEP> type <SEP> de <SEP> conductivité <SEP> est <SEP> le <SEP> type <SEP> p, <SEP> le <SEP> deuxième <SEP> type <SEP> de
<tb> conductivité <SEP> est <SEP> le <SEP> type <SEP> n. <SEP> La <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> se <SEP> trouvant <SEP> entre <SEP> les
<tb> régions <SEP> 1s' <SEP> et <SEP> 1d' <SEP> à <SEP> faible <SEP> concentration <SEP> en <SEP> impureté <SEP> correspond <SEP> à <SEP> une <SEP> région <SEP> de
<tb> corps <SEP> 1c. <SEP> La <SEP> région <SEP> de <SEP> corps <SEP> 1c <SEP> comporte <SEP> une <SEP> région <SEP> de <SEP> canal, <SEP> qui <SEP> est <SEP> placée <SEP> sous
<tb> le <SEP> motif <SEP> de <SEP> grille <SEP> 67.
<tb> On <SEP> se <SEP> reporte <SEP> maintenant <SEP> aux <SEP> figures <SEP> 11A, <SEP> 11B <SEP> et <SEP> 11C. <SEP> On <SEP> forme <SEP> alors
<tb> un <SEP> élément <SEP> d'écartement <SEP> isolant <SEP> 69 <SEP> sur <SEP> la <SEP> paroi <SEP> latérale <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> 67
<tb> en <SEP> utilisant <SEP> une <SEP> technique <SEP> classique. <SEP> L'élément <SEP> d'écartement <SEP> isolant <SEP> 69 <SEP> est <SEP> formé
<tb> d'une <SEP> couche <SEP> d'oxyde <SEP> de <SEP> silicium <SEP> ou <SEP> d'une <SEP> couche <SEP> de <SEP> nitrure <SEP> de <SEP> silicium. <SEP> Ensuite,
<tb> on <SEP> implante <SEP> sélectivement <SEP> une <SEP> impureté <SEP> du <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> dans <SEP> la
<tb> région <SEP> active <SEP> de <SEP> transistor <SEP> la <SEP> en <SEP> utilisant <SEP> comme <SEP> masques <SEP> d'implantation <SEP> le <SEP> motif
<tb> de <SEP> grille <SEP> 67 <SEP> et <SEP> l'élément <SEP> d'écartement <SEP> isolant <SEP> 69, <SEP> si <SEP> bien <SEP> qu'on <SEP> forme <SEP> des <SEP> régions
1s" <SEP> et <SEP> 1d" <SEP> forte <SEP> concentration <SEP> en <SEP> impureté <SEP> de <SEP> part <SEP> et <SEP> d'autre <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> 67.
<tb> De <SEP> ce <SEP> fait, <SEP> les <SEP> régions <SEP> à <SEP> faible <SEP> concentration <SEP> en <SEP> impureté <SEP> I <SEP> s' <SEP> et <SEP> <B>I <SEP> d'</B> <SEP> existent <SEP> sous
<tb> l'élément <SEP> d'écartement <SEP> isolant <SEP> 69. <SEP> On <SEP> forme <SEP> donc, <SEP> des <SEP> deux <SEP> cotés <SEP> du <SEP> motif <SEP> de
<tb> grille <SEP> 67, <SEP> des <SEP> régions <SEP> de <SEP> source <SEP> 1 <SEP> s <SEP> et <SEP> de <SEP> drain <SEP> 1 <SEP> d <SEP> du <SEP> type <SEP> LDD <SEP> (drain <SEP> légèrement
<tb> dopé). <SEP> Par <SEP> conséquent, <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> le <SEP> est <SEP> électriquement <SEP> connectée <SEP> à <SEP> la
<tb> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> via <SEP> le <SEP> prolongement <SEP> de <SEP> corps <SEP> <B>If,</B> <SEP> comme
<tb> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 11 <SEP> A, <SEP> 11B <SEP> et <SEP> 11C. <SEP> Ici, <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5, <SEP> les <SEP> régions
<tb> source/drain <SEP> 1s <SEP> et <SEP> Id, <SEP> et <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> <B>le</B> <SEP> constituent <SEP> un <SEP> MOSFET <SEP> SOI.
<tb> On <SEP> implante <SEP> sélectivement <SEP> une <SEP> impureté <SEP> du <SEP> premier <SEP> type <SEP> de <SEP> conduc tivité <SEP> dans <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> afin <SEP> de <SEP> former <SEP> une <SEP> ligne <SEP> de
<tb> corps <SEP> lb <SEP> ayant <SEP> une <SEP> résistance <SEP> électrique <SEP> relativement <SEP> faible. <SEP> applique <SEP> un
<tb> processus <SEP> de <SEP> nettoyage <SEP> à <SEP> la <SEP> surface <SEP> de <SEP> la <SEP> structure <SEP> résultante, <SEP> ce <SEP> qui <SEP> expose <SEP> les
<tb> surfaces <SEP> des <SEP> régions <SEP> de <SEP> source <SEP> 1 <SEP> s <SEP> et <SEP> de <SEP> drain <SEP> 1 <SEP> d <SEP> ainsi <SEP> que <SEP> de <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> lb.
<tb> On <SEP> peut <SEP> sélectivement <SEP> former <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> 71 <SEP> sur <SEP> la <SEP> ligne <SEP> de
<tb> corps <SEP> exposée <SEP> lb <SEP> ainsi <SEP> que <SEP> sur <SEP> les <SEP> régions <SEP> de <SEP> source <SEP> et <SEP> de <SEP> drain <SEP> exposées <SEP> 1s <SEP> et <SEP> 1d
<tb> au <SEP> moyen <SEP> d'un <SEP> processus <SEP> "SALICIDE" <SEP> (siliciure <SEP> auto-alignée) <SEP> classique. <SEP> La
<tb> couche <SEP> de <SEP> silicium <SEP> métallique <SEP> 71 <SEP> est <SEP> formée <SEP> d'une <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique
<tb> réfractaire, <SEP> par <SEP> exemple <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> de <SEP> titane, <SEP> une <SEP> couche <SEP> de <SEP> siliciure
<tb> de <SEP> tantale, <SEP> ou <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> de <SEP> cobalt. <SEP> Dans <SEP> le <SEP> cas <SEP> où <SEP> le <SEP> motif <SEP> de
<tb> grille <SEP> 67 <SEP> est <SEP> formé <SEP> de <SEP> la <SEP> seule <SEP> électrode <SEP> de <SEP> grille <SEP> 5, <SEP> la <SEP> couche <SEP> de <SEP> siliciure
<tb> métallique <SEP> 71 <SEP> sera <SEP> également <SEP> formée <SEP> sur <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5.
<tb> On <SEP> forme <SEP> une <SEP> couche <SEP> isolante <SEP> intercouche <SEP> (non <SEP> représentée) <SEP> sur <SEP> toute
<tb> la <SEP> surface <SEP> du <SEP> substrat, <SEP> y <SEP> compris <SEP> la <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> 71. <SEP> On <SEP> applique
<tb> un <SEP> tracé <SEP> de <SEP> motif <SEP> à <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche <SEP> de <SEP> façon <SEP> à <SEP> former <SEP> un <SEP> trou <SEP> de
<tb> contact <SEP> 7 <SEP> (voir <SEP> les <SEP> figures <SEP> 4A, <SEP> 4B) <SEP> exposant <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> Une
<tb> couche <SEP> conductrice <SEP> remplissant <SEP> le <SEP> trou <SEP> de <SEP> contact <SEP> 7 <SEP> est <SEP> formée <SEP> sur <SEP> la <SEP> couche
<tb> isolante <SEP> intercouche <SEP> et <SEP> se <SEP> voit <SEP> appliquer <SEP> un <SEP> tracé <SEP> de <SEP> motif <SEP> visant <SEP> à <SEP> former <SEP> une
<tb> ligne <SEP> d'interconnexion <SEP> 9 <SEP> (voir <SEP> les <SEP> figures <SEP> 4A, <SEP> 4B <SEP> et <SEP> 5), <SEP> qui <SEP> est <SEP> électriquement
<tb> connectée <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> via <SEP> le <SEP> trou <SEP> de <SEP> contact <SEP> 7. <SEP> La <SEP> ligne <SEP> d'inter connexion <SEP> 9 <SEP> peut <SEP> être <SEP> une <SEP> ligne <SEP> d'alimentation <SEP> électrique <SEP> ou <SEP> une <SEP> ligne <SEP> de <SEP> terre. <SEP> Par
<tb> exemple, <SEP> si <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un <SEP> N-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> 9
<tb> correspond <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> terre. <SEP> Au <SEP> contraire, <SEP> si <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un
<tb> P-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> 9 <SEP> correspond <SEP> à <SEP> la <SEP> ligne <SEP> d'alimentation
<tb> électrique.
<tb> De <SEP> ce <SEP> fait, <SEP> les <SEP> régions <SEP> à <SEP> faible <SEP> concentration <SEP> en <SEP> impureté <SEP> I <SEP> s' <SEP> et <SEP> <B>I <SEP> d'</B> <SEP> existent <SEP> sous
<tb> l'élément <SEP> d'écartement <SEP> isolant <SEP> 69. <SEP> On <SEP> forme <SEP> donc, <SEP> des <SEP> deux <SEP> cotés <SEP> du <SEP> motif <SEP> de
<tb> grille <SEP> 67, <SEP> des <SEP> régions <SEP> de <SEP> source <SEP> 1 <SEP> s <SEP> et <SEP> de <SEP> drain <SEP> 1 <SEP> d <SEP> du <SEP> type <SEP> LDD <SEP> (drain <SEP> légèrement
<tb> dopé). <SEP> Par <SEP> conséquent, <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> le <SEP> est <SEP> électriquement <SEP> connectée <SEP> à <SEP> la
<tb> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> via <SEP> le <SEP> prolongement <SEP> de <SEP> corps <SEP> <B>If,</B> <SEP> comme
<tb> représenté <SEP> sur <SEP> les <SEP> figures <SEP> 11 <SEP> A, <SEP> 11B <SEP> et <SEP> 11C. <SEP> Ici, <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5, <SEP> les <SEP> régions
<tb> source/drain <SEP> 1s <SEP> et <SEP> Id, <SEP> et <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> <B>le</B> <SEP> constituent <SEP> un <SEP> MOSFET <SEP> SOI.
<tb> On <SEP> implante <SEP> sélectivement <SEP> une <SEP> impureté <SEP> du <SEP> premier <SEP> type <SEP> de <SEP> conduc tivité <SEP> dans <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> afin <SEP> de <SEP> former <SEP> une <SEP> ligne <SEP> de
<tb> corps <SEP> lb <SEP> ayant <SEP> une <SEP> résistance <SEP> électrique <SEP> relativement <SEP> faible. <SEP> applique <SEP> un
<tb> processus <SEP> de <SEP> nettoyage <SEP> à <SEP> la <SEP> surface <SEP> de <SEP> la <SEP> structure <SEP> résultante, <SEP> ce <SEP> qui <SEP> expose <SEP> les
<tb> surfaces <SEP> des <SEP> régions <SEP> de <SEP> source <SEP> 1 <SEP> s <SEP> et <SEP> de <SEP> drain <SEP> 1 <SEP> d <SEP> ainsi <SEP> que <SEP> de <SEP> la <SEP> région <SEP> de <SEP> corps <SEP> lb.
<tb> On <SEP> peut <SEP> sélectivement <SEP> former <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> 71 <SEP> sur <SEP> la <SEP> ligne <SEP> de
<tb> corps <SEP> exposée <SEP> lb <SEP> ainsi <SEP> que <SEP> sur <SEP> les <SEP> régions <SEP> de <SEP> source <SEP> et <SEP> de <SEP> drain <SEP> exposées <SEP> 1s <SEP> et <SEP> 1d
<tb> au <SEP> moyen <SEP> d'un <SEP> processus <SEP> "SALICIDE" <SEP> (siliciure <SEP> auto-alignée) <SEP> classique. <SEP> La
<tb> couche <SEP> de <SEP> silicium <SEP> métallique <SEP> 71 <SEP> est <SEP> formée <SEP> d'une <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique
<tb> réfractaire, <SEP> par <SEP> exemple <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> de <SEP> titane, <SEP> une <SEP> couche <SEP> de <SEP> siliciure
<tb> de <SEP> tantale, <SEP> ou <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> de <SEP> cobalt. <SEP> Dans <SEP> le <SEP> cas <SEP> où <SEP> le <SEP> motif <SEP> de
<tb> grille <SEP> 67 <SEP> est <SEP> formé <SEP> de <SEP> la <SEP> seule <SEP> électrode <SEP> de <SEP> grille <SEP> 5, <SEP> la <SEP> couche <SEP> de <SEP> siliciure
<tb> métallique <SEP> 71 <SEP> sera <SEP> également <SEP> formée <SEP> sur <SEP> l'électrode <SEP> de <SEP> grille <SEP> 5.
<tb> On <SEP> forme <SEP> une <SEP> couche <SEP> isolante <SEP> intercouche <SEP> (non <SEP> représentée) <SEP> sur <SEP> toute
<tb> la <SEP> surface <SEP> du <SEP> substrat, <SEP> y <SEP> compris <SEP> la <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> 71. <SEP> On <SEP> applique
<tb> un <SEP> tracé <SEP> de <SEP> motif <SEP> à <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche <SEP> de <SEP> façon <SEP> à <SEP> former <SEP> un <SEP> trou <SEP> de
<tb> contact <SEP> 7 <SEP> (voir <SEP> les <SEP> figures <SEP> 4A, <SEP> 4B) <SEP> exposant <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb. <SEP> Une
<tb> couche <SEP> conductrice <SEP> remplissant <SEP> le <SEP> trou <SEP> de <SEP> contact <SEP> 7 <SEP> est <SEP> formée <SEP> sur <SEP> la <SEP> couche
<tb> isolante <SEP> intercouche <SEP> et <SEP> se <SEP> voit <SEP> appliquer <SEP> un <SEP> tracé <SEP> de <SEP> motif <SEP> visant <SEP> à <SEP> former <SEP> une
<tb> ligne <SEP> d'interconnexion <SEP> 9 <SEP> (voir <SEP> les <SEP> figures <SEP> 4A, <SEP> 4B <SEP> et <SEP> 5), <SEP> qui <SEP> est <SEP> électriquement
<tb> connectée <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> lb <SEP> via <SEP> le <SEP> trou <SEP> de <SEP> contact <SEP> 7. <SEP> La <SEP> ligne <SEP> d'inter connexion <SEP> 9 <SEP> peut <SEP> être <SEP> une <SEP> ligne <SEP> d'alimentation <SEP> électrique <SEP> ou <SEP> une <SEP> ligne <SEP> de <SEP> terre. <SEP> Par
<tb> exemple, <SEP> si <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un <SEP> N-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> 9
<tb> correspond <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> terre. <SEP> Au <SEP> contraire, <SEP> si <SEP> le <SEP> MOSFET <SEP> SOI <SEP> est <SEP> un
<tb> P-MOSFET, <SEP> la <SEP> ligne <SEP> d'interconnexion <SEP> 9 <SEP> correspond <SEP> à <SEP> la <SEP> ligne <SEP> d'alimentation
<tb> électrique.
Comme <SEP> décrit <SEP> ci-dessus <SEP> selon <SEP> l'invention, <SEP> on <SEP> peut <SEP> empêcher <SEP> la <SEP> région
<tb> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI <SEP> d'être <SEP> en <SEP> flottement <SEP> électrique. <SEP> Par <SEP> conséquent, <SEP> on <SEP> peut
<tb> réaliser <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> fiable <SEP> et <SEP> compact.
<tb> Bien <SEP> entendu, <SEP> l'homme <SEP> l'art <SEP> sera <SEP> en <SEP> mesure <SEP> d'imaginer, <SEP> à <SEP> partir <SEP> des
<tb> dispositifs <SEP> et <SEP> des <SEP> procédés <SEP> dont <SEP> la <SEP> description <SEP> vient <SEP> d'être <SEP> donnée <SEP> à <SEP> titre
<tb> simplement <SEP> illustratif <SEP> et <SEP> nullement <SEP> limitatif, <SEP> diverses <SEP> variantes <SEP> et <SEP> modifications <SEP> ne
<tb> sortant <SEP> pas <SEP> du <SEP> cadre <SEP> de <SEP> l'invention.
<tb> de <SEP> corps <SEP> du <SEP> MOSFET <SEP> SOI <SEP> d'être <SEP> en <SEP> flottement <SEP> électrique. <SEP> Par <SEP> conséquent, <SEP> on <SEP> peut
<tb> réaliser <SEP> un <SEP> circuit <SEP> intégré <SEP> SOI <SEP> fiable <SEP> et <SEP> compact.
<tb> Bien <SEP> entendu, <SEP> l'homme <SEP> l'art <SEP> sera <SEP> en <SEP> mesure <SEP> d'imaginer, <SEP> à <SEP> partir <SEP> des
<tb> dispositifs <SEP> et <SEP> des <SEP> procédés <SEP> dont <SEP> la <SEP> description <SEP> vient <SEP> d'être <SEP> donnée <SEP> à <SEP> titre
<tb> simplement <SEP> illustratif <SEP> et <SEP> nullement <SEP> limitatif, <SEP> diverses <SEP> variantes <SEP> et <SEP> modifications <SEP> ne
<tb> sortant <SEP> pas <SEP> du <SEP> cadre <SEP> de <SEP> l'invention.
Claims (3)
- 7. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 6, <SEP> caractérisé <SEP> en <SEP> ce <SEP> qu'il<tb> comprend <SEP> en <SEP> outre <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> (71) <SEP> formée <SEP> l'électrode<tb> grille <SEP> (5).<tb> 8. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 1, <SEP> caractérisé <SEP> ce <SEP> que <SEP> le<tb> motif <SEP> de <SEP> grille <SEP> (67) <SEP> comprend <SEP> une <SEP> électrode <SEP> de <SEP> grille <SEP> conductrice <SEP> (5) <SEP> couche<tb> isolante <SEP> de <SEP> capuchon <SEP> formée <SEP> sur <SEP> l'électrode <SEP> de <SEP> grille.<tb> 9. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 1, <SEP> caractérise <SEP> en <SEP> qu'il<tb> comprend <SEP> en <SEP> outre <SEP> une <SEP> région <SEP> de <SEP> source <SEP> (1s) <SEP> formée <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> région <SEP> active<tb> transistor, <SEP> qui <SEP> se <SEP> trouve <SEP> d'un <SEP> côté <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> (67), <SEP> et <SEP> une <SEP> région <SEP> de<tb> drain <SEP> (1d) <SEP> formée <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor, <SEP> qui <SEP> est <SEP> placée <SEP> de<tb> l'autre <SEP> côté <SEP> du <SEP> motif <SEP> de <SEP> grille, <SEP> les <SEP> régions <SEP> de <SEP> source <SEP> et <SEP> de <SEP> drain <SEP> ayant <SEP> un <SEP> deuxième<tb> type <SEP> de <SEP> conductivité <SEP> qui <SEP> est <SEP> opposé <SEP> au <SEP> premier <SEP> type <SEP> de <SEP> conductivité.<tb> 10. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 9, <SEP> caractérisé <SEP> en <SEP> qu'il<tb> comprend <SEP> en <SEP> outre <SEP> une <SEP> couche <SEP> de <SEP> siliciure <SEP> métallique <SEP> (71) <SEP> formée <SEP> sur <SEP> les <SEP> régions<tb> source <SEP> et <SEP> de <SEP> drain.<tb> 11. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 1, <SEP> caractérisé <SEP> en <SEP> ce <SEP> qu'il<tb> comprend <SEP> une <SEP> ligne <SEP> de <SEP> connexion <SEP> à <SEP> la <SEP> terre <SEP> (9) <SEP> ou <SEP> une <SEP> ligne <SEP> d'alimentation<tb> électrique <SEP> (9) <SEP> passant <SEP> sur <SEP> la <SEP> ligne <SEP> de <SEP> corps, <SEP> la <SEP> ligne <SEP> de <SEP> terre <SEP> ou <SEP> la <SEP> ligne <SEP> d'alimenta tion <SEP> étant <SEP> électriquement <SEP> connectée <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> corps.<tb> 12. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 1, <SEP> caractérisé <SEP> ce <SEP> que <SEP> la<tb> ligne <SEP> de <SEP> corps <SEP> (lb) <SEP> est <SEP> une <SEP> ligne <SEP> droite.<tb> 13. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 1, <SEP> caractérisé <SEP> en <SEP> que <SEP> ladite<tb> au <SEP> moins <SEP> une <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> (la) <SEP> comprend <SEP> une <SEP> pluralité <SEP> de <SEP> régions<tb> actives <SEP> de <SEP> transistor.<tb> 14. <SEP> Circuit <SEP> intégré <SEP> selon <SEP> la <SEP> revendication <SEP> 13, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la<tb> pluralité <SEP> de <SEP> régions <SEP> actives <SEP> de <SEP> transistor <SEP> (la) <SEP> est <SEP> disposée <SEP> d'un <SEP> côté <SEP> ou <SEP> des <SEP> deux<tb> côtés <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps.<tb> 15. <SEP> Procédé <SEP> de <SEP> fabrication <SEP> d'un <SEP> circuit <SEP> intégré <SEP> à <SEP> semiconducteur <SEP> du<tb> type <SEP> silicium <SEP> sur <SEP> isolant <SEP> (noté <SEP> SOI) <SEP> dans <SEP> un <SEP> substrat <SEP> SOI <SEP> consistant <SEP> un <SEP> substrat<tb> de <SEP> support, <SEP> une <SEP> couche <SEP> isolante <SEP> enterrée <SEP> placée <SEP> sur <SEP> le <SEP> substrat <SEP> de <SEP> support <SEP> et <SEP> une<tb> couche <SEP> semiconductrice <SEP> d'un <SEP> premier <SEP> type <SEP> de <SEP> conductivité <SEP> placée <SEP> la <SEP> couche<tb> isolante <SEP> enterrée, <SEP> le <SEP> procédé <SEP> étant <SEP> caractérisé <SEP> en <SEP> ce <SEP> qu'il <SEP> comprend <SEP> opérations<tb> suivantes<tb> graver <SEP> une <SEP> région <SEP> prédéterminée <SEP> de <SEP> la <SEP> couche <SEP> semiconductrice, <SEP> de<tb> manière <SEP> à <SEP> former <SEP> une <SEP> région <SEP> de <SEP> tranchée <SEP> définissant <SEP> au <SEP> moins <SEP> une <SEP> région <SEP> active <SEP> de<tb> transistor <SEP> isolée <SEP> et <SEP> une <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> d'un <SEP> côté <SEP> de <SEP> la <SEP> région <SEP> active
de <SEP> transistor <SEP> et <SEP> laisser, <SEP> en <SEP> même <SEP> temps, <SEP> une <SEP> couche <SEP> résidu <SEP> semiconductrice, <SEP> qui <SEP> est<tb> plus <SEP> mince <SEP> que <SEP> la <SEP> couche <SEP> semiconductrice, <SEP> au <SEP> fond <SEP> de <SEP> la <SEP> région <SEP> de <SEP> tranchée <SEP> ;<tb> graver <SEP> sélectivement <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> jusqu'à <SEP> ce <SEP> que<tb> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> soit <SEP> exposée, <SEP> de <SEP> manière <SEP> à <SEP> ainsi <SEP> former <SEP> une <SEP> région<tb> d'isolation <SEP> et, <SEP> en <SEP> même <SEP> temps, <SEP> laisser <SEP> un <SEP> prolongement <SEP> de <SEP> corps <SEP> du <SEP> premier <SEP> type<tb> de <SEP> conductivité <SEP> qui <SEP> connecte <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> à <SEP> la <SEP> région <SEP> active<tb> ligne <SEP> corps <SEP> ;<tb> former <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> et <SEP> une <SEP> couche <SEP> d'isolation <SEP> sur<tb> prolongement <SEP> de <SEP> corps <SEP> et <SEP> la <SEP> couche <SEP> isolante <SEP> enterrée <SEP> exposée, <SEP> respectivement <SEP> ;<tb> former <SEP> un <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> croisant <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor<tb> et <SEP> disposée <SEP> en <SEP> chevauchement <SEP> avec <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> ; <SEP> et<tb> doper <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> au <SEP> moyen <SEP> d'une <SEP> impureté<tb> premier <SEP> type <SEP> de <SEP> conductivité <SEP> afin <SEP> de <SEP> former <SEP> une <SEP> ligne <SEP> de <SEP> corps.<tb> 16. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 15, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la <SEP> forma tion <SEP> de <SEP> région <SEP> de <SEP> tranchée <SEP> et <SEP> de <SEP> la <SEP> couche <SEP> résidu <SEP> semiconductrice <SEP> comprend <SEP> les<tb> opérations <SEP> suivantes<tb> former <SEP> au <SEP> moins <SEP> un <SEP> premier <SEP> motif <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> et <SEP> un<tb> deuxième <SEP> motif <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> sur <SEP> la <SEP> couche <SEP> semiconductrice <SEP> ; <SEP> et<tb> graver <SEP> la <SEP> couche <SEP> semiconductrice <SEP> sur <SEP> une <SEP> épaisseur <SEP> prédéterminée, <SEP> qui<tb> est <SEP> plus <SEP> mince <SEP> que <SEP> la <SEP> couche <SEP> semiconductrice, <SEP> en <SEP> utilisant <SEP> comme <SEP> masques <SEP> de<tb> gravure <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée.<tb> 17. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 16, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la <SEP> forma tion <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> comprend <SEP> les<tb> opérations <SEP> suivantes<tb> former <SEP> une <SEP> couche <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> sur <SEP> la <SEP> couche <SEP> semiconduc trice <SEP> ;<tb> appliquer <SEP> le <SEP> tracé <SEP> de <SEP> motif <SEP> à <SEP> la <SEP> couche <SEP> de <SEP> masque <SEP> de <SEP> tranchée.<tb> 18. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 17, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la <SEP> couche<tb> de <SEP> masque <SEP> de <SEP> tranchée <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> séquentiel <SEP> d'une <SEP> couche <SEP> d'oxyde<tb> de <SEP> plot <SEP> une <SEP> couche <SEP> de <SEP> nitrure <SEP> de <SEP> plot <SEP> sur <SEP> la <SEP> couche <SEP> semiconductrice.<tb> 19. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 17, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la <SEP> couche<tb> de <SEP> masque <SEP> de <SEP> tranchée <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> séquentiel <SEP> d'une <SEP> couche <SEP> d'oxyde<tb> de <SEP> plot, <SEP> d'une <SEP> couche <SEP> de <SEP> nitrure <SEP> de <SEP> plot <SEP> et <SEP> d'une <SEP> couche <SEP> de <SEP> masque <SEP> dur <SEP> sur <SEP> la<tb> couche <SEP> semiconductrice.
- 20. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la<tb> formation <SEP> de <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> corps <SEP> et <SEP> de <SEP> la <SEP> couche <SEP> d'isolation <SEP> comprend <SEP> les<tb> opérations <SEP> suivantes<tb> former <SEP> une <SEP> couche <SEP> isolante <SEP> qui <SEP> remplit <SEP> la <SEP> région <SEP> de <SEP> tranchée <SEP> et <SEP> la<tb> région <SEP> d'isolation <SEP> sur <SEP> toute <SEP> la <SEP> surface <SEP> de <SEP> la <SEP> structure <SEP> resultante <SEP> possédant <SEP> la <SEP> région<tb> d'isolation <SEP> ;<tb> appliquer <SEP> un <SEP> processus <SEP> de <SEP> planarisation <SEP> à <SEP> couche <SEP> isolante <SEP> jusqu'à <SEP> ce<tb> que <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> de <SEP> masque <SEP> de <SEP> tranchée <SEP> soient <SEP> exposés <SEP> ; <SEP> et<tb> retirer <SEP> les <SEP> premier <SEP> et <SEP> deuxième <SEP> motifs <SEP> masque <SEP> de <SEP> tranchée <SEP> afin<tb> d'exposer <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor <SEP> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps.<tb> 21. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 1 <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la<tb> formation <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> isolée <SEP> comprend <SEP> les <SEP> opérations <SEP> suivantes<tb> former <SEP> une <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> sur <SEP> région <SEP> active <SEP> de <SEP> transistor<tb> et <SEP> la <SEP> région <SEP> active <SEP> de <SEP> ligne <SEP> de <SEP> corps <SEP> ;<tb> former <SEP> une <SEP> couche <SEP> de <SEP> matière <SEP> de <SEP> grille <SEP> sur <SEP> toute <SEP> la <SEP> surface <SEP> de <SEP> la<tb> structure <SEP> résultante <SEP> possédant <SEP> la <SEP> couche <SEP> isolante <SEP> de <SEP> grille <SEP> ; <SEP> et<tb> appliquer <SEP> un <SEP> tracé <SEP> de <SEP> motif <SEP> à <SEP> la <SEP> couche <SEP> matière <SEP> de <SEP> grille.<tb> 22. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 21, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la <SEP> couche<tb> de <SEP> matière <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> d'une <SEP> couche <SEP> conductrice.<tb> 23. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 21, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> la <SEP> couche<tb> de <SEP> matière <SEP> de <SEP> grille <SEP> est <SEP> formée <SEP> par <SEP> empilement <SEP> sequentiel <SEP> d'une <SEP> couche <SEP> conduc trice <SEP> et <SEP> d'une <SEP> couche <SEP> isolante <SEP> de <SEP> capuchon.<tb> 24. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 15, <SEP> caractérisé <SEP> en <SEP> ce <SEP> qu'il <SEP> comprend<tb> en <SEP> outre <SEP> l'opération <SEP> consistant <SEP> à <SEP> former <SEP> un <SEP> élément <SEP> d'écartement <SEP> isolant <SEP> sur <SEP> la<tb> paroi <SEP> latérale <SEP> du <SEP> motif <SEP> de <SEP> grille <SEP> isolée.<tb> 25. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 15, <SEP> caractérisé <SEP> en <SEP> ce <SEP> qu'il <SEP> comprend<tb> en <SEP> outre <SEP> l'opération <SEP> consistant <SEP> à <SEP> former <SEP> une <SEP> région <SEP> de <SEP> source <SEP> au <SEP> niveau <SEP> de <SEP> la<tb> région <SEP> active <SEP> de <SEP> transistor, <SEP> qui <SEP> est <SEP> placée <SEP> d'un <SEP> côté <SEP> du <SEP> motif <SEP> de <SEP> grille, <SEP> et <SEP> une <SEP> région<tb> de <SEP> drain <SEP> au <SEP> niveau <SEP> de <SEP> la <SEP> région <SEP> active <SEP> de <SEP> transistor, <SEP> qui <SEP> est <SEP> placée <SEP> de <SEP> l'autre <SEP> côté <SEP> du<tb> motif <SEP> de <SEP> grille, <SEP> les <SEP> régions <SEP> de <SEP> source <SEP> et <SEP> de <SEP> drain <SEP> étant <SEP> dopées <SEP> au <SEP> moyen <SEP> d'une<tb> impureté <SEP> d'un <SEP> deuxième <SEP> type <SEP> de <SEP> conductivité <SEP> oppose <SEP> au <SEP> premier <SEP> type <SEP> de <SEP> conduc tivité.<tb> 26. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 24, <SEP> caractérisé <SEP> en <SEP> ce <SEP> qu'il <SEP> comprend<tb> en <SEP> outre <SEP> l'opération <SEP> consistant <SEP> à <SEP> former <SEP> sélectivement <SEP> une <SEP> couche <SEP> de <SEP> siliciure<tb> métallique <SEP> sur <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> et <SEP> la <SEP> région <SEP> active <SEP> transistor <SEP> de <SEP> part <SEP> et <SEP> d'autre<tb> du <SEP> motif <SEP> de <SEP> grille.
- 27. <SEP> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 26, <SEP> caractérisé <SEP> en <SEP> ce <SEP> que <SEP> l'on <SEP> forme<tb> la <SEP> couche <SEP> siliciure <SEP> métallique <SEP> en <SEP> utilisant <SEP> un <SEP> processus <SEP> "salicide" <SEP> (c'est-à dire <SEP> siliciure <SEP> auto-alignée).<tb> Procédé <SEP> selon <SEP> la <SEP> revendication <SEP> 15, <SEP> caractérise <SEP> en <SEP> ce <SEP> qu'il <SEP> comprend<tb> en <SEP> outre <SEP> opérations <SEP> suivantes<tb> former <SEP> une <SEP> couche <SEP> isolante <SEP> intercouche <SEP> sur <SEP> toute <SEP> la <SEP> surface <SEP> de <SEP> la<tb> structure <SEP> resultante <SEP> possédant <SEP> le <SEP> motif <SEP> de <SEP> grille <SEP> et <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> ;<tb> appliquer <SEP> un <SEP> tracé <SEP> de <SEP> motif <SEP> à <SEP> la <SEP> couche <SEP> isolante <SEP> intercouche <SEP> de <SEP> façon <SEP> à<tb> former <SEP> un <SEP> trou <SEP> de <SEP> contact <SEP> qui <SEP> expose <SEP> une <SEP> partie <SEP> de <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> ; <SEP> et<tb> former <SEP> une <SEP> ligne <SEP> d'alimentation <SEP> électrique <SEP> ou <SEP> une <SEP> ligne <SEP> de <SEP> potentiel <SEP> de<tb> terre <SEP> sur <SEP> couche <SEP> isolante <SEP> intercouche, <SEP> la <SEP> ligne <SEP> d'alimentation <SEP> ou <SEP> la <SEP> ligne <SEP> de <SEP> terre<tb> étant <SEP> électriquement <SEP> connectée <SEP> à <SEP> la <SEP> ligne <SEP> de <SEP> corps <SEP> via <SEP> le <SEP> trou <SEP> de <SEP> contact.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16147999P | 1999-10-25 | 1999-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2800908A1 true FR2800908A1 (fr) | 2001-05-11 |
| FR2800908B1 FR2800908B1 (fr) | 2003-09-26 |
Family
ID=22581341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0013604A Expired - Lifetime FR2800908B1 (fr) | 1999-10-25 | 2000-10-24 | Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6498370B1 (fr) |
| JP (1) | JP2001168337A (fr) |
| KR (1) | KR100343288B1 (fr) |
| CN (1) | CN1218397C (fr) |
| FR (1) | FR2800908B1 (fr) |
| GB (1) | GB2360874B (fr) |
| TW (1) | TW463319B (fr) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374554B1 (ko) * | 2000-09-22 | 2003-03-04 | 주식회사 하이닉스반도체 | 에스오아이 소자의 반도체 몸체-기판 접촉 구조 및 그제조방법 |
| KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6620656B2 (en) | 2001-12-19 | 2003-09-16 | Motorola, Inc. | Method of forming body-tied silicon on insulator semiconductor device |
| KR100487521B1 (ko) | 2002-03-19 | 2005-05-03 | 삼성전자주식회사 | 부동체 효과를 제거하는 스태틱 랜덤 억세스 메모리 셀 및그 제조방법 |
| US6774395B1 (en) * | 2003-01-15 | 2004-08-10 | Advanced Micro Devices, Inc. | Apparatus and methods for characterizing floating body effects in SOI devices |
| US6777708B1 (en) * | 2003-01-15 | 2004-08-17 | Advanced Micro Devices, Inc. | Apparatus and methods for determining floating body effects in SOI devices |
| KR100485910B1 (ko) * | 2003-06-20 | 2005-04-29 | 삼성전자주식회사 | 고내압 모스 트랜지스터 및 그 제조 방법 |
| KR100501706B1 (ko) | 2003-10-16 | 2005-07-18 | 삼성에스디아이 주식회사 | 게이트-바디콘택 박막 트랜지스터 |
| JP2005150403A (ja) | 2003-11-14 | 2005-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7045873B2 (en) * | 2003-12-08 | 2006-05-16 | International Business Machines Corporation | Dynamic threshold voltage MOSFET on SOI |
| JP4659826B2 (ja) | 2004-06-23 | 2011-03-30 | ペレグリン セミコンダクター コーポレーション | Ｒｆフロントエンド集積回路 |
| KR100612418B1 (ko) * | 2004-09-24 | 2006-08-16 | 삼성전자주식회사 | 자기정렬 바디를 갖는 반도체 소자 및 그 제조방법 |
| JP2006319164A (ja) * | 2005-05-13 | 2006-11-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7732287B2 (en) * | 2006-05-02 | 2010-06-08 | Honeywell International Inc. | Method of forming a body-tie |
| US7625787B2 (en) * | 2007-08-31 | 2009-12-01 | Sharp Laboratories Of America, Inc. | Thin silicon-on-insulator high voltage transistor with body ground |
| CN100561752C (zh) * | 2007-10-23 | 2009-11-18 | 北京大学 | 一种准双栅mos晶体管的制备方法 |
| EP2568608B1 (fr) | 2008-02-28 | 2014-05-14 | Peregrine Semiconductor Corporation | Procédé et appareil destinés au réglage numérique d'un condensateur dans un dispositif à circuit intégré |
| US7964897B2 (en) | 2008-07-22 | 2011-06-21 | Honeywell International Inc. | Direct contact to area efficient body tie process flow |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
| WO2011008894A2 (fr) * | 2009-07-15 | 2011-01-20 | Io Semiconductor | Semi-conducteur sur isolant avec couche de support sur la face arrière |
| US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
| CN105097712A (zh) | 2009-07-15 | 2015-11-25 | 斯兰纳半导体美国股份有限公司 | 具有背侧散热的绝缘体上半导体 |
| US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
| TWI515878B (zh) | 2009-07-15 | 2016-01-01 | 西拉娜半導體美國股份有限公司 | 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法 |
| US8921168B2 (en) | 2009-07-15 | 2014-12-30 | Silanna Semiconductor U.S.A., Inc. | Thin integrated circuit chip-on-board assembly and method of making |
| US8445961B2 (en) * | 2010-09-20 | 2013-05-21 | International Business Machines Corporation | Measuring floating body voltage in silicon-on-insulator (SOI) metal-oxide-semiconductor-field-effect-transistor (MOSFET) |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| WO2017164904A1 (fr) * | 2016-03-23 | 2017-09-28 | Peregrine Semiconductor Corporation | Contact de corps en butée pour transistor soi |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| CN110998862A (zh) * | 2017-08-07 | 2020-04-10 | Towerjazz松下半导体有限公司 | 半导体装置 |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242470A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5811855A (en) * | 1997-12-29 | 1998-09-22 | United Technologies Corporation | SOI combination body tie |
| JPH11233785A (ja) * | 1998-02-17 | 1999-08-27 | Oki Electric Ind Co Ltd | Ｓｏｉｍｏｓｆｅｔおよびその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346346A (ja) * | 1989-07-14 | 1991-02-27 | Hitachi Ltd | 半導体集積回路装置 |
| JPH023256A (ja) * | 1988-06-20 | 1990-01-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03250665A (ja) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置 |
| US5405795A (en) * | 1994-06-29 | 1995-04-11 | International Business Machines Corporation | Method of forming a SOI transistor having a self-aligned body contact |
| DE4441901C2 (de) * | 1994-11-24 | 1998-07-02 | Siemens Ag | MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung |
| JPH10150204A (ja) * | 1996-09-19 | 1998-06-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH10294464A (ja) * | 1997-04-17 | 1998-11-04 | Fujitsu Ltd | 絶縁ゲート型電界効果トランジスタ |
| JPH1154758A (ja) * | 1997-08-01 | 1999-02-26 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3337953B2 (ja) * | 1997-09-05 | 2002-10-28 | シャープ株式会社 | Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法 |
| JP3447927B2 (ja) * | 1997-09-19 | 2003-09-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH11195702A (ja) * | 1997-12-29 | 1999-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH11238886A (ja) * | 1998-02-19 | 1999-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6387739B1 (en) * | 1998-08-07 | 2002-05-14 | International Business Machines Corporation | Method and improved SOI body contact structure for transistors |
| TW469596B (en) * | 2000-04-19 | 2001-12-21 | Winbond Electronics Corp | Structure of SOI having substrate contact |
| JP4614522B2 (ja) * | 2000-10-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US6414355B1 (en) * | 2001-01-26 | 2002-07-02 | Advanced Micro Devices, Inc. | Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness |
-
2000
- 2000-08-25 KR KR1020000049609A patent/KR100343288B1/ko active IP Right Grant
- 2000-09-11 GB GB0022211A patent/GB2360874B/en not_active Expired - Lifetime
- 2000-09-26 TW TW089119852A patent/TW463319B/zh not_active IP Right Cessation
- 2000-09-28 CN CN001288911A patent/CN1218397C/zh not_active Expired - Lifetime
- 2000-10-24 JP JP2000323881A patent/JP2001168337A/ja active Pending
- 2000-10-24 FR FR0013604A patent/FR2800908B1/fr not_active Expired - Lifetime
- 2000-10-24 US US09/695,341 patent/US6498370B1/en not_active Expired - Lifetime
-
2002
- 2002-11-01 US US10/285,790 patent/US6706569B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242470A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5811855A (en) * | 1997-12-29 | 1998-09-22 | United Technologies Corporation | SOI combination body tie |
| JPH11233785A (ja) * | 1998-02-17 | 1999-08-27 | Oki Electric Ind Co Ltd | Ｓｏｉｍｏｓｆｅｔおよびその製造方法 |
Non-Patent Citations (3)
| Title |
|---|
| FARIBORZ ASSEDERAGHI ET AL: "A DYNAMIC THRESHOLD VOLTAGE MOSFET (DTMOS) FOR VERY LOW VOLTAGE OPERATION", IEEE ELECTRON DEVICE LETTERS, IEEE INC. NEW YORK, US, vol. 15, no. 12, 1 December 1994 (1994-12-01), pages 510 - 512, XP000485301, ISSN: 0741-3106 * |
| PATENT ABSTRACTS OF JAPAN vol. 1998, no. 14 31 December 1998 (1998-12-31) * |
| PATENT ABSTRACTS OF JAPAN vol. 1999, no. 13 30 November 1999 (1999-11-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1218397C (zh) | 2005-09-07 |
| GB2360874A (en) | 2001-10-03 |
| KR100343288B1 (ko) | 2002-07-15 |
| TW463319B (en) | 2001-11-11 |
| US6498370B1 (en) | 2002-12-24 |
| US6706569B2 (en) | 2004-03-16 |
| JP2001168337A (ja) | 2001-06-22 |
| CN1300102A (zh) | 2001-06-20 |
| GB2360874B (en) | 2002-07-03 |
| US20030057455A1 (en) | 2003-03-27 |
| GB0022211D0 (en) | 2000-10-25 |
| KR20010039843A (ko) | 2001-05-15 |
| FR2800908B1 (fr) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2800908A1 (fr) | Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication | |
| US10546936B2 (en) | Structure for reduced source and drain contact to gate stack capacitance | |
| US10242933B2 (en) | Air gap and air spacer pinch off | |
| TW200822347A (en) | SOI device and method for its fabrication | |
| US6664140B2 (en) | Methods for fabricating integrated circuit devices using antiparallel diodes to reduce damage during plasma processing | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| US20130277854A1 (en) | 3d integrated circuit system with connecting via structure and method for forming the same | |
| CN101667583A (zh) | 具有垂直场效应晶体管的半导体器件及其制造方法 | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| US20190035795A1 (en) | Semiconductor device having vertical transistors and method of forming same | |
| EP1153435A1 (fr) | Transistor mos a tension de seuil dynamique equipe d'un limiteur de courant, et procede de realisation d'un tel transistor | |
| US7811875B2 (en) | Dual work-function single gate stack | |
| WO2019224448A1 (fr) | Transistor a haute mobilite electronique en mode enrichissement | |
| US7956415B2 (en) | SOI transistor having a carrier recombination structure in a body | |
| FR2805395A1 (fr) | Transistor mos pour circuits a haute densite d'integration | |
| FR3035265A1 (fr) | Procede de fabrication de transistors soi pour une densite d'integration accrue | |
| EP3065180B1 (fr) | Transistor à connexions mis et procédé de fabrication | |
| FR3073977A1 (fr) | Transistors de circuit 3d a grille retournee | |
| US20230420359A1 (en) | Semiconductor device with power via | |
| FR2849274A1 (fr) | Dispositif a semiconducteur ayant des couches actives chanfreinees | |
| US20230402520A1 (en) | Staircase stacked field effect transistor | |
| FR2688631A1 (fr) | Dispositif semi-conducteur ayant un courant maximum controlable important et procede pour sa fabrication. | |
| US10374084B2 (en) | Vertical channel devices and method of fabricating same | |
| FR3097367A1 (fr) | Procede de realisation de transistors mis en œuvre a faible temperature | |
| FR2973570A1 (fr) | Transistor a tension d'alimentation et/ou de seuil ajustables |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |