FR2688631A1 - Dispositif semi-conducteur ayant un courant maximum controlable important et procede pour sa fabrication. - Google Patents
Dispositif semi-conducteur ayant un courant maximum controlable important et procede pour sa fabrication. Download PDFInfo
- Publication number
- FR2688631A1 FR2688631A1 FR9214047A FR9214047A FR2688631A1 FR 2688631 A1 FR2688631 A1 FR 2688631A1 FR 9214047 A FR9214047 A FR 9214047A FR 9214047 A FR9214047 A FR 9214047A FR 2688631 A1 FR2688631 A1 FR 2688631A1
- Authority
- FR
- France
- Prior art keywords
- region
- semiconductor layer
- type
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 236
- 238000000034 method Methods 0.000 title claims description 24
- 239000004020 conductor Substances 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 230000000717 retained effect Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- -1 oxygen ions Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 234
- 230000003647 oxidation Effects 0.000 abstract description 43
- 238000007254 oxidation reaction Methods 0.000 abstract description 43
- 239000000758 substrate Substances 0.000 abstract description 33
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 229910018125 Al-Si Inorganic materials 0.000 abstract description 2
- 229910018520 Al—Si Inorganic materials 0.000 abstract description 2
- 230000009931 harmful effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 239000002966 varnish Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
- H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'invention concerne un dispositif semi-conducteur. Selon l'invention, dans une surface d'une couche (2) du type n- qui est formée sur un susbtrat (1) du type p+ , sont formées des régions de diffusion (3a, 3b et 3c) du type p qui sont séparées par des régions (4a, 4b) de diffusion du type n+ et un film d'oxydation (9); au-dessus des régions (3a et 3b) sont formées des électrodes de grille (5a et 5b) qui sont isolées de l'environnement par un film d'oxydation (6); une électrode (7) en Al-Si est en contact avec la région (3a) de diffusion du type p et la région (4a) de diffusion du type n+ tandis qu'une électrode en métal (8) est en contact avec le substrat (1) du type p+ . L'invention permet notamment de rendre important le courant contrôlable sans exercer d'effet néfaste sur d'autres caractéristiques du dispositif.
Description
La présente invention se rapporte à un dispositif semi-conducteur dans
lequel la tension à une électrode de commande produit un état conducteur de
courant ou un état bloquant le courant.
La figure 32 montre une section transversale d'un dispositif semi-
conducteur conventionnel appelé EST (thyristor à émetteur commuté) Une couche 2 du type n est formée sur un substrat 1 du type p+ par croissance épitaxiée, une région 3 de diffusion du type p est formée sur une surface de la couche 2 du type n et, de plus, des régions de diffusion du type n+ 4 a et 4 b sont formées en étant séparées l'une de l'autre sur une surface de la région 3 de diffusion du type p. A la surface de la région 3 de diffusion du type p, entre les régions de diffusion 4 a et 4 b du type n+, une électrode de grille 5 a est isolée de ce qui l'entoure par un film isolant 6 De même, à la surface de la région 3 de diffusion du type p, entre la région 4 b de diffusion du type n+ et la région 2 du type n-une électrode de grille 5 b est isolée de ce qui l'entoure par un film isolant 6 Une électrode 7 en AI- Si est en contact avec la région de diffusion 3 du type p et la région 4 a de diffusion du type n+ et une électrode en métal 8 est en contact avec le substrat 1 du type p+ Un circuit équivalent du dispositif semi- conducteur, tel que configuré ci-dessus, est montré à la figure 33 Sur la figure 33, une résistance à la diffusion qui s'étend d'une partie en contact avec l'électrode 7 jusqu'au fond de l'électrode 5 a est désignée par une résistance Rl De même, une résistance à la diffusion qui s'étend du fond de l'électrode 5 a jusqu'au fond
de l'électrode 5 b est désignée par une résistance R 2.
Un transistor B il du type NPN a un émetteur formé de la région de diffusion 4 a du type n+, une base formée de la région 3 de diffusion du type p et un collecteur formé de la région 4 b de diffusion du type n+ et de la région 2 du type n tandis qu'un transistor B 12 du type NPN a son émetteur formé de la région 4 b de diffusion du type n+, sa base formée de la région 3 de diffusion du type p et son collecteur formé de la couche 2 du type n- Un transistor B 13 du type PNP a son émetteur formé du substrat 1 du type p+, sa base formée de la couche 2 du type n et son collecteur formé de la région 3 de diffusion du type P. Un transistor MOS (métal-oxyde semi-conducteur) M 11 à canal du type n a sa source formée de la région 4 a de diffusion du type n+, son drain formé de la région 4 b de diffusion du type n+, sa grille formée de l'électrode Sa et une contre-grille formée de la région de diffusion 3 du type p+ tandis qu'un transistor MOS M 12 à canal du type N a sa source formée de la région de diffusion 4 b du type n+, son drain formé de la couche 2 du type n-, sa grille formée de l'électrode 5 b et sa contre-grille formée de la région 3 de diffusion du type p. Comme les électrodes 5 a et 5 b sont généralement utilisées au même potentiel dans un tel dispositif semi-conducteur, le terme "électrode 5 " indiquera ci-après les deux en bloc dans certains cas Lorsqu'un potentiel à l'électrode 8 est élevé avec les électrodes 7 et 5 au même potentiel, une couche d'appauvrissement s'étend d'une jonction pn entre la région 3 de diffusion du type p et la couche 2 du type n pour retenir la tension En général, le substrat 1 du type p+ et une portion o la couche 2 du type n est en contact avec le substrat du type p+ sont souvent désignés par n+ afin d'empêcher une extrémité de la couche d'appauvrissement d'atteindre le substrat 1 du type p+ et de passer
à travers.
Lorsque la tension à l'électrode 5, en rapport avec l'électrode 7, est élevée dans la situation ci-dessus mentionnée, la région 3 de diffusion du type p qui se trouve juste en dessous de l'électrode 5 provoque une inversion de type n et, en conséquence, les transistors Ml I et M 12 deviennent passants et EST devient également passant La figure 34 montre un écoulement des porteurs à un tel état passant Sur la figure 34, un écoulement d'électrons est montré par une flèche en pointillé tandis qu'un écoulement de trous est montré par une flèche en
trait plein.
Les électrons s'écoulent de la région de diffusion 4 a du type n+ par la région de diffusion 4 b du type n+, jusqu'à la couche 2 du type n-, tandis que des trous sont introduits du substrat 1 du type p+ à la région de diffusion 3 du type p et le transistor B 13 devient passant En général, les trous s'écoulent selon la densité de courant des électrons et, par conséquent, une relativement grande quantité de trous entrent dans la région de diffusion 3 du type p, provenant de l'environnement de la couche d'inversion du type N juste en dessous de l'électrode 5 b Un grand nombre de trous qui entrent sont conduits dans une direction horizontale (direction orthogonale à la direction de l'épaisseur) dans la
région 3 de diffusion du type p pour atteindre l'électrode 7.
A ce moment, la région 3 de diffusion du type p, agissant en tant que les résistances Ri et R 2, force un potentiel à la région 3 de diffusion du type p, juste en dessous de la région 4 b de diffusion du type n+, à augmenter par rapport à l'électrode 7 Par ailleurs, la région 4 b de diffusion du type n+ est liée par la région 4 a de diffusion du type n+ et la couche d'inversion juste en dessous de l'électrode 5 a à l'électrode 7, l'augmentation de potentiel à la région 4 b de diffusion du type n+ est considérablement faible en comparaison avec l'augmentation ci-dessus mentionnée du potentiel à la région 3 de diffusion du type p Ainsi, tandis que les trous s'écoulant dans la région 3 de diffusion du type p augmentent, la zone entre la région 4 b de diffusion du type n+ et la région 3 de diffusion du type p se trouve polarisée en direct et les électrons sont introduits via la région 3 de diffusion du type p dans la couche 2 du type n pour
mettre le transistor B 12 en circuit.
La région de diffusion 4 b, la région 3 de diffusion du type p, la couche 2 du type N 7 et le substrat 1 du type p+ sont des composants d'un thyristor comprenant les transistors B 12 et B 13 et le thyristor est actionné quand le courant des trous augmente à un certain point ou au-delà L'actionnement du thyristor provoque l'augmentation de la densité de courant à l'état passant du
EST et sa résistance à l'état passant baisse.
Alors, la couche d'inversion du type N juste en dessous de l'électrode 5 a est éteinte quand la tension à l'électrode 5 est réduite et le transistor Mli qui est placé en série avec le thyristor comprenant les transistors B 12 et B 13 devient non passant En conséquence, les électrons introduits par l'émetteur de la région 4 b de diffusion du type n+ du transistor B 12 dans la base de la région 3 de diffusion du type p ne peuvent être fournis et le fonctionnement du thyristor s'arrête Les trous qui ont été conduits dans la couche 2 du type N 7 à l'avance s'éloignent de la région 3 de diffusion du type p vers l'électrode 7 De cette
manière, EST passe de nouveau à l'ouverture.
Le dispositif semi-conducteur conventionnel est configuré comme on l'a mentionné ci-dessus et le thyristor comprenant les transistors Bll et B 13 est actionné lorsque le courant entre les électrodes 7 et 8 augmente Quand le thyristor est alors actionné, l'électrode 5 arrive à un état de courant non contrôlable (état bloqué) Pour éviter cela, il faut concevoir un dispositif o la résistance Rl prend une valeur aussi faible que possible de manière que la chute de tension due au courant des trous s'écoulant dans la résistance Ri ne provoque pas le fonctionnement du transistor B 1 i Plus particulièrement, il est nécessaire de réduire la résistance Rl pour rendre le courant entre les électrodes 7 et 8 contrôlable par l'électrode 5 (courant maximum contrôlable) bien plus important. Il est également possible de former profondément la région 3 de diffusion du type p juste en dessous de la région 4 a de diffusion du type n+ afin de réduire la résistance Rl et, en conséquence, le taux des trous ne s'écoulant que dans la région 3 de diffusion du type p qui est formée profondément par
rapport aux trous conduits du substrat 1 du type p+ dans l'électrode 7 augmente.
Les premiers trous ne contribuent pas au fonctionnement du thyristor comprenant les transistors B 12 et B 13 et, par conséquent, une valeur de courant minimum (courant de maintien) pour retenir le fonctionnement du thyristor devient importante Ainsi, un courant maximum contrôlable augmenté
provoque souvent des effets néfastes sur les autres caractéristiques.
Par ailleurs, il y a une limite à la réduction du taux de résistance de la région 3 de diffusion du type p. Selon la présente invention, une méthode de fabrication d'un dispositif semi-conducteur comprend les étapes de (a) préparer une première couche de semi-conducteur d'un premier type de conductivité ayant des surfaces majeures supérieure et inférieure; (b) former une deuxième couche de semi-conducteur d'un second type de conductivité ayant des première à quatrième portions qui sont placées en succession dans une première direction orthogonale à la direction de l'épaisseur de la première couche de semi-conducteur sur la surface majeure supérieure de la première couche de semi-conducteur; (c) former un film isolant enfoui qui est sélectivement enfoui dans la deuixème couche de semi-conducteur, s'étendant dau moins une première extrémité de la première région jusqu'à la seconde région; (d) former sélectivement une première électrode de commande dans la deuxième région au-dessus de la deuxième couche de semi-conducteur; (e) former sélectivement une seconde électrode de
commande dans la quatrième région au-dessus de la deuxième couche de semi-
conducteur; (f) former sélectivement une troisième couche de semiconducteur du premier type de conductivité dans la surface majeure supérieure de la deuxième couche de semi-conducteur, s'étendant de la première région à travers les deuxième et troisième régions, jusqu'à une première extrémité de la
quatrième région; (g) former sélectivement une quatrième couche de semi-
conducteur du premier type de conductivité, contig e à la couche isolante enfouie dans la troisième couche de semi-conducteur, s'étendant d'une première extrémité de la deuxième région jusqu'au moins une partie de la première extrémité de la première région; (h) former sélectivement une cinquième couche de semi-conducteur du premier type de conductivité, contig e au film isolant enfoui dans la troisième couche de semi-conducteur, s'étendant d'une seconde extrémité de la deuxième région isolée de la première extrémité de la deuxième région à travers la troisième région, jusqu'à une partie de la première extrémité de la quatrième région; (i) former une première électrode de courant isolée de la première électrode de commande et connectée aux troisième et quatrième couches de semi-conducteur dans la première région; et (j) former une seconde électrode de courant connectée à la surface majeure inférieure de la
première couche de semi-conducteur.
De préférence, la troisième couche de semi-conducteur qui est placée dans la deuxième région est formée afin dêtre totalement appauvrie à un état o la tension de résistance est retenue entre les première et deuxième électrodes de courant. De préférence également, l'étape (f) comprend les étapes de (f-1) introduire une première impureté du premier type de conductivité dans la
préparation obtenue à l'étape (e); et (f-2) former la troisième couche de semi-
conducteur par diffusion de la première impureté.
De préférence également, l'étape (d) comporte les étapes de (d-1) sélectivement former un premier film isolant dans la deuxième région sur la deuxième couche de semi-conducteur; et (d-2) former la première électrode de commande sur le premier film isolant; l'étape (e) comprend les étapes de (e-1) sélectivement former un deuxième film isolant dans la quatrième région de la deuxième couche de semi- conducteur; (e-2) former la seconde électrode de commande sur le deuxième film isolant; l'étape (i) comprend l'étape de (i-1) former un film isolant d'électrode sur toute la surface de la préparation obtenue à l'étape (h); (i-2) former une ouverture à travers le film isolant d'électrode dans une partie de la première région et exposer une partie des troisième et quatrième couches de semi-conducteur; et (i-3) former la première électrode de courant
sur toute la surface de la préparation obtenue à l'étape (i-2).
De plus encore, le film isolant enfoui est formé pour s'étendre jusqu'à
une première extrémité de la troisième région.
De préférence, cependant, l'étape (c) comporte les étapes de (c-1) former
un masque d'implantation d'ions pour exposer la deuxième couche de semi-
conducteur au moins d'une partie de la première région jusqu'à la deuxième région; (c-2) implanter un ion spécifié à travers le masque d'implantation d'ions dans la deuxième couche de semi-conducteur, et (c-3) former le film isolant
enfoui par recuit.
De préférence encore, l'élément principal de la deuxième couche de
semi-conducteur est du silicium et l'ion spécifié est un ion d'oxygène.
De préférence également, à l'étape (t), la troisième couche de semi-
conducteur est formée de manière que la limite entre la deuxième couche de semi-conducteur et le film isolant enfoui reste, et le film isolant enfoui et les deuxième et cinquième couches de semi-conducteur entourent une extrémité de la troisième couche de semi-conducteur pour isoler la partie restante de la
troisième couche de semi-conducteur.
De préférence, à l'étape (g) le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une partie de la troisième couche de semi-conducteur, autre que son extrémité, du restant de la troisième couche
de semi-conducteur.
De préférence encore, la quatrième couche de semi-conducteur est formée de manière intermittente le long d'une seconde direction orthogonale à la
direction de l'épaisseur et à la première direction.
De préférence, à l'étape (f), la troisième couche de semi-conducteur est formée de façon à se trouver en dessous du film isolant enfoui et à s'étendre de
la première région jusqu'à la première extrémité de la quatrième région.
De préférence également, l'étape (f-1) comporte les étapes de (f-l-1) implanter des ions de la première impureté du premier type de conductivité dans une préparation obtenue à l'étape (e) et les ions de la première impureté
traversent pour pénétrer dans le film isolant enfoui.
De préférence également, à l'étape (f-2), la première impureté traverse
pour parvenir dans le film isolant enfoui et se diffuser.
De préférence également, le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une extrémité de la troisième
couche de semi-conducteur du restant de la troisième couche de semi-
conducteur afin de former une sixième couche de semi-conducteur du premier
type de conductivité.
De préférence également, la quatrième couche de semi-conducteur est formée par intermittence le long de la deuxième direction orthogonale à la
direction de l'épaisseur et à la première direction.
De préférence également, la cinquième couche de semi-conducteur est formée par intermittence le long de la seconde direction orthogonale à la
direction de l'épaisseur et à la première direction.
De préférence également, la quatrième couche de semi-conducteur est formée par intermittence le long de la seconde direction orthogonale à la direction de l'épaisseur et à la première direction et le film isolant noyé est formé par intermittence le long de la seconde direction, entre les quatrième et
troisième couches de semi-conducteur, en direction de l'épaisseur.
La présente invention est également dirigée vers un dispositif semi-
conducteur qui comprend une première couche de semi-conducteur d'un premier type de conductivité ayant des surfaces majeures supérieure et inférieure; une deuxième couche de semi-conducteur d'un second type de conductivité qui est formée sur la surface majeure supérieure de la première couche de semi-conducteur et qui a des première à quatrième régions qui sont placées en succession dans une première direction orthogonale à la direction de l'épaisseur de la première couche de semiconducteur; un film isolant enfoui, sélectivement enfoui dans la deuxième couche de semi-conducteur, s'étendant d'au moins une première extrémité de la première région jusqu'à la deuxième région; une première électrode de commande sélectivement formée dans la deuxième région au- dessus de la deuxième couche de semi-conducteur; une seconde électrode de commande sélectivement formée dans la quatrième région au-dessus de la deuxième couche de semi-conducteur; une troisième couche de semi- conducteur du premier type de conductivité formée dans une surface majeure supérieure de la deuxième couche de semi-conducteur, s'étendant de la première région, à travers les deuxième et troisième régions, jusqu'à et dans une
première extrémité de la quatrième région; une quatrième couche de semi-
conducteur du premier type de conductivité formée dans la troisième couche de semi-conducteur contig e à la couche isolante, s'étendant d'une première extrémité de la deuxième région jusqu'à au moins une partie de la première extrémité de la première région; une cinquième couche de semi-conducteur du
premier type de conductivité, formée dans la troisième couche de semi-
conducteur, contig e au film isolant enfoui,s'étendant d'une seconde extrémité de la deuxième région isolée de la première extrémité de la deuxième région à travers la troisième région jusqu'à une partie de la première extrémité de la quatrième région; une première électrode de courant isolée de la première électrode de commande et connectée aux troisième et quatrième couches de semi-conducteur dans la première région; et une seconde électrode de courant
connectée à la surface majeure inférieure de la première couche de semi-
conducteur. Le dispositif semi-conducteur comprend de plus un premier film isolant qui est interposé entre la première électrode de commande et la deuxième couche de semi-conducteur dans la deuxième région; un deuxième film isolant interposé entre la seconde électrode de commande et la deuxième couche de semi-conducteur dans la quatrième région; et un film isolant d'électrode isolant la première électrode de courant des première et deuxième électrodes de
commande.
De préférence, le film isolant enfoui est formé pour s'étendre jusqu'à une
première extrémité de la troisième région.
De préférence encore, la troisième couche de semi-conducteur placée dans la deuxième région est totalement appauvrie dans un état o la tension de
résistance est retenue entre les première et seconde électrodes de courant.
De préférence encore, le film isolant enfoui et les deuxième et cinquième couches de semi-conducteur entourent une extrémité de la troisième couche de semi-conducteur pour l'isoler du restant de la troisième couche de semi-conducteur. Cependant, de préférence, le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une partie de la troisième couche de semi-conducteur, autre que son extrémité, du restant de la troisième couche
de semi-conducteur.
De préférence encore, la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la
direction de l'épaisseur et à la première direction.
De préférence également, la troisième couche de semi-conducteur est également formée dans une portion inférieure du film isolant enfoui dans la deuxième région, en s'étendant à partir de la premère région jusqu'à la première
extrémité de la quatrième région.
De préférence, le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une première extrémité de la troisième
couche de semi-conducteur du restant de la troisième couche de semi-
conducteur. De préférence encore, la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la
direction de l'épaisseur et à la première direction.
De plus et de préférence, la cinquième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la
direction de l'épaisseur et à la première direction.
De préférence encore, la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction et le film isolant enfoui est formé par intermittence le long de la seconde direction, en étant interposé entre les quatrième et troisième couches de semi-conducteur, dans la direction de l'épaisseur.
Sous un autre aspect de la présente invention, un dispositif semi-
conducteur comprend une première couche de semi-conducteur d'un premier type de conductivité ayant des surfaces majeures supérieure et inférieure; une deuxième couche de semi-conducteur dun second type de conductivité formée sur la surface majeure supérieure de la première couche de semi-conducteur et ayant des première à cinquième régions qui sont placées en succession dans une première direction orthogonale à la direction de l'épaisseur de la première couche de semi-conducteur; un film isolant enfoui, sélectivement enfoui dans la deuxième couche de semi-conducteur dans au moins les première et deuxième régions; une première électrode de commande sélectivement formée dans la deuxième région au-dessus de la deuxième couche de semi-conducteur, une seconde électrode de commande sélectivement formée dans la quatrième région au-dessus de la deuxième couche de semi-conducteur; une troisième couche de semi-conducteur du premier type de conductivité, formée dans une surface majeure supérieure de la deuxième couche de semi-conducteur, s'étendant de la première région à travers les deuxième et troisième régions jusqu'à une première extrémité de la quatrième région; une quatrième couche de semi-conducteur du premier type de conductivité formée contig e à la couche isolante dans la troisième couche de semi- conducteur, s'étendant d'une première extrémité de la
deuxième région jusqu'à la première région; une cinquième couche de semi-
conducteur du premier type de conductivité formée contig e au film isolant enfoui dans la troisième couche de semi-conducteur, s'étendant d'une seconde extrémité de la deuxième région isolée de la première extrémité de la deuxième région à travers la troisième région jusqu'à une partie de la première extrémité
de la quatrième région, entourant une extrémité de la troisième couche de semi-
conducteur en même temps que le film isolant enfoui et la deuxième couche isolante pour isoler le restant de la troisième couche de semiconducteur; une sixième couche de semi-conducteur du premier type de conductivité formée
dans une surface majeure supérieure de la deuxième couche de semi-
conducteur, s'étendant d'une seconde extrémité de la quatrième région isolée de la première extrémité de la quatrième région jusqu'à la cinquième région; une première électrode de courant isolée des première et seconde électrodes de commande et connectée à la quatrième couche de semi-conducteur dans la première région et à la sixième couche de semi-conducteur dans la cinquième région; et une seconde électrode de courant connectée à la surface majeure
inférieure de la première couche de semi-conducteur.
De préférence, le film isolant enfoui et les quatrième et cinquième
couches de semi-conducteur isolent une partie de la troisième couche de semi-
conducteur autre que son extrémité, du restant de la troisième couche de semi-
conducteur. De plus et de préférence, la quatrième couche de semiconducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction et la première électrode de courant est connectée à la troisième couche de semi-conducteur dans la première région. De préférence, le dispositif semi-conducteur comprend de plus une septième couche de semi-conducteur du premier type de conductivité qui est formée sur une surface de la couche de semi-conducteur entre les troisième et
sixième couches de semi-conducteur, sous la seconde électrode de commande.
Dans le premier aspect du dispositif semi-conducteur selon la présente
invention, le film isolant enfoui empêche la quatrième couche de semi-
conducteur ainsi que la troisième couche de semi-conducteur sous la quatrième
couche de semi-conducteur et les première et deuxième couches de semi-
conducteur de former un thyristor et par conséquent on peut éviter un état de blocage dû au fonctionnement du thyristor Ainsi, le courant maximum contrôlable peut être rendu important et l'existence du film isolant enfoui n'est
plus une cause d'effet néfaste sur les autres caractéristiques.
Dans le deuxième aspect du dispositif semi-conducteur selon la présente invention, la troisième couche de semi-conducteur ne se trouve pas en dessous de la quatrième couche de semi-conducteur et par conséquent, la quatrième couche de semi-conducteur avec la troisième couche de semiconducteur et les première et deuxième couches de semi-conducteur sous la quatrième couche de semi-conducteur ne forment pas un thyristor Par ailleurs, au passage à l'ouverture de ce dispositif semi-conducteur, la seconde électrode de commande force la deuxième couche de semi- conducteur entre les troisième et sixième couches de semi-conducteur à s'inverser afin de former un canal, qui relie la première électrode de courant à la troisième couche de semi-conducteur et par conséquent, on peut obtenir une amélioration de la tension de résistance (ou de rupture), une stabilisation de la tension de résistance et une amélioration de la
vitesse de passage à l'ouverture sans réduire le courant maximum contrôlable.
En conséquence, la présente invention a pour objet de procurer un dispositif semi-conducteur ayant un courant maximum contrôlable important,
sans effet néfaste sur dautres caractéristiques.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails
et avantages de celle-ci apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés il donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est une vue latérale et en coupe d'un premier mode de réalisation préféré de la présente invention; la figure 2 est un schéma de circuit équivalent du premier mode de réalisation préféré; la figure 3 est une vue latérale et en coupe montrant l'écoulement des porteurs, à l'état passant ou en circuit du premier mode de réalisation préféré; la figure 4 est une vue en coupe partielle d'une variante du premier mode de réalisation préféré; lafigure 5 est une vue en coupe suivant la ligne X- X de la figure 4; la figure 6 est une vue latérale et en coupe montrant une méthode de fabrication du premier mode de réalisation préféré dans l'ordre des étapes du procédé; la figure 7 est une vue latérale et en coupe montrant la méthode de fabrication du premier mode de réalisation préféré dans l'ordre des étapes du procédé; la figure 8 est une vue latérale et en coupe montrant la méthode de fabrication du premier mode de réalisation préféré dans l'ordre des étapes du procédé; la figure 9 est une vue latérale et en coupe montrant la méthode de fabrication du premier mode de réalisation préféré dans l'ordres des étapes du procédé; la figure 10 est une vue latérale et en coupe montrant la méthode de fabrication du premier mode de réalisation préféré dans l'ordres des étapes du procédé; la figure 11 est une vue latérale et en coupe montrant la méthode de fabrication du premier mode de réalisation préféré dans l'ordres des étapes du procédé; la figure 12 est une vue latérale et en coupe d'un deuxième mode de réalisation préféré; la figure 13 est un schéma de circuit équivalent du deuxième mode de réalisation préféré; la figure 14 est une vue latérale et en coupe montrant un écoulement des porteurs, à l'état en circuit du deuxième mode de réalisation préféré; la figure 15 est une vue en coupe partielle d'une variante du deuxième mode de réalisation préféré; la figure 16 est une vue en coupe faite suivant la ligne X-X de la figure ; la figure 17 est une vue latérale et en coupe montrant une méthode de fabrication du deuxième mode de réalisation préféré; la figure 18 est une vue latérale et en coupe montrant la méthode de fabrication du deuxième mode de réalisation préféré; la figure 19 est une vue en coupe partielle d'un troisième mode de réalisation préféré; la figure 20 est une vue en coupe faite suivant la ligne X-X de la figure
19;
la figure 21 est un schéma de circuit équivalent du troisième mode de réalisation préféré; la figure 22 est une vue en coupe partielle d'un quatrième mode de réalisation préféré; la figure 23 est une vue en coupe faite suivant la ligne X-X en regardant la figure 22; la figure 24 est une vue en coupe faite suivant la ligne Y-Y en regardant la figure 22; la figure 25 est un schéma de circuit équivalent du quatrième mode de réalisation préféré; la figure 26 est une vue latérale et en coupe dun cinquième mode de réalisation préféré; la figure 27 est un schéma de circuit équivalent du cinquième mode de réalisation préféré; la figure 28 est une vue en coupe partielle d'une variante du cinquième mode de réalisation préféré; la figure 29 est une vue en coupe faite suivant la ligne X-X de la figure 28; la figure 30 est une vue en coupe montrant une première préparation; la figure 31 est une vue en coupe montrant une seconde préparation;
la figure 32 est une vue latérale et en coupe d'un dispositif semi-
conducteur conventionnel;
la figure 33 est un schéma de circuit équivalent du dispositif semi-
conducteur conventionnel; et la figure 34 est une vue latérale et en coupe montrant l'écoulement des
porteurs, à l'état passant du dispositif semi-conducteur conventionnel.
A Premier mode de réalisation préféré.
La figure 1 montre un premier mode de réalisation préféré d'un
dispositif semi-conducteur selon la présente invention Une couche 2 du type n-
est déposée sur un substrat 1 du type p+ par croissance épitaxiée et des régions 3 a, 3 b et 3 c de diffusion du type p sont formées dans une surface de la couche 2 du type n- Par ailleurs, des régions 4 a et 4 b de diffusion du type n+ sont formées sur des surfaces des régions 3 a, 3 b et 3 c de diffusion du type p afin de ne pas être contig es l'une avec l'autre La région 3 b de diffusion du type p est séparée des régions 3 a et 3 c de diffusion du type p par un film d'oxydation 9 qui
est un isolant.
A la surface de la région 3 b de diffusion du type p, entre la région 4 a de diffusion du type n+ et la région 4 b de diffusion du type nt, il y a une électrode de grille Sa qui est isolée de l'environnement par un film d'oxydation 6 qui est un isolant Par ailleurs, à la surface de la région 3 c de diffusion du type p, entre la région 4 b de diffusion du type n+ et la couche 2 du type n 2 est formée une électrode de grille 5 b qui est isolée de l'environnement par un film d'oxydation 6 Une électrode 7 en AI-Si est en contact avec la région 3 a de diffusion du type p et la région 4 a de diffusion du type n+ tandis qu'une électrode en métal 8 est
en contact avec le substrat 1 du type p+.
Un circuit équivalent du premier mode de réalisation préféré est montré à la figure 2 Un transistor B 1 du type NPN a son émetteur formé de la région 4 a de diffusion du type n+, sa base formée de la région de diffusion 3 b du type p et son collecteur formé de la région 4 b de diffusion du type n+ et un transistor B 2 du type NPN a son émetteur formé de la région 4 b de diffusion du type n+, sa base formée de la région 3 c de diffusion du type p et son collecteur formé de la couche 2 du type nUn transistor B 3 du type PNP a son émetteur formé du substrat 1 du type p+ et sa base formée de la couche 2 du type n et son collecteur formé des régions 3 a et 3 c de diffusion du type p Il n'est pas indiqué par une diode Dl que le premier mode de réalisation préféré est équipé d'une nouvelle diode mais que la base du transistor Bl est flottante Ce mode
d'indication sera utilisé dans d'autres modes de réalisation préférés.
Un transistor Ml métal-oxyde semi-conducteur ou MOS à canal du type n a sa source formée de la région 4 a de diffusion du type n+, son drain formé de la région 4 b de diffusion du type n+, sa grille formée de l'électrode 5 a et sa contre-grille formée de la région de diffusion 3 b du type p et un transistor M 2 du type MOS à canal du type N a sa source formée de la région 4 b de diffusion du type ri+, son drain formé de la couche 2 du type n-, sa grille formée de l'électrode 5 b et sa contre-grille formée de la région 3 c de diffusion du type p. Dans un tel dispositif semi-conducteur, on utilise généralement les électrodes 5 a et 5 b au même potentiel et, par conséquent, on utilisera ci-après quelquefois "électrode 5 " en bloc pour les désigner toutes les deux. Lorsqu'un potentiel à l'électrode 8 augmente alors que les électrodes 7 et sont au même potentiel, une couche d'appauvrissement s'étend d'une jonction pn entre les régions 3 a et 3 c de diffusion du type p et la couche 2 du type nw pour retenir la tension En général, le substrat 1 du type p+ et une portion o la couche 2 du type n est en contact avec le substrat du type p+ sont souvent conçus du type n+ afin d'empêcher une extrémité de la couche
d'appauvrissement d'atteindre le substrat 1 du type p+ et de traverser.
Quand la tension à l'électrode 5, en rapport avec l'électrode 7, augmente dans la situation ci-dessus mentionnée, les régions 3 b et 3 c de diffusion du type p en dessous des électrodes Sa et 5 b sont négativement inversées et en
conséquence les transistors Ml et M 2 deviennent passants et le dispositif semi-
conducteur montré à la figure 1 devient également passant La figure 3 montre un écoulement de porteurs à un tel état passant Sur la figure 3, l'écoulement des électrons est montré par une flèche en pointillé tandis que l'écoulement des trous
est montré par une flèche en trait plein.
Les électrons s'écoulent de la région 4 a de diffusion du type n+ à travers la région 4 b de diffusion du type n+ jusqu'à la couche 2 du type n tandis que les trous sont introduits du substrat 1 du type p+ jusqu'aux régions de diffusion 3 a et 3 c du type p et le transistor B 3 devient passant En général, les trous s'écoulent selon une densité de courant d'électrons et, par conséquent, une quantité relativement importante de trous entre dans la région de diffusion 3 c du type p en provenant de l'environnement de la couche d'inversion du type n, juste en dessous de l'électrode 5 b Un grand nombre des trous entrants sont conduits
dans la région 4 b de diffusion du type n+ et le transistor B 2 devient passant.
La région de diffusion 4 b, la région de diffusion 3 c du type p, la couche 2 du type n et le substrat 1 du type p+ forment ensemble le thyristor comprenant les transistors B 2 et B 3 et le thyristor est actionné quand le courant des trous augmente à un certain point ou audelà L'actionnement du thyristor provoque l'augmentation de la densité de courant à l'état passant et la résistance à l'état passant du thyristor comprenant les transistors B 2 et B 3 chute De même, la résistance totale à l'état passant du dispositif semi-conducteur est la somme de la résistance à l'état passant du transistor Ml et de la résistance à l'état passant
du thyristor comprenant les transistors B 2 et B 3 et, en conséquence, elle baisse.
Dans le premier mode de réalisation préféré, les trous conduits dans la région 3 c de diffusion du type p se recombinent presque dans la région 4 b de diffusion du type ni sans atteindre la région 3 b de diffusion du type p (sur la figure 2, cela est indiqué par une flèche en pointillé) Comme la base du transistor B 2 est à un état flottant et que son potentiel augmente facilement, le transistor B 2 est facilement polarisé en direct entre son émetteur et sa base et, en conséquence, le thyristor est facilement actionné Par conséquent, il est possible de faire diminuer le courant de maintien en comparaison avec une forme de l'art antérieur. Dans le mode de réalisation de l'art antérieur que l'on peut voir à la figure 32, étant donné l'existence des résistances Ri et R 2, la chute de tension que provoque le courant des trous dans une partie de la résistance Rl peut mener au risque d'un blocage Cependant, comme on peut le voir à la figure 2,
dans le premier mode de réalisation préféré, la résistance R 2 n'est pas prévue.
Cela est dû au fait que les trous introduits dans la région 4 b de diffusion du type n+ recombinent presque les électrons dans la région 4 b de diffusion du type n+ et qu'aucun courant de trous n'est fourni à la région 3 b de diffusion du type p servant de base du transistor BH Ainsi, il ne se produit pas une grande chute de tension entre l'émetteur et la base du transistor Bl et il n'y a aucun risque d'un blocage provoqué par l'actionnement du thyristor comprenant les transistors B 1
et B 3.
Quand la tension à l'électrode 5 est réduite, la couche d'inversion du type N juste en dessous de l'électrode 5 a, disparaît et le transistor Ml qui est placé en
série avec le thyristor composé des transistors B 2 et B 3 passe à l'ouverture.
Ainsi, les électrons devant être introduits de la région 4 b de diffusion du type n+ servant d'émetteur du transistor B 2 à la région 3 c de diffusion du type p servant
de sa base, ne peuvent être fournis et le fonctionnement du thyristor est arrêté.
Les trous qui ont été introduits dans la couche 2 du type n à l'avance s'éloignent de la région 3 a de diffusion du type p, vers l'électrode 7 De cette manière, le
dispositif semi-conducteur montré à la figure 1 devient de nouveau non passant.
En formant la région 3 b de diffusion du type p suffisamment mince, elle se trouve totalement appauvrie au moment o sa surface qui se trouve juste en dessous de l'électrode 5 a est négativement inversée, jusqu'à ce qu'une extrémité de la couche d'appauvrissement puisse atteindre le film d'oxydation 9 Dans ce cas, un champ électrique dans une direction perpendiculaire à l'électrode 5 a est principalement supporté dans le film d'oxydation 9, ce qui facilite le champ électrique dans la couche d'inversion du type n Ainsi, la mobilité des électrons dans la couche d'inversion du type N augmente et la résistance à l'état passant du transistor Ml peut être encore réduite Par ailleurs, dans ce cas, le transistor Bl disparaît parce que la région 3 b de diffusion du type p est presque épuisée Le transistor B 3 ne peut former le thyristor sans le transistor Bl et par conséquent
il y a une bien plus faible possibilité d'un blocage.
Bien que, dans le premier mode de réalisation préféré, la contre-grille du transistor Ml soit flottante parce que l'électrode 7 n'est pas en contact avec la région 3 b de diffusion du type p, l'électrode 7 et la région 3 b de diffusion du type p peuvent être en contact rune avec l'autre afin de stabiliser la tension à la contre-grille L'électrode 7 et la région 3 b de diffusion du type p peuvent être en contact l'une avec l'autre en formant, de manière discontinue, la région 4 a de diffusion du type n+ de manière que les régions 3 a et 3 b de diffusion du type p soient partiellement en contact l'une avec l'autre dans une direction perpendiculaire à la section transversale que l'on peut voir à la figure 1 Les figures 4 et 5 montrent de telles configurations en tant que variante du premier
mode de réalisation préféré.
Une section transversale présentée à l'avant de la figure 4 montre la configuration montrée à la figure 1 et dans cette section transversale, les régions
3 a et 3 b de diffusion du type p sont disposées de manière discontinue.
Cependant, il n'y a pas de région de diffusion 4 a du type n+ dans la section X-X de la figure 4 que l'on peut voir à la figure 5, les régions 3 a et 3 b de diffusion du type p sont en contact l'une avec l'autre et la région 3 b de diffusion du type p peut être connectée à l'électrode 7 par la région 3 a de diffusion du type p qui est intermédiaire. Dans ce cas, la diode Dl composée de l'électrode 7 et de la base du transistor Bl est mise en court-circuit sur la figure 2 Ainsi, il n'y a presque pas
de chute de tension entre l'émetteur et la base du transistor B 1.
Une méthode de fabrication du premier mode de réalisation préféré sera maintenant décrite en se référant aux figures 6 à 11 D'abord, on forme la couche 2 du type n sur le substrat 1 du type p+ par croissance épitaxiée Alors, une implantation d'ions d'oxygène avec un masque d'un vernis photosensible (non représenté) (SIMOX; Séparation par Oxygène Implanté) est accomplie et après avoir enlevé le vernis photosensible, on accomplit un recuit pour former
sélectivement le film d'oxydation 9 dans la couche 2 du type n (figure 6).
Ensuite, après avoir formé un film d'oxydation 11 sur la totalité de la surface majeure supérieure de la couche 2 du type n par oxydation thermique, un film en polysilicium 12 est de plus formé sur toute la surface du film
d'oxydation 11 (figure 7).
Un vernis photosensible 13 est sélectivement formé sur le film en polysilicium 12 et le film en polysilicium 12 est attaqué avec un masque du vernis 13 pour former les électrodes 5 a et 5 b Alors, du bore est implanté dans
toute la surface de la préparation résultante (figure 8).
Un recuit est ensuite accompli pour former la région 3 de diffusion du type p Le bore implanté est bloqué par le vernis 13 et les électrodes 5 a et 5 b mais la diffusion du bore due au recuit se passe vers l'intérieur de la surface du substrat et la région 3 de diffusion du type p se forme également sous l'électrode a Cependant, comme la diffusion du bore est restreinte par le film d'oxydation
9, la région de diffusion du type p ne se forme pas sous le film d'oxydation 9.
Un film doxydation 15 est formé sur une surface majeure supérieure de cette préparation lors du recuit, un vernis photosensible 14 est sélectivement formé par dessus et ensuite le film d'oxydation 15 est attaqué au moyen d'un masque du vernis photosensible 14 Dans la totalité de la surface de la préparation
résultante, on implante de l'arsenic (figure 9).
Ensuite, le recuit est accompli pour former les régions de diffusion 4 a et 4 b du type no qui séparent la région 3 de diffusion du type p en régions 3 a, 3 b et 3 c La diffusion d'arsenic est restreinte par le film d'oxydation 9 et par conséquent il ne se forme pas de région de diffusion du type n+ sous le film
d'oxydation 9 (figure 10).
Après avoir formé un film d'oxydation sur la totalité de la surface de la préparation obtenue à la figure 10, le film d'oxydation est attaqué avec un masque d'un vernis photosensible (non représenté) pour former sélectivement le
film d'oxydation 6 Par ailleurs, l'électrode 7 est formée par pulvérisation de Al-
Si Le dépôt de métal est accompli sur la surface inférieure de la préparation
pour former l'électrode 8 (figure 11).
B Deuxième mode de réalisation préféré.
La figure 12 montre un deuxième mode de réalisation préféré du dispositif semi-conducteur selon la présente invention Le deuxième mode de réalisation préféré est différent du premier uniquement par le fait que les régions 3 a et 3 c de diffusion du type p sont contig es l'une à l'autre En d'autres termes,
la région 3 a de diffusion du type p se trouve en dessous du film d'oxydation 9.
Un circuit équivalent du deuxième mode de réalisation préféré est montré à la figur 13 Une correspondance du circuit équivalent de la figure 13 avec la configuration montrée à la figure 12 est similaire à celle du premier mode de réalisation préféré Cependant, comme les régions 3 a et 3 c de diffusion du type p sont contig es lune à l'autre, la résistance R 3 de la région 3 a de diffusion du type p qui se trouve sous le fim d'oxydation 9 est appliquée entre l'électrode de
base du transistor B 2 et l'électrode 7.
On décrira le cas o un potentiel à l'électrode 8 augmente tandis que les électrodes 7 et 5 sont au même potentiel et o la tension est conservée entre les électrodes 7 et 8 Dans le premier mode de réalisation préféré, comme la région 3 c de diffusion du type p est flottante, la tension de résistance (ou de rupture) entre elle et la couche 2 du type n est généralement plus faible que celle de la région 3 a de diffusion du type p à laquelle un potentiel est appliqué par l'électrode 7 Ainsi, il y a une réduction de la tension de résistance du dispositif et de son instabilité et il y a des risques de destruction du transistor Ml ou d'une variation de sa tension de seuil Vth du fait d'une avalanche entre la région 3 b de diffusion du type p et la région 4 b de diffusion du type n+ au moment de la rupture ou de l'état de récupération inverse Cependant, dans le deuxième mode de réalisation préféré, l'électrode 7 et la région 3 c de diffusion du type p+ sont connectées par une résistance intermédiaire R 3 et, par conséquent, cela permet
déviter ces risques.
Quand la tension à l'électrode 5 et à l'électrode 7 augmente dans la situation ci-dessus mentionnée, les régions 3 b et 3 c de diffusion du type p qui se trouvent juste en dessous des électrodes 5 a et 5 b se trouve négativement
inversée et les transistors Ml et M 2 deviennent passants et le dispositif serni-
conducteur en conséquence se met en circuit La figure 14 montre un
écoulement de porteurs quand le dispositif semi-conducteur se met en circuit.
Comme dans le cas de la figure 3, un écoulement d'électrons est montré par une flèche en pointillé tandis qu'un écoulement de trous est montré par une flèche en trait plein sur la figure 14 Les électrons s'écoulent de la région 4 a de diffusion du type n+ via la région 4 b de diffusion du type n+ jusqu'à la couche 2 du type n et les trous sont introduits du substrat 1 du type p+ pour mettre le transistor B 3 en circuit Comme dans le cas du premier mode de réalisation préféré, dans les trous introduits, une partie relativement importante d'entre eux passe de la proximité de la couche d'inversion du type N juste en dessous de l'électrode 5 b vers la région 3 c de diffusion du type p. Cependant, dans le deuxième mode de réalisation préféré, une partie des trous passant dans la région 3 c de diffusion du type p s'écoule via la région 3 a de diffusion du type p juste en dessous du film d'oxydation 9 jusqu'à l'électrode 7 A ce moment, le courant des trous s'écoulant dans la région 3 a de diffusion du type p provoque une chute de tension dans la résistance R 3 et cela polarise en direct la région 4 b de diffusion du type n+ ainsi que la région 3 c de diffusion du type p Quand la chute de tension se passe à un certain point ou au-delà, le
transistor B 2 devient passant.
Quand le transistor B 2 devient passant et que le courant des trous augmente à un certain point ou au-delà, un thyristor comprenant les transistors B 2 et B 3 est actionné comme dans le cas du premier mode de réalisation La densité de courant à un tel état passant augmente, la résistance à l'état passant du thyristor comprenant les transistors B 2 et B 3 baisse et la résistance totale à l'état
passant baisse également.
Comme dans le cas du premier mode de réalisation, la plus grande partie des trous introduits dans la région 4 b de diffusion du type n+ se recombine sans atteindre la région 3 b de diffusion du type p (cela est montré par la flèche en pointillé sur la figure 2) Ainsi, dans le deuxième mode de réalisation préféré, il n'y a également presque aucun risque de blocage dû à un actionnement du
thyristor comprenant les transistors B 1 et B 3.
Le dispositif semi-conducteur décrit dans le deuxième mode de réalisation préféré peut être mis hors circuit de la même manière que dans le premier mode de réalisation préféré Par ailleurs, dans le deuxième mode de réalisation préféré, comme la région 3 c de diffusion du type p est connectée à l'électrode 7 par la résistance intermédiaire R 3, les trous qui s'accumulent dans la région 3 c du type p peuvent être rapidement conduits à l'électrode 7 et par
conséquent, cela permet d'améliorer la vitesse de passage à l'ouverture.
Comme dans le premier mode de réalisation préféré, avec la région de diffusion 3 b du type p suffisamment mince, la mobilité des électrons dans la couche d'inversion du type N qui y est formée peut être élevée, la résistance à l'état passant du transistor MI peut être encore réduite, le transistor B 1 peut être
éteint et le risque d'un blocage peut être encore diminué.
Comme dans la variante du premier mode de réalisation préféré, l'électrode 7 et la région 3 b de diffusion du type p peuvent être en contact l'une avec l'autre afin de stabiliser la tension de contre- grille au transistor MI Les figures 15 et 16 montrent de telles configurations de variantes du second mode
de réalisation préféré.
Une section transversale présentée à l'avant de la figure 15 correspond à la configuration de la figure 12, o les régions 3 a et 3 b de diffusion du type p sont disposées de manière discontinue Suivant la section transversale X-X de la figure 15 que l'on peut voir à la figure 16, cependant, il n'y a pas de région 4 a de diffusion du type n+, les régions de diffusion 3 a et 3 b du type p sont en contact rune avec l'autre et la région 3 b de diffusion du type p peut être connectée à l'électrode 7 par la région intermédiaire 3 a de diffusion du type p 3. Dans ce cas, une diode Dl comprenant l'électrode 7 et la base du transistor B 1 est mise en court-circuit à la figure 13 Ainsi, il n'y a presque pas
de chute de tension entre l'émetteur et la base du transistor B 1.
La méthode de fabrication du deuxième mode de réalisation préféré sera maintenant décrite D'abord, la couche 2 du type n est formée sur le substrat 1 du type p+ par croissance épitaxiée Alors, la région 3 de diffusion du type p est sélectivement formée sur une surface de la couche 2 du type n et ensuite, le film d'oxydation 9 est formé dans la région 3 de diffusion du type p, comme dans le cas de la méthode de fabrication du premier mode de réalisation préféré (figure 17) Ensuite, comme dans le cas de la méthode montrée aux figures 7 à 11, les régions 3 a, 3 b et 3 c de diffusion du type p, les régions 4 a et 4 b de diffusion du type n+, les électrodes 5 a et 5 b, le film isolant d'électrode 6, et les électrodes 7 et 8 sont formés De cette manière, on peut obtenir le dispositif
semi-conducteur ayant la configuration montrée à la figure 12.
Autrement, l'implantation des ions de bore de la figure 8 peut être accomplie avec une plus grande énergie afin de permettre au bore de passer jusqu'en dessous du fond du film d'oxydation 9 ou bien le film d'oxydation peut être aminci de manière que la diffusion du bore se propose plus facilement à travers le film d'oxydation 9 et ainsi, la région 3 de diffusion du type p peut être formée en dessous du film d'oxydation 9 Cependant, la configuration résultante obtenue de cette manière a une région 3 de diffusion du type p dans une zone 9 a sous le film d'oxydation 9, comme le montre la figure 18, qui est plus mince que
la partie restante, contrairement à la configuration montrée à la figure 12.
C Troisième mode de réalisation préféré.
La figure 19 montre un troisième mode de réalisation préféré selon la présente invention Le troisième mode de réalisation préféré a une configuration similaire à la variante du premier mode de réalisation préféré que l'on peut voir à la figure 4 et il en diffère par le fait que la région 4 b de diffusion du type n+ est également formée de manière discontinue comme la région de diffusion 4 a du type n+ Dans une section transversale suivant la ligne X-X de la figure 19, est montrée une configuration o ni la région 4 a de diffusion du type n+ ni la
région 4 b n'est exposée (figure 20).
Comme dans le second mode de réalisation préféré, la région 3 c de diffusion du type p est connectée à l'électrode 7 par la région intermédiaire de diffusion du type p, dans le troisième mode de réalisation préféré Plus particulièrement, les régions 3 c et 3 b de diffusion du type p sont en contact l'une avec l'autre dans une région o il n'y a pas de région 4 b de diffusion du type n+, les régions 3 b et 3 a de diffusion du type p sont en contact l'une avec l'autre dans une région o il n'y a pas de région de diffusion 4 a du type n+ et la région de diffusion 3 a du type p est connectée à l'électrode 7 Ainsi, le circuit équivalent du troisième mode de réalisation préféré est montré à la figure 21, similaire au
circuit équivalent du deuxième mode de réalisation préféré de la figure 13.
Cependant, la région 3 b de diffusion du type p et l'électrode 7 sont contig es l'une à l'autre dans le troisième mode de réalisation préféré, la diode Dl montrée à la figure 13 est en court-circuit, la totalité de la résistance à la diffusion s'étendant de la région 3 c de diffusion du type p via la région sans la région 4 b de diffusion du type n+ jusqu'à l'électrode 7 correspond à une
résistance R 4.
Comme la région 3 c de diffusion du type p est connectée à l'électrode 7 par la résistance R 4 intermédiaire, le dispositif semi-conducteur du troisième mode de réalisation préféré fonctionne d'une manière identique à celle du
deuxième mode de réalisation préféré et on peut atteindre les mêmes effets.
Comme les régions 3 b et 3 c de diffusion du type p sont connectées dans la région sans la région 4 b de diffusion du type n+, on obtient un transistor bipolaire parasite qui a pour base les régions 3 b et 3 c de diffusion du type p, pour émetteur la région 4 a de diffusion du type n+ et pour collecteur, la couche 2 du type n- Cependant, comme la base àtravers les régions de diffusion 3 b et 3 c du type p est de grande longueur, le facteur d'amplification Hfe est presque nul De même, la région 4 a de diffusion du type 1 + servant d'émetteur et la région 3 b de diffusion du type p faisant partie de la base sont en court-circuit et
ne fonctionnent pas Par conséquent, il n'est pas nécessaire de s'en soucier.
D Quatrième mode de réalisation préféré.
La figure 22 montre un quatrième mode de réalisation préféré selon la présente invention Le quatrième mode de réalisation préféré a une configuration similaire à la variante du premier mode de réalisation préféré que l'on peut voir à la figure 4, la différence entre eux résidant dans le fait que le film d'oxydation 9, comme la région 4 a de diffusion du type nr, est formé de manière discontinue dans ce quatrième mode de réalisation préféré Dans une vue en section transversale suivant X-X sur la figure 22, on peut voir une configuration sur laquelle ni la région 4 a de diffusion du type n+ ne le film
doxydation 9 est exposé (figure 23).
Une section transversale suivant la ligne Y-Y de la figure 22 est montrée à la figure 24 Sur cette figure, on trouve que le film d'oxydation 9 est plus long de la dimension L que la région de diffusion 4 a du type nt La dimension L est d*environ 3 ffm et cela maintient une marge lorsque l'on forme la région 4 a de
diffusion du type n+.
Comme dans le deuxième mode de réalisation préféré, dans le quatrième mode de réalisation préféré, la région de diffusion 3 c du type p est connectée à l'électrode 7 par la région intermédiaire de diffusion du type p Plus particulièrement, les régions de diffusion 3 c et 3 c du type sont contig es dans une région o il n' y a pas de film d'oxydation 9, les régions de diffusion 3 b et 3 a du type p sont contigîies dans une région o il n' y a pas de région de diffusion 4 a du type n+ et la région de diffusion 3 a du type p est connectée à l'électrode 7 On obtient ainsi un circuit équivalent du quatrième mode de réalisation préféré qui est montré à la figure 25 et qui est similaire au circuit
équivalent du deuxième mode de réalisation préféré de la figure 13.
Cependant, comme la région 3 b de diffusion du type p et l'électrode 7 sont contig es l'une à l'autre dans ce quatrième mode de réalisation préféré, la diode Dl montrée à la figure 13 est en court-circuit et la totalité de la résistance à la diffusion, qui s'étend de la région 3 c de diffusion du type p via la région o il n' y a pas de film d'oxydation 9 jusqu'à l'électrode 7, correspond à une
résistance R 5.
* Comme la région 3 c de diffusion du type p est connectée à l'électrode 7 par la résistance R 5, le dispositif semi-conducteur du quatrième mode de réalisation préféré fonctionne d'une manière similaire au deuxième mode de
réalisation préféré et les mêmes effets peuvent être atteints.
Comme les régions 3 b et 3 c de diffusion du type p sont connectées dans la région o il n' y a pas de film d'oxydation 9, on obtient un transistor bipolaire parasite ayant sa base formée des régions de diffusion 3 b et 3 c du type p, son émetteur formé de la région de diffusion 4 a du type n+ et son collecteur formé de la couche 2 du type n- Cependant, la région de diffusion du type p interposée entre la région 4 a de diffusion du type n+ et la couche 2 du type N 7
est longue et par conséquent, il ny a pas de soucis à se faire pour ce transistor.
E Cinquième mode de réalisation préféré.
La figure 26 montre un cinquième mode de réalisation préféré selon la présente invention Le cinquième mode de réalisation préféré est différent du premier mode de réalisation préféré par le fait que la région 3 a de diffusion du type p est séparée des régions restantes 3 b et 3 c de diffusion du type p par la couche 2 du type n- Par ailleurs, les régions 4 a et 'b de diffusion du type + sont formées de manière que les régions de diffusion 3 b et 3 c ne soient pas contigiies l'une à l'autre par leur surface respective et par conséquent, l'électrode 7 fonctionne comme un pont entre la région 3 a de diffusion du type p et la
région 4 a de diffusion du type n+.
D'autres composants sont similaires à ceux du premier mode de réalisation préféré, et le fonctionnement est à la base le même que celui du premier mode de réalisation préféré Une différence principale dans le fonctionnement réside dans le fait que l'électrode 5 b sert non seulement d'électrode de commande du transistor M 2 mais également délectrodes de commande d'autres transistors MOS L'électrode 5 b avec les régions 3 a et 3 c de diffusion du type p et la couche 2 du type N entre elles forment un transistor MOS M 3 à canal du type La figure 27 montre un circuit équivalent du
cinquième mode de réalisation préféré.
Lorsqu'un potentiel à l'électrode 5 b est réduit pour mettre le transistor M 2 hors circuit et maintenir la tension de résistance (ou de rupture) entre les électrodes 7 et 8, la couche 2 du type n qui est juste en dessous de l'électrode 5 b (que l'on appelera ci-après "couche de semi-conducteur 2 a") est positivement inversée et le transistor M 3 devient passant La région 3 c de diffusion du type p est connectée à l'électrode 7 et, par conséquent, comme dans le deuxième mode de réalisation préféré, les risques de réduction et d'instabilité de tension de résistance du dispositif, de destruction du transistor Ml du fait d'une avalanche entre la région 3 b de diffusion du type p et la région 4 b de diffusion du type nr au moment de la rupture ou d'un état de récupération inverse ou bien d'une
variation de la tension de seuil Vth, peuvent être éliminés.
Bien que des effets similaires soient obtenus par la résistance R 3 dans le deuxième mode de réalisation préféré, au contraire, lorsque le courant est forcé à s'écouler entre les électrodes 7 et 8, le courant de maintien devient quelquefois important dans le cas d'une faible valeur de la résistance R 3 Au contraire, dans le cinquième mode de réalisation préféré, dans le cas o il y a réduction du potentiel à l'électrode 5 b, ce qui met le transistor M 2 en circuit, le transistor M 3 peut être mis hors en circuit et la région 3 c de diffusion du type p peut être portée à un état flottant par sa séparation de la région 3 a de diffusion du type p.
Par conséquent, il n'y a aucun risque d'avoir un grand courant de maintien.
Si le mode de conduction dans la couche de semi-conducteur 2 a doit être rendu différent de celui dans la couche 2 du type n-, la couche 2 a peut être plus fortement inversée tandis que le transistor M 2 devient non passant Dans ce cas, la séparation de la région 3 c de diffusion du type p et de la région 3 a de diffusion du type p peut s'accomplir plus efficacement, conduisant à une mise en circuit du transistor M 2 De plus, comme le courant des trous accumulé dans la région 3 c de diffusion du type p au moment du passage à l'ouverture peut être forcé à s'écouler rapidement dans l'électrode 7, il est également possible d'améliorer la vitesse de passage à l'ouverture Ces effets n'ont aucun effet
néfaste sur les autres caractéristiques.
Au contraire, lorsque le dispositif semi-conducteur est actionné à un
potentiel de passage à l'ouverture de O volt, par exemple, la couche 2 a de semi-
conducteur peut être en un semi-conducteur du type p. Comme variante du cinquième mode de réalisation préféré, similaire à la variante du premier mode de réalisation préféré, la région 3 b de diffusion du type p et l'électrode 7 peuvent être connectées pour stabiliser la tension de contre-grille au transistor Ml Un tel mode est montré aux figures 28 et 29 La figure 29 montre une section transversale suivant X-X de la figure 28 La région 4 a de diffusion du type n+ est formée de façon discontinue, comme le montre la figure 28 et la région 3 b de diffusion du type p est en contact avec l'électrode 7 dans l'étendue o il n'y a pas de région 4 a de diffusion du type n+ (étendue
présentée comme une section transversale que l'on peut voir à la figure 29).
F Configuration générale.
Bien que les modes de réalisation spécifiques de la présente invention aient été décrits dans les premier à cinquième modes de réalisation préférés, la présente invention ne s'applique pas qu'à de tels modes de réalisation spécifiques, mais plus généralement à des modes en rapport avec les
configurations, comme suit.
(F-1) premier mode Ce mode est commun aux premier à quatrième modes de réalisation préférés et à leurs variantes respectives On le décrira maintenant avec, comme exemple représentatif, le premier mode de réalisation préféré La figure 30 est
une vue en coupe du premier mode de réalisation préféré, similaire à la figure 1.
Un substrat 1 est prévu qui est en une couche d'un premier semi-
conducteur du type p ayant des surfaces majeures supérieure et inférieure Alors, la couche 2 du type n qui est une deuxième couche de semi-conducteur du type n, ayant des première à quatrième zones Al, A 2, A 3 et A 4 placées en succession dans une première direction orthogonale à la direction de l'épaisseur du substrat
1 est formée sur la surface majeure supérieure du substrat 1.
Les deuxième et quatrième zones A 2 et A 4 sont des zones o l'électrode a ou la première électrode de commande et l'électrode 5 b ou la seconde électrode de commande doivent être formées La première zone Ai est celle qui est placée du côté opposé par rapport à la quatrième zone A 4 en se rapportant à la deuxième zone A 2 La troisième zone A 3 est celle placée entre les deuxième
et quatrième zones A 2 et A 4.
Le film doxydation 9, ou film isolant enfoui, est sélectivement enfoui dans la couche 2 du type n-, s'étendant d'au moins une première extrémité de la
première zone Ai jusqu'à la deuxième zone.
Les régions 3 a, 3 b et 3 c de diffusion du type p, ou troisièmes couches de semi-conducteur du type p, sont formées pour s'étendre à partir de la première zone Ai à travers la deuxième zone A 2 et la troisième zone A 3 jusqu'à une première extrémité de la quatrième zone A 4 dans la surface majeure supérieure de la couche 2 du type N 7 Plus particulièrement, la région 3 a de diffusion du type p est presque dans la première zone Ai, la région 3 b de diffusion du type p est presque dans la deuxième zone A 2 et la région 3 c de diffusion du type p va presque de la troisième zone A 3 à la première extrémité de la quatrième zone
A 4.
La région 4 a de diffusion du type n+, ou bien quatrième couche de semi-
conducteur du type p, est formée d'une première extrémité de la deuxième zone A 2 jusqu'à au moins une partie d'une première extrémité de la première zone Ai
et elle est contig e au film d'oxydation 9.
La région 4 b de diffusion du type +, ou cinquième couche de semi-
conducteur du type p, est formée pour s'étendre d'une seconde extrémité de la deuxième zone A 2 qui est isolée de la première extrémité de la deuxième zone A 2 à travers la troisième zone A 3 jusqu'à une partie de la première extrémité de
la quatrième zone A 4 et elle est contig e au film d'oxydation 9.
L'électrode 7 en Al-Si, ou première électrode de courant, est connectée à la région 3 a de diffusion du type p et à la région 4 a de diffusion du type n+ dans la première zone Ai L'électrode en métal 8 ou seconde électrode de courant est
connectée à la surface majeure inférieure du substrat 1.
Avec une telle configuration, étant donné l'intervention du film d'oxydation 9, la portion inférieure de la région 4 a de diffusion du type n+ est à peine connectée à la région 3 a de diffusion du type p Par conséquent, la région 4 a de diffusion du type n+, la région 3 a de diffusion du type p, la couche 2 du type N 7 et le substrat 1 ne provoquent jamais un fonctionnement non requis de thyristor.
(F-2) second mode.
Ce mode est commun au cinquième mode de réalisation préféré et à sa variante On le décrira donc avec un exemple représentatif du cinquième mode de réalisation préféré Comme la figure 26, la figure 31 est une vue en coupe du
cinquième mode de réalisation préféré.
Le substrat 1 est prévu qui est une première couche de semi-conducteur du type p qui a des surfaces majeures supérieure et inférieure La couche 2 du type n-, ou deuxième couche de semi-conducteur du type n, ayant des première à cinquième zones Ai, A 2, A 3, A 4 et AS qui sont placées en succession, dans une première direction orthogonale à la direction de l'épaisseur du substrat 1, est
formée sur la surface majeure supérieure du substrat 1.
Les deuxième et quatrième zones A 2 et A 4 sont des zones o l'électrode 5 a ou première électrode de commande et l'électrode 5 b ou seconde électrode de commande doivent être formées par dessus La premère zone Ai est celle placée sur un côté opposé de la quatrième zone A 4 par rapport à la deuxième zone A 2, la troisième zone A 3 est celle entre la deuxième zone A 2 et la quatrième zone A 4 et la cinquième zone AS est celle placée du côté opposé à la troisième zone
A 3 par rapport à la quatrième zone A 4.
Le film d'oxydation 9, ou film isolant enfoui, est sélectivement enfoui dans la couche 2 du type n-, s'étendant au moins de la première zone Ai jusqu'à
la deuxième zone A 2.
Les régions 3 b et 3 c de diffusion du type p, ou les troisièmes couches de semi-conducteur du type p, sont formées à partir de la première zone Ai à travers la deuxième zone A 2 et la troisième zone A 3 jusqu'à une première extrémité de la quatrième zone A 4 dans la surface majeure supérieure de la couche 2 du type n- Plus particulièrement, la région 3 b de diffusion du type p est presque dans la deuxième zone A 2 tandis que la région 3 c de diffusion du type p va de la troisième zone A 3, presque jusqu'à une première extrémité de la
quatrième zone A 4.
La région 4 a de diffusion du type nt, ou bien quatrième couche de semi-
conducteur du type p, est formée pour s'étendre d'une première extrémité de la deuxième zone A 2 jusqu'à la première zone Ai et elle est contig e au film
d'oxydation 9.
La région 4 b de diffusion du type n+, ou cinquième couche de semi-
conducteur du type p, est formée pour s'étendre d'une seconde extrémité de la deuxième zone A 2 qui est isolée de la première extrémité de la deuxième zone A 2 via la troisième zone A 3 jusqu'à une partie de la première extrémité de la quatrième zone A 4 et elle est contig e au film d'oxydation 9 La région 4 b de diffusion du type n+, en même temps que le film d'oxydation 9 et la région 2 du type nw, entoure la région 3 c de diffusion du type p pour l'isoler de la région 3 a de diffusion du type p. Par ailleurs, la région 3 a de diffusion du type p ou sixième couche de semi-conducteur du type p est formée pour s'étendre d'une deuxième extrémité de la quatrième zone A 4, qui est isolée de la première extrémité de la quatrième zone A 4 jusqu'à la cinquième zone A 5 dans la surface majeure supérieure de la
couche 2 du type N 7.
L'électrode 7 en AI-Si, ou première électrode de courant, est connectée à la région 4 a de diffusion du type n+ dans la première zone Al et à la région 3 a de diffusion du type p dans la cinquième zone AS, respectivement De même, l'électrode en métal 8 ou seconde électrode de courant est connectée à la surface majeure inférieure du susbtrat 1 Avec une telle configuration, la région 4 a de diffusion du type n+, la région 3 a de diffusion du type p, la couche 2 du type N 7
et le substrat 1 ne provoquent jamais un fonctionnement non requis de thyristor.
Par ailleurs, la couche 2 du type n sous l'électrode 5 b est inversée lorsque la
tension de résistance est retenue aux électrodes 7 et 8 pour former un canal.
Comme on l'a décrit, sous un premier aspect du dispositif semi-
conducteur selon la présente invention, un thyristor parasite non requis n'est pas
actionné et par conséquent le courant maximum contrôlable peut être important.
Sous un second aspect du dispositif semi-conducteur selon la présente invention, l'amélioration de la tension de résistance, sa stabilisation et l'amélioration de la vitesse de mise hors circuit peuvent être obtenues Par ailleurs, selon la méthode de fabrication du dispositif semi-conducteur de la présente invention, on peut obtenir une méthode de fabrication appropriée au
premier aspect du dispositif semi-conducteur.
Claims (23)
1 Procédé de fabrication d'un dispositif semi-conducteur, caractérisé en ce qu'il comprend les étapes de: (a) préparer une première couche de semi-conducteur d'un premier type de conductivité ayant des surfaces majeures supérieure et inférieure; (b) former une deuxième couche de semi-conducteur d'un second type de conductivité ayant des première à quatrième régions placées en succession dans une première direction orthogonale à la direction de l'épaisseur de ladite première couche de semi-conducteur sur ladite surface majeure supérieure de ladite première couche de semi-conducteur; (c) former un film isolant enfoui qui est sélectivement enfoui dans ladite deuxième couche de semi- conducteur, s'étendant d'au moins une première extrémité de ladite première région jusqu'à ladite deuxième région; (d) former sélectivement une première électrode de commande dans
ladite deuxième région au-dessus de ladite deuxième couche de semi-
conducteur; (e) former sélectivement une seconde électrode de commande dans
ladite quatrième région au-dessus de ladite deuxième couche de semi-
conducteur; (f) former sélectivement une troisième couche de semiconducteur du premier type de conductivité dans ladite surface majeure supérieure de ladite deuxième couche de semi-conducteur, s'étendant de ladite première région à travers lesdites deuxième et troisième régions jusqu'à une première extrémité de ladite quatrième région; (g) former sélectivement une quatrième couche de semi-conducteur du premier type de conductivité, contigie à ladite couche isolante enfouie dans ladite troisième couche de semi-conducteur, s'étendant d'une première extrémité de ladite deuxième région jusqu' à au moins une partie de ladite première extrémité de ladite première région; (h) former sélectivement une cinquième couche de semi-conducteur du premier type de conductivité, contig e audit film isolant enfoui dans ladite troisième couche de semi-conducteur, s'étendant d'une seconde extrémité de ladite deuxième région qui est isolée de ladite première extrémité de ladite deuxième région à travers ladite troisième région jusqu'à une partie de ladite première extrémité de ladite quatrième région; (i) former une première électrode de courant isolée de ladite première électrode de commande et connecter audites troisième et quatrième couches de semi- conducteur dans ladite première région; et (j) former une seconde électrode de courant connectée à ladite surface majeure inférieure de ladite première couche de semi-conducteur. 2 Procédé selon la revendication 1, caractérisé en ce que la troisième couche de semi- conducteur qui est placée dans la deuxième région est formée de façon à être totalement appauvrie dans un état o une tension de résistance est
retenue entre lesdites première et seconde électrodes de courant.
3 Procédé selon la revendication 1, caractérisé en ce que l'étape (f) précitée comprend les étapes de: (f-1) introduire une première impureté du premier type de conductivité dans une préparation obtenue jusqu'à l'étape (e) précitée; et (f-2) former ladite troisième couche de semi- conducteur en diffusant
ladite première impureté.
4 Procédé selon la revendication 3, caractérisé en ce que l'étape (d) précitée comprend les étapes de: (d-1) sélectivement former un premier film isolant dans la deuxième région de la deuxième couche de semiconducteur; et (d-2) former la première électrode de comnande sur le premier film isolant; l'étape (e) précitée comprend les étapes de (e-1) sélectivement former un deuxième film isolant dans ladite quatrième région sur ladite deuxième couche de semi-conducteur; et (e-2) former ladite seconde électrode de commande sur ledit deuxième film isolant; et l'étape (i) précitée comprend les étapes de (i-) former un film isolant d'électrode sur toute la surface d'une préparation obtenue jusqu'à l'étape (h) précitée; (i-2) produire une ouverture à travers ledit film isolant d'électrode, dans une partie de la première région, et exposer une partie desdites troisième et quatrième couches de semi-conducteur; et (i-3) former la première électrode de courant sur la totalité de la surface
d'une préparation obtenue à ladite étape (i-2).
Procédé selon la revendication 4, caractérisé en ce que le film isolant enfoui est formé de manière à s'étendre jusqu'à une première extrémité de la
troisième région précitée.
6 Procédé selon la revendication 5, caractérisé en ce que l'étape (c) précitée comprend les étapes de: (c-l) former un masque d'implantation d'ions pour exposer la deuxième couche de semi-conducteur à partir d'au moins la premère extrémité de la première région jusqu'à la deuxième région; (c-2) implanter des ions spécifiés à travers ledit masque d'implantation d'ions dans ladite deuxième couche de semi-conducteur; et
(c-3) former le film isolant enfoui par recuit.
7 Procédé selon la revendication 6, caractérisé en ce que l'élément principal de la deuxième couche de semi-conducteur est le silicium et en ce que
les ions spécifiés sont des ions d'oxygène.
8 Procédé selon la revendication 6, caractérisé en ce qu'à l'étape (f) précitée, la troisième couche de semi-conducteur est formée de manière que la limite entre la deuxième couche de semi-conducteur et le film isolant enfoui reste et ledit film isolant enfoui et lesdites deuxième et cinquième couches de
semi-conducteur entourent une extrémité de ladite troisième couche de semi-
conducteur pour un isolement du restant de ladite troisième couche de semi-
conducteur. 9 Procédé selon la revendication 8, caractérisé en ce qu'à l'étape (g)
précitée, le film isolant enfoui et les quatrième et cinquième couches de semi-
conducteur isolent une partie de la troisième couche de semi-conducteur, autre
que son extrémité, du restant de ladite troisième couche de semiconducteur.
Procédé selon la revendication 8, caractérisé en ce que la quatrième couche de semi-conducteur est formée de manière intermittente le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction. 11 Procédé selon la revendication 6, caractérisé en ce qu'à l'étape (t) précitée, la troisième couche de semi- conducteur est formée de façon à se trouver en dessous du film isolant enfoui et à s'étendre de la première région
jusqu'à la première extrémité de la quatrième région.
12 Procédé selon la revendication 11, caractérisé en ce que l'étape (f- l) précitée comprend les étapes de: (f-l-l) implanter des ions de la premère impureté du premier type de conductivité dans une préparation obtenue jusqu'à l'étape (e) précitée, et lesdits
ions de la première impureté traversent jusqu'au film isolant enfoui.
13 Procédé selon la revendication 11, caractérisé en ce qu'à l'étape (f2)
précitée, la premère impureté traverse jusqu'au film isolant enfoui et s'y diffuse.
14 Procédé selon la revendication 11, caractérisé en ce que le film isolant enfoui précité et les quatrième et cinquième couches de semiconducteur isolent une extrémité de la troisième couche de semiconducteur du restant de ladite troisième couche de semi-conducteur pour former une sixième couche de semi-conducteur du premier type de conductivité. Procédé selon la revendication 11, caractérisé en ce que la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde
direction orthogonale à la direction de l'épaisseur et à la première direction.
16 Procédé selon la revendication 6, caractérisé en ce que la premère couche de semi-conducteur est formée par intermittence le long d'une seconde
direction orthogonale à la direction de l'épaisseur et à la première direction.
17 Procécé selon la revendication 6, caractérisé en ce que la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction et le film isolant enfoui est formé par intermittence le long de ladite seconde direction, entre lesdites quatrième et troisième couches de semi-conducteur dans
la direction de l'épaisseur.
18 Dispositif semi-conducteur caractérisé en ce qu'il comprend: une première couche de semi-conducteur d'un premier type de conductivité ayant des surfaces majeures supérieure et inférieure, une deuxième couche de semi-conducteur d'un second type de conductivité formée sur ladite surface majeure supérieure de ladite première couche de semi- conducteur et ayant des première à quatrième régions placées en succession dans une première direction orthogonale à la direction de l'épaisseur de ladite première couche de semi-conducteur, un film isolant enfoui, sélectivement enfoui dans ladite deuxième couche de semi- conducteur, s'étendant d'au moins une première extrémité de ladite première région jusqu'à ladite deuxième région, une première électrode de commande sélectivement formée dans ladite deuxième région au-dessus de ladite deuxième couche de semi-conducteur, une seconde électrode de commande sélectivement formée dans ladite quatrième région au-dessus de ladite deuxième couche de semi-conducteur, une troisième couche de semi- conducteur du premier type de conductivité formée dans une surface majeure supérieure de ladite deuxième couche de semi-conducteur, s'étendant de ladite première région à travers lesdites deuxième et troisième régions juqu'à une première extrémité de ladite quatrième région,
32 2688631
une quatrième couche de semi-conducteur du premier type de
conductivité, contigiie audit film isolant dans ladite troisième couche de semi-
conducteur, s'étendant d'une première extrémité de ladite deuxième région jusqu'à au moins une partie de ladite première extrémité de ladite première région, une cinquième couche de semi-conducteur du premier type de conductivité, contig e audit film isolant enfoui dans ladite troisième couche de semi-conducteur, s'étendant d'une seconde extrémité de ladite deuxième région qui est isolée de ladite première extrémité de ladite deuxième région à travers ladite troisième région jusqu'à une partie de ladite première extrémité de ladite quatrième région, une première électrode de courant isolée de ladite première électrode de
commande et connectée auxdites troisième et quatrième couches de semi-
conducteur dans ladite première région; et une seconde électrode de courant connectée à ladite surface majeure
inférieure de ladite première couche de semi-conducteur.
19 Dispositif selon la revendication 18, caractérisé en ce qu'il comprend de plus un premier film isolant interposé entre ladite première électrode de commande et ladite deuxième couche de semi-conducteur dans ladite deuxième région, un deuxième film isolant interposé entre ladite seconde électrode de commande et ladite deuxième couche de semi- conducteur dans ladite quatrième région; et un film isolant d'électrode isolant ladite première électrode de courant
desdites premère et seconde électrodes de commande.
Dispositif selon la revendication 19, caractérisé en ce que le film isolant enfoui est formé pour s'étendre jusqu'à une première extrémité de la
troisième région.
21 Dispositif selon la revendication 20, caractérisé en ce que la troisième couche de semi-conducteur placée dans la deuxième région est totalement appauvrie à un état o la tension de résistance est retenue entre les
première et seconde électrodes de courant.
22 Dispositif selon la revendication 20, caractérisé en ce que le film isolant enfoui et les deuxième et cinquième couches de semi-conducteur entourent une extrémité de la troisième couche de semi-conducteur pour l'isoler
du restant de la troisième couche de semi-conducteur.
23 Dispositif selon la revendication 22, caractérisé en ce que le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une partie de ladite troisième couche de semi-conducteur, autre que son
extrémité, du restant de ladite troisième de semi-conducteur.
24 Dispositif selon la revendication 22, caractérisé en ce que la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction. Dispositif selon la revendication 22, caractérisé en ce que la troisième couche de semi-conducteur est également formée dans une portion inférieure du film isolant enfoui dans la deuxième région, en s'étendant de la
première région jusqu'à la première extrémité de la quatrième région.
26.Dispositif selon la revendication 25, caractérisé en ce que le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une première extrémité de la troisième couche de semi- conducteur du restant de
ladite troisième couche de semi-conducteur.
27 Dispositif selon la revendication 25, caractérisé en ce que la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première
direction.
28 Dispositif selon la revendication 20, caractérisé en ce que la cinquième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction. 29 Dispositif selon la revendication 20, caractérisé en ce que la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction et le film isolant enfoui est formé par intermittence le long de ladite seconde direction, en étant interposé entre lesdites quatrième et troisième
couches de semi-conducteur dans la direction de l'épaisseur.
Dispositif semi-conducteur caractérisé en ce qu'il comprend: une première couche de semi-conducteur d'un premier type de conductivité ayant des surfaces majeures supérieure et inférieure, une deuxième couche de semi-conducteur dun second type de conductivité formée sur ladite surface majeure supérieure de ladite première couche de semi- conducteur et ayant des première à cinquième régions placées en succession dans une première direction orthogonale à la direction de l'épaisseur de la première couche de semi-conducteur, un film isolant enfoui, sélectivement enfoui dans ladite deuxième couche de semi- conducteur dans au moins lesdites première et deuxième régions, une première électrode de commande sélectivement formée dans ladite deuxième région au-dessus de ladite deuxième couche de semi-conducteur, une seconde électrode de commande sélectivement formée dans ladite quatrième région au-dessus de ladite deuxième couche de semi-conducteur, une troisième couche de semi-conducteur du premier type de conductivité formée dans une surface majeure supérieure de ladite deuxième couche de semi-conducteur, s'étendant à partir de ladite première région à travers lesdites deuxième et troisième régions jusqu'à une première extrémité de ladite quatrième région, une quatrième couche de semi- conducteur du premier type de
conductivité, formée contig e au film isolant dans la troisième couche de semi-
conducteur, s'étendant d'une première extrémité de ladite deuxième région jusqu'à la première région, une cinquième couche de semi- conducteur du premier type de conductivité, formée contig e au film isolant enfoui dans ladite troisième couche de semi-conducteur, s'étendant d'une seconde extrémité de ladite deuxième région qui est isolée de ladite première extrémité de ladite deuxième région à travers ladite troisième région jusqu'à une partie de ladite première extrémité de ladite quatrième région, entourant une extrémité de ladite troisième couche de semi-conducteur en même temps que ledit film isolant enfoui et ladite deuxième couche de semi-conducteur pour l'isoler du restant de ladite troisième couche de semi-conducteur, une sixième couche de semiconducteur du premier type de conductivité
formée dans une surface majeure supérieure de ladite deuxième couche de semi-
conducteur, s'étendant d'une seconde extrémité de ladite quatrième région qui est isolée de ladite première extrémité de ladite quatrième région jusqu'à ladite cinquième région, une première électrode de courant isolée desdites première et seconde
électrodes de commande et connectée à ladite quatrième couche de semi-
conducteur dans ladite première région et à ladite sixième couche de semi-
conducteur dans ladite cinquième région; et une seconde électrode de courant connectée à ladite surface majeure
inférieure de ladite première couche de semi-conducteur.
31 Dispositif selon la revendication 30, caractérisé en ce que le film isolant enfoui et les quatrième et cinquième couches de semi-conducteur isolent une partie de la troisième couche de semi-conducteur, autre que son extrémité,
du restant de ladite troisième couche de semi-conducteur.
32 Dispositif selon la revendication 30, caractérisé en ce que la quatrième couche de semi-conducteur est formée par intermittence le long d'une seconde direction orthogonale à la direction de l'épaisseur et à la première direction et la première électrode de courant est connectée à la troisième couche
de semi-conducteur dans ladite première région.
33 Dispositif selon la revendication 30, caractérisé en ce qu'il comporte de plus une septième couche de semi-conducteur du premier type de conductivité qui est formée sur une surface de la couche de semiconducteur entre les troisième et sixième couches de semi-conducteur sous la seconde
électrode de commande.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4057850A JP2957795B2 (ja) | 1992-03-16 | 1992-03-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2688631A1 true FR2688631A1 (fr) | 1993-09-17 |
| FR2688631B1 FR2688631B1 (fr) | 1994-10-21 |
Family
ID=13067461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR929214047A Expired - Fee Related FR2688631B1 (fr) | 1992-03-16 | 1992-11-23 | Dispositif semi-conducteur ayant un courant maximum controlable important et procede pour sa fabrication. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5389801A (fr) |
| JP (1) | JP2957795B2 (fr) |
| DE (1) | DE4244436C2 (fr) |
| FR (1) | FR2688631B1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335858A (ja) * | 1994-06-08 | 1995-12-22 | Fuji Electric Co Ltd | 絶縁ゲートサイリスタおよびその制御方法 |
| DE19538090A1 (de) * | 1995-10-13 | 1997-04-17 | Asea Brown Boveri | Leistungshalbleiterelement |
| JP3424579B2 (ja) | 1998-02-27 | 2003-07-07 | 株式会社豊田中央研究所 | 半導体装置 |
| US6350659B1 (en) | 1999-09-01 | 2002-02-26 | Agere Systems Guardian Corp. | Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010310A1 (fr) * | 1989-02-23 | 1990-09-07 | Asea Brown Boveri Ab | Thyristor |
| US4958211A (en) * | 1988-09-01 | 1990-09-18 | General Electric Company | MCT providing turn-off control of arbitrarily large currents |
| EP0389862A2 (fr) * | 1989-03-29 | 1990-10-03 | Siemens Aktiengesellschaft | Thyristor à extinction |
| EP0477594A1 (fr) * | 1990-09-25 | 1992-04-01 | Siemens Aktiengesellschaft | Thyristor à passage à l'ouverture |
| WO1992012541A1 (fr) * | 1991-01-09 | 1992-07-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Structure integree d'un interrupteur de puissance |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61265859A (ja) * | 1985-05-20 | 1986-11-25 | Toshiba Corp | 相補型ｍｏｓ半導体装置 |
| US4857983A (en) * | 1987-05-19 | 1989-08-15 | General Electric Company | Monolithically integrated semiconductor device having bidirectional conducting capability and method of fabrication |
| US4912541A (en) * | 1987-05-19 | 1990-03-27 | General Electric Company | Monolithically integrated bidirectional lateral semiconductor device with insulated gate control in both directions and method of fabrication |
| JPH02208976A (ja) * | 1989-02-09 | 1990-08-20 | Nissan Motor Co Ltd | 電導度変調型ｍｏｓｆｅｔ |
| GB2243021A (en) * | 1990-04-09 | 1991-10-16 | Philips Electronic Associated | Mos- gated thyristor |
| JP2858404B2 (ja) * | 1990-06-08 | 1999-02-17 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
| JPH04284669A (ja) * | 1991-03-14 | 1992-10-09 | Fuji Electric Co Ltd | 絶縁ゲート制御サイリスタ |
| JPH04291952A (ja) * | 1991-03-20 | 1992-10-16 | Sony Corp | 半導体装置 |
-
1992
- 1992-03-16 JP JP4057850A patent/JP2957795B2/ja not_active Expired - Fee Related
- 1992-11-05 US US07/972,290 patent/US5389801A/en not_active Expired - Lifetime
- 1992-11-23 FR FR929214047A patent/FR2688631B1/fr not_active Expired - Fee Related
- 1992-12-29 DE DE4244436A patent/DE4244436C2/de not_active Expired - Fee Related
-
1994
- 1994-10-07 US US08/319,520 patent/US5460981A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958211A (en) * | 1988-09-01 | 1990-09-18 | General Electric Company | MCT providing turn-off control of arbitrarily large currents |
| WO1990010310A1 (fr) * | 1989-02-23 | 1990-09-07 | Asea Brown Boveri Ab | Thyristor |
| WO1990010311A1 (fr) * | 1989-02-23 | 1990-09-07 | Asea Brown Boveri Ab | Thyristor commande par un transistor mos a effet de champ |
| EP0389862A2 (fr) * | 1989-03-29 | 1990-10-03 | Siemens Aktiengesellschaft | Thyristor à extinction |
| EP0477594A1 (fr) * | 1990-09-25 | 1992-04-01 | Siemens Aktiengesellschaft | Thyristor à passage à l'ouverture |
| WO1992012541A1 (fr) * | 1991-01-09 | 1992-07-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Structure integree d'un interrupteur de puissance |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 14, no. 38 (E-878)24 Janvier 1990 & JP-A-12 70 357 ( FUJI ELECTRIC CO LTD ) 27 Octobre 1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4244436A1 (de) | 1993-09-30 |
| US5389801A (en) | 1995-02-14 |
| FR2688631B1 (fr) | 1994-10-21 |
| JP2957795B2 (ja) | 1999-10-06 |
| US5460981A (en) | 1995-10-24 |
| JPH05259183A (ja) | 1993-10-08 |
| DE4244436C2 (de) | 2001-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420748B1 (fr) | Procédé de fabrication d'un circuit intégré MIS haute tension | |
| EP2009682B1 (fr) | Transistor à effet de champ de type finfet isolé du substrat | |
| FR2800908A1 (fr) | Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication | |
| FR2806832A1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| FR2722335A1 (fr) | Thyristor bidirectionnel a capacite de böpcage par structure mos a grille unique | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| EP0581625B1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| FR2550013A1 (fr) | Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication | |
| FR2739224A1 (fr) | Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| FR2688631A1 (fr) | Dispositif semi-conducteur ayant un courant maximum controlable important et procede pour sa fabrication. | |
| FR2548831A1 (fr) | Procede de realisation d'au moins une couche profonde dans un dispositif a semi-conducteur | |
| EP1111684A1 (fr) | Procédé de fabrication de composants de puissance verticaux | |
| WO2019224448A1 (fr) | Transistor a haute mobilite electronique en mode enrichissement | |
| FR2787637A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| EP4099397A1 (fr) | Dispositif électronique à transistors | |
| EP3792982B1 (fr) | Dispositif electronique de puissance a super-jonction | |
| EP0148065A2 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension | |
| EP0462029B1 (fr) | Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses | |
| EP0164292B1 (fr) | Thyristor blocable à gachette d'anode | |
| EP1517377A1 (fr) | Transistor bipolaire | |
| EP3065180B1 (fr) | Transistor à connexions mis et procédé de fabrication | |
| FR3035265A1 (fr) | Procede de fabrication de transistors soi pour une densite d'integration accrue | |
| FR2570879A1 (fr) | Transistor bipolaire de puissance utilisable en commutation | |
| FR2581796A1 (fr) | Circuit integre bipolaire comprenant des transistors pnp verticaux avec collecteur sur le substrat, et procede pour la realisation d'un tel circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070731 |