FR2550013A1 - Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication - Google Patents
Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication Download PDFInfo
- Publication number
- FR2550013A1 FR2550013A1 FR8411874A FR8411874A FR2550013A1 FR 2550013 A1 FR2550013 A1 FR 2550013A1 FR 8411874 A FR8411874 A FR 8411874A FR 8411874 A FR8411874 A FR 8411874A FR 2550013 A1 FR2550013 A1 FR 2550013A1
- Authority
- FR
- France
- Prior art keywords
- region
- layer
- type
- conductivity
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000037452 priming Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000001629 suppression Effects 0.000 abstract description 2
- 238000010304 firing Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
IL EST CONSTITUE PAR UNE STRUCTURE COMPRENANT UN SUBSTRAT 1 DE TYPE P, UNE COUCHE EPITAXIALE 2 DE TYPE N, UNE PREMIERE REGION 3 DE TYPE P DIFFUSEE DANS LA COUCHE EPITAXIALE 2 ET UNE SECONDE REGION 4 DE TYPE N DIFFUSEE DANS LA PREMIERE REGION 3. UNE PREMIERE COUCHE METALLIQUE 6 AU CONTACT DU SUBSTRAT 1 ET UNE SECONDE COUCHE METALLIQUE 5 AU CONTACT DE LA PREMIERE REGION 3 ET DE LA SECONDE REGION 4 CONSTITUENT LES BORNES DU DISPOSITIF. LA COUCHE EPITAXIALE 2 PRESENTE AU MOINS UNE ZONE 9, LE LONG DE LA JONCTION AVEC LA PREMIERE REGION 3, AYANT UNE CONCENTRATION PLUS ELEVEE QUE LE RESTE DE LA COUCHE 2, DE SORTE QUE LA CONDUCTION A TRAVERS CETTE JONCTION POLARISEE EN SENS INVERSE A LIEU DANS CETTE ZONE 9. CELA PERMET DE DEFINIR UNE TENSION D'AMORCAGE PLUS PRECISE DU DISPOSITIF DE SUPPRESSION DES SURTENSIONS.
Description
255 C 013
I La présente invention se rapporte aux dispositifs à semi-conducteurs, et elle concerne, plus particulièrement, un dispositif à deux bornes à structure à trois jonctions, ayant
pour fonction de supprimer les surtensions.
Les dispositifs pour supprimer les surtensions sont des composants électriques qu'on utilise surtout lorsqu'on veut éviter de détériorer un circuit susceptible d'être soumis à des surtensions élevées, tant transitoires que permanentes De façon
idéale, il se comporte comme un circuit ouvert dans des condi10 tions de fonctionnement normales et comme un court-circuit lorsque la tension appliquée à ses bornes dépasse une valeur prédéterminée (tension d'amorçage).
Un dispositif à trois jonctions connu est représenté en coupe sur la figure 1 du dessin annexé Il est formé sur un substrat de silicium monocristallin de type P, désigné par la
référence 1, sur lequel on a formé par épitaxie une couche épitaxiale 2 de silicium dopé par des impuretés de type N dans laquelle on a formé, par une opération de diffusion par les procédés courants de la technologie planaire, une région circulaire de 20 conductivité P, désignée par la référence 3 sur la figure.
A l'intérieur de la région 3 de la structure de la figure 1, on forme ensuite, par diffusion d'impuretés de type N, une région également circulaire, désignée par la référence 4, de façon à obtenir ainsi une structure PNPN Une couche métallique 25 5, en contact ohmique avec les parties superficielles des régions 3 et 4, constitue l'électrode "d'émetteur" du dispositif et une couche métallique 6, en contact ohraque avec le substrat 1, f> 13 constitue l'électrode de "collecteur" La surface du dispositif, à l'exception des zones des contacts métalliques, est recouverte
par une couche 7 de silice.
On peut facilement comprendre le fonctionnement du dis5 positif dont la structure est représentée sur la figure 1 en examinant le circuit électrique équivalent représenté sur la figure 3, o l'émetteur 10 du transistor NPN désigné par TR 2 correspond à la région 4 de la structure, la base 11 du transistor TR 2 et le collecteur 15 du transistor PNP désigné par TRI corres10 pondent à la région 3 de la structure, la résistance R entre la base 11 et l'émetteur 10 du transistor représente la résistance répartie entre la jonction définie par les régions 3 et 4 et le contact d'émetteur 5, le collecteur 12 du transistor TR 2 et la base 14 du transistor TRI correspondent à la région 2 de la struc15 ture et l'émetteur 13 du transistor TRI correspond à la région 1
de la structure.
Si l'on applique entre les deux électrodes 5 et 6 de la structure décrite ci-dessus une différence de potentiel dont le potentiel positif, désigné par +V, est appliqué à la borne 6, à la jonction entre la région 2 et la région 3, indiquée par la référence 8, il s'établit un champ électrique E qui provoque l'appauvrissement de porteurs majoritaires dans les régions voisines de la jonction (couche d'appauvrissement) et, en consequence, la création d'une charge d'espace au voisinage de ladite jonction Si la tension +V a une valeur telle que le champ électrique E dépasse une valeur critique, déterminée par les caractéristiques physiques et géométriques des régions qui forment la jonction, il se produit à l'intérieur de la zone d'appauvrissement une réaction en chaine, dite claquage ou rupture par avalanche (avalanche breakdown), qui provoque un passage subit de courant à travers la jonction Pour représenter fonctionnellement cet effet, on a inséré, sur la figure 3, une diode Zener entre la base 11 du transistor TR 2, région 3 de la structure, et le collecteur 12 du transistor TR 2, région 2 de la structure. 35 Dans ces conditions, il se produit un passage de cou" rant entre les deux électrodes 5 et 6 du dispositif, du fait que les deux transistors TR 1 et TR 2 sont en conduction Il est connu r C 013 que le claquage par avalanche dans une jonction planaire protégée en surface par une couche isolante de silice, comme la couche 7 de la figure 1, se produit en surface à cause de la présence de charges perturbatrices dans la couche isolante Elles ont 5 pour effet de réduire superficiellement la couche d'appauvrissement et, par suite, de réduire la tension de rupture, ou claquage de la jonction Il est également connu que la répétition de ce
phénomène a tendance à modifier les caractéristiques de la jonction polarisée en sens inverse et à en modifier la tension de 10 rupture.
Pour rendre moins sensible le phénomène qui vient d'être décrit, on peut étendre la couche métallique 5 en contact ohmique avec les parties superficielles des régions 3 et 4 au-dessus de la couche isolante 7, jusqu'à ce qu'elle surplombe la région 2. 15 Cette couche métallique ainsi étendue, qu'on a coutume d'appeler "plaque de champ" (field plate), lorsque la tension appliquée entre les électrodes 5 et 6 a la polarité indiquée dans le circuit électrique de la figure 3, sert, en pratique, à supprimer des accumulations éventuelles de charges par la surface de l'oxy20 de 7 et permet de rendre équipotentielles la surface de l'oxyde et la surface de silicium sous-jacente, de sorte que la rupture ne se produit plus à la surface, mais dans la partie intérieure de la jonction 8 et à une tension plus élevée En particulier, sauf si des phénomènes d'autre nature interviennent, elle se pro25 duit au niveau de la surface de courbure maximale de la jonction et à une tension qui reste stable pendant toute la durée de vie du dispositif Cependant, on ne peut définir cette tension avec exactitude au cours de l'étude, à cause de la variabilité
des paramètres de fabrication.
Il est également connu que, pour provoquer la conduction entre les régions 1 et 3 d'une structure du type représenté sur la figure 1, ce qui est nécessaire pour amorcer la conduction entre les deux électrodes 5 et 6 du dispositif, on peut agir sur les paramètres de fabrication, en particulier sur la résistivité 35 et sur l'épaisseur de la couche épitaxiale 2, de façon que la conduction à travers la jonction 8 due au "claquage par avalanche" ne puisse démarrer, parce qu'elle est précédée par un autre phénomène qui modifie les conditions de fonctionnement de la structure Ce phénomène, connu sous le nom de "punch-through", (percement, tension disruptive), a lieu lorsque la zone d'appauvrissement de la jonction qui se forme entre les régions 1 et 2 5 s'étend sur toute la couche épitaxiale délimitée par la région 3, au point de provoquer un court-circuit entre les régions 1 et 3 Même dans ce cas, cependant, il n'est pas possible de définir avec exactitude la tension d'amorçage en cours d'étude, à cause
de la variabilité des paramètres de fabrication.
La présente invention a pour but de réaliser un dispositif à semiconducteurs à deux bornes, susceptible de fonctionner en suppression de surtensions, présentant une tension d'amorçage définie exactement en cours d'étude.
Pour atteindre cet objectif, la présente invention a pour objet un dispositif à semi-conducteurs à deux bornes à structure à trois jonctions, formé sur une plaquette de matière semiconductrice comprenant: un substrat d'un premier type de conductivité P délimité par une première surface principale de la plaquette; une couche d'un second type de conductivité N disposée 20 sur le substrat et délimitée par une seconde surface principale de la plaquette; une couche de matière isolante, qui s'étend sur la seconde surface principale; une première région du premier type de conductivité P s'étendant dans la couche du second type de conductivité à partir de la seconde surface, une seconde struc25 ture du second type de conductivité N s'étendant dans la premiere région à partir de la seconde surface; une première couche métallique en contact ohmique avec le substrat sur la première surface principale; et une seconde couche métallique s'étendant sur une partie de la seconde surface principale à travers 30 une ouverture de la couche isolante, de façon à être en contact ohmique avec la première région et la seconde région, et sur la couche isolante, de façon à surplomber une partie de la couche du second type de conductivité, suivant le contour de la première région, caractérisé en ce que la couche du second type de con35 ductivité N comprend au moins une zone, contiguë à la première région, ayant une concentration en impuretés supérieure au reste de la couche, cette zone étant localisée dans une partie du voisinage de la première région ne se trouvant pas en face de la
seconde région.
255 DO 13
L'invention a aussi pour objet un procédé de fabrication du dispositif décrit ci-dessus, dans lequel on forme la couche du second type de conductivité N par épitaxie sur le substrat et l'on forme la première région et la seconde région par diffusion, caractérisé en ce qu'avant la diffusion de la premiere région, on effectue une opération d'implantation ionique (dopage) d'impuretés du second type N dans une partie de la seconde surface principale à travers laquelle on effectuera la diffusion ultérieure de la première région, mais non la diffu10 sion ultérieure de la seconde région, en choisissant les paramètres opératoires de façon que la région dopée soit plus profonde que la première région diffusée et conserve le second type de conductivité N uniquement à l'extérieur de ladite première région
L'invention sera mieux comprise par la description détaillée qui va suivre d'un exemple d'exécution préféré de celleci donné uniquement à titre d'exemple non limitatif, en regard du
dessin annexé dont: la figure 1, décrite précédemment, est une coupe agran20 die d'un dispositif à deux bornes à structure à trois jonctions
selon la technique connue.
La figure 2 est une coupe à échelle agrandie d'un dispositif à deux bornes à structure à trois jonctions selon l'invention.
La figure 3 représente le circuit équivalent du dispositif, à la fois selon la technique connue et selon l'invention,
dans des conditions de polarisation particulières.
On va se référer à présent à la figure 2, o les parties analogues à celles de la figure 1 sont indiquées par les mêmes références numériques On remarque que l'électrode d'émetteur, désignée par la référence 5 ', a été étendue au-dessus d'une partie de la région 2, de façon à obtenir une "plaque de champ" du type déjà décrit, mais non représenté, en liaison avec la figure 1 En outre, avant de diffuser la région 3 de conductivité 35 P, on réalise une implantation (un dopage) d'impuretés de type N, par exemple de phosphore, à travers une zone en forme de couron= ne circulaire, de façon à obtenir un enrichissement localisé de
255 C O 13
la région 2 de type N La concentration en impuretés P, au cours de la formation ultérieure de la région 3, est très élevée, de sorte que le type de conductivité de la zone dopée d'impuretés qui se trouve à l'intérieur de la région diffusée 3 est inver5 sée.
On choisit les paramètres au niveau de l'étude de façon qu'il reste une zone N, désignée par la référence 9 sur la figure 2, présentant une conductivité plus élevée que la région 2, qui s'étend un peu dans cette dernière région En particulier, on calcule la dose et l'énergie de dopage, de façon que la rupture de la jonction 8 ait lieu au niveau de la zone 9 à une tension inférieure à celle qui existerait dans le cas de rupture par effet de courbure, mais pouvant être définie exactement en cours d'étude. Il y a lieu de noter que la zone enrichie 9 se trouve dans une partie de la jonction 8 latérale par rapport à la région "d'émetteur" 4, c'est-à-dire en dehors du trajet de passage du
courant principal du dispositif.
Le fonctionnement du dispositif dont la structure est conforme à l'invention décrite précédemment peut être représenté encore par le circuit électrique de la figure 3, o la diode Zener correspond encore à la région 3, en ce qui concerne l'anode 16, mais à la zone enrichie 8, en ce oui concerne la cathode 17.
Il va de soi que l'on peut apporter à la description
précédente et au dessin annexé de nombreuses modifications de détail sans, pour cela, sortir du cadre de l'invention Par
exemple, la zone enrichie 9 peut présenter une forme et des dimensions différentes de celles représentées sur la figure 2, et 30 elle peut également être constituée par une multiplicité de zones séparées entre elles.
255 C O 13
Claims (2)
1. Dispositif à semi-conducteurs à deux bornes à structure à trois jonctions, formé sur une plaquette de matière semiconductrice comprenant: un substrat ( 1) d'un premier type de conductivité (P) 5 délimité par une première surface principale de la plaquette; une couche ( 2) d'un second type de conductivité (N) disposée sur le substrat ( 1) et délimitée par une seconde surface principale de la plaquette; une couche ( 7) de matière isolante, qui s'étend sur la 10 seconde surface principale; une première région ( 3) du premier type de conductivité (P) s'étendant dans la couche ( 2) du second type de conductivité à partir de la seconde surface, une seconde structure ( 4) du second type de conductivité 15 (N) s'étendant dans la première région ( 3) à partir de la seconde surface; une première couche métallique ( 6) en contact ohmique avec le substrat ( 1) sur la première surface principale; et une seconde couche métallique ( 5, 5 ') s'étendant sur une 20 partie de la seconde surface principale à travers une ouverture de la couche isolante ( 7), de façon à être en contact ohmicue avec la première région ( 3) et la seconde région ( 4), et sur la couche isolante ( 7) de façon à surplomber une partie de la couche ( 2) du second type de conductivité, suivant le contour de 25 la première région ( 3); caractérisé en ce que la couche ( 2) du second type de conductivité (N) comprend au moins une zone ( 9), contiguë à la première région ( 3), ayant une concentration en impuretés supérieure au
reste de la couche, cette zone ( 9) étant localisée dans une par-
255 e 013 tie du voisinage de la première région ( 3) ne se trouvant pas
en face de la seconde région ( 4).
2. Procédé de fabrication d'un dispositif selon la revendication 1, dans lequel on forme la couche ( 2) du second type de conductiviyté (N) par ép Vtaze *ux le puhtrat ( 1 i) et l'on forme la première région ( 3) et la seconde région ( 4) par diffusion, caractérisé en ce qu'avant la diffusion de la première région ( 3), on effectue une opération d'implantation ionique (dopage) d'impuretés du second type (N) dans une partie de la 10 seconde surface principale à travers laquelle on effectuera la diffusion ultérieure de la première région ( 3), mais non la diffusion ultérieure de la seconde région ( 4), en choisissant les paramètres opératoires de façon que la région dopée soit plus profonde que la première région diffusée ( 3) et conserve le
second type de conductivité (N) uniquement à l'extérieur de ladite première région ( 3) -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8322338A IT1212767B (it) | 1983-07-29 | 1983-07-29 | Soppressore di sovratensioni a semiconduttore con tensione d'innesco predeterminabile con precisione. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2550013A1 true FR2550013A1 (fr) | 1985-02-01 |
| FR2550013B1 FR2550013B1 (fr) | 1987-08-07 |
Family
ID=11194880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8411874A Expired FR2550013B1 (fr) | 1983-07-29 | 1984-07-26 | Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4631561A (fr) |
| JP (1) | JPH0736440B2 (fr) |
| KR (1) | KR920005539B1 (fr) |
| BR (1) | BR8403468A (fr) |
| CA (1) | CA1218759A (fr) |
| DE (1) | DE3428067C2 (fr) |
| ES (1) | ES8605126A1 (fr) |
| FR (1) | FR2550013B1 (fr) |
| GB (1) | GB2144267B (fr) |
| IT (1) | IT1212767B (fr) |
| SE (1) | SE457303B (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5083185A (en) * | 1985-02-15 | 1992-01-21 | Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry | Surge absorption device |
| US4705322A (en) * | 1985-07-05 | 1987-11-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Protection of inductive load switching transistors from inductive surge created overvoltage conditions |
| IT1186337B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo elettronico per la protezione di circuiti integrati da cariche elettrostatiche,e procedimento per la sua fabbricazione |
| JPS62110435A (ja) * | 1985-11-04 | 1987-05-21 | シ−メンス、アクチエンゲゼルシヤフト | 加入者線の過電圧保護用集積回路装置 |
| US4766469A (en) * | 1986-01-06 | 1988-08-23 | Siliconix Incorporated | Integrated buried zener diode and temperature compensation transistor |
| JPH0666462B2 (ja) * | 1987-12-21 | 1994-08-24 | 日本電気株式会社 | 半導体保護素子 |
| US4969027A (en) * | 1988-07-18 | 1990-11-06 | General Electric Company | Power bipolar transistor device with integral antisaturation diode |
| GB2221088B (en) * | 1988-07-22 | 1992-02-26 | Texas Instruments Ltd | A semiconductor switching device |
| US5285100A (en) * | 1988-07-22 | 1994-02-08 | Texas Instruments Incorporated | Semiconductor switching device |
| US5072273A (en) * | 1990-05-04 | 1991-12-10 | David Sarnoff Research Center, Inc. | Low trigger voltage SCR protection device and structure |
| US5274262A (en) * | 1989-05-17 | 1993-12-28 | David Sarnoff Research Center, Inc. | SCR protection structure and circuit with reduced trigger voltage |
| JP2551152B2 (ja) * | 1989-06-29 | 1996-11-06 | 富士電機株式会社 | Ｍｏｓコントロールサイリスタ |
| US5240865A (en) * | 1990-07-30 | 1993-08-31 | Texas Instruments Incorporated | Method of forming a thyristor on an SOI substrate |
| US5172208A (en) * | 1990-07-30 | 1992-12-15 | Texas Instruments Incorporated | Thyristor |
| JPH0485963A (ja) * | 1990-07-30 | 1992-03-18 | Nec Corp | 半導体保護素子 |
| JPH077837B2 (ja) * | 1990-11-29 | 1995-01-30 | 工業技術院長 | サージ防護デバイス |
| JPH0793424B2 (ja) * | 1992-03-27 | 1995-10-09 | 工業技術院長 | サージ防護デバイス |
| US5600160A (en) * | 1993-04-14 | 1997-02-04 | Hvistendahl; Douglas D. | Multichannel field effect device |
| US5602404A (en) * | 1995-01-18 | 1997-02-11 | National Semiconductor Corporation | Low voltage triggering silicon controlled rectifier structures for ESD protection |
| US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
| US5747834A (en) * | 1995-09-29 | 1998-05-05 | Texas Instruments Inc | Adjustable Bipolar SCR holding voltage for ESD protection circuits in high speed Bipolar/BiCMOS circuits |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH419355A (fr) * | 1963-11-13 | 1966-08-31 | Motorola Inc | Redresseur à semi-conducteur |
| FR2301097A1 (fr) * | 1975-02-13 | 1976-09-10 | Siemens Ag | Redresseur a semiconducteurs |
| GB2088634A (en) * | 1980-12-03 | 1982-06-09 | Rca Corp | Production circuit for integrated circuit devices |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3146135A (en) * | 1959-05-11 | 1964-08-25 | Clevite Corp | Four layer semiconductive device |
| US3236698A (en) * | 1964-04-08 | 1966-02-22 | Clevite Corp | Semiconductive device and method of making the same |
| GB1232812A (fr) * | 1968-02-02 | 1971-05-19 | ||
| GB1365392A (en) * | 1971-02-23 | 1974-09-04 | Microsystems Int Ltd | Semiconductor switching device |
| US3735210A (en) * | 1971-06-07 | 1973-05-22 | Rca Corp | Zener diode for monolithic integrated circuits |
| BE787597A (fr) * | 1971-08-16 | 1973-02-16 | Siemens Ag | Thyristor |
| US3881179A (en) * | 1972-08-23 | 1975-04-29 | Motorola Inc | Zener diode structure having three terminals |
| DE2310570C3 (de) * | 1973-03-02 | 1980-08-07 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Herstellen eines überkopfzündfesten Thyristors |
| JPS50782A (fr) * | 1973-05-02 | 1975-01-07 | ||
| JPS502482A (fr) * | 1973-05-08 | 1975-01-11 | ||
| JPS508486A (fr) * | 1973-05-21 | 1975-01-28 | ||
| JPS52104075A (en) * | 1976-02-27 | 1977-09-01 | Toshiba Corp | Semiconductor element |
| JPS54111790A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Semiconductor switchgear |
| DE2928685A1 (de) * | 1978-07-20 | 1980-01-31 | Electric Power Res Inst | Thyristor mit gesteuertem strom bei spannungsdurchbruch und verfahren zur begrenzung des durchbruchstroms in durchlassrichtung durch einen thyristor |
| YU43752B (en) * | 1978-10-16 | 1989-12-31 | Marko Petrovic | Transistorized voltage limiter |
-
1983
- 1983-07-29 IT IT8322338A patent/IT1212767B/it active
-
1984
- 1984-07-09 ES ES534128A patent/ES8605126A1/es not_active Expired
- 1984-07-11 BR BR8403468A patent/BR8403468A/pt not_active IP Right Cessation
- 1984-07-18 GB GB08418287A patent/GB2144267B/en not_active Expired
- 1984-07-18 KR KR1019840004203A patent/KR920005539B1/ko not_active IP Right Cessation
- 1984-07-23 US US06/633,434 patent/US4631561A/en not_active Expired - Lifetime
- 1984-07-25 SE SE8403852A patent/SE457303B/sv not_active IP Right Cessation
- 1984-07-26 FR FR8411874A patent/FR2550013B1/fr not_active Expired
- 1984-07-27 CA CA000459900A patent/CA1218759A/fr not_active Expired
- 1984-07-27 JP JP59155706A patent/JPH0736440B2/ja not_active Expired - Lifetime
- 1984-07-30 DE DE3428067A patent/DE3428067C2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH419355A (fr) * | 1963-11-13 | 1966-08-31 | Motorola Inc | Redresseur à semi-conducteur |
| FR2301097A1 (fr) * | 1975-02-13 | 1976-09-10 | Siemens Ag | Redresseur a semiconducteurs |
| GB2088634A (en) * | 1980-12-03 | 1982-06-09 | Rca Corp | Production circuit for integrated circuit devices |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2144267B (en) | 1987-04-23 |
| KR850000815A (ko) | 1985-03-09 |
| SE457303B (sv) | 1988-12-12 |
| DE3428067A1 (de) | 1985-02-07 |
| CA1218759A (fr) | 1987-03-03 |
| SE8403852L (sv) | 1985-01-30 |
| GB8418287D0 (en) | 1984-08-22 |
| IT8322338A0 (it) | 1983-07-29 |
| ES8605126A1 (es) | 1986-03-16 |
| KR920005539B1 (ko) | 1992-07-06 |
| JPH0736440B2 (ja) | 1995-04-19 |
| IT1212767B (it) | 1989-11-30 |
| GB2144267A (en) | 1985-02-27 |
| FR2550013B1 (fr) | 1987-08-07 |
| ES534128A0 (es) | 1986-03-16 |
| DE3428067C2 (de) | 1994-02-17 |
| SE8403852D0 (sv) | 1984-07-25 |
| US4631561A (en) | 1986-12-23 |
| JPS6057668A (ja) | 1985-04-03 |
| BR8403468A (pt) | 1985-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2550013A1 (fr) | Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication | |
| EP0040125B1 (fr) | Dispositif de protection contre les courants de fuite dans des circuits intégrés | |
| EP0714139B1 (fr) | Composant dipôle à déclenchement par retounement à sensibilité contrôlée | |
| EP0963608B1 (fr) | Circuit de protection d'interface d'abonnes | |
| FR2559958A1 (fr) | Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| FR2991504A1 (fr) | Composant de puissance vertical haute tension | |
| EP0881687B1 (fr) | Contact sur une région de type P | |
| EP1076365B1 (fr) | Commutateur statique bidirectionnel sensible | |
| FR2762445A1 (fr) | Composant de protection d'interface de lignes telephoniques | |
| EP0833394B1 (fr) | Diode bidirectionnelle de protection, à retournement | |
| FR2598043A1 (fr) | Composant semiconducteur de protection contre les surtensions et surintensites | |
| EP1098355B1 (fr) | Détecteur d'état de composant de puissance | |
| EP1076366A1 (fr) | Commutateur bidirectionnel à performances en commutation améliorées | |
| EP0742592B1 (fr) | Composant de protection sensible de circuit d'interface de lignes d'abonnés | |
| EP1328980A1 (fr) | Diac planar | |
| WO2002050916A1 (fr) | Commutateur statique bidirectionnel sensible | |
| FR2536909A1 (fr) | Structure de thyristor a allumage intrinseque et son application a la realisation d'un dispositif bidirectionnel | |
| EP0167440B1 (fr) | Triac de protection sans gachette, réalisé à partir d'un substrat à haute résistivité | |
| WO2002031888A1 (fr) | Diac planar symetrique | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR2495378A1 (fr) | Circuit de protection, contre les tensions transitoires, comprenant un thyristor (scr), pour circuits integres | |
| FR2716294A1 (fr) | Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques. | |
| EP0097067A1 (fr) | Structure semi-conductrice de type mesa associant un transistor vertical et une diode en antiparallèle | |
| FR2809227A1 (fr) | Structure peripherique de composant vertical |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |