WO2002031888A1 - Diac planar symetrique - Google Patents

Diac planar symetrique Download PDF

Info

Publication number
WO2002031888A1
WO2002031888A1 PCT/FR2001/003178 FR0103178W WO0231888A1 WO 2002031888 A1 WO2002031888 A1 WO 2002031888A1 FR 0103178 W FR0103178 W FR 0103178W WO 0231888 A1 WO0231888 A1 WO 0231888A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
conductivity
region
diac
substrate
Prior art date
Application number
PCT/FR2001/003178
Other languages
English (en)
Inventor
Gérard Ducreux
Original Assignee
Stmicroelectronics S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics S.A. filed Critical Stmicroelectronics S.A.
Priority to US10/398,622 priority Critical patent/US7190006B2/en
Publication of WO2002031888A1 publication Critical patent/WO2002031888A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes

Definitions

  • the present invention relates to new diac structures making it possible in particular to facilitate the mounting of these components.
  • FIG. 1 A conventional diac structure is shown in FIG. 1.
  • the structure is formed from a substrate 1 of a first type of conductivity, here the P type.
  • regions of opposite type here type N, respectively 2 and 3.
  • mesa technology is used, which consists in etching grooves at the border between two diacs formed in the same wafer.
  • the angle formed by the groove at the point where it intersects the junction between the regions P and N + constitutes an important parameter for determining the breakdown voltage at the periphery of the component.
  • Another important parameter lies in the choice of the passivation product 4 formed in the grooves. •
  • the upper and lower faces of the - diac are covered with metallizations Ml and M2.
  • a diac is a small device, its thickness being less than 0.3 mm and its surface being of the order of 0.5 mm X 0.5 mm. Special boxes are therefore provided for these diacs, for example piston systems arranged on either side of a glass tube in which the chip is enclosed.
  • planar type diacs for example such as that represented in FIG. 2, also made from a P type substrate 1.
  • upper and lower faces of the substrate are coated with a masking layer, for example made of silicon oxide, respectively 11 and 12, provided with a central opening through which a diffused region of type N + , respectively 13 and 14 is formed
  • a masking layer for example made of silicon oxide, respectively 11 and 12
  • a central opening through which a diffused region of type N + , respectively 13 and 14 is formed
  • Figure 3 recalls the typical characteristic of a diac. Such a component cannot be compared to two head-to-tail Zener diodes. In fact, the existence, when one of the junctions is in an avalanche, of another direct junction which injects into the substrate produces a reversal-type effect. Thus, the diac breaks down when the voltage across its terminals reaches a VBO value. The voltage then drops to an intermediate voltage Vf as long as the current is within a certain range of values. The voltage across the diac goes up if the current goes out of this range. In the example shown in FIG.
  • the value of the voltage VBO is 32 volts
  • the value of the voltage Vf is 13 volts
  • the current at the time of the reversal is of the order of 0.3 ⁇ A (that is to say that the diac has very low leaks)
  • the current corresponding to the voltage Vf is situated in a range of the order of 10 to 100 milliamps.
  • a diac such as those represented in FIGS. 1 and 2, has a symmetrical characteristic, as shown in FIG. 3.
  • the value of the voltage VBO essentially depends on the doping levels at the junctions between the regions "and the substrate P
  • the value of the direct voltage Vf depends essentially on the level of doping and on the thickness of the substrate 1, which can be considered as the floating base of a transistor whose emitter and collector correspond to the N + regions. must be such that the carriers injected by the direct junction can pass through it. It is therefore necessary that the lifetime of the carriers is long in the base if its width is large, that is to say that it is weakly doped If the size of the base becomes smaller, the lifespan of the carriers in this base must be reduced, for example by a metallic diffusion.
  • An object of the present invention is to produce such a diac which is easy to manufacture, that is to say which is of the planar type and not of the mesa type, and which it is possible to easily mount on a grid. connection comprising a base on which a face of the component is welded.
  • the present invention provides a diac comprising a substrate of a first type of conductivity with high doping level, a lightly doped epitaxial layer of the second type of conductivity comprising in the vicinity of the substrate a more heavily doped part, a region heavily doped with first type of conductivity on the side of the upper face of the epitaxial layer, a region of the second type of conductivity more doped than the epitaxial layer under the region of the first type of conductivity and not projecting therefrom, a ring of channel stop of the second type of conductivity more doped than the epitaxial layer, outside the first region, a wall of the first type of conductivity outside of said ring, joining the substrate.
  • the first type of conductivity is the N type.
  • FIG. 1 represents a structure diac type mesa according to the prior art
  • Figure 2 shows a diac type planar structure according to the prior art
  • FIG. 3 represents the current / voltage characteristic of a diac
  • Figure 4 is a schematic sectional view of a diac structure according to the present invention
  • FIG. 5 represents a diffusion profile of an exemplary embodiment of a diac according to the invention.
  • the present invention provides for forming a diac on a structure comprising a substrate 20 highly doped with a first type of conductivity, which will be considered hereinafter as type N.
  • a layer epitaxial type P comprising a buried heavily doped layer 21 followed by a weakly doped layer 22.
  • a region 23 more heavily doped than the region 22 is formed in the epitaxial layer 22 .
  • an N-type region 24 projecting on all sides relative to the region 23 and more heavily doped than this region 23.
  • a P-type ring 25 which functions as a channel stop ring.
  • the periphery of the component is occupied by a highly doped N-type wall 26 which crosses the epitaxial layer 22 and joins the substrate 20.
  • the wall 26 is external to the ring 25 and is separated from it. This wall 26 is formed immediately after the epitaxial layer 22.
  • a metallization Ml is formed on the upper face of the region N + 24 and a metallization M2 is formed on the lower face of the substrate N + 20. Thus, a diac is obtained between metallizations Ml and M2.
  • the role of the channel stop region 25 is to prevent leakage currents from flowing in a region situated under the upper surface of the epitaxial layer 22 from the metallization Ml to the metallization M2 via the wall 26 and the substrate 20.
  • the role of the wall 26 is to prevent the junction between the substrate 20 and the epitaxial layer 22 from opening onto the exterior of the component.
  • the first junction of the diac corresponds to the junction between the N + 24 region and the P region 23, and the second junction of the diac corresponds to the junction between the epitaxial layer part 21 and the substrate 20.
  • the structure of this diac means that metallization M2 can be welded to a metal base possibly forming part of a connection grid.
  • the positive avalanche voltage (taking as reference the metallization M2) depends on the doping gradient between the region P 23 and the region N + 24.
  • the negative breakdown voltage (taking as reference the metallization M2) depends on the doping gradient between the region P 23 and the region N + 24.
  • the metallization M2 (always taking as a reference the metallization M2) depends on the doping gradient between the part 21 of the epitaxial layer and the substrate N + 20. These breakdown voltages can be increased equal due by appropriately choosing the doping profile of the various layers.
  • FIG. 5 illustrates an example of the doping profile of a diac according to the invention having a characteristic as shown in FIG. 3.
  • the abscissae correspond to vertical distances in micrometers, the value "0" corresponding to the upper face of the N + substrate on which the epitaxial layer of type P is developed.
  • the profile of this epitaxial layer corresponds to what is indicated by the reference 41.
  • the doping level of this layer rises at the level of the substrate 20 due to the presence of the buried layer 21 and to the level of the region 24 due to the presence of the diffused region 23.
  • an N + type region of the substrate 20 diffuses along the curve designated by the reference 42.
  • Curve 44 corresponds to the N + type diffusion 24 formed from the upper face.
  • the N + type layer 24 extends roughly to 5 finished below the upper surface of the epitaxial layer, and the whole of the P type region 23 and of the P 22 type layers 22 and 21 'extends to approximately 14 ⁇ m from the surface of the epitaxial layer.
  • the doping level of the P-type layer 21 at the junction with the N + type substrate 20 and the doping level of the P-type layer 23 at the interface with the region 24 are both of the order of 5.10 16 atoms / cm 3 .
  • the doping profile in FIG. 5 is only an example and the various doping levels can be optimized as a function of the desired characteristics of the diac.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Thyristors (AREA)

Abstract

L'invention concerne un diac comprenant un substrat (20) d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée (22) faiblement dopée du deuxième type de conductivité comprenant au voisinage du substrat (20) une partie plus fortement dopée (21), une région (24) fortement dopée du premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région (23) du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région (24) du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal (25) du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'éxterieur de la première région, un mur (26) du premier type de conductivité à l'éxterieur dudit anneau, rejoignant le substrat.

Description

DIAC PLANAR SYMETRIQUE
La présente invention vise de nouvelles structures de diacs permettant notamment de faciliter le montage de ces composants.
Une structure de diacs classique est représentée en figure 1. La structure est formée à partir d'un substrat 1 d'un premier type de conductivité, ici le type P. De part et d'autre du substrat sont formées des régions fortement dopées de type opposé, ici le type N, respectivement 2 et 3. Pour obtenir une tension de claquage suffisamment élevée, on utilise la techno- logie dite mesa, qui consiste à graver des sillons à la frontière entre deux diacs formés dans une même plaquette. L'angle que forme le sillon à l'endroit où il coupe la jonction entre les régions P et N+ constitue un paramètre important de détermination de la tension de claquage à la périphérie du composant. Un autre paramètre important réside dans le choix du produit de passiva- tion 4 formé dans les sillons. • Les faces- supérieure et inférieure du - diac sont recouvertes de métallisations Ml et M2. Classiquement, un diac est un dispositif de petite dimension, son épaisseur étant inférieure à 0,3 mm et sa surface étant de l'ordre de 0,5 mm X 0,5 mm. Des boîtiers spéciaux sont donc prévus pour ces diacs, par exemple des systèmes à pistons disposés de part et d'autre d'un tube de verre dans lequel est enfermée la puce.
Pour éviter les difficultés liées à la technologie mesa et au creusement de sillons, on a essayé de faire des diacs de type planar, par exemple tel que celui représenté en figure 2, également constitué à partir d'un substrat 1 de type P. Les faces supérieure et inférieure du substrat sont revêtues d'une couche de masquage, par exemple en oxyde de silicium, respectivement 11 et 12, munie d'une ouverture centrale à travers laquelle est formée une région diffusée de type N+, respectivement 13 et 14. Ces structures planar permettent d'obtenir des tensions de claquage satisfaisantes des périphéries de jonction mais posent des problèmes de montage. En effet, il devient difficile de souder la puce sur une plaquette métallique support car, au cas où la soudure déborde latéralement, il se crée un court-circuit entre l'une des régions N+ et le substrat P. On est donc obligé de prévoir des étallisations, constituées par exemple de billes d'argent 15 et 16, localisées sur les régions N+ 13 et 14, ce qui complique le montage et augmente son coût.
Ainsi, pour monter un diac de type planar tel que celui de la figure 2, il faut prévoir des boîtiers et des modes de montage très particuliers.
La figure 3 rappelle la caractéristique typique d'un diac. Un tel composant ne peut pas être assimilé à deux diodes Zener tête-bêche. En effet, l'existence, quand l'une des jonctions est en avalanche, d'une autre jonction en direct qui injecte dans le substrat produit un effet de type retournement. Ainsi, le diac claque quand la tension à ses bornes atteint une valeur VBO. La tension chute alors a une tension intermédiaire Vf tant que le courant est situé dans une certaine plage de valeurs. La tension aux bornes du diac remonte si le courant sort de cette plage. Dans l'exemple représenté en figure 3, la valeur de la tension VBO est de 32 volts, la valeur de la tension Vf est de 13 volts, le courant à l'instant du retournement est de l'ordre de 0,3 μA (c'est-à-dire que le diac présente de très faibles fuites), et le courant correspondant à la tension Vf est situé dans une plage de l'ordre de 10 à 100 milliampères .
Un diac, tel que ceux représentés en figures 1 et 2, a une caractéristique symétrique, comme cela est représenté en figure 3. La valeur de la tension VBO dépend essentiellement des niveaux de dopage au niveau des jonctions entre les régions " et le substrat P. La valeur de la tension directe Vf dépend essentiellement du niveau de dopage et de l'épaisseur du substrat 1, qui peut être considéré comme la base flottante d'un transistor dont l'émetteur et le collecteur correspondent aux régions N+. Cette base doit être telle que les porteurs injectés par la jonction en direct puissent la traverser. Il faut donc que la durée de vie des porteurs soit longue dans la base si sa largeur est grande, c'est-à-dire qu'elle soit faiblement dopée. Si la dimension de la base devient plus faible, il faut que la durée de vie des porteurs dans cette base soit réduite, par exemple par une diffusion métallique. Ce sont ces divers compromis qui fixent la tension Vf susmentionnée. De façon générale, il est demandé aux fabricants de semiconducteurs de fournir des diacs ayant des valeurs de VBO et de Vf bien établies. Par exemple, on souhaitera un diac dont la tension VBO soit de 32 V + 12 %, dont la chute de tension de VBO à Vf soit de 10 V au minimum, et dont la dissymétrie soit infé- rieure à quelques pour-cent des valeurs considérées.
Un objet de la présente invention est de réaliser un tel diac qui soit facile à fabriquer, c'est-à-dire qui soit de type planar et non pas de type mesa, et qu'il soit possible de monter facilement sur une grille de connexion comportant une embase sur laquelle est soudée une face du composant.
Pour atteindre cet objet, la présente invention prévoit un diac comprenant un substrat d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée faiblement dopée du deuxième type de conductivité comprenant au voisinage du substrat une partie plus fortement dopée, une région fortement dopée du premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, un mur du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.
Selon un mode de réalisation de la présente invention, le premier type de conductivité est le type N.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente une structure de diac de type mesa selon l'art antérieur ,• la figure 2 représente une structure de diac de type planar selon l'art antérieur ; la figure 3 représente la caractéristique courant/ tension d'un diac ; la figure 4 est une vue en coupe schématique d'une structure de diac selon la présente invention ; et la figure 5 représente un profil de diffusion d'un exemple de réalisation de diac selon l'invention.
Comme le représente la figure 4, la présente invention prévoit de former un diac sur une structure comprenant un substrat 20 fortement dopé d'un premier type de conductivité, qui sera considéré ci-après comme de type N. Sur ce substrat est formée une couche épitaxiée de type P comprenant une couche enterrée fortement dopée 21 suivie d'une couche faiblement dopée 22. Dans la couche épitaxiée 22 est formée une région 23 plus fortement dopée que la région 22, à travers un premier masque. Au-dessus de cette région 23 est formée, à travers un deuxième masque, une région 24 de type N débordant de tous côtés par rapport à la région 23 et plus fortement dopée que cette région 23. Ainsi, il subsiste une portion de région 23 dopée de type P sous la région 24 de type N. A la périphérie de la région 24, et de façon disjointe de celle-ci, est formé un anneau 25 de type P qui a une fonction d'anneau d'arrêt de canal. La périphérie du composant est occupée par un mur 26 fortement dopé de type N qui traverse la couche épitaxiée 22 et rejoint le substrat 20. Le mur 26 est externe à l'anneau 25 et en est disjoint. Ce mur 26 est formé immédiatement après la couche épitaxiée 22. Une métallisation Ml est formée sur la face supérieure de la région N+ 24 et une métallisation M2 est formée sur la face inférieure du substrat N+ 20. Ainsi, on obtient un diac entre les métallisations Ml et M2. La région d'arrêt de canal 25 a pour rôle d'éviter que des courants de fuite circulent dans une région située sous la surface supérieure de la couche épitaxiée 22 depuis la métallisation Ml vers la métallisation M2 par l'intermédiaire du mur 26 et du substrat 20. Le mur 26 a pour rôle d'éviter que la jonction entre le substrat 20 et la couche épitaxiée 22 ne débouche sur l'extérieur du composant. La première jonction du diac correspond à la jonction entre la région N+ 24 et la région P 23, et la deuxième jonction du diac correspond à la jonction entre la partie de couche épitaxiée 21 et le substrat 20. La structure de ce diac fait que la métallisation M2 peut être soudée sur une embase métallique fai- sant éventuellement partie d'une grille de connexion. En effet, même s'il se produit des débordements de soudure latéralement, ceux-ci, s'ils remontent sur les parois du diac, ne peuvent créer de courts-circuits puisque les parois latérales sont uniformément de type N+ comme la couche en contact avec la métallisation M2. La tension d'avalanche positive (en prenant comme référence la métallisation M2) dépend du gradient de dopage entre la région P 23 et la région N+ 24. La tension de claquage négative
(en prenant toujours comme référence la métallisation M2) dépend du gradient de dopage entre la partie 21 de la couche épitaxiée et le substrat N+ 20. Ces tensions de claquage peuvent être ren- dues égales en choisissant convenablement le profil de dopage des diverses couches.
La figure 5 illustre un exemple de profil de dopage d'un diac selon l'invention ayant une caractéristique telle que représentée en figure 3.
En figure 5, les abscisses correspondent à des distances verticales en micromètres, la valeur "0" correspondant à la face supérieure du substrat N+ sur lequel est développée la couche épitaxiée de type P. Le profil de cette couche épitaxiée correspond à ce qui est indiqué par la référence 41. Le niveau de dopage de cette couche remonte au niveau du substrat 20 du fait de la présence de la couche enterrée 21 et au niveau de la région 24 du fait de la présence de la région diffusée 23. Au cours de l'épi- taxie, une région de type N+ du substrat 20 diffuse selon la courbe désignée par la référence 42. La courbe 44 correspond à la diffusion de type N+ 24 formée à partir de la face supérieure.
On a indiqué sous les abscisses, les références correspondant aux diverses régions. Ainsi, la couche 24 de type N+ s'étend à peu près à 5 fini sous la surface supérieure de la couche épi- taxiée, et l'ensemble de la région 23 de type P et des couches 22 et 21 de type P s'étend jusqu'à sensiblement 14 μm de la surface de la couche épitaxiée. Le niveau de dopage de la couche 21 de type P à la jonction avec le substrat 20 de type N+ et le niveau de dopage de la couche 23 de type P à l'interface avec la région 24 sont tous deux de l'ordre de 5.1016 atomes/cm3.
Bien entendu, le profil de dopage de la figure 5 ne constitue qu'un exemple et les divers niveaux de dopage pourront être optimisés en fonction des caractéristiques recherchées du diac.

Claims

REVENDICATIONS
1. Diac comprenant : un substrat (20) d'un premier type de conductivité à fort niveau de dopage, une couche épitaxiée (22) faiblement dopée du deuxième type de conductivité comprenant au voisinage du substrat (20) une partie plus fortement dopée (21) , une région (24) fortement dopée du premier type de conductivité du côté de la face supérieure de la couche épitaxiée, une région (23) du deuxième type de conductivité plus dopée que la couche épitaxiée sous la région (24) du premier type de conductivité et ne débordant pas par rapport à celle-ci, un anneau d'arrêt de canal (25) du deuxième type de conductivité plus dopé que la couche épitaxiée, à l'extérieur de la première région, un mur (26) du premier type de conductivité à l'extérieur dudit anneau, rejoignant le substrat.
2. Diac selon la revendication 1, caractérisé en ce que le premier type de conductivité est le type N.
PCT/FR2001/003178 2000-10-13 2001-10-12 Diac planar symetrique WO2002031888A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/398,622 US7190006B2 (en) 2000-10-13 2001-10-12 Symmetrical planar diac

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0013179A FR2815473B1 (fr) 2000-10-13 2000-10-13 Diac planar symetrique
FR00/13179 2000-10-13

Publications (1)

Publication Number Publication Date
WO2002031888A1 true WO2002031888A1 (fr) 2002-04-18

Family

ID=8855349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/003178 WO2002031888A1 (fr) 2000-10-13 2001-10-12 Diac planar symetrique

Country Status (3)

Country Link
US (1) US7190006B2 (fr)
FR (1) FR2815473B1 (fr)
WO (1) WO2002031888A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4642767B2 (ja) * 2004-08-27 2011-03-02 パナソニック株式会社 サージ保護用半導体装置
CN100466169C (zh) * 2007-04-27 2009-03-04 济南晶恒有限责任公司 一种超薄双向触发管的制造方法
JP2009252889A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp サージ保護素子
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
US8835975B1 (en) * 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405932A (en) * 1979-12-26 1983-09-20 Hitachi, Ltd. Punch through reference diode
JPS6323359A (ja) * 1986-07-16 1988-01-30 Nec Kansai Ltd プレ−ナ型半導体装置
WO1997002606A1 (fr) * 1995-06-30 1997-01-23 Semtech Corporation Limiteur basse tension de surtension de claquage utilisant une structure de base double

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2625710A1 (de) 1976-06-09 1977-12-15 Standard Elektrik Lorenz Ag Diodenmatrix
US4967256A (en) * 1988-07-08 1990-10-30 Texas Instruments Incorporated Overvoltage protector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405932A (en) * 1979-12-26 1983-09-20 Hitachi, Ltd. Punch through reference diode
JPS6323359A (ja) * 1986-07-16 1988-01-30 Nec Kansai Ltd プレ−ナ型半導体装置
WO1997002606A1 (fr) * 1995-06-30 1997-01-23 Semtech Corporation Limiteur basse tension de surtension de claquage utilisant une structure de base double

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 232 (E - 628) 30 June 1988 (1988-06-30) *

Also Published As

Publication number Publication date
FR2815473B1 (fr) 2003-03-21
US7190006B2 (en) 2007-03-13
US20040021150A1 (en) 2004-02-05
FR2815473A1 (fr) 2002-04-19

Similar Documents

Publication Publication Date Title
EP0040125B1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
FR2550013A1 (fr) Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d'amorcage peut etre predeterminee avec precision, et son procede de fabrication
EP1328980A1 (fr) Diac planar
FR2987698A1 (fr) Composant de puissance vertical
EP0881687B1 (fr) Contact sur une région de type P
EP1076365B1 (fr) Commutateur statique bidirectionnel sensible
EP0004292A2 (fr) Procédé de fabrication d'un transistor bipolaire de type MESA présentant des régions d'émetteur et de base auto-alignées
WO2002031888A1 (fr) Diac planar symetrique
EP0833394B1 (fr) Diode bidirectionnelle de protection, à retournement
EP0521802B1 (fr) Diode à avalanche dans un circuit intégré bipolaire
JP3718223B2 (ja) 縦の溝を有する高電圧用の半導体デバイス
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
FR2797525A1 (fr) Commutateur bidirectionnel a performances en commutation ameliorees
US6313484B1 (en) Circuit-integrated light-receiving device
KR100491851B1 (ko) 반도체장치 및 그 제조방법
FR2818805A1 (fr) Commutateur statique bidirectionnel sensible
US5952682A (en) Semiconductor device with deep anode and lifetime reduction region
FR2693035A1 (fr) Diode de protection pour composant semiconducteur vertical.
FR2488046A1 (fr) Dispositif de puissance a commande par transistor dmos
JPH03276679A (ja) ショットキーバリアダイオード
FR2574595A1 (fr) Diac a electrodes coplanaires
JP2005333147A (ja) 半導体装置およびその製造方法
FR2809227A1 (fr) Structure peripherique de composant vertical
JPH02253659A (ja) 半導体装置
FR2812452A1 (fr) Transistor bipolaire rapide

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10398622

Country of ref document: US

122 Ep: pct application non-entry in european phase