FR2812452A1 - Transistor bipolaire rapide - Google Patents
Transistor bipolaire rapide Download PDFInfo
- Publication number
- FR2812452A1 FR2812452A1 FR0009947A FR0009947A FR2812452A1 FR 2812452 A1 FR2812452 A1 FR 2812452A1 FR 0009947 A FR0009947 A FR 0009947A FR 0009947 A FR0009947 A FR 0009947A FR 2812452 A1 FR2812452 A1 FR 2812452A1
- Authority
- FR
- France
- Prior art keywords
- collector
- region
- active region
- bipolar transistor
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000000407 epitaxy Methods 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000000969 carrier Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
L'invention concerne un proc ed e de formation de la zone de collecteur d'un transistor bipolaire sur un substrat semiconducteur (11), comportant les etapes suivantes :a) former une tranch ee isolante (12) d elimitant une r egion active (14),b) graver s electivement le mat eriau semiconducteur de la r egion active,c) r ealiser une epitaxie s elective du mat eriau semi-conducteur, etd) r ealiser, au cours de l' etape c), un dopage du mat eriau epitaxi e (18), ce dopage etant modifi e au cours de la croissance de mat eriau epitaxi e.
Description
TRANSISTOR BIPOLAIRE RAPIDE
La présente invention concerne les circuits intégrés et plus particulièrement des transistors bipolaires rapides formés
sur un substrat semiconducteur.
Les figures 1A à lB sont des vues en coupe illustrant des étapes classiques de réalisation d'un transistor bipolaire rapide de type NPN et la figure 1C est une vue de dessus d'un tel transistor. En figure lA, un substrat de silicium 1, faiblement
dopé de type P, a reçu une implantation ionique à forte dose N+.
Cette implantation est réalisée dans une région limitée 2, géné-
ralement rectangulaire, située au centre de 1 'emplacement du futur transistor. Après recuit et diffusion, les porteurs de la région 2 occupent une région 3. La région 3 présente en coupe une forme arrondie sensiblement semi-ovale ou semi-circulaire à sa périphérie. La région 3 est destinée à former une couche enterrée de collecteur que l'on appellera ci-après sous-collecteur et qui
sert à assurer la conduction électrique entre la surface infé-
rieure du collecteur et un contact de collecteur, comme cela sera indiqué ci-après. Une couche 4 de silicium faiblement dopé de type N a été formée par épitaxie sur le substrat. La couche 4, qui recouvre la région 3, est destinée à constituer le collecteur
du transistor.
Au cours des étapes suivantes dont le résultat est illustré en figure lB, une tranchée profonde 6 est réalisée autour de la structure du futur transistor et délimite une région active. La tranchée est remplie d'oxyde de silicium. La tranchée est profonde pour supprimer d'éventuelles capacités parasites
latérales qui pourraient perturber le fonctionnement du tran-
sistor. La tranchée 6 coupe les bords de la région 3 et laisse subsister, dans la zone active 7, la partie centrale de la région 3. A ce stade, le collecteur du transistor est formén. Pour limiter les capacités parasites, il faut éviter que des parties de la
région 3 subsistent à l'extérieur de la tranchée 6.
Après cela, on forme dans la région active une région de base 8 de type P et une région d'émetteur 9 de type N. Avant ou après la formation des régions 8 et 9, on aura formé une région 10 de type N+ destinée à constituer une zone de prise de contact de collecteur et s'étendant de préférence jusqu'à la couche enterrée 3. Enfin, des contacts d'émetteur E, de base B et de collecteur C sont formés sur les régions respectives 9, 8 et 10. La figure 1C est une vue de dessus très schématique correspondant à la vue en coupe de la figure lB. On y retrouve une zone active centrale délimitée par une tranchée 6 et les contacts d'émetteur E, de base B et de collecteur C formés sur
les régions de base 9, d'émetteur 8 et de puits collecteur 10.
L'homne de l'art comprendra que la représentation des figures 1A à 1C est extrêmement schématique et uniquement destinée à faire
comrprendre le problème que vise à résoudre l'invention.
Pour accroître la rapidité d'un transistor bipolaire, on cherche à diminuer ses capacités parasites, ce qui est résolu
dans l'exemple ci-dessus par la création de la tranchée périphé-
rique isolante.
On cherche également à réduire les dimensions du tran-
sistor et à réduire autant que possible le temps de transit des porteurs dans chacune des électrodes du transistor. On sait bien réaliser des bases très fines et le temps de transit des porteurs dans la base est très faible. Par contre, le temps de transit des porteurs dans le collecteur dépend de la résistance dans le
trajet allant de la métallisation de collecteur, par l'inter-
médiaire du puits collecteur 10 et du sous-collecteur 3 sous la région de collecteur intrinsèque disposée sous l'émetteur 9. On s'aperçoit que, en raison de la forme arrondie de la périphérie de la région 3, le dopage de cette couche 3 est plus faible à sa périphérie. Ceci tend à augmenter la résistance de cette partie moins profonde (et moins dopée) du souscollecteur et donc la résistance d'une partie du trajet d'accès au collecteur. Ce problème est d'autant plus marqué que le transistor est de petite dimension, c'est-à-dire que la zone d'implantation initiale 2 à partir de laquelle a été formée la région de sous-collecteur est petite. Ainsi, dans une structure du type de celle illustrée en
figures 1A à 1C, plus on veut augmenter la conductivité, c'est-à-
dire le niveau du dopage du sous-collecteur 3, plus on est amené
à étaler la région correspondante et donc à augmenter les dimen-
sions du transistor.
Un objet de la présente invention est de prévoir un
transistor bipolaire particulièrement rapide.
Un autre objet de la présente invention est de prévoir un transistor bipolaire alliant rapidité et petites dimensions.
Pour atteindre ces objets ainsi que d'autres, la pré-
sente invention prévoit un procédé de formation de la zone de
collecteur d'un transistor bipolaire sur un substrat semiconduc-
teur, comportant les étapes suivantes: a) former une tranchée isolante délimitant une région active, b) graver sélectivement le matériau semiconducteur de la région active,
c) réaliser une épitaxie sélective du matériau semi-
conducteur, et
d) réaliser, au cours de l'étape c), un dopage du maté-
riau épitaxié, ce dopage étant modifié au cours de la croissance
de matériau épitaxié.
Selon un mode de réalisation de la présente invention, l'étape de gravure sélective du matériau semiconducteur de la région active comprend l'étape consistant à former un masque ouvert dans une région interne à la surface supérieure de la
tranchée isolante.
Selon un mode de réalisation de la présente invention, lors de l'étape d), on réalise une première sous-couche fortement dopée du type de conductivité du collecteur souhaité surmontée d'une deuxième sous-couche faiblement dopée du même type de conductivité. Selon un mode de réalisation de la présente invention,
le matériau semiconducteur du substrat est du silicium.
La présente invention vise aussi un transistor bipo-
laire réalisé sur un substrat semiconducteur, comportant un collecteur entouré d'une tranchée isolante présentant, dans un
plan horizontal, une concentration de dopants sensiblement uni-
forme et, dans une direction verticale, une variation de
concentration souhaitée.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans
la description suivante de modes de réalisation particuliers
faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures JA et lB, décrites précédemment sont des
vues en coupe illustrant des étapes de fabrication d'un transis-
tor bipolaire rapide classique; la figure 1C, décrite précédemment, est une vue de dessus correspondant à la vue en coupe de la figure lB; les figures 2A à 2E sont des vues en coupe illustrant des étapes de réalisation d'un transistor bipolaire selon la présente invention; et la figure 3 représente une vue en coupe selon un plan
de coupe orthogonal à celui des figures 2A à 2E.
La figure 2A représente un substrat semiconducteur 11 de type P dans lequel une tranchée 12 entoure une région active 14. Cette tranchée, de préférence profonde pour éviter des effets parasites, est remplie d'un matériau isolant, par exemple de
l'oxyde de silicium.
La figure 2B illustre une deuxième étape du procédé selon la présente invention. Un masque 15, par exemple en oxyde
de silicium, est déposé sur le substrat à l'exception de l'empla-
cement de la région active 14. En figure 2B, le masque 15 s'arrête sensiblement au milieu de la région isolante 12, mais le masque pourrait aussi s'arrêter en un point quelconque, par
exemple au bord, de la tranchée 12.
La figure 2C illustre une troisième étape du procédé selon la présente invention. La portion de silicium 14 entourée par la tranchée isolante 12 est éliminée par gravure sur une partie de la profondeur de la tranchée. Cette gravure provoque, une dépression 16. Dans un mode de réalisation de l'invention, la profondeur de la dépression 16 est de 2 ym et les tranchées ont
une profondeur de 3 um.
A l'étape suivante, illustrée en figure 2D, on dépose du silicium par épitaxie sélective. Par épitaxie sélective, on
entend que le silicium épitaxié croît uniquement sur du silicium.
Ainsi, le silicium épitaxié se dépose uniquement à partir du fond
de la dépression 16 et forme une couche 18 de silicium épitaxié.
Des procédés d'épitaxie sélective sont connus de l'hcme du métier et ne seront pas davantage exposés. On fait croître la couche 18 jusqu'à la surface du substrat, c'est-à-dire jusqu'au
sommet des tranchées 12.
La couche 18 est dopée in-situ, c'est-à-dire que, au cours de son dépôt, un dopant est introduit sous forme gazeuse dans le réacteur d'épitaxie. On peut ainsi conférer au dopage de
la couche 18 tout profil choisi.
De façon simplifiée, la couche 18 comprendra une partie
inférieure 18A fortement dopée correspondant à une zone de sous-
collecteur et une partie supérieure faiblement dopée 18B correspon-
dant à une partie de collecteur proprement dite.
Il résulte de ce procédé de fabrication que le sous- collecteur 18A aura un dopage uniforme sur toute son étendue latérale, et notamment que son niveau de dopage au voisinage immédiat de la tranchée 12 restera élevé. De plus, la réalisation de l'épitaxie sélective n'impose aucune contrainte de dimension minimale au dispositif, alors que, dans la structure décrite en
relation avec la figure 1, la couche de sous-collecteur 3 impo-
sait des limitations dimensionnelles.
D'autre part, bien que l'on ait indiqué précédemment
que la région 18 se divise normalement en une région de sous-
collecteur 18A fortement dopée et une région de collecteur
proprement dite 18B plus faiblement dopée, le profil de transi-
tion entre ces deux couches pourra être librement choisi.
A l'étape représentée en figure 2E, on forme succes-
sivement une couche de base 21 et une couche d'émetteur 22.
La figure 3 est une vue en coupe dans un plan perpendi-
culaire à celui de la figure 2E et permet de voir les zones de
contact. De mêmes régions sont désignées par de mêmes références.
On y voit également une région de puits-collecteur 24 fortement dopée de type N+. Selon la technologie utilisée, il s'agira d'une région particulière ou simplement d'une diffusion réalisée en même temps que la région d'émetteur 22 et qui ne s'étendra pas alors jusqu'à la région 18B mais qui permettra d'améliorer l'ohmicité des contacts et de réduire la résistance d'accès au collecteur.
Un autre avantage du procédé selon la présente inven-
tion est son faible budget thermique. En effet, dans le procédé de l'invention, il n'y a pas d'étape de recuit, comme c'est le cas dans l'art antérieur (figure lB). Cela est particulièrement intéressant en termes de compatibilité avec diverses filières
technologiques, et de coût.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme du métier. Par exemple, le transistor décrit est un transistor NPN formé sur un substrat de silicium. Il peut s'agir bien entendu d'un transistor PNP, et le substrat peut être un autre matériau
semiconducteur que le silicium.
Claims (5)
1. Procédé de formation de la zone de collecteur d'un
transistor bipolaire sur un substrat semiconducteur (11), compor-
tant les étapes suivantes:
a) former une tranchée isolante (12) délimitant une ré-
gion active (14), b) graver sélectivement le matériau semiconducteur de la région active,
c) réaliser une épitaxie sélective du matériau semi-
conducteur, et
d) réaliser, au cours de l'étape c), un dopage du maté-
riau épitaxié (18), ce dopage étant modifié au cours de la
croissance de matériau épitaxié.
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de gravure sélective du matériau semiconducteur de la région active comprend l'étape consistant à former un masque (15) ouvert dans une région interne à la surface supérieure de la
tranchée isolante (12).
3. Procédé selon la revendication 1, caractérisé en ce que, lors de l'étape d), on réalise une première sous-couche (18A) fortement dopée du type de conductivité du collecteur souhaité surmontée d'une deuxième souscouche (18B) faiblement
dopée du même type de conductivité.
4. Procédé selon l'une quelconque des revendications 1
à 3, dans lequel le matériau semiconducteur du substrat est du
silicium.
5. Transistor bipolaire (20) réalisé sur un substrat
semiconducteur (10), caractérisé en ce qu'il comporte un collec-
teur entouré d'une tranchée isolante présentant, dans un plan horizontal, une concentration de dopants sensiblement uniforme et, dans une direction verticale, une variation de concentration souhaitée.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0009947A FR2812452A1 (fr) | 2000-07-28 | 2000-07-28 | Transistor bipolaire rapide |
| US09/915,147 US20020011649A1 (en) | 2000-07-28 | 2001-07-25 | Fast bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0009947A FR2812452A1 (fr) | 2000-07-28 | 2000-07-28 | Transistor bipolaire rapide |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2812452A1 true FR2812452A1 (fr) | 2002-02-01 |
Family
ID=8853041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0009947A Pending FR2812452A1 (fr) | 2000-07-28 | 2000-07-28 | Transistor bipolaire rapide |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020011649A1 (fr) |
| FR (1) | FR2812452A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040123247A1 (en) * | 2002-12-20 | 2004-06-24 | Optimost Llc | Method and apparatus for dynamically altering electronic content |
| US10680077B2 (en) * | 2018-06-28 | 2020-06-09 | Xg Microelectronics Inc. | Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887144A (en) * | 1985-07-26 | 1989-12-12 | Texas Instruments Incorporated | Topside substrate contact in a trenched semiconductor structure and method of fabrication |
-
2000
- 2000-07-28 FR FR0009947A patent/FR2812452A1/fr active Pending
-
2001
- 2001-07-25 US US09/915,147 patent/US20020011649A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887144A (en) * | 1985-07-26 | 1989-12-12 | Texas Instruments Incorporated | Topside substrate contact in a trenched semiconductor structure and method of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020011649A1 (en) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2728388A1 (fr) | Procede de fabrication d'un transistor bipolaire | |
| FR2575330A1 (fr) | Procede pour la formation d'une couche enterree et d'une region de collecteur dans un dispositif monolithique a semi-conducteur | |
| FR2728387A1 (fr) | Procede de fabrication d'un transistor bipolaire | |
| EP1406307A1 (fr) | Circuit intégré à couche enterrée fortement conductrice | |
| EP0843350B1 (fr) | Transistor bipolaire à émetteur inhomogène dans un circuit intégré BICMOS | |
| EP2325893A2 (fr) | Diode de protection bidirectionnelle basse tension | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| FR2795233A1 (fr) | Procede de fabrication autoaligne de transistors bipolaires | |
| EP0521802B1 (fr) | Diode à avalanche dans un circuit intégré bipolaire | |
| FR2803101A1 (fr) | Procede de fabrication de composants de puissance verticaux | |
| EP1146561A1 (fr) | Procédé de réalisation d'un transistor bipolaire | |
| EP1058302B1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| FR2756101A1 (fr) | Procede de fabrication d'un transistor npn dans une technologie bicmos | |
| FR2812452A1 (fr) | Transistor bipolaire rapide | |
| FR2858877A1 (fr) | Transistor bipolaire a heterojonction | |
| EP0462029B1 (fr) | Procédé de fabrication d'un transistor bipolaire supportant des polarisations inverses | |
| FR3115393A1 (fr) | Transistor bipolaire et procédé de fabrication | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0949666B1 (fr) | Région de base-émetteur d'un transistor bipolaire submicronique | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| EP0848429B1 (fr) | Transistor bipolaire à isolement par caisson | |
| EP1291922A1 (fr) | Structure de contact sur une région profonde formée dans un substrat semiconducteur | |
| FR2826178A1 (fr) | Procede de dopage d'un element actif de circuit integre a auto-alignement et circuit integre | |
| EP1146554A1 (fr) | Procédé de formation de couches enterrées |