CN1218397C - 用于消除浮体效应的soi半导体集成电路及其制造方法 - Google Patents

用于消除浮体效应的soi半导体集成电路及其制造方法 Download PDF

Info

Publication number
CN1218397C
CN1218397C CN001288911A CN00128891A CN1218397C CN 1218397 C CN1218397 C CN 1218397C CN 001288911 A CN001288911 A CN 001288911A CN 00128891 A CN00128891 A CN 00128891A CN 1218397 C CN1218397 C CN 1218397C
Authority
CN
China
Prior art keywords
layer
active area
transistor active
integrated circuit
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN001288911A
Other languages
English (en)
Other versions
CN1300102A (zh
Inventor
金永郁
金炳善
姜熙晟
高营建
朴星培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1300102A publication Critical patent/CN1300102A/zh
Application granted granted Critical
Publication of CN1218397C publication Critical patent/CN1218397C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种绝缘体上硅薄膜(SOI)集成电路以及一种制造SOI集成电路的方法。至少一个隔离的晶体管有源区和一体线形成在SOI衬底上。晶体管有源区和体线由与SOI衬底的埋式绝缘层接触的隔离层包围。晶体管有源区侧壁的一部分延伸至体线。于是，晶体管有源区经体延伸部分与体线电学上连接。体延伸部分覆有体绝缘层。绝缘的栅图案形成在晶体管有源区的上方并且栅图案的一端与体绝缘层重叠。

Description

用于消除浮体效应的SOI半导体集成电路及其制造方法
技术领域
本发明总体上涉及绝缘体上硅薄膜(SOI)技术，更具体而言涉及一种用于消除SOI MOSFET中浮体效应的SOI半导体集成电路和制造该电路的方法。
背景技术
在半导体制造工业中，为减少寄生电容和电阻以提高半导体集成电路的运行速度投入了许多关注。
由于其固有的优点例如较小的结电容和较好的器件隔离，SOI MOSFET已被证实在低功率、高速超大规模集成电路(VLSI)应用方面优于体型(bulk)硅MOSFET。
此外，在SOI器件中有许多优点，例如对软错误较好的抗扰度，动态功率减少，甚至在提高的封装密度下的闭锁电阻的改善。
尽管SOI器件具有上述显著特征，由于材料处理和器件设计方面的技术问题SOI集成电路尚未商业上那麽成功。
图1示出按照现有技术的一种SOI MOSFET的典型结构。SOI MOSFET包括栅极20，栅介质21，绝缘层15上的源23和漏24。绝缘层15的背部表面与支承衬底10接触。
由于SOI MOSFET的体区30由绝缘层15绝缘，它是电学上绝缘的并且因此它的电压随施加在或者源区23，或者漏区24或者栅极20上的电压变化。
SOI MOSFET中体区30的电压波动，所谓的浮体效应(FBE，floatingbody effect)导致对SOI器件正常工作的有害效应。这些有害效应中最常见的是扭结效应和双极型效应。
当器件的沟道区被局部耗尽并且施加高漏电压时，器件中产生的电场在漏区24附近产生碰撞电离。
因此，如果SOI MOSFET是一种SOI N-MOSFET，产生的空穴被注入体中由此产生正的带电体。积聚在体30中的该正电荷的第一后果是体电位的增加导致SOI MOSFET阀电压(VT)的降低。
由于阀电压的降低提高漏极电流，阀电压的变化在SOI MOSFET的输出特性曲线中表现为扭结。
由于MOSFET包括一横向双极型晶体管，即n-p-n结构23，30和24，电压增加的另一后果是横向双极型结构的最后接通。
当MOSFET的体30被正向偏置时，源体(23-30)结，对应于横向n-p-n结构的发射极-基极结，变为前向偏置同时电子由源23注入到体区30。
到达漏耗尽区的注入的电子添加到漏极电流。因此，漏极电流主要由寄生双极型晶体管控制而不是由栅极控制下的沟道电路控制。
该效应称为寄生“双极”效应。SOI MOSFET的寄生双极作用诱发特别是在开关电路中的“动态漏泄电流”(DLC)。
在如图2A中所示的MUX(复用器，multiplexer)电路中，如果在节点A和B施加的电压高，则输出节点C将高。现在，节点A的栅电压被接通到一低电压。则输出节点C应保持在高电压。
但是，在节点A和C分别保持低电压和高电压的状态下，如果节点B的电压因为某些原因接通到低电压，节点C的输出电压由于寄生双极效应的动态漏泄机制即刻下降。
图2B示出按照现有技术的复用器电路中节点C处输出电压的即刻下降。这里，x轴表示时间(t)而y轴表示节点C的电压。
为了校正由于在SOI MOSFET中观察到的浮体效应导致的那些有害效应，已提出几种技术方法。
例如，F.Assaderaghi等人在他们的题目为，用于很低电压运行的一种动态阈电压MOSFET(DTMOS)，IEEE Electron Device Lett.，第510-512页，15卷，12期，1994年发表的技术论文中提出一种用于减少浮体效应的技术。
F.Assaderaghi等人试图通过将浮体与SOI MOSFET的栅连接在一起消除浮体效应。但是，由于在保持源和漏低时栅电压高的情况下动态漏泄电流不可能在源和漏之间被避免，他们指出，他们的方法只适用于低电压运行。
作为解决SOI器件中浮体问题的另一方法，J.W.Sleight等人在题目为，SOI晶体管密集肖特基体接触技术的DC和瞬态特性，IEEE Transactions onElectron Devices，替1451-1456页，46卷，7期，1999年7月发表的技术论文中提出一种新的肖特基体接触技术。
后面的技术论文中提出一种用于体接触局部耗尽SOI晶体管的自调整肖特基二极管方法。在他们的论文中，肖特基二极管被置于源/漏端，使得浮体被连接在源/漏区。
图3A和3B为按照现有技术的实现分别连接在源/漏和栅的体接触的设计简图。参照图3A，n+源23经p+区31连接在体30。
参照图3B示出的按照第一种现有技术的栅体接触，体30经电接触33与栅极20电学上连接。
但是，必须指出在现有技术中公开的或者与源或者与栅的体接触结构在其商业化SOI集成电路的应用中具有根本性的限制。
即，由于在整个电路中只有易于受到动态漏泄电路损坏的薄弱部分通过按照现有技术的接触浮体被人工纠正，解决SOI集成电路中固有的浮体问题是困难的。
例如，在包括制造在SOI衬底上的64位微处理器的150万晶体管中通常只有5～10万晶体管为体接触的以校正浮体效应。
鉴于这些问题，在技术中有必要设计一种用于基本上消除SOI半导体集成电路中浮体效应的方法和结构，它不受这些限制。
发明内容
因此，本发明的一目的在于提供一种消除SOI集成电路中浮体效应的技术。本发明的另一目的在于提供一种解决SOI集成电路中扭结效应的技术。
而本发明的另一目的在于提供一种消除SOI集成电路中寄生双极效应和由此的动态漏泄电路的技术。
本发明的还一目的在于提供一种消除浮体效应的技术，它适用于商业化SOI产品。
本发明的再一目的在于提供一种具有保持常规设计兼容性的消除浮体效应的完整解决方案。
按照本发明的宽泛的方面，提供具有体延伸部分的SOI半导体集成电路，体延伸部分将SOI MOSFET的体区与与电源线或地线连接的体线连接，以及制造SOI半导体集成电路的方法。
按照本发明的SOI集成电路包括至少一个由绝缘体包围的隔离的SOIMOSFET，在SOI MOSFET一侧布置的体线和将SOI MOSFET体区的侧壁与体线电学上连接的体延伸部分。因此，许多SOI MOSFET可布置在体线的一侧。此外，许多SOI MOSFET可布置在体线的两侧。
SOI MOSFET形成在SOI衬底的预定区上，SOI衬底有支承衬底，层叠在支承衬底上的埋式绝缘层和层叠在埋式绝缘层上的半导体层。更为详细地，SOI MOSFET包括由隔离层包围的晶体管有源区，隔离层形成在半导体层的被选择区，以及与晶体管有源区相交的绝缘的栅图案。体线同样由隔离层包围。结果，晶体管有源区和体线的侧壁由与埋式绝缘层相接触的隔离层包围。
体延伸部分是由晶体管有源区的侧壁延伸至体线由此将晶体管有源区与体线电学上连接。体延伸部分比晶体管有源区薄。同样，体延伸部分的上表面覆有体绝缘层。
栅绝缘层插在绝缘的栅图案和晶体管有源区之间并且绝缘的栅图案的一端与体绝缘层重叠。体绝缘层比栅绝缘层厚。于是，可以防止反型沟道与施加给该绝缘的栅图案的电压无关地形成在体延伸部分。
结果，实现在整个SOI集成电路中没有浮体的一种改进的SOI MOSFET成为可能。
制造SOI集成电路的一种方法包括在SOI衬底上形成至少一个SOIMOSFET，形成在SOI MOSFET一侧布置的体线和形成将SOI MOSFET的体区与体线电学上连接的体延伸部分。这里，SOI衬底由支承衬底，形成在支承衬底上的埋式绝缘层和形成在埋式绝缘层上的半导体层组成。于是，许多SOI MOSFET可被形成在体线的一侧或位线的两侧。
形成SOI MOSFET，体线和体延伸部分的方法包括刻蚀半导体层的预定区以形成限定至少一个隔离的晶体管有源区和在晶体管有源区一侧的体线有源区的沟槽区。沟槽区的深度小于半导体层的厚度。于是，半导体剩余层，它比半导体层薄，存在于沟槽区的底部。半导体剩余层的预定区随后被选择地刻蚀直到露出埋式绝缘层，由此留下连接晶体管有源区和体线的体延伸部分。因此，露出埋式绝缘层的隔离区被形成。结果，隔离区比露出体延伸部分的沟槽区深。
随后，体绝缘层和隔离层被分别形成在露出体延伸部分的沟槽区中和露出埋式绝缘层的隔离区中。与晶体管有源区相交的绝缘的栅图案被形成。栅图案被形成使得栅图案的一端与体绝缘层重叠。这里，栅绝缘层被形成在栅图案和晶体管有源区之间。体绝缘层比栅绝缘层厚。于是，即使在工作电压范围内的预定电压被施加给栅图案，它可是防止反型沟道形成在体绝缘层下的体延伸部分。具有与半导体层，即，SOI MOSFET的体区，相同导电类型的杂质离子被注入到体线有源区以形成具有低电阻率的体线。
附图说明
从对结合本发明优选实施例的附图的制造工艺和结构的描述，本发明的其它特征将得以明晰，它们不应被认为对本发明是限制性的，而只是用于解释和理解。附图中：
图1为说明按照现有技术的一种典型的SOI MOSFET的示意性截面图。
图2A和2B分别为用于说明常规SOI集成电路中由于浮体效应出现的动态漏泄电流的复用器电路和输出波形。
图3A和3B为按照现有技术的体接触的SOI MOSFET的示意性设计图。
图4A为按照本发明一优选实施例的SOI集成电路的顶视图。
图4B为按照本发明另一优选实施例的SOI集成电路的顶视图。
图5为按照本发明优选实施例的SOI集成电路的示意性透视图。
图6A至11A为沿图4A中I-I′线的截面图用于说明按照本发明的制造SOI集成电路的方法。
图6B至11B为沿图4A中II-II′线的截面图用于说明按照本发明的制造SOI集成电路的方法。
图6C至11C为沿图4A中III-III’线的截面图用于说明按照本发明的制造SOI集成电路的方法。
具体实施方式
参照附图本发明将被详细地解释。
图4A和5分别为示出按照本发明实施例的SOI集成电路一部分的顶视图和透视图。
现在，参照图4A和5将解释包括N-MOSFET的SOI集成电路。但是，本发明可被容易地应用于包括P-MOSFET的SOI集成电路。同样，本发明可被容易地改变用于包括N-MOSFET和P-MOSFET的SOI集成电路。
参考图4A和5，至少一个隔离的晶体管有源区1a位于SOI衬底的预定区。体线1b布置在晶体管有源区1a的一侧。详细地，晶体管有源区1a可布置在体线1b的一侧。体线1b与从晶体管有源区1a延伸出的体延伸部分1e电学上连接。同样，体线1b优选具有直线形状。这里，SOI衬底由支承衬底53，层叠在支承衬底53上的埋式绝缘层51，和层叠在埋式绝缘层51上的半导体层组成。半导体层具有第一导电类型。第一导电类型可为P型或N型。如果半导体层为P型，一SOI N-MOSFET形成在半导体层上。与此不同，如果半导体层为N型，一SOI P-MOSFET形成在半导体层上。半导体层可为硅层，锗层或化合物半导体层。
晶体管有源区1a，体线1b和体延伸部分1e由半导体层的一些部分构成。同样，这三个区具有相同的导电类型。体延伸部分1e比晶体管有源区1a和体线1b薄，并且体延伸部分1e的下表面与埋式绝缘层51接触。于是，体延伸部分1e的上表面比晶体管有源区1a和体线1b的上表面低。体延伸部分1e的上表面覆有体绝缘层3a。同样，晶体管有源区1a，体线1b和体延伸部分1e周围的埋式绝缘层51覆有隔离层(未示出)。
包括栅极5的绝缘的栅图案在晶体管有源区1a的上方层叠。栅极5与晶体管有源区1a相交，并且栅极5的一端与体绝缘层3a重叠。栅绝缘层(未示出)插在栅极5和晶体管有源区1a之间。栅绝缘层比体绝缘层3a薄。于是，即使工作电压被施加给栅极5，可以防止反型沟道在体绝缘层3a下的体延伸部分1e形成。
第二导电类型的源区1s形成在位于栅极5一侧的晶体管区1a上，而第二导电类型的漏区1d形成在位于栅极5另一侧的晶体管区1a上。因此，栅极5下的晶体管有源区1a对应于包括沟道区的体区1c。栅极5，源/漏区1s和1d，以及体区1c构成一SOI MOSFET。此外，一绝缘垫(未示出)可形成在栅极5或包括栅极5的栅图案的侧壁上。金属硅化物层(未示出)可被选择性地层叠在源/漏区1s和1d和体线1b上。由于存在绝缘垫金属硅化物层与栅极5电学上隔离。同样，金属硅化物层可进一步层叠在栅极5上。
包括SOI MOSFET和金属硅化物层的SOI衬底覆有一层间绝缘层(未示出)。互连线9例如电源线或地线被布置在层间绝缘层上。互连线9经穿透层间绝缘层一部分的接触孔与体线1b电学上连接。这里，如果SOIMOSFET为一P-MOSFET，互连线对应于电源线。与此不同，如果SOIMOSFET为一N-MOSFET，互连线对应于地线。
同时，如图4B所示，许多SOI MOSFET可布置在体线1b的两侧。这里，每个SOI MOSFET具有与在图4A和5中描述的SOI MOSFET相同的结构。
图6A至11A，图6B至11B和图6C至11C为说明按照本发明的SOI集成电路制造方法的截面图。这里，图6A至11A为沿图4A I-I′线的截面图，而图6B至11B为沿图4A II-II′线的截面图。同样，图6C至11C为沿图4AIII-III’线的截面图。
参照图6A，6B和6C，沟槽掩模层60形成在SOI衬底2上。SOI衬底2由支承衬底53，形成在支承衬底53上的埋式绝缘层51和形成在埋式绝缘层51上的半导体层1构成。这里，半导体层1具有第一导电类型例如P型。但是，第一导电类型可为N型。于是，沟槽掩模层60形成在第一导电类型的半导体层1上。沟槽掩模层60包括顺序层叠的填充氧化物层55和填充氮化物层57。此外，沟槽掩模层可还包括形成在填充氮化物层57上的硬掩模层59。硬掩模层59优选由相对于半导体层1例如硅层具有高刻蚀选择性的CVD氧化物层构成。第一光致抗蚀剂图案61形成在沟槽掩模层60上。至少一个光致抗蚀剂图案61限定至少一个隔离的晶体管有源区。另一个在晶体管有源区的一侧限定体线有源区。
参照图7A，7B和7C，用第一光致抗蚀剂图案61作为刻蚀掩模刻蚀沟槽掩模层60直到露出半导体层1。结果，至少一个第一沟槽掩模图案60a和一第二沟槽掩模图案60b被形成。第一沟槽掩模图案60a包括顺序层叠的第一填充氧化物图案55a，第一填充氮化物图案57a和第一硬掩模图案59a。同样地，第二沟槽掩模图案60b包括顺序层叠的第二填充氧化物图案55b，第二填充氮化物图案57b和第二硬掩模图案59b。然后第一光致抗蚀剂图案61被除去。
随后，用第一和第二沟槽掩模图案60a和60b作为刻蚀掩模刻蚀露出的半导体层1，以由此形成沟槽区T1。此时，露出的半导体层1被刻蚀到预定的厚度，该厚度小于半导体层1的厚度。结果，半导体剩余层存在于沟槽区T1的底部。同样，至少一个晶体管有源区1a和体线有源区1b由沟槽区T1限定。因此，晶体管有源区1a和体线有源区1b外侧的埋式绝缘层51仍覆有半导体剩余层。
参照图8A，8B和8C，第二光致抗蚀剂图案63形成在半导体剩余层的预定区上。第二光致抗蚀剂图案63覆盖晶体管有源区1a和体线有源区1b之间的半导体剩余层的一部分，如图8A和8C所示。用第二光致抗蚀剂图案63和第一和第二沟槽掩模图案60a和60b作为刻蚀掩模刻蚀半导体剩余层，直到露出埋式绝缘层51。结果，露出埋式绝缘层51的隔离区T2被形成。此时，由半导体剩余层一部分组成的体延伸部分1e同样形成在第二光致抗蚀剂图案63下，如图8A和8C所示。因此，体线有源区1b经体延伸部分1e与晶体管有源区1a电学上连接。
参照图9A，9B和9C，第二光致抗蚀剂图案63被除去。绝缘层例如CVD氧化物层被形成在包括沟槽区T1和隔离区T2的衬底整个表面上。此时，优选沟槽区T1和隔离区T2被完全填充以绝缘层。
然后绝缘层被平面化直到露出第一和第二沟槽掩模图案60a和60b，由此不仅在埋式绝缘层51上形成隔离层3b还在体延伸部分1e上形成体绝缘层3a。此时，第一和第二填充氮化物图案57a和57b作为刻蚀阻挡剂。于是，如果沟槽掩模层60包括CVD氧化物层59，第一和第二硬掩模图案59a和59b在平面化工艺例如反刻蚀工艺或CMP(化学机械抛光)工艺过程中被除去。结果第一和第二改变的沟槽掩模图案60a′和60b′在体绝缘层3a和隔离层3b形成后被留下。
参照图10A，10B和10C，第一和第二改变的沟槽掩模图案60a′和60b′然后采用常规技术除去，以由此露出晶体管有源区1a和体线有源区1b。栅绝缘层65形成在露出的晶体管有源区1a和露出的体线有源区1b上。栅材料层形成在包括绝缘层65的衬底整个表面上。栅材料层通过顺序层叠一导电层和一帽盖绝缘层形成。优选，导电层由掺杂多晶硅层构成而帽盖绝缘层由CVD氧化物层或氮化硅层构成。另一方面，栅材料层可只由导电层构成。
然后栅材料层被构图以形成与晶体管有源区1a相交的绝缘的栅图案67。同样，栅图案67的一端与体绝缘层3a重叠，如图10A和10C所示。如果栅材料层通过顺序层叠导电层和帽盖绝缘层形成，绝缘的栅图案67包括由导电层构成的栅极5和由帽盖绝缘层构成的帽盖绝缘层图案6。但是，如果帽盖绝缘层的形成被省略，绝缘的栅图案67仅由栅极5构成。
用栅图案67作为注入掩模将第二导电类型的杂质选择性地注入晶体管有源区1a，由此在栅图案67两侧分别形成低浓度杂质区1s′和1d′。第二导电类型与第一导电类型相反。例如，如果第一导电类型为P型，第二导电类型为N型。低浓度杂质区1s′和1d′之间的晶体管有源区1a对应于体区1c。体区1c包括位于栅图案67下方的沟道区。
参照图11A，11B和11C，采用常规技术将绝缘垫69然后形成在绝缘的栅图案67的侧壁上。绝缘垫69由氧化硅层或氮化硅层构成。随后，采用栅图案67和绝缘垫69作为注入掩模将第二导电类型的杂质选择性地注入晶体管有源区1a，由此在栅图案67的两侧形成高浓度杂质区1s″和1d″。结果高浓度杂质区1s″和1d″存在于绝缘垫69的下方。于是，LDD(轻掺杂漏)型源和漏区1s和1d形成在栅图案67的两侧。因此，体区1c经体延伸部分1e与体线有源区1b电学上连接，如图11A，11B和11C所示。这里，栅极5，源/漏区1s和1d，以及体区1c构成一SOI MOSFET。
第一导电类型的杂质被选择性地注入体线有源区1b以便形成具有较低电阻的体线1b。对所得结构的表面施以清理工艺，由此露出源和漏区1s和1d以及体线1b的表面。采用常规的SALICIDE(自调整硅化，self-alignedsilicide)工艺金属硅化物层71不仅可选择性地形成在露出的源和漏区1s和1d上而且可形成在露出的体线1b上。金属硅化物层71由难熔金属硅化物层例如硅化钛层，硅化钽层或硅化钴层构成。如果栅图案67仅由栅极5构成，金属硅化物层71同样形成在栅极5上。
层间绝缘层(未示出)形成在包括金属硅化物层71的衬底整个表面。层间绝缘层被构图以形成露出体线1b一部分的接触孔7(见图4)。填充接触孔7的导电层形成在层间绝缘层上并被构图以形成经接触孔7与体线1b电学上连接的互连线9(见图4和5)。互连线9可为电源线或地线。例如，如果SOI MOSFET为N-MOSFET，互连线9对应于地线。与此不同，如果SOI MOSFET为P-MOSFET，互连线对应于电源线。
如上所述，按照本发明，可以防止SOI MOSFET的体区电学上浮动。因此，可以实现可靠的和小型的SOI集成电路。
虽然借助其实施例本发明得以说明和描述，那些本领域的技术人员应该理解，在这里或那里可进行各种其它变化，省略和添加而不偏离本发明的精神和范围。
因此，本发明不应被理解为受限于上面称述的特定实施例，而是包括可体现在包含并等价于权利要求中所称述的特征范围内的所有可能的实施方案。

Claims (27)

1.一种形成在绝缘体上硅衬底上的绝缘体上硅薄膜半导体集成电路，绝缘体上硅衬底由支承衬底，支承衬底上的埋式绝缘层和埋式绝缘层上的第一导电类型的半导体层组成，包括：
至少一个由半导体层预定区组成的隔离的晶体管有源区；
在晶体管有源区一侧布置的第一导电类型的体线，体线由半导体层的一部分组成；
包围晶体管有源区和体线侧壁的隔离层，隔离层与埋式绝缘层接触；
从晶体管有源区的预定侧壁延伸出并与体线连接的第一导电类型的体延伸部分，体延伸部分比晶体管有源区薄；
形成在体延伸部分上的体绝缘层；以及
与晶体管有源区相交的绝缘的栅图案，绝缘的栅图案与体绝缘层重叠，
其中所述晶体管有源区包括多个晶体管有源区，所述体线是一直线，以及所述多个晶体管有源区与单个体线连接。
2.如权利要求1的绝缘体上硅薄膜半导体集成电路，其中第一导电类型为P型或N型。
3.如权利要求1的绝缘体上硅薄膜半导体集成电路，还包括形成在体线上的金属硅化物层。
4.如权利要求1的绝缘体上硅薄膜半导体集成电路，还包括插在绝缘的栅图案和晶体管有源区之间的栅绝缘层。
5.如权利要求1的绝缘体上硅薄膜半导体集成电路，还包括形成在绝缘的栅图案的侧壁上的绝缘垫。
6.如权利要求1的绝缘体上硅薄膜半导体集成电路，其中栅图案包括导电的栅极。
7.如权利要求6的绝缘体上硅薄膜半导体集成电路，还包括形成在栅极上的金属硅化物层。
8.如权利要求1的绝缘体上硅薄膜半导体集成电路，其中栅图案包括导电的栅极和形成在栅极上的帽盖绝缘层。
9.如权利要求1的绝缘体上硅薄膜半导体集成电路，还包括形成在位于栅图案一侧晶体管有源区上的源区，和形成在位于栅图案另一侧晶体管有源区上的漏区，源和漏区具有与第一导电类型相反的第二导电类型。
10.如权利要求9的绝缘体上硅薄膜半导体集成电路，还包括形成在源和漏区上的金属硅化物层。
11.如权利要求1的绝缘体上硅薄膜半导体集成电路，还包括绕过体线的地线或电源线，地线或电源线与体线电学上连接。
12.如权利要求1的绝缘体上硅薄膜半导体集成电路，其中体线为一直线。
13.如权利要求1的绝缘体上硅薄膜半导体集成电路，其中许多晶体管有源区被布置在体线的一侧或两侧。
14.一种在绝缘体上硅衬底上制造绝缘体上硅薄膜半导体集成电路的方法，绝缘体上硅衬底由支承衬底，支承衬底上的埋式绝缘层和埋式绝缘层上的第一导电类型的半导体层组成，该方法包括：
刻蚀半导体的预定区，由此形成沟槽区，沟槽区限定至少一个隔离的晶体管有源区和在晶体管有源区一侧的体线有源区并同时留下半导体剩余层，该层比半导体层薄，位于沟槽区底部；
选择性地刻蚀半导体剩余层直到露出埋式绝缘层，由此形成隔离区并同时留下连接晶体管有源区和体线有源区的第一导电类型的体延伸部分；
分别在体延伸部分和露出的埋式绝缘层上形成体绝缘层和隔离层；
形成与晶体管有源区相交并与体绝缘层重叠的绝缘的栅图案；以及
用第一导电类型的杂质掺杂体线有源区以形成体线，
其中多个晶体管有源区通过所述体延伸部分与一个体线有源区连接。
15.如权利要求14的方法，其中形成沟槽区和半导体剩余层包括：
在半导体层上形成至少一个第一沟槽掩模图案和一第二沟槽掩模图案；以及
将第一和第二沟槽掩模图案用作刻蚀掩模刻蚀半导体层至预定的厚度，该厚度比半导体层薄。
16.如权利要求15的方法，其中形成第一和第二沟槽掩模图案包括：
在半导体层上形成一沟槽掩模层；以及
将沟槽掩模层构图。
17.如权利要求16的方法，其中沟槽掩模层通过在半导体层上顺序层叠一填充氧化物层和一填充氮化物层形成。
18.如权利要求16的方法，其中沟槽掩模层通过在半导体层上顺序层叠一填充氧化物层，一填充氮化物层和一硬掩模层形成。
19.如权利要求15的方法，其中形成体绝缘层和隔离层包括：
形成绝缘层，填充具有隔离区的所得结构整个表面上的沟槽区和隔离区；
将绝缘层平面化直到露出第一和第二沟槽掩模图案；以及
除去第一和第二沟槽掩模图案以露出晶体管有源区和体线有源区。
20.如权利要求14的方法，其中形成绝缘的栅图案包括：
在晶体管有源区和体线有源区上形成栅绝缘层；
在具有栅绝缘层的所得结构的整个表面上形成栅材料层；以及
将栅材料层构图。
21.如权利要求20的方法，其中栅材料层由导电层构成。
22.如权利要求20的方法，其中栅材料层通过顺序层叠一导电层和一帽盖绝缘层形成。
23.如权利要求14的方法，还包括在绝缘的栅图案的侧壁上形成一绝缘垫。
24.如权利要求14的方法，还包括在位于栅图案一侧的晶体管有源区形成源区以及在位于栅图案另一侧的晶体管有源区形成漏区，源和漏区用与第一导电类型相反的第二导电类型的杂质掺杂。
25.如权利要求23的方法，还包括在栅图案两侧的体线和晶体管有源区上选择性地形成一金属硅化物层。
26.如权利要求25的方法，其中金属硅化物层用自调整硅化工艺形成。
27.如权利要求14的方法，还包括：
在具有栅图案和体线的所得结构的整个表面上形成一层间绝缘层；
将层间绝缘层构图以形成露出体线一部分的接触孔；以及
在层间绝缘层上形成电源线或地线，电源线或地线经接触孔与体线电学上连接。
CN001288911A 1999-10-25 2000-09-28 用于消除浮体效应的soi半导体集成电路及其制造方法 Expired - Lifetime CN1218397C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16147999P 1999-10-25 1999-10-25
US60/161,479 1999-10-25

Publications (2)

Publication Number Publication Date
CN1300102A CN1300102A (zh) 2001-06-20
CN1218397C true CN1218397C (zh) 2005-09-07

Family

ID=22581341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN001288911A Expired - Lifetime CN1218397C (zh) 1999-10-25 2000-09-28 用于消除浮体效应的soi半导体集成电路及其制造方法

Country Status (7)

Country Link
US (2) US6498370B1 (zh)
JP (1) JP2001168337A (zh)
KR (1) KR100343288B1 (zh)
CN (1) CN1218397C (zh)
FR (1) FR2800908B1 (zh)
GB (1) GB2360874B (zh)
TW (1) TW463319B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374554B1 (ko) * 2000-09-22 2003-03-04 주식회사 하이닉스반도체 에스오아이 소자의 반도체 몸체-기판 접촉 구조 및 그제조방법
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6620656B2 (en) 2001-12-19 2003-09-16 Motorola, Inc. Method of forming body-tied silicon on insulator semiconductor device
KR100487521B1 (ko) 2002-03-19 2005-05-03 삼성전자주식회사 부동체 효과를 제거하는 스태틱 랜덤 억세스 메모리 셀 및그 제조방법
US6777708B1 (en) * 2003-01-15 2004-08-17 Advanced Micro Devices, Inc. Apparatus and methods for determining floating body effects in SOI devices
US6774395B1 (en) * 2003-01-15 2004-08-10 Advanced Micro Devices, Inc. Apparatus and methods for characterizing floating body effects in SOI devices
KR100485910B1 (ko) * 2003-06-20 2005-04-29 삼성전자주식회사 고내압 모스 트랜지스터 및 그 제조 방법
KR100501706B1 (ko) * 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
JP2005150403A (ja) 2003-11-14 2005-06-09 Fujitsu Ltd 半導体装置の製造方法
US7045873B2 (en) * 2003-12-08 2006-05-16 International Business Machines Corporation Dynamic threshold voltage MOSFET on SOI
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
KR100612418B1 (ko) * 2004-09-24 2006-08-16 삼성전자주식회사 자기정렬 바디를 갖는 반도체 소자 및 그 제조방법
JP2006319164A (ja) * 2005-05-13 2006-11-24 Renesas Technology Corp 半導体装置の製造方法
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7732287B2 (en) * 2006-05-02 2010-06-08 Honeywell International Inc. Method of forming a body-tie
US7625787B2 (en) * 2007-08-31 2009-12-01 Sharp Laboratories Of America, Inc. Thin silicon-on-insulator high voltage transistor with body ground
CN100561752C (zh) * 2007-10-23 2009-11-18 北京大学 一种准双栅mos晶体管的制备方法
JP5417346B2 (ja) 2008-02-28 2014-02-12 ペレグリン セミコンダクター コーポレーション 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置
US7964897B2 (en) 2008-07-22 2011-06-21 Honeywell International Inc. Direct contact to area efficient body tie process flow
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
TWI619235B (zh) * 2009-07-15 2018-03-21 高通公司 具背側散熱能力之絕緣體上半導體結構
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
TWI515878B (zh) 2009-07-15 2016-01-01 西拉娜半導體美國股份有限公司 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法
US9034732B2 (en) * 2009-07-15 2015-05-19 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with back side support layer
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
US8445961B2 (en) * 2010-09-20 2013-05-21 International Business Machines Corporation Measuring floating body voltage in silicon-on-insulator (SOI) metal-oxide-semiconductor-field-effect-transistor (MOSFET)
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
CN114122141A (zh) * 2016-03-23 2022-03-01 派赛公司 半导体结构和用于向共源共栅晶体管提供本体连结的方法
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
EP3654385A4 (en) * 2017-08-07 2020-11-18 TowerJazz Panasonic Semiconductor Co., Ltd. SEMICONDUCTOR COMPONENT
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346346A (ja) * 1989-07-14 1991-02-27 Hitachi Ltd 半導体集積回路装置
JPH023256A (ja) * 1988-06-20 1990-01-08 Toshiba Corp 半導体装置の製造方法
JPH03250665A (ja) * 1990-02-27 1991-11-08 Mitsubishi Electric Corp 半導体装置
US5405795A (en) * 1994-06-29 1995-04-11 International Business Machines Corporation Method of forming a SOI transistor having a self-aligned body contact
DE4441901C2 (de) * 1994-11-24 1998-07-02 Siemens Ag MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
JPH10150204A (ja) * 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JP3441330B2 (ja) * 1997-02-28 2003-09-02 株式会社東芝 半導体装置及びその製造方法
JPH10294464A (ja) * 1997-04-17 1998-11-04 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
JPH1154758A (ja) * 1997-08-01 1999-02-26 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3337953B2 (ja) * 1997-09-05 2002-10-28 シャープ株式会社 Ｓｏｉ・ｍｏｓｆｅｔ及びその製造方法
JP3447927B2 (ja) * 1997-09-19 2003-09-16 株式会社東芝 半導体装置およびその製造方法
JPH11195702A (ja) * 1997-12-29 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
US5811855A (en) * 1997-12-29 1998-09-22 United Technologies Corporation SOI combination body tie
JPH11233785A (ja) * 1998-02-17 1999-08-27 Oki Electric Ind Co Ltd Ｓｏｉｍｏｓｆｅｔおよびその製造方法
JPH11238886A (ja) * 1998-02-19 1999-08-31 Toshiba Corp 半導体装置およびその製造方法
US6387739B1 (en) * 1998-08-07 2002-05-14 International Business Machines Corporation Method and improved SOI body contact structure for transistors
TW469596B (en) * 2000-04-19 2001-12-21 Winbond Electronics Corp Structure of SOI having substrate contact
JP4614522B2 (ja) * 2000-10-25 2011-01-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6414355B1 (en) * 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness

Also Published As

Publication number Publication date
US20030057455A1 (en) 2003-03-27
US6498370B1 (en) 2002-12-24
TW463319B (en) 2001-11-11
KR100343288B1 (ko) 2002-07-15
US6706569B2 (en) 2004-03-16
GB2360874A (en) 2001-10-03
GB2360874B (en) 2002-07-03
FR2800908A1 (fr) 2001-05-11
JP2001168337A (ja) 2001-06-22
FR2800908B1 (fr) 2003-09-26
KR20010039843A (ko) 2001-05-15
GB0022211D0 (en) 2000-10-25
CN1300102A (zh) 2001-06-20

Similar Documents

Publication Publication Date Title
CN1218397C (zh) 用于消除浮体效应的soi半导体集成电路及其制造方法
US6521959B2 (en) SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
KR100189966B1 (ko) 소이 구조의 모스 트랜지스터 및 그 제조방법
US7541642B2 (en) Semiconductor device with a gate electrode including a pair of polysilicon layers
EP2491592B1 (en) Split gate field effect transistor
US20180151569A1 (en) Integrated Circuit Having a Vertical Power MOS Transistor
JP4213395B2 (ja) Ｓｏｉ型半導体装置及びその形成方法
US11515303B2 (en) Shielded gate trench MOSFET with ESD diode manufactured using two poly-silicon layers process
US20050215014A1 (en) Complementary metal oxide semiconductor (CMOS) transistors having three-dimensional channel regions and methods of forming same
CN1790742A (zh) 具有内部隔片结构的金属镶嵌栅极场效应晶体管
JP2009065120A (ja) スプリット仕事関数ゲートを含むｍｏｓｆｅｔを有する集積回路
CN1797762A (zh) 半导体晶片的半导体结构及其形成方法
JP4708522B2 (ja) 半導体装置
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
CN101304042A (zh) 半导体器件及其制造方法
CN1294646C (zh) 晶体管的制造方法
JP2000196069A (ja) 絶縁ゲ―ト型電界効果トランジスタ、半導体ボディ、電界効果トランジスタを作成する方法、および半導体ボディを作成する方法
JP2002111009A (ja) Ｓｏｉ素子の基板構造及びその製造方法
US7382030B1 (en) Integrated metal shield for a field effect transistor
JP2004193535A (ja) 半導体装置およびその製造方法
KR102396533B1 (ko) 반도체 장치 및 그 제조 방법
CN107768431B (zh) 分立双方筒形栅内嵌u形沟道晶体管及其制造方法
JP2009176953A (ja) 半導体装置
KR102544806B1 (ko) 트랜지스터 구조 및 관련 인버터
JP2006501644A (ja) 横型絶縁ゲートバイポーラｐｍｏｓ装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050907

CX01 Expiry of patent term