FR2796757A1 - Procede de fabrication de substrat soi et dispositif a semiconducteur - Google Patents
Procede de fabrication de substrat soi et dispositif a semiconducteur Download PDFInfo
- Publication number
- FR2796757A1 FR2796757A1 FR0009313A FR0009313A FR2796757A1 FR 2796757 A1 FR2796757 A1 FR 2796757A1 FR 0009313 A FR0009313 A FR 0009313A FR 0009313 A FR0009313 A FR 0009313A FR 2796757 A1 FR2796757 A1 FR 2796757A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- monocrystalline
- germanium
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 138
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 75
- 239000010703 silicon Substances 0.000 title claims abstract description 75
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 title claims description 151
- 238000004519 manufacturing process Methods 0.000 title claims description 95
- 239000012212 insulator Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 311
- 239000010408 film Substances 0.000 description 88
- 230000005669 field effect Effects 0.000 description 82
- 239000004020 conductor Substances 0.000 description 35
- 238000009792 diffusion process Methods 0.000 description 34
- 238000001514 detection method Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 16
- 229910021332 silicide Inorganic materials 0.000 description 15
- 238000009413 insulation Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 13
- 239000000243 solution Substances 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229910021426 porous silicon Inorganic materials 0.000 description 11
- 238000003860 storage Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Un procédé de fabrication d'un substrat SOI comprend les étapes suivantes on forme une couche monocristalline de silicium-germanium (3) et une couche monocristalline de silicium (4) par épitaxie sur une surface principale d'une tranche d'assemblage. On oxyde la surface de la tranche pour former une couche d'oxyde de silicium (5). On assemble ensuite une tranche de base (2) à la tranche d'assemblage. On chauffe les deux tranches pour renforcer l'adhérence entre elles, après quoi on enlève la tranche d'assemblage (1) par attaque par plasma en utilisant la couche de silicium-germanium à titre d'élément d'arrêt d'attaque. Ensuite, on polit la couche monocristalline de silicium-germanium pour lui donner une épaisseur appropriée pour la formation d'un dispositif.
Description
PROCEDE <U>DE FABRICATION DE SUBSTRAT SOI</U> <U>ET DISPOSITIF A SEMICONDUCTEUR</U> La présente invention concerne un procédé de fabrication d'un substrat en silicium (qu'on appelle dans toute la description un substrat SOI ("Silicon On Insulator", c'est-à-dire silicium sur isolant)) comprenant une couche d'oxyde de silicium enterrée immédiatement au-dessous d'une pellicule mince de silicium remplissant la fonction d'une couche ac tive.
Lorsqu'on forme un dispositif sur le substrat SOI ayant à l'inté rieur la couche d'oxyde de silicium enterrée, comme décrit ci-dessus, le dispositif peut être isolé du substrat de façon fiable. Par conséquent, un courant de fuite entre éléments est réduit et il est possible de former un dispositif ayant d'excellentes performances (courant d'attaque, vitesse de réponse, etc.). En outre, une région d'isolation entre éléments telle qu'une tranchée peut ne pas être formée de façon profonde et il est pos sible d'éviter qu'elle s'étale transversalement, pour parvenir à un perfec tionnement supplémentaire. De ce fait, le substrat SOI est appliqué par exemple à un dispositif de haute fréquence utilisé dans la bande des gi gahertz, un microprocesseur rapide ou un élément à faible consommation de puissance.
On peut fabriquer un tel substrat SOI par divers procédés tels qu'un procédé SOS (silicium sur saphir), ou un procédé SIMOX ("separation by implanted oxygen", ou séparation par oxygène implanté). On envisage maintenant un procédé d'assemblage pour fabriquer un substrat SOI en assemblant l'une à l'autre une tranche d'assemblage ayant une partie de couche d'oxyde de silicium enterrée, et une tranche de base remplissant la fonction d'un substrat de support.
On décrira en se référant à la figure 26 un procédé classique de fabrication d'un substrat SOI employant le procédé d'assemblage. Premièrement, on immerge dans une solution d'ionisation une tranche d'assemblage 1 consistant en un monocristal de silicium. On applique un champ électrique entre la tranche d'assemblage et la solution d'ionisation pour ioniser des atomes de silicium présents sur les surfaces principales de la tranche d'assemblage 1, et pour dissoudre cette dernière dans la solution d'ionisation (en effectuant ce qu'on appelle l'anodisation). A ce moment, la dissolution progresse de manière hétérogène sur l'une des surfaces principales de la tranche d'assemblage 1, et une couche de sili cium poreuse (une couche de silicium ayant de nombreux petits sillons ou cavités répartis dans le cristal) 15 est formée sur cette surface princi pale. Ensuite, on forme une couche monocristalline de silicium 4 sur une surface de la couche de silicium poreuse 15, par épitaxie. On oxyde la totalité de la surface de la tranche d'assemblage 1 pour former une couche d'oxyde de silicium 5. Ensuite, on assemble une tranche de base 2, consistant en un monocristal de silicium, à la surface principale de la tranche d'assemblage 1 comportant la couche de silicium poreuse 15. La tranche d'assemblage 1 et la tranche de base 2 assemblées l'une à l'au tre sont chauffées à une température d'au moins 900 C, par exemple, pour renforcer le degré d'adhérence entre elles.
La tranche d'assemblage 1 est enlevée par polissage de la surface principale opposée à celle comportant la couche de silicium po reuse 15, qui remplit la fonction d'un élément d'arrêt, et ensuite la cou che de silicium poreuse 15 est enlevée en immergeant la tranche de base 2, qui est en contact intime avec la structure multicouche comprenant la couche de silicium poreuse 15, la couche monocristalline de silicium 4 et la couche d'oxyde de silicium 5, dans une solution consistant en un mé lange d'une solution d'acide fluorhydrique et de peroxyde d'hydrogène à l'état aqueux.
On obtient ainsi un substrat SOI ayant la couche d'oxyde de silicium 5 à titre de couche d'oxyde de silicium enterrée.
Comme décrit ci-dessus, la couche de silicium poreuse 15 est employée à titre d'élément d'arrêt lorsqu'on enlève la couche d'assem blage 1 dans le procédé d'assemblage classique. Ceci vient du fait que la couche de silicium poreuse 15 présente une sélectivité par rapport au silicium monocristallin dans le polissage, à cause de son état cristallin grossier.
Cependant, l'état cristallin de la couche de silicium poreuse 15 est désavantageusement irrégulier. Par conséquent, lorsque la couche monocristalline de silicium 4 est formée sur la surface de la couche de silicium poreuse 15, elle donne lieu aisément à des défauts de cristal. De tels défauts de cristal dans la couche monocristalline de silicium 4 peu vent influencer l'état cristallin de la couche d'oxyde de silicium 5 qui est formée à la suite de la couche monocristalline de silicium 4, ce qui con duit à nouveau à la génération d'un courant de fuite entre les éléments.
En outre, la couche de silicium poreuse 15 remplissant simple ment la fonction d'un élément d'arrêt d'attaque doit être enlevée après l'étape d'assemblage. La couche de silicium poreuse 15 ne peut pas être employée à titre de couche (qu'on appelle ci-après une couche de forma tion de dispositif) pour former le dispositif sur la surface du substrat SOI, à cause de son état cristallin inférieur. Cependant, ceci est inefficace lorsqu'on considère l'utilisation effective de la matière première.
Selon un premier aspect de la présente invention, un procédé de fabrication d'un substrat SOI comprend des étapes (a) à (f) qui sont les suivantes : (a) on forme une couche monocristalline de silicium- germanium sur une surface principale d'une tranche d'assemblage con sistant en un monocristal de silicium, (b) on forme une couche monocris- taliine de silicium sur une surface de la couche monocristalline de sili- cium-germanium, (c) on oxyde une surface de la couche monocristalline de silicium, (d) on assemble une tranche de base consistant en un mono- cristal de silicium, à la surface oxydée de la couche monocristalline de silicium, (e) on chauffe la tranche d'assemblage et la tranche de base pour renforcer le degré d'adhérence entre elles, et (f) on enlève la tran che d'assemblage.
Dans le procédé de fabrication d'un substrat SOI conforme au premier aspect, la couche monocristalline de silicium-germanium pré sentant une faible irrégularité dans son état cristallin et ayant une sélec tivité pour le monocristal de silicium formant la couche d'assemblage, oc casionne difficilement des défauts cristallins dans la couche monocristal- line de silicium et permet de façon fiable l'enlèvement de la tranche d'as semblage. En outre, la couche monocristalline de silicium-germanium peut être employée à titre de couche de formation de dispositif sur le substrat SOI.
Selon un second aspect de la présente invention, le procédé de fabrication d'un substrat SOI conforme au premier aspect comprend en outre une étape (g) consistant à réduire jusqu'à une valeur déterminée l'épaisseur de la couche monocristalline de silicium-germanium, à la suite de l'étape (f).
Dans le procédé de fabrication d'un substrat SOI conforme au second aspect, l'épaisseur de la couche monocristalline de silicium- germanium peut être fixée à un niveau approprié pour remplir la fonction d'une couche de formation de dispositif. Selon une variante, la couche monocristalline de silicium-germanium peut être complètement enlevée pour la fabrication d'un substrat SOI général, comprenant seulement une couche d'oxyde de silicium enterrée et une couche de silicium sur la tranche de base.
Selon un troisième aspect de la présente invention, une partie de la tranche d'assemblage en contact avec la couche monocristalline de silicium-germanium est enlevée par polissage chimio-mécanique ou par attaque par voie humide à l'étape (f), et la couche monocristalline de sili- cium-germanium est enlevée par attaque par voie humide à l'étape (g).
Dans le procédé de fabrication d'un substrat SOI conforme au troisième aspect, on n'utilise pas une attaque par plasma, mais un polis sage chimio-mécanique ou une attaque par voie humide, pour achever l'enlèvement de la tranche d'assemblage, grâce à quoi la couche mono- cristalline de silicium-germanium a une faible possibilité d'occasionner des défauts cristallins. En outre, la couche monocristalline de silicium- germanium est enlevée par attaque par voie humide, grâce à quoi la cou che monocristalline de silicium-germanium et la couche monocristalline de silicium ont une faible possibilité d'occasionner des défauts cristallins.
Selon un quatrième aspect de la présente invention, le procédé de fabrication d'un substrat SOI conforme au premier aspect comprend en outre des étapes (g) à (i) qui sont les suivantes : (g) on forme une couche de masque sur la couche monocristalline de silicium-germanium après l'étape (f), (h) on définit un motif dans la couche de masque par photolithographie, et (i) on enlève une partie de la couche monocristal- line de silicium-germanium qui n'est pas recouverte par la couche de masque, en employant à titre de masque la couche de masque dans laquelle on a défini un motif.
Dans le procédé de fabrication d'un substrat SOI conforme au quatrième aspect de la présente invention, la couche monocristalline de silicium-germanium peut être soumise à une opération de définition de motif arbitraire pour remplir la fonction d'une couche de formation de dis positif.
Selon un cinquième aspect de la présente invention, le procédé de fabrication d'un substrat SOI conforme au quatrième aspect comprend en outre une étape (j) consistant à oxyder la partie de la couche mono- cristalline de silicium-germanium qui n'est pas recouverte par le masque après l'étape (h), avant l'étape (i), pour enlever la partie oxydée de la couche monocristalline de silicium-germanium par attaque par voie hu mide à l'étape (i).
Dans le procédé de fabrication d'un substrat SOI conforme au cinquième aspect, la partie oxydée de la couche monocristalline de sili- cium-germanium est enlevée non pas par attaque par plasma, mais par attaque par voie humide lorsque la couche monocristalline de silicium- germanium est soumise à une opération de définition de motif arbitraire pour remplir la fonction d'une couche de formation de dispositif, grâce à quoi la couche monocristalline de silicium-germanium et la couche mono- cristalline de silicium ont une faible possibilité d'occasionner des défauts cristallins.
Selon un sixième aspect de la présente invention, la couche de masque a une structure multicouche obtenue en formant une pellicule de nitrure de silicium sur la surface supérieure d'une pellicule d'oxyde de silicium, et une pellicule de matière de réserve photosensible est formée sur une surface de la structure multicouche et un motif est défini dans la pellicule de matière de réserve photosensible par photolithographie, pour définir un motif dans la couche de masque en enlevant une partie de la structure multicouche qui n'est pas recouverte par la pellicule de matière de réserve photosensible, en employant la pellicule de matière de ré- serve photosensible à titre de masque à l'étape (h).
Dans le procédé de fabrication d'un substrat SOI conforme au sixième aspect, la pellicule de nitrure de silicium remplit la fonction d'une pellicule anti-oxydation dans une onzième étape ultérieure, tandis que la pellicule d'oxyde de silicium empêche l'azote contenu dans la pellicule de nitrure de silicium de pénétrer dans la surface de la tranche.
Selon un septième aspect de la présente invention, la couche monocristalline de silicium-germanium est employée à titre de couche de formation de dispositif.
Dans le procédé de fabrication d'un substrat SOI conforme au septième aspect, l'état cristallin de la couche monocristalline de silicium- germanium est excellent au point de permettre la fabrication d'un dispo sitif ayant une excellente tension de claquage. En outre, la mobilité de trous dans la couche monocristalline de silicium-germanium est supé rieure à celle dans le silicium, et par conséquent la vitesse de fonction nement du dispositif peut être augmentée.
Selon un huitième aspect de la présente invention, la couche de formation de dispositif est employée à titre de canal et de région de source/drain d'un transistor à effet de champ MOS.
Dans le procédé de fabrication d'un substrat SOI conforme au huitième aspect, l'état cristallin de la couche monocristalline de silicium- germanium est excellent au point de permettre de fabriquer un transistor à effet de champ MOS ayant une excellente tension de claquage. En ou tre, la mobilité de trous est plus élevée que dans le silicium, et par con séquent la vitesse de fonctionnement d'un transistor à effet de champ MOS à canal P peut être augmentée.
Selon un neuvième aspect de la présente invention, une partie de la couche monocristalline de silicium mise à nu par l'enlèvement de la couche monocristalline de silicium-germanium est employée à titre de ca nal et de région de source/drain, comme dans un transistor à effet de champ MOS à canal N inclus dans le transistor à effet de champ MOS.
Dans le procédé de fabrication d'un substrat SOI conforme au neuvième aspect, la couche monocristalline de silicium est employée pour le canal, grâce à quoi la vitesse de fonctionnement du transistor à effet de champ MOS à canal N est plus élevée que dans le cas où on uti- lise pour le canal la couche monocristalline de silicium-germanium.
Selon un dixième aspect de la présente invention, la couche de formation de dispositif est une partie de détection infrarouge d'un détec teur infrarouge.
Dans le procédé de fabrication d'un substrat SOI conforme au dixième aspect, l'état cristallin de la couche monocristalline de silicium- germanium est excellent au point de permettre la fabrication d'un détec teur infrarouge ayant une excellente sensibilité de détection.
Selon un onzième aspect de la présente invention, une autre couche monocristalline de silicium est en outre formée sur la surface su périeure de la couche monocristalline de silicium-germanium, la couche de formation de dispositif est une couche de base d'un transistor bipo laire à hétérojonction, une couche parmi la couche monocristalline de si licium formée sur la surface supérieure de la couche monocristalline de silicium-germanium, et la couche monocristalline de silicium présente sur la surface inférieure de la couche monocristalline de silicium-germanium, est une couche de collecteur du transistor bipolaire à hétérojonction, et l'autre est une couche d'émetteur du transistor bipolaire à hétérojonction.
Dans le procédé de fabrication d'un substrat SOI conforme au onzième aspect, l'état cristallin de la couche monocristalline de silicium- germanium est excellent au point de permettre la fabrication d'une hété- rojonction ayant un petit nombre d'états d'interface. En outre, l'état cris tallin de la couche monocristalline de silicium-germanium est excellent au point de permettre la fabrication d'un transistor bipolaire à hétérojonction ayant une excellente tension de claquage. De plus, la mobilité de trous dans la couche monocristalline de silicium-germanium est plus élevée que dans le silicium, et par conséquent la vitesse de fonctionnement d'un transistor bipolaire à hétérojonction PNP peut être augmentée.
Selon un douzième aspect de la présente invention, un procédé de fabrication d'un substrat SOI comprend des étapes (a) à (c) qui sont les suivantes : (a) on forme une couche de masque sur une surface d'un substrat S01 comprenant une tranche de base consistant en un mono- cristal de silicium, une pellicule d'oxyde de silicium formée sur une sur face de la tranche de base, une couche monocristalline de silicium for mée sur une surface de la pellicule d'oxyde de silicium et une couche monocristalline de silicium-germanium formée sur une surface de la cou che monocristalline de silicium, (b) on définit un motif dans la couche de masque par photolithographie, et (c) on enlève une partie de la couche monocristalline de silicium-germanium qui n'est pas recouverte par la couche de masque, en employant à titre de masque la couche de masque dans laquelle on a défini un motif.
Dans le procédé de fabrication d'un substrat SOI conforme au douzième aspect, on peut obtenir un effet similaire à celui qu'on obtient dans le procédé de fabrication d'un substrat SOI conforme au quatrième aspect.
Selon un treizième aspect de la présente invention, le procédé de fabrication d'un substrat SOI conforme au douzième aspect comprend en outre une étape (d) consistant à oxyder la partie de la couche mono- cristalline de silicium-germanium qui n'est pas recouverte par la couche de masque après l'étape (b), préalablement à l'étape (c), pour enlever la partie oxydée de la couche monocristalline de silicium-germanium par attaque par voie humide à l'étape (c).
Dans le procédé de fabrication d'un substrat SOI conforme au treizième aspect, on peut obtenir un effet similaire à celui qu'on obtient dans le procédé de fabrication d'un substrat SOI conforme au cinquième aspect.
Selon un quatorzième aspect de la présente invention, la cou che de masque a une structure multicouche obtenue en formant une pel licule de nitrure de silicium sur la surface supérieure d'une pellicule d'oxyde de silicium, une pellicule de matière de réserve photosensible est formée sur une surface de la structure multicouche, et on définit un motif dans la pellicule de matière de réserve photosensible, par photolithogra phie, pour définir un motif dans la couche de masque en enlevant une partie de la structure multicouche qui n'est pas recouverte par la pellicule de matière de réserve photosensible, en utilisant la pellicule de matière de réserve photosensible à titre de masque à l'étape (b).
Dans le procédé de fabrication d'un substrat SOI conforme au quatorzième aspect, on peut obtenir un effet similaire à celui qu'on ob tient dans le procédé de fabrication d'un substrat SOI conforme au sixième aspect. Selon un quinzième aspect de la présente invention, la couche monocristalline de silicium-germanium est employée à titre de couche de formation de dispositif.
Dans le procédé de fabrication d'un substrat SOI conforme au quinzième aspect, l'état cristallin de la couche monocristalline de sili- cium-germanium est excellent au point de permettre la fabrication d'un dispositif ayant une excellente tension de claquage. En outre, la mobilité de trous dans la couche monocristalline de silicium-germanium est plus élevée que dans le silicium, et par conséquent la vitesse de fonctionne ment du dispositif peut être améliorée.
Selon un seizième aspect de la présente invention, la couche de formation de dispositif est employée à titre de canal et de région de source/drain d'un transistor à effet de champ MOS.
Dans le procédé de fabrication d'un substrat SOI conforme au seizième aspect, l'état cristallin de la couche monocristalline de silicium- germanium est excellent au point de permettre la fabrication d'un tran sistor à effet de champ MOS ayant une excellente tension de claquage. En outre, la mobilité de trous est plus élevée que dans le silicium, et par conséquent la vitesse de fonctionnement d'un transistor à effet de champ MOS à canal P peut être augmentée.
Selon un dix-septième aspect de la présente invention, une partie de la couche monocristalline de silicium qui est mise à nu par l'enlèvement de la couche monocristalline de silicium-germanium, est employée à titre de canal et de région de source/drain pour un transistor à effet de champ MOS à canal N qui est inclus dans le transistor à effet de champ MOS.
Dans le procédé de fabrication d'un substrat SOI conforme au dix-septième aspect, la couche monocristalline de silicium est employée pour le canal, grâce à quoi la vitesse de fonctionnement du transistor à effet de champ MOS à canal N est plus élevée que dans le cas où on uti lise pour le canal la couche monocristalline de silicium-germanium.
Selon un dix-huitième aspect de la présente invention, la cou che de formation de dispositif est une partie de détection infrarouge d'un détecteur infrarouge.
Dans le procédé de fabrication d'un substrat SOI conforme au dix-huitième aspect, l'état cristallin de la couche monocristalline de sili- cium-germanium est excellent au point de permettre la fabrication d'un détecteur infrarouge ayant une excellente sensibilité de détection.
Selon un dix-neuvième aspect de la présente invention, une autre couche monocristalline de silicium est en outre formée sur la sur face supérieure de la couche monocristalline de silicium-germanium, la couche de formation de dispositif est une couche de base d'un transistor bipolaire à hétérojonction, et une couche parmi la couche monocristalline de silicium formée sur la surface supérieure de la couche monocristalline de silicium-germanium, et la couche monocristalline de silicium présente sur la surface inférieure de la couche monocristalline de silicium- germanium, est une couche de collecteur du transistor bipolaire à hété- rojonction, et l'autre est une couche d'émetteur du transistor bipolaire à hétérojonction.
Dans le procédé de fabrication d'un substrat SOI conforme au dix-neuvième aspect, l'état cristallin de la couche monocristalline de sili- cium-germanium est excellent au point de permettre la formation d'une hétérojonction ayant un petit nombre d'états d'interface. En outre, l'état cristallin de la couche monocristalline de silicium-germanium est excel lent au point de permettre la fabrication d'un transistor bipolaire à hété- rojonction ayant une excellente tension de claquage. De plus, la mobilité de trous dans la couche monocristalline de silicium-germanium est plus élevée que dans le silicium, et par conséquent la vitesse de fonctionne ment d'un transistor bipolaire à hétérojonction PNP peut être augmentée.
Un but de la présente invention est d'offrir un procédé de fabri cation d'un substrat SOI par assemblage, qui peut employer une couche présentant une faible irrégularité dans son état cristallin, à titre d'élément d'arrêt ayant une sélectivité pour le silicium monocristallin, et qui peut utiliser effectivement l'élément d'arrêt à titre de couche de formation de dispositif.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels La figure 1 est une coupe montrant un substrat SOI fabriqué par un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 1 de la présente invention; La figure 2 montre des coupes illustrant des étapes du procédé de fabrication d'un substrat SOI conforme au mode de réalisation n 1 de la présente invention; La figure 3 montre des coupes illustrant des étapes d'un procé dé de fabrication d'un substrat SOI conforme à un mode de réalisation n 2 de la présente invention; Les figures 4 à 7 sont des coupes montrant des stades respec tifs d'un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 3 de la présente invention; Les figures 8 à 12 sont des coupes montrant des stades res pectifs d'un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 4 de la présente invention; La figure 13 est une coupe montrant une partie de cellule de mémoire d'un élément de mémoire vive dynamique, ou DRAM, formé par un procédé de fabrication d'un substrat SOI conforme à un mode de réa lisation n 5 de la présente invention; La figure 14 est une coupe montrant un transistor à effet de champ CMOS formé par un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 6 de la présente invention; La figure 15 est une coupe montrant un détecteur infrarouge formé par un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 7 de la présente invention; La figure 16 est une vue en plan de dessus du détecteur infra rouge formé par le procédé de fabrication d'un substrat SOI conforme au mode de réalisation n 7 de la présente invention; La figure 17 est une coupe montrant un transistor à effet de champ CMOS formé par un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 8 de la présente invention; La figure 18 est une coupe montrant un détecteur infrarouge et un transistor à effet de champ MOS à canal N formés par un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 9 de la présente invention; La figure 19 est une coupe montrant un transistor bipolaire à hétérojonction et un transistor à effet de champ MOS à canal N formés par un procédé de fabrication d'un substrat SOI conforme à un mode de réalisation n 10 de la présente invention; Les figures 20 à 25 sont des coupes montrant des stades res pectifs du procédé de fabrication d'un substrat SOI conforme au mode de réalisation n 10 de la présente invention; et La figure 26 montre des coupes illustrant des étapes d'un pro cédé de fabrication classique d'un substrat SOI.
Mode de réalisation n 1 Un mode de réalisation n 1 de la présente invention porte sur un procédé de fabrication d'un substrat SOI par assemblage, employant une couche monocristalline de silicium-germanium à titre d'élément d'ar rêt.
La figure 1 montre un substrat SOI fabriqué par le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation. En se référant à la figure 1, on note que le substrat SOI comprend une tranche de base 2 d'un monocristal de silicium ayant une résistivité d'environ 0,01 à 100 000 Ç2-cm, une couche d'oxyde de silicium 5 formée sur la surface de la couche de base 2, une couche monocristalline de silicium 4 ayant une résistivité d'environ 1 à 100 n-cm, formée sur la surface de la couche d'oxyde de silicium 5, et une couche monocristalline de silicium- germanium 3 ayant une résistivité d'environ 0,001 à 0,1 n-cm, formée sur la surface de la couche monocristalline de silicium 4. Les épaisseurs de la couche d'oxyde de silicium 5, de la couche monocristalline de silicium 4 et de la couche monocristalline de silicium-germanium 3 sont par exemple respectivement de 500 à 10 000 nm, 20 à 500 nm et 5 à 50 nm.
On va maintenant décrire en se référant à la figure 2 le procédé de fabrication du substrat SOI représenté sur la figure 1. Premièrement, on prépare une tranche d'assemblage 1 consistant en un monocristal de silicium découpé de façon à avoir une épaisseur d'environ 500 à 1000 Nm. On forme la couche monocristalline de silicium-germanium 3 sur la surface principale de la tranche d'assemblage 1, par épitaxie.
Ensuite, on forme la couche monocristalline de silicium 4 sur la surface de la couche monocristalline de silicium-germanium 3, par épi- taxie. Parmi les surfaces de la tranche d'assemblage 1, on oxyde au moins la surface de la couche monocristalline de silicium-germanium 3 pour former la couche d'oxyde de silicium 5 (à titre d'exemple, on oxyde toutes les surfaces de la tranche d'assemblage 1, comme représenté sur la figure 2). Ensuite, la tranche de base 2 consistant en un monocristal de silicium découpé à une épaisseur d'environ 500 à 1000 Nm, de façon similaire à la tranche d'assemblage 1, est assemblée à la surface princi pale de la tranche d'assemblage 1 sur laquelle est formée la couche mo- nocristalline de silicium-germanium 3. La tranche d'assemblage 1 et la tranche de base 2 assemblées l'une à l'autre sont chauffées à une tem pérature qui est par exemple d'au moins 900 C, pour renforcer l'adhé rence entre elles.
On enlève la tranche d'assemblage 1, en effectuant par exem ple une attaque par plasma avec un gaz consistant en chlore, de la sur face principale opposée à celle sur laquelle est formée la couche mono- cristalline de silicium-germanium 3, pour mettre à nu la couche mono- cristalline de silicium-germanium 3. A ce moment, la couche monocristal- line de silicium-germanium 3 remplit la fonction d'un élément d'arrêt pour la tranche d'assemblage 1.
Ensuite, on polit par polissage chimio-mécanique la couche mo- nocristalline de silicium-germanium 3, pour lui donner une épaisseur dé terminée.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, la couche monocristalline de silicium-germanium 3 présente une faible irrégularité dans son état cristallin, et elle a une sé lectivité pour le monocristal de silicium formant la tranche d'assemblage 1, grâce à quoi la couche monocristalline de silicium 4 produit difficile ment des défauts cristallins et la tranche d'assemblage 1 peut être enle vée de façon fiable.
En outre, le silicium-germanium a une mobilité des trous qui est plus élevée que celle du silicium (la mobilité peut être environ le double de celle dans le silicium), et par conséquent la couche monocristalline de silicium-germanium 3 peut être employée à titre de couche de formation de dispositif sur le substrat SOI.
De plus, la couche monocristalline de silicium-germanium 3 po lie par le polissage chimio-mécanique peut être amenée à une épaisseur appropriée pour constituer une couche de formation de dispositif. Mode de réalisation n 2 La figure 3 illustre un mode de réalisation n 2 de la présente invention portant sur une modification du procédé de fabrication d'un substrat SOI conforme au mode de réalisation n 1. Dans ce mode de réalisation également, on fait croître successivement par épitaxie une couche monocristalline de silicium-germanium 3 et une couche mono- cristalline de silicium 4, sur la surface principale d'une tranche d'assem blage 1 consistant en un monocristal de silicium. On forme également une couche d'oxyde de silicium 5. Ensuite, on assemble à la tranche d'assemblage 1 une tranche de base consistant en un monocristal de sili cium, et on renforce l'adhérence entre les deux par un traitement thermi que, de façon similaire au mode de réalisation n 1, comme représenté sur la figure 3.
Ensuite, on enlève la tranche d'assemblage 1 en effectuant une attaque par plasma avec un gaz consistant en chlore, par exemple, à partir de la surface principale opposée à celle sur laquelle est formée la couche monocristalline de silicium-germanium 3. Cependant, dans cette attaque par plasma, on règle le temps d'attaque de façon à ne pas enle ver complètement la tranche d'assemblage 1, mais à laisser celle-ci dans une certaine mesure. On enlève par polissage chimio-mécanique la partie restante de la tranche d'assemblage 1, c'est-à-dire la partie en contact avec la couche monocristalline de silicium-germanium 3. A ce moment, la couche monocristalline de silicium-germanium 3 remplit la fonction d'un élément d'arrêt pour la tranche d'assemblage 1. La tranche d'assemblage 1 n'est pas enlevée par attaque par plasma, afin de ne pas endommager par le plasma la couche monocristalline de silicium-germanium 3. II est préférable d'éviter un tel endommagement occasionné par le plasma, qui peut occasionner des défauts cristallins dans la couche monocristalline de silicium-germanium 3, ainsi que dans la couche monocristalline de si licium 4. Selon une variante, on peut enlever la partie restante de la cou che d'assemblage 1 par attaque par voie humide, par exemple avec une solution d'acide fluorhydrique.
En outre, on peut enlever la tranche d'assemblage 1 non par attaque par plasma et polissage chimio-mécanique, mais par attaque par voie humide depuis le début.
Ensuite, la tranche de base 2 sur laquelle adhère la structure multicouche formée par la couche monocristalline de silicium-germanium 3, la couche monocristalline de silicium 4 et la couche d'oxyde de silicium 5, est immergée dans une solution consistant en un mélange d'une solu tion d'acide fluorhydrique, d'une solution d'acide nitrique et d'une solu tion d'acide acétique, pour enlever ainsi complètement, par attaque par voie humide, la couche monocristalline de silicium-germanium 3 à nu. Dans cette attaque par voie humide, la couche monocristalline de silicium 4 remplit la fonction d'un élément d'arrêt. Aucune attaque par plasma n'est employée à cette étape, de façon que la couche monocristalline de silicium 4 ne soit pas endommagée par le plasma et occasionne difficile ment des défauts cristallins.
Il est donc possible d'obtenir un substrat SOI d'une structure générale comprenant seulement une couche d'oxyde de silicium enterrée et une couche de silicium sur une tranche de base, sans couche mono- cristalline de silicium-germanium 3, à la différence de la structure repré sentée sur la figure 1. Dans le substrat SOI obtenu de la manière men tionnée ci-dessus, la couche monocristalline de silicium 4 occasionnant difficilement des défauts cristallins, comme décrit ci-dessus, a un meilleur état cristallin que celle dans le substrat SOI fabriqué conformé ment au procédé classique.
Bien entendu, la couche monocristalline de silicium-germanium 3 peut ne pas être enlevée complètement, mais être laissée partielle ment, par la maîtrise du temps d'attaque pour l'attaque par voie humide. Dans ce cas également, les états cristallins de la couche monocristalline de silicium-germanium 3 et de la couche monocristalline de silicium 4 restent excellents.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'enlèvement de la tranche d'assemblage 1 est achevé non par attaque par plasma, mais par polissage chimio- mécanique ou attaque par voie humide, grâce à quoi la couche mono- cristalline de silicium-germanium 3 a une faible possibilité d'occasionner des défauts cristallins. En outre, la couche monocristalline de silicium- germanium 3 est enlevée par attaque par voie humide, grâce à quoi la couche monocristalline de silicium 4 a également une faible possibilité de défauts cristallins.
Mode de réalisation n 3 Un mode de réalisation n 3 de la présente invention concerne un procédé de fabrication d'un substrat SOI comprenant une étape de définition de motif dans une couche monocristalline de silicium- germanium 3 formée sur un substrat SOI fabriqué par le procédé con forme au mode de réalisation n 1 ou 2.
Les figures 4 à 7 illustrent successivement des stades respec tifs du procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation. La figure 4 montre le substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2, de façon similaire à la figure 1. Une couche de masque 6 de matière de réserve photosensible ou si milaire est formée sur la surface de ce substrat SOI et un motif déterminé est défini dans cette couche par photolithographie (figure 5).
Ensuite, on enlève une partie de la couche monocristalline de silicium-germanium 3 non recouverte par la couche de masque 6, par at taque par plasma avec un gaz consistant en chlore ou en bore, par exemple, à travers la couche de masque 6 dans laquelle on a défini un motif, qui remplit la fonction d'un masque (figure 6). Ensuite, on enlève la couche de masque 6 (figure 7).
Avant de former la couche de masque 6, on peut former une pellicule d'oxyde de silicium et une pellicule de nitrure de silicium sur la surface de la couche monocristalline de silicium-germanium 3, afin de protéger la couche monocristalline de silicium-germanium 3. Dans ce cas, on peut enlever les pellicules protectrices après l'enlèvement de la cou che de masque 6.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, on peut définir un motif de façon arbitraire dans la couche monocristalline de silicium-germanium 3, pour qu'elle remplisse la fonction d'une couche de formation de dispositif.
Le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation est applicable non seulement au substrat SOI fabri qué par le procédé conforme au mode de réalisation n 1 ou 2, mais également à un substrat SOI fabriqué en combinaison avec le procédé classique, par exemple, à condition que le substrat SOI ait la structure représentée sur la figure 1.
Mode de réalisation n 4 Les figures 8 à 12 montrent successivement un procédé de fa brication d'un substrat SOI conforme à un mode de réalisation n 4 de la présente invention, qui est une modification du procédé conforme au mode de réalisation n 3. Premièrement, on prépare un substrat SOI fa briqué par le procédé conforme au mode de réalisation n 1 ou 2, de fa çon similaire au mode de réalisation n 3 (figure 8).
Ensuite, on forme une structure multicouche 7a constituée par une pellicule d'oxyde de silicium et une pellicule de nitrure de silicium, sur la surface du substrat SOI (figure 9). Dans la structure multicouche 7a, la pellicule de nitrure de silicium est formée sur la surface supérieure de la pellicule d'oxyde de silicium. La pellicule de nitrure de silicium rem plit la fonction d'une pellicule anti-oxydation au cours d'une étape ulté rieure, tandis que la pellicule d'oxyde de silicium évite que de l'azote contenu dans la pellicule de nitrure de silicium ne pénètre dans la sur face de la tranche. Cette structure multicouche 7a correspond à la cou che de masque 6 dans le mode de réalisation n 3. On forme une pelli cule de matière de réserve photosensible 7b sur la surface de la struc ture multicouche 7a, et on définit un motif déterminé dans cette pellicule, par photolithographie.
Ensuite, on effectue une attaque par plasma avec un gaz con sistant en fluor, par exemple, à travers la pellicule de matière de réserve photosensible 7b remplissant la fonction d'un masque, pour enlever ainsi une partie de la structure multicouche 7a qui n'est pas recouverte par la pellicule de matière de réserve photosensible 7b (figure 10). On enlève la pellicule de matière de réserve photosensible 7b restante, et on chauffe la tranche dans une atmosphère d'oxygène pour oxyder la couche mono- cristalline de silicium-germanium 3 à nu et pour former une couche mo- nocristalline de silicium-germanium oxydé 3a (figure 11). On oxyde la couche monocristalline de silicium-germanium 3 pour qu'elle ait une sé lectivité pour la pellicule de nitrure de silicium formant la structure multi couche 7a au cours d'une étape d'attaque par voie humide ultérieure.
On enlève la partie oxydée 3a de la couche monocristalline de silicium-germanium 3 par attaque par voie humide avec une solution d'acide fluorhydrique, par exemple, et on enlève la structure multicouche 7a restante par attaque par voie humide avec une solution d'acide phos phorique, par exemple (figure 12). On enlève avec de l'acide phosphori que la pellicule de nitrure de silicium et la pellicule d'oxyde de silicium formant la structure multicouche 7a, pour avoir une faible possibilité d'endommager la couche monocristalline de silicium-germanium 3. Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, la couche monocristalline de silicium-germanium oxydée 3a est enlevée non par attaque par plasma, mais par attaque par voie humide lorsqu'on définit un motif de façon arbitraire dans la couche monocristalline de silicium-germanium 3, pour qu'elle remplisse la fonc tion d'une couche de formation de dispositif, grâce à quoi la couche mo- nocristalline de silicium-germanium 3 et la couche monocristalline de sili cium ont une faible possibilité d'occasionner des défauts cristallins.
Le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation est également applicable non seulement au substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2, mais également à un substrat SOI fabriqué en combinaison avec le pro cédé classique, par exemple, à condition que le substrat SOI ait la structure représentée sur la figure 1. Mode de réalisation n 5 Un mode de réalisation n 5 de la présente invention porte sur un procédé de fabrication d'un substrat SOI comprenant une étape de formation d'un élément de mémoire vive dynamique, ou DRAM, sur un substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2.
La figure 13 est une coupe d'une partie de cellule de mémoire incluse dans des composants d'un élément de mémoire DRAM, formé sur le substrat SOI représenté sur la figure 1, montrant un transistor à effet de champ MOS 101 et un noeud de mémorisation 9. Le transistor à effet de champ MOS 101 est constitué par des régions de diffusion 8a et 8b formées dans la couche monocristalline de silicium-germanium 3 et la couche monocristalline de silicium 4, pour constituer des régions de source/drain, et par une structure de grille MOS 10, tandis que le noeud de mémorisation 9 est connecté à la région de diffusion 8b. La structure de grille MOS 10 comprend un électrode de grille 10a, une pellicule iso lante de grille 10b et des parois latérales 10c.
De l'information à mémoriser est écrite dans une cellule de mémoire DRAM de la manière suivante : On suppose que des charges telles que des électrons sont stockées dans le noeud de mémorisation 9, ou débitées par celui-ci, ce noeud ayant à son tour un potentiel détermi né, par exemple. Le potentiel d'une ligne de bit (non représentée) con nectée à la région de diffusion 8a est fixé à un niveau supérieur ou infé rieur à une valeur déterminée, pour établir une différence de potentiel déterminée entre la ligne de bit et le noeud de mémorisation 9. Une ten sion de polarité désirée est appliquée à l'électrode de grille 10a du tran sistor à effet de champ MOS 101 pour former une couche d'inversion sur une partie de canal 3b située immédiatement au-dessous de l'électrode de grille 10a. Les charges telles que des électrons se déplacent entre la ligne de bit et le noeud de mémorisation, pour égaliser mutuellement leurs potentiels. Ensuite, l'application de la tension à l'électrode de grille 10a est arrêtée et la grille du transistor à effet de champ MOS 101 est fermée, pour ainsi écrire l'information dans le noeud de mémorisation 9.
D'autre part, de l'information mémorisée est lue dans la cellule de mémoire DRAM (c'est-à-dire qu'on détermine si le potentiel du noeud de stockage 9 est supérieur ou inférieur à la valeur déterminée) de la manière suivante : Après avoir établi un état de circuit fermé tout en maintenant le potentiel de la ligne de bit à la valeur déterminée précitée, une tension de polarité désirée est appliquée à l'électrode de grille 10a du transistor à effet de champ MOS 101 pour former une couche d'inver sion sur la partie de canal 3b située immédiatement au-dessous de l'électrode de grille 10a. Les charges telles que des électrons se dépla cent entre la ligne de bit et le noeud de mémorisation 9, pour égaliser mutuellement leurs potentiels. A ce moment, un amplificateur de lecture (non représenté) connecté à la ligne de bit reconnaît le changement du potentiel de la ligne de bit qui s'élève ou s'abaisse légèrement à partir de la valeur initiale, pour lire l'information dans le noeud de mémorisation 9.
Les composants de l'élément de mémoire DRAM sont formés par une technique classique. Premièrement, on prépare un substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2, pour former sur sa surface une pellicule isolante constituant le matériau pour la pellicule isolante de grille 10b, et on forme par dessus une pellicule conductrice constituant le matériau pour l'électrode de grille 10a. En- suite, on définit des motifs dans ces pellicules pour former l'électrode de grille 10a et la pellicule isolante de grille 10b. On forme les régions de diffusion 8a et 8b dans la couche monocristalline de silicium-germanium 3 et la couche monocristalline de silicium 4 établies sur la surface du substrat SOI, par implantation ionique ou autres, on forme une pellicule isolante pour recouvrir les surfaces de la structure de grille MOS 10 et les régions de diffusion 8a et 8b, et on forme ensuite les parois latérales 10c par attaque de réduction d'épaisseur ou autres. Bien que le transistor à effet de champ MOS 101 soit complètement formé à ce stade, on forme ensuite une pellicule d'isolation inter-couche 11 pour recouvrir la totalité de la surface du substrat SOI, on forme des trous de passage pour per mettre la connexion avec les régions de diffusion 8a et 8b à travers la pellicule d'isolation inter-couche 11, et on forme la ligne de bit et le noeud de mémorisation 9 respectivement dans les trous de passage et sur la pellicule d'isolation inter-couche 11. La ligne de bit et le noeud de mémorisation 9 peuvent être formés sur la même couche ou sur des pelli cules d'isolation inter-couche différentes.
Bien que les étapes ci-dessus aient été décrites en relation avec la partie de cellule de mémoire, un transistor à effet de champ MOS ou autres peut être formé de façon similaire dans chacun des compo sants restants de l'élément de mémoire DRAM, comme par exemple un amplificateur de lecture.
Le silicium-germanium a une mobilité des trous plus élevée en comparaison avec le silicium, comme décrit en relation avec le mode de réalisation n 1, et par conséquent il est efficace d'employer la couche monocristalline de silicium-germanium 3 à titre de couche de formation de dispositif sur le substrat SOI. Par conséquent, lorsqu'on forme sur la surface de la couche monocristalline de silicium-germanium 3 un tran sistor à effet de champ MOS à canal P faisant partie de transistors à ef fet de champ MOS qui sont employés pour l'élément de mémoire DRAM envisagé ci-dessus, le transistor à effet de champ MOS à canal P peut atteindre une vitesse de porteurs élevée.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'état cristallin de la couche monocristalline de sili- cium-germanium 3 est excellent au point de permettre la fabrication d'un transistor à effet de champ MOS ayant une excellente tension de cla quage. En outre, la mobilité de trous est plus élevée que dans le silicium, et par conséquent la vitesse de fonctionnement du transistor à effet de champ MOS à canal P peut être augmentée. Mode de réalisation n 6 Un mode de réalisation n 6 de la présente invention porte sur un procédé de fabrication d'un substrat SOI comprenant une étape de formation d'un transistor à effet de champ CMOS sur un substrat SOI fa briqué par le procédé conforme au mode de réalisation n 1 ou 2.
La figure 14 est une coupe montrant un transistor à effet de champ CMOS 104 formé sur le substrat SOI représenté sur la figure 1, avec des transistors à effet de champ MOS à canal N et à canal P, 102 et 103, et des conducteurs 9a à 9d isolés par des régions d'isolation d'élé ments 12. Les transistors à effet de champ MOS à canal N et à canal P 102 et 103 sont formés à proximité l'un de l'autre, et le transistor à effet de champ MOS à canal N 102 est constitué par des régions de diffusion 8a et 8b formées dans la couche monocristalline de silicium-germanium 3 et dans la couche monocristalline de silicium 4, et par une structure de grille MOS 10, tandis que le transistor à effet de champ MOS à canal P 103 est constitué par des régions de diffusion 8c et 8d et par une struc ture de grille MOS 10. Chaque structure de grille MOS 10 comprend une électrode de grille 10a, une pellicule isolante de grille 10b et des parois latérales 10c, ainsi qu'une région de silicium polycristallin / siliciure 10d et un masque 10e employé pour définir la forme de la région de silicium polycristallin / siliciure 10d. Les conducteurs 9a à 9d sont respectivement connectés aux régions de diffusion 8a à 8d. Les conducteurs 9b et 9c sont connectés l'un à l'autre. Le fonctionnement du transistor à effet de champ CMOS 104 est le suivant : Lorsque le potentiel du conducteur 9b est supérieur à ce lui du conducteur 9a, des électrons sont transférés de façon externe vers le conducteur 9a, et une tension supérieure à celle du conducteur 9a est appliquée à l'électrode de grille 10a du transistor à effet de champ MOS à canal N 102, par exemple, une couche d'inversion est formée sur une partie de canal 3c située immédiatement au-dessous de la structure de grille 10, et les électrons transférés se déplacent vers le conducteur 9b à travers la région de diffusion 8a, la partie de canal 3c et la région de diffusion 8b, et ils agissent de façon à abaisser le potentiel du conduc teur 9b. D'autre part, lorsque le potentiel du conducteur 9c est inférieur à celui du conducteur 9d, des trous sont transférés de façon externe vers le conducteur 9d et une tension inférieure à celle du conducteur 9d est appliquée à l'électrode de grille 10a du transistor à effet de champ MOS à canal P 103, une couche d'inversion est formée sur une partie de canal 3d située immédiatement au-dessous de la structure de grille 10, et les électrons transférés se déplacent vers le conducteur 9c à travers la ré gion de diffusion 8d, la partie de canal 3d et la région de diffusion 8c, et ils agissent de façon à élever le potentiel du conducteur 9c.
Un tel transistor à effet de champ CMOS 104 est formé par une technique classique. Premièrement, on prépare un substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2, pour former sur sa surface les régions d'isolation d'éléments 12. Ensuite, on forme sur la surface du substrat SOI des pellicules isolantes constituant les matériaux pour les pellicules isolantes de grille 10b, et on forme en outre sur elles des pellicules conductrices constituant les matériaux pour les électrodes de grille 10a. Ensuite, on forme en outre des pellicules de métal et on leur applique un traitement thermique pour former des ré gions de silicium polycristallin I siliciure. Ensuite, on forme des couches de masque 10e dans lesquelles on définit des motifs, et on enlève des régions ne comportant pas les couches de masque 10e, pour former les électrodes de grille 10a, les pellicules isolantes de grille 10b et les ré gions de silicium polycristallin / siliciure 10d. On forme les régions de diffusion 8a à 8d dans la couche monocristalline de silicium-germanium 3 et la couche monocristalline de silicium 4 se trouvant sur la surface du substrat S01, par implantation ionique ou autres, on forme une pellicule isolante de façon à recouvrir les surfaces des structures de grille MOS 10 et des régions de diffusion 8a et 8b, et ensuite on forme les parois laté rales 10c par une attaque de réduction d'épaisseur ou autres. Bien que les transistors à effet de champ MOS 102 et 103 soient complètement formés à ce stade, on forme ensuite une pellicule d'isolation inter-couche (non représentée) de façon à recouvrir la totalité de la surface du subs trat SOI, et on forme des trous de passage dans la pellicule d'isolation inter-couche pour former les conducteurs 9a à 9d.
Egalement dans le transistor à effet de champ CMOS 104, on peut obtenir un transistor à effet de champ MOS à canal P ayant une vi tesse de porteurs élevée, en formant le transistor à effet de champ MOS à canal P 103 sur la surface de la couche monocristalline de silicium- germanium 3.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'état cristallin de la couche monocristalline de sili- cium-germanium 3 est excellent au point de permettre la fabrication d'un transistor à effet de champ CMOS ayant une excellente tension de cla quage. En outre, la mobilité de trous est plus élevée que dans le silicium, et par conséquent, la vitesse de fonctionnement du transistor à effet de champ MOS à canal P 103 peut être augmentée.
Mode de Réalisation n 7 Un mode de réalisation n 7 de la présente invention porte sur un procédé de fabrication d'un substrat SOI comprenant une étape de formation d'un détecteur infrarouge sur un substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2.
La figure 15 montre un détecteur infrarouge 105 formé sur le substrat SOI représenté sur la figure 1, avec une structure de grille MOS 10, des régions de diffusion 4a et 4b, une partie de détection infrarouge 3e, un conducteur 9 et des régions d'isolation d'éléments 12. La figure 16 est une vue en plan de dessus du détecteur infrarouge 105 (la figure 15 est une coupe selon la ligne X-X sur la figure 16). Les régions de diffu sion (régions ayant une résistivité d'environ 0,01 à 0,1 SZ-cm et contenant une impureté ayant une caractéristique inverse de celle de la couche mo- nocristalline de silicium 4) 4a et 4b sont formées à proximité de la struc ture de grille MOS 10 dans la couche monocristalline de silicium 4, et le conducteur 9 est connecté à la région de diffusion 4a. La structure de grille MOS 10 comprend une électrode de grille 10a, une pellicule iso lante de grille 10b et des parois latérales 10c, ainsi qu'une région de sili- cium polycristallin / siliciure 10d et un masque 10e employé pour former la région de silicium polycristallin / siliciure 10d. La couche monocristal- line de silicium-germanium 3, dont la périphérie est entourée par la ré gion de diffusion 4b, constitue la partie de détection infrarouge 3e. La couche monocristalline de silicium-germanium 3 est formée de préférence de façon que le rapport de concentration entre le silicium et le germa nium soit d'environ 3,5 à 2,5 à 1, en pourcentage atomique, et la con centration d'une impureté ajoutée à la couche monocristalline de silicium- germanium 3 est de préférence ajustée de façon que la couche mono- cristalline de silicium-germanium 3 détecte des rayons infrarouges. La couche monocristalline de silicium 4 adjacente à la région de diffusion 4b est connectée à un conducteur 13, qui reçoit un potentiel fixe, par exem ple de 0 V.
Le fonctionnement du détecteur infrarouge 105 est le suivant La description suivante est faite en référence à la couche monocristalline de silicium 4 d'un type P et aux régions de diffusion 4a et 4b d'un type N. Lorsqu'on applique une tension positive à l'électrode de grille 10a tandis qu'on applique une tension positive au conducteur 9, des électrons sont déchargés à partir de la partie de détection infrarouge 3e, à travers la région de diffusion 4b, une partie de canal 4c située immédiatement au- dessous de la structure de grille 10, la région de diffusion 4a et le con ducteur 9. Lorsqu'on arrête l'application de tension à l'électrode de grille 10a dans cet état, il en résulte que des trous d'une densité élevée exis tent localement dans la partie de détection infrarouge 3e sous la forme de porteurs libres, et la partie de détection infrarouge 3e a un potentiel positif par rapport à la couche monocristalline de silicium 4.
Si des rayons infrarouges tombent sur la partie de détection infrarouge 3e, des paires électron-trou sont générées à cause de l'éner gie des rayons infrarouge, ce qui fait que des trous capables de traverser une barrière d'énergie formée à l'interface à hétérojonction entre la partie de détection infrarouge 3e et la couche monocristalline de silicium 4, sont libérés dans la couche monocristalline de silicium 4 et extraits à tra vers le conducteur 13. Les trous sont ainsi extraits pour éviter que le potentiel de la couche monocristalline de silicium 4 augmente sous l'effet du stockage des trous et atténue la différence de potentiel entre la cou- che monocristalline de silicium 4 et la partie de détection infrarouge 3e, et pour empêcher une réduction de la tension à l'état conducteur du tran sistor à effet de champ MOS 105, ainsi que la génération d'un courant de fuite entre les régions de diffusion 4a et 4b (le conducteur 13 est de préférence placé sur la surface du fait qu'il est difficile d'extraire des porteurs à partir de la surface arrière du substrat SOI).
Une tension positive est appliquée à nouveau à l'électrode de grille 10a, de façon que des électrons qui restent dans la partie de dé tection infrarouge 3e soient lus à travers la région de diffusion 4b, la partie de canal 4c située immédiatement au-dessous de la structure de grille 10, la région de diffusion 4a et le conducteur 9. Un détecteur de courant (non représenté) connecté au conducteur 9 lit les électrons sous la forme d'un courant pour détecter l'arrivée de rayons infrarouges. Les rayons infrarouges peuvent également être détectés en employant un élément du type dispositif à couplage de charge (ou CCD) à la place du transistor à effet de champ MOS 105.
Le détecteur infrarouge 105 est formé de la façon suivante Premièrement, on prépare un substrat SOI fabriqué par le procédé con forme au mode de réalisation n 1 ou 2, pour former sur sa surface la partie de détection infrarouge 3e, par le procédé conforme au mode de réalisation n 3 ou 4. On forme les régions d'isolation d'éléments 12 par la technique classique et on forme une pellicule isolante constituant le matériau pour la pellicule isolante de grille 10b sur la surface du substrat SOI, et on forme en outre sur elle une pellicule conductrice constituant le matériau pour l'électrode de grille 10a. Ensuite, on forme en outre une pellicule de métal et on lui applique un traitement thermique pour former une région de silicium polycristallin / siliciure. Ensuite, on forme la cou che de masque 10e dans laquelle un motif est défini, et on enlève une région qui n'est pas munie de la couche de masque 10e, pour former l'électrode de grille 10a, la pellicule isolante de grille 10b et la région de silicium polycristallin / siliciure 10d. On forme les régions de diffusion 4a et 4b dans des parties de la couche monocristalline de silicium 4 se trou vant sur la surface du substrat SOI et situées immédiatement au-dessous de la périphérie extérieure de la partie de détection infrarouge 3e, par implantation ionique ou une technique similaire, on forme une pellicule isolante pour recouvrir les surfaces de la structure de grille MOS 10 et la partie de détection infrarouge 3e, et on forme ensuite les parois latérales 10c par attaque de réduction d'épaisseur ou une technique similaire. En suite, on forme une pellicule d'isolation inter-couche (non représentée) de façon à recouvrir la totalité de la surface SOI, et on forme des trous de passage dans la pellicule d'isolation inter-couche pour former les con ducteurs 9 et 13. Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'état cristallin de la couche monocristalline de sili- cium-germanium 3 est excellent au point de permettre la fabrication d'un détecteur infrarouge ayant une excellente sensibilité de détection.
Mode de réalisation n 8 Un mode de réalisation n 8 de la présente invention porte sur un procédé de fabrication d'un substrat SOI comprenant une étape de formation d'un transistor à effet de champ CMOS sur un substrat SOI fa briqué par le procédé conforme au mode de réalisation n 3 ou 4.
La figure 17 montre une coupe d'un transistor à effet de champ CMOS 107 formé sur le substrat SOI représenté sur la figure 7 ou 12, avec des conducteurs 9a à 9d, et un transistor à effet de champ MOS à canal N 106 et un transistor à effet de champ MOS à canal P 103 isolés par des régions d'isolation d'éléments 12. Les transistors à effet de champ MOS à canal N et à canal P 106 et 103 sont formés à proximité l'un de l'autre, respectivement sur une région de laquelle la couche mo- nocristalline de silicium-germanium 3 est enlevée, et sur la région res tante de la couche monocristalline de silicium-germanium 3. Le transistor à effet de champ MOS à canal N 106 est constitué par des régions de diffusion 8a et 8b formées dans la couche monocristalline de silicium 4 et par une structure de grille MOS 10, tandis que le transistor à effet de champ MOS à canal P 103 est constitué par des régions de diffusion 8c et 8d et par une structure de grille MOS 10. Chaque structure de grille MOS 10 comprend une électrode de grille 10a, une pellicule isolante de grille 10b et des parois latérales 10c, ainsi qu'une région de silicium po lycristallin I siliciure 10d et un masque 10e employé pour former la région de silicium polycristallin l siliciure 10d. Les régions de diffusion 8a à 8d sont respectivement connectées à des conducteurs 9a à 9d. Les con- ducteurs 9b et 9c sont connectés l'un à l'autre.
Le fonctionnement du transistor à effet de champ CMOS 107 est similaire à celui décrit en relation avec le mode de réalisation n 6. Ce transistor à effet de champ CMOS 106 est formé par une technique classique, de façon similaire à celui décrit en relation avec le mode de réalisation n 6. Premièrement, on prépare un substrat SOI fa briqué par le procédé conforme au mode de réalisation n 3 ou 4, pour former sur sa surface les régions d'isolation d'éléments 12. On forme sur la surface du substrat SOI des pellicules isolantes constituant les maté riaux pour les pellicules isolantes de grille 10b, et on forme en outre sur elles des pellicules conductrices constituant les matériaux pour les élec trodes de grille 10a. Ensuite, on forme en outre des pellicules de métal et on leur applique un traitement thermique pour former des régions de sili cium polycristallin / siliciure. Ensuite, on forme les couches de masque 10e dans lesquelles on a défini un motif, pour enlever des régions qui ne sont pas munies des couches de masque 10e, et pour former les électro des de grille 10a, les pellicules isolantes de grille 10b et les régions de silicium polycristallin / siliciure 10d. On forme les régions de diffusion 8a à 8d dans la couche monocristalline de silicium-germanium 3 et la couche monocristalline de silicium 4 se trouvant sur la surface du substrat SOI, par implantation ionique ou une technique similaire, et on forme une pel licule isolante pour recouvrir les surfaces des structures de grille MOS 10 et les régions de diffusion 8a et 8b, et on forme ensuite les parois laté rales 10c par attaque de réduction d'épaisseur ou une technique simi laire. Bien que les transistors à effet de champ MOS 106 et 103 soient complètement formés à ce stade, on forme ensuite une couche d'isolation inter-couche (non représentée) pour recouvrir la totalité de la surface du substrat SOI, et on forme des trous de passage dans cette pellicule d'isolation inter-couche pour former les conducteurs 9a à 9d.
Egalement dans le transistor à effet de champ CMOS 107 envi sagé ci-dessus, le transistor à effet de champ MOS à canal P 103 formé sur la surface de la couche monocristalline de silicium-germanium 3 peut atteindre une vitesse de porteurs élevée.
La couche monocristalline de silicium 4 a une mobilité des électrons plus élevée que celle de la couche monocristalline de silicium- germanium 3, et par conséquent la vitesse des porteurs du transistor à effet de champ MOS à canal N 106 n'est pas réduite lorsqu'on forme le transistor à effet de champ MOS à canal N 106 non sur la surface de la couche monocristalline de silicium-germanium 3, mais sur la surface de la couche monocristalline de silicium 4.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'état cristallin de la couche monocristalline de sili- cium-germanium 3 est excellent au point qu'il permet la fabrication d'un transistor à effet de champ CMOS ayant une excellente tension de cla quage. En outre, la mobilité des trous est plus élevée que dans le sili cium, et par conséquent il est possible d'augmenter la vitesse de fonc tionnement du transistor à effet de champ MOS à canal P 103. De plus, la couche monocristalline de silicium 4 est employée à titre de canal du transistor à effet de champ MOS à canal N 106, grâce à quoi la vitesse de fonctionnement du transistor à effet de champ MOS à canal N 106 est supérieure à celle dans le cas où on utilise pour le canal la couche mo- nocristalline de silicium-germanium 3.
Mode de réalisation n 9 Un mode de réalisation n 9 de la présente invention porte sur un procédé de fabrication d'un substrat SOI comprenant une étape de formation d'un détecteur infrarouge et d'un transistor à effet de champ MOS à canal N sur un substrat SOI fabriqué par le procédé conforme au mode de réalisation n 3 ou 4.
La figure 18 montre des coupes d'un détecteur infrarouge 105 et d'un transistor à effet de champ MOS à canal N 106 formés sur le substrat SOI représenté sur la figure 7 ou 12, avec des structures de grille MOS 10, des régions de diffusion 4a et 4b, un détecteur infrarouge 3e, un conducteur 9 et le transistor à effet de champ MOS à canal N 106 isolés par une région d'isolation d'éléments 12. Cette structure est obte nue en combinant le détecteur infrarouge 105 décrit en relation avec le mode de réalisation n 7 et le transistor à effet de champ MOS à canal N 106 du transistor à effet de champ CMOS 107 décrit en relation avec le mode de réalisation n 8.
Par conséquent, les fonctionnements du détecteur infrarouge 105 et du transistor à effet de champ MOS à canal N 106 sont identiques à ceux décrits en relation avec les modes de réalisation n 7 et 8.
Le détecteur infrarouge 105 et le transistor à effet de champ MOS à canal N 106 sont formés de la manière suivante : Premièrement, on prépare un substrat SOI fabriqué par le procédé conforme au mode de réalisation n 1 ou 2, pour former sur sa surface la partie de détection infrarouge 3e, par le procédé conforme au mode de réalisation n 3 ou 4. On forme la région d'isolation d'éléments 12 par une technique classique, on forme sur la surface du substrat SOI des pellicules isolantes consti tuant les matériaux pour les pellicules isolantes de grille 10b, et on forme en outre sur elles des pellicules conductrices constituant les matériaux pour les électrodes de grille 10a. Ensuite, on forme en outre des pellicu les de métal et on leur applique un traitement thermique pour former des régions de silicium polycristallin I siliciure. Ensuite, on forme des cou ches de masque 10e dans lesquelles on a défini un motif, et on enlève des régions qui ne sont pas munies des couches de masque 10e, pour former les électrodes de grille 10a, les pellicules isolantes de grille 10b et les régions de silicium polycristallin I siliciure 10d. On forme les ré gions de diffusion 4a, 4b, 8a et 8b sur des parties d'une couche de sili cium monocristallin 4 se trouvant sur la surface du substrat SOI et si tuées immédiatement au-dessous de la partie de détection infrarouge 3e, en procédant par implantation ionique ou une technique similaire, et on forme une pellicule isolante pour recouvrir les surfaces des structures de grille MOS 10 et du détecteur infrarouge 3e, et on forme ensuite des pa rois latérales 10c par attaque de réduction d'épaisseur ou une technique similaire. Ensuite, on forme une pellicule d'isolation inter-couche (non représentée) pour recouvrir la totalité de la surface du substrat SOI, et on forme des trous de passage dans la pellicule d'isolation inter-couche pour former les conducteurs 9, 13, 9a et 9b.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'état cristallin de la couche monocristalline de sili- cium-germanium 3 est excellent au point de permettre la fabrication d'un détecteur infrarouge ayant une excellente sensibilité de détection. En outre, la couche monocristalline de silicium 4 est employée à titre de ca nal du transistor à effet de champ MOS à canal N 106, grâce à quoi la vitesse de fonctionnement du transistor à effet de champ MOS à canal N 106 est plus élevée que dans le cas où on utilise pour le canal la couche monocristalline de silicium-germanium 3.
Mode de réalisation n 10 Un mode de réalisation n 10 de la présente invention porte sur un procédé de fabrication d'un substrat SOI comprenant une étape de formation d'un transistor bipolaire à hétérojonction et d'un transistor à effet de champ MOS à canal N sur un substrat SOI fabriqué par le procé dé conforme au mode de réalisation n 3 ou 4.
La figure 19 montre des coupes d'un transistor bipolaire à hété- rojonction 108 et d'un transistor à effet de champ MOS à canal N 106 formés sur le substrat SOI représenté sur la figure 7 ou 12, avec une couche d'émetteur 4a, une couche de base 3f, une couche de collecteur 14, des conducteurs 9a à 9e et le transistor à effet de champ MOS à ca nal N 106 isolés par une région d'isolation d'éléments 12. Cette structure est obtenue en combinant le transistor bipolaire à hétérojonction 108 avec le transistor à effet de champ MOS à canal N 106 du transistor à effet de champ CMOS 107 décrit en relation avec le mode de réalisation n 8. Par conséquent, le fonctionnement du transistor à effet de champ MOS à canal N 106 est identique à celui décrit en relation avec le mode de réalisation n 8.
Le fonctionnement du transistor bipolaire à hétérojonction 108 est le suivant : En considérant par exemple un type NPN, des porteurs dans la couche de collecteur 14 se déplacent vers la couche d'émetteur 4e à travers la couche de base 3f à cause de l'injection de courant dans le conducteur 9d (couche de base 3f), si une différence de potentiel est établie entre le conducteur 9c (couche de collecteur 14) et le conducteur 9e (couche d'émetteur 4e), pour fournir un courant ayant une intensité environ 100 fois supérieure à celle du courant injecté dans le conducteur 9d.
Bien que dans ce mode de réalisation on utilise une couche monocristalline de silicium 4e pour la couche d'émetteur et une couche monocristalline de silicium 14 pour la couche de collecteur, il est bien entendu possible d'utiliser au contraire la couche monocristalline de sili cium 14 et la couche monocristalline de silicium 4e respectivement pour la couche d'émetteur et la couche de collecteur. Le transistor bipolaire à hétérojonction 108 et le transistor à effet de champ MOS à canal N 106 sont formés de la façon suivante Premièrement, on prépare un substrat SOI fabriqué par le procédé con forme au mode de réalisation n 3 ou 4 (figure 20). On forme la région d'isolation d'éléments 12 par une technique classique (figure 21), on forme sur la surface du substrat SOI une pellicule isolante constituant le matériau pour la pellicule isolante de grille 10b, et on forme en outre sur celle-ci une pellicule conductrice constituant le matériau pour l'électrode de grille 10a. Ensuite, on forme en outre une pellicule de métal et on lui applique un traitement thermique pour former une région de silicium poly cristallin / siliciure. Ensuite, on forme une couche de masque 10e dans laquelle on a défini un motif, et on enlève une région ne comportant pas la couche de masque 10e, pour former l'électrode de grille 10a, la pelli cule isolante de grille 10b et une région de silicium polycristallin / sili ciure 10d. On forme les régions de diffusion 8a et 8b dans la couche mo- nocristalline de silicium 4 formée sur la surface du substrat SOI, en pro cédant par implantation ionique ou une technique similaire, tandis qu'on recouvre la surface d'une couche monocristalline de silicium-germanium 3f avec une pellicule de protection consistant en une matière de réserve photosensible ou autre. On enlève la pellicule de protection, après quoi on forme une pellicule isolante de façon à recouvrir les surfaces de la structure de grille MOS 10 et de la couche monocristalline de silicium- germanium 3f, et on forme les parois latérales 10c par attaque de réduc tion d'épaisseur ou une technique similaire (figure 22).
Ensuite, on recouvre la région du transistor à effet de champ MOS à canal N 106 avec une pellicule de protection de matière de ré serve photosensible ou autres, pour implanter des ions d'impuretés dans la couche monocristalline de silicium-germanium 3f et la couche mono- cristalline de silicium 4 se trouvant immédiatement au-dessous d'elle, et injectant des porteurs. Dans le cas de la formation d'un type NPN, par exemple, on implante des ions d'impureté de type N avec une concentra tion élevée dans la couche monocristalline de silicium 4, et ensuite on implante des ions d'impureté de type P ayant une concentration élevée dans la couche monocristalline de silicium-germanium 3f. Dans le cas d'un type PNP, les caractéristiques des ions d'impureté peuvent être in- versées. On enlève la pellicule de protection du transistor à effet de champ MOS à canal N 106, après quoi on forme une pellicule d'isolation inter-couche 11 sur la totalité de la surface, et on ouvre par photolitho graphie la partie de surface de la couche monocristalline de silicium- germanium 3f. Ensuite, on fait croître par épitaxie la couche monocristal- line de silicium 14 sur la partie de surface de la couche monocristalline de silicium-germanium 3f. A ce moment, l'état cristallin de la couche mo- nocristalline de silicium-germanium 3 est excellent au point de permettre la formation d'une hétérojonction ayant une faible quantité d'états d'in terface.
On implante des ions d'impureté dans la couche monocristalline de silicium 14 pour injecter des porteurs (figure 23). Dans le cas de la formation d'un type NPN, par exemple, on implante dans la couche mo- nocristalline de silicium 14 des ions d'impureté de type N ayant une con centration élevée. Dans le cas d'un type PNP, les caractéristiques des ions d'impureté peuvent être inversées.
On enlève partiellement, par attaque, la couche monocristalline de silicium 14 (figure 24), et on enlève également partiellement par atta que la couche monocristalline de silicium-germanium 3f, pour mettre à nu la région de diffusion 4e soumise à l'injection de porteurs (figure 25).
Ensuite, on forme en outre une autre pellicule d'isolation inter- couche sur la totalité de la surface et on l'aplanit, et ensuite on forme des trous de contact et on les remplit avec un matériau conducteur pour former les conducteurs 9a à 9e.
Dans le procédé de fabrication d'un substrat SOI conforme à ce mode de réalisation, l'état cristallin de la couche monocristalline de sili- cium-germanium 3 est excellent au point de permettre la fabrication d'un transistor bipolaire à hétérojonction ayant une excellente tension de cla quage. En outre, la mobilité des trous dans la couche monocristalline de silicium-germanium 3 est plus élevée que dans le silicium, et par consé quent il est possible d'augmenter la vitesse de fonctionnement d'un tran sistor bipolaire à hétérojonction PNP. De plus, la couche monocristalline de silicium 4 est employée à titre de canal du transistor à effet de champ MOS à canal N 106, et par conséquent la vitesse de fonctionnement du transistor à effet de champ MOS à canal N 106 est plus élevée que dans le cas où on emploie pour le canal la couche monocristalline de silicium- germanium 3.
II va de soi que de nombreuses modifications peuvent être ap portées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention.
Claims (10)
1. Procédé de fabrication d'un substrat silicium sur isolant, ou SOI, caractérisé en ce qu'il comprend les étapes (a) à (f) suivantes : (a) on forme une couche monocristalline de silicium-germanium (3) sur une surface principale d'une tranche d'assemblage (1) consistant en un mo- nocristal de silicium; (b) on forme une couche monocristalline de silicium (4) sur une surface de la couche monocristalline de silicium-germanium; (c) on oxyde une surface de la couche monocristalline de silicium; (d) on assemble une tranche de base (2) consistant en un monocristal de sili cium, à la surface oxydée (5) de la couche monocristalline de silicium; (e) on chauffe la tranche d'assemblage et la tranche de base pour renforcer le degré d'adhérence entre elles; et (f) on enlève la tranche d'assem blage.
2. Procédé de fabrication d'un substrat SOI selon la revendica- tion 1, caractérisé en ce qu'il comprend en outre l'étape suivante : (g) on réduit à une valeur déterminée l'épaisseur de la couche monocristalline de silicium-germanium, à la suite de l'étape (f).
3. Procédé de fabrication d'un substrat SOI selon la revendica- tion 2, caractérisé en ce qu'on enlève par polissage chimio-mécanique ou attaque par voie humide à l'étape (f) une partie de la tranche d'assem blage qui est en contact avec la couche monocristalline de silicium- germanium; et on enlève la couche monocristalline de silicium-germanium par attaque par voie humide à l'étape (g).
4. Procédé de fabrication d'un substrat SOI selon l'une quel conque des revendications 1 ou 3, caractérisé en ce qu'il comprend en outre les étapes (h) à (j) suivantes : (h) on forme une couche de masque (6, 7a) sur la couche monocristalline de silicium-germanium après l'étape (f) ou (g), (i) on définit un motif dans la couche de masque par photoli thographie, et (j) on enlève une partie de la couche monocristalline de silicium-germanium qui n'est pas recouverte par la couche de masque, en employant à titre de masque la couche de masque dans laquelle on a dé fini un motif.
5. Procédé de fabrication d'un substrat SOI selon la revendica tion 4, caractérisé en ce qu'il comprend en outre l'étape suivante : (k) on oxyde la partie de la couche monocristalline de silicium-germanium qui n'est pas recouverte par la couche de masque après l'étape (i), préala blement à l'étape (j), pour enlever la partie oxydée de la couche mono- cristalline de silicium-germanium par attaque par voie humide à l'étape (j)
6. Procédé de fabrication d'un substrat SOI selon la revendica tion 5, caractérisé en ce que la couche de masque a une structure multi couche (7a) obtenue en formant une pellicule de nitrure de silicium sur la surface supérieure d'une pellicule d'oxyde de silicium; et on forme une pellicule de matière de réserve photosensible (7b) sur une surface de la structure multicouche et on définit un motif par photolithographie dans cette pellicule de matière de réserve photosensible, pour définir un motif dans la couche de masque en enlevant une partie de la structure multi couche qui n'est pas recouverte par la pellicule de matière de réserve photosensible, en employant cette pellicule de matière de réserve photo sensible à titre de masque à l'étape (i).
7. Procédé de fabrication d'un substrat SOI, caractérisé en ce qu'il comprend les étapes (a) à (c) suivantes : (a) on forme une couche de masque (6, 7a) sur une surface d'un substrat SOI comprenant une tranche de base (2) consistant en un monocristal de silicium, une pelli cule d'oxyde de silicium (5) formée sur une surface de la tranche de base, une couche monocristalline de silicium (4) formée sur une surface de la pellicule d'oxyde de silicium et une couche monocristalline de sili- cium-germanium (3) formée sur une surface de la couche monocristalline de silicium; (b) on définit un motif par photolithographie dans la couche de masque; et (c) on enlève une partie de la couche monocristalline de silicium-germanium qui n'est pas recouverte par là couche de masque, en employant à titre de masque la couche de masque dans laquelle on a dé fini un motif.
8. Procédé de fabrication d'un substrat SOI selon la revendica- tion 7, caractérisé en ce qu'il comprend en outre l'étape suivante : (d) on oxyde la partie de la couche monocristalline de silicium-germanium qui n'est pas recouverte par la couche de masque après l'étape (b), préala blement à l'étape (c), pour enlever la partie oxydée de la couche mono- cristalline de silicium-germanium par attaque par voie humide à l'étape (c)_
9. Procédé de fabrication d'un substrat SOI selon la revendica tion 8, caractérisé en ce que la couche de masque a une structure multi couche (7a) obtenue en formant une pellicule de nitrure de silicium sur la surface supérieure d'une pellicule d'oxyde de silicium; et on forme une pellicule de matière de réserve photosensible (7b) sur une surface de la structure multicouche, et on définit un motif dans la pellicule de matière de réserve photosensible, par photolithographie, pour définir un motif dans la couche de masque en enlevant une partie de la structure multi couche qui n'est pas recouverte par la pellicule de matière de réserve photosensible, en employant la pellicule de matière de réserve photosen sible à titre de masque à l'étape (b).
10. Dispositif à semiconducteur comprenant un substrat SOI fabriqué par un procédé de fabrication de substrat SOI selon l'une quel conque des revendications 4 ou 9, caractérisé en ce que la couche mo- nocristalline de silicium-germanium du substrat SOI correspond à une couche de formation de dispositif.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11204742A JP2001036054A (ja) | 1999-07-19 | 1999-07-19 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2796757A1 true FR2796757A1 (fr) | 2001-01-26 |
| FR2796757B1 FR2796757B1 (fr) | 2003-09-26 |
Family
ID=16495582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0009313A Expired - Fee Related FR2796757B1 (fr) | 1999-07-19 | 2000-07-17 | Procede de fabrication de substrat soi et dispositif a semiconducteur |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6372593B1 (fr) |
| JP (1) | JP2001036054A (fr) |
| KR (1) | KR100345394B1 (fr) |
| FR (1) | FR2796757B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226504B2 (en) * | 2002-01-31 | 2007-06-05 | Sharp Laboratories Of America, Inc. | Method to form thick relaxed SiGe layer with trench structure |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1016129B2 (fr) * | 1997-06-24 | 2009-06-10 | Massachusetts Institute Of Technology | Regulation des densites de dislocation filetees au moyen de couches a teneur echelonnee et d'une planarisation |
| US7227176B2 (en) * | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| JP2002043566A (ja) * | 2000-07-27 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| US6495402B1 (en) * | 2001-02-06 | 2002-12-17 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture |
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| JP2002270614A (ja) * | 2001-03-12 | 2002-09-20 | Canon Inc | Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法 |
| US7301180B2 (en) * | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
| JP2003031495A (ja) * | 2001-07-12 | 2003-01-31 | Hitachi Ltd | 半導体装置用基板の製造方法および半導体装置の製造方法 |
| US6861326B2 (en) | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| US6794237B2 (en) * | 2001-12-27 | 2004-09-21 | Texas Instruments Incorporated | Lateral heterojunction bipolar transistor |
| AU2003202499A1 (en) * | 2002-01-09 | 2003-07-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and its production method |
| US7060632B2 (en) * | 2002-03-14 | 2006-06-13 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| AU2003237473A1 (en) * | 2002-06-07 | 2003-12-22 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US7138310B2 (en) | 2002-06-07 | 2006-11-21 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| US6946371B2 (en) * | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
| US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| JP3978780B2 (ja) * | 2002-08-09 | 2007-09-19 | 信越半導体株式会社 | ウエーハの研磨方法及び装置 |
| US7190051B2 (en) * | 2003-01-17 | 2007-03-13 | Second Sight Medical Products, Inc. | Chip level hermetic and biocompatible electronics package using SOI wafers |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| US20040188684A1 (en) * | 2003-03-31 | 2004-09-30 | Glass Glenn A. | Selective deposition of smooth silicon, germanium, and silicon-germanium alloy epitaxial films |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| KR101132603B1 (ko) * | 2003-09-25 | 2012-04-06 | 프리스케일 세미컨덕터, 인크. | 템플릿 층 형성 |
| US7029980B2 (en) * | 2003-09-25 | 2006-04-18 | Freescale Semiconductor Inc. | Method of manufacturing SOI template layer |
| US7084460B2 (en) * | 2003-11-03 | 2006-08-01 | International Business Machines Corporation | Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates |
| DE102004031708B4 (de) * | 2004-06-30 | 2008-02-07 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften |
| JP2008505488A (ja) * | 2004-06-30 | 2008-02-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 特徴の異なる結晶性半導体領域を有する基板の形成技術 |
| US7241647B2 (en) * | 2004-08-17 | 2007-07-10 | Freescale Semiconductor, Inc. | Graded semiconductor layer |
| JP2006073627A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体集積装置 |
| DE102004057764B4 (de) * | 2004-11-30 | 2013-05-16 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| KR100609367B1 (ko) * | 2004-12-14 | 2006-08-08 | 한국전자통신연구원 | Ｓｏｉ 기판의 제조방법 |
| US7247579B2 (en) * | 2004-12-23 | 2007-07-24 | Lam Research Corporation | Cleaning methods for silicon electrode assembly surface contamination removal |
| FR2893181B1 (fr) * | 2005-11-09 | 2008-01-11 | Commissariat Energie Atomique | Procede de realisation de premieres et secondes zones actives semi-conductrices distinctes et utilisation pour la fabrication de structures de type c-mos |
| KR100734304B1 (ko) * | 2006-01-16 | 2007-07-02 | 삼성전자주식회사 | 트랜지스터의 제조방법 |
| JP2009099598A (ja) * | 2007-10-12 | 2009-05-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8278167B2 (en) * | 2008-12-18 | 2012-10-02 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
| US8692198B2 (en) * | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN101882624B (zh) * | 2010-06-29 | 2011-09-14 | 清华大学 | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 |
| CN102222637A (zh) * | 2011-06-23 | 2011-10-19 | 北京大学 | 一种绝缘体上锗衬底的制备方法 |
| US8652934B1 (en) * | 2012-12-26 | 2014-02-18 | Micron Technology, Inc. | Semiconductor substrate for photonic and electronic structures and method of manufacture |
| US9640611B2 (en) | 2014-03-19 | 2017-05-02 | Texas Instruments Incorporated | HV complementary bipolar transistors with lateral collectors on SOI with resurf regions under buried oxide |
| FR3061803B1 (fr) * | 2017-01-11 | 2019-08-16 | Soitec | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4753896A (en) * | 1986-11-21 | 1988-06-28 | Texas Instruments Incorporated | Sidewall channel stop process |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5476813A (en) * | 1993-11-15 | 1995-12-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| EP0905759A1 (fr) * | 1997-06-25 | 1999-03-31 | France Telecom | Procédé de gravure d'une couche de Si1-xGex polycristallin ou d'un empilement d'une couche de Si1-x Gex polycristallin et d'une couche de Si polycristallin, et son application à la microélectronique |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2086135B (en) * | 1980-09-30 | 1985-08-21 | Nippon Telegraph & Telephone | Electrode and semiconductor device provided with the electrode |
| US5089872A (en) * | 1990-04-27 | 1992-02-18 | North Carolina State University | Selective germanium deposition on silicon and resulting structures |
| JP3061406B2 (ja) * | 1990-09-28 | 2000-07-10 | 株式会社東芝 | 半導体装置 |
| JPH0594929A (ja) | 1991-10-02 | 1993-04-16 | Hitachi Ltd | 複合基板とその製造方法及び半導体装置 |
| JPH09162088A (ja) | 1995-12-13 | 1997-06-20 | Asahi Chem Ind Co Ltd | 半導体基板とその製造方法 |
-
1999
- 1999-07-19 JP JP11204742A patent/JP2001036054A/ja active Pending
-
2000
- 2000-07-17 FR FR0009313A patent/FR2796757B1/fr not_active Expired - Fee Related
- 2000-07-19 KR KR1020000041261A patent/KR100345394B1/ko not_active IP Right Cessation
- 2000-07-19 US US09/619,579 patent/US6372593B1/en not_active Expired - Fee Related
-
2001
- 2001-10-15 US US09/975,977 patent/US6465316B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4753896A (en) * | 1986-11-21 | 1988-06-28 | Texas Instruments Incorporated | Sidewall channel stop process |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5476813A (en) * | 1993-11-15 | 1995-12-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor |
| EP0905759A1 (fr) * | 1997-06-25 | 1999-03-31 | France Telecom | Procédé de gravure d'une couche de Si1-xGex polycristallin ou d'un empilement d'une couche de Si1-x Gex polycristallin et d'une couche de Si polycristallin, et son application à la microélectronique |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226504B2 (en) * | 2002-01-31 | 2007-06-05 | Sharp Laboratories Of America, Inc. | Method to form thick relaxed SiGe layer with trench structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100345394B1 (ko) | 2002-07-24 |
| KR20010029963A (ko) | 2001-04-16 |
| US6372593B1 (en) | 2002-04-16 |
| US6465316B2 (en) | 2002-10-15 |
| US20020019105A1 (en) | 2002-02-14 |
| JP2001036054A (ja) | 2001-02-09 |
| FR2796757B1 (fr) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2796757A1 (fr) | Procede de fabrication de substrat soi et dispositif a semiconducteur | |
| EP0843354B1 (fr) | Fabrication de circuits intégrés bipolaires/CMOS | |
| FR2839200A1 (fr) | Dispositif a semiconducteur et procede de fabrication | |
| FR2767603A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur | |
| FR2835969A1 (fr) | Dispositif a semiconducteur, procede de fabrication et tranche de semiconducteur | |
| FR2795554A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs | |
| FR2593640A1 (fr) | Dispositif semi-conducteur monolithique integre comportant des transistors a jonction bipolaire, des transistors cmos et dmos, des diodes a faible fuite et procede pour sa fabrication | |
| FR2821483A1 (fr) | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant | |
| FR2649831A1 (fr) | Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication | |
| FR2728388A1 (fr) | Procede de fabrication d'un transistor bipolaire | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR2735908A1 (fr) | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication | |
| EP0843350B1 (fr) | Transistor bipolaire à émetteur inhomogène dans un circuit intégré BICMOS | |
| KR100727010B1 (ko) | 반도체장치의 제조방법 | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| FR2548831A1 (fr) | Procede de realisation d'au moins une couche profonde dans un dispositif a semi-conducteur | |
| EP0849792A1 (fr) | Procédé BiCMOS avec capacité | |
| JP2000068519A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| FR3069702A1 (fr) | Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif | |
| EP0607075B1 (fr) | Composant électronique semi-conducteur à résistance dynamique négative, méthodes d'utilisation et procédé de fabrication correspondants | |
| JP2646547B2 (ja) | 半導体装置の製造方法 | |
| FR3109838A1 (fr) | Transistors contraints et mémoire à changement de phase | |
| JP5245327B2 (ja) | 半導体装置の製造方法 | |
| FR2755793A1 (fr) | Structure de cellule dram en silicium sur isolant (soi) et procede de fabrication | |
| FR3109017A1 (fr) | PROCÉDÉ DE FABRICATION D’UNE PUCE À CIRCUIT INTÉGRÉ sur SeOI |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100331 |