FR2813144A1 - Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede - Google Patents

Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede Download PDF

Info

Publication number
FR2813144A1
FR2813144A1 FR0110105A FR0110105A FR2813144A1 FR 2813144 A1 FR2813144 A1 FR 2813144A1 FR 0110105 A FR0110105 A FR 0110105A FR 0110105 A FR0110105 A FR 0110105A FR 2813144 A1 FR2813144 A1 FR 2813144A1
Authority
FR
France
Prior art keywords
layer
soi
trench
silicon
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0110105A
Other languages
English (en)
Other versions
FR2813144B1 (fr
Inventor
Dong Ho Ahn
Ho Kyu Kang
Geum Jong Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2000-0064715A external-priority patent/KR100390143B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2813144A1 publication Critical patent/FR2813144A1/fr
Application granted granted Critical
Publication of FR2813144B1 publication Critical patent/FR2813144B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

On décrit divers procédés pour empêcher qu'une couche SOI portant un motif (123) se courbe au cours d'une oxydation de paroi latérale de tranchée. Dans ces procédés, on forme une couche SOI portant un motif (123) dans laquelle il existe au moins une tranchée, cette couche étant disposée au-dessus d'une couche d'oxyde de silicium enterrée (111); et on bloque la diffusion d'oxygène entre la couche SOI (123) et la couche d'oxyde de silicium enterrée (111), en formant à leur interface une couche (131) contenant de l'azote.

Description

La présente invention concerne de façon générale un procédé de formation
d'un dispositif à semiconducteur sur un substrat du type silicium sur isolant (SOI), et un dispositif à semiconducteur formé par ce procédé. Elle concerne plus particulièrement un procédé destiné à éviter qu'une couche SOI soit courbée autour d'une région active lorsqu'une isolation de dispositif par tranchée est effectuée sur le substrat de type SOI, et un dispositif à
semiconducteur formé par ce procédé.
Lorsqu'on forme des couches de semiconducteur adjacentes ayant des types d'impuretés différents, l'interface entre les couches agit comme une barrière d'isolation. Des techniques d'isolation du type à jonction couramment employées ne conviennent habituellement pas pour des jonctions à tension élevée dans des couches de semiconducteur, du fait que les caractéristiques de résistance à la tension sont faibles sur des surfaces de jonctions à tension élevée. En outre, un courant indésirable peut circuler dans une couche de déplétion de jonction sous l'effet d'un rayonnement tel qu'un rayonnement gamma, ce qui rend la technique d'isolation inefficace dans un environnement à rayonnement élevé. Par conséquent, un dispositif à semiconducteur du type SOI dans lequel une région de dispositif est complètement isolée par une couche diélectrique est généralement utilisé dans des dispositifs à semiconducteur à hautes performances, comme
une unité centrale (UC).
Les techniques d'isolation par mesa, par oxydation locale de silicium (ou LOCOS pour "local oxidation of silicon"), et par tranchée de faible profondeur (ou STI pour "shallow trench isolation") ont été largement utilisées pour isoler des dispositifs sur un substrat de type SOI. La technique STI évite un phénomène de bec d'oiseau qui se produit dans la technique LOCOS. Le phénomène de bec d'oiseau diminue en pratique une aire de formation de dispositif. Par conséquent, la technique STI est généralement appliquée à un dispositif à semiconducteur
à haut degré d'intégration.
Lorsque la technique STI est appliquée pour l'isolation de dispositif sur un substrat de type SOI, il se produit un phénomène de courbure indésirable dans une couche de silicium composant une région active, à cause d'une caractéristique structurale du substrat. Ce problème
est illustré sur les figures 1 à 3.
En se référant à la figure 1, on note qu'un substrat de type SOI caractéristique peut comprendre une couche de silicium inférieure 10, une couche d'oxyde de silicium enterrée 11, et une couche SOI 13 qui sont superposées successivement. La couche SOI 13 constitue une région active. Pour effectuer l'isolation STI, on superpose successivement sur une couche SOI d'un substrat de type SOI une couche d'oxyde tampon 15 et une couche de nitrure de silicium 17 remplissant la fonction d'une couche d'arrêt d'attaque. En utilisant une couche de résine photosensible 19, on définit ensuite un motif dans la couche de nitrure de silicium 17 pour former un motif consistant en nitrure
de silicium.
En se référant à la figure 2, on note qu'en utilisant à titre de masque d'attaque le motif de la couche de nitrure de silicium 17, on attaque la couche d'oxyde tampon 15 à nu et la couche SOI sous-jacente, pour former une tranchée et une couche SOI portant un motif, 23. Le fond de la tranchée est donc formé par la couche d'oxyde de
silicium 11.
En se référant à la figure 3, on note qu'une couche d'oxyde de paroi latérale 25 est formée sur les parois latérales de la tranchée. La couche d'oxyde de paroi latérale 25 résulte d'un traitement thermique pour réparer des défauts cristallins. Une interface entre la couche SOI portant un motif, 23', et la couche d'oxyde de silicium enterrée 11 remplit la fonction d'un chemin de diffusion d'oxygène. Du fait que l'oxygène est fourni régulièrement à la paroi latérale à nu, conformément à une forme de tranchée, une couche d'oxyde se prolonge à partir de la tranchée jusque dans une région active, sur un fond de la couche SOI portant un motif, 23'. Par conséquent, une couche d'oxyde 24 en forme de coin pénètre entre la couche SOI 23' et la couche d'oxyde de silicium enterrée. Le matériau des coins d'oxyde thermique 24 a un plus grand volume que le silicium d'origine, et il occasionne donc une dilatation, en soulevant ainsi à partir de la tranchée la partie immédiatement adjacente, 26, de la couche SOI
portant un motif, 23'. La couche SOI est donc courbée.
Lorsqu'une courbure se produit, une contrainte est appliquée à la couche SOI par une force de soulèvement à partir de la paroi latérale de la tranchée. Si le processus d'implantation ionique suivant est ensuite accompli, un défaut cristallin est créé dans la couche SOI. Le défaut cristallin créé se développe aisément sous l'effet de la force de soulèvement, et il augmente des courants de fuite de jonction. Même si le défaut cristallin n'apparaît pas pendant l'implantation ionique, une profondeur de la couche SOI est partiellement changée et celle de l'implantation
ionique pratique est également changée par la courbure.
Ceci conduit à une instabilité de tensions de seuil (On peut trouver une comparaison des contraintes et des défauts induits par l'oxydation dans des tranches SIMOX et SOI assemblées, dans Proceedings of the 1997 IEEE International SOI Conference, oct. 1997, Stress Induced Defect and Transistor Leakage for Shallow Trench Isolated SOI: IEEE
Electron Device Letters, Vol. 20, nO 5, mai 1999).
Dans des conditions qui forment des couches d'oxyde de paroi latérale avec une épaisseur d'environ 24 nm, une partie d'une couche SOI s'étendant jusqu'à 400 nm à partir
de la paroi latérale de la tranchée peut être soulevée.
Bien que le phénomène de courbure change en fonction du degré et de la condition d'oxydation de paroi latérale, il ne peut pas être complètement évité. Il est donc souhaitable de procurer un procédé ou des procédés de fabrication de dispositifs à semiconducteur d'une manière
qui élimine ou tout au moins atténue une telle courbure.
On décrit ici des procédés pour éviter la courbure d'une couche SOI portant un motif pendant l'oxydation de paroi latérale de tranchée, un procédé préféré comprenant les opérations qui consistent à établir une couche SOI portant un motif ayant au moins une tranchée, cette couche SOI portant un motif étant disposée au-dessus d'une couche d'oxyde de silicium enterrée sous-jacente; et à bloquer la diffusion d'oxygène entre la couche SOI portant un motif et
la couche d'oxyde de silicium enterrée.
Un aspect de l'invention procure un procédé dans lequel une couche contenant de l'azote est formée sur une interface globale entre une couche SOI et une couche d'oxyde de silicium enterrée qui sont incluses dans un substrat de type SOI. Un processus d'isolation par tranchée de faible profondeur est ensuite accompli. A titre de procédé de formation de la couche contenant de l'azote dans la structure de type SOI globale, on effectue un dépôt ou une nitruration dans une ambiance gazeuse contenant de l'azote, au stade de la formation du substrat SOI. Selon une variante, après avoir formé le substrat STI, on
effectue une implantation d'ions contenant de l'azote.
Conformément à un procédé préféré, on attaque une couche SOI pour former une tranchée sur un substrat de type SOI. On incline sous un certain angle le substrat de type SOI ayant la tranchée, et on le fait tourner. L'angle d'inclinaison sera généralement maintenu constant. On effectue ensuite une implantation d'ions contenant de l'azote pour former une couche contenant de l'azote sur une interface entre la couche SOI et une couche d'oxyde de
silicium enterrée, dans une zone adjacente à la tranchée.
Selon un autre aspect de l'invention, on attaque une couche SOI pour former une tranchée. On forme une couche de silicium monocristallin sur une paroi latérale de la tranchée. On superpose de préférence une couche d'arrêt d'attaque sur un substrat de type SOI. On forme un motif pour mettre à nu une zone de tranchée. En utilisant le motif à titre de masque d'attaque, on attaque une couche SOI du substrat de type SOI pour former une tranchée. On superpose une couche de silicium amorphe, de façon
conforme, sur une surface globale du substrat de type SOI.
On accomplit un processus de recuit pour obtenir une croissance épitaxiale en phase solide (ou SPE pour "solid phase epitaxy") de la couche de silicium amorphe en contact avec la paroi latérale de la tranchée constituée par la couche SOI. On superpose une couche d'oxyde enterrée pour remplir la tranchée. On effectue un processus d'attaque d'aplanissement pour enlever la couche d'oxyde enterrée sur la région active. En d'autres termes, on forme la tranchée dans le substrat de type SOI et on superpose de façon conforme une couche temporaire de barrière contre l'oxygène sur la couche de silicium amorphe. On obtient une croissance épitaxiale en phase solide de la couche de silicium amorphe empilée. Dans ce cas, la couche d'oxyde enterrée est généralement constituée par de l'oxyde produit par dépôt chimique en phase vapeur (ou CVD pour "chemical
vapor deposition").
Selon encore un autre aspect de l'invention, on attaque une couche SOI pour l'isolation de dispositif. On forme une tranchée et on superpose de façon conforme une couche d'oxyde formée par CVD, sur une surface globale du substrat à l'endroit auquel la tranchée est formée. Dans ce cas, un revêtement constituant une barrière contre l'oxygène peut être superposé sur une paroi interne de la tranchée. De façon générale, le revêtement est superposé en utilisant une couche de nitrure de silicium superposée par CVD. Selon un autre aspect supplémentaire de l'invention, on forme une tranchée pour l'isolation de dispositif sur un substrat de type SOI et on effectue un traitement thermique rapide (ou RTP pour "rapid thermal processing") pour former une couche d'oxyde. On peut former sur la couche d'oxyde un revêtement pour constituer une barrière contre l'oxygène. De façon générale, le revêtement est superposé en utilisant une couche de nitrure
de silicium superposée par CVD.
Pour mettre en oeuvre l'aspect ci-dessus de l'invention, on fournit un dispositif à semiconducteur pour l'isolation de dispositif par tranchée. Conformément à une structure, le dispositif à semiconducteur comprend une couche de silicium inférieure, une couche d'oxyde de silicium enterrée, et une couche SOI qui sont superposées successivement sur une région active. Au moins autour de la région active, une couche contenant de l'azote est formée entre la couche d'oxyde de silicium enterrée et la couche SOI. Dans un dispositif à semiconducteur préféré, une couche d'oxyde est formée sur une partie latérale à l'endroit auquel une couche d'isolation de dispositif par tranchée vient en contact avec la région active. La couche d'oxyde est généralement constituée par de l'oxyde thermique formé dans un four, mais peut être formée par de l'oxyde produit par CVD ou de l'oxyde produit par oxydation thermique rapide (ou RTO pour "rapid thermal oxidation"). A l'exception de la partie latérale, la majeure partie de la couche d'isolation de dispositif par tranchée est
constituée par de l'oxyde pour remplir la tranchée.
Selon un autre aspect du dispositif à semiconducteur pour l'isolation de dispositif par tranchée, le dispositif à semiconducteur comprend une couche de silicium inférieure, une couche d'oxyde de silicium enterrée, et une couche SOI qui sont superposées successivement sur une région active. Une paroi latérale de la région active, venant en contact avec une couche d'isolation de dispositif par tranchée, est constituée par du silicium monocristallin formé par épitaxie en phase solide. Dans ce cas, une couche d'oxyde thermique et un revêtement de nitrure de silicium peuvent être formés sur
la couche de silicium monocristallin.
Conformément à un mode de réalisation préféré, on décrit un procédé pour éviter un phénomène de courbure d'une couche de silicium sur isolant (SOI) , le procédé comprenant la formation d'un substrat de type SOI incluant une couche de silicium inférieure, une couche d'oxyde de silicium enterrée, une couche SOI et une couche contenant de l'azote entre la couche d'oxyde de silicium enterrée et la couche SOI; et l'attaque de la couche SOI du substrat de type SOI pour former une tranchée pour l'isolation de dispositif. Selon un aspect supplémentaire du procédé, la couche contenant de l'azote est formée en implantant des ions d'azote dans l'étape de formation du substrat de type SOI. Selon encore un autre aspect supplémentaire du procédé, les ions d'azote sont implantés dans un stade de formation d'une couche d'oxyde tampon sur une surface de la
couche SOI.
Conformément à un procédé préféré pour éviter un phénomène de courbure d'une couche silicium sur isolant (SOI), on décrit un procédé comprenant l'attaque d'une couche SOI d'un substrat de type SOI incluant une couche de silicium inférieure, une couche d'oxyde de silicium enterrée et une couche SOI, pour former une tranchée; et l'inclinaison du substrat de type SOI dans lequel la tranchée est formée, et l'implantation d'ions d'azote dans ce substrat, pour former une couche contenant de l'azote entre la couche SOI et la couche d'oxyde de silicium
enterrée, dans une zone adjacente à la tranchée.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la
description qui va suivre de modes de réalisation, donnés à
titre d'exemples non limitatifs. La suite de la description
se réfère aux dessins annexés, dans lesquels: Les figures 1 à 3 sont des représentations séquentielles en coupe montrant un phénomène de courbure qui se produit lorsqu'une isolation de dispositif par
tranchée est réalisée sur un substrat SOI classique.
Les figures 4 à 6 sont des représentations séquentielles en coupe montrant une caractéristique conforme à un premier mode de réalisation de la présente
invention.
La figure 7 est une représentation en coupe montrant une caractéristique conforme à un second mode de
réalisation de la présente invention.
Les figures 8 et 9 sont des représentations en coupe montrant une caractéristique conforme à un troisième
mode de réalisation de la présente invention.
La figure 10 est une représentation en coupe montrant une caractéristique conforme à un quatrième mode
de réalisation de la présente invention.
Les figures 11 à 14 sont des représentations en coupe montrant une séquence conforme à un cinquième mode de
réalisation de la présente invention.
Les figures 15 à 18 sont des représentations en coupe montrant une séquence conforme à un sixième mode de
réalisation de la présente invention.
On va décrire six procédés préférés conformes à des modes de réalisation de la présente invention, pour éviter la courbure d'une couche SOI, et un dispositif à
semiconducteur formé par les procédés.
Premier Procédé Les figures 4 à 6 sont des représentations séquentielles montrant la formation de la couche contenant de l'azote sur une interface entre une couche SOI et une couche d'oxyde de silicium, conformément à un aspect de
l'invention.
En se référant à la figure 4, on note qu'un substrat de type SOI comprend une couche de silicium inférieure 110, une couche d'oxyde de silicium enterrée 111 et une couche SOI 113, pour former un dispositif, qui sont superposées successivement. Une couche d'oxyde tampon 115 est formée sur une surface du substrat de type SOI. Des ions contenant de l'azote sont implantés dans une surface globale du substrat de type SOI, pour former une couche
contenant de l'azote, 131.
L'énergie d'implantation ionique permet aux ions implantés d'avoir une valeur de crête de concentration à une interface entre la couche SOI 113 et la couche d'oxyde de silicium enterrée 111. L'énergie d'implantation ionique est changée conformément à une épaisseur de la couche d'oxyde tampon 115 et de la couche SOI 113, mais elle est
généralement comprise dans une plage de 30-100 keV.
En se référant à la figure 5, on note qu'une couche de nitrure de silicium 117 remplissant la fonction d'une couche d'arrêt d'attaque pour former une tranchée est superposée sur une couche SOI à l'endroit auquel une couche d'oxyde tampon 115 est formée. En utilisant un processus photolithographique classique (ou un autre processus approprié), on forme sur la couche de nitrure de silicium 117 un motif de résine photosensible 119 pour mettre à nu une zone de tranchée d'isolation de dispositif. En utilisant le motif de résine photosensible 119 à titre de masque d'attaque, on attaque la couche de nitrure de silicium 117 et la couche d'oxyde tampon. On attaque ensuite la couche SOI pour mettre à nu la couche d'oxyde de silicium enterrée. Avec la formation d'une couche SOI, portant un motif, 123, une tranchée est formée. Avant d'attaque la couche SOI, on peut enlever le motif de résine
photosensible 119.
En se référant à la figure 6, on note que dans le but de réparer un défaut cristallin d'une paroi latérale de tranchée qui est attaquée dans une étape d'attaque de tranchée, on accomplit une oxydation thermique sur un substrat de type SOI à l'endroit auquel la tranchée est formée. L'oxydation thermique peut alors être accomplie par exemple dans un four à une température de 900 C pendant 15 minutes. Une couche d'oxyde thermique 25 ayant de façon caractéristique une épaisseur de 20-30 nm est formée sur les parois latérales de la tranchée qui sont définies par la couche SOI portant un motif, 123. Une couche contenant de l'azote, 131, telle qu'une couche de nitrure de silicium ou une couche d'oxyde-nitrure de silicium, est formée à une interface entre la couche SOI portant un motif, 123, et la couche d'oxyde de silicium enterrée 111. Par conséquent, l'interface remplissant la fonction d'un chemin de diffusion d'oxygène est éliminée, du fait que l'oxygène ne diffuse pas aisément entre une couche de silicium et une couche de nitrure de silicium ou une couche d'oxynitrure de silicium. Bien que ceci ne soit pas représenté en détail, on peut mentionner en passant que lorsque la couche d'oxyde tampon 115 est formée de manière épaisse sur la paroi latérale de la tranchée, elle se dilatera et courbera légèrement la couche de nitrure de silicium au- dessus d'elle. Dans ce mode de réalisation, une couche d'oxyde tampon 115 sur une couche SOI est représentée, mais il faut noter que la formation de la couche d'oxyde tampon n'est pas essentielle. Après l'oxydation thermique, un revêtement de nitrure de silicium peut être formé sur la tranchée, et ensuite la tranchée peut être remplie avec une couche d'oxyde enterrée, comme une couche d'oxyde formée par CVD,
pour réaliser l'isolation de dispositif.
Second Procédé La figure 7 montre un stade d'implantation d'ions d'azote dans une tranchée qui est formée sur un substrat SOI comprenant une couche de silicium inférieure 110, une couche d'oxyde de silicium enterrée 111 et une couche SOI portant un motif, 123. En utilisant un motif d'une couche d'arrêt d'attaque à titre de masque d'attaque, on attaque la couche SOI portant un motif, 123, pour former la tranchée. Lorsqu'on implante les ions d'azote dans la tranchée, on applique une énergie inférieure d'environ 10 keV. Du fait qu'un substrat dans lequel la tranchée est formée est incliné sous un angle (habituellement environ ), des flèches indiquant des directions d'implantation ionique sont également inclinées. Dans le processus d'implantation ionique, on fait tourner le substrat pour permettre l'implantation des ions d'azote dans des parois latérales à nu de toutes les couches de la tranchée. Dans ce cas, une zone partielle entre la couche SOI et la couche d'oxyde de silicium enterrée est importante. Autour d'une région active en contact avec la tranchée, les ions d'azote sont implantés pour former entre elles une couche contenant de l'azote. Dans le processus de recuit dans une ambiance d'oxygène qui est effectué à la suite, la couche contenant
de l'azote se dilatera à travers une interface entre elles.
En dépit d'une largeur constante, la couche contenant de l'azote a pour fonction d'empêcher une oxydation partielle
d'une partie inférieure de la couche SOI.
Après la formation d'une couche d'oxyde ou d'une couche de nitrure sur les parois latérales, on effectue le remplissage d'une partie restante de la tranchée avec une
couche diélectrique.
Troisième Procédé La figure 8 montre un stade de superposition d'une couche d'oxyde de silicium sur une surface globale d'un substrat de type SOI dans lequel une couche SOI portant un motif, 123, et une tranchée sont formées, en utilisant une technique de CVD. La technique de CVD est un dépôt chimique en phase vapeur à basse pression (ou LPCVD pour "low pressure chemical vapor deposition") qui est accompli à une température d'environ 700-750 C. La technique de LPCVD à une température d'environ 700 C ou plus est utile pour
réparer des défauts cristallins occasionnés par l'attaque.
La couche d'oxyde formée par CVD, 132, remplit la fonction d'une couche de protection des parois latérales de la tranchée. Néanmoins, un phénomène de courbure ne se produit pas, du fait qu'une couche d'oxyde thermique en forme de coin n'est pas formée, à cause des faibles pressions et de la température du processus de LPCVD. En se référant à la figure 9, on voit une procédure supplémentaire facultative consistant à superposerer en outre une couche de barrière contre l'oxygène, 133. Pour éviter qu'une couche SOI se courbe au moment d'une oxydation ultérieure dans un état représenté sur la figure 8, on dépose une couche de barrière contre l'oxydation, 133, sur une couche d'oxyde produite par CVD, 132, avec une épaisseur de 3-30 nm. La couche de barrière contre
l'oxydation 133 peut consister en Si2N4, SiON ou A103.
L'oxydation suivante est destinée à former une couche d'oxyde d'écran et une couche d'oxyde de grille sur une région active, comprenant une couche SOI portant un motif, 123, avant l'implantation d'ions dans la couche SOI. En plus, ou à la place, l'oxydation suivante peut être effectuée de façon à oxyder une paroi latérale d'une
électrode de grille en silicium polycristallin.
Quatrième Procédé En se référant maintenant à la figure 10, on note qu'une oxydation thermique rapide (RTO) pour l'isolation de dispositif est accomplie sur un substrat de type SOI dans lequel une tranchée est formée par attaque. Contrairement à une oxydation thermique dans un four classique, l'oxydation thermique est accomplie sur les parois latérales d'une couche de silicium, c'est-à-dire la couche de silicium
portant un motif, 123, à une température d'environ 950-
1180 C pendant environ 30-200 secondes. Ceci conduit à la formation d'une couche d'oxyde de paroi latérale 125. La diffusion d'oxygène à travers une interface entre la couche d'oxyde et la couche de silicium, de façon à oxyder la couche de silicium, est en proportion de la température et du temps de traitement. Par conséquent, du fait que le temps de traitement est raccourci, l'oxydation et sa
courbure résultante sont réduites.
Cinquième Procédé En se référant à la figure 11, on note qu'il existe un motif de couche de nitrure de silicium 117' pour former une tranchée sur un substrat de type SOI à l'endroit auquel une couche SOI portant un motif, 123, et la tranchée sont formées en attaquant une couche SOI. Une couche de silicium amorphe 151 est ensuite superposée de façon conforme avec une épaisseur d'environ 5-30 nm sur la surface de la
structure résultante.
En se référant à la figure 12, on note qu'une oxydation de paroi latérale de tranchée classique est accomplie sur un substrat de type SOI sur lequel une couche de silicium amorphe est superposée. Dans ce cas, l'épaisseur de l'oxydation est inférieure à l'épaisseur totale de la couche de silicium amorphe 153. Par conséquent, une surface en contact avec l'oxygène sur la couche de silicium amorphe superposée est oxydée pour former une couche d'oxyde de surface 161 ayant une épaisseur d'environ 3-25 nm, et une couche de silicium amorphe 153 restante. Dans la couche de silicium amorphe 153 en contact avec la couche SOI portant un motif, 123, (c'est-à-dire la paroi latérale de la tranchée), un défaut cristallin de la couche SOI peut être réparé par une température élevée qui est appliquée dans l'oxydation thermique, et une croissance épitaxiale en phase solide
(SPE) peut être partiellement réalisée.
En se référant à la figure 13, on note qu'en utilisant une technique de CVD, une couche d'oxyde de tranchée 171 pour remplir une tranchée est superposée sur la couche d'oxyde de surface 161. Avant de former la couche d'oxyde de tranchée 171, on peut facultativement superposer un revêtement mince de nitrure de silicium (non représenté). Le recuit est effectué à une température d'environ 750-1150 C pendant une heure, et peut être suivi par un autre recuit pour densifier la couche d'oxyde de tranchée 171 et abaisser une vitesse d'attaque par voie humide. Le recuit est effectué de préférence dans une ambiance d'azote. Une croissance épitaxiale en phase solide a lieu dans la couche de silicium 153 restante, d'une partie en contact avec la couche SOI pendant le recuit mentionné en premier, ce qui forme un motif SOI dilaté, 123'. D'autre part, une partie dans laquelle il n'y a pas de croissance épitaxiale en phase solide sera une couche d'oxyde dans le processus suivant. Par conséquent, des problèmes d'isolation occasionnés par une couche de silicium amorphe restante quelconque dans cette région sont évités. En se référant à la figure 14, on note qu'une couche d'oxyde de tranchée en excès est enlevée par polissage chimio-mécanique (ou CMP pour "chemical mechanical polishing"), de façon à laisser une couche
d'isolation de dispositif 173 remplissant une tranchée.
Ensuite, la couche de nitrure de silicium remplissant la fonction d'une couche d'arrêt d'attaque et la couche
d'oxyde tampon peuvent être enlevées, comme on le désire.
Sixième Procédé En se référant à la figure 15, on note qu'il y a un motif de couche de nitrure de silicium 117' pour former une tranchée sur un substrat de type SOI dans lequel la tranchée pour l'isolation de dispositif est formée en attaquant une couche SOI. Une couche de silicium amorphe 151 est ensuite superposée de façon conforme, avec une épaisseur d'environ 5-30 nm, sur la surface de la structure
résultante.
En se référant à la figure 16, on note qu'un recuit est effectué sur un substrat sur lequel une couche de silicium amorphe 151 est superposée, à une température d'environ 550-700 C pendant une heure, comme dans un four classique ou dans un système à ultra-vide en l'absence d'oxygène (comme dans une atmosphère d'azote). La couche d'oxyde de silicium amorphe 151 est recristallisée, et une croissance épitaxiale en phase solide est réalisée dans une partie adjacente à une couche SOI portant un motif, 123, grâce à l'influence de la structure monocristalline de la couche SOI portant un motif, 123. Il en résulte qu'une
couche SOI portant un motif et dilatée, 123', est formée.
En se référant à la figure 17, on note qu'une oxydation de paroi latérale est ensuite effectuée pour former une couche d'oxyde de surface 161. Unecouche d'oxyde de tranchée 171 est superposée pour remplir une tranchée. De façon similaire à un processus d'isolation de dispositif par tranchée classique, un recuit de la couche d'oxyde de tranchée 171 suit habituellement. Une partie de la couche de silicium amorphe d'origine de la figure 6 reste non oxydée et est identifiée comme une couche de
silicium 153 restante.
En se référant à la figure 18, on note que la couche d'oxyde de tranchée 171 est enlevée sur une couche SOI portant un motif, 123', qui est une région active, par un processus d'attaque d'aplanissement utilisant une technique de polissage chimio-mécanique. Il ne reste de
celle-ci qu'une couche d'isolation de dispositif 173.
Ensuite, on enlève la couche de nitrure de silicium remplissant la fonction d'un masque d'attaque dans la définition de motif de tranchée, et la couche d'oxyde tampon. Avant de superposer une couche d'oxyde de tranchée, on peut superposer de façon conforme un revêtement de
nitrure de silicium (non représenté).
Dans un processus de recuit pour la croissance épitaxiale en phase solide, on répare un défaut cristallin d'une couche SOI. Par conséquent, il est souvent souhaitable de renoncer à une oxydation thermique de paroi latérale séparée. Une couche de silicium, en particulier une couche de silicium 153 restante, sur un fond de tranchée, peut rester du fait que l'oxydation thermique n'est pas effectuée. Cependant, la couche de silicium 153 restante est oxydée au cours de l'oxydation suivante, de façon à éviter des problèmes d'isolation occasionnés par
cette couche.
Il faut noter que, sauf mention explicite du contraire, toutes les quantités physiques mentionnées ici ne doivent pas être considérées comme exactement égales à la quantité indiquée, mais plutôt comme approximativement égales à la quantité indiquée. En outre, la simple absence d'un qualificatif tel que "environ", ou autres, ne doit pas être considérée comme une indication explicite du fait qu'une telle quantité physique mentionnée est une quantité exacte, en dépit du fait que de tels qualificatifs soient utilisés ou non en relation avec n'importe quelles autres
quantités physiques mentionnées ici.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits
et représentés, sans sortir du cadre de l'invention.

Claims (32)

REVENDICATIONS
1. Procédé pour éviter une courbure d'une couche SOI portant un motif pendant une oxydation de paroi latérale de tranchée, caractérisé en ce qu'il comprend: la formation d'une couche SOI portant un motif (123) ayant au moins une tranchée, cette couche SOI portant un motif étant disposée sur une couche d'oxyde de silicium enterrée (111) sous-jacente; et le blocage de la diffusion d'oxygène entre la couche SOI portant un motif (123) et la couche d'oxyde
de silicium enterrée (111).
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de blocage de la diffusion d'oxygène comprend la formation d'une couche contenant de l'azote (131) entre la couche SOI portant un motif (123) et la
couche d'oxyde de silicium enterrée (111).
3. Procédé selon la revendication 1, caractérisé en ce que la couche contenant de l'azote (131) est formée par
l'implantation d'ions d'azote.
4. Procédé selon la revendication 3, caractérisé en ce que les ions d'azote sont implantés après la formation d'une couche d'oxyde tampon (115) sur une surface de la
couche SOI (123).
5. Procédé pour empêcher un phénomène de courbure d'une couche silicium sur isolant (SOI), caractérisé en ce qu'il comprend: l'attaque d'une couche SOI (123) d'un substrat de type SOI comprenant une couche d'oxyde de silicium enterrée (111), et une couche SOI (123), pour former une tranchée; et l'inclinaison du substrat de type SOI dans lequel la tranchée est formée et l'implantation d'ions d'azote dans celle-ci, pour former une couche contenant de l'azote (131) entre la couche SOI (123) et la couche d'oxyde de silicium enterrée (111) dans une zone
adjacente à la tranchée.
6. Procédé pour empêcher un phénomène de courbure d'une couche silicium sur isolant (SOI), caractérisé en ce qu'il comprend: la formation d'une tranchée dans une couche SOI (123) d'un substrat de type SOI; et la formation d'une couche de silicium monocristallin sur une paroi
latérale de la tranchée.
7. Procédé selon la revendication 6, caractérisé en ce que la formation d'une tranchée comprend: la superposition d'une couche d'arrêt d'attaque (117) sur le substrat de type SOI, et la formation d'un motif mettant à nu une zone de tranchée; et l'attaque de la couche SOI (123) du substrat de type SOI, en utilisant le motif à titre de masque d'attaque, pour former une tranchée; et en ce que l'étape de formation de la couche de silicium monocristallin comprend: la superposition d'une couche de silicium amorphe (151), de manière conforme, sur une surface globale du substrat de type SOI incluant la tranchée; le recuit du substrat de type SOI pour réaliser une croissance épitaxiale en phase solide (SPE) dans la couche de silicium amorphe (151) en contact avec une paroi latérale de la tranchée; la superposition d'une couche d'oxyde enterrée (171) pour remplir la tranchée; et l'accomplissement d'un processus d'attaque d'aplanissement pour enlever la couche d'oxyde enterrée (171) au-dessus
d'une région active.
8. Procédé selon la revendication 7, caractérisé en ce que le recuit est effectué avant de superposer la couche
d'oxyde enterrée (171).
9. Procédé selon la revendication 7, caractérisé en ce que le recuit est effectué dans une ambiance d'azote à
une température de 550-700 C.
10. Procédé selon la revendication 7, caractérisé
en ce que le recuit est effectué dans un système à ultra-
vide.
11. Procédé selon la revendication 8, caractérisé en ce qu'un processus d'oxydation de paroi latérale est effectué avant la superposition de la couche enterrée (171), pour former une couche d'oxyde (161) sur une surface
de la couche de silicium amorphe (151).
12. Procédé selon la revendication 7, caractérisé en ce que le recuit est effectué après la superposition de la couche de silicium amorphe (151) dans la tranchée, la formation d'une couche d'oxyde (161) sur la surface de la couche de silicium amorphe (151) et le remplissage de la
tranchée avec une couche d'oxyde enterrée (171).
13. Procédé selon la revendication 12, caractérisé en ce que le recuit est effectué sur la couche d'oxyde
enterrée (171).
14. Procédé selon la revendication 12, caractérisé
en ce que le recuit est effectué à une température de 750-
1150 C pendant une heure.
15. Procédé pour empêcher un phénomène de courbure d'une couche silicium sur isolant (SOI), caractérisé en ce qu'il comprend: l'attaque d'une couche SOI (123) d'un substrat de type SOI comprenant une couche d'oxyde de silicium enterrée (111), et la couche SOI (123), pour former une tranchée; et la superposition, de façon conforme, d'une couche d'oxyde formée par CVD (132) sur une surface globale du substrat de type SOI incluant la tranchée.
16. Procédé selon la revendication 15, caractérisé en ce que l'étape consistant à superposer de façon conforme la couche d'oxyde formée par CVD (132) est effectuée à une
pression inférieure, jusqu'à une épaisseur de 5-50 nm.
17. Procédé selon la revendication 15, caractérisé en ce qu'il comprend en outre, après l'étape consistant à superposer de façon conforme la couche d'oxyde formée par CVD (132): la formation d'un revêtement de nitrure de silicium (133); et le remplissage de la tranchée avec une
couche d'oxyde enterrée.
18. Procédé pour empêcher un phénomène de courbure d'une couche silicium sur isolant (SOI), caractérisé en ce qu'il comprend: l'attaque d'une couche SOI (113) d'un substrat de type SOI incluant une couche de silicium inférieure (110), une couche d'oxyde de silicium enterrée (111) et la couche SOI (113), pour former une tranchée; et l'accomplissement d'une oxydation thermique rapide (ou RTO) sur la tranchée pour former une couche d'oxyde thermique
(125).
19. Procédé selon la revendication 18, caractérisé en ce que l'oxydation thermique rapide est effectuée à une
température de 950-1180 C pendant 30-200 secondes.
20. Procédé selon la revendication 18, caractérisé en ce qu'il comprend en outre, après l'étape de formation de la couche d'oxyde thermique (125) : la formation d'un revêtement de nitrure de silicium; et le remplissage de la
tranchée avec une couche d'oxyde enterrée.
21. Dispositif à semiconducteur du type à isolation de dispositif par tranchée, ayant une couche d'oxyde de silicium enterrée (111) et une couche silicium sur isolant (SOI) (123) dans une région active, caractérisé en ce qu'il comprend une couche contenant de l'azote (131) formée entre la couche d'oxyde de silicium enterrée (111) et la couche
SOI (131), au moins autour de la région active.
22. Dispositif selon la revendication 21, caractérisé en ce qu'une couche d'isolation de dispositif par tranchée comprend une couche d'oxyde (25, 125, 132)
d'un côté en contact avec la région active.
23. Dispositif selon la revendication 22, caractérisé en ce que la couche d'oxyde est constituée par un oxyde sélectionné dans le groupe comprenant un oxyde thermique (25), un oxyde formé par CVD (132) et un oxyde formé par une technique d'oxydation thermique rapide (ou RTO).
24. Dispositif selon la revendication 22, caractérisé en ce qu'il comprend en outre un revêtement de nitrure de silicium (133) du côté opposé au substrat, formé
sur la couche d'oxyde (132).
25. Dispositif à semiconducteur du type à isolation de dispositif par tranchée, caractérisé en ce qu'il comprend: une couche d'oxyde de silicium enterrée (111) et une couche silicium sur isolant (SOI) (123) dans une région active; et une couche de silicium monocristallin formée par croissance épitaxiale en phase solide (ou SPE) d'une paroi latérale de la région active en contact avec une couche d'isolation de dispositif de la tranchée.
26. Dispositif selon la revendication 25, caractérisé en ce qu'il comprend en outre une couche d'oxyde thermique (161) du côté opposé à la région active,
formée sur la couche de silicium monocristallin.
27. Dispositif selon la revendication 26, caractérisé en ce qu'il comprend en outre un revêtement de nitrure de silicium du côté opposé à la couche de silicium monocristallin, formé sur la couche d'oxyde thermique
(161).
28. Dispositif à semiconducteur du type à isolation de dispositif par tranchée ayant une couche d'oxyde de silicium enterrée (111) et une couche silicium sur isolant (SOI) (123) dans une région active, caractérisé en ce qu'il comprend des moyens (131) pour bloquer la diffusion d'oxygène entre la couche SOI (123) et la couche d'oxyde de
silicium enterrée (111).
29. Procédé pour empêcher un phénomène de courbure d'une couche silicium sur isolant (SOI), caractérisé en ce qu'il comprend les étapes suivantes: on forme un substrat de type SOI incluant une couche de silicium inférieure (110), une couche d'oxyde de silicium enterrée (111), une couche SOI (113) et une couche contenant de l'azote (131) entre la couche d'oxyde de silicium enterrée (111) et la couche SOI (113); et on attaque la couche SOI du substrat de type SOI pour former une tranchée pour l'isolation de dispositif.
30. Procédé selon la revendication 29, caractérisé en ce que la couche contenant de l'azote (131) est formée en implantant des ions d'azote dans l'étape de formation du
substrat de type SOI.
31. Procédé selon la revendication 30, caractérisé en ce que les ions d'azote sont implantés dans un stade de formation d'une couche d'oxyde tampon (115) sur une surface
de la couche SOI (113).
32. Procédé pour empêcher un phénomène de courbure d'une couche silicium sur isolant (SOI), caractérisé en ce qu'il comprend les étapes suivantes: on attaque une couche SOI (113) d'un substrat de type SOI incluant une couche de silicium inférieure (110), une couche d'oxyde de silicium enterrée (111) et une couche SOI (113) pour former une tranchée; et on incline le substrat de type SOI dans lequel la tranchée est formée et on implante des ions d'azote dans la tranchée, pour former une couche contenant de l'azote (131) entre la couche SOI et la couche d'oxyde de silicium
enterrée (111) dans une zone adjacente à la tranchée.
FR0110105A 2000-08-17 2001-07-27 Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede Expired - Lifetime FR2813144B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20000047585 2000-08-17
KR10-2000-0064715A KR100390143B1 (ko) 2000-08-17 2000-11-01 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치

Publications (2)

Publication Number Publication Date
FR2813144A1 true FR2813144A1 (fr) 2002-02-22
FR2813144B1 FR2813144B1 (fr) 2006-11-03

Family

ID=26638313

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0110105A Expired - Lifetime FR2813144B1 (fr) 2000-08-17 2001-07-27 Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede

Country Status (7)

Country Link
US (2) US6881645B2 (fr)
JP (1) JP2002118165A (fr)
CN (1) CN1196190C (fr)
DE (1) DE10134484B4 (fr)
FR (1) FR2813144B1 (fr)
GB (1) GB2369494B (fr)
TW (1) TW541654B (fr)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172914B1 (en) * 2001-01-02 2007-02-06 Cypress Semiconductor Corporation Method of making uniform oxide layer
US7510927B2 (en) * 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices
US6905941B2 (en) * 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
US7316979B2 (en) * 2003-08-01 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for providing an integrated active region on silicon-on-insulator devices
US20050277262A1 (en) * 2004-06-14 2005-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing isolation structures in a semiconductor device
US6955955B2 (en) * 2003-12-29 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. STI liner for SOI structure
US7074692B2 (en) * 2004-03-23 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing a short channel effect for NMOS devices in SOI circuits
US7199021B2 (en) * 2004-06-22 2007-04-03 Texas Instruments Incorporated Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication
FR2872958B1 (fr) * 2004-07-12 2008-05-02 Commissariat Energie Atomique Procede de fabrication d'un film mince structure et film mince obtenu par un tel procede
US7473614B2 (en) * 2004-11-12 2009-01-06 Intel Corporation Method for manufacturing a silicon-on-insulator (SOI) wafer with an etch stop layer
JP4499623B2 (ja) * 2005-06-28 2010-07-07 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
JP2007142134A (ja) * 2005-11-18 2007-06-07 Sumco Corp Ｓｏｉ基板の製造方法
JP2006140521A (ja) * 2006-01-10 2006-06-01 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US20070249129A1 (en) * 2006-04-21 2007-10-25 Freescale Semiconductor, Inc. STI stressor integration for minimal phosphoric exposure and divot-free topography
US20070257310A1 (en) * 2006-05-02 2007-11-08 Honeywell International Inc. Body-tied MOSFET device with strained active area
US20080254590A1 (en) * 2007-04-10 2008-10-16 Vogt Eric E Fabrication process for silicon-on-insulator field effect transistors using high temperature nitrogen annealing
US7808028B2 (en) * 2007-04-18 2010-10-05 International Business Machines Corporation Trench structure and method of forming trench structure
US7846812B2 (en) * 2007-12-18 2010-12-07 Micron Technology, Inc. Methods of forming trench isolation and methods of forming floating gate transistors
US7892939B2 (en) * 2008-03-06 2011-02-22 Infineon Technologies Ag Threshold voltage consistency and effective width in same-substrate device groups
JP2010171144A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置
CN102013411B (zh) * 2009-09-07 2012-11-28 上海宏力半导体制造有限公司 浅沟槽隔离结构的制造方法
US8003482B2 (en) 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
CN101834158B (zh) * 2010-04-13 2012-02-01 东南大学 绝缘体上硅深硅槽隔离结构的制备工艺
US9029834B2 (en) * 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
EP2495762B1 (fr) * 2011-03-03 2017-11-01 IMEC vzw Procédé de production d'un dispositif de mémoire semi-conducteur à grille flottante
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
EP2573807A1 (fr) * 2011-09-23 2013-03-27 Soitec Structure semi-conductrice et procédé pour la réduction du bec d'oiseau
JP5944149B2 (ja) * 2011-12-05 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8445356B1 (en) * 2012-01-05 2013-05-21 International Business Machines Corporation Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US8772143B2 (en) * 2012-11-14 2014-07-08 International Business Machines Corporation Field effect transistor devices with dopant free channels and back gates
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
KR101779384B1 (ko) * 2013-03-05 2017-09-19 매그나칩 반도체 유한회사 반도체소자 제조방법
EP3008553B1 (fr) 2013-06-12 2023-06-07 Rohinni, Inc. Rétroéclairage de clavier au moyen de sources de génération de lumière réalisées par dépôt
US9209040B2 (en) * 2013-10-11 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphorus silicon insertion for STI-CMP planarity improvement
EP3089205B1 (fr) * 2014-01-22 2020-03-18 Huawei Technologies Co., Ltd. Procédé de fabrication de substrat de soi et substrat de soi
KR102404642B1 (ko) * 2015-07-17 2022-06-03 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102298484B1 (ko) 2016-01-15 2021-09-03 로히니, 엘엘씨. 장치 상의 커버를 통해 후면 발광하는 장치 및 방법
CN108054120A (zh) * 2017-12-13 2018-05-18 上海华虹宏力半导体制造有限公司 改善soi器件浮体效应的工艺方法
US20200203216A1 (en) * 2018-12-24 2020-06-25 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of forming semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US6063694A (en) * 1997-10-01 2000-05-16 Nec Corporation Field-effect transistor with a trench isolation structure and a method for manufacturing the same
KR20000035091A (ko) * 1998-11-20 2000-06-26 포만 제프리 엘 트렌치 제조 방법 및 실리콘 기판

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby
EP0603106A2 (fr) 1992-12-16 1994-06-22 International Business Machines Corporation Procédé pour réduire le stress d'une structure de rainure pour un substrat du type SOI
US5698885A (en) * 1994-03-17 1997-12-16 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
WO1996002070A2 (fr) 1994-07-12 1996-01-25 National Semiconductor Corporation Procede de formation d'un circuit integre comprenant une tranchee d'isolation et une couche-barriere d'oxygene
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions
JP2686735B2 (ja) * 1994-12-30 1997-12-08 現代電子産業株式会社 半導体装置の素子分離方法
KR100197648B1 (ko) * 1995-08-26 1999-06-15 김영환 반도체소자의 소자분리 절연막 형성방법
JPH09172061A (ja) 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法
US5646053A (en) * 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
US5825611A (en) * 1997-01-29 1998-10-20 Vishay Sprague, Inc. Doped sintered tantalum pellets with nitrogen in a capacitor
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
US5920782A (en) * 1997-07-18 1999-07-06 United Microelectronics Corp. Method for improving hot carrier degradation
US5972777A (en) * 1997-07-23 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming isolation by nitrogen implant to reduce bird's beak
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US6063694A (en) * 1997-10-01 2000-05-16 Nec Corporation Field-effect transistor with a trench isolation structure and a method for manufacturing the same
KR20000035091A (ko) * 1998-11-20 2000-06-26 포만 제프리 엘 트렌치 제조 방법 및 실리콘 기판
US6238998B1 (en) * 1998-11-20 2001-05-29 International Business Machines Corporation Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall

Also Published As

Publication number Publication date
US7112849B2 (en) 2006-09-26
DE10134484A1 (de) 2002-03-07
CN1196190C (zh) 2005-04-06
FR2813144B1 (fr) 2006-11-03
US20050142706A1 (en) 2005-06-30
US6881645B2 (en) 2005-04-19
TW541654B (en) 2003-07-11
JP2002118165A (ja) 2002-04-19
GB0117786D0 (en) 2001-09-12
US20020022308A1 (en) 2002-02-21
DE10134484B4 (de) 2006-06-29
CN1339820A (zh) 2002-03-13
GB2369494A (en) 2002-05-29
GB2369494B (en) 2003-04-23

Similar Documents

Publication Publication Date Title
FR2813144A1 (fr) Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede
EP0887843B1 (fr) Procédé d'obtention d'un transistor à grille en silicium-germanium
FR2812764A1 (fr) Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
EP0673062B1 (fr) Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi-planes
EP0000316A1 (fr) Procédé de fabrication de dispositifs semi-conducteurs comportant des régions d'oxyde de silicium encastrées
EP3174092B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
FR2941324A1 (fr) Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
EP3506336B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
US8324072B2 (en) Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure
EP2706565A1 (fr) Dispositif microélectronique à tranchées d'isolation débordant sous une zone activé
EP3246948B1 (fr) Procédé de réalisation sur un même substrat de transistors présentant des caractéristiques différentes
FR2942568A1 (fr) Procede de fabrication de composants.
EP0673061B1 (fr) Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites
US6444541B1 (en) Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step
WO2004112125A1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
EP3671815B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
FR3080486A1 (fr) Procede de formation d'un dispositif microelectronique
FR2821207A1 (fr) Procede pour former une tranchee isolante dans une structure de type semi-conducteur sur isolant, et structure de ce type comportant une telle tranchee
FR2926925A1 (fr) Procede de fabrication d'heterostructures
EP0904599B1 (fr) PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
EP3764393A1 (fr) Procédé de formation de tranchées
EP4053884B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP4053883B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP3107124B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 20