KR20000035091A - 트렌치 제조 방법 및 실리콘 기판 - Google Patents

트렌치 제조 방법 및 실리콘 기판 Download PDF

Info

Publication number
KR20000035091A
KR20000035091A KR1019990047026A KR19990047026A KR20000035091A KR 20000035091 A KR20000035091 A KR 20000035091A KR 1019990047026 A KR1019990047026 A KR 1019990047026A KR 19990047026 A KR19990047026 A KR 19990047026A KR 20000035091 A KR20000035091 A KR 20000035091A
Authority
KR
South Korea
Prior art keywords
trench
silicon
sidewalls
substrate
exposed surface
Prior art date
Application number
KR1019990047026A
Other languages
English (en)
Other versions
KR100348932B1 (ko
Inventor
레오반덩에펜디
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000035091A publication Critical patent/KR20000035091A/ko
Application granted granted Critical
Publication of KR100348932B1 publication Critical patent/KR100348932B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

실리콘 기판 상에 경사진 트렌치(tapered trench)를 제조하는 방법으로서, 초기 트렌치를 기판에 형성하는 단계와, 초기 트렌치의 측벽들에 질소 이온을 주입하되 트렌치 바닥에 인접한 부분보다 노출면에 인접한 부분에 질소 이온을 더 많이 주입하는 단계와, 초기 트렌치의 측벽들을 산화시켜 경사진 형상으로 만드는 단계를 포함한다.

Description

트렌치 제조 방법 및 실리콘 기판{SHALLOW TRENCH ISOLATION ON A SILICON SUBSTRATE USING NITROGEN IMPLANT INTO THE SIDE WALL}
본 발명은 실리콘 기판 상에 트렌치(trench)를 제조하는 방법에 관한 것으로서, 특히 실리콘-온-절연체(silicon-on-insulator: SOI) 상에 경사진 측벽(tapered side walls)을 갖는 트렌치를 제조하는 방법에 관한 것이다.
집적 회로 또는 이산 집적 회로 디바이스 어레이는 수많은 디바이스들을 포함하고 있다. 디바이스들간의 전류 누설과 기생 용량은 원하는 회로 동작을 방해할 수 있다. 따라서, 많은 회로에서는 디바이스들을 전기적으로 서로 절연시킬 필요가 있는데, 이러한 요건을 충족시키기 위해 여러 가지 절연 기법들이 개발되어 왔다.
실리콘-온-절연체(silicon-on-insulator: SOI) 구조는 매립된 절연층이 실리콘 기판으로부터 실리콘 층을 전기적으로 절연시키는 구조이다. SOI 구조는 실리콘 기판 전체를 항상 점유하는 것은 아니고, 간혹 실리콘 기판의 일부만을 점유한다.
샬로우 트렌치 아이솔레이션(shallow trench isolation: STI)은 SOI 기판 상에 형성된 디바이스들을 절연시키는데 사용되는 프로세스이다. STI 프로세스에는 SOI 기판내에 측벽들과 바닥을 갖는 트렌치들을 에칭(etching)하고, 그다음 트렌치들을 산화물로 충진하는 공정들이 포함된다.
하지만, 불행하게도 STI 프로세스를 SOI 기판에 실시하는 데에는 문제점이 있다. 에칭을 행한 다음 트렌치를 산화물로 충진시키기 전에, 트렌치 측벽의 실리콘 층 부분을 산화하는데, 이 단계는 트렌치의 측벽들이 트렌치 측벽의 실리콘 층 부분의 상부에 인접한 부분에서보다 트렌치 바닥에 인접한 부분에서 더 넓은 병목 형상 트렌치(bottleneck-shaped trench)를 생성하게 된다. 트렌치 측벽의 실리콘 층 부분을 산화하는 단계 이후, STI 프로세스에서의 다음 단계는 트렌치를 산화물로 충진하는 것인데, 상기한 트렌치의 병목 형상은 트렌치의 산화물 충진을 어렵게 한다. 이 어려움으로 인해 트렌치의 중앙에 이음부(seam)가 나타나게 되며, 이 이음부는 후속 공정 단계들 중에 벌어져 여러 가지 문제들을 야기시키는데, 그 예를 들면, 폴리 게이트(poly gate) 침착 단계 동안 폴리실리콘으로 충진하는 경우 차후 침착되는 폴리 게이트들이 서로 단락(short)될 수도 있다.
STI 프로세스를 사용하여 실리콘 기판 상에 트렌치를 형성하는 종래 방법의 결점은 트렌치 측벽들의 산화 후에 생성되는 병목 형상의 트렌치를 제거하기 위한 공정이 여전히 필요하다는 것이다.
따라서, 본 발명은 상기한 종래 방법의 결점을 해소하기 위해 트렌치의 측벽들이 트렌치 바닥에 인접한 부분에서보다 노출면에 인접한 부분에서 더 많이 이격되게 하는 STI 프로세스룰 사용하여 트렌치를 제조하는 방법을 제공하고자 함을 목적으로 한다.
도 1은 측벽들이 실리콘 층 부분의 상부에 인접한 부분에서보다 트렌치 바닥에 인접한 부분에서 더 많이 이격된 트렌치 구조를 포함하는 종래의 실리콘 기판을 도시한 도면,
도 2a는 도 1에서 트렌치를 산화물로 충진함으로써 트렌치의 중앙에 이음부가 생긴 상태를 도시한 도면,
도 2b는 도 2a에서 이음부를 폴리실리콘으로 충진함으로써 침착된 폴리 게이트들간의 단락이 유발되는 상태를 도시한 도면,
도 3은 본 발명에 따른 실리콘 기판을 도시한 도면,
도 4는 실질적으로 수직한 측벽들을 가진 트렌치를 갖는 실리콘 기판을 도시한 도면,
도 5는 도 4의 평면도,
도 6은 질소 이온을 트렌치의 측벽들에 주입하는 노출면에 대한 각도를 도시한 도면,
도 7은 경사진 트렌치 구조를 갖는 실리콘 기판을 도시한 도면,
도 8은 산화물로 충진된 실리콘 기판의 경사진 트렌치를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 기판 8 : 노출면
10 : 실리콘 웨이퍼 12 : 실리콘 산화물 층
14 : 실리콘 층 15 : 얇은 산화물 층
16 : 실리콘 질화물 층 18 : 트렌치
21 : 바닥 19, 20 : 측벽 산화부
24, 26, 28, 30 : 측벽 22 : 이음부
40 : 폴리실리콘 32 : 산화물
42 : 폴리 게이트 50 : 질소 이온
상기 및 기타 목적을 달성하기 위하여 또한 그 목적을 고려하여, 본 발명은 실리콘 기판 상에 경사진 형상의 측벽들과 바닥을 갖는 트렌치를 제조하는 방법을 제공한다. 트렌치 측벽들은 트렌치 바닥에 인접한 부분에서보다 노출면에 인접한 부분에서 더 많이 이격된다. 상기한 방법은 다음과 같은 단계들 즉
① 노출면으로부터 기판의 내부로 연장되는 초기 트랜치 바닥과 초기 트렌치 측벽들을 갖는 초기 트렌치를 형성하는 단계와,
② 트렌치 바닥에 인접한 부분보다 노출면에 인접한 부분에 더 많은 질소 이온이 주입되도록 초기 트렌치 측벽들 상에 질소 이온을 주입하는 단계와,
③ 트렌치 측벽들을 산화시켜 경사진 형상을 갖는 트렌치를 형성하는 단계
를 포함한다.
바람직한 실시예에서는 노출면에 대해 약 10°내지 약 60°의 각도로 질소 이온을 초기 트렌치 측벽들 상에 주입한다.
전술한 일반적인 설명과 후술하는 상세한 설명은 예시적인 것으로서 본 발명을 제한하는 것은 아니다.
본 발명은 첨부 도면과 관련하여 후술하는 상세한 설명으로부터 가장 잘 이해될 것이다. 통상적인 관행에 따라서 도면의 각종 특징부(feature)를 정확한 비율로 축척하지 않고, 오히려 각종 특징부의 크기를 명확성을 기하기 위하여 임의로 확대 또는 축소했다.
모든 특징부에서 동일한 요소들을 동일한 부호에 의해 나타낸 도면을 참조하여 본 발명을 설명한다. 이들 도면은 제한적인 것이 아니라 예시적인 것으로서, 본 발명의 장치를 용이하게 설명하고자 하는 것이다. 본 발명의 장치는 샬로우 트렌치 아이솔레이션(shallow trench isolation: STI) 프로세스에 의해 제조된다. STI 프로세스는 실리콘-온-절연체(silicon-on-insulator: SOI) 기판에서 측벽들과 바닥들을 갖는 트렌치들을 에칭하는 단계와, 트렌치 측벽들의 실리콘 층 부분들을 산화시키는 단계와, 트렌치들을 산화물로 충진시키는 단계를 포함한다.
도면을 참조하면, 도 1은 트렌치(18)를 에칭하는 단계와 실리콘 층(14)을 포함하는 트렌치(18) 측벽(24,26)의 부분(19,20)을 산화시키는 단계 이후의 실리콘 기판(1)의 측면도이다. 기판(1)은 실리콘 웨이퍼(10), 실리콘 웨이퍼(10) 상에 형성된 매립 실리콘 산화물 층(12), 실리콘 층(14), 실리콘 질화물 층(16) 및 트렌치(18)를 포함하고 있다.
트렌치(18)의 측벽(24,26)을 산화시킨 후 STI 프로세스의 다음 단계는 트렌치(18)를 산화물(32)로 충진시키는 것이다. 트렌치(18)의 병목 형상으로 인하여 즉 트렌치(18)의 폭이 상부에서 보다 바닥 근방에서 더 큰 형상으로 인하여, 트렌치(18)를 산화물(32)로 충진시키는 것이 매우 어렵게 된다. 이 어려움으로 인해, 도 2a에 도시된 바와 같이 트렌치(18)의 중앙에 이음부(22)가 나타나게 된다.
이음부(seam)(22)는 후속 공정 단계들 중에 벌어져 있어 여러 가지 문제를 야기시킬 수도 있다. 예를 들면, 도 2b는 이음부(22)를 폴리실리콘(40)으로 충진한 후의 도 2a의 구조를 나타낸 것이다. 폴리실리콘(40)은 폴리 게이트(poly gate, 42)의 침착 중에 이음부(22)를 충진하게 되며, 폴리 게이트(42)간의 단락을 야기시킬 수도 있다.
본 발명은 트렌치(18)의 측벽(24, 26)을 트렌치 바닥에 인접한 부분에서보다 노출면에 인접한 부분에서 더 많이 이격시키는 STI 프로세스를 사용하여 트렌치(18)를 형성하는 방법을 제공한다. 이러한 구조를 갖는 트렌치(18)를 형성함으로써, 트렌치(18)를 산화물(32)로 충진시킬 때 트렌치(18)의 중앙에 이음부(22)가 형성되는 것을 제거할 수 있다.
도 3은 SOI 기판(1)을 포함하는 SOI 기판의 한 실시예에 대한 측면도이다. 노출면(8)을 갖는 기판(1)은 실리콘 웨이퍼(10), 실리콘 웨이퍼(10) 상에 형성된 매립 실리콘 산화물 층(12), 실리콘 층(14) 및 실리콘 질화물 층(16)을 포함한다. 두께가 약 0.006㎛ 내지 약 0,01㎛인 얇은 산화물 층(15)은 실리콘 층(14)과 실리콘 질화물 층(16) 사이에 선택적으로 침착되어 실리콘 질화물 층(16)의 침착에 의해 야기되는 실리콘 층(14)의 손상을 줄여준다.
바람직한 실시예에서 실리콘 산화물 층(12)의 두께는 약 0.1㎛ 내지 0.4㎛이고, 실리콘 층(14)의 두께는 약 0.1㎛ 내지 약 0.2㎛이며, 실리콘 질화물 층(16)의 두께는 약 0.1㎛ 내지 약 0.15㎛이다. 더욱 바람직한 실시예에서는, 실리콘 산화물 층(12)의 두께가 약 0.4㎛이고, 실리콘 층(14)의 두께는 약 0.18㎛이며, 실리콘 질화물 층(16)의 두께는 약 0.12㎛이다.
도 4는 기판(1)의 내부로 연장하는 초기 트렌치(18)를 가진 기판(1)의 측면도이다. 도 4에서, 실리콘 질화물 층(16), 얇은 산화물 층(15)(존재하는 경우) 및 실리콘 층(14)을 통한 표준 포토마스킹 및 에칭(standard photomasking and etching)에 의해, 바닥(21) 및 4개의 초기 트렌치 측벽(24, 26, 28, 30)을 가진 초기 트렌치(18)가 생성된다. 도 4에는 측벽924, 26)이 도시된다. 도 5는 초기 트렌치(18)의 4개의 모든 측벽(24, 26, 28, 30)을 도시하는 도 4의 평면도이다. 초기 트렌치 측벽(24, 26, 28, 30)은 기판(1)의 노출면(8)에 대해 실질적으로 수직을 이룬다.
초기 트렌치(18)의 측벽(24, 26, 28, 30)을 노출면(8)에 대해 실질적으로 수직하게 형성하기 위해서는 당해 분야에 잘 알려진 건식 에칭(dry etching) 기법을 사용하는 것이 바람직하다. 초기 트렌치(18)는 당해 분야에서 일반적으로 알려진 방법으로 세척(clean)하는데, 이것은 무기질 레지스트 스트리퍼(inorganic resist stripper)에서의 플라즈마 산화 스트리핑 또는 침지를 행한 다음에 유기질(organic)의 잔류 불순물을 제거하고 나머지 원자 및 이온(atomic and ionic) 불순물들을 탈착(desorption)하는 예비 단계를 전형적으로 포함한다. 이러한 세척 프로세스는 Silicon Processing for the VLSI Era, Volume 1 - Process Technology(1986)란 제목을 가진 에스. 울프(S. Wolf) 및 알. 엔. 타우버(R. N. Tauber)의 논문 516-517 쪽에 개시되고 있다.
도 6은 초기 트렌치(18)의 측벽(24, 26, 28, 30)에 질소 이온을 주입하는 단계를 보여준다. 질소 이온(50)은 기판(1)의 노출면(8)에 대해 어떤 각도(α)로 주입된다. 이온 주입 공정은 활성적인 하전된(charged) 원자 또는 분자를 실리콘 웨이퍼와 같은 기판 내로 직접 도입시키는 공정이다. 질소 이온(50)은 여러 다른 방향에서 초기 트렌치(18)의 각각의 측벽(24, 26, 28, 30)에 주입된다.
한 실시예에서, 기판(1)의 제 1 위치는 질소 이온(50)이 측벽(28, 30)에 평행한 방향으로 측벽(24) 상에 조사되도록 정해진다. 기판(1)은 그다음 기판(1)의 상부면에 수직한 회전축을 중심으로 90°회전하여 제 2 위치에 고정되고, 이 상태에서 질소 이온(50)은 측벽(24, 26)에 평행한 방향으로 측벽(28) 상에 조사된다. 기판(1)은 그다음 기판(1)의 상부에 수직한 회전축을 중심으로 90°회전하여 제 3 위치에 고정되고, 이 상태에서 질소 이온(50)은 측벽(28, 30)에 평행한 방향으로 측벽(26) 상에 조사된다. 기판(1)은 그다음 기판(1)의 상부에 수직한 회전축을 중심으로 90°회전하여 제 4 위치에 고정되고, 이 상태에서 질소 이온(50)은 측벽(24, 26)에 평행한 방향으로 측벽(30) 상에 조사된다.
질소 이온 주입의 최적 각도(α)는 실리콘 질화물 층(16)의 두께와 트렌치(18)의 크기에 따른다. 하나의 바람직한 실시예에서는, 트렌치(18)의 측벽(24, 26, 28, 30)에 질소 이온(50)을 약 5KeV 내지 약 15KeV의 전압 및 약 1 × 1014/㎠ 내지 약 1 × 1015/㎠ 의 도우즈(dose)로 또한 노출면(8)에 대해 약 10° 내지 약 60°의 각도(α)로 주입한다. 더욱 바람직한 실시예에서는, 트렌치(18)의 측벽(24, 26, 28, 30)에 질소 이온(50)을 약 10KeV의 전압 및 약 5 × 1014/㎠ 의 도우즈로 또한 약 20°의 각도(α)로 주입한다. 질소 이온(50)을 노출면(8)에 대해 α의 각도로 주입함으로써, 트렌치(18)의 바닥(21)에 인접한 부분보다 노출면(8)에 인접한 부분에 질소 이온(50)이 더 많이 주입된다.
도 7은 초기 트렌치(18)의 측벽(24, 26, 28, 30)을 산화시킨 후에 생성되는 경사진 트렌치(18a)의 측면도이다. 측벽(24, 26, 28, 30)의 산화율은 트렌치 측벽 산화를 비례적으로 늦추는 질소 이온 농도에 의해서 영향을 받는다. 노출면(8)에 인접하는 측벽(24, 26) 부분을 형성하는 실리콘 질화물 층(16)내의 고 농도 질소 이온은 산화를 금지시킨다. 이와는 반대로, 트렌치 바닥(21)에 인접하는 측벽(24a, 26a) 부분을 형성하는 실리콘 층(14)은 낮은 농도의 질소 이온을 갖는다. 실리콘 층(14)에 인접하는 트렌치(18a) 측벽(24a, 26a) 부분의 산화는 질소 이온 농도에 비례하여 산화물이 형성되게 한다.
질소 이온(50)은 노출면(8)에 대해 α의 각도로 주입되므로, 노출면(8)에 인접한 측벽(24, 26)의 실리콘 질화물 층(16) 부분에서보다 트렌치(18a)의 실리콘 층(14)에 인접한 트렌치(18a)의 측벽(24a, 26a) 부분 및 트렌치(18a)의 바닥(21)에서 더 많은 질소 이온(50)이 주입됨으로써 산화 시에 경사진 형상이 만들어지게 된다. 트렌치(18a)의 측벽(24a, 26a)에 인접한 실리콘 층(14) 부분도 산화된다. 바람직한 실시예에서, 측벽(24, 26, 28, 30)은 약 1,000℃의 온도에서 건조한 산소를 사용하여 산화시킨다.
측벽(24, 26, 28, 30)의 산화에 뒤따라, 트렌치를 산화물(32)로 충진한다. 도 8은 경사진 트렌치(18a)를 산화물(32)로 충진한 후의 도 7에 도시된 경사진 트렌치(18a)의 측면도이다. 트렌치를 산화물로 충진한 다음, 당해 분야에서 공지된 공정을 사용하여 STI 구조를 완성할 수 있다. 본 발명은 부가적으로 벌크 STI 프로세스에 적용될 수 있다.
한 실시예에서는, SOI 기판을 포함하는 실리콘 기판을 다음과 같은 단계들에 의해 형성했다. 층 두께가 0.4㎛인 실리콘 산화물 층(12)을 실리콘 웨이퍼(10) 상에 형성하고, 층 두께가 0.18㎛인 실리콘 층(14)을 산소 주입 분리(SIMOX) 프로세스에 의해 실리콘 산화물 층(12) 상에 형성했다. 다음, 두께가 0.008㎛인 얇은 실리콘 산화물 층(15)을 실리콘 층(14) 상에 형성하고, 이어서 실리콘 산화물 층(15) 상에 실리콘 질화물 층(16)을 0.12㎛ 두께로 침착했다. 다음, 기판(1)의 노출면(8)으로부터 기판 내로 연장하는 초기 트렌치(18)를 포토마스킹 및 플라즈마 에칭으로 형성했다. 플라즈마 에칭은 실리콘 산화물 층(15)에서 정지하도록 선택하여 깊이 0.308㎛인 트렌치를 만들었다. 초기 트렌치의 측벽(24, 26, 28, 30)에는 질소 이온(50)을 10KeV의 전압 및 5 × 1014/㎠의 도우즈로 또한 기판(1)의 노출면(8)에 대해 30°의 각도(α)로 주입했다. 다음, 측벽(24, 26, 28, 30)을 1,000℃의 온도에서 건조한 산소를 사용하여 산화시켜서 트렌치의 바닥(21)에 인접한 부분에서 보다 기판의 노출면(8)에 인접한 부분에서 더 많이 이격되는 경사진 트렌치(18a)를 형성했다.
이상, 본 발명을 어떤 특정 실시예를 참조하여 예시하고 설명했지만, 본 발명은 그에 제한되지 않으며, 본 발명의 사상을 벗어나지 않는 범위내에서 또한 특허청구범위의 범주 및 범위내에서 세부적인 사항에 대한 각종 변경이 가능하다.
본원 발명에 의하면, 트렌치의 측벽들이 트렌치 바닥에 인접한 부분에서보다 노출면에 인접한 부분에서 더 많이 이격되므로, 종래에서와 같이 트렌치 측벽의 산화 후에 병목 형상의 트렌치가 생성되는 일이 없어 그 병목 형상 트렌치를 제거하기 위한 공정이 필요하지 않게 된다.

Claims (17)

  1. 노출면을 갖는 실리콘 기판 상에 경사진 형상(tapered shape)을 규정하는 측벽들 및 바닥을 가진 트렌치를 제조하는 방법―상기 트렌치 측벽들은 상기 트렌치 바닥에 인접한 부분에서보다 상기 노출면에 인접한 부분에서 더 많이 이격됨―으로서,
    상기 노출면으로부터 상기 기판의 내부로 연장하는 상기 트렌치 측벽들 및 트렌치 바닥을 가진 초기 트렌치를 형성하는 단계와,
    상기 초기 트렌치 측벽들에 질소 이온을 주입하는 단계―상기 질소 이온은 상기 트렌치 바닥에 인접한 부분보다 상기 노출면에 인접한 부분에 더 많이 주입됨―와,
    상기 트렌치 측벽들을 산화시켜 상기 경사진 형상의 트렌치를 생성하는 단계
    를 포함하는 트렌치 제조 방법.
  2. 제 1 항에 있어서,
    상기 초기 트렌치 측벽들은 상기 노출면에 대해 실질적으로 수직한 방향으로 기판내로 연장되며, 상기 초기 트렌치 측벽들은 실질적으로 서로에 대해 수직한 트렌치 제조 방법.
  3. 제 2 항에 있어서,
    상기 초기 트렌치 측벽들에 질소 이온을 주입하는 단계는 상기 질소 이온을 노출면에 대해 약 10° 내지 약 60°의 각도로 주입하는 것을 포함하는 트렌치 제조 방법.
  4. 제 3 항에 있어서,
    상기 질소 이온은 상기 노출면에 대해 약 30°의 각도로 상기 초기 트렌치 측벽들에 주입되는 트렌치 제조 방법.
  5. 제 1 항에 있어서,
    상기 초기 트렌치 측벽들에 질소 이온을 주입하는 단계는 질소 이온을 약 5KeV 내지 약 10KeV의 전압 및 약 1 × 1014/㎠ 내지 약 1 × 1015/㎠ 의 도우즈(dose)로 주입하는 것을 포함하는 트렌치 제조 방법.
  6. 제 5 항에 있어서,
    상기 초기 트렌치 측벽들에 질소 이온을 주입하는 단계는 질소 이온을 약 10KeV의 전압 및 약 5 × 1014/㎠ 의 도우즈로 주입하는 것을 포함하는 트렌치 제조 방법.
  7. 제 1 항에 있어서,
    상기 초기 트렌치를 형성하는 단계는 상기 기판을 포토마스킹(photomasking) 및 에칭(etching)하는 것을 포함하는 트렌치 제조 방법.
  8. 제 7 항에 있어서,
    상기 에칭은 건식 에칭(dry etching)인 트렌치 제조 방법.
  9. 제 1 항에 있어서,
    상기 기판은 실리콘 웨이퍼 상의 두께가 약 0.1㎛ 내지 약 0.4㎛인 실리콘 산화물 층, 상기 실리콘 산화물 층 상의 두께가 약 0.1㎛ 내지 약 0.2㎛인 실리콘 층 및 상기 실리콘 층 상의 두께가 약 0.1㎛ 내지 약 0.2㎛인 실리콘 질화물 층을 포함하는 실리콘-온-절연체(silicon-on-substrate) 기판인 트렌치 제조 방법.
  10. 제 9 항에 있어서,
    상기 실리콘 산화물 층은 두께가 약 0.4㎛이고, 상기 실리콘 층은 두께가 약 0.18㎛이며, 상기 실리콘 질화물 층은 두께가 약 0.12㎛인 트렌치 제조 방법.
  11. 제 9 항에 있어서,
    상기 기판은 상기 실리콘 층과 상기 실리콘 질화물 층 사이에 두께가 약 0.006㎛ 내지 약 0.01㎛인 얇은 실리콘 산화물 층을 더 포함하는 트렌치 제조 방법.
  12. 제 1 항에 있어서,
    상기 트렌치 측벽들을 산화시키는 단계 전에 상기 초기 트렌치를 세척하는 단계를 더 포함하는 트렌치 제조 방법.
  13. 노출면을 갖는 실리콘-온-절연체 기판 상에 경사진 형상을 규정하는 측벽들 및 바닥을 가진 트렌치를 제조하는 방법―상기 트렌치 측벽들은 상기 트렌치 바닥에 인접한 부분에서보다 상기 노출면에 인접한 부분에서 더 많이 이격됨―으로서,
    상기 기판을 포토마스킹 및 건조 에칭하는 것에 의해 상기 노출면으로부터 상기 기판의 내부로 연장하는 상기 트렌치 측벽들 및 트렌치 바닥을 가진 초기 트렌치를 형성하는 단계와,
    상기 초기 트렌치 측벽들에 질소 이온을 약 10KeV의 전압 및 약 5 × 1014/㎠ 의 도우즈로 또한 약 10° 내지 약 60°의 각도로 주입하는 단계―상기 질소 이온은 상기 트렌치 바닥에 인접한 부분보다 상기 노출면에 인접한 부분에 더 많이 주입됨―와,
    약 1,000℃의 온도에서 건조한 산소로 상기 트렌치 측벽들을 산화시켜 상기 경사진 형상을 생성하는 단계
    를 포함하는 트렌치 제조 방법.
  14. 제 13 항에 있어서,
    상기 기판은 실리콘 웨이퍼 상의 두께가 약 0.4㎛인 실리콘 산화물 층, 상기 실리콘 산화물 층 상의 두께가 약 0.18㎛인 실리콘 층 및 상기 실리콘 층 상의 두께가 약 0.12㎛인 실리콘 질화물 층을 포함하는 트렌치 제조 방법.
  15. 노출면과 트렌치를 가진 실리콘 기판―상기 트렌치는 상기 노출면을 통해 상기 기판내로 연장하는 경사진 형상을 규정하는 측벽들 및 바닥을 갖고, 상기 트렌치 측벽들은 상기 트렌치 바닥에 인접한 부분에서보다 상기 노출면에 인접한 부분에서 더 많이 이격됨―으로서,
    상기 트렌치는,
    상기 노출면으로부터 상기 기판내로 연장하는 상기 트렌치 측벽들 및 트렌치 바닥을 가진 초기 트렌치를 형성하고,
    상기 초기 트렌치 측벽들에 질소 이온을 주입하되, 상기 트렌치 바닥에 인접한 부분보다 상기 노출면에 인접한 부분에 더 많이 주입하며,
    상기 트렌치 측벽들을 산화시켜 상기 경사진 형상의 트렌치를 생성하는
    것에 의해 제조되는 실리콘 기판.
  16. 제 15 항에 있어서,
    실리콘 웨이퍼 상의 실리콘 산화물 층, 상기 실리콘 산화물 층 상의 실리콘 층 및 상기 실리콘 층 상의 실리콘 질화물 층을 더 포함하는 실리콘 기판.
  17. 제 16 항에 있어서,
    상기 실리콘 층과 상기 실리콘 질화물 층 사이에 두께가 약 0.006㎛ 내지 약 0.01㎛인 얇은 실리콘 산화물 층을 더 포함하는 실리콘 기판.
KR1019990047026A 1998-11-20 1999-10-28 트렌치 제조 방법 및 실리콘 기판 KR100348932B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/197,168 1998-11-20
US09/197,168 US6238998B1 (en) 1998-11-20 1998-11-20 Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall
US9/197,168 1998-11-20

Publications (2)

Publication Number Publication Date
KR20000035091A true KR20000035091A (ko) 2000-06-26
KR100348932B1 KR100348932B1 (ko) 2002-08-14

Family

ID=22728325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047026A KR100348932B1 (ko) 1998-11-20 1999-10-28 트렌치 제조 방법 및 실리콘 기판

Country Status (2)

Country Link
US (2) US6238998B1 (ko)
KR (1) KR100348932B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2813144A1 (fr) * 2000-08-17 2002-02-22 Samsung Electronics Co Ltd Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede
KR20160053548A (ko) * 2014-11-05 2016-05-13 성균관대학교산학협력단 확산 방지층을 이용한 실리콘 광증배 소자 및 그 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238998B1 (en) * 1998-11-20 2001-05-29 International Business Machines Corporation Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall
EP1049155A1 (en) * 1999-04-29 2000-11-02 STMicroelectronics S.r.l. Process for manufacturing a SOI wafer with buried oxide regions without cusps
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US7247919B1 (en) 2000-08-25 2007-07-24 Micron Technology, Inc. Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
US6541350B2 (en) * 2000-11-08 2003-04-01 Macronix International Co., Ltd. Method for fabricating shallow trench isolation
TW499729B (en) * 2001-03-16 2002-08-21 Nanya Technology Corp Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor
US6551937B2 (en) * 2001-08-23 2003-04-22 Institute Of Microelectronics Process for device using partial SOI
US6871942B2 (en) * 2002-04-15 2005-03-29 Timothy R. Emery Bonding structure and method of making
US6774415B2 (en) * 2003-01-02 2004-08-10 International Business Machines Corporation Method and structure for ultra-thin film SOI isolation
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US7176104B1 (en) * 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
JP2008258265A (ja) * 2007-04-02 2008-10-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
US7892939B2 (en) * 2008-03-06 2011-02-22 Infineon Technologies Ag Threshold voltage consistency and effective width in same-substrate device groups
JP5446388B2 (ja) * 2009-03-31 2014-03-19 サンケン電気株式会社 集積化半導体装置の製造方法
EP2573807A1 (en) * 2011-09-23 2013-03-27 Soitec Semiconductor structure and process for bird's beak reduction
CN103633008B (zh) * 2012-08-20 2018-03-30 中国科学院微电子研究所 浅沟槽隔离制造方法
US8906759B2 (en) 2013-02-25 2014-12-09 International Business Machines Corporation Silicon nitride gate encapsulation by implantation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPS61202426A (ja) 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4824795A (en) 1985-12-19 1989-04-25 Siliconix Incorporated Method for obtaining regions of dielectrically isolated single crystal silicon
US5429972A (en) 1994-05-09 1995-07-04 Advanced Micro Devices, Inc. Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric
SG50741A1 (en) 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5891787A (en) * 1997-09-04 1999-04-06 Advanced Micro Devices, Inc. Semiconductor fabrication employing implantation of excess atoms at the edges of a trench isolation structure
US6002160A (en) * 1997-12-12 1999-12-14 Advanced Micro Devices, Inc. Semiconductor isolation process to minimize weak oxide problems
US6358818B1 (en) * 1998-03-04 2002-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming trench isolation regions
JP2000150678A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US6238998B1 (en) * 1998-11-20 2001-05-29 International Business Machines Corporation Shallow trench isolation on a silicon substrate using nitrogen implant into the side wall
US6222230B1 (en) * 1998-12-03 2001-04-24 Advanced Micro Devices, Inc. Method of making an elevated source/drain with enhanced graded sidewalls for transistor scaling integrated with spacer formation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2813144A1 (fr) * 2000-08-17 2002-02-22 Samsung Electronics Co Ltd Procede pour empecher la courbure de couches de semiconducteur et dispositif a semiconducteur forme par ce procede
KR20160053548A (ko) * 2014-11-05 2016-05-13 성균관대학교산학협력단 확산 방지층을 이용한 실리콘 광증배 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR100348932B1 (ko) 2002-08-14
US6437400B2 (en) 2002-08-20
US20010023112A1 (en) 2001-09-20
US6238998B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
KR100348932B1 (ko) 트렌치 제조 방법 및 실리콘 기판
KR100311886B1 (ko) 실리콘-온-절연체기판의 표면실리콘층의두께를변화시키기위한방법
US5279978A (en) Process for making BiCMOS device having an SOI substrate
US5466630A (en) Silicon-on-insulator technique with buried gap
US8089126B2 (en) Method and structures for improving substrate loss and linearity in SOI substrates
US6245636B1 (en) Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
JP2002324905A (ja) ボディ・コンタクトを有する集積回路の形成方法
US20010014511A1 (en) Technique for forming shallow trench isolation structure without corner exposure and resulting structure
US20060186509A1 (en) Shallow trench isolation structure with active edge isolation
US6057214A (en) Silicon-on-insulation trench isolation structure and method for forming
KR100341176B1 (ko) 실리콘 기판 내에 전기적으로 격리된 활성 디바이스 영역을 제조하는 방법
JP2000208746A (ja) 自己整合トレンチを有するパタ―ン付きシリコン・オン・インシュレ―タ基板および製造方法
WO2000048245A1 (en) Patterned silicon-on-insulator devices
JP2002026022A (ja) 半導体装置の製造方法および半導体装置
EP0685882B1 (en) Semiconductor device incorporating an isolation trench and manufacture thereof
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
GB2345578A (en) A method of manufacturing a semiconductor device including a trench
US7071076B2 (en) Method of manufacturing semiconductor device
KR100511587B1 (ko) 반도체 기판 상의 골을 메우는 방법
KR0161728B1 (ko) 반도체소자의 트랜지스터 제조방법
KR20010003206A (ko) 에스오아이 소자의 제조방법
JP2985845B2 (ja) 半導体装置およびその製造方法
KR970007112B1 (ko) 반도체 장치의 콘택 플러그 형성방법
KR20020018117A (ko) 트렌치 구조체 및 코너 라운딩 방법
KR19990000114A (ko) 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee