FR2812764A1 - Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu - Google Patents

Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu Download PDF

Info

Publication number
FR2812764A1
FR2812764A1 FR0010176A FR0010176A FR2812764A1 FR 2812764 A1 FR2812764 A1 FR 2812764A1 FR 0010176 A FR0010176 A FR 0010176A FR 0010176 A FR0010176 A FR 0010176A FR 2812764 A1 FR2812764 A1 FR 2812764A1
Authority
FR
France
Prior art keywords
substrate
trenches
active
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0010176A
Other languages
English (en)
Other versions
FR2812764B1 (fr
Inventor
Thomas Skotnicki
Michel Haond
Didier Dutartre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0010176A priority Critical patent/FR2812764B1/fr
Priority to US09/920,315 priority patent/US6537894B2/en
Publication of FR2812764A1 publication Critical patent/FR2812764A1/fr
Application granted granted Critical
Publication of FR2812764B1 publication Critical patent/FR2812764B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

Procédé de fabrication d'un substrat à architecture Silicon-On-Insulator ou Silicon-On-Nothing, applicable à la fabrication de dispositifs semi-conducteurs, notamment de transistors tels que ceux de types MOS, CMOS, BICMOS, HCMOS.Le procédé comprend la formation par épitaxie pleine plaque non sélective sur un substrat d'un empilement d'une couche de silicium sur une couche de Ge ou SiGe, la définition et le masquage des zones actives, la formation de plots isolants situés sur le périmètre de chacune des zones actives à intervalles prédéterminés et adossés aux flancs de celles-ci, la gravure de tranchées isolantes, la gravure latérale de la couche SiGe ou de Ge, le cas échéant le remplissage du tunnel ainsi formé par un diélectrique, le remplissage des tranchées par un diélectrique et des opérations de finition classique.

Description

<Desc/Clms Page number 1>
Procédé de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu La présente invention concerne d'une manière générale un procédé de fabrication d'un substrat, dans lequel pourra être réalisé un dispositif semi-conducteur, tel qu'un transistor, ayant une architecture dite "Silicium-sur-isolant" ou "Silicium-sur-vide", en langue anglaise respectivement Silicon-On-Insulator (noté SOI, utilisé tout au long du texte), et Silicon-On-Nothing (noté SON, utilisé tout au long du texte).
L'architecture SOI ou SON à films minces de silicium et, le cas échéant, de diélectrique enterré est particulièrement recherchée pour ses propriétés liées au contrôle des effets de canaux courts. Celles-ci résultent principalement du fait que le film de silicium très mince dans lequel est réalisé le dispositif semi-conducteur, favorise le contrôle de la grille sur le canal, tout en défavorisant le contrôle par la source et le drain. Le film de diélectrique enterré très mince, quant à lui, défavorise le couplage électrostatique entre la source et le drain à travers le diélectrique enterré.
Les substrats SOI disponibles dans le commerce sont incapables de fournir des épaisseurs de film de silicium et de diélectrique enterré suffisamment minces pour permettre un contrôle effectif efficace de la grille sur le canal, et donc des effets de canaux courts. Or, il faudrait des épaisseurs de film d'au plus 20 nm pour le silicium et au plus 30 nm pour le diélectrique. Les épaisseurs actuelles des films de silicium sont d'au moins 50 nm et celles du diélectrique enterré d'au moins 80 nm. Dans les deux cas, il faut compter sur une dispersion de 10 nm. Une telle dispersion empêche toute tentative d'obtention de film de silicium nanométrique par amincissement localisé du substrat SOI, par exemple dans un procédé LOCOS.
Certaines techniques peuvent être mises en oeuvre pour réduire l'épaisseur de la couche de silicium, telles que le "WAFER BONDING" ou le "SMART CUT". Mais l'un comme l'autre de ces deux procédés reposent sur l'utilisation de deux plaques de substrat initial et sur une
<Desc/Clms Page number 2>
mise en oeuvre de procédés coûteux d'implantation, d'oxydation, de polissage mécano-chimique, d'abrasion quasi complète du substrat, etc.
La présente invention a donc pour objet de fournir un procédé de fabrication d'un substrat ayant une architecture SOI ou SON, sur lequel on pourra réaliser un dispositif semi-conducteur tel qu'un transistor, qui soit simple et peu coûteux.
Plus particulièrement, la présente invention a pour objet de fournir un procédé de fabrication d'un substrat d'architecture SOI ou SON à partir d'un seul substrat de silicium massif, sans l'utilisation de polissage mécano-chimique, ni d'abrasion de substrat, qui permette de réaliser des couches de silicium et de diélectrique enterré extrêmement minces.
Les inventeurs ont maintenant établi que l'on pouvait atteindre les buts ci-dessus, selon l'invention, en fournissant un procédé de fabrication d'un substrat d'architecture SOI, qui comprend les étapes suivantes a) formation par épitaxie pleine plaque, non sélective sur un substrat initial d'un empilement d'une couche de Ge ou d'alliage SiGe, puis sur cette première couche, d'une couche de silicium; b) définition et masquage des zones actives; c) formation de plots isolants dans les zones de tranchées, situés sur le périmètre de chacune des zones actives à intervalles prédéterminés; d) gravure des tranchées; e) gravure latérale de la couche de SiGe ou de Ge; f) remplissage du tunnel par un diélectrique; g) remplissage des tranchées par un diélectrique; et h) opérations de finition.
Selon un autre aspect de l'invention, on peut atteindre les buts ci-dessus, en fournissant un procédé de fabrication d'un substrat d'architecture SON qui comprend les mêmes étapes que précédemment décrites, à l'exception de l'étape f).
Le matériau semi-conducteur du substrat initial est de préférence du silicium.
<Desc/Clms Page number 3>
Les formations par épitaxie des couches de Ge ou d'alliage SiGe et de silicium, sur cette couche de Ge ou d'alliage SiGe, sont conduites jusqu'à obtenir des épaisseurs de couches respectivement comprises entre 1 et 50 nm, de préférence entre 10 et 30 nm, et entre 1 et 50 nm, de préférence entre 5 et 20 nm.
La formation des plots isolants de l'étape c) peut s'effectuer selon les étapes suivantes C1) le dépôt sur toute la surface du substrat d'une résine ; C2) la réalisation d'une photolithographie pour former des motifs de trous à graver disposés à intervalles déterminés sur le pourtour des zones actives, chevauchant chacune des zones actives et la zone de tranchées adjacente; C3) la gravure plasma pour former des trous dans les zones de tranchées non recouvertes par la résine; C4) le retrait de la résine; C5) le dépôt d'un diélectrique pour remplir les trous; et C6) une gravure anisotropique.
La gravure et le remplissage des tranchées des étapes d) et g) peuvent s'effectuer conformément à la technologie STI. Le diélectrique de remplissage peut être SiO2, habituellement utilisé dans cette technologie.
Dans l'étape f), le remplissage du tunnel par un diélectrique peut se faire par oxydation thermique de la couche de silicium ou par dépôt classique d'un matériau diélectrique, ou encore par un procédé mixte. Pour le dépôt on peut utiliser tout matériau diélectrique approprié. On utilise de préférence SiO2.
Dans l'étape h), les opérations de finition sont classiques et comprennent notamment le polissage mécano-chimique du diélectrique de remplissage des tranchées et du diélectrique des plots isolants. On retire ensuite le masque déposé dans l'étape b) ainsi que l'oxyde piédestal adjacent déposé sur la couche de silicium épitaxial.
Selon une variante du procédé de l'invention, après l'étape h) de finition, on peut réaliser dans le substrat une zone de substrat massif
<Desc/Clms Page number 4>
dite "bulk" par masquage de la zone SOI ou SON au moyen d'une résine, suivie de l'enlèvement des couches de silicium et de diélectrique des zones non masquées. Cette variante peut s'avérer avantageuse pour retirer les couches SOI ou SON sur de grandes zones actives où la gravure du tunnel n'arrive pas à enlever complètement le SiGe ou le Ge. Elle peut néanmoins être effectuée sur des petites zones actives en fonction des besoins de travailler avec des transistors de type "bulk", réalisé dans le substrat massif plutôt que dans les couches SON ou SOI. Le retrait des couches de diélectrique et de silicium se fait selon des méthodes classiques de gravure par procédé plasma par exemple.
Selon une autre variante du procédé de l'invention, dans l'étape a), on forme un empilement multicouches reproduisant autant de fois que voulu le motif couche de silicium sur couche de SiGe ou de Ge, en alternant les dépôts par épitaxie pleine plaque non sélective de SiGe ou de Ge et de silicium. Cette variante est particulièrement avantageuse en vue d'une intégration tridimensionnelle de transistors réalisés dans ces couches SOI ou SON.
Une autre variante du procédé de l'invention, consiste à réaliser une combinaison des différentes variantes selon les besoins de fabrications ultérieures des dispositifs servi- conducteurs.
La présente invention concerne également un substrat ayant au moins une zone active d'architecture SOI ou SON entourée de zones isolantes, qui présente, formées sur le substrat, une couche d'un diélectrique ou un tunnel vide dont l'épaisseur est comprise entre 1 et 50 nm, de préférence entre 10 et 30 nm, et, sur cette couche de diélectrique ou sur ce vide, une couche de silicium dont l'épaisseur est comprise entre 1 et 50 nm, de préférence entre 5 et 20 nm, et, disposés dans les zones isolantes sur le périmètre de la zone active et adossés aux flancs de ladite zone active, des plots isolants.
Selon une variante du dispositif, le substrat possède également au moins une région dite zone "bulk" de substrat massif séparée de la zone active SOI ou SON par des zones isolantes et, disposés dans les zones isolantes sur le périmètre de la zone "bulk" et de la zone SOI ou
<Desc/Clms Page number 5>
SON adossés aux flancs desdites zones actives "bulk" et SOI ou SON, des plots isolants.
Selon une autre variante du dispositif semi-conducteur de l'invention, la zone active d'architecture SOI ou SON présente, formé sur le substrat initial, un empilement multicouches alternant couches isolantes ou tunnel vide d'épaisseur comprise entre 1 et 50 nm, de préférence entre 10 et 30 nm, et couches de silicium d'épaisseur comprise entre 1 et 50 nm, de préférence entre 5 et 20 nm.
La suite de la description se réfère aux figures annexées, qui représentent respectivement - figures la à 1i, des représentations schématiques des principales étapes d'un des aspects du procédé de l'invention, à savoir pour fabriquer un substrat d'architecture SOI; - figures 2a et 2b, des représentations de la variante du procédé de l'invention représenté dans les figures la à 1i, pour réaliser une zone dite "bulk"; - figure 3, la représentation selon une deuxième variante du procédé de l'invention représenté dans les figures la àli, pour réaliser un substrat multicouches SOI.
Comme l'indique la figure la, le procédé selon l'invention débute par le dépôt par épitaxie pleine plaque non sélective sur toute la surface du substrat initial 1, d'une première couche de SiGe ou de Ge 2. Cette épitaxie est suivie par une deuxième épitaxie pleine plaque non sélective de silicium. Ces couches ont une épaisseur variant entre 1 et 50 nm. L'épitaxie est menée de préférence jusqu'à l'obtention d'une épaisseur pour la couche 2 de Ge ou SiGe adjacente au substrat initial 1 comprise entre 10 et 30 nm et pour la couche de silicium 3 comprise entre 5 et 20 nm.
Les alliages de SiGe sont des alliages bien connus. Parmi ces alliages, on peut citer les alliages Sil_XGex où x est compris entre 0 < _ 1, et Sil_X-yGeXCY où x compris entre 0 < _ 0,95 et y compris entre 0 < _ 0,05.
De préférence, on utilisera un alliage SiGe comportant un taux de Ge, x >_ 0,05, car la sélectivité de la gravure par rapport à Si augmente avec l'accroissement du taux de Ge dans l'alliage.
<Desc/Clms Page number 6>
On procède ensuite à la définition et au masquage des zones actives et à la préparation du dispositif en vue de la formation des plots isolants. Ce stade du procédé est illustré par la figure lb. Le masquage des zones actives peut s'effectuer conformément à la technologie STI. On dépose en premier lieu une couche d'oxyde de silicium piédestal 4 sur laquelle est ensuite déposée une couche 5 d'un matériau d'arrêt pour l'étape de gravure des trous et des tranchées. Ce matériau est par exemple le nitrure de silicium Si3N4. Les zones non recouvertes d'oxyde piédestal et du matériau d'arrêt, deviendront des zones de tranchées isolantes de séparation des zones actives.
Une résine photosensible 6 est ensuite déposée sur la totalité de la surface du substrat.
Cette résine 6 est ensuite soumise à une photolithographie afin de déterminer les motifs de trous en vue de la formation des plots isolants.
La figure 1c donne une vue du dessus après la définition des motifs de trous. Ces motifs, correspondant aux régions non protégées par la résine photosensible, sont répartis sur le pourtour des zones actives à intervalles déterminés et recouvrent partiellement les zones actives ( sur la figure "les rectangles" délimités par les pointillés) et les zones de tranchées ( sur la figure les zones entourant les rectangles délimités par les pointillés). Ce chevauchement a pour but d'assurer une certaine marge de recouvrement, au pire cas de désalignement, au cours des étapes suivantes. Ainsi, la gravure ultérieure des trous permet de positionner les plots isolants directement contre les flancs des zones actives.
La figure 1d montre une coupe selon l'axe A-A' défini dans la figure 1c, après la gravure des trous. On utilise une gravure plasma qui s'arrête sur le matériau d'arrêt 5, par exemple le nitrure de silicium, protégeant les zones actives et creuse des trous dans les zones de tranchées non protégées par la résine photosensible 6 jusqu'à une certaine pénétration dans le substrat initial 1 correspondant à la profondeur des tranchées ultérieures.
<Desc/Clms Page number 7>
Des plots 7 sont ensuite formés, par exemple par dépôt d'un diélectrique, par exemple SiO2, ayant pour objectif le remplissage des trous formés précédemment. On réalise ensuite une gravure anisotropique. Après retrait de la résine photosensible 6, on obtient le dispositif de la figure le.
L'étape suivante, selon le procédé de l'invention, consiste en la gravure des tranchées. On peut utiliser pour ce faire la technologie STI. L'auto-alignement des tranchées avec les plots 7, est assuré grâce à l'utilisation d'un même masque de nitrure 5 pour la formation des plots 7 et la gravure des tranchées.
On procède ensuite à l'enlèvement de la couche 2 SiGe ou Ge par une gravure latérale sélective. Ge et SiGe sont aisément éliminables, soit au moyen d'une chimie oxydante telle que par attaque avec une solution de 40 ml de HNO3 à 70% + 20 ml de H202 + 5 ml de HF à 0,5%, soit par attaque plasma isotrope.
La figure 1f illustre une vue en perspective du substrat après gravure des tranchées et gravure latérale de la couche 2 SiGe ou Ge. Dans les zones actives, sur le substrat initial 1 et sous la couche de silicium épitaxiale 3, se situe alors un tunnel vide 8. Les plots isolants 7 disposés sur le périmètre de la zone active à des intervalles prédéterminés et adossés à ses flancs, maintiennent la structure.
Selon l'aspect du procédé de l'invention illustré, en vue de la fabrication d'un substrat SOI, on remplit ensuite le tunnel 8 avec un diélectrique 9. On peut utiliser tout matériau diélectrique approprié, mais on utilise de préférence SiO2. La couche 9 de diélectrique est formée par oxydation thermique de la couche de silicium ou par un procédé de dépôt classique, ou encore par un procédé mixte.
Une variante intéressante de cette étape du procédé de l'invention consiste en une passivation des parois du tunnel 8 par une oxydation thermique, suivi d'un remplissage complet dudit tunnel avec un diélectrique différent de SiO2, tel que par exemple Sï3N, On procède ensuite au remplissage des tranchées avec un diélectrique 10. Ce diélectrique peut être le même que celui utilisé en procédé STI. On obtient alors le dispositif illustré dans la figure 1g.
<Desc/Clms Page number 8>
Sur un substrat initial 1, les zones actives comportent un empilement d'une couche 9 d'un diélectrique et sur celui-ci une couche 3 de silicium épitaxiale. Sur cette couche 3, a été formée une couche d'oxyde piédestal 4, le tout étant protégé par une couche 5 d'arrêt, en nitrure de silicium par exemple. Un diélectrique 10 remplit les tranchées et recouvre lesdites zones actives. Sur le périmètre des zones actives, sont disposés à intervalles prédéterminés des plots isolants 7 adossés sur les flancs desdites zones actives.
Les étapes de finition peuvent être identiques à celles mises en oeuvre dans la technologie STI. Le diélectrique 10 en excès est retiré après un polissage mécano-chimique. On retire ensuite le masque 5 et l'oxyde piédestal 4. On obtient le substrat illustré en coupe dans la figure 1h.
La figure 1i illustre, selon une vue du dessus, le dispositif représenté dans la figure 1h. Les zones actives dont la couche 3 de silicium épitaxiale est apparente, sont entourées par une zone isolante 10 (les tranchées), dans lesquelles des plots isolants 7 sont adossés aux flancs des zones actives et disposés à intervalles prédéterminés sur le périmètre des zones actives.
Le fait que l'alliage SiGe soit éliminé juste après sa croissance et l'étape de photolithogravure, sans aucune étape thermique entre les deux (aucun recuit), favorise la stabilité de cette couche. Le pourcentage de Ge peut être augmenté dans l'alliage au-delà des valeurs assurant habituellement une stabilité thermique de la couche. Par ailleurs, l'épaisseur de la couche 2 d'alliage peut être plus grande. Le retrait quasi immédiat de la couche de SiGe ou de Ge donne ainsi une liberté plus grande pour ce qui est des étapes thermiques dans la suite du procédé.
Selon une variante du procédé de l'invention, il est possible de réaliser au sein d'un même dispositif une zone SOI et une zone de substrat massif dite "bulk". Cette variante peut être avantageuse lorsque les zones actives trop grandes ne permettent pas l'enlèvement de la totalité de SiGe ou de Ge dans le tunnel. Cette variante peut également être effectuée sur des petites zones actives, en fonction des besoins du
<Desc/Clms Page number 9>
circuit ou sous-circuit à travailler avec des transistors "bulk" sur substrat massif, plutôt que substrat d'architecture SOI. L'obtention d'un tel dispositif est réalisée en partant du dispositif de la figure 1h. Selon la figure 2a, on masque au moyen d'une résine 11 la zone que l'on souhaite conserver en architecture SOI et l'on procède à l'enlèvement localisé des couches SOI indésirables, par exemple en partie remplies en résidu de SiGe ou de Ge. L'enlèvement de ces couches s'effectue par gravure plasma par exemple , et l'on obtient le dispositif illustré à la figure 2b.
Selon une autre variante du procédé, et notamment en vue d'une application à l'intégration tridimensionnelle des dispositifs semiconducteurs réalisés dans le substrat SOI, on débute le procédé par un dépôt successif par épitaxie pleine plaque, non sélective, de plusieurs couches de SiGe ou de Ge 2 et de silicium 3 en alternance. Le substrat SOI pouvant ainsi être obtenu est illustré à la figure 3, où les zones actives présentent une alternance de couches de diélectrique 9 et de silicium 3, et, disposés dans les zones de tranchées isolantes, sur le périmètre de la zone active à intervalles prédéterminés et adossés aux flancs de celle-ci, des plots isolants 7.
Selon un autre aspect de l'invention, le procédé permet la fabrication d'un substrat d'architecture SON. On remplit alors les tranchées avec un diélectrique 10, notamment selon la technologie STI, directement après la gravure latérale de la couche 2 de SiGe ou de Ge. Dans le substrat final, un tunnel vide 8 sera sous-jacent à la couche 3 de silicium. Dans la pratique, il peut être avantageux de ne pas laisser le tunnel complètement vide, mais de passiver ses parois par une oxydation thermique, suffisamment faible pour ne pas remplir le tunnel complètement.
On peut également envisager selon cet autre aspect de l'invention, une variante de réalisation selon laquelle on réalise un substrat multicouches d'architecture SON comprenant une alternance de tunnel vide 8 et de couche 3 de silicium épitaxial, ainsi qu' une variante de réalisation selon laquelle on réalise un substrat possédant une zone
<Desc/Clms Page number 10>
SON et une zone de substrat massif dite "bulk", en procédant de manière analogue que pour le substrat de type SOI.
Le substrat SOI ou SON ainsi fabriqué peut être avantageusement utilisé pour la réalisation de dispositifs semiconducteurs, de préférence des transistors, notamment MOS, CMOS, HCMOS et BICMOS. Le dispositif semi-conducteur peut alors être réalisé de manière classique.
<Desc/Clms Page number 11>

Claims (18)

  1. REVENDICATIONS 1. Procédé de fabrication d'un substrat SOI, caractérisé en ce qu'il comprend les étapes suivantes a) formation sur un substrat initial (1) d'un empilement d'une couche (2) de Ge ou d'alliage SiGe et, sur cette première couche, d'une couche de silicium (3), par épitaxie pleine plaque non sélective; b) définition et masquage des zones actives; c) formation de plots isolants (7) dans les zones de tranchées, situés sur le périmètre de chacune des zones actives à intervalles prédéterminés et adossés aux flancs desdites zones actives; d) gravure des tranchées; e) gravure latérale de la couche (2) de SiGe ou de Ge; f) remplissage du tunnel (8) par un diélectrique (9); g) remplissage des tranchées par un diélectrique (10); et h) opérations de finition.
  2. 2. Procédé de fabrication d'un dispositif semi-conducteur à substrat SON, caractérisé en ce qu'il comprend les étapes suivantes a) formation sur un substrat initial (1) d'un empilement d'une couche (3) de silicium sur une couche (2) de Ge ou d'alliage SiGe par épitaxie pleine plaque non sélective; b) définition et masquage des zones actives; c) formation de plots isolants (7) situés sur le périmètre de chacune des zones actives à intervalles prédéterminés et adossés aux flancs desdites zones actives; d) gravure des tranchées; e) gravure latérale de la couche (2) de SiGe ou de Ge; f) remplissage des tranchées par un diélectrique; et g) opérations de finition.
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que dans l'étape a) la formation par épitaxie pleine plaque non sélective des
    <Desc/Clms Page number 12>
    couches (2) de Ge ou d'alliage SiGe et (3) de silicium est conduite jusqu'à obtenir des épaisseurs de couches respectivement comprises entre 1 et 50 nm, de préférence entre 10 et 30 nm, et entre 1 et 50 nm, de préférence entre 5 et 20 nm.
  4. 4.Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'étape c) de formation des plots isolants (7) comprend les étapes suivantes C1) le dépôt sur toute la surface du substrat initial (1) d'une résine (6); C2) la réalisation d'une photolithographie pour former des motifs de trous à graver disposés à intervalles déterminés sur le pourtour des zones actives, chevauchant chacune des zones actives et la zone de tranchées adjacente; C3) la gravure plasma pour former des trous dans les zones de tranchées non recouvertes par la résine (6); C4) le retrait de la résine (6); CS) le dépôt d'un diélectrique pour remplir les trous; et C6) une gravure anisotropique.
  5. 5. Procédé selon la revendication 1, caractérisé en ce que le diélectrique de l'étape f) est SiO2.
  6. 6. Procédé selon la revendication 1, caractérisé en ce que le remplissage du tunnel (8) s'effectue pat une passivation des parois dudit tunnel, suivi d'un remplissage complet dudit tunnel avec un diélectrique différent de Si0z.
  7. 7. Procédé selon la revendication 2, caractérisé en ce que préalablement à l'étape f) de remplissage des tranchées, on effectue une passivation des parois du tunnel (8).
    <Desc/Clms Page number 13>
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le diélectrique de remplissage des tranchées est Si02_
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'après l'étape h), on réalise dans le substrat une zone "bulk" par masquage au moyen d'une résine (I1) de la zone SOI ou SON qui doit être maintenue, suivie de l'enlèvement la couche de silicium épitaxiales (8) et, le cas échéant, de la couche de diélectrique (9) dans les zones non masquées.
  10. 10. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que dans l'étape a), on répète les opérations de dépôts par épitaxie pleine plaque non sélective pour former une multicouches alternant couches (3) de silicium et couches de SiGe ou de Ge (2), au moins au nombre de 2 chacune.
  11. 11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que le substrat (1) est du silicium.
  12. 12. Substrat ayant au moins une zone active d'architecture SOI entourée de zones de tranchées isolantes, caractérisé en ce que ladite zone active présente, formé sur le substrat initial (1), un empilement d'une couche (9) d'un diélectrique dont l'épaisseur est comprise entre 1 et 50 nm, de préférence entre 10 et 30 nm, et d'une couche (3) de silicium épitaxiale, sur le diélectrique (9), dont l'épaisseur est comprise entre 1 et 50 nm, de préférence entre 5 et 20 nm, et, disposés dans les zones de tranchées isolantes sur le périmètre de la zone active, et adossés aux flancs de ladite zone active, des plots isolants (7).
  13. 13. Substrat ayant au moins une zone active d'architecture SOI entourée de zones de tranchées isolantes, caractérisé en ce que ladite zone active présente, formé sur le substrat initial (1), un empilement multicouches alternant couches isolantes (9) d'épaisseur comprise entre
    <Desc/Clms Page number 14>
    1 et 50nm, de préférence entre 10 et 30 nm et couches de silicium (3) d'épaisseur comprise entre 1 et 50nm, de préférence entre 5 et 20 nm, et, disposés dans les zones de tranchées isolantes sur le périmètre de la zone active, et adossés aux flancs de ladite zone active, des plots isolants (7).
  14. 14. Substrat ayant au moins une zone active d'architecture SOI selon la revendication 12 ou 13, caractérisé en ce que la couche de diélectrique (9) est constituée par un diélectrique différent de SiO2. enveloppé d'une couche mince de S'02.
  15. 15. Substrat ayant au moins une zone active d'architecture SON entourée de zones de tranchées isolantes, caractérisé en ce que ladite zone active présente, entre le substrat initial (1) et une couche (3) de silicium épitaxiale d'épaisseur comprise entre 1 et 50 nm, de préférence entre 5 et 20 nm déposée sur toute la surface de ladite zone active, un tunnel (8) , d'une épaisseur comprise entre 1 et 50 nm, de préférence comprise entre 10 et 30 nm, et, disposés dans les zones de tranchées isolantes, sur le périmètre de la zone active à intervalles prédéterminés, et adossés aux flancs de celle-ci, des plots isolants (7).
  16. 16. Substrat ayant au moins une zone active d'architecture SON entourée de zones de tranchées isolantes, caractérisé en ce que ladite zone active présente, sur toute la surface de celle-ci et formé sur le substrat initial (1), un empilement multicouches alternant couches (3) de silicium épitaxial d'épaisseur comprise entre 1 et 50 nm, de préférence comprise entre 5 et 20 nm, et tunnels (8) d'une épaisseur comprise entre 1 et 50 nm, de préférence comprise entre 10 et 30 nm, et, disposés dans les zones de tranchées isolantes, sur le périmètre de la zone active à intervalles prédéterminés, et adossés aux flancs de celle- ci, des plots isolants (7).
    <Desc/Clms Page number 15>
  17. 17. Substrat ayant au moins une zone active d'architecture SON selon la revendication 15 ou 16, caractérisé en ce que les parois du tunnel (8) sont tapissées d'une couche mince de S'Oz.
  18. 18. Substrat selon l'une quelconque des revendications 12 à 15, caractérisé en ce que le substrat possède également au moins une zone active "bulk" formée par le substrat massif initial (1) entourée de tranchées isolantes, et, disposés dans lesdites zones de tranchées isolantes sur le périmètre des zones actives SOI et SON à intervalles prédéterminés, et adossés aux flancs desdites zones actives, des plots isolants (7).
FR0010176A 2000-08-02 2000-08-02 Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu Expired - Fee Related FR2812764B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0010176A FR2812764B1 (fr) 2000-08-02 2000-08-02 Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US09/920,315 US6537894B2 (en) 2000-08-02 2001-08-01 Process for fabricating a substrate of the silicon-on-insulator or silicon-on-nothing type and resulting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0010176A FR2812764B1 (fr) 2000-08-02 2000-08-02 Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu

Publications (2)

Publication Number Publication Date
FR2812764A1 true FR2812764A1 (fr) 2002-02-08
FR2812764B1 FR2812764B1 (fr) 2003-01-24

Family

ID=8853216

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0010176A Expired - Fee Related FR2812764B1 (fr) 2000-08-02 2000-08-02 Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu

Country Status (2)

Country Link
US (1) US6537894B2 (fr)
FR (1) FR2812764B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906381B2 (en) 2007-07-05 2011-03-15 Stmicroelectronics S.A. Method for integrating silicon-on-nothing devices with standard CMOS devices

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795555B1 (fr) * 1999-06-28 2002-12-13 France Telecom Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
FR2838237B1 (fr) * 2002-04-03 2005-02-25 St Microelectronics Sa Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor
US6887773B2 (en) * 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
JP4750342B2 (ja) * 2002-07-03 2011-08-17 ルネサスエレクトロニクス株式会社 Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP2004103612A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7262117B1 (en) * 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US7015147B2 (en) * 2003-07-22 2006-03-21 Sharp Laboratories Of America, Inc. Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US6940705B2 (en) 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7071052B2 (en) 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US6964911B2 (en) * 2003-09-23 2005-11-15 Freescale Semiconductor, Inc. Method for forming a semiconductor device having isolation regions
US20070126034A1 (en) * 2003-10-10 2007-06-07 Tokyo Institute Of Technology Semiconductor substrate, semiconductor device and process for producing semiconductor substrate
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
KR100560815B1 (ko) * 2004-03-16 2006-03-13 삼성전자주식회사 이형 반도체 기판 및 그 형성 방법
US7018882B2 (en) * 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7078723B2 (en) * 2004-04-06 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device with depth adjustable sill
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
JP2006041422A (ja) * 2004-07-30 2006-02-09 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP4862253B2 (ja) * 2004-09-28 2012-01-25 セイコーエプソン株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP4759967B2 (ja) * 2004-10-01 2011-08-31 セイコーエプソン株式会社 半導体装置の製造方法
JP2006128428A (ja) * 2004-10-29 2006-05-18 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
FR2879820B1 (fr) * 2004-12-16 2009-01-16 Commissariat Energie Atomique Modulateur a jonction capacitive, jonction capacitive et son procede de realisation
US7465972B2 (en) * 2005-01-21 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS device design
US7354831B2 (en) * 2005-08-08 2008-04-08 Freescale Semiconductor, Inc. Multi-channel transistor structure and method of making thereof
JP4792875B2 (ja) * 2005-08-26 2011-10-12 セイコーエプソン株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP2007059804A (ja) * 2005-08-26 2007-03-08 Seiko Epson Corp 半導体装置の製造方法
US9224634B2 (en) * 2005-09-06 2015-12-29 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method
JP4894245B2 (ja) * 2005-11-29 2012-03-14 セイコーエプソン株式会社 半導体装置の製造方法
JP2007207815A (ja) * 2006-01-31 2007-08-16 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
JP2007251005A (ja) * 2006-03-17 2007-09-27 Toshiba Corp 半導体装置及びその製造方法
US7323392B2 (en) * 2006-03-28 2008-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistor with a highly stressed channel
US20070257322A1 (en) * 2006-05-08 2007-11-08 Freescale Semiconductor, Inc. Hybrid Transistor Structure and a Method for Making the Same
US7452784B2 (en) * 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
WO2008087576A1 (fr) * 2007-01-16 2008-07-24 Nxp B.V. Traitement d'un substrat semi-conducteur
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
JP4455618B2 (ja) * 2007-06-26 2010-04-21 株式会社東芝 半導体装置の製造方法
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8610211B2 (en) 2010-07-23 2013-12-17 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure
US8455308B2 (en) 2011-03-16 2013-06-04 International Business Machines Corporation Fully-depleted SON
US20130137238A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high mobility channels in iii-v family channel devices
US9136328B2 (en) 2012-10-09 2015-09-15 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof
FR3005309B1 (fr) 2013-05-02 2016-03-11 Commissariat Energie Atomique Transistors a nanofils et planaires cointegres sur substrat soi utbox
US11515158B2 (en) 2020-03-11 2022-11-29 Globalfoundries U.S. Inc. Semiconductor structure with semiconductor-on-insulator region and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849370A (en) * 1987-12-21 1989-07-18 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
EP0957515A1 (fr) * 1998-05-15 1999-11-17 STMicroelectronics S.r.l. Procédé de fabrication pour une plaquette de silicium à silicium sur isolant (SOI)
FR2795554A1 (fr) * 1999-06-28 2000-12-29 France Telecom Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677209B2 (en) * 2000-02-14 2004-01-13 Micron Technology, Inc. Low dielectric constant STI with SOI devices
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849370A (en) * 1987-12-21 1989-07-18 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
EP0957515A1 (fr) * 1998-05-15 1999-11-17 STMicroelectronics S.r.l. Procédé de fabrication pour une plaquette de silicium à silicium sur isolant (SOI)
FR2795554A1 (fr) * 1999-06-28 2000-12-29 France Telecom Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"MOS TRANSISTORS WITH BOTTOM-ISOLATED SOURCE/DRAIN REGIONS", RESEARCH DISCLOSURE,KENNETH MASON PUBLICATIONS, HAMPSHIRE,GB, no. 398, 1 June 1997 (1997-06-01), pages 378 - 379, XP000726504, ISSN: 0374-4353 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906381B2 (en) 2007-07-05 2011-03-15 Stmicroelectronics S.A. Method for integrating silicon-on-nothing devices with standard CMOS devices

Also Published As

Publication number Publication date
US6537894B2 (en) 2003-03-25
FR2812764B1 (fr) 2003-01-24
US20020076899A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
FR2812764A1 (fr) Procede de fabrication d&#39;un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
EP0167437B1 (fr) Procédé d&#39;autopositionnement d&#39;un oxyde de champ localisé par rapport à une tranchée d&#39;isolement
EP1923912B1 (fr) Procédé de fabrication d&#39;une structure microtechnologique mixte
EP0673062B1 (fr) Procédé d&#39;isolement de zones actives d&#39;un substrat semi-conducteur par tranchées peu profondes quasi-planes
FR2804247A1 (fr) Procede de realisation d&#39;un transistor bipolaire a emetteur et base extrinseque auto-alignes
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR2823010A1 (fr) Procede de fabrication d&#39;un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
EP1589572B1 (fr) Procédé de fabrication d&#39;un circuit intégré comprenant l&#39;élaboration de tranchées d&#39;isolation creuses
EP1770769A1 (fr) Transistor MOS vertical et procédé de fabrication
FR2554638A1 (fr) Procede de fabrication de structures integrees de silicium sur ilots isoles du substrat
TW201806075A (zh) 用於製作應變式絕緣體上半導體底材之方法
FR2942568A1 (fr) Procede de fabrication de composants.
WO2004112125A1 (fr) Procede d&#39;obtention d&#39;une couche tres mince par amincissement par auto-portage provoque
EP1428247B1 (fr) Procede de fabrication d&#39;un transistor a effet de champ a grilles auto-alignees horizontales
FR2717306A1 (fr) Procédé d&#39;isolement de zones actives d&#39;un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
FR2799307A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication
FR3034254A1 (fr) Procede de realisation d&#39;un substrat de type soi, en particulier fdsoi, adapte a des transistors ayant des dielectriques de grilles d&#39;epaisseurs differentes, substrat et circuit integre correspondants
EP1433206B1 (fr) Transistor a un electron et a canal vertical, et procedes de realisation d&#39;un tel transistor
EP0522938B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ vertical, et transistor obtenu par ce procédé
EP0300011B1 (fr) Procede de fabrication des zones d&#39;isolation electrique d&#39;un circuit integre cmos
FR2750534A1 (fr) Transistor et procede de realisation d&#39;un transistor a contacts et a isolation de champ auto-alignes
EP0675544A1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
US7956417B2 (en) Method of reducing stacking faults through annealing
EP0413645B1 (fr) Procédé de fabrication de transistor MOS mésa de type silicium sur isolant
EP1407486B1 (fr) Procede de fabrication d&#39;un transistor sur un substrat soi

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090430