JP2006128428A - 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 - Google Patents
半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006128428A JP2006128428A JP2004315334A JP2004315334A JP2006128428A JP 2006128428 A JP2006128428 A JP 2006128428A JP 2004315334 A JP2004315334 A JP 2004315334A JP 2004315334 A JP2004315334 A JP 2004315334A JP 2006128428 A JP2006128428 A JP 2006128428A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- forming
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 397
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 53
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 239000007788 liquid Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 3
- 239000010409 thin film Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 291
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- -1 oxygen ions Chemical class 0.000 description 5
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910020328 SiSn Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052949 galena Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
Abstract
【課題】ＳＩＭＯＸ法を用いることなく、膜厚が互いに異なるＢＯＸ層を同一基板に形成する。
【解決手段】支持体絶縁膜５に形成された開口面を介してエッチングガスまたはエッチング液を第１半導体層および第２半導体層３に接触させることにより、第１半導体層３をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部６を形成するとともに、第２半導体層３の両端部を薄膜化し、半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部６が埋め込まれるように半導体基板１上に酸化膜を形成する。
【選択図】図３
【解決手段】支持体絶縁膜５に形成された開口面を介してエッチングガスまたはエッチング液を第１半導体層および第２半導体層３に接触させることにより、第１半導体層３をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部６を形成するとともに、第２半導体層３の両端部を薄膜化し、半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部６が埋め込まれるように半導体基板１上に酸化膜を形成する。
【選択図】図３
Description
本発明は導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成された電界効果型トランジスタに適用して好適なものである。
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、チャネル領域とソース／ドレイン領域とでＢＯＸ層の膜厚が異なるようにすることにより、ＳＯＩトランジスタの特性を向上させることができる。
例えば、チャネル下のＢＯＸ層の膜厚を薄くすることにより、短チャネル効果を抑制することができる。また、Ｘ線などの放射線の照射による埋め込み酸化膜中の生成電荷量を低減することができ、デバイス動作の信頼性を向上させることができる。一方、ソース／ドレイン下のＢＯＸ層の膜厚を厚くすることにより、ソース／ドレインの寄生容量を低減することができ、低電圧における高速動作を実現することができる。
ここで、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン下のＢＯＸ層の膜厚を厚くする方法として、特許文献１、２には、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法を用いる方法が開示されている。
すなわち、特許文献１に開示された方法では、酸素イオンの注入とアニールを半導体基板に対して行うことによりＢＯＸ層を作製する。ここで、酸素イオンが注入された半導体基板のアニール処理を行う場合、酸化遮蔽マスクを半導体基板に選択的に形成し、１１５０℃以上で数時間の熱酸化を行う。そして、酸化遮蔽マスクで覆われていない領域は酸化膜が成長しＢＯＸ層が厚くなるが、酸化遮蔽マスクで覆われた領域は酸化膜が成長せずＢＯＸ層が薄くなる。
すなわち、特許文献１に開示された方法では、酸素イオンの注入とアニールを半導体基板に対して行うことによりＢＯＸ層を作製する。ここで、酸素イオンが注入された半導体基板のアニール処理を行う場合、酸化遮蔽マスクを半導体基板に選択的に形成し、１１５０℃以上で数時間の熱酸化を行う。そして、酸化遮蔽マスクで覆われていない領域は酸化膜が成長しＢＯＸ層が厚くなるが、酸化遮蔽マスクで覆われた領域は酸化膜が成長せずＢＯＸ層が薄くなる。
また、特許文献２に開示された方法では、酸素イオンの注入エネルギーを変えることにより、膜厚が互いに異なるＢＯＸ層を作製する。この方法では、フィールド酸化膜を形成する前にチャネル下の薄い酸化膜が形成され、ゲート電極を形成した後に拡散層下の厚い酸化膜が形成される。
特開平７−３３５８９８号公報
特開平７−７８９９４号公報
しかしながら、特許文献１に開示された方法では、ドーズ量が１Ｅ１７〜１Ｅ１８ｃｍ-2の酸素イオンを半導体基板に注入する必要があり、時間とコストがかかるという問題があった。また、ＢＯＸ層を形成するためには、長時間の高温アニールを行う必要があり、Ｓｉ単結晶層に欠陥が入るという問題があった。
また、特許文献２に開示された方法では、ドーズ量が１Ｅ１８ｃｍ-2以上の酸素イオンを半導体基板に注入する必要があり、時間とコストがかかるという問題があった。また、ゲート電極を形成した後に１２００℃の高温アニールが行われるので、不純物の再分布が起こるとともに、ゲート酸化膜やＳｉ単結晶層にストレスがかかるという問題があった。
また、特許文献２に開示された方法では、ドーズ量が１Ｅ１８ｃｍ-2以上の酸素イオンを半導体基板に注入する必要があり、時間とコストがかかるという問題があった。また、ゲート電極を形成した後に１２００℃の高温アニールが行われるので、不純物の再分布が起こるとともに、ゲート酸化膜やＳｉ単結晶層にストレスがかかるという問題があった。
そこで、本発明の目的は、ＳＩＭＯＸ法を用いることなく、膜厚が互いに異なるＢＯＸ層を同一基板に形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、膜厚が部分的に異なる酸化膜が形成された半導体基材と、前記酸化膜上にエピタキシャル成長にて形成された半導体層とを備えることを特徴とする。
これにより、ＳＩＭＯＸ法を用いることなく、ＳＯＩトランジスタが形成されるＢＯＸ層の膜厚を部分的に異ならせることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
これにより、ＳＩＭＯＸ法を用いることなく、ＳＯＩトランジスタが形成されるＢＯＸ層の膜厚を部分的に異ならせることが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体基板によれば、酸化膜が一部の領域に選択的に形成された半導体基材と、前記酸化膜上にエピタキシャル成長にて形成された膜厚が部分的に異なる半導体層とを備えることを特徴とする。
これにより、ＳＯＩトランジスタが形成される半導体層の膜厚を部分的に異ならせることが可能となる。このため、半導体層の膜厚の差異に対応してＢＯＸ層の膜厚を部分的に異ならせることができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
これにより、ＳＯＩトランジスタが形成される半導体層の膜厚を部分的に異ならせることが可能となる。このため、半導体層の膜厚の差異に対応してＢＯＸ層の膜厚を部分的に異ならせることができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、膜厚が部分的に異なる酸化膜が形成された半導体基板と、前記酸化膜上にエピタキシャル成長にて形成された半導体層と、前記酸化膜の膜厚の薄い領域に配置された半導体層上に形成されたゲート電極と、前記酸化膜の膜厚の厚い領域に配置された半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする。
これにより、ＳＩＭＯＸ法を用いることなく、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン層下のＢＯＸ層の膜厚を厚くすることができる。このため、短チャネル効果を抑制することが可能となるとともに、ソース／ドレイン層の寄生容量を低減することができ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、酸化膜が一部の領域に選択的に形成された半導体基板と、前記酸化膜上にエピタキシャル成長にて形成された膜厚が部分的に異なる半導体層と、前記半導体層の膜厚の厚い領域に形成されたゲート電極と、前記半導体層の膜厚の薄い領域に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする。
これにより、ＳＯＩトランジスタが形成される半導体層の膜厚を部分的に異ならせることが可能となり、半導体層の膜厚の差異に対応してＢＯＸ層の膜厚を部分的に異ならせることができる。このため、ＳＩＭＯＸ法を用いることなく、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン層下のＢＯＸ層の膜厚を厚くすることができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に第１半導体層を形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、前記開口面を介して前記第１半導体層および前記第２半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成するとともに、前記第２半導体層の端部を薄膜化する工程と、前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする。
これにより、第２半導体層を残したまま第１半導体層を除去することが可能となり、第２半導体層下に空洞部を形成することが可能となるとともに、第２半導体層を絶縁膜にて覆うことで、第２半導体層下に空洞部が形成された場合においても、第２半導体層を絶縁膜にて半導体基板上に支持することが可能となる。また、第１半導体層の端部の一部を露出させる開口面を絶縁膜に設けることにより、第１半導体層上に第２半導体層が積層された場合においても、エッチングガスまたはエッチング液を第２半導体層に接触させながら第１半導体層に接触させることが可能となる。このため、第２半導体層を残したまま第１半導体層を除去することが可能となるとともに、第２半導体層の端部を薄膜化することが可能となり、第２半導体層の熱酸化により、膜厚が部分的に異なる酸化膜を第２半導体層下の空洞部に形成することが可能となる。従って、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を酸化膜上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、ＢＯＸ層の膜厚を部分的に異ならせることが可能となる。この結果、ＳＩＭＯＸ法を用いることなく、膜厚が部分的に異なる酸化膜上にＳＯＩトランジスタを形成することが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板の表面の一部に膜厚が部分的に異なる第１半導体層を形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、前記開口面を介して前記第１半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする。
これにより、第１導体層の膜厚の差異に対応して第２導体層の膜厚を部分的に異ならせることが可能となり、第２半導体層の結晶品質を損なうことなく、ＢＯＸ層の膜厚を部分的に異ならせることができる。このため、ＳＩＭＯＸ法を用いることなく、膜厚が部分的に異なる酸化膜上にＳＯＩトランジスタを形成することが可能となり、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に第１半導体層を形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、前記開口面を介して前記第１半導体層および前記第２半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成するとともに、前記第２半導体層の端部を薄膜化する工程と、前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層の薄膜化された部分に形成する工程とを備えることを特徴とする。
これにより、第２半導体層を残したまま第１半導体層を除去することが可能となるとともに、第２半導体層の端部を薄膜化することが可能となり、第２半導体層の結晶品質を損なうことなく、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン層下のＢＯＸ層の膜厚を厚くすることができる。このため、ＳＩＭＯＸ法を用いることなく、短チャネル効果を抑制することが可能となるとともに、ソース／ドレイン層の寄生容量を低減することができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１半導体層および前記第２半導体層をエッチングする工程は、前記第１半導体層と前記第２半導体層との選択比の小さなエッチング液で前記第１半導体層の一部を除去した後、前記第１半導体層と前記第２半導体層との選択比の大きなエッチング液で前記第１半導体層の残りを除去することを特徴とする。
これにより、第１半導体層の端部では第１半導体層のエッチング量を増大させることが可能となるとともに、第１半導体層の中央部では第１半導体層のエッチング量を低減させることができ、第１半導体層の中央部での膜厚の均一化を図りつつ、第１半導体層の端部を薄膜化することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に膜厚が部分的に異なる第１半導体層を形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、前記開口面を介して前記第１半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、膜厚が部分的に異なる埋め込み酸化膜を前記空洞部内に形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側の前記埋め込み酸化膜の膜厚の厚い領域上にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板の表面の一部に膜厚が部分的に異なる第１半導体層を形成する工程と、前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、前記開口面を介して前記第１半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、膜厚が部分的に異なる埋め込み酸化膜を前記空洞部内に形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側の前記埋め込み酸化膜の膜厚の厚い領域上にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。
これにより、第１導体層の膜厚の差異に対応して第２導体層の膜厚を部分的に異ならせることが可能となり、第２半導体層の結晶品質を損なうことなく、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン層下のＢＯＸ層の膜厚を厚くすることができる。このため、ＳＩＭＯＸ法を用いることなく、短チャネル効果を抑制することが可能となるとともに、ソース／ドレイン層の寄生容量を低減することができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図１および図４は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図、図２（ａ）および図３（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す平面図、図２（ｂ）は、図２（ａ）のＡ１−Ａ１´線で切断した断面図、図２（ｃ）は、図２（ａ）のＢ１−Ｂ１´線で切断した断面図、図３（ｂ）は、図３（ａ）のＡ２−Ａ２´線で切断した断面図、図３（ｃ）は、図３（ａ）のＢ２−Ｂ２´線で切断した断面図である。
図１および図４は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図、図２（ａ）および図３（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す平面図、図２（ｂ）は、図２（ａ）のＡ１−Ａ１´線で切断した断面図、図２（ｃ）は、図２（ａ）のＢ１−Ｂ１´線で切断した断面図、図３（ｂ）は、図３（ａ）のＡ２−Ａ２´線で切断した断面図、図３（ｃ）は、図３（ａ）のＢ２−Ｂ２´線で切断した断面図である。
図１（ａ）において、エピタキシャル成長を行うことにより、第１半導体層２および第２半導体層３を半導体基板１上に順次形成する。なお、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。また、第１半導体層２は、半導体基板１および第２半導体層３よりもエッチング時の選択比が大きな材質を用いることができ、第１半導体層２および第２半導体層３の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。特に、半導体基板１がＳｉの場合、第１半導体層２としてＳｉＧｅ、第２半導体層３してＳｉを用いることが好ましい。これにより、第１半導体層２と第２半導体層３との間の格子整合をとることを可能としつつ、第１半導体層２と第２半導体層３との間のエッチング時の選択比を確保することができる。なお、第１半導体層２および第２半導体層３の膜厚は、例えば、１０〜２００ｎｍ程度とすることができる。そして、ＣＶＤなどの方法により、第２半導体層３上にシリコン酸化膜４を堆積する。
次に、図１（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて第１半導体層２、第２半導体層３およびシリコン酸化膜４をパターニングすることにより、第２半導体層３の周囲の半導体基板１を露出させ、第２半導体層３を素子分離する。なお、第２半導体層３を素子分離する場合、第１半導体層２および第２半導体層３の選択エピタキシャル成長を行うようにしてもよい。
次に、図１（ｃ）に示すように、ＣＶＤなどの方法により、第２半導体層３が覆われるようにしてシリコン酸化膜４上に支持体絶縁膜５を形成する。なお、支持体絶縁膜５としては、例えば、シリコン窒化膜またはシリコン酸化膜などを用いることができる。
次に、図２に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体絶縁膜５をパターニングすることにより、第１半導体層２の端部の一部を露出させる開口面を支持体絶縁膜５に形成する。ここで、第１半導体層２の端部の一部を露出させる場合、第１半導体層２の端部の残りの一部は支持体絶縁膜５で覆われたままにする。
次に、図２に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体絶縁膜５をパターニングすることにより、第１半導体層２の端部の一部を露出させる開口面を支持体絶縁膜５に形成する。ここで、第１半導体層２の端部の一部を露出させる場合、第１半導体層２の端部の残りの一部は支持体絶縁膜５で覆われたままにする。
次に、図３に示すように、支持体絶縁膜５に形成された開口面を介してエッチングガスまたはエッチング液を第１半導体層２および第２半導体層３に接触させることにより、第１半導体層３をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部６を形成するとともに、第２半導体層３の両端部を薄膜化する。
ここで、第１半導体層２の端部の一部を露出させる開口面を支持体絶縁膜５に形成することにより、第２半導体層３下の第１半導体層２にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板１と第２半導体層３との間に空洞部６を形成することができる。また、第１半導体層２の端部の残りの一部は支持体絶縁膜５で覆われたままにすることにより、第１半導体層２が除去された場合においても、第２半導体層３を支持体絶縁膜５にて半導体基板１上に支持することが可能となる。
ここで、第１半導体層２の端部の一部を露出させる開口面を支持体絶縁膜５に形成することにより、第２半導体層３下の第１半導体層２にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板１と第２半導体層３との間に空洞部６を形成することができる。また、第１半導体層２の端部の残りの一部は支持体絶縁膜５で覆われたままにすることにより、第１半導体層２が除去された場合においても、第２半導体層３を支持体絶縁膜５にて半導体基板１上に支持することが可能となる。
なお、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、第１半導体層２のエッチング液としてフッ硝酸を用いることが好ましい。これにより、ＳｉとＳｉＧｅの選択比として１：１００〜１０００程度を得ることができ、半導体基板１および第２半導体層３のオーバーエッチングを抑制しつつ、第１半導体層２を除去することが可能となる。ただし、第１半導体層３をエッチング除去する時に、第２半導体層３の両端部を薄膜化する場合、ＳｉとＳｉＧｅの選択比を小さくすることが好ましい。ここで、ＳｉとＳｉＧｅの選択比を小さくする場合、例えば、フッ酸が０．３％、硝酸が１５〜２５％の割合に設定することができる。
なお、第１半導体層３をエッチング除去した時に、第２半導体層３の中央の膜厚を均一化するために、ＳｉとＳｉＧｅの選択比が小さなエッチング液で第１半導体層３をある程度までエッチングした後、ＳｉとＳｉＧｅの選択比が大きなエッチング液で第１半導体層３をエッチング除去するようにしてもよい。ここで、ＳｉとＳｉＧｅの選択比を大きくする場合、例えば、フッ酸が０．３％、硝酸が３０〜４０％の割合に設定することができる。
次に、図４（ａ）に示すように、半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部６が埋め込まれるように半導体基板１上に酸化膜７を形成する。なお、酸化膜７を形成した後、高温アニールを行うようにしてもよい。ここで、第２半導体層３の両端部を薄膜化することにより、第２半導体層３の中央部に比べて第２半導体層３の両端部における酸化膜７の膜厚を増大させることが可能となり、ＢＯＸ層の膜厚を部分的に異ならせることができる。また、半導体基板１および第２半導体層３の熱酸化にて酸化膜７を形成する方法の他、ＣＶＤなどの方法により酸化膜７を空洞部６に堆積させるようにしてもよい。
次に、図４（ｂ）に示すように、第２半導体層３が埋め込まれるように半導体基板１上の全面に酸化膜８を堆積する。そして、ＣＭＰ（化学的機械的研磨）を行うことにより酸化膜８を平坦化し、第２半導体層３の表面を露出させる。
次に、図４（ｃ）に示すように、第２半導体層３の表面の熱酸化を行うことにより、第２半導体層３の表面にゲート絶縁膜１０を形成する。そして、ゲート絶縁膜１０が形成された第２半導体層３上に、ＣＶＤなどの方法により多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層３上にゲート電極１１を形成する。ここで、ゲート電極１１は、酸化膜７の膜厚の薄い領域に配置することができる。
次に、図４（ｃ）に示すように、第２半導体層３の表面の熱酸化を行うことにより、第２半導体層３の表面にゲート絶縁膜１０を形成する。そして、ゲート絶縁膜１０が形成された第２半導体層３上に、ＣＶＤなどの方法により多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層３上にゲート電極１１を形成する。ここで、ゲート電極１１は、酸化膜７の膜厚の薄い領域に配置することができる。
次に、ゲート電極１１をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、ゲート電極１１の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層を第２半導体層３に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層が形成された第２半導体層３上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極１１の側壁にサイドウォール１２を形成する。そして、ゲート電極１１およびサイドウォール１２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、サイドウォール１２の側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層１３を第２半導体層３の薄膜化された部分に形成する。
これにより、第２半導体層３の結晶品質を損なうことなく、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン層１３下のＢＯＸ層の膜厚を厚くすることができる。このため、ＳＩＭＯＸ法を用いることなく、短チャネル効果を抑制することが可能となるとともに、ソース／ドレイン層１３の寄生容量を低減することができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
図５および図８は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図、図６（ａ）および図７（ａ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す平面図、図６（ｂ）は、図６（ａ）のＡ１１−Ａ１１´線で切断した断面図、図６（ｃ）は、図６（ａ）のＢ１１−Ｂ１１´線で切断した断面図、図７（ｂ）は、図７（ａ）のＡ１２−Ａ１２´線で切断した断面図、図７（ｃ）は、図７（ａ）のＢ１２−Ｂ１２´線で切断した断面図である。
図５（ａ）において、エピタキシャル成長を行うことにより、第１半導体層２２を半導体基板２１上に成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて第１半導体層２２をパターニングすることにより、第１半導体層２２に凹部２２ａを形成する。
次に、図５（ｂ）に示すように、エピタキシャル成長を行うことにより、凹部２２ａが形成された第１半導体層２２上に第２半導体層２３を成膜する。ここで、凹部２２ａが形成された第１半導体層２２上に第２半導体層２３を成膜することにより、第２半導体層２３の膜厚を部分的に異ならせることができる。なお、第１半導体層２２は、半導体基板２１および第２半導体層２３よりもエッチング時の選択比が大きな材質を用いることができる。特に、半導体基板２１がＳｉの場合、第１半導体層２２としてＳｉＧｅ、第２半導体層２３してＳｉを用いることが好ましい。そして、ＣＶＤなどの方法により、第２半導体層２３上にシリコン酸化膜２４を堆積する。
次に、図５（ｂ）に示すように、エピタキシャル成長を行うことにより、凹部２２ａが形成された第１半導体層２２上に第２半導体層２３を成膜する。ここで、凹部２２ａが形成された第１半導体層２２上に第２半導体層２３を成膜することにより、第２半導体層２３の膜厚を部分的に異ならせることができる。なお、第１半導体層２２は、半導体基板２１および第２半導体層２３よりもエッチング時の選択比が大きな材質を用いることができる。特に、半導体基板２１がＳｉの場合、第１半導体層２２としてＳｉＧｅ、第２半導体層２３してＳｉを用いることが好ましい。そして、ＣＶＤなどの方法により、第２半導体層２３上にシリコン酸化膜２４を堆積する。
次に、図５（ｃ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて第１半導体層２２、第２半導体層２３およびシリコン酸化膜２４をパターニングすることにより、第２半導体層２３の周囲の半導体基板２１を露出させ、第２半導体層２３を素子分離する。
次に、図５（ｄ）に示すように、ＣＶＤなどの方法により、第２半導体層２３が覆われるようにしてシリコン酸化膜２４上に支持体絶縁膜２５を形成する。
次に、図５（ｄ）に示すように、ＣＶＤなどの方法により、第２半導体層２３が覆われるようにしてシリコン酸化膜２４上に支持体絶縁膜２５を形成する。
次に、図６に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体絶縁膜２５をパターニングすることにより、第１半導体層２２の端部の一部を露出させる開口面を支持体絶縁膜２５に形成する。ここで、第１半導体層２２の端部の一部を露出させる場合、第１半導体層２２の端部の残りの一部は支持体絶縁膜２５で覆われたままにする。
次に、図７に示すように、支持体絶縁膜２５に形成された開口面を介してエッチングガスまたはエッチング液を第１半導体層２２に接触させることにより、第１半導体層２２をエッチング除去し、半導体基板２１と第２半導体層２３との間に空洞部２６を形成する。
ここで、第１半導体層２２の端部の一部を露出させる開口面を支持体絶縁膜２５に形成することにより、第２半導体層２３下の第１半導体層２２にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板２１と第２半導体層２３との間に空洞部２６を形成することができる。また、第１半導体層２２の端部の残りの一部は支持体絶縁膜２５で覆われたままにすることにより、第１半導体層２２が除去された場合においても、第２半導体層２３を支持体絶縁膜２５にて半導体基板２１上に支持することが可能となる。
ここで、第１半導体層２２の端部の一部を露出させる開口面を支持体絶縁膜２５に形成することにより、第２半導体層２３下の第１半導体層２２にエッチングガスまたはエッチング液を接触させることが可能となり、半導体基板２１と第２半導体層２３との間に空洞部２６を形成することができる。また、第１半導体層２２の端部の残りの一部は支持体絶縁膜２５で覆われたままにすることにより、第１半導体層２２が除去された場合においても、第２半導体層２３を支持体絶縁膜２５にて半導体基板２１上に支持することが可能となる。
次に、図８（ａ）に示すように、半導体基板２１および第２半導体層２３の熱酸化を行うことにより、半導体基板２１と第２半導体層２３との間の空洞部２６が埋め込まれるように半導体基板２１上に酸化膜２７を形成する。なお、酸化膜２７を形成した後、高温アニールを行うようにしてもよい。ここで、第２半導体層２３の膜厚を部分的に異ならせることにより、空洞部２６に形成される酸化膜２７の膜厚を部分的に異ならせることが可能となり、ＢＯＸ層の膜厚を部分的に異ならせることができる。また、半導体基板２１および第２半導体層２３の熱酸化にて酸化膜２７を形成する方法の他、ＣＶＤなどの方法により酸化膜２７を空洞部２６に堆積させるようにしてもよい。
次に、図８（ｂ）に示すように、第２半導体層２３が埋め込まれるように半導体基板２１上の全面に酸化膜２８を堆積する。そして、ＣＭＰを行うことにより酸化膜２８を平坦化し、第２半導体層２３の表面を露出させる。
次に、図８（ｃ）に示すように、第２半導体層２３の表面の熱酸化を行うことにより、第２半導体層２３の表面にゲート絶縁膜３０を形成する。そして、ゲート絶縁膜３０が形成された第２半導体層２３上に、ＣＶＤなどの方法により多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層２３上にゲート電極３１を形成する。ここで、ゲート電極３１は、酸化膜２７の膜厚の薄い領域に配置することができる。
次に、図８（ｃ）に示すように、第２半導体層２３の表面の熱酸化を行うことにより、第２半導体層２３の表面にゲート絶縁膜３０を形成する。そして、ゲート絶縁膜３０が形成された第２半導体層２３上に、ＣＶＤなどの方法により多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層２３上にゲート電極３１を形成する。ここで、ゲート電極３１は、酸化膜２７の膜厚の薄い領域に配置することができる。
次に、ゲート電極３１をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層２３内にイオン注入することにより、ゲート電極３１の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層を第２半導体層２３に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層が形成された第２半導体層２３上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極３１の側壁にサイドウォール３２を形成する。そして、ゲート電極３１およびサイドウォール３２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層２３内にイオン注入することにより、サイドウォール３２の側方の酸化膜２７の膜厚の厚い領域にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層３３を第２半導体層２３に形成する。
これにより、第１導体層２２の膜厚の差異に対応して第２導体層２３の膜厚を部分的に異ならせることが可能となり、第２半導体層２３の結晶品質を損なうことなく、チャネル下のＢＯＸ層の膜厚を薄くするとともに、ソース／ドレイン層３３下のＢＯＸ層の膜厚を厚くすることができる。このため、ＳＩＭＯＸ法を用いることなく、短チャネル効果を抑制することが可能となるとともに、ソース／ドレイン層の寄生容量を低減することができ、コスト増を抑制しつつ、トランジスタの低消費電力化および高速化を図ることが可能となる。
１、２１ 半導体基板、２、２２ 第１半導体層、３、２３ 第２半導体層、４、７、８、２４、２７、２８ 酸化膜、５、２５ 支持体絶縁膜、６、２６ 空洞部、１０、３０ ゲート絶縁膜、１１、３１ ゲート電極、１２、３２ サイドウォールスペーサ、１３、３３ ソース／ドレイン層、２２ａ 凹部
Claims (9)
- 膜厚が部分的に異なる酸化膜が形成された半導体基材と、
前記酸化膜上にエピタキシャル成長にて形成された半導体層とを備えることを特徴とする半導体基板。 - 酸化膜が一部の領域に選択的に形成された半導体基材と、
前記酸化膜上にエピタキシャル成長にて形成された膜厚が部分的に異なる半導体層とを備えることを特徴とする半導体基板。 - 膜厚が部分的に異なる酸化膜が形成された半導体基板と、
前記酸化膜上にエピタキシャル成長にて形成された半導体層と、
前記酸化膜の膜厚の薄い領域に配置された半導体層上に形成されたゲート電極と、
前記酸化膜の膜厚の厚い領域に配置された半導体層に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする半導体装置。 - 酸化膜が一部の領域に選択的に形成された半導体基板と、
前記酸化膜上にエピタキシャル成長にて形成された膜厚が部分的に異なる半導体層と、
前記半導体層の膜厚の厚い領域に形成されたゲート電極と、
前記半導体層の膜厚の薄い領域に形成され、前記ゲート電極の側方にそれぞれ配置されたソース／ドレイン層とを備えることを特徴とする半導体装置。 - 半導体基板の表面の一部に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、
前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、
前記開口面を介して前記第１半導体層および前記第２半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成するとともに、前記第２半導体層の端部を薄膜化する工程と、
前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。 - 半導体基板の表面の一部に膜厚が部分的に異なる第１半導体層を形成する工程と、
前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、
前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、
前記開口面を介して前記第１半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。 - 半導体基板の表面の一部に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、
前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、
前記開口面を介して前記第１半導体層および前記第２半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成するとともに、前記第２半導体層の端部を薄膜化する工程と、
前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、前記空洞部内に埋め込み酸化膜を形成する工程と、
前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層の薄膜化された部分に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第１半導体層および前記第２半導体層をエッチングする工程は、前記第１半導体層と前記第２半導体層との選択比の小さなエッチング液で前記第１半導体層の一部を除去した後、前記第１半導体層と前記第２半導体層との選択比の大きなエッチング液で前記第１半導体層の残りを除去することを特徴とする請求項７記載の半導体装置の製造方法。
- 半導体基板の表面の一部に膜厚が部分的に異なる第１半導体層を形成する工程と、
前記第１半導体層よりもエッチング時の選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層が覆われるようにして前記半導体基板上に絶縁膜を形成する工程と、
前記第１半導体層の端部の一部を露出させる開口面を前記絶縁膜に形成する工程と、
前記開口面を介して前記第１半導体層をエッチングすることにより、前記第１半導体層が除去された空洞部を前記第２半導体層下に形成する工程と、
前記開口面を介して前記第２半導体層および前記半導体基板の熱酸化を行うことにより、膜厚が部分的に異なる埋め込み酸化膜を前記空洞部内に形成する工程と、
前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側の前記埋め込み酸化膜の膜厚の厚い領域上にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004315334A JP2006128428A (ja) | 2004-10-29 | 2004-10-29 | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
| US11/263,891 US7553713B2 (en) | 2004-10-29 | 2005-10-31 | Method of manufacturing semiconductor substrates and semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004315334A JP2006128428A (ja) | 2004-10-29 | 2004-10-29 | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006128428A true JP2006128428A (ja) | 2006-05-18 |
Family
ID=36260804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004315334A Withdrawn JP2006128428A (ja) | 2004-10-29 | 2004-10-29 | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7553713B2 (ja) |
| JP (1) | JP2006128428A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI267946B (en) * | 2005-08-22 | 2006-12-01 | Univ Nat Chiao Tung | Interconnection of group III-V semiconductor device and fabrication method for making the same |
| FR2899017A1 (fr) * | 2006-03-21 | 2007-09-28 | St Microelectronics Sa | Procede de realisation d'un transistor a canal comprenant du germanium |
| US7452784B2 (en) * | 2006-05-25 | 2008-11-18 | International Business Machines Corporation | Formation of improved SOI substrates using bulk semiconductor wafers |
| US8017505B2 (en) * | 2006-11-30 | 2011-09-13 | Seiko Epson Corporation | Method for manufacturing a semiconductor device |
| JP2008153532A (ja) * | 2006-12-19 | 2008-07-03 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4285536B2 (ja) * | 2006-12-19 | 2009-06-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4455618B2 (ja) * | 2007-06-26 | 2010-04-21 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3363496B2 (ja) | 1991-11-20 | 2003-01-08 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| DE69232432T2 (de) * | 1991-11-20 | 2002-07-18 | Canon Kk | Verfahren zur Herstellung einer Halbleiteranordnung |
| KR960002088B1 (ko) * | 1993-02-17 | 1996-02-10 | 삼성전자주식회사 | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 |
| JPH0778994A (ja) | 1993-09-07 | 1995-03-20 | Hitachi Ltd | Ｍｏｓ型半導体装置及びその製造方法 |
| JP3427114B2 (ja) | 1994-06-03 | 2003-07-14 | コマツ電子金属株式会社 | 半導体デバイス製造方法 |
| FR2795555B1 (fr) * | 1999-06-28 | 2002-12-13 | France Telecom | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique |
| JP3616534B2 (ja) | 1999-09-30 | 2005-02-02 | 沖電気工業株式会社 | 半導体基板の製造方法 |
| FR2812764B1 (fr) * | 2000-08-02 | 2003-01-24 | St Microelectronics Sa | Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu |
| EP1244142A1 (en) * | 2001-03-23 | 2002-09-25 | Universite Catholique De Louvain | Fabrication method of SOI semiconductor devices |
| JP2003168802A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3793808B2 (ja) | 2002-05-02 | 2006-07-05 | 国立大学法人東京工業大学 | 電界効果トランジスタの製造方法 |
| JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
| US7078298B2 (en) * | 2003-05-20 | 2006-07-18 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
| JP4845357B2 (ja) * | 2004-08-26 | 2011-12-28 | ラピスセミコンダクタ株式会社 | 半導体装置とその製造方法 |
| JP4759967B2 (ja) * | 2004-10-01 | 2011-08-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4867216B2 (ja) * | 2005-06-30 | 2012-02-01 | セイコーエプソン株式会社 | 半導体基板の製造方法及び、半導体装置の製造方法 |
| JP2007027231A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置の製造方法及び、半導体装置 |
| US7445973B2 (en) * | 2006-09-29 | 2008-11-04 | Micron Technology, Inc. | Transistor surround gate structure with silicon-on-insulator isolation for memory cells, memory arrays, memory devices and systems and methods of forming same |
-
2004
- 2004-10-29 JP JP2004315334A patent/JP2006128428A/ja not_active Withdrawn
-
2005
- 2005-10-31 US US11/263,891 patent/US7553713B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7553713B2 (en) | 2009-06-30 |
| US20060091426A1 (en) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4670524B2 (ja) | 半導体装置の製造方法 | |
| JP4737378B2 (ja) | 半導体装置の製造方法 | |
| US7326603B2 (en) | Semiconductor device, method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device | |
| JP2007027232A (ja) | 半導体装置及びその製造方法 | |
| US7553713B2 (en) | Method of manufacturing semiconductor substrates and semiconductor devices | |
| JP4231909B2 (ja) | 半導体装置の製造方法 | |
| JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4678163B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JP2006210552A (ja) | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4862253B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2006253182A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006156867A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JP4706204B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JP4595474B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JP4726120B2 (ja) | 半導体装置の製造方法 | |
| JP2006278632A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4696518B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| US20070045657A1 (en) | Semiconductor substrate, semiconductor device, manufacturing method thereof, and method for designing semiconductor substrate | |
| JP2006041417A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP4682649B2 (ja) | 半導体装置の製造方法 | |
| JP2005333060A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007266390A (ja) | 半導体装置の製造方法 | |
| JP2005116607A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2006066573A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100324 |