JP4277481B2 - 半導体基板の製造方法、半導体装置の製造方法 - Google Patents

半導体基板の製造方法、半導体装置の製造方法 Download PDF

Info

Publication number
JP4277481B2
JP4277481B2 JP2002133090A JP2002133090A JP4277481B2 JP 4277481 B2 JP4277481 B2 JP 4277481B2 JP 2002133090 A JP2002133090 A JP 2002133090A JP 2002133090 A JP2002133090 A JP 2002133090A JP 4277481 B2 JP4277481 B2 JP 4277481B2
Authority
JP
Japan
Prior art keywords
substrate
cavity
manufacturing
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002133090A
Other languages
English (en)
Other versions
JP2003332540A (ja
Inventor
厚志 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002133090A priority Critical patent/JP4277481B2/ja
Application filed by NEC Corp filed Critical NEC Corp
Priority to CNB038163977A priority patent/CN100355076C/zh
Priority to EP03721079A priority patent/EP1513198A4/en
Priority to AU2003235902A priority patent/AU2003235902A1/en
Priority to PCT/JP2003/005783 priority patent/WO2003096426A1/ja
Priority to US10/513,507 priority patent/US7605443B2/en
Priority to KR1020047018010A priority patent/KR100712572B1/ko
Publication of JP2003332540A publication Critical patent/JP2003332540A/ja
Application granted granted Critical
Publication of JP4277481B2 publication Critical patent/JP4277481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に高速・低消費電力等の高性能特性を与える半導体基板の製造方法およびその半導体基板の製造方法を工程中に有する半導体装置の製造方法、さらには、半導体装置に前記高性能特性を与える半導体基板およびこれを用いた半導体装置に関する。
【０００２】
【従来の技術】
現在、ＭＯＳ型のトランジスタにおけるリーク電流を削減するために、Ｓｉ基板中の所望の領域に空洞を埋め込んだＳＯＮ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｎｏｔｈｉｎｇ）基板が開発されている。
【０００３】
このＳＯＮ基板の製造方法としては、従来、例えば特開２００１−１４４２７６に記載されているように、まず、ハードマスクを利用したリソグラフィー技術と異方性エッチング技術を組み合わせて高いアスペクト比を持つトレンチをＳｉ基板に形成し、さらに水素１００％の雰囲気で高温熱処理を行う方法が用いられた（図９参照）。
【０００４】
また別のＳＯＮ基板製造方法としては、例えばアイトリプルイー・トランザクション・オン・エレクトロンデバイセズ、第４７巻（１１号）２１７９ページから２１８７ページ（２０００年１１月号）に記載されているように、Ｓｉ基板上にＳｉＧｅ膜およびＳｉ膜を順にエピタキシャル成長で作成し、表面からエッチングのための穴を形成してからＳｉＧｅ膜を選択にエッチング除去する方法が知られている（図１０参照）。
【０００５】
ところで、現在においては、上記ＳＯＮ半導体基板とは別に、Ｓｉ基板中に部分的に酸化物（主に二酸化珪素）からなる絶縁層を形成した、いわゆる部分ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板も開発されている。
【０００６】
このいわゆる部分ＳＯＩ基板を従来最も簡単に製造する方法としては、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）を応用した方法がある。この方法は、ＳｉＯ2マスクなどを利用して、シリコン基板の所定の領域にのみＯ+イオンを注入し、通常のＳＩＭＯＸプロセスと同じように高温熱処理を加えることによりシリコン基板の所定の領域に部分的にＳＯＩ構造を形成する方法である。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の技術のうちトレンチを用いる方法（図１２参照）においては、以下のような問題点があった。
（１）トレンチ１２０を形成するためにエッチングのマスクとなる膜１２１（例えばＳｉＯ2膜）を堆積した後フォトレジスト１２２を塗布し、露光してレジストを加工してからマスク１２１を加工する。さらにフォトレジスト１２３を除去した後、マスク１２１を用いてＳｉ基板１２４に深いトレンチ１２０を形成し、マスク１２１を除去してからトレンチ形成のための異方性エッチングを行う必要があり、工程が非常に複雑かつ煩雑である。
（２）トレンチは通常アスペクト比が５を超えるような、開口部が狭くかつ非常に深い形状である必要があり、エッチングが難しい。
（３）このような深いトレンチを形成するためのエッチングは通常、エッチングプロセスに伴う汚染が深刻であり、深いトレンチ内部の洗浄というこれまた大変に難しい技術を必要とするうえ、その洗浄を持ってしても通常完全な汚染除去は達成できない。
（４）水素１００％という一歩間違えば爆発の危険を伴う雰囲気で、しかも高温での熱処理を必要とする。
【０００８】
一方、従来技術のうちＳｉＧｅ膜をエッチング除去する方法（図１３参照）においても以下のような問題点があった。
（１）煩雑且つ高コストプロセスとしてよく知られているエピタキシャル成長法により、ＳｉＧｅ１３０およびＳｉ１３１の２層構造を基板１３２上に形成する必要がある。
（２）しかもこれらのエピタキシャル成長で得られるのは格子定数のことなる物質の多層構造であり、結晶欠陥や歪の導入容易となる。
（３）通常のＳｉ−ＬＳＩプロセスでは汚染源としてデバイス特性を劣化させることが知られているＧｅが含まれていて、しかも空洞を形成していない領域にはＧｅが高濃度に残存する。
【０００９】
このように、従来公知の技術でＳＯＮ基板を作成すると、複雑なプロセスを必要として、結果としてコスト高になり、汚染物質が残留しデバイス特性に悪影響を与える等の、多くの課題が存在する。
【００１０】
本発明はこのような問題点を解決し、低コストで高品質なＳＯＮ半導体基板の製造方法を提供し、また、この半導体基板の製造方法を工程中にすることで高性能な半導体装置を製造することができる方法を提供することを課題とする。
【００１１】
また、従来からのＳＩＭＯＸを応用したＳＯＩ基板の製造方法においても、以下のような問題があった。
（１）パターンエッジ部では、ＳｉやＳｉＯ2膜に隆起や陥没などの特異な形状が見られ、同時に多数の欠陥が発生することが避けられない。
（２）さらに、得られた半導体基板の表面には、部分ＳＯＩ構造が形成された領域と形成されていない領域とで段差が生じてしまう（表面平坦性が担保できない。）。
【００１２】
このように、従来公知の技術で部分ＳＯＩ基板を作成すると、基板内部には欠陥が発生し、さらに半導体基板表面の平坦性をも担保することは困難であり、このような問題が生じない部分ＳＯＩ基板を製造方法を提供し、この半導体基板の製造方法を工程中にすることで高性能な半導体装置を製造することができる方法を提供することも課題とする。
【００１３】
さらに、本発明は上述してきた課題が解決された半導体基板、およびこれを用いた半導体装置を提供することも課題とする。
【００１４】
【課題を解決するための手段】
本発明は、上記課題を解決するために、請求項１に記載するように、シリコン基板の所望の領域に微小空洞を形成するためのイオンを注入する第１ステップと、前記第１ステップにより微小空洞が形成された基板に熱処理をすることにより、前記微小空洞を成長合体させて基板表面にほぼ平行な平板状の空洞とする第２ステップと、を有するＳＯＮ半導体基板の製造方法であって、前記第１ステップと第２ステップとは連続的に実施され、かつ、前記第２ステップが、基板を４００℃以上７００℃未満の温度に曝すための低温処理ステップと、基板を７００℃以上１０００℃未満の温度に曝すための中温処理ステップと、基板を１０００℃以上の温度に曝すための高温処理ステップと、からなることを特徴とする半導体基板の製造方法を提供する。
【００１５】
本発明によれば、イオンを注入する第１ステップを行うことで、基板の所望の領域に微小空洞を形成することができ、さらに微小空洞が形成された基板に熱処理をする第２ステップを行うことで、前記第１ステップにより基板に形成された微小空洞を成長、合体させて基板表面にほぼ平行な平板状の空洞を有するＳＯＮ半導体基板を形成することができる。
【００１６】
そしてさらに、従来のＳＯＮ半導体基板の製造方法においては、空洞が形成された部分の基板表面が盛り上がってしまい、基板表面の平坦性を担保できなかったり、空洞と基板表面との間に欠陥が生じたりすることがあったが、本発明によれば基板表面の平坦性を保持しつつＳＯＮ基板を製造することができる。これは、本発明の方法の第２ステップにおいては、基板を１０００℃以上の温度に曝すための高温熱処理ステップを行うので、第１ステップにおいて形成された微小空洞が成長、合体するのと同時に、基板そのものも高温に曝されることで軟化しており、その結果、基板内部に空洞が形成された瞬間においては、空洞が形成された部分の基板表面が盛り上がったとしても、すぐに基板表面は平坦に戻ることができる（盛り上がった部分が均される）からである。
【００１８】
この発明によれば、基板を４００以上７００℃未満の温度に曝すための低温処理ステップにより、第１ステップで注入されたイオンによって、基板に微小な空洞を形成することができ、次いで基板を７００以上１０００℃未満の温度に曝すための中温処理ステップにより、注入されたイオンを基板の外へ放出することができ、さらに基板を１０００℃以上の温度に曝すための高温処理ステップにより、イオンが放出された空洞を成長、合体させて所望の大きさを有する基板表面にほぼ平行な平板状の空洞を形成することができるとともに、前述のように基板表面の平坦性を保持することができる。
【００１９】
さらに請求項１に記載の発明においては、請求項２に記載するように、第２ステップにおいて、少なくとも高温熱処理ステップは酸素雰囲気で行われるようにしてもよい。
【００２０】
この発明によれば、前述した高温熱処理ステップの有する作用効果に加え、基板内部に形成された空洞の内側表面に酸化膜を形成することができる。このように空洞の内部表面に酸化膜を形成することで、空洞の絶縁性を向上することができ、これによりリーク電流をさらに削減することができる。
【００２１】
また、この発明においては、酸化雰囲気の程度を調整することで空洞の内側表面に形成される酸化膜の膜厚をコントロールすることが可能であり、この膜厚を徐々に厚くしていくことにより、最終的には、空洞内部全体を酸化膜で満たすことも可能である。このように空洞内部全体を酸化膜で満たした場合の半導体基板は、その空洞がある部分においてはＳＯＩ基板であると考えることもでき、そうすると、本発明はいわゆる部分ＳＯＩ基板を製造する方法であるともいえる。
【００２２】
さらに、この発明によれば、酸化されるのは空洞の内側表面だけでなく基板表面も当然に酸化され酸化膜が形成されることとなるが、上述のように酸化雰囲気の程度を調整することにより、基板表面の酸化膜の膜厚についてもコントロールが可能である。そして、基板表面の酸化膜の厚さをコントロールすることにより、半導体基板の表面から空洞までの部分の厚さ（以下、この部分を活性層とする場合がある。）をコントロールすることができる。つまり、基板表面に形成される酸化膜の膜厚を厚くすれば、最終的に製造される半導体基板の活性層を薄くすることができ、（基板表面に形成された酸化膜は削り取られるため、）、逆に、基板表面に形成される酸化膜の膜厚を薄くすれば、最終的に製造される半導体基板の活性層を厚くすることができる。
【００２３】
請求項１または請求項２に記載の発明においては、請求項３に記載するように、第１ステップにおいて注入されるイオンが、水素イオン、ヘリウムイオン、ネオンイオン、およびフッ素イオン、の群から選択される１のイオンであることが好ましい。
【００２４】
このようなイオンを用いることにより、第１ステップにおいて基板にダメージを与えることがなく、その結果、第１ステップを行う際に基板を加熱する必要がなく常温において処理することができる。またこれらのイオンは軽いため、その飛程をコントロールすることも容易であり、その結果、基板内の所望の領域にイオンを注入することができる。
【００２５】
請求項１乃至請求項３の何れか１項に記載の発明においては、請求項４に記載するように、前記基板が、第１ステップが施される前の段階でゲート電極を有していてもよい。
【００２６】
この発明によれば、前記第１ステップ（つまり基板に微小空洞を形成するためのイオンを注入するステップ）を行う前の段階で既に基板上にゲート電極が形成されているので、当該基板上のゲート電極がイオンを注入する際のマスクの役割を果たすことになる。そうすると、ゲート電極の直下の部分にはイオンが注入されず、基板上にゲート電極が形成されていない部分（つまり、ゲート電極が形成されている部分の周囲）にイオンが注入されることとなり、その結果、この後第２ステップを行っても当該部分（ゲート電極の下の部分）には空洞は形成されず、ゲート電極の直下の部分の周りに部分的に空洞が形成されることとなる。
【００２７】
そして、この発明によって形成された基板を用い、基板上に形成されたゲート電極の周りにソース電極とドレイン電極を形成して半導体装置を製造することにより、ゲート電極の直下の部分には空洞が存在せず、一方ゲート電極の周囲に形成されるソース電極とドレイン電極の直下の部分には空洞を有する半導体装置を、特殊なマスク等を利用することなく自己整合的に製造することができる。
【００２８】
さらに、請求項１乃至請求項４の何れか１項に記載の発明においては、請求項５に記載するように、前記基板が、シリコンからなるようにしてもよい。
【００２９】
また、本発明は、上記課題を解決するために、請求項６に記載するように、請求項１乃至請求項５の何れか１項に記載の半導体基板の製造方法を工程中に有することを特徴とする半導体装置の製造方法を提供する。
【００３０】
この発明によれば、所望の領域に空洞を有するいわゆるＳＯＮ基板や、前記空洞が酸化膜で満たされたいわゆる部分ＳＯＩ基板を製造する工程を有しているので、ＭＯＳトランジスタ等の半導体超高集積回路におけるリーク電流を削減することができ、その結果、半導体超高集積回路の集積度の向上を可能にすることができる。
【００３１】
さらに、本願は、基板内部に扁平状の空洞を有する半導体基板であって、前記空洞の内表面には酸化膜が形成されており、前記酸化膜は空洞の内表面が基板厚さ方向と略直行する位置においては薄く、空洞の内表面が基板の厚さ方向と略並行する位置においては厚く、形成されていることを特徴とする半導体基板を提供する。
【００３２】
この発明によれば、空洞の内表面に形成されている酸化膜は、空洞の内表面が基板の厚さ方向と略直行する位置において薄く形成されているため、この位置に酸化膜が厚く形成されている半導体基板と比べて誘電率をより低くすることができる。特に、基板表面に近い位置の酸化膜は表面準位が形成されない程度にまで薄く形成することが好ましいことが知られているところ、本発明の半導体基板によれば表面準位は形成されない。
【００３３】
さらに、この発明によれば、形成されている酸化膜は、空洞の内表面が基板の厚さ方向と略並行する位置においては厚く形成されているので、空洞の形状を保持することができ、その結果半導体基板の厚さ方向への耐久性を向上することができる。
【００３４】
また、本願は、基板内部に扁平状の空洞を有する半導体基板であって、前記空洞はその内部に酸化物を主成分とする柱または隔壁を有していることを特徴とする半導体基板を提供する。
【００３５】
一般的に、基板内部に空洞を有するＳＯＮ基板を製造する場合においては、空洞の形状を大きくするにつれてその形状を維持することが困難になる（つまり、半導体基板そのものの強度が低下する）ことが知られているが、本発明によれば、基板内部に形成された空洞の内部には、酸化物を主成分とする柱または隔壁を有しているので、空洞を大きくした場合であってもその形状を維持することができ、その結果半導体基板の強度をも維持することが可能となる。そしてさらに、本発明の半導体基板においては、空洞の形状を保持するための柱または隔壁は、絶縁性を有する酸化物を主成分としているため、誘電率も低く保つことができる。
【００３６】
前記半導体基板においては、空洞の内表面には酸化膜が形成されていることが好ましい。
【００３７】
上述したように空洞の内表面に酸化膜が形成されていることにより単に空洞が形成されているＳＯＮ基板に比べリーク電流を抑えることができる。
【００３８】
また、前記半導体基板においては、前記空洞の内表面に形成された酸化膜は、空洞の内表面が基板厚さ方向と略直行する位置においては薄く、空洞の内表面が基板の厚さ方向と略並行する位置においては厚く、形成されていることが好ましい。
【００３９】
この発明によれば、空洞の内部に柱または隔壁を有しているため、空洞の形状を維持することができるとともに、前記発明と同様の作用効果を奏することができる。
【００４０】
前記半導体基板においては、前記扁平状の空洞を介し、前記基板表面には単結晶半導体層が設置されていることが好ましく、また、前記基板表面は、基板内部に前記空洞が形成されている領域と、前記空洞が形成されていない領域とを通じて平坦であることが好ましい。
【００４１】
これらの発明により、本発明の半導体基板を用い半導体装置を製造する際にリソグラフィが容易になる等のプロセスの簡易化を図ることができる。
【００４２】
前記半導体基板においては、前記基板は、シリコンを主材料とするものであり、前記空洞の内表面に形成された酸化膜は、酸化シリコンを主材料とするものであることが好ましい。
【００４３】
また、本願は、上記課題を解決するために、記載の半導体基板を用い、当該半導体基板表面に半導体素子を形成してなることを特徴とする半導体装置を提供する。
【００４４】
本発明の半導体装置は、上述してきた特性を有する半導体基板を用いているため、リーク電流を削減することができ、その結果、当該半導体装置の消費電力を削減することができる。
【００４５】
本願は、半導体基板表面の素子分離絶縁膜により区分された領域に半導体素子を形成した半導体装置であって、前記素子分離絶縁膜により区分された領域の基板内部には、表面から略一定の深さに扁平状の空洞が形成されており、当該空洞は、前記素子分離絶縁膜によってその側面を終端されていることを特徴とする半導体装置を提供し、さらにまた、前記素子分離絶縁膜が、シャロートレンチ絶縁膜であることを特徴とする半導体装置を提供する。
【００４６】
【発明の実施の形態】
以下、本発明の［１］半導体基板の製造方法、および［２］半導体装置の製造方法、さらに［３］半導体基板、および［４］半導体装置について、図面を参照しつつ説明する。
【００４７】
［１］半導体基板の製造方法
図１は、本発明の半導体基板の製造方法を示すフロー図である。
【００４８】
本発明は、図１に示すように、基板１の所望の領域に微小な空洞２を形成するためのイオンを注入し（第１ステップ：図１（ｂ））、その後、基板１を熱処理して（第２ステップ：図１（ｃ）〜（ｅ））、所望の領域に空洞２を有する半導体基板１０を製造する方法であり、本発明の方法の第２ステップは、少なくとも基板１を１０００℃以上の温度に曝すためのステップ（高温熱処理ステップ：図１（ｅ））を有している。第１ステップで基板１の所望の領域に注入されたイオンによって形成された微小な空洞２は、第２ステップで成長、合体し、最終的には、図１（ｆ）に示すように基板の所望の領域に空洞２を有する半導体基板（いわゆるＳＯＮ基板）が製造される。
【００４９】
以下、本発明の第１ステップ、および第２ステップについて説明する。
【００５０】
（第１ステップ）
第１ステップは、基板１の所望の領域にイオンを注入することにより、基板１の当該領域に微小な空洞２を形成するためのステップである。
【００５１】
基板１は、半導体基板として用いることができ、イオンを注入することで微小な空洞２を形成することができ、後述する第２ステップにおいて前記微小な空洞２を成長、合体させて最終的に所望の大きさの空洞２を形成することができる基板であれば特に限定されない。具体的には、シリコン基板、シリコン以外の金属基板、酸化物基板、窒化物基板、酸窒化物基板等を挙げることができるが、この中でも特にシリコン基板が好ましい。
【００５２】
第１ステップで基板１に微小な空洞２を形成するために用いられるイオンについても、本発明は特に限定することはなく、微小な空洞２を形成することができるイオンであればいかなるものであってもよい。しかしながら、（イ）常温で基板１に注入しても基板１にダメージを与えず、（ロ）基板１の所望の領域（特に基板表面からの所望の深さ）に注入するために飛程をコントロールすることができるイオンであることが好ましい。このような性質を有するイオンとしては、いわゆる「軽イオン」と呼ばれるイオンを挙げることができ、具体的には、水素イオン、ヘリウムイオン、ネオンイオン、およびフッ素イオンを挙げることができる。
【００５３】
このようなイオンを注入する条件（加速電圧、ドーズなど）は、基板１のどの位置（深さや範囲）にどの程度のイオンを注入するかにより、つまり、最終的にどのような空洞２を基板１に形成しようとするかにより任意に決定することができ、特に限定されることはない。例えば、注入するイオンとしてヘリウムイオンを用いた場合において、加速電圧を５〜１５０ｋｅＶの範囲で設定し、ドーズを５×１０15〜１×１０18／ｃｍ2の範囲で設定することが好ましい。
【００５４】
第１ステップでは、最終的に空洞２を形成しようとする領域（所望の領域）に前述のイオンを注入することが必要である。空洞２を形成する領域は、本発明の方法により製造された半導体基板１０を用いて半導体装置を製造するにあたり、半導体装置にどのような特性を持たせるかによって任意に決定すればよく、本発明はその領域を特に限定するものではない。なお、基板１に形成された空洞２と半導体装置との関係については後述する。
【００５５】
また、基板１の全体ではなく所望の領域にのみイオンを注入するための方法についても、特に限定されず、例えば、図１（ｂ）に示すように、所望の領域に対応する部分を抜き取って形成されたマスク部材Ｍを用い、これを基板１上に設置しこの上から従来公知のイオン法によりイオンを注入してもよい。
【００５６】
また、後述するように、ＳＴＩ（シャロートレンチアイソレーション）や、基板上に形成されるゲート電極などの半導体素子にマスクと同様の作用（つまり、注入されるイオンの領域を設定する）を持たせることにより自己整合的に空洞２が形成される領域を設定することもできる。
【００５７】
（第２ステップ）
第２ステップは、前記第１ステップにより微小な空洞２が形成された基板１に熱処理をすることで、微小な空洞２を成長、合体させ、最終的に一定の大きさを有する空洞２を形成するためのステップであり、本発明の第２ステップには、少なくとも基板１を１０００℃以上の温度に曝すための高温熱処理ステップ（図１（ｅ）参照）がある。このように、高温熱処理ステップを行うことにより、第１ステップにおいて形成された微小な空洞２が成長、合体するのと同時に、基板１そのものを軟化させることができ、その結果、基板１内部に空洞２が形成された瞬間においては、空洞２が形成された部分の基板表面が盛り上がったとしても、すぐに基板表面は平坦に戻ることができるので、基板表面の平坦性を保持することができる。
【００５８】
図１に示した本発明の方法における第２ステップは、基板１を４００℃以上７００℃未満の温度に曝すための低温処理ステップ（図１（ｃ））と、基板を７００℃以上１０００℃未満の温度に曝すための中温処理ステップ（図１（ｄ））と、基板を１０００℃以上の温度に曝すための高温処理ステップ（図１（ｅ））から構成されているが、これに限定されることはなく、低温処理ステップ、中温処理ステップの何れか一方、または双方を省略することも可能である。
【００５９】
しかしながら、図１に示すように、第２ステップを３つのステップによって構成することにより、低温処理ステップで前記第１ステップで注入されたイオンにより基板１に微小な空洞２を形成することができ、次いで中温処理ステップで注入されたイオンをガスとして基板１の外へ放出することができ、さらに高温処理ステップで前述のようにイオンが放出された空洞２を成長、合体させて所望の大きさを有する基板表面にほぼ平行な平板状の空洞２を形成することができるとともに、前述のように基板表面の平坦性を保持することができるため好ましい。
【００６０】
第２ステップを行う際の詳細な条件、例えば、熱処理雰囲気、温度、昇温速度、時間などについては最終的に形成しようとする空洞の大きさ等を考慮して任意に設定することができる。例えば、熱処理雰囲気をＯ2を０．５％含むＡｒ雰囲気とし、低温熱処理ステップとして４００〜６００℃で２時間処理、次いで中温熱処理ステップとして８００〜１０００℃で２時間処理、さらに高温熱処理ステップとして１２００℃から毎分０．０２℃のゆっくりとした昇温速度で１３５０℃にしてから５時間処理した場合には、基板表面にほぼ平行な平板状の空洞を形成することができる。
【００６１】
また、本発明の方法においては、前記高温熱処理ステップを酸素雰囲気で行ってもよい。酸素雰囲気で高温熱処理ステップを行うことにより、基板１内部に形成された空洞２の内側表面３に絶縁性に優れた酸化膜４を形成することができる（図１（ｆ）参照）。
【００６２】
高温熱処理ステップを酸素雰囲気で行う場合においては、高温熱処理ステップを行う時間すべてにおいて酸素雰囲気とする必要はなく、例えば高温熱処理ステップを５時間行う場合には、その後半（例えば最後の１時間）だけを酸素雰囲気としてもよい。このように高温熱処理ステップの最後に酸素雰囲気とするのは、前述したように、高温熱処理ステップは基板内に形成された微小な空洞を成長、合体するためのステップであるところ、空洞が成長や合体をしている最中で酸化膜が形成されてしまうと、その後の空洞の成長や合体を酸化膜が妨害する場合があるからである。
【００６３】
このように、高温熱処理ステップを酸素雰囲気で行う場合の酸素の量については、本発明では特に限定されることはなく、形成しようとする酸化膜の膜厚により任意に設定することができ、酸素の量を多くすることにより基板１内部に形成された空洞２を酸化膜４で満たすことも可能である（図１（ｆ’）参照）。このようにして製造された、空洞２が酸素膜４で満たされた基板は、部分的にＳＯＩ構造を有しているといえる。
【００６４】
なお、本発明の半導体基板の製造方法においては、高温熱処理ステップのみならず第２ステップの全て（低温熱処理ステップや中温熱処理ステップ）を酸素雰囲気で行うことも可能である。ここで、低温熱処理ステップや中温熱処理ステップを酸素雰囲気で行うと、前記酸化膜４の妨害が増大するとも考えられるが、これらのステップでは処理温度が低いため、基板中に酸素が入り込むことはほとんどないため、空洞２の内側表面３が酸化されることはなく、従って空洞２の成長や合体に悪影響を与えることはない。
【００６５】
［２］半導体装置の製造方法
本発明の半導体装置の製造方法は、半導体装置の製造工程において、上述した半導体基板の製造方法をその工程中に有するものである。
【００６６】
上述した半導体基板の製造方法は、基板の所望の領域に絶縁性に優れた平板状の空洞（内側表面に酸化膜を有する空洞、および酸化膜で満たされたもの含む）を、基板表面にほぼ平行に形成することができるので、こうした半導体基板の製造方法をその一部に有する半導体製造装置の製造方法によれば、リーク電流を抑えることができ、ＭＯＳトランジスタ等の半導体超高集積回路の集積度の向上を可能にさせることができる。
【００６７】
（第１実施形態）
図２は、本発明の第１の半導体装置の製造方法を示すフロー図である。
【００６８】
図２に示した方法は、前述した本発明の半導体基板の製造方法（図１）により製造された半導体基板１０を用い（図２（ａ））、半導体基板１０内部に形成された空洞２の上にゲート電極１１、ソース電極１２、ドレイン電極１３、ゲート絶縁膜１４、およびサイドウォール１５、１６をそれぞれ事後的に形成する（図２（ｂ））方法である。
【００６９】
この方法によれば、半導体素子の下に絶縁性に優れた空洞２を有しているため、リーク電流を抑えることができ、低消費電力・高速動作特性を有する半導体装置を容易に製造することができる。
【００７０】
（第２実施形態）
図３は、本発明の第２の半導体装置の製造方法を示すフロー図である。
【００７１】
図３に示した方法は、前記第１実施形態と基本的には同様の方法であるが、基板内部に形成された空洞と半導体素子との位置関係が第１実施形態と異なる方法であり、前述した本発明の半導体の製造方法（図１）において、最終的に形成される空洞２を基板１表面に投影した場合に、投影された空洞の面積が基板１表面に形成されるゲート電極１１を基板表面に投影した場合の面積の８０〜１００％となるような空洞２が形成された半導体基板１０を用い（図３（ａ））、この空洞２の上にゲート電極１１を形成し、さらにその周辺に他の半導体素子を形成する（図３（ｂ））方法である。
【００７２】
この方法によっても、前記第１実施形態で製造された半導体基板と同様の素子特性、および回路特性を有する半導体装置を製造することが可能である。
【００７３】
（第３実施形態）
図４は、本発明の第３の半導体装置の製造方法を示すフロー図である。
【００７４】
図４に示した方法は、前述した本発明の半導体基板の製造方法（図１）を行う前の段階で基板１にＳＴＩ（シャロートレンチアイソレーション）２０を形成しておき（図４（ａ））、ＳＴＩ２０が形成された基板１を用いて前述した本発明の半導体基板の製造方法（図１参照）を行うことにより、ＳＴＩ２０の間に空洞２を形成し（図４（ｂ）および（ｃ））、その後、当該空洞２の上に半導体素子を形成する（図４（ｄ））方法である。
【００７５】
この方法によれば、前述の実施形態で製造された半導体基板と同様の素子特性、および回路特性を有する半導体装置を製造することができるとともに、本発明の半導体基板の製造方法を行う前の段階で基板に形成されるＳＴＩ２０内部には、空洞２が生じない条件が存在しているため、本発明の半導体基板の製造方法の第１ステップでマスクＭを用いずに基板１全体にイオンを照射しても、所望の領域（つまりＳＴＩ２０が形成されていない領域）に自己整合的に空洞２を形成することができる。なお、この方法を用いる場合には、本発明の半導体基板の製造方法の第１ステップにおいて注入するイオンの飛程を、基板１に形成されているＳＴＩ２０の深さより浅く設定する必要がある。
【００７６】
（第４実施形態）
図５は、本発明の第４の半導体装置の製造方法を示すフロー図である。
【００７７】
図５に示した方法は、前述した本発明の半導体基板の製造方法（図１）を行う前の段階で基板１にゲート電極１１とゲート絶縁膜１４を形成しておき（図５（ａ））、ゲート電極１１とゲート絶縁膜１４が形成された基板１を用いて前述した本発明の半導体基板の製造方法（図１参照）を行うことにより、ゲート電極とゲート絶縁膜１４が形成されている部分以外の部分に空洞２を形成し（図５（ｂ）および（ｃ））、その後、当該空洞の上にその他の半導体素子を形成する（図５（ｄ））である。
【００７８】
この方法によれば、前記第３実施形態におけるＳＴＩ２０の役割を半導体素子の一種であるゲート電極１１とゲート絶縁膜１４に持たせることができ、自己整合的に空洞２を形成することができる。この方法は、本発明の半導体基板の製造方法においてマスクＭを用いる必要がなく、さらに前記第３実施形態のようにＳＴＩ２０を形成する必要もないため、ＳＯＮ半導体基板を用い、優れた素子特性および回路特性を有する半導体装置を簡便かつ精密に製造することができる。
【００７９】
なお、図５に示す半導体装置の製造方法においては、ゲート電極１１とゲート絶縁膜１４のみが形成された基板を用いているが、ゲート電極１１の両側にサイドウォール１５、１６が形成されている基板１を用いることも可能である（図示せず）。
【００８０】
（第５実施形態）
図６は、本発明の第５の半導体装置の製造方法を示すフロー図であり、前記第４実施形態を応用した方法である。
【００８１】
図６に示した方法は、表面に絶縁膜３０を持つ基板３１と、表面に多結晶シリコン３２が堆積した基板３３とを、絶縁膜３０と多結晶シリコン３２とが接するように貼り合わせることにより形成された積層構造を有する基板３５を用い（図６（ａ）および（ｂ））、さらにこの基板３５の絶縁膜３０に近い側の表面（図６（ｂ）における上側面）を研削して薄膜化する（図６（ｃ））。その後、薄膜化された側の表面に第１のゲート絶縁膜１４および第１のゲート電極１１を形成し（図６（ｄ））、次いで前述した本発明の半導体基板の製造方法を行うことにより、第１のゲート電極１１が形成されている部分以外の部分に空洞２を形成し（図６（ｅ）および（ｆ））、最後に、当該空洞２の上にその他の半導体素子を形成する（図５（ｇ））である。
【００８２】
この方法によれば、多結晶シリコン３２が第２のゲート電極となり、絶縁膜３０が第２のゲート絶縁膜の役割を果たし、その結果、いわゆるＷゲート構造を有する半導体装置を容易に製造することができる。
【００８３】
（第６実施形態）
図７は、本発明の第６の半導体装置の製造方法を示すフロー図である。
【００８４】
前記図２〜６に示した本発明の半導体装置の製造方法は、個々の半導体素子もしくは半導体素子の一部分の下に空洞を有する半導体装置の製造方法であるが、本発明の方法はこれに限定されるものではなく、回路ブロック毎に空洞を設けたり設けなかったりすることもできる。
【００８５】
図７に示した方法は、前述した本発明の半導体基板の製造方法（図１）により所望の領域に空洞２が形成された半導体基板１０を用い（図７（ａ））、基板１内部に形成された空洞２の上に所定の回路グループ５０を形成し、一方空洞２が形成されていない部分に他の回路グループ５１を形成する（図７（ｂ））方法である。
【００８６】
この発明は、いわゆるＳＯＣ（Ｓｉ ｏｎ ａ ｃｈｉｐ）に本発明の方法を応用したものである。通常ＳＯＣと呼ばれるシステムＬＳＩには、複数の異なる機能を持つ回路領域が同一基板上に混在する。この際に、ＳＯＮ構造を用いることで性能向上が見込まれる回路と、通常のＳｉ基板に作成した方が良好な特性を示す回路が混在することも考えられる。そこで、図７に示したように例えばロジックとＤＲＡＭを混載するＳＯＣの場合には、ロジック領域にのみＳＯＮ構造を作成することで高速・低消費電力を達成し、ＤＲＡＭ領域は通常のＳｉ基板を残すことでもれ電流の少ない高い信頼性を得ることを同時に達成できる。この際に、本発明の方法によれば、ＳＯＮを作成した領域とそうでない領域で、Ｓｉ基板表面の高さにほとんど差が生じないため、フォトリソグラフィー工程で露光機を使う際に、焦点深度が浅い場合にも両方に同時に焦点が合うことがメリットとなる。
【００８７】
なお、前述してきた本発明の第１〜６実施形態において、ゲート電極１１、ソース電極１２、ドレイン電極１３、ゲート絶縁膜１４、およびサイドウォール１５、１６等の半導体素子を形成する方法については、本発明は特に限定することはなく、従来公知の形成方法を全て用いることができる。また、図２〜７に示す半導体基板の空洞の内側表面には酸化膜が形成されているが、酸化膜が形成されていない空洞、および空洞が酸化膜で満たされているもの（図１（ｆ’）参照）を用いることも当然に可能である。
【００８８】
［３］半導体基板
次に本発明の半導体基板について図面を用いて詳細に説明する。
【００８９】
図８〜ｘは、それぞれ本発明の半導体基板の概略断面図である。そして、これらの半導体基板は全て、上述した本発明の半導体基板の製造方法（上記［１］）において、イオン注入条件（例えば、イオン種、加速電圧、ドーズ等）や熱処理条件（例えば、熱処理雰囲気、温度、昇温速度、時間等）をコントロールすることにより製造することができる。
【００９０】
図８（ａ）に示す本発明の半導体基板８０は、基板８１内部に扁平状の空洞８２を有する半導体基板であって、この空洞８２の内表面には酸化膜８３が形成されている。そして、この酸化膜８３は、空洞８２の内表面が基板厚さ方向（図中の矢印参照）と略直行する位置においては薄く（図中の符号Ｗ１参照）、空洞の内表面が基板の厚さ方向と略並行する位置においては厚く（図中の符号Ｗ２参照）、形成されていることに特徴を有している。つまり、本発明の半導体基板８０は、扁平上の空洞８２のいわゆる上面と下面における酸化膜の厚さＷ１が、空洞８２の両端における酸化膜の厚さＷ２よりも薄いことに特徴を有している。
【００９１】
空洞８２内表面に形成される酸化膜８３の膜がこのように形成されていることにより、誘電率を低くすることができ、また基板内部に表面準位が形成されないため好ましい。
【００９２】
このような半導体基板８０を形成する方法としては、前記で説明した本発明の半導体基板の製造方法を用いることができ、イオン注入条件や熱処理条件をコントロールすることにより、酸化膜の厚さＷ１、およびＷ２を任意に設定することができる。誘電率を低くし、基板内部に表面準位が形成されないようにするためには、酸化膜の厚さＷ１、Ｗ２はそれぞれ、１〜５０ｎｍ、１００〜３００ｎｍの範囲で設定することが好ましい。
【００９３】
図８（ｂ）は、上記図８（ａ）にしめすような空洞を連続して設けた半導体基板の概略断面図である。空洞が形成される領域をイオン注入条件によってコントロールすることにより図８（ｂ）に示すような半導体基板とすることもできる。
【００９４】
図９は、本発明の半導体基板の別の実施の形態を示す概略断面図である。
【００９５】
図９に示す半導体基板９０は、基板９１内部に扁平状の空洞９２を有しており、その内部に酸化物を主成分とする柱または隔壁９３を有していることに特徴を有している。
【００９６】
このような半導体基板９０も前記で説明した本発明の製造方法を用いて製造することができる。
【００９７】
上記で説明してきた本発明の半導体基板においては、その表面が平坦であり、基板８１、９１はシリコンを主材料とするものであり、さらに、空洞の内表面に形成された酸化膜８３や空洞内部に設けられた柱または隔壁９３は、酸化シリコンを主材料とするものである。
【００９８】
［４］半導体装置
次に本発明の半導体装置について図面を用いて詳細に説明する。
【００９９】
図１０は、本発明の半導体装置の実施の形態を示す概略断面図であり、半導体基板１００表面の素子分離絶縁膜（例えばＳＴＩ）１０１により区分された領域に半導体素子１０２を形成した半導体装置１０４であって、前記素子分離絶縁膜１０１により区分された領域の基板内部には、表面から略一定の深さに扁平状の空洞１０５が形成されており、当該空洞は、前記素子分離絶縁膜１０１によってその側面を終端されていることに特徴を有している。
【０１００】
本発明の半導体装置は、前記で説明した本発明の［２］半導体装置の製造方法における（第３実施形態）（図４参照）によって容易に製造することができる。
【０１０１】
なお、図１０に示す半導体装置の半導体基板１００に形成された空洞１０５の内部には酸化膜１０６が形成されていてもよい。
【０１０２】
【実施例】
本発明の半導体基板の製造方法、および半導体装置の製造方法について、実施例により具体的に説明する。
【０１０３】
（実施例１）
実施例１は、本発明の半導体基板の製造方法の実施例である。
【０１０４】
基板としては、シリコン基板を用い、第１ステップにおいて用いるイオンとしてはヘリウムを用いた。第１ステップにおけるヘリウムイオンの注入条件としては、加速電圧を４５ｋｅＶとし、ドーズを４×１０１７／ｃｍ2とした。
【０１０５】
また、第２ステップにおける熱処理条件としては、熱処理雰囲気をＯ2を０．５％含むＡｒ雰囲気とし、低温熱処理ステップとして４００〜６００℃で２時間処理し、次いで中温熱処理ステップとして８００〜１０００℃で２時間処理し、さらに高温熱処理ステップとして１２００℃から毎分０．０２℃のゆっくりとした昇温速度で１３５０℃にしてから５時間処理した。
【０１０６】
第１実施例において以下の結果が得られた。
【０１０７】
（１）図１１は、第１実施例で製造した半導体基板の断面写真である。図１１に示す１１１が基板であり、１１２が空洞であり、１１３が基板表面であり、１１４が酸化膜である。空洞１１２の大きさと酸化膜１１４の厚さを調整することにより、酸化膜１１４を、空洞１１２を支える柱のごとく形成することもでき、上記実施の形態で説明した本発明の半導体基板（図８（ｂ）参照）が製造されていることが分かった。
【０１０８】
（２）低温熱処理ステップ、中温熱処理ステップ、および高温熱処理ステップの各段階における基板内部の構造変化をＴＥＭで観測した結果、図１（ｃ）〜（ｆ）にしめすような構造変化を確認することができた。
【０１０９】
（３）図１０に示すように、最終的に基板内部に形成された空洞は、その高さ（基板の厚さ方向の空洞の高さ）は約１００ｎｍと均一であり、その幅（基板表面に対して平行方向の空洞の大きさ）は第１ステップにおいてイオンを注入した領域と同じ幅となった。
【０１１０】
（４）さらに、この空洞の内側表面を詳細に観察したところ、厚さ約５ｎｍの薄い酸化膜が形成されていることが確認できた。
【０１１１】
（実施例２）
実施例２は、本発明の半導体基板の製造方法の別の実施例である。
【０１１２】
基板としては、シリコン基板を用い、第１ステップにおいて用いるイオンとしてはヘリウムを用いた。第１ステップにおけるヘリウムイオンの注入条件としては、加速電圧を４５ｋｅＶとし、ドーズを３．５×１０17／ｃｍ2とした。
【０１１３】
また、第２ステップにおける熱処理条件としては、熱処理雰囲気をＯ2を含む酸素雰囲気とし、低温熱処理ステップとして４００〜６００℃で２時間処理し、次いで中温熱処理ステップとして８００〜１０００℃で２時間処理し、さらに高温熱処理ステップとして１２００℃から毎分０．０２℃のゆっくりとした昇温速度で１３５０℃にしてから４時間処理した。
【０１１４】
第２実施例において以下の結果が得られた。
【０１１５】
（１）低温熱処理ステップ、中温熱処理ステップ、および高温熱処理ステップの各段階における基板内部の構造変化をＴＥＭで観測した結果、図１（ｃ）〜（ｆ’）にしめすような構造変化、つまり空洞内部が酸化膜で満たされた構造（部分ＳＯＩ構造）を確認することができた。
【０１１６】
（２）最終的に基板内部に形成された空洞は、その高さ（基板の厚さ方向の空洞の高さ）は約２００ｎｍと均一であり、その幅（基板表面に対して平行方向の空洞の大きさ）は第１ステップにおいてイオンを注入した領域と同じ幅となった。
【０１１７】
（実施例３）
前記実施例１に示したイオン注入条件、および熱処理条件と同様の条件により、様々な空洞を有する基板を作成し、これらの基板を用いて、前記第１〜第６実施形態（図２〜６参照）に示す半導体装置を製造した。なお、ゲート電極、ソース電極およびドレイン電極等の半導体素子については、従来公知の方法によりそれぞれ形成した。
【０１１８】
製造された半導体装置は何れも、半導体基板の所望の領域に優れた絶縁性を有する空洞を有しているため、従来のそれに比してリーク電流を抑えることができ、低消費電力・高速動作特性を有する半導体装置であった。
【０１１９】
【発明の効果】
以上説明したように、本発明の半導体基板の製造方法によれば、イオンを注入する第１ステップを行うことで、基板の所望の領域に微小空洞を形成することができ、さらに微小空洞が形成された基板に熱処理をする第２ステップを行うことで、前記第１ステップにより基板に形成された微小空洞を成長、合体させて基板表面にほぼ平行な平板状の空洞を有するＳＯＮ半導体基板を形成することができる。
【０１２０】
そしてさらに、本発明によれば、基板を１０００℃以上の温度に曝すための高温熱処理ステップを行うので、第１ステップにおいて形成された微小空洞が成長、合体するのと同時に、基板そのものも高温に曝されることで軟化しており、その結果、基板内部に空洞が形成された瞬間においては、空洞が形成された部分の基板表面が盛り上がったとしても、すぐに基板表面は平坦に戻ることができる（盛り上がった部分が均される）ので、基板表面の平坦性を保持しつつＳＯＮ基板を製造することができる。
【０１２１】
また、本発明の半導体装置の製造方法によれば、従来のそれに比してリーク電流を抑えることができ、低消費電力・高速動作特性を有する半導体装置を簡便かつ安価に製造することができる。
【０１２２】
また、本発明の半導体基板、および半導体装置は、低消費電力・高速動作特性を実現することができた。
【図面の簡単な説明】
【図１】本発明の半導体基板の製造方法を示すフロー図である。
【図２】本発明の第１の半導体装置の製造方法を示すフロー図である。
【図３】本発明の第２の半導体装置の製造方法を示すフロー図である。
【図４】本発明の第３の半導体装置の製造方法を示すフロー図である。
【図５】本発明の第４の半導体装置の製造方法を示すフロー図である。
【図６】本発明の第５の半導体装置の製造方法を示すフロー図である。
【図７】本発明の第６の半導体装置の製造方法を示すフロー図である。
【図８】本発明の半導体基板を示す概略断面図である。
【図９】本発明の半導体基板を示す概略断面図である。
【図１０】本発明の半導体装置を示す概略断面図である。
【図１１】本発明の第１実施例で製造した半導体基板の断面写真である。
【図１２】従来技術を示すフロー図である。
【図１３】他の従来技術を示すフロー図である。
【符号の説明】
１、３０、３３、８１、９１、１００、１１１、１２４、１３２…基板
２、８２、９２、１０５、１１２…空洞
３…空洞の内部表面
４、８３、１０６…酸化膜
１０…半導体基板
１１…ゲート電極
１２…ソース電極
１３…ドレイン電極
１４…ゲート絶縁膜
１５、１６…サイドウォール
２０、１０１…ＳＴＩ
３０…絶縁膜
３２…多結晶シリコン
１１３…基板表面

Claims (6)

  1. シリコン基板の所望の領域に微小空洞を形成するためのイオンを注入する第１ステップと、前記第１ステップにより微小空洞が形成された基板に熱処理をすることにより、前記微小空洞を成長合体させて基板表面にほぼ平行な平板状の空洞とする第２ステップと、を有するＳＯＮ半導体基板の製造方法であって、
    前記第１ステップと第２ステップとは連続的に実施され、
    かつ、前記第２ステップが、基板を４００℃以上７００℃未満の温度に曝すための低温処理ステップと、基板を７００℃以上１０００℃未満の温度に曝すための中温処理ステップと、基板を１０００℃以上の温度に曝すための高温処理ステップと、からなることを特徴とする半導体基板の製造方法。
  2. 第２ステップにおいて、少なくとも高温熱処理ステップは酸素雰囲気で行われることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 第１ステップにおいて注入されるイオンが、水素イオン、ヘリウムイオン、ネオンイオン、およびフッ素イオン、の群から選択される１のイオンであることを特徴とする請求項１または請求項２に記載の半導体基板の製造方法。
  4. 前記基板が、第１ステップが施される前の段階でゲート電極を有していることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体基板の製造方法。
  5. 前記基板が、シリコンからなることを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体基板の製造方法。
  6. 請求項１乃至請求項５の何れか１項に記載の半導体基板の製造方法を工程中に有することを特徴とする半導体装置の製造方法。
JP2002133090A 2002-05-08 2002-05-08 半導体基板の製造方法、半導体装置の製造方法 Expired - Fee Related JP4277481B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002133090A JP4277481B2 (ja) 2002-05-08 2002-05-08 半導体基板の製造方法、半導体装置の製造方法
EP03721079A EP1513198A4 (en) 2002-05-08 2003-05-08 METHODS OF MANUFACTURING A SUBSTRATE AND A SEMICONDUCTOR DEVICE, SUBSTRATE, AND SEMICONDUCTOR DEVICE PRODUCED USING THE SAME
AU2003235902A AU2003235902A1 (en) 2002-05-08 2003-05-08 Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods
PCT/JP2003/005783 WO2003096426A1 (en) 2002-05-08 2003-05-08 Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods
CNB038163977A CN100355076C (zh) 2002-05-08 2003-05-08 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
US10/513,507 US7605443B2 (en) 2002-05-08 2003-05-08 Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods
KR1020047018010A KR100712572B1 (ko) 2002-05-08 2003-05-08 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법과그 방법에 의해 제조된 반도체 기판 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002133090A JP4277481B2 (ja) 2002-05-08 2002-05-08 半導体基板の製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003332540A JP2003332540A (ja) 2003-11-21
JP4277481B2 true JP4277481B2 (ja) 2009-06-10

Family

ID=29416659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002133090A Expired - Fee Related JP4277481B2 (ja) 2002-05-08 2002-05-08 半導体基板の製造方法、半導体装置の製造方法

Country Status (7)

Country Link
US (1) US7605443B2 (ja)
EP (1) EP1513198A4 (ja)
JP (1) JP4277481B2 (ja)
KR (1) KR100712572B1 (ja)
CN (1) CN100355076C (ja)
AU (1) AU2003235902A1 (ja)
WO (1) WO2003096426A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
JP4031329B2 (ja) 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
CN100461367C (zh) * 2004-01-09 2009-02-11 国际商业机器公司 通过多孔硅技术形成构图的绝缘体上硅/悬空硅复合结构
KR100925136B1 (ko) * 2004-02-19 2009-11-05 인터내셔널 비지네스 머신즈 코포레이션 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성
EP1716592A1 (en) * 2004-02-19 2006-11-02 International Business Machines Corporation FORMATION OF PATTERNED SILICON-ON-INSULATOR (SOI)/SILICON-ON-NOTHING (SON) COMPOSITE STRUCTURE BY POROUS Si ENGINEERING
KR100532509B1 (ko) * 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
EP1589572B1 (fr) * 2004-04-21 2020-03-11 Nxp B.V. Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses
KR100618839B1 (ko) * 2004-06-28 2006-09-01 삼성전자주식회사 반도체 소자의 제조 방법
JP4838504B2 (ja) * 2004-09-08 2011-12-14 キヤノン株式会社 半導体装置の製造方法
JP2006128428A (ja) * 2004-10-29 2006-05-18 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
KR100640616B1 (ko) * 2004-12-21 2006-11-01 삼성전자주식회사 매몰 게이트 패턴을 포함하는 전계 효과 트랜지스터구조물 및 그것을 포함하는 반도체 소자의 제조방법
US7071047B1 (en) * 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
JP2006237455A (ja) 2005-02-28 2006-09-07 Toshiba Corp 半導体装置とその製造方法
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
KR100583390B1 (ko) * 2005-03-17 2006-05-26 한국과학기술원 에스오엔 모스 전계 효과 트랜지스터 및 그 제조 방법
FR2887074A1 (fr) * 2005-06-09 2006-12-15 St Microelectronics Crolles 2 Formation d'un masque sur un circuit electronique integre
FR2887075B1 (fr) * 2005-06-09 2007-10-12 St Microelectronics Crolles 2 Realisation de deux elements superposes au sein d'un circuit electronique integre
JP2007027232A (ja) 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
WO2008051216A2 (en) * 2005-10-25 2008-05-02 The Curators Of The University Of Missouri Micro-scale power source
DE102006025673B9 (de) 2005-10-28 2010-12-16 Infineon Technologies Ag Rechenwerk zum Reduzieren einer Eingabe-Zahl bezüglich eines Moduls
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102005054219B4 (de) 2005-11-14 2011-06-22 Infineon Technologies AG, 81669 Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20080203484A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag Field effect transistor arrangement and method of producing a field effect transistor arrangement
JP4455618B2 (ja) * 2007-06-26 2010-04-21 株式会社東芝 半導体装置の製造方法
US8106468B2 (en) * 2008-06-20 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating silicon-on-nothing MOSFETs
US7999300B2 (en) * 2009-01-28 2011-08-16 Globalfoundries Singapore Pte. Ltd. Memory cell structure and method for fabrication thereof
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
CN102339754B (zh) * 2010-07-22 2014-08-20 中国科学院上海微系统与信息技术研究所 一种son结构mosfet的制备方法
US8674472B2 (en) * 2010-08-10 2014-03-18 International Business Machines Corporation Low harmonic RF switch in SOI
JP5541069B2 (ja) * 2010-10-15 2014-07-09 富士電機株式会社 半導体装置の製造方法
JP5757145B2 (ja) 2011-04-19 2015-07-29 富士電機株式会社 半導体装置
JP5466668B2 (ja) * 2011-05-18 2014-04-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体複合体構造を形成する方法
CN103247624B (zh) * 2012-02-01 2016-03-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US8772126B2 (en) 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
EP3010042B1 (en) 2013-06-14 2020-04-15 Fuji Electric Co., Ltd. Semiconductor device
CN104681606B (zh) * 2013-11-28 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法和电子装置
CN104681556B (zh) * 2013-11-28 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法和电子装置
CN104681562B (zh) * 2013-11-28 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法和电子装置
US9263357B2 (en) 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9685456B2 (en) 2015-09-04 2017-06-20 Stmicroelectronics, Inc. Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method
US10950726B2 (en) 2016-04-25 2021-03-16 Sony Corporation Semiconductor device, CMOS circuit, and electronic apparatus with stress in channel region
US10461152B2 (en) * 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) * 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
NL2019560B1 (en) * 2017-09-15 2019-03-28 Berkin Bv Method of fabricating a micro machined channel
US10446643B2 (en) 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
JP7030637B2 (ja) * 2018-07-23 2022-03-07 三菱電機株式会社 半導体装置の製造方法
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11016055B2 (en) * 2019-07-09 2021-05-25 Globalfoundries Singapore Pte. Ltd. Sensors with a front-end-of-line solution-receiving cavity
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
CN111952241A (zh) * 2020-08-21 2020-11-17 中国科学院上海微系统与信息技术研究所 具有辅助支撑结构的半导体衬底及其制备方法
US11605710B2 (en) * 2020-12-11 2023-03-14 Globalfoundries U.S. Inc. Transistor with air gap under source/drain region in bulk semiconductor substrate
CN112701079B (zh) * 2020-12-29 2023-02-21 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128542A (ja) * 1984-11-27 1986-06-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4683637A (en) 1986-02-07 1987-08-04 Motorola, Inc. Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
JPS63278375A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体集積回路装置
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
NL8800847A (nl) * 1988-04-05 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur.
US5204282A (en) * 1988-09-30 1993-04-20 Nippon Soken, Inc. Semiconductor circuit structure and method for making the same
JPH04304653A (ja) 1991-04-02 1992-10-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH07169830A (ja) 1993-12-14 1995-07-04 Oki Electric Ind Co Ltd 誘電体分離基板の製造方法
EP0694960B1 (en) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
JP3062013B2 (ja) * 1994-08-30 2000-07-10 サンクス株式会社 回路接続構造及びデータ伝送装置
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2756973B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede d'introduction d'une phase gazeuse dans une cavite fermee
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JP4273533B2 (ja) * 1998-03-11 2009-06-03 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3358544B2 (ja) 1998-07-01 2002-12-24 日本電気株式会社 電界効果型トランジスタの製造方法
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
EP1043769A1 (en) * 1999-04-07 2000-10-11 STMicroelectronics S.r.l. Process for manufacturing a semiconductor material wafer comprising single-crystal regions separated by insulating material regions, in particular for manufacturing intergrated power devices, and wafer thus obtained
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
JP4074051B2 (ja) 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP2001252555A (ja) * 2000-03-09 2001-09-18 Hitachi Ltd 薄膜生成システム
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US7294536B2 (en) * 2000-07-25 2007-11-13 Stmicroelectronics S.R.L. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
EP1244142A1 (en) * 2001-03-23 2002-09-25 Universite Catholique De Louvain Fabrication method of SOI semiconductor devices
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP2003179148A (ja) * 2001-10-04 2003-06-27 Denso Corp 半導体基板およびその製造方法
US6784076B2 (en) * 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
JP2004103613A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
EP2280412A3 (en) * 2002-11-29 2011-02-16 STMicroelectronics S.r.l. Semiconductor substrate comprising at least a buried insulating cavity
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
EP1732121A1 (en) * 2005-06-06 2006-12-13 STMicroelectronics S.r.l. Process for manufacturing a high-quality SOI wafer
JP2007165677A (ja) * 2005-12-15 2007-06-28 Seiko Epson Corp 半導体基板の製造方法及び半導体装置

Also Published As

Publication number Publication date
EP1513198A1 (en) 2005-03-09
EP1513198A4 (en) 2010-02-24
KR100712572B1 (ko) 2007-05-02
KR20040102223A (ko) 2004-12-03
CN1669148A (zh) 2005-09-14
US20050176222A1 (en) 2005-08-11
AU2003235902A1 (en) 2003-11-11
JP2003332540A (ja) 2003-11-21
CN100355076C (zh) 2007-12-12
WO2003096426A1 (en) 2003-11-20
US7605443B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
JP4277481B2 (ja) 半導体基板の製造方法、半導体装置の製造方法
KR100290505B1 (ko) Soi기판을사용한전계효과트랜지스터의제조방법
US6806163B2 (en) Ion implant method for topographic feature corner rounding
US7087475B2 (en) Semiconductor device having a plurality of gate electrodes and manufacturing method thereof
US6833569B2 (en) Self-aligned planar double-gate process by amorphization
JP2002009145A (ja) Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法
JPS6114745A (ja) 半導体構造体の製造方法
JP2003092346A (ja) トレンチ素子分離膜を備えるｓｏｉ素子及びその製造方法
JP4304884B2 (ja) 半導体装置及びその製造方法
US20070087514A1 (en) SOI substrate with selective oxide layer thickness control
US7067387B2 (en) Method of manufacturing dielectric isolated silicon structure
JP2000208746A (ja) 自己整合トレンチを有するパタ―ン付きシリコン・オン・インシュレ―タ基板および製造方法
US6548369B1 (en) Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
JPH05198569A (ja) フィールド酸化物領域の製造方法
US9034102B2 (en) Method of fabricating hybrid orientation substrate and structure of the same
JP2005136410A (ja) シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板（ｈｙｂｒｉｄｓｕｂｓｔｒａｔｅ）上のＣＭＯＳ
US7327008B2 (en) Structure and method for mixed-substrate SIMOX technology
JPH08167646A (ja) Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法
JP5239117B2 (ja) Ｓｏｉ基板の製造方法
JP2000357665A (ja) 半導体基板中に絶縁領域を形成する方法
JPH11163125A (ja) Ｓｏｉ基板及びｓｏｉ基板の製造方法
JPH1167753A (ja) 半導体装置の製造方法
JP2004335836A (ja) 半導体装置
JPH02295131A (ja) Ｍｏｓトランジスタの製造方法
JPH0595094A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees