JP2007165677A - 半導体基板の製造方法及び半導体装置 - Google Patents

半導体基板の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2007165677A
JP2007165677A JP2005361452A JP2005361452A JP2007165677A JP 2007165677 A JP2007165677 A JP 2007165677A JP 2005361452 A JP2005361452 A JP 2005361452A JP 2005361452 A JP2005361452 A JP 2005361452A JP 2007165677 A JP2007165677 A JP 2007165677A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005361452A
Other languages
English (en)
Inventor
Hiroshi Kanemoto
啓 金本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005361452A priority Critical patent/JP2007165677A/ja
Priority to KR1020060126325A priority patent/KR20070064261A/ko
Priority to US11/639,022 priority patent/US20070138512A1/en
Publication of JP2007165677A publication Critical patent/JP2007165677A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】ＳＢＳＩ法によりＳＯＩ構造を形成する場合には、シリコンゲルマニウム層２とシリコン層３とをエピタキシャル成長させた後、シリコンゲルマニウム層２を選択的にエッチング除去することでシリコン層３のみを残し、シリコン層３とシリコン基板１との間を熱酸化層で埋めてＳＯＩ構造を形成する。この場合、シリコンゲルマニウム層２が残留しているとシリコン層２に不純物としてゲルマニウムが侵入する場合がある。そこで、ゲルマニウムの混入を抑制するための製造方法を提案する。
【解決手段】素子領域部１１の最大幅を、シリコンゲルマニウム層２とシリコン層３とのエッチングの選択比をＲ、シリコン層３の許容エッチング量をＳとした場合に２×Ｓ×Ｒで示される幅以内に抑える。素子領域１１の幅をこの値未満に抑えることで寄生的なシリコン層３のエッチングを許容量に抑え且つシリコンゲルマニウム層２を完全に除去することができる。
【選択図】図７

Description

本発明は、半導体基板の製造方法及び半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Silicon On Insulator）構造を形成する技術に関する。
ＳＯＩ基板上に形成されたトランジスタは、バルクシリコン基板上に形成される場合と比較して接合容量（ソース・ドレイン領域と基板間の容量）が小さいことから、半導体装置の低消費電力化、高速動作化が可能であること等の大きな利点を有している。
一般に、バルクシリコン基板の全面にＳＯＩ構造を形成したＳＯＩ基板を用意して、このＳＯＩ構造の上にトランジスタ等が形成され、ＳＯＩ構造が不必要な部分においては、このＳＯＩ構造を除去することが行われている。ＳＯＩ基板については、例えば特許文献１に開示されているように張り合わせ技術を用いてＳＯＩ基板を形成する技術や、特許文献２に開示されているように、ＳＩＭＯＸ（Separation by Implanted Oxygen）技術を用いてＳＯＩ基板を形成する技術が用いられている。
また、非特許文献１には、バルクシリコン基板上にＳＯＩ層を部分的に形成することで、ＳＯＩ構造の上にトランジスタを低コストで形成できるＳＢＳＩ（Separation by Bonding Si Islands）法が開示されている。ＳＢＳＩ法でバルクシリコン基板上にＳＯＩ構造を形成する方法は、まずシリコン基板上にシリコンゲルマニウム（ＳｉＧｅ）層、シリコン（Ｓｉ）層をエピタキシャル成長させ、そこに支持体を形成するための穴（支持体穴）を形成する。その上に支持体となる酸化シリコン層等を成層した後、素子領域形状を得るように素子領域周辺の酸化シリコン層、シリコン層、シリコンゲルマニウム層をドライエッチングする。次に、シリコンゲルマニウム層をフッ硝酸で選択的にエッチングするとシリコン層が支持体に支持されシリコン層の下に空洞部が形成される。そして、この空洞部に酸化シリコン等の絶縁層を埋め込むことでシリコン基板とシリコン層との間にＢＯＸ（Buried Oxide）層を形成する。その後、基板表面を平坦化処理してシリコン層を表面に露出させることでバルクシリコン基板上にＳＯＩ構造を得ている。
特開２００２−２９９５９１号公報 特開２０００−１２４０９２号公報 Ｔ．Ｓａｋａｉ ｅｔ ａｌ．，Ｓｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳｉＧｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
特許文献１に開示された技術を用いて貼り合わせ基板を製造するには、２枚のシリコン基板を貼り合わせた後シリコンウェハの表面を研磨する必要があり、ＳＯＩ基板上に位置する薄層半導体層の厚さを精密に制御することは困難である。また、張り合わせや研磨工程を行う必要があるため、バルクシリコン基板と比べＳＯＩ基板の価格が高くなるという問題がある。
また、特許文献２に開示された技術を用いてＳＩＭＯＸ基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となるため、イオン注入に起因するダメージがＳＯＩ基板中に残留する可能性がある。また高濃度の酸素をイオン注入する必要があるためスループットが低くなり、バルクシリコン基板と比べ価格が高くなるという問題がある。
一方、非特許文献１に開示された方法では、シリコンとシリコンゲルマニウムとの選択比を利用してシリコンゲルマニウム層のみを選択的に除去するが、デバイス構造及び製造条件によってはシリコンゲルマニウム層が残留し、ゲルマニウムによる汚染が生じるという問題があった。
本発明は上記課題を解決するためになされたものであり、その目的は、ゲルマニウムによる汚染を回避するための半導体基板の製造方法、及び低価格で且つＳＯＩ基板の上層のシリコン層の厚みを精密に制御することで低消費電力化、高速動作化を可能とする半導体装置を提供することにある。
＜構成１＞上記課題を解決するために、本発明の半導体基板の製造方法は、半導体基材の能動面側に前記半導体基材よりもエッチングの選択比が大きい第１半導体層を形成する工程と、前記第１半導体層よりもエッチングの選択比が小さい第２半導体層を前記第１半導体層を覆うよう形成する工程と、素子領域部周辺の前記第２半導体層及び前記第１半導体層とを部分的に除去開口し前記半導体基材を露出させるように支持体穴を形成する工程と、前記支持体穴を埋め、且つ前記第２半導体層が覆われるようにして前記半導体基材の能動面側に支持体形成層を形成する工程と、前記支持体穴の少なくとも一部の領域と前記素子領域部とを含む領域は残すようエッチングすることにより、支持体及びこの支持体の下方に位置する前記第１半導体層及び前記第２半導体層の端部の一部を露出させる開口面を形成する工程と、前記開口面を介して前記第１半導体層を選択エッチングすることにより、前記素子領域部の前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、前記空洞部内に埋め込み絶縁層を形成する工程と、前記半導体基材の能動面側に平坦化絶縁層を形成する工程と、前記第２半導体層の能動面側を平坦化処理した後、前記第２半導体層を覆う位置に残留する前記支持体形成層若しくは前記平坦化絶縁層由来の層の少なくとも一部を前記素子領域部が露出するよう取り除く工程と、を含み、前記素子領域部の最大幅は、前記選択エッチングで前記第１の半導体層と同時にエッチングされる前記第２半導体層の許容エッチング量をＳ、前記選択エッチングでの前記第１の半導体層と前記第２の半導体層に対する選択比をＲとして、２×Ｓ×Ｒで示される幅未満に抑えることで前記選択エッチングを行う場合に、前記第２の半導体層が寄生的に受けるエッチング量を許容エッチング量Ｓ以内に抑えた状態で前記第１半導体層を取り除くことを特徴とする。
この半導体基板の製造方法によれば、第２半導体層からなる素子領域の幅の最大値が規定される。素子領域の幅を２×Ｓ×Ｒ未満に抑えることで、第１半導体層を全てエッチングにより除去した状態で第２半導体層の寄生エッチング量を許容エッチング量Ｓより少ない量に抑えることができる。第２半導体層が第２半導体層の許容エッチング量Ｓを超えてエッチングされることを防げるため精密な第２半導体層の層厚制御ができる。ここで、第１半導体層のエッチングは幅方向の両側から進行するため、係数２を掛けた量だけ素子領域の幅を取ることができる。
＜構成２＞また、上記した本発明の半導体基板の製造方法は前記半導体基材がバルクシリコン基板で、前記第１半導体層がシリコンゲルマニウム層で、前記第２半導体層がシリコン層であることを特徴とする。
この半導体基板の製造方法によれば、バルクシリコン基板やシリコン層はシリコンゲルマニウム層よりエッチングの選択比が小さく、バルクシリコンやシリコン層を残してシリコンゲルマニウム層を選択的にエッチングして除去することが可能であり、バルクシリコンとシリコン層との間に空洞部を容易に形成することができる。
＜構成３＞また、上記した本発明の半導体装置は構成２に記載の半導体基板の製造方法を行うことで得られた前記素子領域部を構成要素として用いたトランジスタを有することを特徴とする。
この構成によれば、この半導体装置はゲルマニウムによる汚染が抑制された状態にある素子領域部からなるトランジスタを有している。トランジスタのゲート酸化膜を形成する場合にゲルマニウムが存在すると、ゲート酸化膜から押し出されるようにゲート酸化膜と第２半導体層としてのシリコン層との界面にゲルマニウムが集まるため、ゲート酸化膜のリーク電流や、Ｑｂｄの劣化、移動度の低下を起こす懸念がある。本構成ではゲルマニウムによる汚染が抑制されているため、上記した問題の発生が抑制された半導体装置としてのトランジスタを素子領域部に有することができる。
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１の実施形態）
図１から図１０は本発明の第１実施形態に係る半導体基板の製造方法を示す模式図である。詳しくは、図１から図１０の各図（ａ）は模式平面図であり、各図（ｂ）は同図の（ａ）におけるＡ−Ａ´断線に沿う模式断面図である。
まず図１に示すように、バルクシリコンウェハであるシリコン基板１に第１半導体層としてのシリコンゲルマニウム（ＳｉＧｅ）層２を形成し、その上に第２半導体層としてのシリコン（Ｓｉ）層３を形成する。シリコンゲルマニウム層２及びシリコン層３はそれぞれエピタキシャル成長によって形成する。なお、シリコンゲルマニウム層２を形成する前に、バッファとしてのシリコン層を形成しても良い。
次に図２に示すように、支持体穴５（後述する）となる部分を開口し、それ以外を覆うようフォトレジスト膜４をパターニングする。
次に図３に示すように、パターニングしたフォトレジスト膜４をマスクとして、シリコン層３とシリコンゲルマニウム層２とを順次エッチングしてシリコン基板１の表面を露出させ支持体穴５を形成する。支持体穴５を形成後、フォトレジスト膜４は除去する。
次に図４に示すように、ＣＶＤ法等の方法によりシリコン基板１の上方全体に支持体穴５を埋め込み、且つシリコン層３を覆うように、酸化シリコン等からなる支持体形成層６を形成する。
次に図５に示すように、パターニングしたフォトレジスト膜７をマスクとして、支持体形成層６のエッチングを行い、支持体形成層６からなる支持体８を形成する。ここで支持体８を形成する際に、支持体８に支えられるようにシリコン（Ｓｉ）層３からなるＳＯＩ構造の素子領域部１１（後述する）が得られるようにフォトレジスト膜７のパターンを形成しておく。
続けて図６に示すように、フォトレジスト膜７をマスクとしてシリコン層３とシリコンゲルマニウム層２をエッチングし、シリコン基板１を露出させ、同時に素子領域側面１５を露出させる。シリコン層３とシリコンゲルマニウム層２のエッチング終了後、フォトレジスト膜７は除去する。
次に図７に示すように、フッ硝酸等シリコン層３とシリコンゲルマニウム層２とでエッチング速度差が大きいエッチング液を用いてシリコンゲルマニウム層２を素子領域側面１５側から選択的にエッチングし、支持体８により支えられてシリコン層３からなる素子領域部１１が機械的に浮いている状態にする。
ここで、素子領域部１１の幅について説明する。素子領域部１１の寸法は、フォトレジスト膜７の幅で規定される。フォトレジスト膜７の幅をＷ１、素子領域部１１のエッチング速度をＶ１、シリコンゲルマニウム層２のエッチング速度をＶ２、エッチング時間をｔ、素子領域部１１のエッチングによる許容エッチング量をＳとする。時間ｔでのシリコンゲルマニウム層２のエッチング量Ｔ１は、以下に示す値となる。
Ｔ１＝ｔ×Ｖ２
そして、図７の矢印の方向からエッチングが進んでいくものとすると、シリコンゲルマニウム層２を取り去るには片側分としてＷ１／２までエッチングを行う必要があるため、フォトレジスト膜７の幅Ｗ１は以下の関係を満たすことが必要となる。
Ｗ１／２＜ｔ×Ｖ２
一方、エッチングを行うことで、シリコン層３も寄生的にエッチングされる。素子領域部１１の許容エッチング量はＳで規定されているため、シリコン層３の寄生エッチング量を許容エッチング量Ｓよりも小さく抑えるためには以下の関係を満たすことが必要となる。
Ｓ＞ｔ×Ｖ１
ここで、Ｖ１とＶ２のエッチング速度の比を選択比と定義してＲで表す。シリコン層３の寄生エッチング量を許容エッチング量Ｓ以内に抑えた状態で且つシリコンゲルマニウム層２を取り去ることを可能とする素子領域の幅Ｗ２は以下の関係を満たすことが必要となる。
Ｗ２＜２×Ｓ×Ｒ
素子領域の幅Ｗ２を上記した関係が成立するよう選ぶことで、シリコンゲルマニウム層２を取り除くことができ、ゲルマニウムの残留による汚染を抑制することが可能となる。
典型的な値として素子領域部１１の許容エッチング量Ｓを５ｎｍ、選択比を２００とした場合、素子領域の幅Ｗ２は２μｍとなる。この条件でＳＢＳＩを形成する場合には、素子領域の幅Ｗ２を２μｍ未満に抑えることでゲルマニウムの残留を防ぐことができる。
次に図８に示すように、シリコン基板１を熱酸化し、素子領域部１１とシリコン基板１との間を酸化シリコンからなる埋め込み絶縁層（ＢＯＸ層）９を形成する。なお埋め込み絶縁層の形成方法としてはシリコン基板１の熱酸化による方法に限らず、例えばＣＶＤ法を用いて埋め込み絶縁層９を形成することも可能である。
次に図９に示すように、ＣＶＤ等の方法によりシリコン基板１の上方全面に素子間分離用の酸化シリコン等からなる絶縁層１０を形成する。
次に、図１０に示すように、ＣＭＰ（化学的機械的研磨）等によりシリコン基板１の上方全面を平坦化処理する。続けて緩衝弗酸等を用いて絶縁層１０の一部をエッチングすることで素子領域部１１が露出され、絶縁層１０及び埋め込み絶縁層９等で素子分離された構造（ＳＯＩ構造）をシリコン基板１に形成して半導体基板３０が完成する。
以上のように、この半導体基板３０の製造方法によれば、ゲルマニウムが残らない条件でＳＢＳＩ構造を形成することができる。素子領域部１１にゲルマニウムが混入すると、素子領域部１１上にトランジスタのゲート絶縁膜を形成する場合に、素子領域部１１とゲート絶縁膜とシリコンとの界面にゲート絶縁膜に押し出されるようにしてゲート絶縁膜界面にゲルマニウムが集まる。そのためゲート絶縁膜のリーク電流の増加や、Ｑｂｄの劣化、移動度の低下等の問題を引き起こす場合があるが、上記した半導体基板３０の製造方法を用いることで、ゲルマニウム汚染に起因する問題の発生を抑制しうる素子領域部１１の製造方法を提供することができる。
（第２の実施形態）
次に、本発明の第２の実施形態として半導体装置について説明する。
図１０に示されるＳＯＩ構造を用いて図１１に示すように半導体装置としてのトランジスタ１２が形成されている。以下、製造工程について簡単に説明する。
まず、素子領域部１１の表面の熱酸化を行い素子領域部１１の表面にゲート絶縁膜２０を形成する。次にＣＶＤ等の方法によりゲート絶縁膜２０が形成された素子領域部１１上に多結晶シリコン層を形成する。その後、フォトリソグラフィー技術を用いて多結晶シリコン層をパターニングすることにより、ゲート絶縁膜２０の上にゲート電極２１を形成する。
次に、ゲート電極２１をマスクとして、Ａｓ、Ｐ、Ｂ等の不純物を素子領域部１１内にイオン注入することにより、ゲート電極２１の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層２３ａ及び２３ｂを素子領域部１１に形成する。そして、ＣＶＤ等の方法により、ＬＤＤ層２３ａ，２３ｂが形成された素子領域部１１上に絶縁層を形成し、ＲＩＥ等のドライエッチングを用いて絶縁層をエッチバックすることによりゲート電極２１の側壁にサイドウォール２４ａ及び２４ｂをそれぞれ形成する。そしてゲート電極２１及びサイドウォール２４ａ及び２４ｂをマスクとして、Ａｓ、Ｐ、Ｂ等の不純物を素子領域部１１内にイオン注入することにより、サイドウォール２４ａ及び２４ｂの側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層２５ａ及び２５ｂを素子領域部１１に形成する。そしてコンタクト２６ａ、２６ｂ、２７を配置することでＳＯＩ構造の半導体基板３０上に半導体装置としてのトランジスタ１２が完成する。
以上の工程により半導体基板３０上に得られた半導体装置としてのトランジスタ１２は、第１の実施形態で述べたように素子領域部１１へのゲルマニウムの混入が防がれているためトランジスタ１２の性能の劣化を抑えることができる。そのためゲート電流値の異常、Ｑｂｄの劣化、移動度の低下等の現象の発生が抑えられた品質の高いトランジスタ１２を提供できる。
なお、本発明の実施形態では、半導体基材の材質としてシリコンを用いて説明したが、他の材質としてＧｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ等を用いることができる。
また、本発明の実施形態では、第１半導体層の材質としてシリコンゲルマニウム、第２半導体層の材質としてシリコンを例にとり説明したが、第１半導体層よりもエッチングの選択比の小さい第２半導体層を組み合わせても良い。例えば、第１半導体層と第２半導体層の材質として、Ｇｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ等の中から選択した組合せを用いることができる。
（ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第１の実施形態に係る半導体基板の製造方法を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。 （ａ）は第２の実施形態に係る半導体装置を説明する平面図、（ｂ）はＡ−Ａ’線位置での模式断面図。
符号の説明
１…半導体基材としてのシリコン基板、２…第１半導体層としてのシリコンゲルマニウム層、３…第２半導体層としてのシリコン層、４…フォトレジスト膜、５…支持体穴、６…支持体形成層、７…フォトレジスト膜、８…支持体、９…埋め込み絶縁層としての絶縁層、１０…平坦化絶縁層としての絶縁層、１１…素子領域部、１２…トランジスタ、１５…開口面としての素子領域側面、２０…ゲート絶縁膜、２１…ゲート電極、２３ａ…ＬＤＤ層、２３ｂ…ＬＤＤ層、２４ａ…サイドウォール、２４ｂ…サイドウォール、２５ａ…ソース／ドレイン層、２５ｂ…ソース／ドレイン層、２６ａ…コンタクト、２６ｂ…コンタクト、２７…コンタクト、３０…半導体基板。

Claims (3)

  1. 半導体基材の能動面側に前記半導体基材よりもエッチングの選択比が大きい第１半導体層を形成する工程と、
    前記第１半導体層よりもエッチングの選択比が小さい第２半導体層を前記第１半導体層を覆うよう形成する工程と、
    素子領域部周辺の前記第２半導体層及び前記第１半導体層とを部分的に除去開口し前記半導体基材を露出させるように支持体穴を形成する工程と、
    前記支持体穴を埋め、且つ前記第２半導体層が覆われるようにして前記半導体基材の能動面側に支持体形成層を形成する工程と、
    前記支持体穴の少なくとも一部の領域と前記素子領域部とを含む領域は残すようエッチングすることにより、支持体及びこの支持体の下方に位置する前記第１半導体層及び前記第２半導体層の端部の一部を露出させる開口面を形成する工程と、
    前記開口面を介して前記第１半導体層を選択エッチングすることにより、前記素子領域部の前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
    前記空洞部内に埋め込み絶縁層を形成する工程と、
    前記半導体基材の能動面側に平坦化絶縁層を形成する工程と、
    前記第２半導体層の能動面側を平坦化処理した後、前記第２半導体層を覆う位置に残留する前記支持体形成層若しくは前記平坦化絶縁層由来の層の少なくとも一部を前記素子領域部が露出するよう取り除く工程と、を含み、
    前記素子領域部の最大幅は、前記選択エッチングで前記第１の半導体層と同時にエッチングされる前記第２半導体層の許容エッチング量をＳ、前記選択エッチングでの前記第１の半導体層と前記第２の半導体層に対する選択比をＲとして、
    ２×Ｓ×Ｒで示される幅未満に抑えることで前記選択エッチングを行う場合に、前記第２の半導体層が寄生的に受けるエッチング量を許容エッチング量Ｓ以内に抑えた状態で前記第１半導体層を取り除くことを特徴とする半導体基板の製造方法。
  2. 前記半導体基材がバルクシリコン基板で、前記第１半導体層がシリコンゲルマニウム層で、前記第２半導体層がシリコン層であることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 請求項２に記載の半導体基板の製造方法を行うことで得られた前記素子領域部を構成要素として用いたトランジスタを有することを特徴とする半導体装置。
JP2005361452A 2005-12-15 2005-12-15 半導体基板の製造方法及び半導体装置 Withdrawn JP2007165677A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005361452A JP2007165677A (ja) 2005-12-15 2005-12-15 半導体基板の製造方法及び半導体装置
KR1020060126325A KR20070064261A (ko) 2005-12-15 2006-12-12 반도체 기판의 제조 방법 및 반도체 장치
US11/639,022 US20070138512A1 (en) 2005-12-15 2006-12-14 Semiconductor substrate manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005361452A JP2007165677A (ja) 2005-12-15 2005-12-15 半導体基板の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2007165677A true JP2007165677A (ja) 2007-06-28

Family

ID=38172449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361452A Withdrawn JP2007165677A (ja) 2005-12-15 2005-12-15 半導体基板の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US20070138512A1 (ja)
JP (1) JP2007165677A (ja)
KR (1) KR20070064261A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
JP4792956B2 (ja) * 2005-12-13 2011-10-12 セイコーエプソン株式会社 半導体基板の製造方法及び半導体装置の製造方法
US7569438B2 (en) * 2006-11-30 2009-08-04 Seiko Epson Corporation Method of manufacturing semiconductor device
CN104658896B (zh) * 2013-11-19 2017-12-29 中芯国际集成电路制造(上海)有限公司 蚀刻方法、半导体器件
KR102480348B1 (ko) 2018-03-15 2022-12-23 삼성전자주식회사 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036638A1 (ja) * 2003-10-10 2005-04-21 Tokyo Institute Of Technology 半導体基板、半導体装置及び半導体基板の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
US6964911B2 (en) * 2003-09-23 2005-11-15 Freescale Semiconductor, Inc. Method for forming a semiconductor device having isolation regions
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
JP2006093268A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP4759967B2 (ja) * 2004-10-01 2011-08-31 セイコーエプソン株式会社 半導体装置の製造方法
JP4029885B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036638A1 (ja) * 2003-10-10 2005-04-21 Tokyo Institute Of Technology 半導体基板、半導体装置及び半導体基板の作製方法

Also Published As

Publication number Publication date
KR20070064261A (ko) 2007-06-20
US20070138512A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4243671B2 (ja) 集積回路構造及び形成方法
JP4670524B2 (ja) 半導体装置の製造方法
JP2007165677A (ja) 半導体基板の製造方法及び半導体装置
JP4867216B2 (ja) 半導体基板の製造方法及び、半導体装置の製造方法
JP4363419B2 (ja) 半導体装置の製造方法
JP4678163B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
US7425495B2 (en) Method of manufacturing semiconductor substrate and semiconductor device
US7507643B2 (en) Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, and semiconductor device
JP2008028359A (ja) 半導体装置の製造方法
JP2006156867A (ja) 半導体基板の製造方法および半導体装置の製造方法
JP4696518B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2006156731A (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2007149804A (ja) 半導体基板の製造方法及び半導体装置の製造方法、半導体装置
US7847352B2 (en) Semiconductor device and method for manufacturing the same
JP4792956B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2008103458A (ja) 半導体装置の製造方法
US20070170579A1 (en) Method of manufacturing semiconductor substrate, method of manufacturing semiconductor device, and semiconductor device
JP2007207960A (ja) 半導体基板、半導体基板の製造方法及び半導体装置
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
JP4649282B2 (ja) 半導体基板の製造方法及び、半導体装置の製造方法
JP2007201006A (ja) 半導体装置および半導体装置の製造方法
JP2007042877A (ja) 半導体装置および半導体装置の製造方法
JP2006278855A (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2007158040A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2007335710A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101209