KR102480348B1 - 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102480348B1
KR102480348B1 KR1020180030385A KR20180030385A KR102480348B1 KR 102480348 B1 KR102480348 B1 KR 102480348B1 KR 1020180030385 A KR1020180030385 A KR 1020180030385A KR 20180030385 A KR20180030385 A KR 20180030385A KR 102480348 B1 KR102480348 B1 KR 102480348B1
Authority
KR
South Korea
Prior art keywords
acid
alkyl
aryl
silicon germanium
etching
Prior art date
Application number
KR1020180030385A
Other languages
English (en)
Other versions
KR20190108828A (ko
Inventor
김수진
이효선
오정민
이효산
김동현
김학수
오정재
이명호
Original Assignee
삼성전자주식회사
주식회사 이엔에프테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 주식회사 이엔에프테크놀로지 filed Critical 삼성전자주식회사
Priority to KR1020180030385A priority Critical patent/KR102480348B1/ko
Priority to US16/139,506 priority patent/US10837115B2/en
Priority to CN201910127992.7A priority patent/CN110277314A/zh
Publication of KR20190108828A publication Critical patent/KR20190108828A/ko
Application granted granted Critical
Publication of KR102480348B1 publication Critical patent/KR102480348B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/06—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6
    • C23C22/48—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6 not containing phosphates, hexavalent chromium compounds, fluorides or complex fluorides, molybdates, tungstates, vanadates or oxalates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법을 제공한다. 이 전처리 조성물은, 산; 알코올; 및 하기 화학식의 실란 화합물을 포함한다.
R-Si(R1)n(OR2)3 -n
상기 화학식 1에서, R은 (C3-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C3-C20)알킬 또는 (C3-C20)알킬(C6-C12)아릴이며, R1은 수소, 히드록시, 할로겐, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며, R2은 수소, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며, n은 0 내지 2의 정수이며, R의 알킬, 아릴, 아릴알킬 또는 알킬아릴과 R1의 알킬, 할로알킬, 아릴, 아릴알킬 또는 알킬아릴은 할로겐, 하이드록시, -N(R11)(R12) 및 -S(R13)에서 선택되는 어느 하나 이상의 치환기로 더 치환될 수 있으며, R11 내지 R13은 서로 독립적으로 수소 또는 (C1-C20)알킬이다.

Description

실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법{Pre-treatment composition before etching SiGe and method of fabricating a semiconductor device}
본 발명은 SiGe 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 소자가 20nm 미만으로 축소되면서 MOS 로 구현 할 수 없는 극한의 상태가 되어 성능 향상을 위해서는 스케일 다운이 아닌 구조를 변화시키는 등의 새로운 방법의 모색이 필요하다. 이러한 연구의 일환으로 다수의 얇은 실리콘 브릿지들이 적층된 구조로 배치되며 하나의 게이트가 상기 실리콘 브릿지들을 감싸는 구조를 갖는 Multibridge-channel(MBC) MOSFET이 제시되었다. Multibridge-channel(MBC)MOSFET은 이러한 구조적 특징으로 인하여 평면형 MOSFET에 비해 약 4.6배의 구동전류가 가능하며, 전기적 특성이 이상적인 값에 가까운 특성을 확인할 수 있다.
본 발명이 해결하고자 하는 과제는 실리콘 게르마늄을 식각하기 전에 실리콘 산화막을 보호할 수 있는 전처리 조성물을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 불량을 방지할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 실리콘게르마늄 식각 전의 전처리 조성물은, 산; 알코올; 및 하기 화학식 1의 실란 화합물을 포함한다.
<화학식 1>
R-Si(R1)n(OR2)3-n
상기 화학식 1에서, R은 (C3-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C3-C20)알킬 또는 (C3-C20)알킬(C6-C12)아릴이며, R1은 수소, 히드록시, 할로겐, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며, R2은 수소, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며, n은 0 내지 2의 정수이며, R의 알킬, 아릴, 아릴알킬 또는 알킬아릴과 R1의 알킬, 할로알킬, 아릴, 아릴알킬 또는 알킬아릴은 할로겐, 하이드록시, -N(R11)(R12) 및 -S(R13)에서 선택되는 어느 하나 이상의 치환기로 더 치환될 수 있으며, R11 내지 R13은 서로 독립적으로 수소 또는 (C1-C20)알킬이다.
상기 다른 과제를 달성하기 위한 본 발명의 실시예들에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 절연 패턴, 실리콘 패턴 및 실리콘게르마늄 패턴을 형성하는 단계; 상기 화학식 1의 전처리 조성물을 공급하여 상기 절연 패턴 상에 보호막을 형성하는 단계; 및 실리콘 게르마늄 식각 조성물을 이용하여 상기 실리콘게르마늄 패턴을 식각하는 단계를 포함한다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 SiGe 식각 전의 전처리 조성물은, 실리콘 산화막을 보호하여, 후속의 실리콘 게르마늄을 식각할 때, 실리콘 산화막이 손상되는 것을 방지하거나 줄일 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 실시예들에 따른 반도체 장치의 제조 방법은, SiGe 식각 전에 전처리 조성물로 실리콘 산화막을 보호하는 전처리 과정을 진행하여 실리콘 산화막의 손상을 방지하거나 줄여, 불량을 줄일 수 있다. 이로써 신뢰성이 향상된 반도체 장치를 제조할 수 있다.
도 1 및 도 3는 본 발명의 실시예들에 따라 반도체 장치를 제조하는 과정을 순차적으로 나타내는 단면도들이다.
도 2는 본 발명의 전처리 조성물이 실리콘 산화막의 표면 상에서 작용 원리를 나타내는 도면이다.
도 4a 내지 도 17a는 본 발명의 실시예들에 따라 반도체 장치를 제조하는 과정을 순차적으로 나타내는 사시도들이다.
도 4b 내지 도 17b는 각각 도 4a 내지 도 17a를 A-A' 선과 B-B' 선으로 자른 단면도들을 나타낸다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1 및 도 3는 본 발명의 실시예들에 따라 반도체 장치를 제조하는 과정을 순차적으로 나타내는 단면도들이다. 도 2는 본 발명의 전처리 조성물이 실리콘 산화막의 표면 상에서 작용 원리를 나타내는 도면이다.
도 1을 참조하면, 반도체 기판(100) 상에 절연 패턴(102), 실리콘 패턴(104) 및 실리콘게르마늄 패턴(106)을 형성할 수 있다. 상기 절연 패턴(102), 상기 실리콘 패턴(104) 및 상기 실리콘게르마늄 패턴(106)은 증착 공정과 식각 공정 등에 의해 형성될 수 있다. 상기 절연 패턴(102)은 실리콘 산화막, 실리콘질화막, 실리콘산화질화막 및 금속산화막 중 적어도 하나일 수 있다. 바람직하게는 상기 절연 패턴(102)은 실리콘산화막으로 형성될 수 있다. 상기 반도체 기판(100) 상에 전처리 조성물을 공급하여 상기 절연 패턴(102) 상에 보호막(108a, 108b)을 형성한다. 상기 보호막(108a, 108b)은 상기 전처리 조성물과 상기 절연 패턴(102)의 표면 간의 화학 반응에 의해 상기 절연 패턴(102) 상에만 형성되며 상기 실리콘 패턴(104)과 상기 실리콘게르마늄 패턴(106)의 표면들 상에는 형성되지 않는다.
상기 전처리 조성물은 산, 알코올, 및 하기 화학식 1의 실란 화합물을 포함한다.
<화학식 1>
R-Si(R1)n(OR2)3-n
상기 화학식 1에서, R은 (C3-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C3-C20)알킬 또는 (C3-C20)알킬(C6-C12)아릴이며, R1은 수소, 히드록시, 할로겐, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며, R2은 수소, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며, n은 0 내지 2의 정수이며, R의 알킬, 아릴, 아릴알킬 또는 알킬아릴과 R1의 알킬, 할로알킬, 아릴, 아릴알킬 또는 알킬아릴은 할로겐, 하이드록시, -N(R11)(R12) 및 -S(R13)에서 선택되는 어느 하나 이상의 치환기로 더 치환될 수 있으며, R11 내지 R13은 서로 독립적으로 수소 또는 (C1-C20)알킬이다.
상기 전처리 조성물에서 상기 산은 0.01~20 중량%로, 상기 알코올은 1~90 중량%로, 그리고 상기 실란 화합물은 0.01~5 중량%로 포함될 수 있다. 상기 전처리 조성물은 탈이온수를 0~98.98 중량%로 더 포함할 수 있다. 바람직하게는 상기 전처리 조성물에서 상기 산은 0.01~10 중량%로, 상기 알코올은 10~70 중량%로, 그리고 상기 실란 화합물은 0.01~3 중량%로 포함될 수 있다. 이 경우 상기 탈이온수는 17~89.98 중량%로 포함될 수 있다. 보다 바람직하게는 상기 전처리 조성물에서 상기 산은 0.01~5 중량%로, 상기 알코올은 30~70 중량%로, 그리고 상기 실란 화합물은 0.05~1 중량%로 포함될 수 있다. 이 경우 상기 탈이온수는 24~69.94 중량%로 포함될 수 있다.
바람직하게는 상기 화학식 1에서, R은 (C3-C20)알킬, 할로(C3-C20)알킬 또는 (C6-C12)아릴이며, R1 내지 R2는 서로 독립적으로 수소, (C1-C20)알킬 또는 (C6-C12)아릴일 수 있다.
보다 바람직하게는, 상기 화학식 1에서, R2는 (C1-C20)알킬이며, n은 0일 수 있다.
상기 실란 화합물은 다음의 (1-1)에서 (1-7)의 화학 구조 중의 하나를 가질 수 있다.
Figure 112018026160491-pat00001
본 발명의 명세서에 기재된 '알킬', '알콕시', 및 그 외 '알킬' 부분을 포함하는 치환체는 직쇄 또는 분쇄 형태를 모두 포함하며 1~20개의 탄소원자를, 바람직하게는 1~15개의 탄소원자를, 보다 바람직하게는 1~10개의 탄소 원자를 가질 수 있다.
본 발명의 명세서에 기재된 '아릴'은 방향족 탄화수소에서 하나의 수소가 제거된 형태의 유기 기능기로, 각 고리에 적절하게는 4~7개의 고리 탄소 원자를, 바람직하게는 5 또는 6개의 고리 탄소 원자를 포함하는 단일 또는 융합 고리계의 구조를 가질 수 있다. 또한 본 발명의 명세서에 기재된 '아릴'은 다수개의 아릴이 단일 결합으로 연결되어 있는 구조까지 포함할 수 있으며, 이에 한정되지 않는다.
본 발명의 명세서에 기재된 '아릴알킬'은 알킬기의 하나 이상의 수소 대신 아릴(구체적인 예로써 벤질기가 있으나 이에 한정되지 않는다.)이 치환된 것일 수 있다. 본 발명의 명세서에 기재된 '아릴할로알킬'은 알킬기의 하나 이상의 수소 대신 할로아릴이 치환된 것을 의미할 수 있다. 본 발명의 명세서에 기재된 '할로알킬'은 알킬기의 하나 이상의 수소 대신 할로겐기가 치환된 것을 의미할 수 있으며, 구체적인 일예로 트리플르오로메틸이 있으며 이에 한정되지 않는다.
상기 산은 무기산, 유기산 또는 이의 혼합일 수 있다. 구체적으로 상기 산은 불산, 염산, 붕산, 황산, 질산, 인산, 과산화수소산, 아세트산(또는 초산), 프로피온산, 디아세트산, 포름산, 부탄산, 시트르산, 글리콜산, 옥살산, 말론산, 펜탄산, 타르타르산, 글루콘산, 글리코산, 숙신산, 이미노디아세트산, 메탄술폰산, 에탄술폰산, 락트산, 아스코빅산, 발레르산(valeric acid), 부틸아세트산, 에난틱산 (Enanthic acid), 카프르산 (capric acid), 말산, 말레산, 글루타르산, 아디프산, D-글루콘산(gluconic acid), 이타콘산(itaconic acid), 시트라콘산(Citraconic acid), 메사콘산(mesaconic acid), 2-옥소글루타르산, 트리멜리트산, 엔도탈(Endothal), 글루탐산 및 메틸숙신산에서 선택되는 적어도 하나일 수 있다. 바람직하게는 상기 산은 황산 또는 초산일 수 있다.
상기 알코올은 1차알콜, 2차알콜, 3차알콜 또는 이들의 혼합물일 수 있다. 구체적으로, 상기 알코올은 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부탄올, t-부탄올, 2-메톡시에탄올, 1-메톡시-2-프로판올, 3-메톡시-1-부탄올, 펜탄올, 헥산올, 2-에틸-1-헥산올, 헵탄올, 옥탄올, 에틸렌 글리콜, 프로필렌 글리콜, 부틸렌 글리콜, 헥실렌 글리콜, 테트라히드로푸르푸릴 알코올, 1,2-부탄디올 및 1,4-부탄디올에서 선택되는 적어도 하나일 수 있다. 바람직하게는 상기 알코올은 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올 및 이소부탄올 중 선택되는 적어도 하나일 수 있다.
도 2를 참조하면, 상기 절연 패턴(102)이 실리콘산화막으로 이루어지는 경우, 실리콘 산화막의 표면에는 OH기들이 존재할 수 있으며, 이들 중에는 탈수소화된 지점(dehydrated site)이 존재할 수 있다. 이때 상기 전처리 조성물을 상기 반도체 기판(100) 상으로 공급하면, 상기 전처리 조성물에 포함된 산이 상기 탈수소화된 지점에 수소를 공급하여 히드록시화(hydroxylation)할 수 있다. 상기 전처리 조성물에 포함된 알코올은 상기 실란 화합물을 상기 전처리 조성물 안에서 용해가 잘 이루어지도록 도와주는 기능을 할 수 있다. 이렇게 용해된 상기 실란 화합물은 상기 히드록시화된 상기 실리콘 산화막의 수소와 수소 결합(hydrogen bonding)을 할 수 있다. 이러한 상기 실란 화합물은 제 1 보호막(108a)을 구성할 수 있다.
상기 실란 화합물과 상기 실리콘 산화막 사이의 결합력을 강화시키기 위하여 상기 제 1 보호막(108a)에 대하여 추가로 열처리(Heating) 공정 또는 광(Light)을 조사할 수 있다. 상기 열처리 공정은 70~200℃의 온도에서 0.1~30분 동안, 바람직하게는 80~120℃의 온도에서 0.5~3분 동안 수행될 수 있다. 상기 광 조사는 100 내지 400nm의 파장의 빛으로 0.1~30분 동안, 바람직하게는 200~400nm 파장의 빛으로 0.5~3분 동안 수행될 수 있다. 상기 광 조사에 사용되는 광원은 모두 가능하나, 바람직하게는 자외선일 수 있다. 상기 열처리 공정 또는 상기 광 조사를 진행하는 경우, 상기 제 1 보호막(108a)을 구성하는 상기 실란 화합물의 OH기와 상기 실리콘 산화막의 표면의 OH기의 수소가 반응하여 물(H2O)이 되는 응축 반응이 일어나고, 실란 화합물이 OH가 제거된 상태로 상기 실리콘 산화막의 표면의 산소 원자와 공유 결합을 이룰 수 있다. 이러한 상태의 실란 화합물은 제 2 보호막(108b)을 구성할 수 있다. 상기 제 1 보호막(108a)와 상기 제 2 보호막(108b)의 표면은 소수성(hydrophobic)을 띨 수 있다.
도 3을 참조하면, 상기 제 1 보호막(108a) 또는 상기 제 2 보호막(108b)이 형성된 상태에서 실리콘 게르마늄 식각 조성물을 공급하여 상기 실리콘게르마늄 패턴(106)을 식각할 수 있다. 이로 인해 상기 실리콘게르마늄 패턴(106)이 모두 제거되고 상기 반도체 기판(100)의 표면과 상기 실리콘 패턴(104)의 측벽이 노출될 수 있다. 이때 상기 제 1 보호막(108a) 또는 상기 제 2 보호막(108b)도 동시에 제거될 수 있다.
상기 실리콘게르마늄 식각 조성물은 산, 산화제 및 탈이온수를 포함할 수 있다. 상기 실리콘게르마늄 식각 조성물은 계면활성제를 더 포함할 수 있다. 예를 들면 상기 실리콘게르마늄 식각 조성물에 포함되는 산은 불산과 아세트산을 포함할 수 있다. 상기 산화제는 예를 들면 과초산(Peracetic acid, PAA)과 질산 중 적어도 하나를 포함할 수 있다. 상기 계면활성제는 예를 들면 라우릴 알코올 에틸렌 옥사이드(Lauryl alcohol ethylene oxide)일 수 있다. 상기 실리콘게르마늄 식각 조성물을 공급하면 이에 포함된 산화제는 실리콘게르마늄의 게르마늄 원자와 결합하여 게르마늄산화물을 형성하고, 상기 실리콘게르마늄 식각 조성물에 포함된 상기 불산이 게르마늄산화물(GeOx)과 반응하여 게르마늄불화물(예를 들면 GeF4)이 형성된다. 이와 같은 과정으로 실리콘게르마늄에서 게르마늄 원자가 제거될 수 있다. 실리콘게르마늄에서 게르마늄 원자가 제거되어 실리콘 원자가 남게 되고 이렇게 남은 실리콘 원자는 산화제와 결합하여 실리콘 산화물이 되며, 마찬가지로 실리콘 산화물은 불산과 결합하여 실리콘 플루라이드(SiF4)와 디하이드로진-실리콘플루라이드(H2SiF6)이 형성된다. 이런 과정으로 실리콘게르마늄 패턴(106)이 식각될 수 있다. 이때 상기 실리콘게르마늄 식각 조성물에 포함된 산, 산화제 및 탈이온수는 모두 친수성이므로, 소수성인 상기 제 1 보호막(108a) 또는 상기 제 2 보호막(108b) 표면과의 반응성이 낮아질 수 있다. 따라서 상기 실리콘게르마늄 식각 조성물은 상기 제 1 보호막(108a) 또는 상기 제 2 보호막(108b)에 의해 상기 절연 패턴(102)과 접할 가능성이 낮아지게 되어 상기 절연 패턴(102)을 식각하기 어렵게 될 수 있다.
<실험예1~6과 비교예1~3>
본 발명의 전처리 조성물의 성능을 알아보기 위하여 다음과 같이 실험들을 진행하였다. 먼저, 본 발명의 전처리 조성물들을 표1과 같이 여러 조성을 가지도록 제조하였다. 상기 전처리 조성물들은 약 25℃에서 제조되었다.
표 1에서 IPA는 이소프로판올(Isopropyl alcohol)을 의미하고, EtOH는 에탄올(Ethyl alcohol)을 의미한다. 실란화합물 종류 1-4, 1-6, 1-7은 위에서 설명한 화학 구조에 대응된다. 즉,
Figure 112018026160491-pat00002
,
Figure 112018026160491-pat00003
,
Figure 112018026160491-pat00004
에 대응된다.
상기 전처리 조성물들을 이용하여 실리콘게르마늄 식각 전에 전처리함으로써 식각 결과가 어떻게 달라지는지 알아보았다. 먼저, 베어 웨이퍼(bare wafer)들에 각각 폴리실리콘(p-Si) 박막, 실리콘산화물(SiO2) 박막 및 실리콘 게르마늄(SiGe) 박막을 형성하여 시편들을 준비하였다. 준비된 시편들에서 박막들의 두께는 엘립소미터(Ellipsometer, J.A WOOLLAM社, M-2000U)를 이용하여 측정되었다.
두께가 측정된 시편들을 이용하여 다음과 같이 실험예들과 비교예들을 진행하였다. 실험예 1~6에서는 시편들에 전처리 조성물을 이용하여 1분간 전처리한 후에, 질소 건조를 하고, 실리콘 게르마늄 식각 조성물을 이용하여 1분간 처리하고 초순수로 세정하고 질소 건조하였다. 그리고 엘립소미터로 각 박막들의 두께를 측정하고, 식각률을 산출하였다. 반면에 비교예 1~3에서는 전처리 조성물을 이용한 전처리 과정 없이, 시편들에 바로 실리콘 게르마늄 식각 조성물을 이용하여 1분간 처리하고 초순수로 세정하고 질소 건조하였다. 그리고 엘립소미터로 각 박막들의 두께를 측정하고, 식각률을 산출하였다. 이때의 공정 조건은 표 1과 같다.
실리콘 게르마늄 식각 조성물은 3가지로 조제되었다. 실리콘 게르마늄 식각 조성물1은 HF, PAA, 아세트산 및 탈이온수를 1.5 : 30 : 30 : 30의 부피비로 포함하였다. 실리콘 게르마늄 식각 조성물2에서는 상기 실리콘 게르마늄 식각 조성물1과 동일한 조성에 비이온 계면활성제로 라우릴 알코올 에틸렌 옥사이드(Lauryl alcohol ethylene oxide)를 0.1 vol% 추가하였다. 실리콘 게르마늄 식각 조성물3은 41.3wt%의 질산, 0.6wt%의 불산, 2.1wt%의 아세트산, 56wt%의 탈이온수를 포함하였다. 그리고 각 실험 결과인 식각률을 표 1에 나타내었다.
실험
번호		 전처리 조성물의 조성 SiGe
식각액번호		 식각률(Å/min)
번호 알코올류 산 실란 화합물 탈이온수 SiGe p-Si SiO2
종류 함량
(wt%)		 종류 함량
(wt%)		 종류 함량 함량
(wt%)
실험예1 1 IPA 50 황산 0.1 1-6 0.1 49.8 1 505 4.1 20
실험예2 2 IPA 50 황산 0.1 1-6 0.1 49.8 2 457 3.6 18
실험예
2-1		 2-1 IPA 50 황산 0.1 1-6 0.1 49.8 3 5010 23 21
실험예3 3 IPA 50 황산 0.1 1-7 0.1 49.8 1 508 4.4 22
실험예4 4 IPA 50 황산 0.1 1-4 0.1 49.8 1 503 4.0 18
실험예5 5 IPA 50 초산 1 1-6 0.1 48.9 1 507 4.2 19
실험예6 6 EtOH 50 황산 0.1 1-6 0.1 49.8 1 504 4.1 20
비교예1 - - - - - - - 1 510 4.5 170
비교예2 - - - - - - - 2 460 3.9 166
비교예3 - - - - - - - 3 5120 25 172
표 1을 보면, 본 발명의 실험예 1~6이 비교예들보다 현저히 낮은 실리콘산화물에 대한 식각률이 낮은 것을 확인할 수 있다. 반면에 폴리실리콘(p-Si)에 대한 식각률이나 실리콘 게르마늄(SiGe)에 대한 식각률은 비교예들과 실험예들이 거의 동일/유사하게 나오는 것을 알 수 있다. 따라서 본 발명의 전처리 조성물을 이용하여 전처리 공정을 진행한 후에 실리콘 게르마늄을 식각하면, 실리콘 산화막과 실리콘의 식각 손상을 최소화하면서 실리콘 게르마늄을 선택적으로 제거할 수 있는 것을 알 수 있다.
<실험예7~9>
본 실험에서는 도 2의 제 1 보호막(108a) 상태에서 열처리 또는 광조사에 따른 효과를 알아본다. 본 실험예서는 실험예 1에서 사용된 동일한 전처리 조성물1과 실리콘 게르마늄 식각 조성물1을 이용하되, 전처리 조성물1로 전처리 공정을 진행한 후에 실리콘 게르마늄 식각 조성물1을 공급하기 전에 열처리 또는 광 조사 공정을 진행하였다. 열처리는 핫플레이트(Hotplate)를 이용하였으며 광 조사는 자외선 램프를 이용하였다. 그리고 그 결과를 표 2에 나타내었다.
열처리 광 조사 식각률(Å/min)
SiGe p-Si SiO2
실험예1 - - 505 4.1 20
실험예7 100℃/60sec - 490 3.7 0.2
실험예8 - 365nm/300W/60sec 498 3.9 6
실험예9 - 254nm/16W/60sec 501 3.9 9
비교예1 - - 510 4.5 170
표 2를 보면, 열처리 또는 광 조사를 추가로 한 실험예 7~9에서 실리콘 산화막에 대한 식각률이 실험예 1 보다 낮아지는 것을 알 수 있다. 이로 인해 도 2의 제 2 보호막(108b)과 실리콘 산화막의 표면 간의 결합력이 제 1 보호막(108a) 보다 강해진 것을 알 수 있다. 또한 본 발명의 전처리 조성물을 이용하여 전처리 공정을 진행한 후에 실리콘 게르마늄을 식각하면, 실리콘 산화막과 실리콘의 식각 손상을 최소화하면서 실리콘 게르마늄을 선택적으로 제거할 수 있는 것을 알 수 있다.
다음 실험예들에서는 위의 실험예들 보다 다양한 범위의 조성을 가지는 전처리 조성물들을 제조하고 이를 적용한 결과를 살펴보았다. 먼저, 전처리 조성물들을 표 3과 같이 추가적으로 제조하였다. 표 3에서 실란화합물 1-1은 위에서 설명한
Figure 112018026160491-pat00005
이다.
실험예
번호		 전처리 조성물의 조성 SiGe
식각액번호		 식각률(Å/min)
번호 알코올류 산 실란 화합물 탈이온수 SiGe p-Si SiO2
종류 함량
(wt%)		 종류 함량
(wt%)		 종류 함량 함량
(wt%)
10 7 IPA 80 황산 0.1 1-6 2 17.9 1 436 3.1 0.06
11 8 50 1 0.1 48.9 484 3.6 0.17
12 9 50 5 0.1 44.9 470 3.4 0.11
13 10 50 초산 10 0.1 39.9 486 3.6 0.23
14 11 80 황산 1 0.5 18.5 460 3.6 0.16
15 12 80 1 1 18 448 3.3 0.09
16 13 90 1 2 7 436 3.1 0.06
17 14 1 0.01 1-1 0.01 98.98 495 3.5 11.52
18 15 10 0.01 0.05 89.94 498 3.7 6.60
19 16 50 0.1 1 48.9 485 3.3 4.13
20 17 50 초산 20 5 25 483 3.4 14.70
실험예 10~20에서 모두 실험예 7처럼 전처리 조성물을 공급한 후에 100℃/60sec조건에서 핫플레이트를 이용하여 열처리를 진행하고, 실리콘 게르마늄 식각액 1을 이용하여 1분동안 식각 공정을 진행한 후 식각률을 구했다. 표 3을 보면, 다양한 조성에서 본 발명의 전처리 조성물을 적용한 결과 위의 비교예 1~3에 비해 현저히 낮은 실리콘 산화막의 식각률을 나타냄을 알 수 있다. 또한 실험예 1~20을 통해 본 발명의 전처리 조성물이 0.01~20 중량%의 산, 1~90 중량%의 알코올, 0.01~5 중량%의 실란 화합물의 조성을 가지고 이를 이용하여 전처리 공정을 진행하는 경우 비교예들보다 뛰어난 효과를 가짐을 알 수 있다.
다음은 본 발명의 전처리 조성물을 이용하여 MBC(Multibridge-channel) MOSFET 구조의 반도체 장치를 제조하는 과정을 설명하기로 한다.
도 4a 내지 도 17a는 본 발명의 실시예들에 따라 반도체 장치를 제조하는 과정을 순차적으로 나타내는 사시도들이다.
도 4b 내지 17b는 각각 도 4a 내지 도 17a를 A-A' 선과 B-B' 선으로 자른 단면도들을 나타낸다.
도 4a 및 도 4b를 참조하면, 반도체 기판(1)을 준비한다. 상기 반도체 기판(1)은 실리콘 단결정으로 이루어지거나 SOI(Silicon on Insulator) 기판일 수 있다. 도시하지는 않았지만, 상기 반도체 기판(1)에는 제 1 도전형의 불순물이 도핑된 웰 영역이 형성될 수 있다. 상기 반도체 기판(1)의 표면에 인접한 영역에 채널 스탑 영역(3)을 형성할 수 있다. 상기 채널 스탑 영역(3)은 예를 들면 이온주입 공정으로 형성될 수 있다. 상기 채널 스탑 영역(3)은 예를 들면 상기 제 1 도전형의 불순물이 도핑될 수 있다. 상기 채널 스탑 영역(3)의 불순물 농도는 상기 웰 영역보다 높을 수 있다. 상기 반도체 기판(1) 상에 실리콘게르마늄막들(5)과 실리콘막들(7)을 교대로 적층할 수 있다. 상기 실리콘게르마늄막들(5)과 상기 실리콘막들(7)은 증착 공정으로 형성할 수 있다.
도 5a 및 도 5b를 참조하면, 상기 실리콘막들(7)과 상기 실리콘게르마늄막들(5)을 순차적으로 패터닝하여 상기 반도체 기판(1)을 노출시키는 제 1 트렌치(9)를 형성할 수 있다. 이때, 상기 채널 스탑 영역(3)도 패터닝되어 상기 제 1 트렌치(9)의 측벽에서 상기 채널 스탑 영역(3)이 노출될 수 있다. 상기 실리콘막들(7)과 상기 실리콘게르마늄막들(5)을 순차적으로 패터닝하는 과정은 이방성 식각 공정으로 진행할 수 있다.
도 6a 및 도 6b를 참조하면, 절연막을 적층하여 상기 제 1 트렌치(9)를 채우고 평탄화 공정을 진행하여 상기 실리콘막들(7) 중에 최상층에 위치하는 실리콘막(7)을 노출시키는 동시에 상기 제 1 트렌치(9) 안에 소자분리막(11)을 형성할 수 있다. 상기 소자분리막(11)은 예를 들면 실리콘 산화막을 포함할 수 있다. 도시하지는 않았지만, 상기 소자분리막(11)과 상기 제 1 트렌치(9)의 측벽 및 바닥 사이에는 절연막 라이너가 개재될 수 있다. 상기 절연막 라이너는 예를 들면 실리콘 질화막을 포함할 수 있다.
도 7a 및 도 7b를 참조하면, 상기 소자분리막(11)과 상기 실리콘막(7)을 제 2 방향(y)으로 가로지르는 제 1 마스크 패턴(13)을 형성한다. 상기 제 1 마스크 패턴(13)은 상기 제 2 방향(y)으로 길쭉할 수 있다. 상기 제 1 마스크 패턴(13)은 서로 다른 식각 선택비를 가지는 막들로 구성될 수 있다. 예를 들면 상기 제 1 마스크 패턴(13)은 실리콘 질화막, 실리콘 산화막, SOH(Spin on hardmask), SOC(Spin on carbon), ACL(Amorphous carbon layer) 및 포토레지스트 패턴 중 적어도 하나를 포함할 수 있다. 상기 제 1 마스크 패턴(13)의 양 옆으로(제 1 방향(x)으로) 상기 실리콘막(7)의 상부면이 노출될 수 있다.
도 8a 및 도 8b를 참조하면, 상기 제 1 마스크 패턴(13)을 식각 마스크로 이용하여 상기 제 1 마스크 패턴(13)의 양 옆의 상기 실리콘막들(7)과 상기 실리콘게르마늄막들(5)을 차례로 식각하여 제 2 트렌치들(15)을 형성할 수 있다. 이때 상기 채널 스탑 영역(3)도 패터닝될 수 있다. 이로 인해 상기 반도체 기판(1)의 상부도 일부 리세스될 수 있다. 이에 의해 서로 교대로 적층된 실리콘게르마늄 패턴들(5a)과 실리콘 패턴들(7a)이 형성될 수 있다. 상기 제 2 트렌치들(15)에 의해 상기 소자분리막(11)의 측벽이 노출될 수 있다.
도 9a 및 도 9b를 참조하면, SEG(Selective Epitaxial Growth) 공정을 진행하여 상기 제 2 트렌치(15)의 내부 측벽과 바닥에 실리콘 에피택시얼막(17)을 형성할 수 있다. 상기 실리콘 에피택시얼막(17)은 상기 실리콘게르마늄 패턴들(5a)과 상기 실리콘 패턴들(7a)의 측벽들, 그리고 상기 반도체 기판(1)의 리세스된 표면 상에 형성될 수 있다. 상기 실리콘 에피택시얼막(17)은 상기 채널 스탑 영역(3)의 측벽을 덮을 수 있다. 상기 실리콘 에피택시얼막(17)과 상기 실리콘 패턴들(7a) 사이의 경계는 구분되지 않을 수 있다. 상기 실리콘 에피택시얼막(17)은 상기 소자분리막(11) 상에는 형성되지 않을 수 있다.
도 10a 및 도 10b를 참조하면, 상기 반도체 기판(1) 상에 폴리실리콘막을 적층하여 상기 제 2 트렌치들(15)을 채우고 이방성 식각하여 상기 제 2 트렌치들(15) 안에 소오스/드레인 패턴들(19)을 형성할 수 있다. 상기 소오스/드레인 패턴들(19)은 불순물이 도핑된 폴리실리콘막으로 형성될 수 있다. 상기 소오스/드레인 패턴들(19)에 도핑된 불순물은 상기 이방성 식각 공정 후에 이온 주입 공정을 진행하여 주입되거나, 또는 상기 폴리실리콘막을 적층할 때 인시튜로 공급될 수 있다.
도 11a 및 도 11b를 참조하면, 상기 반도체 기판(1) 상에 마스크막을 적층하고 평탄화 공정을 진행하여 상기 제 1 마스크 패턴(13)의 상부면을 노출시키는 동시에 상기 제 1 마스크 패턴(13)의 양 옆에 제 2 마스크 패턴들(21)을 형성할 수 있다. 이때 상기 제 2 마스크 패턴들(21)은 상기 제 1 마스크 패턴(13)과 서로 다른 식각 선택비를 가지는 물질로 형성될 수 있다. 또한 상기 제 2 마스크 패턴들(21)은 상기 소자분리막(11)과 서로 다른 식각 선택비를 가지는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 마스크 패턴(13)은 실리콘 산화막으로 형성될 수 있고, 상기 제 2 마스크 패턴들(21)은 실리콘질화막으로 형성될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 제 1 마스크 패턴(13)을 제거하여, 상기 제 2 마스크 패턴들(21) 사이에서 상기 실리콘 패턴(7a)과 상기 소자분리막(11)의 상부면들을 노출시킬 수 있다. 이와 같이 상기 제 2 마스크 패턴들(21)이 자기정렬방식으로 형성되므로 상기 제 2 마스크 패턴들(21)의 오정렬 문제를 해결할 수 있다.
이와는 다르게 도 11a 및 도 11b의 과정 없이, 상기 제 2 마스크 패턴들(21)을 형성하기 전에 상기 제 1 마스크 패턴(13)을 제거한 후, 포토리소그라피 공정과 식각 공정을 통해 상기 제 2 마스크 패턴들(21)을 형성할 수도 있다.
도 13a 및 도 13b를 참조하면, 상기 제 2 마스크 패턴들(21) 사이에 노출된 상기 소자분리막(11)을 식각하여 개구부들(23)을 형성할 수 있다. 상기 개구부들(23)에 의해 상기 실리콘 패턴들(7a)과 상기 실리콘게르마늄 패턴들(5a)의 측벽들이 상기 제 2 방향(y)으로 노출될 수 있다. 이때 상기 채널 스탑 영역(3)이 배치된 상기 반도체 기판(1)의 측벽도 노출될 수 있다. 상기 개구부(23)의 바닥에는 상기 소자분리막(11)이 잔존할 수 있다.
도 14a 및 도 14b를 참조하면, 도 1 내지 도 3을 참조하여 설명한 전처리 조성물을 공급하여 상기 소자분리막(11)의 표면에 보호막(25)을 형성할 수 있다. 상기 보호막(25)과 상기 소자분리막(11)의 표면 간의 결합력을 향상시키기 위하여 열처리 또는 광 조사 공정을 추가로 진행할 수 있다. 상기 보호막(25)은 상기 실리콘 패턴들(7a)과 상기 실리콘게르마늄 패턴들(5a)의 표면들에는 형성되지 않는다. 본 발명의 도 1 및 도 2의 과정은 도 14a 및 도 14b에 대응될 수 있다.
도 15a 및 도 15b를 참조하면, 실리콘게르마늄 식각 조성물을 공급하여 상기 실리콘게르마늄 패턴들(5a)을 식각하여 제거하고, 상기 실리콘 패턴들(7a)의 표면과 상기 반도체 기판(1)의 표면을 노출시킬 수 있다. 이에 의해 상기 실리콘 패턴들(7a) 사이에 빈 공간들(27)이 형성될 수 있다. 이때 상기 보호막(25)도 같이 제거될 수 있다. 본 발명의 도 3의 과정은 도 15a 및 도 15b에 대응될 수 있다.
도 16a 및 도 16b를 참조하면, 열산화 공정 또는 증착 공정을 진행하여 상기 실리콘 패턴들(7a)와 상기 반도체 기판(1)의 표면에 게이트 절연막(30)을 형성할 수 있다. 상기 게이트 절연막(30)은 실리콘 산화막, 실리콘 질화막 및 금속산화막 중 적어도 하나를 포함할 수 있다. 상기 반도체 기판(1)의 전면 상에 도전막을 적층하고 에치백 공정 또는 CMP(Chemical Mechanical Polishing) 공정을 진행하여 상기 제 2 마스크 패턴들(21)의 상부면을 노출시키는 동시에 상기 제 2 마스크 패턴들(21) 사이의 공간, 상기 개구부들(23) 및 상기 실리콘 패턴들(7a) 사이의 빈 공간들(27)을 채우는 게이트 전극(32)을 형성할 수 있다. 상기 게이트 전극(32)은 불순물이 도핑된 폴리실리콘, 금속실리사이드 및 금속막 중 적어도 하나를 포함할 수 있다. 상기 금속막은 예를 들면 코발트, 구리, 알루미늄 및 텅스텐 중 적어도 하나일 수 있다. 상기 금속 실리사이드는 예를 들면, 코발트실리사이드일 수 있다.
도 17a 및 도 17b를 참조하면, 상기 제 2 마스크 패턴들(21)을 제거하여 상기 소자분리막(11)의 상부면과 상기 소오스/드레인 패턴들(19)의 상부면들을 노출시킬 수 있다. 이와 같이 MBC MOSFET 구조의 반도체 장치를 형성할 수 있다. 본 발명에서 전처리 조성물을 이용한 전처리 공정에 의해 소자분리막(11)의 손상을 방지할 수 있다. 이로써 신뢰성이 향상된 반도체 장치를 제조할 수 있다.

Claims (10)

  1. 산;
    알코올; 및
    하기 화학식 1의 실란 화합물을 포함하는, 실리콘게르마늄 식각 전의 전처리 조성물.
    <화학식 1>
    R-Si(R1)n(OR2)3-n
    상기 화학식 1에서, R은 (C3-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C3-C20)알킬 또는 (C3-C20)알킬(C6-C12)아릴이며,
    R1은 수소, 히드록시, 할로겐, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며,
    R2은 수소, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며,
    n은 0 내지 2의 정수이며,
    R의 알킬, 아릴, 아릴알킬 또는 알킬아릴과 R1의 알킬, 할로알킬, 아릴, 아릴알킬 또는 알킬아릴은 할로겐, 하이드록시, -N(R11)(R12) 및 -S(R13)에서 선택되는 어느 하나 이상의 치환기로 더 치환될 수 있으며, R11 내지 R13은 서로 독립적으로 수소 또는 (C1-C20)알킬이다.
  2. 제 1 항에 있어서,
    상기 산은 0.01~20 중량%로,
    상기 알코올은 1~90 중량%로, 그리고
    상기 실란 화합물은 0.01~5 중량%로 포함되고,
    탈이온수를 0~98.98 중량%로 더 포함하는, 실리콘게르마늄 식각 전의 전처리 조성물.
  3. 제 1 항에 있어서,
    상기 화학식 1에서,
    R은 (C3-C20)알킬, 할로(C3-C20)알킬 또는 (C6-C12)아릴이고,
    R1는 서로 독립적으로 수소, (C1-C20)알킬 또는 (C6-C12)아릴이며,
    R2는 (C1-C20)알킬이며, n은 0인 실리콘게르마늄 식각 전의 전처리 조성물.
  4. 제 1 항에 있어서,
    상기 실란 화합물은 다음의 (1-1)에서 (1-7)의 화학 구조 중의 하나를 가지는, 실리콘게르마늄 식각 전의 전처리 조성물.
    Figure 112018026160491-pat00006
  5. 제 1 항에 있어서,
    상기 산은 불산, 염산, 붕산, 황산, 질산, 인산, 과산화수소산, 아세트산, 프로피온산, 디아세트산, 포름산, 부탄산, 시트르산, 글리콜산, 옥살산, 말론산, 펜탄산, 타르타르산, 글루콘산, 글리코산, 숙신산, 이미노디아세트산, 메탄술폰산, 에탄술폰산, 락트산, 아스코빅산, 발레르산(valeric acid), 부틸아세트산, 에난틱산 (Enanthic acid), 카프르산 (capric acid), 말산, 말레산, 글루타르산, 아디프산, D-글루콘산(gluconic acid), 이타콘산(itaconic acid), 시트라콘산(Citraconic acid), 메사콘산(mesaconic acid), 2-옥소글루타르산, 트리멜리트산, 엔도탈(Endothal), 글루탐산 및 메틸숙신산에서 선택되는 적어도 하나인, 실리콘게르마늄 식각 전의 전처리 조성물.
  6. 제 1 항에 있어서,
    상기 알코올은 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부탄올, t-부탄올, 2-메톡시에탄올, 1-메톡시-2-프로판올, 3-메톡시-1-부탄올, 펜탄올, 헥산올, 2-에틸-1-헥산올, 헵탄올, 옥탄올, 에틸렌 글리콜, 프로필렌 글리콜, 부틸렌 글리콜, 헥실렌 글리콜, 테트라히드로푸르푸릴 알코올, 1,2-부탄디올 및 1,4-부탄디올에서 선택되는 적어도 하나인, 실리콘게르마늄 식각 전의 전처리 조성물.
  7. 반도체 기판 상에 절연 패턴, 실리콘 패턴 및 실리콘게르마늄 패턴을 형성하는 단계;
    전처리 조성물을 공급하여 상기 절연 패턴 상에 보호막을 형성하는 단계; 및
    실리콘 게르마늄 식각 조성물을 이용하여 상기 실리콘게르마늄 패턴을 식각하는 단계를 포함하되,
    상기 전처리 조성물은: 산, 알코올, 및 하기 화학식 1의 실란 화합물을 포함하고,
    <화학식 1>
    R-Si(R1)n(OR2)3-n
    상기 화학식 1에서, R은 (C3-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C3-C20)알킬 또는 (C3-C20)알킬(C6-C12)아릴이며,
    R1은 수소, 히드록시, 할로겐, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며,
    R2은 수소, (C1-C20)알킬, 할로(C1-C20)알킬, (C6-C12)아릴, (C6-C12)아릴(C1-C20)알킬 또는 (C1-C20)알킬(C6-C12)아릴이며,
    n은 0 내지 2의 정수이며,
    R의 알킬, 아릴, 아릴알킬 또는 알킬아릴과 R1의 알킬, 할로알킬, 아릴, 아릴알킬 또는 알킬아릴은 할로겐, 하이드록시, -N(R11)(R12) 및 -S(R13)에서 선택되는 어느 하나 이상의 치환기로 더 치환될 수 있으며, R11 내지 R13은 서로 독립적으로 수소 또는 (C1-C20)알킬인 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 보호막에 대하여 열처리 또는 광조사를 진행하여 상기 보호막과 상기 절연 패턴 간의 결합력을 증가시키는 단계를 더 포함하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 열처리는 70~200℃의 온도에서 0.1~30분 동안 진행되며,
    상기 광조사는 100~400nm의 파장으로 0.1~30분 동안 진행되는 반도체 장치의 제조 방법.
  10. 제 7 항에 있어서,
    상기 실리콘게르마늄 식각 조성물은 상기 보호막을 제거하는 반도체 장치의 제조 방법.
KR1020180030385A 2018-03-15 2018-03-15 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법 KR102480348B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180030385A KR102480348B1 (ko) 2018-03-15 2018-03-15 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
US16/139,506 US10837115B2 (en) 2018-03-15 2018-09-24 Pre-treatment composition before etching SiGe and method of fabricating semiconductor device using the same
CN201910127992.7A CN110277314A (zh) 2018-03-15 2019-02-19 蚀刻SiGe前的预处理组合物和制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180030385A KR102480348B1 (ko) 2018-03-15 2018-03-15 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190108828A KR20190108828A (ko) 2019-09-25
KR102480348B1 true KR102480348B1 (ko) 2022-12-23

Family

ID=67904470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180030385A KR102480348B1 (ko) 2018-03-15 2018-03-15 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US10837115B2 (ko)
KR (1) KR102480348B1 (ko)
CN (1) CN110277314A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352628B1 (ko) * 2017-04-11 2022-01-18 엔테그리스, 아이엔씨. 실리콘에 비해 실리콘-게르마늄을 선택적으로 에칭하기 위한 배합물
US20210087499A1 (en) * 2019-09-25 2021-03-25 Sani-Marc Inc. Peracetic compositions, methods and kits for removing biofilms from an enclosed surface
US11518937B2 (en) * 2019-12-25 2022-12-06 Tokyo Ohka Kogyo Co., Ltd. Etching solution and method for manufacturing semiconductor element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120783A (ja) 2004-10-20 2006-05-11 Catalysts & Chem Ind Co Ltd 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
JP2013229391A (ja) 2012-04-24 2013-11-07 Tokyo Ohka Kogyo Co Ltd 膜形成用組成物、拡散剤組成物、膜形成用組成物の製造方法、及び拡散剤組成物の製造方法
WO2018066515A1 (ja) 2016-10-04 2018-04-12 日産化学工業株式会社 パターン反転のための被覆組成物

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638446B2 (ja) * 1993-11-17 1997-08-06 松下電器産業株式会社 保護膜の製造方法
DE19624032A1 (de) * 1996-06-17 1997-12-18 Huels Chemische Werke Ag Oligomerengemisch kondensierter Alkylalkoxysilane
DE19904132C2 (de) * 1999-02-03 2002-11-28 Degussa Zusammensetzung fluororganofunktioneller Silane und Siloxane, Verfahren zu ihrer Herstellung und ihre Verwendung
US6583015B2 (en) 2000-08-07 2003-06-24 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel MOSFET devices
KR100420049B1 (ko) * 2001-04-16 2004-02-25 삼성에스디아이 주식회사 투명 도전막의 보호막 형성용 조성물 및 이를 이용하여 제조되는 보호막의 제조방법
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US20040242015A1 (en) 2003-03-04 2004-12-02 Kyoung-Chul Kim Etching compositions for silicon germanium and etching methods using the same
EP1612233A4 (en) * 2003-06-26 2008-01-09 Central Glass Co Ltd HYBRID ORGANIC-INORGANIC VITREOUS MATERIAL AND PROCESS FOR OBTAINING THE SAME
US7176041B2 (en) 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4308050B2 (ja) * 2004-03-18 2009-08-05 三洋電機株式会社 光導波路
JP4681822B2 (ja) * 2004-05-12 2011-05-11 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP2007165677A (ja) 2005-12-15 2007-06-28 Seiko Epson Corp 半導体基板の製造方法及び半導体装置
US7776745B2 (en) 2006-02-10 2010-08-17 Stmicroelectronics S.A. Method for etching silicon-germanium in the presence of silicon
US7807219B2 (en) * 2006-06-27 2010-10-05 Lam Research Corporation Repairing and restoring strength of etch-damaged low-k dielectric materials
KR100796047B1 (ko) * 2006-11-21 2008-01-21 제일모직주식회사 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스
SG177201A1 (en) 2006-12-21 2012-01-30 Advanced Tech Materials Compositions and methods for the selective removal of silicon nitride
US20100009188A1 (en) * 2008-07-11 2010-01-14 John Haozhong Xin Nano-structured surface and an in situ method for forming the same
JP2014503446A (ja) * 2010-10-27 2014-02-13 ピクセリジェント・テクノロジーズ，エルエルシー ナノ結晶の合成、キャップ形成および分散
CN102332395B (zh) * 2011-09-23 2014-03-05 复旦大学 一种选择性淀积栅氧和栅电极的方法
KR101650416B1 (ko) * 2011-12-23 2016-08-23 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
JP5821784B2 (ja) * 2012-05-31 2015-11-24 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US8883252B2 (en) * 2012-06-28 2014-11-11 Intermolecular, Inc. Antireflective coatings with self-cleaning, moisture resistance and antimicrobial properties
US8748940B1 (en) 2012-12-17 2014-06-10 Intel Corporation Semiconductor devices with germanium-rich active layers and doped transition layers
US9968930B2 (en) * 2013-04-04 2018-05-15 Surnetics, Llc Microfluidic products with controlled fluid flow
GB201410550D0 (en) 2014-06-13 2014-07-30 Scott Lionel Data transmission
CA2979865A1 (en) * 2015-03-27 2016-10-06 Ppg Industries Ohio, Inc. Durable anti-fingerprint polymers and coating compositions
US9607990B2 (en) 2015-08-28 2017-03-28 International Business Machines Corporation Method to form strained nFET and strained pFET nanowires on a same substrate
DE102015115004A1 (de) * 2015-09-07 2017-03-09 Leibniz-Institut Für Neue Materialien Gemeinnützige Gmbh Verfahren zur Herstellung von strukturierten Oberflächen
KR102457249B1 (ko) 2015-09-18 2022-10-21 주식회사 이엔에프테크놀로지 식각 조성물
KR102514008B1 (ko) 2015-11-18 2023-03-27 솔브레인 주식회사 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20170130665A (ko) * 2016-05-18 2017-11-29 오씨아이 주식회사 실리콘 기판의 전처리제 및 이를 이용한 실리콘 기판의 식각 방법
KR101778893B1 (ko) 2016-10-13 2017-09-15 오씨아이 주식회사 실리콘 기판 식각 용액
KR20180068591A (ko) 2016-12-14 2018-06-22 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120783A (ja) 2004-10-20 2006-05-11 Catalysts & Chem Ind Co Ltd 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
JP2013229391A (ja) 2012-04-24 2013-11-07 Tokyo Ohka Kogyo Co Ltd 膜形成用組成物、拡散剤組成物、膜形成用組成物の製造方法、及び拡散剤組成物の製造方法
WO2018066515A1 (ja) 2016-10-04 2018-04-12 日産化学工業株式会社 パターン反転のための被覆組成物

Also Published As

Publication number Publication date
KR20190108828A (ko) 2019-09-25
CN110277314A (zh) 2019-09-24
US20190284701A1 (en) 2019-09-19
US10837115B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
US10262878B2 (en) Fluorine contamination control in semiconductor manufacturing process
US11569387B2 (en) Semiconductor device including fin structures and manufacturing method thereof
US20220319929A1 (en) Finfet channel on oxide structures and related methods
US9525049B2 (en) Method for fabricating fin field effect transistors
KR101809349B1 (ko) 반도체 디바이스 내에 자기-정렬 컨택을 제조하기 위한 방법
US7361958B2 (en) Nonplanar transistors with metal gate electrodes
US20210296160A1 (en) Isolation Regions Including Two Layers and Method Forming Same
EP1719163B1 (en) Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
KR100652407B1 (ko) Ｐａａ계 식각액, 이를 이용하는 식각방법 및 결과물의구조
US7679135B2 (en) FinFET device with gate electrode and spacers
KR100338778B1 (ko) 선택적 실리사이드 공정을 이용한 모스 트랜지스터의제조방법
KR20180131346A (ko) 반도체 디바이스용 콘택 구조체
US20120248550A1 (en) Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US7355233B2 (en) Apparatus and method for multiple-gate semiconductor device with angled sidewalls
US20040070036A1 (en) ULSI MOS with high dielectric constant gate insulator
CN110957259A (zh) 半导体装置的形成方法
KR102480348B1 (ko) 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
US20040259303A1 (en) Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
CN110600370A (zh) 半导体工艺所用的方法
KR20170006241A (ko) 반도체 디바이스 및 그 제조 방법
KR20190064386A (ko) 반도체 디바이스 및 그 제조 방법
US7981735B2 (en) Method of manufacturing a Schottky barrier tunnel transistor
US20220375796A1 (en) Method of manufacturing semiconductor devices and semiconductor device
US9991363B1 (en) Contact etch stop layer with sacrificial polysilicon layer
US20110097884A1 (en) Method to attain low defectivity fully silicided gates

Legal Events

Date Code Title Description
GRNT Written decision to grant