CN110600370A - 半导体工艺所用的方法 - Google Patents

半导体工艺所用的方法 Download PDF

Info

Publication number
CN110600370A
CN110600370A CN201910281681.6A CN201910281681A CN110600370A CN 110600370 A CN110600370 A CN 110600370A CN 201910281681 A CN201910281681 A CN 201910281681A CN 110600370 A CN110600370 A CN 110600370A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gate
dummy
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910281681.6A
Other languages
English (en)
Inventor
林宗达
侯承浩
张哲豪
于雄飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110600370A publication Critical patent/CN110600370A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体工艺所用的方法。此处所述的实施例关于形成装置的栅极结构的方法，比如置换栅极工艺与其形成的装置。在一实施例中，方法包括顺应性地形成栅极介电层于自基板延伸的鳍状物上，且栅极介电层沿着鳍状物上的栅极间隔物的侧壁；在采用含硅前驱物与含氟、氘、或上述的组合的掺质气体的沉积工艺时，顺应性地沉积虚置层于栅极介电层上，且沉积的虚置层包括氟、氘、或上述的组合的掺质；进行热工艺，以自虚置层驱动掺质至栅极介电层中；移除虚置层；以及形成一或多个含金属层于栅极介电层上。

Description

半导体工艺所用的方法
技术领域
本发明实施例关于形成装置的栅极结构的方法，比如置换栅极工艺与其形成的装置。
背景技术
在制作场效晶体管如鳍状场效晶体管时，可采用金属栅极而非多晶硅栅极，以改善装置效能。形成金属栅极的步骤可包含按序形成栅极介电层、阻障层、功函数层、与金属衬垫层于高深宽比的沟槽中，接着将充填材料填入沟槽。高介电常数的介电材料在降低栅极氧化物漏电流时，仍维持所需的栅极电容值。然而高介电常数介电层可能具有高密度的缺陷，这会抵消装置效能。然而缩小尺寸亦存在新的挑战。
发明内容
本发明一实施例提供的半导体工艺所用的方法，包括：顺应性地形成栅极介电层于自基板延伸的鳍状物上，且栅极介电层沿着鳍状物上的多个栅极间隔物的多个侧壁；在采用含硅前驱物与含氟、氘、或上述的组合的掺质气体的沉积工艺时，顺应性地沉积虚置层于栅极介电层上，且沉积的虚置层包括氟、氘、或上述的组合的掺质；进行热工艺，以自虚置层驱动掺质至栅极介电层中；移除虚置层；以及形成一或多个含金属层于该栅极介电层上。
附图说明
图1是一些实施例中，鳍状场效晶体管的中间结构的三维图。
图2A、2B、3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A、8B、9A、与9B是一些实施例中，在形成半导体装置的方法中的个别中间结构沿着图1的剖线A-A与B-B的剖视图。
附图标记说明：
A-A、B-B 剖线
T1 第一厚度
T2 第二厚度
40 鳍状场效晶体管的中间结构
42 半导体基板
44 隔离区
46 鳍状物
62、80 界面介电层
64 虚置栅极层
66 遮罩层
68 栅极间隔物
52a、52b、70 源极/漏极区
72 第一层间介电层
73 侧壁
74 凹陷
82 栅极介电层
86 阻障层
87 钝化物种
88 虚置层
89、91、93 插图
95 表面区
100 第一功函数调整层
102 第二功函数调整层
104 阻障/粘着层
106 栅极金属充填层
110 第二层间介电层
112 衬垫层
114 硅化物区
116 导电材料
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
一般而言，本发明提供的实施例关于形成装置的栅极结构的方法，比如置换栅极工艺与其形成的装置。更具体的是，一些例子在沉积栅极介电层之后，顺应性地形成含钝化物种(如氟或氘)的虚置层于栅极介电层上，并进行热工艺使钝化物种自虚置层扩散至栅极介电层中，以钝化栅极介电层。接着移除虚置层，接着形成栅极结构的后续层状物如一或多个功函数调整层与栅极充填金属。除了其他优点，可改善装置劣化如时间相关的介电崩溃问题，并改善装置效能。
图1是一些实施例中，鳍状场效晶体管的中间结构40的三维图。本技术领域中技术人员应理解，可调整此处所述的实施例以实施其他内容。虽然附图与内容说明多种步骤，但这些说明并非限制这些步骤的顺序，亦非暗示步骤之间是否存在其他中间步骤。除非特别说明，说明中按序进行的步骤仅用于解释目的，并非排除个别步骤实际上同时进行或在进行时至少部分(不完全)重叠的状况。
鳍状场效晶体管的中间结构40包含鳍状物46于半导体基板42上。鳍状物46可自半导体基板42的表面向上延伸。半导体基板42包含隔离区44，且鳍状物46凸起穿过并高于隔离区44。在图示的例子中，鳍状物46自相邻的隔离区44之间凸起。虚置栅极堆叠沿着鳍状物46的侧壁并位于鳍状物46的上表面上，其包含界面介电层62、界面介电层62上的虚置栅极层64、与虚置栅极层64上的遮罩层66。源极/漏极区52a与52b位于鳍状物46的两侧区域(相对于虚置栅极堆叠)中。图1亦显示后续附图所用的参考剖面。含剖线A-A的剖面沿着鳍状物46中的通道区，其位于两侧的源极/漏极区52a与52b之间。含剖线B-B的剖面垂直于含剖线A-A的剖面，并沿着鳍状物46中的通道区上的栅极结构。为清楚起见，后续附图对应这些参考剖面。下列附图的末尾为「A」者，指的是多种工艺的例子对应剖线A-A的剖面。下列附图的末尾为「B」者，指的是多种工艺的例子对应剖线B-B的剖面。在一些附图中，可省略构件或结构的一些标号以避免挡住其他构件或结构。
图2A与2B至图9A与9B是一些实施例中，形成半导体装置时的个别中间结构的剖视图。半导体装置可为场效晶体管如图1所示的鳍状场效晶体管、平面场效晶体管、水平全绕式栅极场效晶体管、或任何合适装置。如图2A与2B所示，半导体基板42的至少一部分具有半导体装置形成其上。半导体基板42可为或包含基体半导体、绝缘层上半导体基板、或类似物，且可掺杂(如掺杂p型或n型掺质)或未掺杂。在一些实施例中，半导体基板42的半导体材料可包含半导体元素如硅或锗、半导体化合物、半导体合金、或上述的组合。一般而言，鳍状物46形成于半导体基板42中的方法可为采用光微影与蚀刻工艺蚀刻沟槽于半导体基板42中。接着可沉积绝缘材料如氧化硅、氮化硅、类似物、上述的多层、或上述的组合于沟槽中，并使绝缘材料凹陷以形成隔离区44，而鳍状物46自隔离区44之间凸起。
可由任何合适工艺按序形成或沉积用于虚置栅极堆叠的界面介电层62、虚置栅极层64、与遮罩层66的个别层状物，接着图案化这些层状物以成虚置栅极堆叠。举例来说，界面介电层62可包含或可为氧化硅、氮化硅、类似物、或上述的多层。虚置栅极层64可包含或可为硅(非晶硅或多晶硅)或任何合适材料。遮罩层66可包含或可为氮化硅、氮氧化硅、碳氮化硅、类似物、或上述的组合。接着可图案化界面介电层62、虚置栅极64、与遮罩层66的层状物，以形成虚置栅极堆叠。举例来说，图案化上述层状物的方法可采用光微影与一或多道蚀刻工艺。
如图2A与2B所示，沿着虚置栅极堆叠的侧壁(比如界面介电层62、虚置栅极层64、与遮罩层66的侧壁)形成栅极间隔物68，且栅极间隔物68亦形成于半导体基板42上的鳍状物46上。举例来说，栅极间隔物68的形成方法可为顺应性地沉积栅极间隔物68所用的一或多个层状物，并非等向地蚀刻一或多个层状物。栅极间隔物68所用的一或多个层状物包含或可为氮化硅、氮氧化硅、碳氮化硅、类似物、上述的多层、或上述的组合。
接着形成源极/漏极区70于虚置栅极堆叠的两侧上的鳍状物46中。在一些例子中，源极/漏极区70的形成方法为采用虚置栅极堆叠与栅极间隔物68作为遮罩，并布植掺质至鳍状物46中。如图所示的其他例子中，可采用虚置栅极堆叠与栅极间隔物68作为遮罩，蚀刻鳍状物46使其凹陷，并磊晶成长磊晶的源极/漏极区70于凹陷中。磊晶的源极/漏极区70可包含或可为硅锗、碳化硅、磷化硅、锗、III-V族半导体化合物、II-VI族半导体化合物、或类似物。相对于鳍状物46，磊晶的源极/漏极区70可为隆起结构如图示。在磊晶成长源极/漏极区70时可原位掺杂源极/漏极区70，及/或在磊晶成长之后布植磊晶的源极/漏极区70。因此源极/漏极区70的形成方法可为磊晶成长于虚置栅极堆叠的两侧上，且可搭配布植。
如图3A与3B所示，第一层间介电层72形成于半导体基板42的鳍状物46上，并沿着栅极间隔物68形成。虽然未特别图示，一些例子中的接点蚀刻停止层可顺应性地形成于半导体基板42的鳍状物46上并沿着栅极间隔物68形成，而第一层间介电层72可形成于接点蚀刻停止层上。一般而言，蚀刻停止层在形成接点或通孔时，可提供停止蚀刻工艺的机制。接点蚀刻停止层的组成可为介电材料，其蚀刻选择性可与相邻的层状物如第一层间介电层72不同。举例来说，接点蚀刻停止层可顺应性地沉积于鳍状物46、虚置栅极堆叠、与栅极间隔物68上。接点蚀刻停止层可包含或可为氮化硅、碳氮化硅、碳氧化硅、氮化碳、类似物、或上述的组合。举例来说，接着沉积第一层间介电层72于接点蚀刻停止层上。第一层间介电层72可包含或可为氧化硅、低介电常数的介电材料(如介电常数低于氧化硅的材料)、氮氧化硅、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、氟化硅酸盐玻璃、有机硅酸盐玻璃、碳氧化硅、旋转涂布玻璃、旋转涂布聚合物、碳硅材料、上述的化合物、上述的复合物、类似物、或上述的组合。
在沉积第一层间介电层72之后，可由化学机械研磨等方法平坦化第一层间介电层72。第一层间介电层72的上表面经平坦化后，可与虚置栅极层64的上表面共平面，即自第一层间介电层72露出虚置栅极层64。平坦化步骤可移除虚置栅极堆叠的遮罩层66(一些例子中亦可移除栅极间隔物68的上侧部分)。综上所述，可经由第一层间介电层72露出虚置栅极堆叠的虚置栅极层64的上表面。
如图4A与4B所示，移除虚置栅极堆叠以形成栅极间隔物68之间的凹陷74。一旦经由第一层间介电层72露出虚置栅极堆叠的虚置栅极层64与界面介电层62，即移除露出的虚置栅极层64与界面介电层62，且移除方法可为一或多道蚀刻工艺。
如图5A与5B所示，形成界面介电层80、栅极介电层82、与阻障层86于凹陷74中。如图所示的一些例子中，界面介电层80形成于凹陷74所露出且位于栅极间隔物68之间的半导体基板42的鳍状物46上。举例来说，界面介电层80可为热氧化或化学氧化所形成的氧化物。在一些例子中，可保留虚置栅极堆叠的界面介电层62，以取代界面介电层80。在其他例子中，界面介电层80来自多种工艺步骤，比如清洁工艺所形成的原生氧化物。在其他例子中，可省略界面介电层80。
栅极介电层82顺应性地沉积于凹陷74中。举例来说，栅极介电层82沉积于界面介电层80上、沿着栅极间隔物68的侧壁73沉积、并沉积于栅极间隔物68与第一层间介电层72的上表面上。栅极介电层82与界面介电层80可描述为高介电常数的栅极堆叠。栅极介电层82可为或包含氧化硅、氮化硅、高介电常数的介电材料、上述的多层、或其他介电材料。高介电常数材料的介电常数大于或等于约4，比如大于或等于约7.0，且可包含铪、铝、锆、镧、镁、钡、钛、铅、或上述的组合的金属氧化物或金属硅酸盐。用于栅极介电层82的一些材料的例子可包含但不限于氧化钛、氧化铪、氧化铪锆、氧化钽、氧化铪硅、氧化锆、氧化锆硅、或类似物。在一些实施例中，栅极介电层82为氧化铪。栅极介电层82的沉积方法可为原子层沉积、等离子体增强化学气相沉积、分子束沉积、或任何合适的沉积技术。栅极介电层82的厚度可介于约至约之间。
顺应性地沉积阻障层86于栅极介电层82上。阻障层86可包含或可为氮化钽、氮化钽硅、碳氮化钽、氮化钽铝、氮化钛、氮化钛硅、碳氮化钛、氮化钛铝、氮化铝、类似物、或上述的组合，且其沉积方法可为原子层沉积、等离子体增强化学气相沉积、分子束沉积、或类似的沉积技术。在一些实施例中，阻障层86为氮化钛硅。
如图5A与5B所示，顺应性地沉积虚置层88于阻障层86上。在形成栅极介电层82或后续的高温工艺时，可发现栅极介电层82中产生高密度的界面与基体缺陷。这些高密度的界面与基体缺陷会增加载子散射、劣化迁移率、并降低后续栅极所用的漏极电流。多种实施例可提供顺应性的虚置层88于栅极介电层82上，其可解决这些问题。虚置层88含钝化物种87，且可驱动掺质物种87扩散至栅极介电层82中，使构成置换栅极结构的多个层状物的任一者的界面及/或基体缺陷钝化。可进行后续的热工艺(如快速热退火工艺)，以助钝化物种87结合至栅极介电层82中。虚置层88的顺应性有助于确保钝化物种可均匀分布于整个栅极介电层82，其顺应性地沉积于界面介电层80上、沿着栅极间隔物68的侧壁73沉积、以及沉积于栅极间隔物68与第一层间介电层72的上表面上。举例来说，栅极介电层82中的钝化物种可钝化栅极介电层82之中或其表面的界面悬吊键与基体氧空缺，以有效降低缺陷密度，进而降低氧化物漏电流、改善临界电压稳定性、以及改善装置效能。
此处所述的例子采用氟、氘、或上述两者作为掺质或钝化物种，因此虚置层88可包含氟、氘、或上述两者。与氟或氘相关的说明可更广泛地应用在任何合适的钝化物种。在一些实施例中，虚置层88顺应性地沉积于阻障层86上。在沉积或形成虚置层时，可原位掺杂掺质或钝化物种。举例来说，在沉积虚置层88时，氟及/或氘可结合至虚置层88中。因此可沉积含有氟、氘、或上述两者的虚置层88。图5A中的插图89为部分放大图，其显示钝化物种87(以黑色方块表示)形成于虚置层88中。虚置层88可包含或可为硅层，比如含有钝化物种87的多晶硅层或非晶硅层。在一些实施例中，虚置层88为含有钝化物种87的非晶硅层。
虚置层88的沉积方法可为化学气相沉积工艺(如热化学气相沉积、循环化学气相沉积、等离子体增强化学气相沉积、或循环等离子体增强化学气相沉积)、原子层沉积工艺(如热原子层沉积、等离子体增强原子层沉积、或自由基增强原子层沉积)、或适于形成顺应膜的任何其他沉积技术。在多种实施例中，虚置层88的厚度可介于约至约之间，比如介于约至约之间。虚置层88的厚度会影响可自虚置层88扩散至栅极介电层82中的氟或氘量，且虚置层88的厚度可决定虚置层88的体积与虚置层88中的氟及/或氘浓度。扩散可用的氟或氘量越大，越可增加扩散至栅极介电层82中的氟或氘量。
虚置层88的形成方法可为在高温下，暴露鳍状场效晶体管的中间结构40的基板表面至含硅前驱物与掺质气体的气体混合物。本发明实施例中的用语「基板表面」，可包含沉积于基板(如半导体基板42)上的膜/层或其部分的露出表面，且新沉积的膜/层的露出表面在任何后续工艺之前，亦可作为基板表面。在此例中，工艺的此阶段的基板表面可称作虚置层88的露出表面。合适的含硅前驱物可包含硅烷、卤化硅烷、或任何上述的组合。硅烷可包含硅烷(SiH4)与较高硅烷(SixH(2x+2))如乙硅烷、丙硅烷、或丁硅烷。卤化硅烷可包含但不限于氯化硅烷如单氯化硅烷、二氯硅烷、三氯硅烷、四氯硅烷、六氯乙硅烷、或八氯丙硅烷。在一些实施例中，含硅前驱物可采用有机硅烷(RySixH(2x+2-y)，其中R独立地为甲基、乙基、丙基、或丁基)，比如甲基硅烷、二甲基硅烷、乙基硅烷、甲基乙硅烷、甲基乙硅烷、六甲基乙硅烷、三(二甲基胺基)硅烷、或任何上述的组合。
掺质气体可为含氟气体、含氘气体、或上述两者，端视虚置层88所需的掺质而定。合适的含氟气体可包含但不限于四氟化硅、氟气、三氟化氮、四氟联氨、三氟甲烷、氟化碳氢化物(CxFy，x>1，且y>1)、类似物、或任何合适的上述的组合。在一些例子中，含氟气体不含碳。在一些实施例中，含氟气体为四氟化硅。对一些应用来说，采用四氟化硅是有利的。因为与其他含氟气体相较，四氟化硅在高温下的蚀刻能力最小。合适的含氘气体可包含但不限于氘气、四氘化硅烷、六氘化乙硅烷、二氯二氘化硅烷、三氯氘化硅烷、氯化三氘化硅烷、或任何上述的合适组合。在一些实施例中，含氘气体为四氘化硅。
在一些实施例中，含硅前驱物以第一体积流速流入工艺腔室中，而工艺腔室中具有鳍状场效晶体管的中间结构40。掺质气体以第二体积速速流入工艺腔室中。第一体积流速与第二体积流速之间的比例可控制在介于约8：1至约20：1之间，比如介于约10：1至约18：1之间，例如介于约12：1至约15：1之间。
在一些实施例中，虚置层88为掺杂氟的硅，其沉积方法为化学气相沉积工艺。化学气相沉积工艺的例子可包含提供晶圆如半导体基板42至化学气相沉积腔室中，且腔室的温度维持在约350℃至约550℃之间，比如约400℃至约450℃之间，而腔室压力介于约1mTorr至约100Torr之间，比如介于约1.5mTorr至约50mTorr之间。含硅前驱物如硅烷与含氟前驱物如四氟化硅可同时或按序导入化学气相沉积腔室中。可预先混合含硅前驱物与含氟前驱物，并将气体混合物导入化学气相沉积腔室中，在一些例子中，可分开导入含硅前驱物与含氟前驱物至化学气相沉积腔室中。氟所用的工艺时间可介于约2秒至约180秒之间，比如介于约15秒至约60秒之间，例如介于约20秒至约35秒之间。一般而言，形成中间结构中的虚置层88的时间与温度，会影响扩散至栅极介电层82中的氟量。较高温的工艺及/或较长时间的工艺，可增加扩散至栅极介电层82中的氟量。可重复此工艺多次循环，直到虚置层88达到所需厚度。
改变虚置层88的厚度，可能增加或减少得以扩散至栅极介电层82中的钝化物种(如氟或氘)的量，因此会增加或减少扩散至栅极介电层82中的钝化物种的量。类似地，增加或减少阻障层86的厚度亦会增加或减少钝化物种扩散穿过阻障层86的能力，且会增加或减少扩散至栅极介电层82中的钝化物种量。在多种实施例中，虚置层88的厚度可介于约至约之间，而阻障层86的厚度可介于约至约之间。
在一些实施例中，按序导入含硅前驱物与含氟前驱物，而反应物可由任何顺序导入化学气相沉积腔室中。举例来说，可先导入含硅前驱物脉冲，接着导入含氟前驱物脉冲，反之亦然。在任何状况下，可在含硅前驱物与含氟前驱物之间导入净化气体(比如惰性气体如氩气)及/或抽真空。在此例中，可将含硅前驱物导入化学气相沉积腔室，且导入的脉冲介于约2秒至约30秒之间，比如介于约5秒至约20秒之间。接着导入净化气体及/或抽真空，其历时约5秒至约10秒之间。接着将含氟前驱物导入化学气相沉积腔室，且导入的脉冲介于约1秒至约10秒之间，比如介于约2秒至约8秒之间，例如介于约3秒至约5秒之间。可重复此工艺数个循环，直到虚置层88达到预定厚度。
在一些实施例中，虚置层88为掺杂氟的硅，其沉积方法为原子层沉积工艺。原子层沉积工艺的例子可包含：提供晶圆如半导体基板42至原子层沉积腔室中，并使腔室温度维持在约220℃至约450℃之间(比如约250℃至约400℃之间)，且使腔室压力维持在约1mTorr至约10Torr之间(比如约1.5mTorr至约5Torr之间)。原子层沉积工艺可包含按序导入第一前驱物如含硅前驱物的脉冲，以及导入第二前驱物如掺质气体的脉冲。举例来说，按序导入第一前驱物与第二前驱物所用的一循环，可包含第一前驱物的脉冲，接着进行净化气体的脉冲及/或抽真空、接着进行第二前驱物的脉冲、以及接着进行净化气体的脉冲及/或抽真空。同样地，可重复此循环直到虚置层88达到预定厚度(比如介于约至约之间)。
在化学气相沉积或原子层沉积工艺中，可采用等离子体以利前驱物解离成物种或自由基。在化学气相沉积或原子层沉积工艺时，可耦合电磁功率(如射频功率)至气体混合物(比如含硅前驱物与含氟前驱物)或个别前驱物脉冲以产生等离子体。可关闭射频功率，并只供应净化气体至工艺腔室中。若采用等离子体，可操作射频功率使其介于约5瓦至约5000瓦之间，比如介于约150瓦至约1000瓦之间，并使其频率介于约1MHz至约60MHz之间，比如约13.56MHz。等离子体功率密度可介于约1瓦/cm2至约10瓦/cm2之间，比如介于约2瓦/cm2至约8瓦/cm2之间。
本技术领域中技术人员应理解上述工艺与参数，亦可应用在形成掺杂氘的硅的虚置层88。上述参数可依应用及/或半导体装置表面的个别构件尺寸改变。
在顺应性地沉积虚置层88于阻障层86上之后，可进行一或多道热工艺以自虚置层88驱动钝化物种87，使其扩散至栅极介电层82中。之后的栅极介电层82包含氟、氘、或上述两者。如此一来，可形成顺应性的氟化或氘化的栅极介电层82。钝化物种87可填入栅极介电层82中的氧空缺及/或连结至悬吊键，以钝化栅极介电层82。因此可减少电荷捕获与界面电荷散射。具体而言，与现有的离子布植工艺(因为鳍状场效晶体管装置的三维几何形状，栅极介电层的侧部与底部未接收掺质布植的完整剂量)相较，由于氟及/或氘自顺应性的虚置层88扩散至栅极介电层82，可更顺应性且更覆盖性地掺杂氟或氘至栅极介电层82。因此现有的离子布植工艺无法有效地沿着栅极介电层的侧部或底部减少栅极堆叠内的缺陷。
如图6A与6B所示，是工艺的中间阶段时的鳍状场效晶体管的中间结构40，其中钝化物种87已自虚置层88扩散至栅极介电层82中。主要的钝化物种87可保留在虚置层88中，其浓度自虚置层88与阻障层86之间的界面朝栅极介电层82的方向减少，端视工艺时间而定。在一些例子中，在一或多道热工艺之后，钝化物种87可扩散穿过栅极介电层82。图6A中的插图91为部分放大图，其显示一些例子中的虚置层88与阻障层86，在一或多道热工艺之后具有可检测量的钝化物种87。
栅极介电层82含有的钝化物种87的量，一般低于虚置层88中的钝化物种87的量，因为阻障层86与虚置层88可能捕获或保留钝化物种的少部分。在一些实施例中，栅极介电层82所含的氟或氘(钝化物种87)的浓度可介于约1原子％至约15原子％之间，比如介于约3原子％至约12原子％之间，例如介于约6原子％至约10原子％之间。在一些实施例中，栅极介电层82可包含氟与氘的混合物，且氟与氘的个别浓度各自介于约1原子％至约15原子％之间。若栅极介电层82中的氟或氘浓度低于约1原子％，则钝化栅极介电层82的效果不足。控制栅极介电层82中的氟或氘的浓度，使其介于约1原子％至约15原子％之间，可钝化界面及/或基体缺陷。氟或氘浓度大于15原子％可能造成问题，因为过多的氟及/或氘会取代栅极介电层82的晶格结构中的氧原子，并使氧原子朝界面介电层80移动并与其反应。因此界面介电层80可能变得更厚，进而降低界面介电层80的介电常数及/或栅极至通道的电容，及/或对装置电性造成不想要的影响。
在栅极介电层82中，钝化物种87的浓度可沿着栅极介电层82的厚度渐变。举例来说，栅极介电层82向内至栅极置换结构的部分(比如远离个别栅极间隔物68的部分，其上具有栅极介电层82的垂直部分；以及远离半导体基板42的部分，其上具有栅极介电层82的垂直部分)在栅极介电层82中可具有最大浓度。当栅极介电层82远离具有最大浓度的部分时(比如在置换栅极结构的向外方向上远离)，钝化物种87的浓度也随之降低。钝化物种的浓度渐变，可能来自于此处所述的一或多个热工艺所造成的扩散。
在一些实施例中，钝化物种87亦可扩散至界面介电层80的顶部中。图6A中的插图93为部分放大图，其显示在一或多道热工艺之后，少量的钝化物种87(以黑色方块表示)存在于界面介电层80的顶部中。钝化物种87可扩散至界面介电层80中，以形成具有第一厚度T1的表面区95与具有第二厚度T2的界面介电层80，且第一厚度T1与第二厚度T2的比例(T1：T2)介于约1：10至约1：60之间，比如约1：20至约1：40之间，例如约1：30。
一或多个热工艺可为原位工艺，比如在用于形成虚置层88的相同工艺腔室中进行一或多道热工艺，同时维持工艺腔室的真空。在一些例子中，可将晶圆(如鳍状场效晶体管的中间结构40)转移至另一工艺腔室以进行一或多个热工艺，且另一工艺腔室流畅地连接至沉积虚置层88的工艺腔室。在上述转移步骤中，晶圆维持在真空下。在热工艺的例子中，温度介于约300℃至约850℃之间，比如介于约350℃至约450℃之间，且历时约15秒至约240秒之间，比如介于约60秒至约100秒之间。
在一些实施例中，热工艺为快速热退火工艺，比如峰值退火、脉冲退火、激光退火、或闪光辅助退火。在此例中，快速热退火工艺的时间可为微秒等级，比如介于约0.1微秒至约500微秒之间，例如约1微秒至约100微秒之间。在一些例子中，快速热退火工艺的时间可介于约1秒至约10秒之间。快速热退火工艺的温度可介于约800℃至约1200℃之间，比如约900℃。快速热退火工艺的优点在于可精确控制工艺温度与时间，而不会损伤半导体装置。
如图7A与7B所示，在热工艺之后移除虚置层88。虚置层88的移除方法可为一或多道的蚀刻工艺与清洁工艺。举例来说，可由对虚置层88的材料具有选择性的蚀刻工艺移除虚置层88。举例来说，一或多道的蚀刻工艺可为等向蚀刻工艺如采用磷酸的湿蚀刻，或任何合适的蚀刻工艺。在移除虚置层88之后，露出下方的层状物如阻障层86。
如图8A与8B所示，第一功函数调整层100、第二功函数调整层102、阻障/粘着层104、与栅极金属充填物106按序形成于阻障层86上。第一功函数调整层100可顺应性地沉积于阻障层86上。第一功函数调整层100可包含或可为氮化钛、氮化钛硅、碳氮化钛、氮化钛铝、氮化钽、氮化钽硅、碳氮化钽、氮化钨、碳化钨、碳氮化钨、钴、铂、类似物、或上述的组合，且其沉积方法可为原子层沉积、等离子体增强化学气相沉积、分子束沉积、或任何合适的沉积技术。第一功函数调整层100的厚度可介于约至约之间。第二功函数调整层102可顺应性地沉积于第一功函数调整层100上。第二功函数调整层102可包含或可为碳化钛铝、钛铝合金、碳化钽铝、类似物、或上述的组合，且其沉积方法可为原子层沉积、等离子体增强化学气相沉积、分子束沉积、或任何合适的沉积技术。第二功函数调整层102的厚度可介于约至约之间。在一些例子中，可省略第一功函数调整层100与第二功函数调整层102。其他例子可具有功函数调整层的其他设置，以达欲形成的装置的所需效能。举例来说，可采用多种材料及/或厚度的任何数目的功函数层。在一些例子中，p型场效晶体管与n型场效晶体管可具有不同的功函数调整层。
阻障/粘着层104顺应性地沉积于第二功函数调整层102上。阻障/粘着层104可包含或可为氮化钛、氮化钛硅、碳氮化钛、氮化钛铝、氮化钽、氮化钽硅、碳氮化钽、氮化钨、碳化钨、碳氮化钨、类似物、或上述的组合，且其沉积方法可为原子层沉积、等离子体增强化学气相沉积、分子束沉积、或任何合适的沉积技术。阻障/粘着层104的厚度可介于约至约之间。接着沉积栅极金属充填层106于阻障/粘着层104上。栅极金属充填层106可填入其余的凹陷74中，即移除虚置栅极堆叠处。栅极金属充填层106可为或包括含金属材料，比如钨、钴、钌、铝、铜、上述的多层、或上述的组合。栅极金属充填层106的沉积方法可为原子层沉积、等离子体增强化学气相沉积、分子束沉积、物理气相沉积、或任何合适的沉积技术。
由于在氟化或氘化栅极介电层82之后才形成栅极金属充填层106、阻障/粘着层104、第二功函数调整层102、与第一功函数调整层100，这些层状物可实质上不含氟或氘(比如无微量的氟或氘)。由于这些层状物中不具有明显的氟含量(也不被氟明显影响)，因此可更轻易地调整晶体管的功函数。如此一来，可增加晶体管效能如改善临界电压。在一些例子中，栅极金属充填层106、阻障/粘着层104、第二功函数调整层102、与第一功函数调整层100可具有非实质性的量的氟及/或氘，其来自于层状物如阻障层86与栅极介电层82之间的自然扩散反应。
如图9A与9B所示，移除栅极金属充填层106、阻障/粘着层104、第二功函数调整层102、第一功函数调整层100、阻障层86、与栅极介电层82在第一层间介电层72与栅极间隔物68的上表面上的多余部分。举例来说，可采用平坦化工艺如化学机械研磨，以移除栅极金属充填层106、阻障/粘着层104、第二功函数调整层102、第一功函数调整层100、阻障层86、与栅极介电层82在第一层间介电层72与栅极间隔物68的上表面上的部分。因此可形成包含栅极金属充填层106、阻障/粘着层104、第二功函数调整层102、第一功函数调整层100、阻障层86、与栅极介电层82(比如氟化或氘化的栅极介电层)的置换栅极结构。
如图9A与9B所示，形成第二层间介电层110。第二层间介电层110沉积于第一层间介电层72、置换栅极结构、与栅极间隔物68上。在第一层间介电层72与第二层间介电层110之间，可形成蚀刻停止层。举例来说，蚀刻停止层可沉积于第一层间介电层72、置换栅极结构、与栅极间隔物68上。举例来说，接着沉积第二层间介电层110于蚀刻停止层上。蚀刻停止层与第二层间介电层110可为或包含相同或类似的材料，且其沉积方法可采用任何可接受的技术，比如前述分别用于形成接点蚀刻停止层与第一层间介电层72的方法。在沉积第二层间介电层110之后，可由化学机械研磨等方法平坦化第二层间介电层110。
如图9A与9B所示，形成导电结构穿过第二层间介电层110与第一层间介电层72至源极/漏极区70。形成开口穿过第二层间介电层110与第一层间介电层72。每一开口露出个别的源极/漏极区70。举例来说，开口的形成方法可为合适的光微影与蚀刻工艺。衬垫层112可形成于开口中。衬垫层112可顺应性地沿着开口的侧壁与源极/漏极区70的上表面沉积。衬垫层112可为扩散阻障层、粘着层、或类似物。衬垫层112可包含或可为钛、氮化钛、钽、氮化钽、或类似物，且其沉积方法可为任何合适的沉积技术。可进行退火工艺，以利衬垫层112的至少个别部分与源极/漏极区70之间的反应，以形成硅化物区114于个别的源极/漏极区70。接着形成导电材料116于开口中的衬垫层112上。导电材料116可为或包含金属如钴、钨、铜、铝、金、银、上述的合金、类似物、或上述的组合，其沉积方法可为任何合适的沉积技术。可进行平坦化工艺如化学机械研磨，以自第二层间介电110的上表面移除多余的导电材料116与衬垫层112。保留的衬垫物112、硅化物区114、与导电材料116形成导电结构至个别的源极/漏极区70。
本发明实施例关于形成装置的栅极结构的方法，比如置换栅极工艺与其形成的装置。一些例子在沉积栅极介电层之后，顺应性地形成含钝化物种(如氟或氘)的虚置层于栅极介电层上。热工艺可让钝化物种自虚置层扩散至栅极介电层中，以钝化栅极介电层。氟化或氘化栅极介电层，可填入栅极介电层及/或半导体基板中的通道的氧空缺，并连结至栅极介电层及/或半导体基板中的通道的表面的悬吊键，以钝化栅极介电层。氟化或氘化栅极介电层，可降低电荷补获与界面电荷散射。如上所述，自顺应性的虚置层扩散氟或氘至栅极介电层中，可更顺应性且更覆盖性地掺杂氟或氘至栅极介电层，其特别有利于更小的技术节点(如7nm或更小)，且特别有利于三维技术如鳍状场效晶体管。改善氟化或氘化的顺应性，可减少时间相关的介电崩溃恶化，并增加可信度。此外，由于在氟化或氘化栅极介电层之后可形成一些功函数调整层，因此可更轻易地调整晶体管的功函数，因为这些层状物中不具有明显的氟含量(也不被氟明显影响)。如此一来，可增加晶体管效能如改善临界电压。
一实施例为半导体工艺所用的方法。方法包括顺应性地形成栅极介电层于自基板延伸的鳍状物上，且栅极介电层沿着鳍状物上的栅极间隔物的侧壁；在采用含硅前驱物与含氟、氘、或上述的组合的掺质气体的沉积工艺时，顺应性地沉积虚置层于栅极介电层上，且沉积的虚置层包括氟、氘、或上述的组合的掺质；进行热工艺，以自虚置层驱动掺质至栅极介电层中；移除虚置层；以及形成一或多个含金属层于栅极介电层上。
在一些实施例中，虚置层为非晶硅层。
在一些实施例中，形成含金属层之后，栅极介电层包含的氟浓度介于约1原子％至约15原子％之间。
在一些实施例中，形成含金属层之后，栅极介电层包含的氘浓度介于约1原子％至约15原子％之间。
在一些实施例中，形成含金属层之后，栅极介电层包含氟与氘，且氟与氘的个别浓度各自介于约1原子％至约15原子％之间。
在一些实施例中，虚置层的形成方法为按序暴露基板至(i)含硅前驱物与掺质气体的气体混合物的脉冲，以及(ii)净化气体的脉冲，直到虚置层达到预定厚度。
在一些实施例中，虚置层的形成方法为按序暴露基板至含硅前驱物的脉冲、净化气体的脉冲、与掺质气体的脉冲，直到虚置层达到预定厚度。
在一些实施例中，含硅前驱物包含硅烷、卤化硅烷、或上述的组合，而掺质气体包含四氟化硅、四氘化硅烷、或上述的组合。
另一实施例为半导体工艺所用的方法。方法包括沿着自基板延伸的鳍状物的表面形成界面介电层；形成栅极介电层于界面介电层上；在采用含硅前驱物与含氟、氘、或上述的组合的掺质气体的沉积工艺时，顺应性地沉积虚置层于栅极介电层上，且沉积的虚置层包括钝化物种；自虚置层驱动钝化物种至栅极介电层与界面介电层中，以形成含钝化物种的表面区；移除虚置层；以及形成金属栅极于栅极介电层上。
在一些实施例中，上述方法还包括形成阻障层于栅极介电层与虚置层之间。
在一些实施例中，界面介电层具有第一厚度，而表面区具有第二厚度，且第二厚度与第一厚度之间的比例介于1：20至1：40之间。
在一些实施例中，虚置层为掺杂氟的非晶硅层，其沉积方法为循环化学气相沉积工艺或原子层沉积工艺。
在一些实施例中，虚置层为掺杂氘的非晶硅，其沉积方法为循环化学气相沉积工艺或原子层沉积工艺。
在一些实施例中，在形成金属栅极之后，栅极介电层包含的钝化物种浓度介于约1原子％至约15原子％之间。
在一些实施例中，自虚置层驱动钝化物种至栅极介电层与界面介电层中的步骤为快速热退火。
又一实施例为结构。结构包含基板，具有自基板延伸的鳍状物；以及栅极结构位于鳍状物上。栅极结构包括：含氘的栅极介电层。栅极介电层的氘在远离鳍状物的区域中的峰值浓度介于1原子％至15原子％之间。栅极介电层的氘的渐变浓度自峰值浓度朝鳍状物的方向减少。
在一些实施例中，上述结构还包括功函数调整层于栅极介电层上；以及栅极金属充填层于功函数调整层上，其中功函数调整层与栅极金属充填层的至少一者实质上不含氟。
在一些实施例中，栅极结构位于第一栅极间隔物与第二栅极间隔物之间，第一栅极间隔物与第二栅极间隔物位于鳍状物上，栅极介电层亦沿着第一栅极间隔物与第二栅极间隔物的个别侧壁，且栅极结构还包含阻障层于栅极介电层上、功函数调整层于阻障层上、阻障/粘着层于功函数调整层上、以及栅极金属充填层于阻障/粘着层上。
在一些实施例中，阻障层包括氮化钛硅或氮化钽硅。
在一些实施例中，上述结构还包括：界面介电层，沿着鳍状物的表面；栅极介电层，位于界面介电层上；且界面介电层具有含氘的表面区，其中表面区具有第一厚度，界面介电层具有第二厚度，且第一厚度与第二厚度之间的比例介于1：20至1：40之间。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体工艺所用的方法，包括：
顺应性地形成一栅极介电层于自一基板延伸的一鳍状物上，且该栅极介电层沿着该鳍状物上的多个栅极间隔物的多个侧壁；
在采用一含硅前驱物与含氟、氘、或上述的组合的一掺质气体的一沉积工艺时，顺应性地沉积一虚置层于该栅极介电层上，且沉积的该虚置层包括氟、氘、或上述的组合的一掺质；
进行一热工艺，以自该虚置层驱动该掺质至该栅极介电层中；
移除该虚置层；以及
形成一或多个含金属层于该栅极介电层上。
CN201910281681.6A 2018-06-12 2019-04-09 半导体工艺所用的方法 Pending CN110600370A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/005,986 US10468258B1 (en) 2018-06-12 2018-06-12 Passivator for gate dielectric
US16/005,986 2018-06-12

Publications (1)

Publication Number Publication Date
CN110600370A true CN110600370A (zh) 2019-12-20

Family

ID=68391821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910281681.6A Pending CN110600370A (zh) 2018-06-12 2019-04-09 半导体工艺所用的方法

Country Status (3)

Country Link
US (2) US10468258B1 (zh)
CN (1) CN110600370A (zh)
TW (1) TW202002011A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023102679A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 半导体芯片、其制备方法及电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854459B2 (en) 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
KR102612404B1 (ko) * 2019-03-08 2023-12-13 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11462626B2 (en) 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11437474B2 (en) 2020-08-17 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in transistors and method of forming same
US11688786B2 (en) 2021-01-22 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20220285159A1 (en) * 2021-03-04 2022-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structures in Transistors and Method of Forming Same
US11915937B2 (en) * 2021-04-29 2024-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine incorporation method for nanosheet
US20230009485A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structure in Semiconductor Device and Method of Forming the Same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429126B1 (en) 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US20030054628A1 (en) 2001-09-17 2003-03-20 Chartered Semiconductor Manufacturing Ltd. Method of forming a low resistance multi-layered TiN film with superior barrier property using poison mode cycling
US8319295B2 (en) 2007-01-10 2012-11-27 Imec Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
KR101225642B1 (ko) 2007-11-15 2013-01-24 삼성전자주식회사 Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
JP5465958B2 (ja) 2009-09-01 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2707375A4 (en) * 2011-05-13 2015-01-07 Greenct Canada MONO-METALLIC GROUP-11 PRECURSOR COMPOUNDS AND USE THEREOF IN A METAL SEPARATION
US9006092B2 (en) 2011-11-03 2015-04-14 United Microelectronics Corp. Semiconductor structure having fluoride metal layer and process thereof
US8552505B1 (en) 2012-04-12 2013-10-08 GlobalFoundries, Inc. Integrated circuits having improved metal gate structures and methods for fabricating same
US8921181B2 (en) 2012-12-27 2014-12-30 Intermolecular, Inc. Flourine-stabilized interface
KR102018101B1 (ko) 2013-02-04 2019-11-14 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
TWI612666B (zh) 2013-06-24 2018-01-21 聯華電子股份有限公司 一種製作鰭狀場效電晶體的方法
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US9548372B2 (en) 2015-01-29 2017-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
KR102427596B1 (ko) * 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9960053B2 (en) * 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US10079302B2 (en) * 2015-12-28 2018-09-18 International Business Machines Corporation Silicon germanium fin immune to epitaxy defect
US9508556B1 (en) 2016-01-29 2016-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating fin field effect transistor and semiconductor device
US10134873B2 (en) 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof
US10163657B1 (en) 2017-08-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10854459B2 (en) 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023102679A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 半导体芯片、其制备方法及电子设备

Also Published As

Publication number Publication date
US10468258B1 (en) 2019-11-05
US20200066535A1 (en) 2020-02-27
US10964543B2 (en) 2021-03-30
TW202002011A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
US11088025B2 (en) Contact structure for semiconductor device
US11081584B2 (en) Method of manufacturing semiconductor devices using a capping layer in forming gate electrode and semiconductor devices
US11854898B2 (en) Wrap-around contact on FinFET
US10262878B2 (en) Fluorine contamination control in semiconductor manufacturing process
US10535557B2 (en) Interlayer dielectric film in semiconductor devices
CN110600370A (zh) 半导体工艺所用的方法
CN109841563B (zh) 选择性覆盖工艺和由此形成的结构
TW201810364A (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
TWI737007B (zh) 積體電路裝置及其形成方法
CN110875188A (zh) 半导体装置的形成方法
TWI730478B (zh) 製造半導體元件之方法以及半導體元件
CN110556339A (zh) 用于半导体工艺的方法
US20220384593A1 (en) Inter-Layer Dielectrics and Etch Stop Layers for Transistor Source/Drain Regions
US20220130979A1 (en) Semiconductor Device and Method for Manufacture
US20230238271A1 (en) Semiconductor Device and Method
KR102610582B1 (ko) 알루미늄을 함유하지 않는 일함수 층을 갖는 nfet 및 이를 형성하는 방법
US11322603B2 (en) Anti-punch-through doping on source/drain region
US20240071767A1 (en) Volume-less Fluorine Incorporation Method
US20230009485A1 (en) Gate Structure in Semiconductor Device and Method of Forming the Same
US20230268223A1 (en) Semiconductor devices and methods of manufacture
TW202230521A (zh) 半導體裝置的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191220

WD01 Invention patent application deemed withdrawn after publication