CN103247624B - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN103247624B
CN103247624B CN201210022557.6A CN201210022557A CN103247624B CN 103247624 B CN103247624 B CN 103247624B CN 201210022557 A CN201210022557 A CN 201210022557A CN 103247624 B CN103247624 B CN 103247624B
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
grid
stacking
basal area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210022557.6A
Other languages
English (en)
Other versions
CN103247624A (zh
Inventor
朱慧珑
骆志炯
尹海洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210022557.6A priority Critical patent/CN103247624B/zh
Priority to PCT/CN2012/072981 priority patent/WO2013113184A1/zh
Priority to US14/002,456 priority patent/US8969164B2/en
Publication of CN103247624A publication Critical patent/CN103247624A/zh
Application granted granted Critical
Publication of CN103247624B publication Critical patent/CN103247624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Abstract

本发明提供了一种半导体结构，包括衬底、栅堆叠、基底区以及源/漏区，其中，所述栅堆叠位于所述基底区之上，所述源/漏区位于所述基底区内，所述基底区位于所述衬底之上；在所述基底区和所述衬底之间存在支撑隔离结构，其中，部分所述支撑隔离结构与所述衬底相连接；在所述基底区和所述衬底之间存在空腔，其中，所述空腔由所述基底区、衬底以及支撑隔离结构构成；在所述栅堆叠、基底区和支撑隔离结构的两侧存在应力材料层。相应地，本发明还提供了一种半导体结构的制造方法。本发明利于抑制短沟道效应，减小寄生电容和漏电流，增强源/漏区的陡直性，以及向沟道提供良好的应力效果。

Description

一种半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法。
背景技术
工业需求要求IC电路具有更高的密度并由此减小MOS晶体管的尺寸。然而，MOS晶体管的缩小导致了两个众所周知的寄生效应的出现，即，随着栅极长度的减小而出现的短沟道效应和漏致势垒降低效应，易于恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。从物理上，上述效应可以解释为：当晶体管关断时(栅极电压为零)，非常小的器件中的源/漏区的静电影响或在沟道区上向漏极施加的电压降低了沟道中电子或空穴的能量势垒，并且导致较高的关断电流。
为了控制短沟道效应，人们不得不向沟道中掺杂更多的磷、硼等杂质元素，但此举易导致器件沟道中载流子迁移率下降；而且用来向沟道中掺杂杂质的分布也存在很难控制陡度的问题，容易造成严重的短沟道效应；栅极氧化物介质的厚度方面也将出现发展瓶颈问题，栅极氧化物厚度减薄的速度已经很难再跟上栅极宽度缩小的步伐，栅介质漏电越来越大；关键尺寸不断缩小，易于导致源漏区电阻的不断增大和器件的功耗越来越大。
应变硅技术可以有效地控制短沟道效应，已有使用应变硅作为衬底的MOS晶体管，其利用硅锗的晶格常数与单晶硅不同的特性，使硅锗外延层产生结构上应变而形成应变硅。由于硅锗层的晶格常数比硅大，这使得沟道区中产生机械应力，而造成载流子移动性改变。在FET中，拉应力能够提高电子迁移率，降低空穴迁移率，可以有利地提高NMOS的性能；而压应力可以提高空穴迁移率，降低电子迁移率，可以有利地提高PMOS的性能。
但是，传统的硅锗应变硅技术也开始面临瓶颈，很难再为沟道提供更强的应变，无法有效提升半导体器件的工作性能。
发明内容
为了解决上述问题，本发明提供了一种半导体结构及其制造方法，利于抑制短沟道效应，减小寄生电容以及漏电流，增强源/漏区的陡直性，以及向沟道提供良好的应力效果。
根据本发明的一个方面，提供了一种半导体结构的制造方法，该制造方法包括以下步骤：
a)提供衬底，在该衬底之上形成第一半导体层，在该第一半导体层之上形成第二半导体层，在该第二半导体层之上形成栅堆叠；
b)去除位于所述栅堆叠两侧的所述第二半导体层，形成第一器件堆叠；
c)在第一器件堆叠的两侧形成侧墙，并去除位于所述第一器件堆叠两侧的部分所述第一半导体层，保留一定厚度的第一半导体层；
d)在所述第一器件堆叠的宽度方向上的部分区域中，去除位于所述第一器件堆叠两侧的所述第一半导体层，以暴露所述衬底；
e)在所述第一器件堆叠的宽度方向上的所述部分区域中，在侧墙以及第一器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构；
f)去除剩余的所述第一半导体层，在所述第一器件堆叠下方形成空腔；
g)去除侧墙，并在所述第一器件堆叠的两侧填充应力材料，形成应力材料层。
根据本发明的另一个方面，还提供了一种半导体结构，包括衬底、栅堆叠、基底区以及源/漏区，其中：
所述栅堆叠位于所述基底区之上，所述源/漏区位于所述基底区内，所述基底区位于所述衬底之上；
在所述基底区和所述衬底之间存在支撑隔离结构，其中，部分所述支撑隔离结构与所述衬底相连接；
在所述基底区和所述衬底之间存在空腔，其中，所述空腔由所述基底区、衬底以及支撑隔离结构构成；以及
在所述栅堆叠、基底区和支撑隔离结构的两侧存在应力材料层。
与现有技术相比，采用本发明提供的技术方案具有如下优点：由于形成的沟道其厚度较薄，且在沟道和衬底之间形成空腔，所以有利于抑制短沟道效应、减小寄生电容、减小漏电流以及增强源/漏区的陡直性；此外，由于沟道下方是空腔，所以位于沟道两侧的应力材料层的应力可以最大化地作用于沟道，从而有效地提升了应力对沟道载流子迁移率的影响，增强对沟道性能的控制作用，进而可以更好地抑制和控制短沟道效应。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为根据本发明的半导体结构制造方法的流程图；
图2为提供衬底并在其上形成第一半导体层和第二半导体层后的剖面示意图；
图3为形成栅堆叠后的剖面示意图；
图4为去除栅堆叠两侧的第二半导体层后的剖面示意图；
图5为在第一侧墙和基底区的侧面形成停止层以及第二侧墙后的剖面示意图；
图6为刻蚀部分第一半导体层后的剖面示意图；
图7为覆盖光刻胶后的俯视示意图；
图8刻蚀第一半导体层以暴露部分衬底后的俯视示意图；
图8a和图8b分别为图8的沿剖线AA’和沿剖线BB’的剖视示意图；
图9为对第二半导体层进行横向选择性腐蚀后的俯视示意图；
图9a和图9b分别为图9的沿剖线AA’和沿剖线BB’的剖视示意图；
图10为形成支撑隔离结构后的俯视示意图；
图10a和图10b分别为图10的沿剖线AA’和沿剖线BB’的剖视示意图；
图11为去除第二半导体层在所述栅堆叠下方形成空腔后的俯视示意图；
图11a和图11b分别为图11的沿剖线AA’和沿剖线BB’的剖视示意图；
图12为在栅堆叠的两侧填充应力材料后的俯视示意图；以及
图12a和图12b分别为图12的沿剖线AA’和沿剖线BB’的剖视示意图。
具体实施方式
下面详细描述本发明的实施例。
所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
根据本发明的一个方面，提供了一种半导体结构，请参考图12、图12a和图12b，其中，图12为该半导体结构的俯视示意图，图12a和图12b分别为图12的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，所述半导体结构包括衬底130、栅堆叠、基底区100以及源/漏区150，其中，所述栅堆叠位于所述基底区100之上，所述源/漏区150位于所述基底区100内，所述基底区100位于所述衬底130之上；在所述基底区100和所述衬底130之间存在支撑隔离结构123，其中，部分所述支撑隔离结构123与所述衬底130相连接；在所述基底区100和所述衬底130之间存在空腔112，其中，所述空腔112由所述基底区100、衬底130以及支撑隔离结构123构成；以及在所述栅堆叠、基底区100和支撑隔离结构123的两侧存在应力材料层113。
具体地，在本实施例中，所述衬底130的材料为单晶Si，在其他实施例中，所述衬底130的材料还可以是多晶Si、多晶Ge、多晶SiGe、非晶Si、非晶Ge、非晶SiGe、III-V或II-VI族化合物半导体或其任意组合。所述衬底130的厚度范围为0.1nm-2mm。
所述栅堆叠包括栅介质层102、栅极200、覆盖层220以及侧墙240。其中，所述栅介质层102位于基底区100之上，所述栅极200位于所述栅介质层102之上，所述覆盖层220位于所述栅极200的上方，用以保护栅极200在后续的步骤中不受到破坏，所述侧墙240环绕在所述栅介质层102、栅极200和覆盖层220的侧壁上。所述栅极200的材料可以选用Poly-Si、Ti、Co、Ni、Al、W、合金、金属硅化物及其组合。所述栅介质层102其可以是热氧化层，包括氧化硅、氮氧化硅，也可为高K介质，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅极介质层220的厚度可以为2nm-10nm，例如5nm或8nm。通过沉积例如TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTa中的一种或其组合。所述覆盖层220可以选用硅的氮化物，厚度范围为10nm-40nm，例如10nm或20nm。侧墙240的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种及其组合，和/或其他合适的材料形成。侧墙240可以是单层结构，也可以具有多层结构。所述侧墙240的厚度范围为10nm-100nm，如30nm、50nm或80nm。
所述基底区100位于所述栅堆叠之下，半导体结构的源/漏区150以及沟道形成于所述基底区100中。在本实施例中，所述基底区100的材料为单晶硅，在其他实施例中，所述基底区100的材料还可以是其他合适半导体材料。所述基底区100的厚度范围为10nm-30nm。
所述支撑隔离结构123位于衬底130和基底区100之间，其目的在于使栅堆叠和基底区100悬于所述衬底130之上，在所述基底区100与所述衬底130之间形成空腔112。其中，部分所述支撑隔离结构123与所述衬底130进行连接，即，存在部分所述支撑隔离结构123和所述衬底130之间具有一定的距离，并非直接接触。在本实施例中，所述支撑隔离结构123的材料与所述衬底130和所述基底区100的材料相同，为单晶Si，在其他实施例中，所述支撑隔离结构123的材料还可以是其他合适半导体材料。
在所述栅堆叠、基底区100和支撑隔离结构123的两侧存在应力材料层113。所述应力材料层113的上表面优选高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。其中，所述应力材料层113的材料为掺杂硼的Si1-XGeX，X的取值范围为0.1～0.7，如0.2、0.3、0.4、0.5或0.6；对于NFET器件，所述应力材料层113的材料为掺杂磷或砷的Si:C，C的原子数百分比的取值范围为0.2％～2％，如0.5％、1％或1.5％。应力材料层113的存在利于进一步调节沟道区内的应力，以提高沟道区内载流子的迁移率。此外，由于应力材料层113的存在，所以，对于PFET器件来说，使其具有N型超陡后退阱结构，对于NFET器件来说，使其具有P型超陡后退阱结构。
本发明提供的半导体结构具有以下优点：由于沟道的厚度较薄，且在沟道和衬底之间存在空腔，所以有利于抑制短沟道效应、减小寄生电容、减小漏电流以及增强源/漏区的陡直性；此外，由于沟道下方是空腔，所以位于沟道两侧的应力材料层的应力可以最大化地作用于沟道，从而有效地提升了应力对沟道载流子迁移率的影响，增强对沟道性能的控制作用，进而可以更好地抑制和控制短沟道效应。
根据本发明的另一个方面，还提供了一种半导体结构的制造方法。下面，将结合图2至图12b通过本发明的一个实施例对图1形成半导体结构的方法进行具体描述。如图1所示，本发明所提供的制造方法包括以下步骤：
在步骤S101中，提供衬底130，首先在所述衬底130上形成第一半导体层110，然后在所述第一半导体层110上形成第二半导体层101，在该第二半导体层101之上形成栅堆叠。
具体地，如图2所示，提供衬底130，在本实施例中，所述衬底130的材料为单晶Si。在其他实施例中，所述衬底130的材料还可以是多晶Si、多晶Ge、多晶SiGe、非晶Si、非晶Ge、非晶SiGe、III-V或II-VI族化合物半导体或其任意组合。所述衬底130的厚度范围为0.1nm-2mm。
在所述衬底130上沉积第一半导体层110，其中，该第一半导体层110的材料不同于所述衬底130的材料。在本实施例中，所述第一半导体层110的材料优选为SiGe，其中，Ge的比例为5％-15％，所述第一半导体层110的厚度范围为20nm-60nm。
在所述第一半导体层110上沉积一层薄的第二半导体层101，在后续步骤中，所述第二半导体层101将用于形成沟道区。在本实施例中，所述第二半导体层101的材料为单晶硅，其厚度范围为10nm-30nm。在其他实施例中，所述第二半导体层101的材料还可以是其他不同于所述第一半导体层110的材料。
接着，如图3所示，在所述衬底130、第一半导体层110和第二半导体层101中形成隔离区，例如浅沟槽隔离(STI)结构120，以便电隔离连续的半导体器件。
然后，在所述第二半导体层101之上形成栅介质层102、栅极200、覆盖层220以及第一侧墙240。其中，所述栅介质层102位于第二半导体层101上，所述栅极200位于所述栅介质层102之上，所述覆盖层220位于所述栅极200的上方，用以保护栅极200在后续的步骤中不受到破坏。对位于栅极200两侧的所述第二半导体层101的表面进行轻掺杂，用以形成源/漏延伸区。对于PFET器件，向所述第二半导体层101中掺杂P型杂质，例如硼和铟，对于NFET器件，向所述第二半导体层101中掺杂N型杂质，例如砷和磷。源/漏延伸区形成后，形成环绕在所述栅介质层102、栅极200和覆盖层220的侧壁上的第一侧墙240。其中，所述栅介质层102、栅极200、覆盖层220以及第一侧墙240共同构成栅堆叠(如图中虚线圈起的部分所示)。形成栅堆叠的工艺为传统的半导体工艺，在此不再赘述。所述栅极200的材料可以选用Poly-Si、Ti、Co、Ni、Al、W、合金、金属硅化物及其组合。所述栅介质层102其可以是热氧化层，包括氧化硅、氮氧化硅，也可为高K介质，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅极介质层220的厚度可以为2nm-10nm，例如5nm或8nm。通过沉积例如TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTa中的一种或其组合。所述覆盖层220可以选用硅的氮化物，厚度范围为10nm-40nm，例如10nm或20nm。第一侧墙240的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种及其组合，和/或其他合适的材料形成。第一侧墙240可以是单层结构，也可以具有多层结构。所述第一侧墙240的厚度范围为10nm-100nm，如30nm、50nm或80nm。栅堆叠形成后，对所述第二半导体层101的表面进行重掺杂，用以形成源/漏区(图中用标记150表示源/漏区和源/漏延伸区)。对于PFET器件，向所述第二半导体层101中掺杂P型杂质，例如硼和铟，对于NFET器件，向所述第二半导体层101中掺杂N型杂质，例如砷和磷。
在步骤S102中，去除位于所述栅堆叠两侧的所述第二半导体层101，形成第一器件堆叠。
具体地，如图4所示，以栅堆叠为掩膜、以第一半导体层110为停止层，刻蚀去除所述栅堆叠两侧的第二半导体层101，留下所述栅堆叠下方的第一基底区100，形成第一器件堆叠。其中，所述刻蚀优选为干法刻蚀，所述干法刻蚀的方法包括等离子体刻蚀、离子铣、反溅射、反应离子刻蚀，在本实施例中，采用反应离子刻蚀。第一器件堆叠包括第一基底区100和其上的栅堆叠。
在步骤S103中，在第一器件堆叠的两侧形成侧墙260，并去除位于所述第一器件堆叠两侧的部分所述第一半导体层110，保留一定厚度的第一半导体层110。
具体地，如图5所示，首先，在所述第一侧墙240和基底区100的侧壁上形成停止层250，以及在所述停止层250的侧壁上形成侧墙260(下文中以第二侧墙260代表)。其中，所述第二侧墙260的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种及其组合，和/或其他合适的材料，其厚度范围在5nm-10nm，所述停止层250的材料优选为不同于所述第一侧墙240和第二侧墙260的绝缘材料，例如，所述第一侧墙240和第二侧墙260的材料为氮化硅，而所述停止层250的材料为氧化硅。所述停止层250的厚度范围为1nm-3nm。
接着，如图6所示，以带有第二侧墙260的第一器件堆叠为掩膜，采用例如干法刻蚀等方式对位于所述第二侧墙260两侧的第一半导体层110进行刻蚀。在刻蚀过程中，并不完全去除所述第一半导体层110，而是在所述第二侧墙260的两侧仍保留了一定厚度的第一半导体层110。
在步骤S104中，在所述第一器件堆叠的宽度方向上的部分区域中，去除位于所述第一器件堆叠两侧的部分所述第一半导体层110，以暴露所述衬底130。
具体地，在本实施例中，如图7所示，在半导体结构上形成光刻掩模300，覆盖中间部分而露出半导体结构宽度方向上的末端区域，使得在后续步骤中，位于所述光刻掩模300下的第一半导体层110不被刻蚀掉。所述光刻掩模300的材料可以是光刻胶、有机聚合物、氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃及其组合。其中，形成光刻掩膜300的方法为本领域技术人员所熟悉的工艺。为了简明起见，在此不再赘述。光刻掩膜300的作用是对在半导体结构的宽度方向上位于中间部分的，栅堆叠两侧的部分第一半导体层110进行保护。即，在后续步骤中刻蚀光刻掩膜300未覆盖的第一半导体层110之后，使在半导体结构的宽度方向上位于中间部分的栅堆叠两侧还存在部分第一半导体层110。如下面将说明的，本发明中的光刻掩模300的位置不仅限于图7中所示的位置，凡是可以在半导体结构宽度方向上的部分区域中覆盖位于所述第一器件堆叠两侧的所述第一半导体层110的光刻掩膜300均适用于本发明所提供的制造方法，在此不再一一列举说明。
如图8所示，以光刻掩模300和带有第二侧墙260的第一器件堆叠为掩膜，以及以所述衬底130为刻蚀停止层，对在所述第一器件堆叠的宽度方向上的两个末端区域中(在其他实施例中，为在所述第一器件堆叠的宽度方向上未被光刻掩膜300所覆盖的区域中)，位于栅堆叠和第二侧墙260以外的第一半导体层110进行刻蚀，直至暴露衬底130。然后，去除所述光刻掩模300。请参考图8a和图8b，图8a和图8b分别为图8的沿剖线AA’和沿剖线BB’的剖视示意图，如图8a所示，在半导体结构的宽度方向上的中间部分，位于第二侧墙260两侧的、且被光刻掩模300所覆盖的第二半导体层110得以保留，而在半导体结构的宽度方向上的两个末端区域中，位于第二侧墙260两侧的、且未被光刻掩模300所覆盖的第二半导体层110被去除，并暴露出位于其下方的衬底130，如图8b所示。
在步骤S105中，在所述第一器件堆叠的宽度方向上的所述部分区域中，在侧墙260以及第一器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构123。
具体地，请参考图9、图9a和图9b所示，其中，所述图9a和图9b分别为图9的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，对位于栅堆叠和第二侧墙260下方的第一半导体层110进行回刻蚀，通过控制刻蚀时间使横向腐蚀深度略大于第二侧墙260和停止层250的厚度之和。
接着，请参考图10、图10a和图10b所示，其中，所述图10a和图10b分别为图10的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，利用例如外延生长的方法暴露的半导体的表面形成第三半导体层(未示出)，并通过各向异性的刻蚀方式(例如RIE，基本上仅在垂直方向上刻蚀)去除在垂直方向上暴露的第三半导体层，而保留带有第二侧墙260的第一器件堆叠下方(主要在第二侧墙260下方)的第三半导体层，以形成支撑隔离结构123。在横向上支撑隔离结构123大致位于第二侧墙260以及第一器件堆叠的两侧边缘下方。在本实施例中，所述支撑隔离结构123的材料为单晶硅，在其他实施例中，所述支撑隔离结构123的材料还可以是其他不同于所述第一半导体层110的半导体材料。如图10a所示，由于在半导体结构的宽度方向上的中间部分，所述第一半导体层110在所述光刻掩模300(请参考图8)的保护下没有刻蚀完全，所以，在先前被所述光刻掩模300所覆盖的第一半导体层110的侧壁上形成支撑隔离结构123的时候，该支撑隔离结构123是形成在所述第一半导体层110之上的，即，所述支撑隔离结构123与衬底130之间存在第一半导体层110；而如图11b所示，在没有所述光刻掩模300保护的在半导体结构的宽度方向上的两个末端区域中，刻蚀停止在所述衬底130的表面，所以在形成所述支撑隔离结构123时，其下方没有第一半导体层110，即，所述支撑隔离结构123直接形成在所述衬底130之上，与所述衬底130相连接。尽管本实施例中以在半导体结构的宽度方向上的两个末端区域形成支撑隔离结构123为例进行了说明，但是本领域的技术人员应该可以理解，所述支撑隔离结构123的具体位置不限于此。例如，本领域技术人员可以理解，只要是与衬底相连接，可以起到形成空腔的目的并对第一器件堆叠起到支撑作用，所述支撑隔离结构123可以位于半导体结构的宽度方向上的任何位置，为简明起见，在此不再赘述。
在步骤S106中，去除剩余的所述第一半导体层110，在所述第一器件堆叠下方形成空腔112。
具体地，如图11、图11a和图11b，其中，所述图11a和图11b分别为图11的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，利用湿法刻蚀的方式，选择性去除剩余的所述第一半导体层110，在所述栅堆叠的下方形成空腔112。由于所述第一半导体层110的材料不同于衬底130、基底区101和支撑结构123的材料，所以通过选择相应的腐蚀溶液，可以仅仅将剩余的第一半导体层110去除。腐蚀溶液首先对位于支撑隔离结构123之外的第一半导体层110进行腐蚀，然后将位于支撑隔离结构123和衬底130之间的第一半导体层110去除，这时，在半导体结构的宽度方向上的中间部分，在所述支撑隔离结构123和衬底130之间形成间隙，腐蚀溶液通过该间隙对位于栅堆叠下方的第一半导体层110继续进行腐蚀，直至将所有第一半导体层110完全被去除，在栅堆叠下方形成空腔112。此时，如图11a所示，对于之前支撑隔离结构123和衬底130之间存在第一半导体层110的区域，在所述第一半导体层110被去除后，所述支撑隔离结构123和衬底130之间形成间隙，而如图11b所示，对于之前支撑隔离结构123和衬底130之间不存在第一半导体层110的区域，所述支撑隔离结构123和衬底130相连接，从而可以对栅堆叠和基底区101起到支撑作用，使栅堆叠和基底区101可以悬于衬底130之上。
在步骤S107中，去除第二侧墙260，并在所述第一器件堆叠的两侧填充应力材料，形成应力材料层113。
具体地，请参考图12、图12a和图12b所示，其中，所述图12a和图12b分别为图12的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，首先，以停止层250为刻蚀停止层，利用干法刻蚀的方式去除第二侧墙260；接着，以第一侧墙240为刻蚀停止层，继续利用干法刻蚀的方式去除所述停止层250，暴露出第一器件堆叠，此时，所述第一器件堆叠通过支撑隔离结构123与衬底130相连接；然后，向所述第一器件堆叠两侧充应力材料，以形成应力材料层113，其中，所述应力材料层113的上表面优选高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。由于支撑隔离结构123的存在，所以应力材料基本存在于支撑隔离结构123之外，进而保证空腔112不被填充。如图12a所示，在所述支撑隔离结构123没有直接接触衬底130的区域，由于所述支撑隔离结构123和衬底130之间存在一定的间隙，所以会有少量应力材料从该间隙内进入所述空腔112，但该少量应力材料进入缝隙后堆积形成屏障，致使只有该部分应力材料进入了所述空腔112，而大部分应力材料被隔离在外；如图12b所示，在所述支撑隔离结构123和衬底130相连接的区域，所述应力材料完全被所述支撑隔离结构123阻挡在所述空腔112之外。
形成所述应力材料层113的方法优选为外延生长。对于PFET器件，所述应力材料层113的材料为掺杂硼的Si1-XGeX，X的取值范围为0.1～0.7，如0.2、0.3、0.4、0.5或0.6；对于NFET器件，所述应力材料层113的材料为掺杂磷或砷的Si:C，C的原子数百分比的取值范围为0.2％～2％，如0.5％、1％或1.5％。应力材料层113的存在利于进一步调节沟道区内的应力，以提高沟道区内载流子的迁移率。对于PFET器件来说，填充含掺杂的应力材料后，形成了N型超陡后退阱；对于NFET器件来说，填充含掺杂的应力材料后，形成了P型超陡后退阱。
与现有技术相比，本发明具有以下优点：由于形成的沟道其厚度较薄，且在沟道和衬底之间形成空腔，所以有利于抑制短沟道效应、减小寄生电容、减小漏电流以及增强源/漏区的陡直性；此外，由于沟道下方是空腔，所以位于沟道两侧的应力材料层的应力可以最大化地作用于沟道，从而有效地提升了应力对沟道载流子迁移率的影响，增强对沟道性能的控制作用，进而可以更好地抑制和控制短沟道效应。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (12)

1.一种半导体结构的制造方法，该方法包括以下步骤：
a)提供衬底(130)，在该衬底(130)之上形成第一半导体层(110)，在该第一半导体层(110)之上形成第二半导体层(101)，在该第二半导体层(101)之上形成栅堆叠；
b)去除位于所述栅堆叠两侧的所述第二半导体层(101)，形成第一器件堆叠；
c)在第一器件堆叠的两侧形成侧墙(260)，并去除位于所述第一器件堆叠两侧的部分所述第一半导体层(110)，保留一定厚度的第一半导体层(110)；
d)在所述第一器件堆叠的宽度方向上的部分区域中，去除位于所述第一器件堆叠两侧的所述第一半导体层(110)，以暴露所述衬底(130)；
e)在所述第一器件堆叠的宽度方向上的所述部分区域中，在侧墙(260)以及第一器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构(123)；
f)去除剩余的所述第一半导体层(110)，在所述第一器件堆叠下方形成空腔(112)；
g)去除侧墙(260)，并在所述第一器件堆叠的两侧填充应力材料，形成应力材料层(113)。
2.根据权利要求1所述的方法，其中所述第一器件堆叠的宽度方向上的所述部分区域为所述第一器件堆叠的宽度方向上的两个末端区域。
3.根据权利要求1所述的制造方法，其中：
所述第一半导体层(110)的材料不同于所述衬底(130)和所述第二半导体层(101)的材料。
4.根据权利要求1至3中任一项所述的制造方法，其中，所述第二半导体层(101)的厚度范围为10nm-30nm。
5.根据权利要求1至3中任一项所述的制造方法，其中，所述步骤b)包括：
以所述栅堆叠为掩膜、以及以所述第一半导体层(110)为刻蚀停止层，对所述第二半导体层(101)进行刻蚀，在所述栅堆叠下方形成基底区(100)，该基底区(100)与所述栅堆叠构成第一器件堆叠。
6.根据权利要求5所述的制造方法，其中，所述步骤c)包括：
在所述第一器件堆叠的侧壁上形成停止层(250)、以及在该停止层(250)的侧壁上形成侧墙(260)；
以带有所述侧墙(260)的第一器件堆叠为掩膜，对位于所述侧墙(260)两侧的第一半导体层(110)进行刻蚀，去除部分所述第一半导体层(110)。
7.根据权利要求6所述的制造方法，其中，所述步骤d)包括：
在所述半导体结构上形成光刻掩膜(300)，覆盖所述第一器件堆叠的宽度方向上的部分区域；
以所述光刻掩膜(300)和带有所述侧墙(260)的第一器件堆叠为掩膜，刻蚀第一半导体层(110)，直至暴露所述衬底(130)；以及
去除所述光刻掩膜(300)。
8.根据权利要求7所述的制造方法，其中，所述步骤e)包括：
对位于所述栅堆叠下方的第一半导体层(110)进行回刻蚀，其中，横向刻蚀深度大于所述侧墙(260)和停止层(250)的厚度之和；
通过外延生长在所述第一半导体层(110)的上表面和侧壁上形成第三半导体层；以及
利用各向异性的刻蚀方式去除位于所述第一半导体层(110)上表面上的第三半导体层，形成支撑隔离结构(123)。
9.根据权利要求1所述的制造方法，其中：
所述应力材料层(113)的上表面高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。
10.一种半导体结构，包括衬底(130)、栅堆叠、基底区(100)以及源/漏区(150)，其中，所述栅堆叠位于所述基底区(100)之上，所述源/漏区(150)位于所述基底区(100)内，所述基底区(100)位于所述衬底(130)之上，其特征在于：
在所述基底区(100)和所述衬底(130)之间存在支撑隔离结构(123)，其中，部分所述支撑隔离结构(123)与所述衬底(130)相连接；
在所述基底区(100)和所述衬底(130)之间存在空腔(112)，其中，所述空腔(112)由所述基底区(100)、衬底(130)以及支撑隔离结构(123)构成；以及
在所述栅堆叠、基底区(100)和支撑隔离结构(123)的两侧存在应力材料层(113)。
11.根据权利要求10所述的半导体结构，其中，所述基底区(100)的厚度范围为10nm-30nm。
12.根据权利要求10或11所述的半导体结构，其中：
所述应力材料层(113)的上表面高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。
CN201210022557.6A 2012-02-01 2012-02-01 一种半导体结构及其制造方法 Active CN103247624B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210022557.6A CN103247624B (zh) 2012-02-01 2012-02-01 一种半导体结构及其制造方法
PCT/CN2012/072981 WO2013113184A1 (zh) 2012-02-01 2012-03-23 一种半导体结构及其制造方法
US14/002,456 US8969164B2 (en) 2012-02-01 2012-03-23 Semiconductor structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210022557.6A CN103247624B (zh) 2012-02-01 2012-02-01 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103247624A CN103247624A (zh) 2013-08-14
CN103247624B true CN103247624B (zh) 2016-03-02

Family

ID=48904387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210022557.6A Active CN103247624B (zh) 2012-02-01 2012-02-01 一种半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US8969164B2 (zh)
CN (1) CN103247624B (zh)
WO (1) WO2013113184A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794560B (zh) * 2012-11-02 2016-08-10 中国科学院微电子研究所 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431101A (zh) * 2007-11-09 2009-05-13 海力士半导体有限公司 制造半导体器件的方法
CN101604705A (zh) * 2009-06-19 2009-12-16 上海新傲科技股份有限公司 四周环绕栅极鳍栅晶体管及其制作方法
CN102110710A (zh) * 2009-12-23 2011-06-29 中国科学院微电子研究所 形成有沟道应力层的半导体结构及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
US7923782B2 (en) * 2004-02-27 2011-04-12 International Business Machines Corporation Hybrid SOI/bulk semiconductor transistors
KR100618839B1 (ko) * 2004-06-28 2006-09-01 삼성전자주식회사 반도체 소자의 제조 방법
US7446026B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductor, Inc. Method of forming a CMOS device with stressor source/drain regions
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US8138053B2 (en) * 2007-01-09 2012-03-20 International Business Machines Corporation Method of forming source and drain of field-effect-transistor and structure thereof
US7994010B2 (en) * 2007-12-27 2011-08-09 Chartered Semiconductor Manufacturing Ltd. Process for fabricating a semiconductor device having embedded epitaxial regions
DE102009010882B4 (de) * 2009-02-27 2012-04-19 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
US8319310B2 (en) * 2009-03-31 2012-11-27 Freescale Semiconductor, Inc. Field effect transistor gate process and structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431101A (zh) * 2007-11-09 2009-05-13 海力士半导体有限公司 制造半导体器件的方法
CN101604705A (zh) * 2009-06-19 2009-12-16 上海新傲科技股份有限公司 四周环绕栅极鳍栅晶体管及其制作方法
CN102110710A (zh) * 2009-12-23 2011-06-29 中国科学院微电子研究所 形成有沟道应力层的半导体结构及其形成方法

Also Published As

Publication number Publication date
WO2013113184A1 (zh) 2013-08-08
US8969164B2 (en) 2015-03-03
US20130334569A1 (en) 2013-12-19
CN103247624A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
CN103730363B (zh) 半导体结构及其制造方法
US9178045B2 (en) Integrated circuit devices including FinFETS and methods of forming the same
CN103367440B (zh) 用于FinFET器件的鳍结构
TWI534864B (zh) 具凹入合併鰭及襯底的絕緣層上半導體鰭式場效電晶體用以加強應力偶合
US10541238B2 (en) FinFET and fabrication method thereof
US9583590B2 (en) Integrated circuit devices including FinFETs and methods of forming the same
CN103794560B (zh) 半导体结构及其制造方法
CN103632973B (zh) 半导体器件及其制造方法
CN103594496B (zh) 半导体器件及其制造方法
US20140097402A1 (en) Semiconductor structure and method for forming the same
US9536795B2 (en) Multiple threshold voltage trigate devices using 3D condensation
CN105185712B (zh) 包括鳍式场效应晶体管的集成电路器件及其形成方法
CN104517847A (zh) 无结晶体管及其形成方法
CN103377946B (zh) 一种半导体结构及其制造方法
CN103779229B (zh) 半导体结构及其制造方法
US8587029B2 (en) Semiconductor structure and method for forming the same
CN103247624B (zh) 一种半导体结构及其制造方法
US20120001229A1 (en) Semiconductor Device and Method for Forming the Same
CN104576381B (zh) 一种非对称超薄soimos晶体管结构及其制造方法
CN104576376A (zh) 一种mosfet结构及其制造方法
CN103779212A (zh) 半导体结构及其制造方法
CN103165622B (zh) 一种半导体结构及其制造方法
CN102856376B (zh) 一种半导体结构及其制造方法
CN102856375B (zh) 一种半导体结构及其制造方法
CN104576377A (zh) 一种mosfet结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant