CN112701079B - Son结构及其制备方法 - Google Patents

Abstract

本发明提供一种SON结构及其制备方法，制备方法包括：提供第一半导体衬底；在第一半导体衬底中制备牺牲柱；外延第二半导体衬底且牺牲柱在外延过程中去除形成空腔结构。本发明在第一半导体衬底中预制牺牲柱结构，基于外延过程中牺牲柱的变化形成悬空的上层第二半导体衬底，在牺牲柱的位置对应形成空腔结构，制备得到SON结构，本发明不需要键合工艺即可形成硅悬浮结构，外延层晶向与衬底晶向相同，悬浮层的厚度可以精确控制，并且外延过程中可以精确控制掺杂浓度调整悬浮膜层的电阻率。

Description

SON结构及其制备方法

技术领域

本发明属于半导体器件结构设计制造技术领域，特别涉及一种SON结构及其制备方法。

背景技术

SON(Silicon on Nothing)是一种类似于绝缘体上硅(SOI)的材料，在顶层硅和衬底硅之间存在孔洞，这一孔洞层的存在使得SON材料具有一些独特的优势。

相比于SOI材料，SON结构能进一步减小从漏端通过埋氧层到源端的耦合，有效地抑制DIBL效应，提高器件的性能。减小通过BOX的耦合效应可以减小晶体管的最小沟道长度，使基于SON材料制备的MOSFET能应用到更低的技术节点。由于在Si膜下面嵌入所谓的“空洞”(真空或空气)层具有比氧化物更低的介电常数，源/漏极和衬底之间的寄生电容减小，所以有更高的频率响应同时可以应用到超低功耗集成电路中。此外，当顶层硅薄膜小于一定程度时，便具有柔性薄膜的性质，与微机电系统(Micro-Electro-Mechanical System,MEMS)工艺结合可以制备高精度压力传感器，顶层硅薄膜也可制备微加热器、热电堆等器件。

目前，SON结构常用Smart Cut技术制备，然而，硅片键合是Smart Cut技术的关键且难度大，原因是键合对硅片表面质量要求很高，要求表面平整度小于2～3um，抛光片表面粗糙度小于0.5nm，并且保证硅片表面无沾污和颗粒，防止键合形成孔洞，而且键合前硅片需要亲水性处理，工艺要求较高且复杂。因此，键合效果明显影响最终SON结构的性能。

因此，如何提供一种SON结构及其制备方法以解决现有技术的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SON结构及其制备方法，用于解决现有技术中SON制备过程中键合对器件结构的影响等问题。

为实现上述目的及其他相关目的，本发明提供一种SON结构的制备方法，所述制备方法包括：

提供第一半导体衬底；

刻蚀所述第一半导体衬底，以在所述第一半导体衬底中形成若干牺牲柱；

基于外延工艺在所述第一半导体衬底上形成第二半导体衬底，在所述外延工艺的过程中，所述牺牲柱中的原子发生迁移并在对应的位置形成空腔结构。

可选地，所述牺牲柱呈周期性阵列排布；所述牺牲柱的横截面形状包括圆形、多边形中的至少一种。

可选地，所述牺牲柱具有第一尺寸，相邻所述牺牲柱之间具有第二尺寸，所述第一尺寸为所述牺牲柱的横截面的最大尺寸，所述第二尺寸为相邻所述牺牲柱之间的最小尺寸，所述第一尺寸小于所述第二尺寸。

可选地，所述第二半导体衬底的厚度介于1μm-10μm之间，所述牺牲柱的深宽介于2μm-20μm之间。

可选地，所述第一半导体衬底与所述第二半导体衬底的晶向相同。

可选地，所述外延工艺过程中，外延工艺气压介于27-270Pa之间，外延工艺温度介于1000℃-1200℃之间。

可选地，所述牺牲柱采用bosch工艺进行刻蚀。

可选地，形成所述牺牲柱的工艺包括：在所述第一半导体衬底上定义至少一个刻蚀区，基于刻蚀掩膜板对所述刻蚀区进行刻蚀，以在所述刻蚀区形成若干所述牺牲柱。

可选地，所述牺牲柱包括中心区及环绕所述中心区的外缘区，所述中心区包括若干大小相同且呈周期性均匀间隔排布的第一牺牲柱，所述外缘区包括若干个呈均匀间隔排布的第二牺牲柱，其中，所述第二牺牲柱的尺寸为所述第一牺牲柱尺寸的0.5-1倍之间。

可选地，形成所述第二半导体衬底后还包括平坦化处理的工艺，所述平坦化处理包括进行高温处理的步骤，所述高温处理的温度介于1000℃-1200℃之间。

另外，本发明还提供一种SON结构，所述SON结构优选采用本发明的SON结构的制备方法制备得到，所述SON结构包括：

第一半导体衬底；

第二半导体衬底，外延于所述第一半导体衬底表面；

空腔结构，凹陷于所述第一半导体衬底中，所述第二半导体衬底与所述第一半导体衬底围成所述空腔结构。

如上所述，本发明的SON结构及其制备方法，在半导体衬底中预制牺牲柱结构，基于外延过程中牺牲柱的变化形成悬空的上层半导体衬底，在牺牲柱的位置对应形成空腔，制备得到SON结构，不需要键合工艺即可形成硅悬浮结构，外延层晶向与衬底晶向相同，悬浮层的厚度可以精确控制，并且外延过程中可以精确控制掺杂浓度调整悬浮膜层的电阻率。

附图说明

图1显示为本发明一示例SON结构制备的工艺流程图。

图2显示为本发明一示例SON结构制备中提供第一半导体衬底的结构示意图。

图3显示为本发明一示例SON结构制备中形成牺牲柱的纵截面结构示意图。

图4显示为本发明一示例SON结构制备中形成牺牲柱的横截面结构示意图。

图5显示为本发明一示例SON结构制备中外延过程中牺牲柱变化过程示意图。

图6显示为本发明一示例SON结构制备中形成空腔结构的结构示意图。

元件标号说明

100 第一半导体衬底

101 刻蚀区

102 牺牲柱

103 刻蚀凹槽

104 第二半导体衬底

105 空腔结构

S1～S3 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

如图1所示，本发明提供一种为SON结构的制备方法，所述制备方法包括：

S1，提供第一半导体衬底；

S2，刻蚀所述第一半导体衬底，以在所述第一半导体衬底中形成若干牺牲柱；

S3，基于外延工艺在所述第一半导体衬底上形成第二半导体衬底，在所述外延工艺的过程中，所述牺牲柱中的原子发生迁移并在对应的位置形成空腔结构。

下面将结合附图详细说明本发明的SON结构的制备方法。其中，图1显示为本发明的SON结构制备的工艺流程图；图2-6显示为各步骤工艺的结构示意图。

首先，进行步骤S1，如图1中的S1及图2所示，提供第一半导体衬底100。

具体的，第一半导体衬底100为用于制备本发明的具有空腔结构的半导体衬底的衬底之一。可以是单层材料层构成衬底，也可以是由叠层材料层结构构成的叠层结构。其中，第一半导体衬底100可以为Si、Ge、GaN、SiC、AsGa、AlGaN、Ga₂O₃、InP材料层，也可以上述材料层中的两者及其以上的组合。当然，还可以为其他晶体半导体，并不局限于此。

在本示例中，第一半导体衬底100选择为单晶硅衬底，从而有利于后续基于外延工艺的牺牲柱硅柱的原子迁移，从而有利于空腔结构的形成。

接着，进行步骤S2，如图1中的S2及图3-4所示，刻蚀第一半导体衬底100，以在第一半导体衬底100中形成若干牺牲柱102。其中，牺牲柱102会在后续的外延工艺中因发生原子迁移而“溶解”掉，从而在原来形成了牺牲柱102的地方变成空腔，多个牺牲柱102牺牲掉之后形成的空腔以及刻蚀过程中刻蚀掉材料层后形成的凹槽结合在一起形成后续SON结构中的空腔结构。

在一示例中，参见图4所示，形成牺牲柱的102的工艺为：

在第一半导体衬底100中定义至少一个刻蚀区101，基于刻蚀掩膜板对刻蚀区101进行刻蚀，以在刻蚀区101形成若干牺牲柱102，牺牲柱周围为刻蚀掉材料层后形成的刻蚀槽103。

其中，刻蚀区101的形状、数量、排布均可依据SON结构中需要形成的空腔结构的形状、数量以及排布确定，上述方式也使得SON结构中空腔得以灵活控制。本示例中，刻蚀区的形状选择为方形，从而可以有利于基于后续工艺提高空腔结构的平坦度等，提高空腔质量。另外，刻蚀掩膜板可以采用光刻工艺制备。

作为示例，牺牲柱102呈周期性阵列排布；另外，牺牲柱102的横截面形状包括圆形、多边形中的至少一种，当选择为多变形时优选为等边多边形。以利于提高空腔质量。在一具体示例中，所有牺牲柱的横截面形状设置为同种类型，如均匀圆形，直径可以依据需求变化。

作为示例，对于多个牺牲柱102的排布，可以是所有牺牲柱102分为两个区，分别是中心区(如图4中虚线框所示)及环绕所述中心区的外缘区，其中，中心区包括若干大小相同且呈周期性均匀间隔排布的第一牺牲柱，外缘区包括若干间隔排布的第二牺牲柱。在一示例中，外缘区为一圈等间距排布的第二牺牲柱，如图4中排布所示。

其中，第二牺牲柱的尺寸小于第一牺牲柱的尺寸，这里尺寸指横截面最大尺寸，例如，对于圆形横截面牺牲柱为直径，对于正方形的牺牲柱为对角线长，对于长方形的牺牲柱为最长的条对角线的长度。有利于提高牺牲均匀性，提高空腔结构的平坦度。在一具体示例中，第二牺牲柱的尺寸设计为第一牺牲柱尺寸的0.5-1倍之间，可以是0.6倍、0.8倍、0.9倍。

作为示例，如图4所示，牺牲柱102具有第一尺寸a，相邻牺牲柱102之间具有第二尺寸b，其中，第一尺寸a为牺牲柱102的横截面的最大尺寸，第二尺寸b为相邻牺牲柱之间的最小尺寸b，第一尺寸a小于第二尺寸b。另外，在一示例中，刻蚀深度大于牺牲柱102的第一尺寸a。例如，在一具体示例中，刻蚀深度5um，硅柱直径1um，间距0.6um。

作为示例，所述牺牲柱102(例如，硅柱)的刻蚀工艺选择为采用bosch工艺进行刻蚀，以有利于牺牲柱102在后续外延工艺过程中的原子迁移形成空腔结构。

最后，进行步骤S3，如图1中的S3及图5-6所示，基于外延工艺在第一半导体衬底100上形成第二半导体衬底104，在此过程中牺牲柱102对应的位置形成空腔结构105。在一示例中，刻蚀区101中形成有牺牲柱102，牺牲柱102在外延过程中“牺牲”，与周围的刻蚀凹槽103共同形成空腔结构105，即，在对应的刻蚀区101形成空腔结构105，得到SON结构。

其中，外延(epitaxial growth)过程中，牺牲柱102中的原子发生迁移并在对应的位置形成空腔结构105，例如，硅柱的硅原子会向上下表面迁移，硅柱逐渐变细，直至硅柱断开，如图5所示，形成悬浮结构，得到第二半导体衬底104和空腔结构105。不需要键合工艺即可形成硅悬浮结构。第二半导体衬底104(外延层)晶向与第一半导体衬底100(衬底)晶向相同。另外，外延工艺的设计可以使得得到的第二半导体衬底104的厚度可以精确控制。此外，第二半导体衬底的外延过程中还可以精确控制掺杂浓度调整悬浮膜层的电阻率。

另外，第二半导体衬底104作为SON结构中的另外一个衬底，其可以是单层材料层构成衬底，也可以是由叠层材料层结构构成的叠层结构。其中，第二半导体衬底104可以为Si、Ge、GaN、SiC、AsGa、AlGaN、Ga₂O₃、InP材料层，也可以上述材料层中的两者及其以上的组合。当然，还可以为其他晶体半导体，并不局限于此。本示例中，选择为单晶硅衬底。

作为示例，第二半导体衬底104的厚度介于1μm-10μm之间，牺牲柱102的深宽介于2μm-20μm之间，以利于保证牺牲柱的牺牲以及外延层的性能，可选地，第二半导体衬底104的厚度可以是2μm、5μm、8μm，牺牲柱102的深宽可以是5μm、10μm、15μm。

作为示例，第二半导体衬底104外延工艺为低压化学气相沉积(LPCVD)工艺，在一具体示例中，外延过程中的气压选择为27-270Pa，例如，可以是50Pa、80Pa、100Pa、150Pa、200Pa；外延过程中的温度可以是1000℃-1200℃之间，例如，可以是1020℃、1050℃、1080℃、1110℃、1150℃，有利于悬浮膜外延生长并有利于硅柱发生原子迁移，例如使硅柱原子迁移的高温条件。

另外，在一示例中，第二半导体衬底与第一半导体衬底的晶向一致，如均为100晶向。

作为示例，形成第二半导体衬底104后还包括平坦化处理的工艺，平坦化处理包括进行高温处理的步骤，在一示例中，高温处理的温度介于1000℃-1200℃之间，例如，可以是1050℃、1080℃、1100℃、1150℃、1180℃，在高温环境下，有利于硅柱的硅原子向上下表面迁移，硅柱逐渐变细，直至硅柱断开，形成悬浮结构，有利于悬浮结构硅原子继续迁移，使悬浮层趋于平坦，以使得到的空腔结构105侧壁平坦化。

另外，如图6所示，并参见图1-5所示，本发明还提供一种SON结构，所述SON结构优选采用本发明的SON结构的制备方法制备得到，各材料层的特征及描述可以参见在SON结构制备方法中说明，在此不再赘述。所述SON结构包括：

第一半导体衬底100；第二半导体衬底104，外延于第一半导体衬底100表面；以及空腔结构105，凹陷于第一半导体衬底100中，第二半导体衬底104与第一半导体衬底100围成所述空腔结构105。作为示例，第二半导体衬底104的厚度介于1μm-10μm之间，牺牲柱102的深宽介于2μm-20μm之间。

综上所述，本发明的SON结构及其制备方法，在半导体衬底中预制牺牲柱结构，基于外延过程中牺牲柱的变化形成悬空的上层半导体衬底，在牺牲柱的位置对应形成空腔，制备得到SON结构，不需要键合工艺即可形成硅悬浮结构，外延层晶向与衬底晶向相同，悬浮层的厚度可以精确控制，并且外延过程中可以精确控制掺杂浓度调整悬浮膜层的电阻率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种SON结构的制备方法，其特征在于，所述制备方法包括：

提供第一半导体衬底；

刻蚀所述第一半导体衬底，以在所述第一半导体衬底中形成若干牺牲柱，所述牺牲柱包括中心区及环绕所述中心区的外缘区，所述中心区包括若干大小相同且呈周期性均匀间隔排布的第一牺牲柱，所述外缘区包括若干个呈均匀间隔排布的第二牺牲柱，其中，所述第二牺牲柱的尺寸为所述第一牺牲柱尺寸的0.5-1倍之间；

基于外延工艺在所述第一半导体衬底上形成第二半导体衬底，在所述外延工艺的过程中，所述牺牲柱中的原子发生迁移并在对应的位置形成空腔结构。

2.根据权利要求1所述的SON结构的制备方法，其特征在于，所述牺牲柱呈周期性阵列排布；所述牺牲柱的横截面形状包括圆形、多边形中的至少一种。

3.根据权利要求1所述的SON结构的制备方法，其特征在于，所述牺牲柱具有第一尺寸，相邻所述牺牲柱之间具有第二尺寸，所述第一尺寸为所述牺牲柱的横截面的最大尺寸，所述第二尺寸为相邻所述牺牲柱之间的最小尺寸，所述第一尺寸小于所述第二尺寸。

4.根据权利要求1所述的SON结构的制备方法，其特征在于，所述第二半导体衬底的厚度介于1μm-10μm之间，所述牺牲柱的深宽介于2μm-20μm之间；所述第一半导体衬底与所述第二半导体衬底的晶向相同。

5.根据权利要求1所述的SON结构的制备方法，其特征在于，所述外延工艺过程中，外延工艺气压介于27-270Pa之间，外延工艺温度介于1000℃-1200℃之间。

6.根据权利要求1所述的SON结构的制备方法，其特征在于，所述牺牲柱采用bosch工艺进行刻蚀。

7.根据权利要求1所述的SON结构的制备方法，其特征在于，形成所述牺牲柱的工艺包括：在所述第一半导体衬底上定义至少一个刻蚀区，基于刻蚀掩膜板对所述刻蚀区进行刻蚀，以在所述刻蚀区形成若干所述牺牲柱。

8.根据权利要求1-7中任意一项所述的SON结构的制备方法，其特征在于，形成所述第二半导体衬底后还包括平坦化处理的工艺，所述平坦化处理包括进行高温处理的步骤，所述高温处理的温度介于1000℃-1200℃之间。

9.一种SON结构，其特征在于，所述SON结构采用权利要求1-8中任意一项所述的SON结构的制备方法制备，所述SON结构包括：

第一半导体衬底；

第二半导体衬底，外延于所述第一半导体衬底表面；

空腔结构，凹陷于所述第一半导体衬底中，所述第二半导体衬底与所述第一半导体衬底围成所述空腔结构。

Images