CN117316959A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN117316959A
CN117316959A CN202311442824.XA CN202311442824A CN117316959A CN 117316959 A CN117316959 A CN 117316959A CN 202311442824 A CN202311442824 A CN 202311442824A CN 117316959 A CN117316959 A CN 117316959A
Authority
CN
China
Prior art keywords
region
semiconductor substrate
etching
fin
fin channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311442824.XA
Other languages
English (en)
Inventor
苏炳熏
吕昆谚
叶甜春
罗军
赵杰
薛静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System, Ruili Flat Core Microelectronics Guangzhou Co Ltd filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202311442824.XA priority Critical patent/CN117316959A/zh
Publication of CN117316959A publication Critical patent/CN117316959A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，刻蚀第一区域的半导体衬底，形成第一开口，在第一开口内依次填充第一材料和第二材料，刻蚀半导体衬底和第二材料，同时分别形成第一鳍通道和第二鳍通道，氧化第一材料，形成氧化绝缘层，本申请通过在成本较低的半导体衬底的第一区域上刻蚀形成第一开口，在第一开口填充第一材料和第二材料，在第一区域形成SOI衬底，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底和基于半导体衬底的鳍式场效应晶体管的基础上，降低制造成本。

Description

一种半导体器件及其制造方法
技术领域
本申请涉及半导体领域，尤其涉及一种半导体器件及其制造方法。
背景技术
随着半导体相关技术的发展，研究人员发现在绝缘衬底上的硅(Silicon-On-Insulator，SOI)衬底上制造得到的器件具有较小的寄生电容与漏电流，器件性能更为良好。SOI衬底包括顶层硅、背衬底以及两者之间的埋氧化层。
在实际应用中，存在同时在同一片晶圆上集成不同的半导体器件的需求，例如同时集成基于SOI衬底的鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)和基于半导体衬底的FinFET。
由于SOI衬底价格昂贵，导致在同时集成基于SOI衬底的FinFET和基于半导体衬底的FinFET的两个器件时，制造成本较高，不能满足低成本制造的需求。
发明内容
有鉴于此，本申请提供了一种半导体器件及其制造方法，能够降低同时集成基于SOI衬底的FinFET和基于半导体衬底的FinFET的两个器件的制造成本。
本申请提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括毗邻的第一区域和第二区域；
刻蚀所述第一区域的半导体衬底，以形成第一开口；
在所述第一开口内依次填充第一材料和第二材料，以填充所述第一开口；
刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道；
氧化所述第一材料，在所述第一区域形成氧化绝缘层；
利用所述氧化绝缘层和所述第二材料在所述第一区域形成第一器件，利用所述半导体衬底在所述第二区域形成第二器件。
可选地，在刻蚀第一区域的半导体衬底之前，所述方法还包括：
在所述第二区域的表面覆盖硬掩膜层；
所述刻蚀第一区域的半导体衬底，以形成第一开口包括：
以所述硬掩膜层为掩蔽，刻蚀第一区域的半导体衬底，以形成第一开口；
在刻蚀所述半导体衬底和所述第二材料之前，所述方法还包括：
去除所述硬掩膜层。
可选地，所述在所述第一开口内依次填充第一材料和第二材料包括：
在所述第一开口内依次生长第一材料和第二材料。
可选地，所述刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道包括：
利用自对准双重图案或自对准四重图案工艺，刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道，所述第一鳍通道未贯穿所述第一材料。
可选地，所述方法还包括：
在所述第一区域和所述第二区域之间形成凹槽；
在所述凹槽中填充绝缘材料；
刻蚀所述凹槽中填充的绝缘材料，形成所述第一区域和所述第二区域之间的浅沟槽隔离层。
可选地，所述凹槽的深度大于所述第一鳍通道的深度。
可选地，所述刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道包括：
刻蚀所述第二材料至少到达所述第一材料，在所述第一区域形成第一鳍通道和第一鳍结构，刻蚀所述第二区域的半导体衬底，在所述第二区域形成第二鳍通道和第二鳍结构；
所述方法还包括：
在所述第一鳍结构和所述第二鳍结构上依次形成栅极氧化层和栅极。
可选地，所述第一材料为Si。可选地，所述第一材料的厚度范围为0.002-2微米。
本申请还提供一种半导体器件，包括：
半导体衬底，所述半导体衬底上形成有毗邻的第一器件和第二器件；
所述第一器件包括氧化绝缘层以及覆盖氧化绝缘层的第一鳍结构；
所述第二器件包括第二鳍结构。
与现有技术相比，本申请至少具有以下优点：
本申请提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，半导体衬底相较于SOI衬底成本较低，刻蚀第一区域的半导体衬底，以形成第一开口，在第一开口内依次填充第一材料和第二材料，以填充第一开口，第一材料可以后续形成SOI衬底中的埋氧化层，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时分别形成第一鳍通道和第二鳍通道，即在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构以及鳍结构之间的鳍通道，氧化第一区域的第一材料，在第一区域形成氧化绝缘层，即形成SOI衬底中的埋氧化层。利用氧化绝缘层和第二材料在第一区域形成第一器件，利用半导体衬底在第二区域形成第二器件。由此可见，本申请实施例通过在成本较低的半导体衬底的第一区域上刻蚀形成第一开口，而后在第一开口填充第一材料和第二材料，后续氧化第一材料，在第一区域形成SOI衬底，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的鳍式场效应晶体管的基础上，降低了制造成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请提供的一种半导体器件的制造方法实施例的流程图；
图2-图8为本申请根据制造方法制造半导体器件的结构图；
图9为本申请提供的一种半导体器件的结构图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
随着半导体相关技术的发展，研究人员发现在绝缘衬底上的硅(Silicon-On-Insulator，SOI)衬底上制造得到的器件具有较小的寄生电容与漏电流，器件性能更为良好。SOI衬底包括顶层硅、背衬底以及两者之间的埋氧化层。
在实际应用中，存在同时在同一片晶圆上集成不同的半导体器件的需求，例如同时集成基于SOI衬底的鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)和基于半导体衬底的FinFET。其中，基于SOI衬底的鳍式场效应晶体管可以简称为SOI-FinFET，基于半导体衬底的FinFET可以简称为体硅FinFET。
通常是在SOI衬底上制造形成SOI-FinFET，而后将SOI衬底的顶层硅和埋氧化层去除，在背衬底上形成体硅FinFET。由于SOI衬底价格昂贵，在SOI衬底上制造体硅FinFET时，需要去除SOI衬底的顶层硅和埋氧化层，导致该部分SOI衬底的成本浪费，也就是说，在同时集成SOI-FinFET和体硅FinFET这两个器件时，制造成本较高，不能满足低成本制造的需求。
基于此，本申请提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，半导体衬底相较于SOI衬底成本较低，刻蚀第一区域的半导体衬底，以形成第一开口，在第一开口内依次填充第一材料和第二材料，以填充第一开口，第一材料可以后续形成SOI衬底中的埋氧化层，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时分别形成第一鳍通道和第二鳍通道，即在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构以及鳍结构之间的鳍通道，氧化第一区域的第一材料，在第一区域形成氧化绝缘层，即形成SOI衬底中的埋氧化层。由此可见，本申请实施例通过在成本较低的半导体衬底的第一区域上刻蚀形成第一开口，而后在第一开口填充第一材料和第二材料，后续氧化第一材料，在第一区域形成SOI衬底，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的鳍式场效应晶体管的基础上，降低了制造成本。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参见图1，该图为本申请实施例提供的一种半导体器件的制造方法的流程图。本实施例提供的半导体器件可以同时集成基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的鳍式场效应晶体管。
本实施例提供的半导体器件的制造方法包括如下步骤：
S101，提供半导体衬底100，参考图2所示。
在本申请的实施例中，可以利用半导体衬底100，作为制造FinFET的衬底，半导体衬底相较于SOI衬底，价格低廉，具有较好的成本优势。半导体衬底100例如可以是硅衬底。
半导体衬底100至少包括毗邻的第一区域101和第二区域102，其中第一区域101可以后续用于制造SOI-FinFET，第二区域102可以后续用于制造体硅FinFET。
S102，刻蚀第一区域101的半导体衬底100，以形成第一开口110，参考图3所示。
在本申请的实施例中，刻蚀第一区域101的半导体衬底100，在第一区域101形成第一开口110。
具体在刻蚀第一区域101的半导体衬底100之前，避免对第二区域102的半导体衬底的损伤，可以在第二区域102的表面覆盖硬掩膜层103，参考图3所示。而后可以以硬掩膜层103为掩蔽，刻蚀第一区域101的半导体衬底100，以形成第一开口110。
第一开口110的刻蚀深度可以稍大于后续形成的鳍结构的深度。
S103，在第一开口110内依次填充第一材料120和第二材料130，以填充第一开口110，参考图4所示。
在本申请的实施例中，在刻蚀形成第一开口110之后，可以在第一开口110内依次填充第一材料120和第二材料130。
具体可以是在第一开口110内依次生长第一材料120和第二材料130，第二材料130覆盖第一材料120的表面。第二材料130可以是硅。
第一材料120可以是硅(Si)，第一材料120的厚度范围可以是0.002-2微米。
具体的，第二材料130的厚度可以大于第一材料120的厚度，以便后续形成鳍结构。
第二材料130和第一材料120的生长工艺不同，这样即使是生长相同的材料，最后形成的膜层的性质也不同。这样可以方便后续对第一材料120进行氧化处理，而不影响第二材料130。
S104，刻蚀半导体衬底100和第二材料130，在第一区域101和第二区域102分别形成第一鳍通道140和第二鳍通道150，参考图5所示。
在本申请的实施例中，可以刻蚀半导体衬底100和第二材料130，第一区域101刻蚀第二材料130的刻蚀深度至少到达第一材料120的表面，以在第一区域101形成第一鳍通道140和在第二区域102形成第二鳍通道150。
在形成第一鳍通道140和第二鳍通道150的同时，在第一区域101和第二区域102也分别形成了第一鳍结构141和第二鳍结构151。由于第一鳍通道140和第二鳍通道150是同时刻蚀形成的，因此第一鳍通道140和第二鳍通道150的深度相同。
具体的，可以利用自对准双重图案(Self-aligned Double Patterning,SADP)或自对准四重图案(Self-aligned Quadruple Pattern，SAQP)工艺，刻蚀半导体衬底100和第二材料130，在第一区域101和第二区域102分别形成第一鳍通道140和第二鳍通道150，其中，第一鳍通道140未贯穿第一材料120，以避免后续形成的FinFET器件不基于SOI衬底。
在本申请的实施例中，在刻蚀半导体衬底100和第二材料130形成第一鳍通道140和第二鳍通道150之前，去除在第二区域102表面上形成的硬掩膜层103。
在本申请的实施例中，在刻蚀半导体衬底100和第二材料130形成第一鳍通道140和第二鳍通道150时，还可以刻蚀半导体衬底100，在第一区域101和第二区域102之间形成凹槽104，参考图5所示，在凹槽104中填充绝缘材料105，参考图6所示，刻蚀凹槽104中填充的绝缘材料105，形成第一区域101和第二区域102之间的浅沟槽隔离层106，参考图7所示。
具体的，凹槽104的深度大于第一鳍通道140的深度，以在第一区域101和第二区域102之间形成浅沟槽隔离层106，隔离两个区域形成的FinFET器件。
在实际应用中，在凹槽104中填充绝缘材料105时，在第一鳍通道140和第二鳍通道150中也填充有绝缘材料105，在后续刻蚀凹槽104中填充的绝缘材料105时，同时也在刻蚀第一鳍通道140和第二鳍通道150中的绝缘材料105，具体刻蚀深度可以是第一鳍通道140和第二鳍通道150的深度，以将第一鳍通道140和第二鳍通道150中的绝缘材料105全部去除，暴露第一鳍通道140和第二鳍通道150的底部，此时凹槽104中剩余的绝缘材料105构成浅沟槽隔离层106。
绝缘材料105可以是氧化硅等。
S105，氧化第一材料120，在第一区域101形成氧化绝缘层160，参考图8所示。
在本申请的实施例中，在形成第一鳍通道140和第二鳍通道150之后，可以氧化第一区域101的第一材料120，以在第一区域101形成氧化绝缘层160，氧化绝缘层160位于第二材料130和半导体衬底100之间，即第二材料130、氧化绝缘层160和半导体衬底100构成了SOI衬底，这样位于SOI衬底上的第一鳍结构141，后续可以形成基于SOI衬底的FinFET结构。
在本申请的实施例中，由于形成第一材料120和第二材料130的工艺不同，因此在氧化第一材料120时，可以对第二材料130具有较小的氧化影响，从而实现仅对第一材料120进行氧化，减少或避免对第二材料130也进行氧化。
S106，利用氧化绝缘层160和第二材料130在第一区域101形成第一器件200，利用半导体衬底100在第二区域102形成第二器件300，参考图9所示。
在本申请的实施例中，在形成第一鳍结构141和第二鳍结构151，并且氧化完毕第一材料120之后，已经同时集成了SOI-FinFET和体硅FinFET的部分结构，后续可以在第一鳍结构141和第二鳍结构151上依次形成栅极氧化层和栅极，就得到同时集成SOI-FinFET和体硅FinFET的器件，也就是说，可以利用氧化绝缘层160和第二材料130在第一区域101形成第一器件200，利用半导体衬底100在第二区域102形成第二器件300。其中，第一器件200可以是基于SOI衬底的鳍式场效应晶体管，第二器件300可以是基于半导体衬底的鳍式场效应晶体管。
由此可见，本申请提供的半导体器件的制造方法，能够在半导体衬底上同时整合SOI-FinFET和体硅FinFET的制造流程，并且成本优势较大，能够满足低成本需求。
本申请实施例提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，半导体衬底相较于SOI衬底成本较低，刻蚀第一区域的半导体衬底，以形成第一开口，在第一开口内依次填充第一材料和第二材料，以填充第一开口，第一材料可以后续形成SOI衬底中的埋氧化层，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时分别形成第一鳍通道和第二鳍通道，即在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构以及鳍结构之间的鳍通道，氧化第一区域的第一材料，在第一区域形成氧化绝缘层，即形成SOI衬底中的埋氧化层。利用氧化绝缘层和第二材料在第一区域形成第一器件，利用半导体衬底在第二区域形成第二器件。由此可见，本申请实施例通过在成本较低的半导体衬底的第一区域上刻蚀形成第一开口，而后在第一开口填充第一材料和第二材料，后续氧化第一材料，在第一区域形成SOI衬底，刻蚀半导体衬底和第二材料，在第一区域和第二区域同时形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的鳍式场效应晶体管的基础上，降低了制造成本。
基于以上实施例提供的一种半导体器件的制造方法，本申请实施例还提供了一种半导体器件，下面结合附图来详细说明其工作原理。
参见图9，该图为本申请实施例提供的一种半导体器件的结构图。
本实施例提供的半导体器件包括：
半导体衬底100，半导体衬底100上形成有毗邻的第一器件200和第二器件300；
所述第一器件200包括氧化绝缘层160以及覆盖氧化绝缘层160的第一鳍结构141；
所述第二器件300包括第二鳍结构151。
也就是说，第一器件200是SOI-FinFET，第二器件300是体硅FinFET。
具体的，在第一器件200和第二器件300之间形成有浅沟槽隔离层106，用于隔离第一器件200和第二器件300。
当介绍本申请的各种实施例的元件时，冠词“一”、“一个”、“这个”和“所述”都意图表示有一个或多个元件。词语“包括”、“包含”和“具有”都是包括性的并意味着除了列出的元件之外，还可以有其它元件。
需要说明的是，本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(RandomAccess Memory,RAM)等。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括毗邻的第一区域和第二区域；
刻蚀所述第一区域的半导体衬底，以形成第一开口；
在所述第一开口内依次填充第一材料和第二材料，以填充所述第一开口；
刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道；
氧化所述第一材料，在所述第一区域形成氧化绝缘层；
利用所述氧化绝缘层和所述第二材料在所述第一区域形成第一器件，利用所述半导体衬底在所述第二区域形成第二器件。
2.根据权利要求1所述的方法，其特征在于，在刻蚀第一区域的半导体衬底之前，所述方法还包括：
在所述第二区域的表面覆盖硬掩膜层；
所述刻蚀第一区域的半导体衬底，以形成第一开口包括：
以所述硬掩膜层为掩蔽，刻蚀第一区域的半导体衬底，以形成第一开口；
在刻蚀所述半导体衬底和所述第二材料之前，所述方法还包括：
去除所述硬掩膜层。
3.根据权利要求1所述的方法，其特征在于，所述在所述第一开口内依次填充第一材料和第二材料包括：
在所述第一开口内依次生长第一材料和第二材料。
4.根据权利要求1所述的方法，其特征在于，所述刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道包括：
利用自对准双重图案或自对准四重图案工艺，刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道，所述第一鳍通道未贯穿所述第一材料。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一区域和所述第二区域之间形成凹槽；
在所述凹槽中填充绝缘材料；
刻蚀所述凹槽中填充的绝缘材料，形成所述第一区域和所述第二区域之间的浅沟槽隔离层。
6.根据权利要求5所述的方法，其特征在于，所述凹槽的深度大于所述第一鳍通道的深度。
7.根据权利要求1-6任意一项所述的方法，其特征在于，所述刻蚀所述半导体衬底和所述第二材料，在所述第一区域和所述第二区域分别形成第一鳍通道和第二鳍通道包括：
刻蚀所述第二材料至少到达所述第一材料，在所述第一区域形成第一鳍通道和第一鳍结构，刻蚀所述第二区域的半导体衬底，在所述第二区域形成第二鳍通道和第二鳍结构；
所述方法还包括：
在所述第一鳍结构和所述第二鳍结构上依次形成栅极氧化层和栅极。
8.根据权利要求1-6任意一项所述的方法，其特征在于，所述第一材料为Si。
9.根据权利要求1-6任意一项所述的方法，其特征在于，所述第一材料的厚度范围为0.002-2微米。
10.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有毗邻的第一器件和第二器件；
所述第一器件包括氧化绝缘层以及覆盖氧化绝缘层的第一鳍结构；
所述第二器件包括第二鳍结构。
CN202311442824.XA 2023-11-01 2023-11-01 一种半导体器件及其制造方法 Pending CN117316959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311442824.XA CN117316959A (zh) 2023-11-01 2023-11-01 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311442824.XA CN117316959A (zh) 2023-11-01 2023-11-01 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN117316959A true CN117316959A (zh) 2023-12-29

Family

ID=89242723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311442824.XA Pending CN117316959A (zh) 2023-11-01 2023-11-01 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN117316959A (zh)

Similar Documents

Publication Publication Date Title
US5212110A (en) Method for forming isolation regions in a semiconductor device
US6835618B1 (en) Epitaxially grown fin for FinFET
US7402856B2 (en) Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
KR100233976B1 (ko) 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법
KR20080050441A (ko) 벌크 기판상에 평면 및 비평면 ｃｍｏｓ 트랜지스터를집적하는 프로세스 및 그에 의하여 제조된 물품
US9312258B2 (en) Strained silicon structure
WO2009081345A1 (en) Improved manufacturing method for planar independent-gate or gate-all-around transistors
US9524911B1 (en) Method for creating self-aligned SDB for minimum gate-junction pitch and epitaxy formation in a fin-type IC device
CN103489784A (zh) 具有改良的栅极高度均匀性的半导体装置及其制造方法
US20090014802A1 (en) Semiconductor device and method for manufacturing the same
US20180337033A1 (en) Novel approach to improve sdb device performance
CN108091611B (zh) 半导体装置及其制造方法
KR20070120093A (ko) 좁은 반도체 트렌치 구조
CN112382605A (zh) Fdsoi的制造方法
CN117316959A (zh) 一种半导体器件及其制造方法
JP3022714B2 (ja) 半導体装置およびその製造方法
US6746928B1 (en) Method for opening a semiconductor region for fabricating an HBT
CN111477548B (zh) 鳍式场效应晶体管的形成方法
CN117316960A (zh) 一种半导体器件及其制造方法
US20030085435A1 (en) Transistor structure and process to fabricate same
CN117712024A (zh) 一种半导体器件及其制造方法
JPS60198841A (ja) 半導体装置の素子分離方法
JP5307971B2 (ja) 半導体素子の製造方法
US7622368B2 (en) Forming of a single-crystal semiconductor layer portion separated from a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination