CN105895501A - 晶片、用于处理晶片的方法、以及用于处理载体的方法 - Google Patents

晶片、用于处理晶片的方法、以及用于处理载体的方法 Download PDF

Info

Publication number
CN105895501A
CN105895501A CN201510222369.1A CN201510222369A CN105895501A CN 105895501 A CN105895501 A CN 105895501A CN 201510222369 A CN201510222369 A CN 201510222369A CN 105895501 A CN105895501 A CN 105895501A
Authority
CN
China
Prior art keywords
wafer
hollow chamber
region
supporting construction
cap region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510222369.1A
Other languages
English (en)
Inventor
T·考茨施
A·塞瑞
S·比塞尔特
U·鲁道夫
M·米勒
B·宾德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon's Technology Dresden Co Ltd
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon's Technology Dresden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon's Technology Dresden Co Ltd filed Critical Infineon's Technology Dresden Co Ltd
Publication of CN105895501A publication Critical patent/CN105895501A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的各个实施例涉及晶片、用于处理晶片的方法、以及用于处理载体的方法。根据各个实施例，用于处理晶片的方法可以包括：在晶片内形成至少一个中空腔室和支撑结构，该至少一个中空腔室限定了载体的位于该至少一个中空腔室之上的帽区域、载体的位于该至少一个中空腔室之下的底部区域、以及围绕了载体的帽区域的边缘区域，其中帽区域的表面面积大于边缘区域的表面面积，并且其中帽区域由支撑结构连接至底部区域；从底部区域和边缘区域成一整块地移除帽区域。

Description

晶片、用于处理晶片的方法、以及用于处理载体的方法
技术领域
各个实施例总体上涉及一种晶片、一种用于处理晶片的方法、以及一种用于处理载体的方法。
背景技术
通常，对于薄芯片或超薄芯片，在微电子、微系统、生物医疗和其他领域中存在多种应用，该薄芯片或超薄芯片例如形成在具有在约数十微米范围的厚度的载体上，例如在具有小于约50μm厚度的硅晶片上。用于制造薄或超薄晶片的一种方法可以是晶片研磨。基于对晶片进行机械处理的普遍地用于减薄晶片的晶片研磨技术，可以将缺陷引入晶片中，并且可以难以控制，这可以导致产率损失以及因此导致高昂成本。然而，可以试图基于晶片预处理而制造超薄芯片，其中在CMOS工艺处理之后可以经由所谓的Pick,Crack&PlaceTM工艺而分别地从预处理过的晶片移除多个超薄芯片的每个单独芯片。
发明内容
根据各个实施例，一种用于处理晶片的方法可以包括：在晶片内形成至少一个中空腔室以及支撑结构，至少一个中空腔室限定了位于至少一个中空腔室之上载体的帽(cap)区域、位于至少一个中空腔室之下载体的底部区域、以及围绕了载体帽区域的边缘区域，其中帽区域的表面面积大于边缘区域的表面面积，并且其中帽区域由支撑结构连接至底部区域；从底部区域和边缘区域成一整块地移除帽区域。
附图说明
在附图中，相同附图标记在不同附图之中通常涉及相同部件。附图无需按照比例绘制，替代地通常强调于示出说明本发明的原理。在以下说明书中，参照以下附图描述本发明的各个实施例，其中：
图1根据各个实施例示出了用于处理晶片的方法的示意性流程图；
图2A根据各个实施例示出了晶片的示意性剖视图或侧视图；
图2B根据各个实施例示出了晶片的示意性顶视图；
图2C和图2D分别根据各个实施例示出了晶片的扫描电子显微镜图像(SEM-图像)；
图2E和图2F分别根据各个实施例示出了在工艺处理期间的不同阶段晶片的示意性剖视图或侧视图；
图2G根据各个实施例示出了工艺处理之后晶片的图像；
图3A根据各个实施例示出了在工艺处理期间晶片的示意图；
图3B根据各个实施例示出了在工艺处理期间晶片的扫描电子显微镜图像(SEM-图像)；
图3C和图3D分别根据各个实施例示出了在工艺处理期间晶片的示意性剖视图或侧视图；
图4A和图4B分别根据各个实施例示出了晶片的示意性顶视图或图形化版图；
图5和图6分别根据各个实施例示出了用于在晶片内形成至少一个中空腔室和支撑结构的方法的示意性流程图；
图7A至图7C分别根据各个实施例示出了在工艺处理期间的不同阶段晶片的示意性剖视图或侧视图；
图8根据各个实施例示出了用于处理载体或晶片的方法的示意性流程图；以及
图9A和图9B分别根据各个实施例示出了在工艺处理期间的载体或晶片。
具体实施方式
以下详细说明涉及附图，其借由示意说明的方式示出了其中可以实施本发明的具体细节和实施例。
词语“示例性”在此用于意指“用作示例、实例或例证”。在此描述作为“示例性”的任何实施例或设计无需构造为在其他实施例或设计之上的优选或有益的实施例或设计。
关于形成在侧或表面“之上”的沉积材料而使用的词语“之上”，可以在此用于意指沉积材料可以“直接地”形成在该侧或表面“上”，例如与其直接接触。关于形成在侧或表面“之上”沉积材料而使用的词语“之上”，可以在此用于意指沉积材料可以“间接地”形成在该侧或表面“上”，其中在该侧或表面与沉积材料之间可以布置一个或多个额外的层。
关于结构的(或者载体或晶片的)“横向的”延伸、横向的方向、或“在横向上”相邻而使用的术语“横向”，可以在此用于意指沿着平行于载体表面的方向或平行于晶片表面的方向的延伸。这意味着，载体的表面(例如衬底的表面、或晶片的表面)可以用作参考，通常称作载体或晶片的主工艺处理表面(或者其它类型的载体的主工艺处理表面)。此外，关于结构(或结构元件，例如空腔，例如中空腔室)的“宽度”而使用的术语“宽度”，可以在此用于意指结构的横向延伸。此外，关于结构(或结构元件)的高度而使用的术语“高度”，可以在此用于意指沿着垂直于载体或晶片表面(例如垂直于载体或晶片的主工艺处理表面)的方向的结构延伸。此外，关于凹陷(或结构元件)的深度而使用的术语“深度”，可以在此用于意指沿着垂直于载体或晶片表面(例如垂直于载体或晶片的主工艺处理表面)的方向的凹陷延伸。此外，“垂直”结构可以指沿垂直于横向方向的方向(例如垂直于载体的主工艺处理表面)而延伸的结构，以及“垂直”延伸可以指沿着垂直于横向方向的方向的延伸(例如垂直于载体的主工艺处理表面的延伸)。
关于覆盖了结构(或结构元件)的沉积材料而使用的词语“覆盖”，可以在此用于意指沉积材料可以完全覆盖结构(或结构元件)，例如覆盖了结构的所有暴露侧和表面。关于覆盖了结构(或结构元件)的沉积材料而使用的词语“覆盖”，可以在此用于意指沉积材料可以至少部分地覆盖结构，例如材料可以至少部分地覆盖结构的暴露侧和表面。
根据各个实施例，例如也可以采用材料填充中空腔室，例如可以采用氧化硅填充或部分地填充硅晶片中的中空腔室。因此，关于“中空”腔室而使用的术语“中空”，可以在此用于意指中空腔室(例如空腔，例如空洞，例如中空结构)自身可以没有材料。然而，可以采用填充材料部分地填充中空腔室，或者可以采用填充材料完全填充。关于这点，可以采用与提供了中空腔室材料不同的另一材料而部分地或者完全地填充中空腔室。
根据各个实施例，如在此所描述的，用于处理晶片的方法或者用于处理载体的方法可以包括数个基本半导体制造技术，成层(经由化学气相沉积或物理气相沉积)、图形化(例如包括光刻工艺和蚀刻工艺，例如湿法蚀刻或干法蚀刻)、热处理或退火工艺(例如包括快速热处理、采用灯或激光加热等等)、掺杂(例如经由离子注入和/或扩散)、平坦化(化学机械抛光)等等，这些可以在整个制造工艺中使用至少一次或者在载体或晶片的工艺处理期间使用至少一次。
根据各个实施例，可以执行图形化工艺以用于在所需位置处将开口、凹陷、沟槽或孔洞形成在载体(或晶片)中、或者形成在载体(或晶片)的表面层中，其中图形化可以包括形成图形化的层(例如硬掩模层(例如包括氮化硅)或软掩模层(例如包括光刻胶))并且执行蚀刻或蚀刻工艺以局部地移除相应的材料。
根据各个实施例，描述了用于处理晶片(或载体)的方法以用于制造薄或超薄晶片。因此，可以采用所谓的悬空硅(silicon-on-nothing，SON)工艺(也称作venezia工艺或venetia工艺)或者所谓的硅中真空(empty space in silicon)技术，其中通过形成开口结构、并且执行高温工艺处理以从开口结构形成埋置的二维平面的(planar)中空腔室或埋置的管状中空腔室，而在晶片或载体中形成中空腔室(真空或空腔)。示例性的，开口结构可以经由退火工艺转变为一个或多个中空腔室，其中该一个或多个中空腔室的形状、尺寸和位置可以由开口结构的设计以及退火的工艺参数而限定。然而，由于基于复杂的扩散和/或迁移的形成工艺的影响，通常使用的载体设计和悬空硅工艺可能并不允许中空腔室具有大的横向延伸，例如大于数十微米。
根据各个实施例，可以载体(例如晶片)以如下方式图形化：在退火工艺之后在载体内设置了具有大横向延伸的至少一个中空腔室，其中该中空腔室由在退火工艺期间载体材料扩散和/或迁移而形成的帽区域或帽层所覆盖。该至少一个中空腔室可以基本上横向延伸通过整个载体。因此，载体的图形化可以视作提供了支撑结构，以使得在退火期间形成的帽区域可以经由支撑结构而支撑，以使得可以提供具有大的横向延伸的中空腔室。
备选地，根据各个实施例，可以经由在晶片的载体中形成多孔结构、并且执行退火工艺以从多孔结构形成中空腔室和覆盖了中空腔室的帽区域而提供中空腔室。此外，可以设置支撑结构以使得可以提供具有大横向延伸的中空腔室。
图1根据各个实施例示出了用于处理晶片(或者按照晶片的尺寸和/或形状的载体)的方法100的示意性流程图，其中方法100可以包括：在110中，在晶片内形成至少一个中空腔室和支撑结构，该至少一个中空腔室限定了晶片的位于该至少一个中空腔室之上的帽区域、和晶片的位于该至少一个中空腔室之下的底部区域、以及围绕晶片的帽区域的边缘区域，其中帽区域的表面面积大于边缘区域的表面面积，以及其中帽区域由支撑结构连接至底部区域；以及在120中，从底部区域和边缘区域成一整块地移除(例如拉掉或撕掉)帽区域。
图2A至图2D分别示出了在工艺处理期间的晶片200，例如在执行方法100的工艺步骤110期间，或者在已经执行了方法100的工艺步骤110之后；并且图2E至图2G分别示出了在工艺处理期间的晶片200，例如在执行方法100的工艺步骤120期间，或者在已经执行了方法100的工艺步骤120之后。
图2A根据各个实施例示出了已经在晶片200内形成了至少一个中空腔室204和支撑结构208之后晶片200的截面。晶片200可以具有表面202s，其可以是晶片200的主工艺处理表面或者帽区域202a的主工艺处理表面，在从晶片200移除了帽区域202a之后。根据各个实施例，表面202s可以在方法100的工艺步骤110期间形成，如参照图3A至图3D所描述。
如图2A所示，该至少一个中空腔室204限定了晶片200的在中空腔室204之上(或上方)的帽区域202a(晶片200的第一区域202a)，以及晶片200的底部区域202b(晶片200的第二区域202b)。示意性地，该至少一个中空腔室204在空间上分隔了晶片200的帽区域202a(第一区域)和晶片200的底部区域202b(第二区域)。该至少一个中空腔室204可以在垂直于晶片200厚度方向205的平面(201、203)中在晶片200内在横向上延伸。根据各个实施例，中空腔室204可以是包括了在中空腔室204内延伸的支撑结构208(例如多个支撑结构元件208)的单个空腔。中空腔室204可以具有大于约100μm的横向延伸207，其中横向延伸207可以由晶片200的横向延伸而限定(例如考虑到边缘区域)。支撑结构元件208可以垂直地连接晶片200的帽区域202a与晶片200的底部区域202b，由此承载了或者支撑了帽区域202a。帽区域202a可以是在已经形成了中空腔室204之后提供了晶片200的表面202s的层202a，其中经由支撑结构208而使帽区域202a稳固。
备选地，支撑结构元件208可以通过在晶片200中形成多个中空腔室204而提供。在该情形下，支撑结构208可以视作在多个中空腔室204中的相应的相邻中空腔室204之间保留的载体材料208或晶片材料208。根据各个实施例，该多个中空腔室204中的中空腔室204可以具有任何合适的形状，其可以例如经由venetia工艺或经由用于在晶片200内形成中空腔室204的另一工艺而设置，例如可以在晶片200内提供平板状中空腔室204、圆柱形中空腔室204和/或球形中空腔室204。
在中空腔室204为单个中空腔室204的情形中，支撑结构208可以包括基本上垂直穿过中空腔室204而延伸的(例如圆柱形或棱柱形的)支撑结构元件208，其中支撑结构元件208可以并未被(并未被固体材料)在横向上围绕。
如图2B中所示，在根据各个实施例的晶片200的顶视图中，中空腔室204可以在横向上下挖(挖空)晶片200的大部分或者晶片200表面202s的大部分，其中中空腔室204可以由边缘区域202e在横向上围绕以及其中中空腔室204可以由支撑结构208支撑。因此，帽区域202a可以由边缘区域202e在横向上围绕，并且底部区域202b可以由边缘区域202e在横向上围绕。边缘区域202e可以从晶片的表面202s延伸至晶片200的背侧(与晶片200表面202s相对的晶片200的背侧)。示例性地，根据各个实施例，至少一个中空腔室204分隔了晶片200的正面侧202s和晶片200的背面侧(与正面侧202s相对)。根据各个实施例，为了有效地执行用于制造薄或超薄晶片(例如通过移除帽区域202a而提供)的方法100，边缘区域202e的面积(例如如图2B中所示从顶部看去)与由中空区域204限定的帽区域202a的面积相比可以较小。
根据各个实施例，中空腔室204和支撑结构208可以经由对初始晶片的至少使用了用于将晶片图形化的光刻工艺的半导体工艺处理而提供，因此边缘区域202e的尺寸和形状可以通过该半导体工艺处理的限制而被限定，或者边缘区域202e的尺寸和形状可以被预定。此外，根据各个实施例，边缘区域202e的尺寸和形状可以由在晶片200中提供的用于经由退火而形成中空腔室204的相应图形而限定(参见图3A和图3B)。
根据各个实施例，晶片200的直径200w可以在从约150mm至约450mm的范围内，其中方法100可以不限于晶片200的直径200w。因此，中空腔室204的直径207可以在从149mm至约449mm的范围内。根据各个实施例，边缘区域202e的面积(例如边缘区域202e的表面面积)可以在从晶片200的表面202s的面积的约0.01％至约20％的范围内。根据各个实施例，边缘区域202b的面积(例如投影在晶片200表面202s上的表面面积或面积)可以在从晶片200表面202s的面积的约0.1％至约10％的范围内。
根据各个实施例，帽区域202a的面积(例如帽区域202a的表面面积)可以大于边缘区域202e的面积(例如边缘区域202e的表面面积)，例如面积比例(帽区域面积/边缘区域面积)可以大于3、或例如大于4、或例如大于5、或例如大于6、或例如大于7、或例如大于8、或例如大于9、或例如大于10、或例如大于20、或例如大于50、或例如大于100、或例如大于200、或例如大于500。换言之，帽区域202a的面积可以尽可能大，并且边缘区域202e的面积可以尽可能小(例如通过对中空腔室204和支撑结构208的处理来限制)。可以例如相对于由方向201、203跨越的几何平面而测量帽区域202a的面积和边缘区域202e的面积。
根据各个实施例，可以能够在晶片200内提供多于一个中空腔室204和相应的支撑结构208，而并未改变支撑结构208的功能，其中支撑结构208可以既支撑帽区域202a，又易于断裂以使得可以从晶片200的剩余部分移除帽区域202a。
图2C以透视(倾斜)图根据各个实施例示出了在已经形成了中空腔室204和支撑结构208之后晶片200的SEM图像。在该情形中，支撑结构208包括多个支撑结构元件208，例如规则地布置在具有约50μm间距的阵列中。然而，间距也可以小于或大于50μm，例如在从约10μm至约50μm的范围内，例如在从约50μm至约100μm的范围内，并且该多个支撑结构元件208也可以以其他(例如非规则的，例如六边形的)布置而布置。
图2D根据各个实施例示出了在已经形成了中空腔室204和支撑结构208(桩柱)之后晶片200的剖视图(例如穿过单个桩柱208而切割得到)的截面SEM图像(与图2C相关)。根据各个实施例，支撑结构208可以具有在从约0.5μm至约10μm范围内的宽度208w，例如在从约1μm至约10μm范围内，例如在从约2μm至约5μm范围内。根据各个实施例，支撑结构208可以具有基本上等于中空腔室204高度204h的高度，例如在从约0.5μm至约10μm的范围内，例如在从约0.5μm至约5μm的范围内，例如在从约1μm至约5μm的范围内。根据各个实施例，帽区域202a可以具有在从约0.5μm至约20μm范围内的高度(厚度)，例如在从约0.5μm至约10μm范围内，例如在从约1μm至约5μm范围内。此外，帽区域202a的高度(厚度)可以通过执行成层工艺而增加，例如通过在帽区域202a之上形成外延硅层。
图2E和图2F分别示出了在移除帽区域202a期间晶片200的示意性剖视图或侧视图。根据各个实施例，可以通过采用辊轴200r而卷起整个帽区域202a。为了移除帽区域202a，可以例如通过形成(部分地或完全地)围绕了帽区域202a的垂直沟槽、而首先从边缘区域202e分离帽区域202a，垂直沟槽从晶片200的表面202s延伸至中空腔室204。
根据各个实施例，移除帽区域可以包括首先使得辊轴200r与晶片200的帽区域202a接触，如图2E所示，以及其次在晶片200之上滚动201r辊轴200r以使得帽区域202a粘附至辊轴200r并且从底部区域202b移除(或从晶片200)，如图2F所示。根据各个实施例，辊轴可以包括粘附表面，或者辊轴可以覆盖有粘附带例如晶片带。此外，根据各个实施例，可以从辊轴200r移除晶片带和帽区域202a，以用于进一步处理帽区域202a作为超薄晶片。
根据各个实施例，由于采用辊轴200r以用于从晶片200移除帽区域202a，支撑了帽区域202a的支撑结构元件208可以不同时地断裂，这可以允许成一整块地移除帽区域202a，而不损伤薄的帽区域202a。
备选地，根据各个实施例，可以通过使用其他工具，例如由晶片带或粘附带覆盖的印模或平板，来移除帽区域202a。
图2G根据各个实施例示出了在已经从晶片200的剩余部分移除了帽区域202a之后的粘附至辊轴200r的帽区域202a。薄膜202a(例如具有约30微米厚度)已经从晶片衬底200剥离。
已移除的帽区域202a的表面面积(可以是由帽区域202a提供的新处理面积，如薄或超薄载体或晶片)可以基本上与曾经形成帽区域202a的初始晶片200的表面面积同样大，例如已移除的帽区域202a的表面面积可以大于晶片200表面面积的80％，或者例如已移除的帽区域202a的表面面积可以大于晶片200表面面积的90％，或者例如已移除的帽区域202a的表面面积可以大于晶片200表面面积的95％，或者例如已移除的帽区域202a的表面面积可以大于晶片200表面面积的99％。
如图2A、图2D和图2E的侧视图或剖视图所示，根据各个实施例，多个支撑结构元件208(例如多个桩柱208)可以被布置或者形成在晶片200的中空腔室204中。中空腔室204和在中空腔室204内的多个支撑结构元件208可以提供SON结构202a或SOI结构202a。根据各个实施例，多个支撑结构元件208可以布置在中空腔室204内，例如每个支撑结构元件208由于布置在中空腔室204内而均在横向上没有材料(例如固体材料，例如晶片的材料，例如硅)。
根据各个实施例，布置在中空腔室204内的多个支撑结构元件208可以视作支撑结构、或支撑结构布置，以用于使晶片200的在支撑结构元件208之上延伸的帽区域202a稳固。支撑结构元件208和中空腔室204可以包括硅或者可以由硅构成。
如图2B所示，帽区域202a可以具有圆形。支撑结构元件208可以布置在中空腔室204中，分别从晶片200边缘区域202b延伸至晶片200的帽区域202a。相应地在两个支撑结构元件208之间的横向距离(换言之，最近相邻间距)可以在从约数十微米至约数百微米的范围内。示例性地，支撑结构元件208之间的距离可以影响晶片200帽区域202a的机械稳定性，如此使得支撑结构元件208之间的距离可以适应于所需的需求，例如取决于用于形成至少一个中空腔室204的相应方法。
根据各个实施例，在晶片200的热处理期间(例如在方法100的工艺步骤110期间)，例如包括加热晶片200(的至少一部分)至在约500℃至约1400℃范围内的温度，晶片材料例如硅可以开始迁移和/或扩散，并且晶片200的帽区域202a可以例如损失其机械稳定性，这可以导致中空腔室204的崩裂。在这点上，支撑结构元件208可以提供机械支撑以使得可以在晶片200内提供具有例如高达数十厘米的大的横向延伸的中空腔室204。
根据各个实施例，替代于形成横向延伸了晶片200大部分的单个埋置中空腔室204，可以通过在晶片200内形成多个中空腔室204(中空腔室的阵列)而提供支撑结构元件208，其中多个中空腔室204的相应地相邻的中空腔室之间的材料在退火工艺期间保留，作为支撑结构元件208。
根据各个实施例，在以下附图3A至图3D中，可以提供和/或说明示出用于在晶片200中形成中空腔室204的方法300的细节。该方法300可以用于在晶片200中形成从晶片200分离了帽区域202a(例如从晶片200的第二区域202b分离第一区域202a)的中空腔室204。图3A根据各个实施例示出了在工艺处理期间晶片200的示意图，其中在方法300中，在晶片200中提供开口结构304，例如从晶片200的表面202s(例如垂直地)延伸进入晶片200中的多个圆柱形孔洞或圆柱形孔洞的阵列。圆柱形孔洞之间的间距以及尺寸(例如直径和深度)可以被设置为，在退火320之后在晶片200内提供中空腔室204。该方法300可以修改为，在中空腔室204内或者在相邻中空腔室204之间附加地保留支撑结构208，例如参照图4A所描述。
图3B根据各个实施例示出了在已经执行了退火320之后晶片200的扫描电子显微镜图像(SEM图像)。形成在晶片200中的中空腔室204可以由帽层202a覆盖，如已经描述的。帽层202a可以包括与晶片200相同的材料，或者帽层202a可以包括与围绕中空腔室204的表面层202相同的材料，例如帽层202a可以包括硅。如图3B中所示，中空腔室204可以在晶片200中在横向上延伸(沿着方向201、203)，其中中空腔室204可以具有在从约40μm至约60μm范围内的横向延伸(例如沿两个横向空间方向201、203)。此外，帽层202a的厚度在退火之后可以在从约1μm至约10μm的范围内。根据各个实施例，外延层例如外延硅层可以形成在覆盖中空腔室204的帽层202a之上。
图3C示出了在工艺处理期间晶片200的示意性剖视图或侧视图，例如在已经经由例如图形化工艺而在晶片200中形成了开口结构304之后。图3D示出了在工艺处理期间晶片200的示意性剖视图或侧视图，例如在如图3C所示已经执行了对开口结构304的退火之后。
如图3C和图3D所示，在晶片200内形成中空腔室204可以包括：在晶片200中形成开口结构304，开口结构304可以包括一个或多个开口304t(沟槽、孔洞)，该一个或多个开口304t中的每一个从晶片200的表面202s延伸；以及执行退火工艺以使得从开口结构304在晶片200中形成了中空腔室204。为了在已经执行退火之后提供支撑了帽层202a的支撑结构208，可以在晶片200中布置多个开口结构304，其中可以使得相邻开口结构304之间的距离321大于开口结构304的开口304t之间的距离309。换言之，将晶片200图形化以使得晶片200可以包括一个或多个开口结构304，例如如图4A中所示，其中该一个或多个开口结构304可以在横向上围绕或者至少部分地在横向上围绕支撑结构208或者一个或多个支撑结构208。支撑结构208可以是设置在晶片200中的支撑区域308s，具有在退火期间使得支撑区域308s保留的尺寸和形状。示意性地，晶片200的图形化可以已这样的方式执行，从而使得晶片200的部分308s在退火之后保留，作为支撑结构208，而晶片200的另外的部分304在退火期间转变为至少一个中空腔室204。因此，根据各个实施例，在已经执行了退火之后，从该一个或多个开口结构304形成的中空腔室204可以在横向上围绕支撑结构208。
根据各个实施例，用于处理晶片200的方法可以包括：在晶片200的第一区域202之上和/或之中形成至少一个开口结构304(例如在包括硅的晶片200的表面层中)；以及随后退火至少一个开口结构304以使得可以由该至少一个开口结构304的材料形成至少一个中空腔室204(一个或多个中空腔室204)(该晶片的工艺处理也可以称作venetia工艺)。根据各个实施例，可以在晶片200中形成多个中空腔室204，设置多个帽区域，从而形成帽层202a，帽层202a(或者该多个帽区域)与晶片200的在中空腔室204下方的剩余部分202b分离。在已经执行了退火工艺之后，帽区域202a可以经由支撑结构208与晶片200的剩余部分202b连接。
根据各个实施例，可以在连续的单个中空腔室204内布置支撑结构208，支撑结构208在连续的单个中空腔室204之上承载了帽区域202a。备选地，支撑结构208可以布置在多个中空腔室204中的一个或多个中空腔室204内和/或在多个中空腔室204中的相邻中空腔室204之间，从而支撑结构208承载了在该多个中空腔室204之上的帽区域202a。根据各个实施例，该多个中空腔室204的连续单个中空腔室204可以具有大的横向延伸，例如几何投影在晶片200的表面202s上，连续的单个中空腔室204或多个中空腔室204可以大于晶片200表面面积的80％，以使得可以经由使保留在晶片200的帽区域202a与剩余部分202b之间以用于支撑帽区域202a的支撑结构208断裂、而将帽层202a从晶片200的剩余部分202b移除。换言之，连续单个中空腔室204或多个中空腔室204可以在晶片200中形成预定的断裂区域，以使得帽区域202a可以被移除。已移除的帽区域202a可以提供新的薄或超薄晶片202a或载体202a，其中已移除的帽区域202a的面积(表面面积或横向延伸)可以大于初始载体200或晶片200的面积(表面面积或横向延伸)的80％(或例如90％或例如95％)。示意性地，考虑工艺处理面积，在从初始晶片200的对超薄晶片202a或载体202a的处理期间，可以仅损失晶片的小的边缘区域。
如图3C示意性所示，根据各个实施例，开口结构304可以包括形成在晶片200中或在晶片200的表面层202中的一个或多个开口304t(例如凹陷或孔洞)。根据各个实施例，可以通过将之前沉积的表面层202图形化、和/或通过在晶片200之上和/或之中形成一个或多个结构元件304f，而形成开口结构304。
晶片200可以是硅晶片200或硅衬底200，如前所描述。晶片200可以是任意类型的载体，如前所描述，包括载体表面层202，其中载体表面层202可以是硅层202。如在此所描述的，可以类似地将在晶片200中形成开口结构304的方法应用于具有硅表面层202的晶片200。
用于在晶片200之上和/或之中形成至少一个开口结构304的方法可以包括将晶片200图形化(或将载体的表面层202图形化)。因此，图形化的掩模层可以被布置在晶片200之上，其中图形化的掩模层可以至少部分地覆盖晶片200并且可以暴露晶片200的待蚀刻的区域，并且随后可以从晶片200的至少一个暴露区域部分地移除晶片材料，以在晶片200中形成至少一个开口结构304。
根据各个实施例，可以根据待形成在晶片200中的中空腔室204的所需形状，而选择包括在开口结构304中所包括的开口304t的形状、尺寸、位置和数目。可以根据待形成在晶片200中的中空腔室204的所需形状、尺寸、位置和数目，而选择开口结构304的形状、尺寸、位置和数目。
根据各个实施例，可以应用至少一个蚀刻工艺，以部分地移除相应晶片材料以提供至少一个开口结构304，其中至少一个蚀刻工艺可以包括干法蚀刻，例如反应离子蚀刻，例如深反应离子蚀刻。如在此所描述的，反应离子蚀刻可以包括至少一个以下蚀刻化学剂：SF6、O2、HBr、NF3、C4F8和C4F6。蚀刻工艺可以对于晶片材料例如对于硅是选择性的，以使得可以采用图形化的掩模层以在所需位置处部分地移除晶片材料，并且因此在所需位置处形成至少一个开口结构304。开口结构304的开口304t可以由晶片材料200、202、304f(例如由硅)所围绕。包括在至少一个开口结构304中的开口304t可以具有在从约2至约30的范围内的深宽比(开口304t深度305与开口304t宽度301的比值)，例如在从约2至约20的范围内，例如在从约2至约10的范围内。
例如图3C中所示的多个开口304t可以代表开口结构304。该多个开口中的每个开口304t在截面图中可以具有矩形或正方形的形状，如图3C中所示。包括在该至少一个开口结构304中的开口304t的基底区域，例如从顶部看，可以具有如由所采用的图形化的掩模层所限定的形状，例如矩形、正方形、多边形、圆形或椭圆形。开口304t可以具有直角棱柱的形式(或形状)，例如立方体、长方体、圆柱体等等。
如图3C中剖视图所示，该多个开口304t中的至少一个开口304t、例如该多个开口304t中的所有开口可以具有在从约1μm至约100μm范围内的深度305，例如在从约1μm至约50μm范围内。根据各个实施例，该多个开口304t中的至少一个开口304t，例如该多个开口304t中的所有开口，可以具有在从约0.1μm至约50μm范围内的宽度301(或者在圆柱形的情形中为直径301)，例如在从约0.2μm至约20μm的范围内，例如在从约0.5μm至约5μm的范围内。根据各个实施例，开口结构304中的两个相邻开口304t之间的距离307，从两个相邻开口中的一个开口的中心至该两个相邻开口中的另一个开口的中心测得，可以在从约0.2μm至约100μm的范围内。因此，根据各个实施例，作为宽度301和距离307的结果，开口结构304t的两个相邻开口304t之间的剩余晶片材料304f的宽度309可以在从约0.1μm至约100μm的范围内。
根据各个实施例，开口结构304的开口304t的深度305可以限定或者可以影响从开口结构304形成的相应中空腔室204的深度位置(例如深度205a)(并且从而影响帽区域202a的厚度205a)，例如在随后执行的退火工艺或热处理中(参见图3D)。开口结构304的开口304t的深宽比可以限定或者可以影响从开口304t形成的相应中空腔室204的尺寸，例如在随后执行的退火工艺中。总之，开口结构304中的一个或多个开口304t的布置(或者晶片200中的多于一个开口结构304的布置)可以确定和/或影响在晶片200中所产生的一个或多个中空腔室204的布置，例如该至少一个中空腔室204可以在随后执行的退火工艺期间从开口结构304形成。根据各个实施例，可以通过开口结构304的宽度311来限定中空腔室204的宽度204w。
根据各个实施例，至少一个开口结构304可以包括一个或多于一个开口304t，例如任何其他数目的开口，例如两个、三个、四个、五个、六个、七个、八个、九个、十个、或甚至多于十个、或多于20个、或甚至多于百个开口304t，多于千个开口304t，多于百万个开口304t，取决于待形成的中空腔室204的所需数目、形状和/或尺寸。如图2B中所示，晶片200的基本上整个工艺处理表面(例如晶片表面的80％或90％或95％)(除了小边缘区域202e之外)可以以这样的方式图形化，以使得所产生的中空腔室204在横向上使得基本上整个晶片200被挖空，以及使得在所产生的中空腔室204之上延伸的帽区域202a可以由大量(例如数千或百万)的分别具有小横截面积(例如在从约1μm2至约20μm2的范围内)的支撑结构元件支撑，以使得支撑结构元件208可以易于断裂，以便移除帽区域202a。
可以在已经形成了开口结构304之后执行退火工艺。如图3D中所示，可以在开口结构304的退火期间，例如由于至少一个开口结构304的材料的迁移的作用、例如由于围绕开口304t的硅304f的迁移的作用，而形成至少一个(一个或多个)中空腔室204。开口结构304的材料的迁移可以在晶片200中形成一个或多个中空腔室204，从而分隔帽区域102a与晶片200剩余部分202b。根据各个实施例，并未由支撑结构所支撑的单个中空腔室204的横向延伸204w可以在从约数百纳米直至数微米或者甚至高达数百微米的范围内。
根据各个实施例，两个开口结构之间或开口结构内的材料308s在退火期间经受了另一工艺，例如材料308s可以并未迁移或扩散至中空腔室，从而使得材料308s可以在退火期间和之后提供支撑结构208。由于支撑结构208的作用，可以不限定中空腔室204的横向延伸204w，中空腔室204的横向延伸204w可以在从约100μm至约60cm的范围内(例如仅受限于载体的横向延伸或晶片的直径，例如对于18英寸晶片而言为45cm)。
根据各个实施例，覆盖了该至少一个中空腔室204的帽区域202a的厚度205a、或者在该至少一个中空腔室204之上的材料区域202a的厚度205a，可以在从约0.2μm至约100μm的范围内。覆盖了该至少一个中空腔室204的帽区域202a可以包括硅(例如p型和/或n型掺杂的硅)。此外，用于提供该一个或多个开口结构304的初始使用的晶片200可以由于晶片材料的迁移和/或扩散而在一个或多个开口结构304的退火期间形成新的表面202s。
根据各个实施例，用于从该一个或多个开口结构304形成该至少一个中空腔室204(一个或多个中空腔室204)的退火工艺，可以引起围绕了被包括在开口结构304中的该一个或独个开口304t的材料的迁移、扩散、材料输运、和材料重排的至少一个，同时形成该至少一个中空腔室204。
根据各个实施例，用于从该一个或多个开口结构304形成该至少一个中空腔室204的退火工艺，可以通过使用在从约800℃至约1400℃范围内的温度来执行，例如在从约900℃至约1300℃的范围内，例如在从约1100℃至约1200℃的范围内。根据各个实施例，退火工艺的历时可以至少在从约数分钟的范围内，例如大于5分钟，例如大于10分钟，例如大于20分钟。根据各个实施例，可以在真空条件下执行退火工艺。根据各个实施例，可以在缺乏足够氧气含量(或氧气分压)的情形下执行退火工艺，例如在氮气气氛下，例如在氩气气氛下，例如在包括氮气和氢气的化学还原性气氛下(例如氮气与2％至20％氢气的混合物(物质的量百分比))，例如在包括氩气和氢气的化学还原性气氛下(例如氩气与2％至20％氢气的混合物(物质的量百分比))。
根据各个实施例，该至少一个中空腔室204也可以称作硅中真空，并且在该至少一个中空腔室204之上的帽区域202a可以称作悬空硅(SON)结构或迁移硅区域。示例性地，因为真空204可以是电隔离的，所以在中空腔室204之上的帽区域202a可以称作绝缘体上(SOI)结构。迁移的硅区域202a可以在退火工艺之后具有第一厚度，其中可以在退火后晶片之上沉积额外材料，从而增加迁移硅区域202a的厚度。
根据各个实施例，可以通过开口结构304的设计、以及因此通过将晶片200图形化(其可以通过使用半导体工业的工艺来执行)，来控制和/或影响该至少一个中空腔室204的尺寸和/或形状、迁移的硅区域202a的厚度、以及该至少一个中空腔室204的位置，如在此所描述。该至少一个中空腔室204可以由硅围绕，例如完全由硅围绕。换言之，该至少一个中空腔室204可以在经由退火工艺形成之后不具有至晶片200表面的开口。
根据各个实施例，该至少一个中空腔室204的尺寸、形状和位置可以在进一步的热处理中不显著改变或变化。根据各个实施例，在上至约1300℃的温度下，该至少一个中空腔室204可以尺寸、形状和/或位置都是稳定的。根据各个实施例，该至少一个中空腔室204可以在晶片200中提供稳定的电绝缘结构204，其中晶片200可以在高温下被处理，例如被包括在制造集成电路中(例如在制造CMOS结构中、例如在制造功率半导体器件中、例如在制造晶体管中、例如在制造光传感器中、以及例如在制造微机电系统中)的典型高温工艺(参见图6B和图7B)。
图4A以顶视图示出了在工艺处理期间的晶片200，例如在晶片200中设置开口结构304之后并且在执行退火之前的工艺处理阶段。图4B示出了用于在晶片200中形成开口结构304的图形化版图。如前所描述，开口结构304可以包括从晶片200的表面202s延伸进入晶片200的多个开口304t。此外，根据各个实施例，开口结构304可以包括支撑结构308s，例如没有开口304t的一个或多个区域。在退火晶片200期间，该多个开口304t可以形成中空腔室204，并且在中空腔室204之上形成帽区域202a，帽区域202a由支撑区域308s形成或提供的支撑结构208来支撑或承载。
根据各个实施例，图形化的晶片200可以包括开口结构304，其中开口结构304包括开口304t的阵列，例如图4A和图4B中所示。支撑区域308s可以并未图形化，或者可以没有开口304t。支撑区域308s的间距201p、203p可以在从约10μm至约100μm的范围内，例如在从约40μm至约60μm的范围内。由支撑区域308s作为阵列的角部而限定的阵列可以包括多个开口304t，例如多于100个，或多于1000个，或者阵列中开口304t的数目可以在从约100至约10000的范围内。
根据各个实施例，由支撑区域308s提供的每个支撑结构元件208可以承载具有在从约100μm2至约10000μm2范围内的面积的帽区域202a的一部分，例如在从约1500μm2至约4000μm2的范围内。换言之，可以使得中空的空间204由支撑结构元件208作为限制点来限定，其中中空的空间204可以在横向上下挖帽区域202a的具有从约100μm2至约10000μm2范围内的面积的一部分，例如在从约1500μm2至约4000μm2的范围内。
如图4B中所示，在掩模版图中每隔50μm(例如在50μm正方形的角部)可以省略四个蚀刻孔洞。根据各个实施例，掩模版图可以限定用于产生支撑结构208和中空腔室204的蚀刻孔洞位置。
图5示出了用于在晶片200内形成该至少一个中空腔室204和支撑结构208的方法500的示意性流程图，如前所描述。根据各个实施例，用于在晶片200内形成该至少一个中空腔室204和支撑结构208的方法500可以包括：在510中，在晶片200中形成至少一个开口结构304，以及在该至少一个开口结构304内提供支撑区域308s；以及在520中，执行退火工艺以从该至少一个开口结构304形成至少一个中空腔室204和帽区域202a，以及从支撑区域308s形成支撑了帽区域202a的支撑结构208。由此，晶片200可以包括硅，并且退火工艺可以在至少约900℃的温度下执行。
备选地，图6示出了用于在晶片200内形成该至少一个中空腔室204和支撑结构208的方法600的示意性流程图，方法600可以包括：在610中，在晶片200中形成至少一个多孔结构并且在多孔结构内设置支撑区域308s；以及在620中执行退火工艺以从该至少一个多孔结构形成至少一个中空腔室204和帽区域202a，以及从支撑区域308s形成支撑了帽区域202a的支撑结构208。
根据各个实施例，如图7A至图7C所示，在晶片200中形成中空腔室204可以包括：在晶片200之上和/或之中形成多孔结构704，多孔结构704包括在晶片200的晶片材料202中的多个微孔704h；以及在晶片200之上形成覆盖层702，覆盖层702覆盖了多孔结构704。根据各个实施例，多孔结构704可以包括一个或多个多孔区域。示意性地，如前所描述的，开口结构304可以包括一个或多个多孔区域704。此外，可以通过执行退火工艺而从覆盖有覆盖层702的多孔结构704形成中空腔室204，以使得多个微孔704h可以形成连续的中空腔室204，如前所描述。
根据各个实施例，图7A示出了在晶片200中已经形成了多孔结构704之后的晶片200，多孔结构704可以包括多个微孔704h(例如由晶片200的晶片材料(例如硅)围绕的孔洞)。根据各个实施例，可以通过处理晶片200的选定区域702r来形成多孔结构704，其中晶片200可以例如是硅衬底。通过涂覆掩模材料层并随后将掩模材料层图形化，可以限定选定区域702r(或者可以选择晶片200的区域702r)，以使得晶片200的选定区域702r可以部分地暴露。换言之，预定的图形化的掩模层可以布置在覆盖层702之上。
选定的区域702r可以随后经受物理和/或化学处理(例如微孔形成处理)，以在晶片200的限定区域中设置多孔结构704。如在此所描述的，术语“多孔率(porosity)”或类似“多孔的”结构的相关术语等，可以限定作为材料内空洞的分比(the fraction of voids)。例如，多孔硅可以基于硅中包括的微孔的尺寸而划分为三个类别：第一，包括具有直径小于约2nm微孔的微型多孔硅；第二，包括具有直径在从约2nm至约50nm范围内的微孔的中型多孔硅，以及第三，包括具有大于约50nm直径微孔的大型多孔硅。
因此，在晶片200的选定区域702r中形成多孔结构704可以包括，部分地处理硅衬底100以使得在硅衬底100中形成至少一个多孔区域，该至少一个多空区域包括大型微孔硅、中型微孔硅或微型微孔硅的至少一个。根据各个实施例，在晶片200的选定区域702r中形成多孔结构704可以包括将多个微孔704h引入硅衬底100中，该多个微孔704h例如通过使用阳极氧化工艺(例如在阳极氧化电池中执行)而在晶片200的选定区域702r中形成多孔结构704。阳极氧化电池可以例如包括在电解质例如氟化氢(HFaq)电解质中的铂阴极以及配置作为阳极的硅晶片200。由此，可以通过在铂阴极与硅衬底之间施加电压使得电流流过阳极氧化电池，来产生对硅衬底的蚀刻。
根据各个实施例，通过采用阳极氧化工艺在晶片200中形成多孔硅区域，可以能够产生多孔率在从约5％至约90％范围内的多孔硅。此外，阳极氧化电池中使用的电解质可以包括乙醇。
此外，根据各个实施例，在晶片200的选定区域702r中形成多孔结构704可以包括，通过使用染色蚀刻或所谓的染色蚀刻工艺来将多个微孔704h引入硅衬底100中。
染色蚀刻工艺可以包括使用染色蚀刻剂执行湿法蚀刻工艺，例如氢氟酸、硝酸和水的至少一种，例如包括氢氟酸、硝酸和水的蚀刻剂(例如硝酸在浓缩氢氟酸中的稀释溶液)。根据各个实施例，可以通过染色蚀刻形成多孔硅结构704，例如通过使得硅衬底100的暴露区域702r经受包括硝酸(HNO3)和氢氟酸(HF)的湿法蚀刻剂。
在晶片200中已经形成了一个或多个多孔结构704之后，如图7A中所示，可以在晶片200之上形成覆盖层702；覆盖层702可以完全覆盖多孔结构704。根据各个实施例，形成在晶片200表面之上的覆盖层702可以包括硅，其中晶片200可以也包括硅，因此可以在晶片200内形成埋置的多孔结构704，如图7B中所示。根据各个实施例，覆盖层702可以视作提供了晶片200的表面区域202的部分。
根据各个实施例，多孔结构704可以这样形成在晶片200中，以使得可以提供支撑区域308s(例如在多个微孔704h的形成期间可以由掩模层覆盖支撑区域308s)，类似于之前参照图4A所描述。可以形成多孔结构704以使得多孔结构704可以在横向上围绕支撑区域308s。
随后，根据各个实施例，可以执行热处理(退火)以使得可以由多孔结构704形成至少一个中空腔室204。示意性地，多孔结构704的材料(硅)可以迁移和/或扩散，从而在含氢气氛中执行的热处理期间形成了中空腔室204以及覆盖中空腔室204的帽区域202a。根据各个实施例，热处理(退火)可以包括在从约900℃至约1100℃范围内温度下对多孔结构704进行退火(参见venetia工艺)。根据各个实施例，多孔结构704的微孔704h可以在热处理期间生长在一起，以使得可以形成单个中空腔室204，如图7C中所示。可以如前所描述的进一步处理在图7C中示意性剖视图中所示的晶片200，例如可以从晶片200移除帽区域202a。
根据各个实施例，可以通过在区域702r和围绕该区域的晶片200的一部分中提供不同掺杂类型，来选择限定了多孔结构704尺寸的晶片200中的区域702r，这是因为多孔结构704的形成可以被对晶片200的掺杂影响。
根据各个实施例，支撑结构208可以设计为容易通过在晶片200的帽区域202a上施加机械力而被破坏，例如用以从晶片200空间地分隔和/或移除帽区域202a(SON结构或SOI结构)。
根据各个实施例，可以从晶片200移除(空间地移除或分离)晶片200的帽区域202a，例如在晶片200的帽区域202a中已经形成了电子部件之后。
备选地，可以利用晶片200的已移除的帽区域202a以制造电子器件，例如帽区域202a可以提供用于进一步处理的载体或晶片。
图8示出了用于处理载体200或晶片200的方法800的示意性流程图，方法800可以包括：在810中，在载体内形成中空腔室，中空腔室由帽区域覆盖，其中经由在中空腔室内延伸的多个支撑结构元件而支撑帽区域，其中支撑结构元件以第一间距相互间隔开；以及在820中，处理帽区域中的多个处理区域，其中处理区域以第二间距相互间隔开，其中支撑结构元件的第一间距小于处理区域的第二间距。
根据各个实施例，间距可以视作中心-至-中心距离，例如几何地考虑。
如前所描述，根据各个实施例，多个支撑结构元件208的支撑结构元件208的间距(参见支撑区域地间距201p、203p)可以在从约10μm至约100μm的范围内，例如在从约40μm至约60μm的范围内。此外，帽区域中的处理区域的间距可以例如在从约1mm至约50mm的范围内，例如在从约1mm至约30mm的范围内。根据各个实施例，该多个处理区域的每个处理区域在横向上重叠了支撑结构208的多于一个支撑结构元件。
此外，根据各个实施例，可以例如在从晶片200移除帽区域202a之前，例如经由在帽区域202a内或在晶片200内形成对准结构，在帽区域202a中限定多个处理区域。根据各个实施例，可以在已经形成了该至少一个中空腔室204之后，形成对准结构，其中处理区域的对准可以在中空腔室204内提供的支撑结构208的独立地选择或限定。
根据各个实施例，处理区域的第二间距可以是支撑结构元件208的第一间距的非整数倍。示意性地，帽区域202a的处理可以独立于所提供的支撑结构208，这是因为帽区域202a可以并未限定用于后续处理的优选区域。
根据各个实施例，可以处理帽区域202a的多个处理范围(处理区域)，其中至少该多个处理区域的第一处理区域和该多个处理区域的第二处理区域可以在尺寸和/或形状上相互不同。根据各个实施例，具有第一有源区域的第一电子电路结构可以设置在帽区域202a中，而具有第二有源区域的第二电子电路结构可以设置在帽区域202a中(例如在横向上紧邻第一有源区域)，其中第一有源区域和第二有源区域可以在尺寸和/或形状上相互不同。
图9A和图9B分别示出了在工艺处理期间的晶片200，例如在从晶片200移除帽区域202a之前。根据各个实施例，可以在晶片200的帽区域202a中形成多个电子电路结构(集成电路、存储器结构、晶体管结构、逻辑电路等等)。根据各个实施例，晶片200可以经受普遍采用的CMOS(互补金属氧化物半导体)工艺。
根据各个实施例，可以在帽区域202a的第一处理范围(区域)中形成第一电子电路结构902a，以及可以在帽区域202a的第二处理范围(区域)中形成第二电子电路结构902b，其中第一电子电路结构902a(和/或第一处理区域)和第二电子电路结构902b(和/或第二处理区域)可以在尺寸和/或形状上相互不同。示意性地，不同的电子电路结构可以需要在晶片200上的不同空间(横向)，以及支撑结构208可以支撑帽区域202a而并未限制对帽区域202a的工艺处理。
根据各个实施例，可以在帽区域202a之上和/或之中形成多个电子电路结构902，其中该多个电子电路结构902的电子电路结构902的间距可以大于支撑结构208的支撑结构元件的间距。
示意性地，该多个电子电路结构902的每个电子电路结构902可以由支撑结构208的多于一个支撑结构元件来支撑。
根据各个实施例，该多个电子电路结构902的电子电路结构可以例如经由对在该多个电子电路结构902的相应相邻电子电路结构之间的垂直沟槽的蚀刻而在横向上相互间隔开，并且随后可以通过使支撑了电子电路结构902的相应多个支撑结构元件断裂来单独地从晶片200移除该多个电子电路结构902中的每个电子电路结构。
根据各个实施例，可以经由将整个帽区域202a移除而同时从晶片200移除多个电子电路结构902的所有电子电路结构，如前所描述。
通常，在普遍采用的CMOS芯片制造中，硅晶片的电学非有源体积部分可以用于在电路装置的制造工艺期间提供机械稳定性。具有八或十二英寸直径的典型晶片，可以具有在约一毫米范围内的厚度。在工艺处理之后，可以背侧减薄晶片至几十或几百微米，以获得例如用于体积敏感的应用的、所需的形式因子。对于具有垂直电流的功率应用，限定的并且低的厚度可以是获得开关器件低电阻率的关键任务。当晶片减薄至其最终目标厚度时，可以考虑工艺散布性(Processscattering)，并且由于在晶片背侧减薄期间允许相对较差的控制的影响而引起了部分电阻损失。在通常使用的晶片工艺处理中，研磨、抛光和湿法蚀刻可以是在芯片分割之前获得薄的晶片厚度的工艺选择。除了受限的工艺控制的问题之外，当目标厚度在60微米或更低范围内时，该技术可以难以应用，这是因为，由于晶片断裂和晶片破裂的影响可以发生损耗。
根据各个实施例，一个或多个封闭空腔可以设置在体硅材料(silicon bulk material)中，例如经由悬空硅工艺(Venice工艺)。通过使用例如对沟槽蚀刻的硅衬底进行的热回流，可以制造大的正方形空腔，例如参照图3A和图3B所描述。
根据各个实施例，该技术可以用于制造微型的机械、光学或传感器装置。根据各个实施例，薄片层202a可以在CMP(化学机械抛光)期间和/或在标准CMOS流程的其他标准工艺期间，限制了向下力(downforce)的参数。根据各个实施例，薄片层202a(帽区域202a)的剥离可以在晶片级上执行，并且可能满足在约一微米范围内的层厚度精度。
根据各个实施例，大空腔204可以被设置有充分限定的局部支撑结构208，其在整个晶片处无缝地构造。换言之，支撑结构208可以并未延伸穿过帽区域202a。
根据各个实施例，可以使得大空腔204分隔了基本上与衬底晶片200一样大的薄片202a。此外，根据各个实施例，支撑结构208可以被设置用于悬空硅的配置结构。支撑结构208或者悬空硅配置结构可以经由用于蚀刻工艺的光刻掩模的版图以及对晶片处理区域的无缝结构化工艺来限定(例如框架202e(边缘区域202e)可以保留在晶片200的边缘处)。
根据各个实施例，其他版图可以适用于根据对应用的关注而形成至少一个中空腔室204和支撑结构208(例如可以改变省略的蚀刻孔洞的距离，或者可以改变省略的蚀刻孔洞的数目)。
根据各个实施例，一种用于处理晶片的方法可以包括：在晶片内形成至少一个中空腔室和支撑结构，该至少一个中空腔室限定了载体的位于该至少一个中空腔室之上的帽区域、载体的位于该至少一个中空腔室之下的底部区域、以及围绕了载体帽区域的边缘区域，其中帽区域的表面面积大于边缘区域的表面面积，以及其中帽区域由支撑结构而连接至底部区域；从底部区域和边缘区域成一整块地移除帽区域。
根据各个实施例，移除帽区域可以包括卷起整个帽区域。根据各个实施例，卷起帽区域或者移除帽区域可以包括：使得辊轴与帽区域接触；以及随后在晶片之上滚动辊轴，其中帽区域粘附至辊轴。
根据各个实施例，在晶片内形成至少一个中空腔室和支撑结构可以包括：在晶片中形成至少一个开口结构并且在该至少一个开口结构内提供多个支撑区域，执行退火工艺以从该至少一个开口结构形成至少一个中空腔室和帽区域、并且从支撑区域形成支撑了帽区域的支撑结构。
根据各个实施例，形成该至少一个开口结构可以包括，在晶片中形成多个开口，开口围绕了支撑区域并且从晶片的表面延伸进入晶片中。
根据各个实施例，晶片可以包括硅，并且退火工艺可以在至少约900℃的温度下执行。
根据各个实施例，该多个开口的每个开口形成为，具有在从约600nm至约900nm范围内的宽度。
根据各个实施例，该多个开口的每个开口形成为，具有在从约0.5μm至约10μm范围内的深度。
根据各个实施例，该多个开口的两个相邻开口之间的间距可以在从约0.8μm至约1.5μm的范围内。
根据各个实施例，在晶片内形成至少一个中空腔室和支撑结构可以包括：在晶片中形成至少一个多孔结构，并且在多孔结构内设置多个支撑区域，执行退火工艺以从该至少一个多孔结构形成至少一个中空腔室和帽区域并且由支撑区域形成支撑了帽区域的支撑结构。
根据各个实施例，形成该至少一个多孔结构可以包括在晶片中形成多个多孔区域，多孔区域围绕了支撑区域。
根据各个实施例，晶片可以包括硅，并且用于该至少一个多孔结构的退火工艺在至少约900℃的温度下执行。
根据各个实施例，形成支撑结构可以包括形成相互间隔开布置的多个支撑结构元件，该多个支撑结构元件在中空腔室内延伸并且支撑了帽区域。
根据各个实施例，形成该至少一个中空腔室和支撑结构可以包括形成相互间隔开布置的多个中空腔室以使得多个支撑结构元件设置在中空腔室之间，支撑结构元件支撑了帽区域。
根据各个实施例，形成支撑结构可以包括形成具有在从约10μm至约100μm范围内的间距(相邻的支撑结构的中心至中心距离)的多个支撑结构元件。
根据各个实施例，形成支撑结构可以包括形成具有小于约100μm2的横截面积(垂直于高度)的多个支撑结构元件，或例如小于约25μm2，或例如小于约10μm2，或例如小于约5μm2。由此，根据各个实施例，支撑结构元件的高度可以在从约0.5μm至约10μm的范围内。
根据各个实施例，形成支撑结构可以包括形成支撑了约1mm2帽区域面积的多于100个支撑结构元件。根据各个实施例，形成支撑结构可以包括形成250至650个支撑了约1mm2帽区域面积的支撑结构元件(或支撑区域)。
根据各个实施例，从底部区域和边缘区域成一整块地移除帽区域可以包括：形成从帽区域表面延伸至中空腔室的沟槽结构，沟槽结构在横向上完全围绕了帽区域，以及从底部区域成一整块地移除帽区域，在此附近使支撑结构破裂。
根据各个实施例，从底部区域和边缘区域成一整块地移除帽区域可以包括：形成从帽表面延伸至中空腔室的沟槽结构，沟槽结构在横向上部分地围绕帽区域，以使得保留了连接帽区域和边缘区域的连接结构；以及从底部区域和边缘区域成一整块地移除帽区域，在此附近使支撑结构和连接结构破裂。
根据各个实施例，电子电路可以形成在帽区域之上和/或之中。根据各个实施例，多个电子电路可以形成在帽区域之上和/或之中。
根据各个实施例，用于处理晶片的方法可以进一步包括：处理帽区域的多个处理区域，其中至少该多个处理区域的第一处理区域与该多个处理区域的第二处理区域在尺寸和/或形状上相互不同。
根据各个实施例，用于处理晶片的方法可以进一步包括：在帽区域中形成具有第一有源区域的第一电子电路结构，以及在帽区域中形成具有第二有源区域的第二电子电路结构，其中第一电子电路结构的第一有源区域和第二电子电路结构的第二有源区域可以在尺寸和/或形状上相互不同。
根据各个实施例，用于处理载体的方法可以包括：在载体内形成中空腔室，中空腔室由帽区域覆盖，其中经由在中空腔室内延伸的多个支撑结构元件而支撑帽区域，其中支撑结构元件以第一间距相互间隔开；处理在帽区域中的多个处理区域，其中处理区域以第二间距相互间隔开，其中支撑结构元件的第一间距小于处理区域的第二间距。
根据各个实施例，用于处理载体的方法可以包括：在载体内形成中空腔室，中空腔室由帽区域覆盖，其中经由在中空腔室内延伸的多个支撑结构元件来支撑帽区域，其中支撑结构元件以第一间距相互间隔开；处理在帽区域中的多个处理区域，其中处理区域以第二间距相互间隔开，其中支撑结构元件的第一间距小于处理区域的第二间距。
根据各个实施例，用于处理载体的方法可以包括：在载体内形成中空腔室，中空腔室由帽区域覆盖，其中经由在中空腔室内延伸的多个支撑结构元件而支撑了帽区域；以及处理在帽区域中的多个处理区域，其中处理区域在尺寸和/或形状上相互不同。
根据各个实施例，处理区域的第二间距是支撑结构元件的第一间距的非整数倍。
根据各个实施例，该多个处理区域的每个处理区域在横向上重叠了多于一个支撑结构元件。
根据各个实施例，晶片可以包括：在晶片内的中空腔室以及在中空腔室内延伸的支撑结构，中空腔室由帽区域(例如完全地)覆盖，其中由支撑结构支撑帽区域，以及其中中空腔室下挖(或挖空)了多于晶片的处理表面的80％。根据各个实施例，该至少一个外延层可以沉积在帽区域之上，例如在从晶片移除了帽区域之前或之后。
尽管已经参照具体实施例特别地示出并描述了本发明，本领域技术人员应该理解的是可以不脱离由所附权利要求限定的本发明的精神和范围而做出形式和细节上的各种改变。本发明的范围因此由所附权利要求所指示，并且因此意在包括落入权利要求的等同形式的含义和范围内的所有改变。

Claims (20)

1.一种用于处理晶片的方法，所述方法包括：
在所述晶片内形成支撑结构和至少一个中空腔室，所述至少一个中空腔室限定了载体的位于所述至少一个中空腔室之上的帽区域、所述载体的位于所述至少一个中空腔室之下的底部区域、以及围绕所述载体的所述帽区域的边缘区域，其中所述帽区域的表面面积大于所述边缘区域的表面面积，并且其中所述帽区域通过所述支撑结构连接至所述底部区域；
从所述底部区域和所述边缘区域成一整块地移除所述帽区域。
2.根据权利要求1所述的方法，
其中移除所述帽区域包括：卷起整个所述帽区域。
3.根据权利要求1所述的方法，
其中移除所述帽区域包括：
使得辊轴与所述帽区域接触；以及
随后使得所述辊轴在所述晶片之上滚动，其中所述帽区域粘附至所述辊轴。
4.根据权利要求1所述的方法，
其中在所述晶片内形成所述支撑结构和所述至少一个中空腔室包括：
在所述晶片中形成至少一个开口结构，并且在所述至少一个开口结构内提供多个支撑区域，
执行退火工艺，以从所述至少一个开口结构形成所述帽区域和所述至少一个中空腔室，并且从所述支撑区域形成支撑所述帽区域的所述支撑结构。
5.根据权利要求4所述的方法，
其中形成所述至少一个开口结构包括：在所述晶片中形成多个开口，所述开口围绕所述支撑区域并且从所述晶片的表面延伸到所述晶片中。
6.根据权利要求4所述的方法，
其中所述晶片包括硅，并且其中所述退火工艺在至少约900℃的温度下执行。
7.根据权利要求1所述的方法，
其中在所述晶片内形成所述支撑结构和所述至少一个中空腔室包括：
在所述晶片中形成至少一个多孔结构，并且在所述多孔结构内设置多个支撑区域；
执行退火工艺，以从所述至少一个多孔结构形成所述帽区域和所述至少一个中空腔室并且从所述支撑区域形成支撑所述帽区域的所述支撑结构。
8.根据权利要求7所述的方法，
其中形成所述至少一个多孔结构包括：在所述晶片中形成多个多孔区域，所述多孔区域围绕所述支撑区域。
9.根据权利要求7所述的方法，
其中所述晶片包括硅，并且其中所述退火工艺在至少约900℃的温度下执行。
10.根据权利要求1所述的方法，
其中形成所述支撑结构包括：形成相互间隔开地布置的多个支撑结构元件，所述多个支撑结构元件在所述中空腔室内延伸并且支撑所述帽区域。
11.根据权利要求1所述的方法，
其中形成所述支撑结构和所述至少一个中空腔室包括：形成相互间隔开地布置的多个中空腔室，从而使得多个支撑结构元件设置在所述中空腔室之间，所述支撑结构元件支撑所述帽区域。
12.根据权利要求1所述的方法，
其中形成所述支撑结构包括：形成具有在从约10μm至约100μm范围内的间距的多个支撑结构元件。
13.根据权利要求7所述的方法，
其中形成所述支撑结构包括：形成具有小于约100μm2的横截面积的多个支撑结构元件。
14.根据权利要求1所述的方法，
其中形成所述支撑结构包括：形成支撑约1mm2的帽区域面积的多于100个支撑结构元件。
15.根据权利要求1所述的方法，
其中从所述底部区域和所述边缘区域成一整块地移除所述帽区域包括：
形成从所述帽区域的所述表面延伸至所述中空腔室的沟槽结构，所述沟槽结构在横向上完全地围绕所述帽区域，以及
从所述底部区域成一整块地移除所述帽区域，从而使所述支撑结构断裂。
16.根据权利要求1所述的方法，
其中从所述底部区域和所述边缘区域成一整块地移除所述帽区域包括：
形成从所述帽区域的所述表面延伸至所述中空腔室的沟槽结构，所述沟槽结构在横向上部分地围绕所述帽区域，从而使得连接结构保持连接所述帽区域和所述边缘区域；以及
从所述底部区域和所述边缘区域成一整块地移除所述帽区域，从而使所述支撑结构和所述连接结构断裂。
17.根据权利要求1所述的方法，进一步包括：
处理所述帽区域的多个处理区域，其中至少所述多个处理区域中的第一处理区域与所述多个处理区域中的第二处理区域在尺寸和/或形状上相互不同。
18.根据权利要求1所述的方法，进一步包括：
在所述帽区域中形成具有第一有源区域的第一电子电路结构，以及
在所述帽区域中形成具有第二有源区域的第二电子电路结构，其中所述第一有源区域和所述第二有源区域在尺寸和/或形状上相互不同。
19.一种用于处理载体的方法，所述方法包括：
在所述载体内形成中空腔室，所述中空腔室由帽区域覆盖，其中所述帽区域经由在所述中空腔室内延伸的多个支撑结构元件而被支撑，其中所述支撑结构元件以第一间距相互间隔开；
处理在所述帽区域中的多个处理区域，其中所述处理区域以第二间距相互间隔开，其中所述支撑结构元件的所述第一间距小于所述处理区域的所述第二间距。
20.一种晶片，包括：
在所述晶片内的中空腔室、以及在所述中空腔室内延伸的支撑结构，所述中空腔室由帽区域覆盖，其中所述帽区域由所述支撑结构支撑，并且其中所述中空腔室下挖了所述晶片的处理表面的多于80％。
CN201510222369.1A 2014-05-05 2015-05-04 晶片、用于处理晶片的方法、以及用于处理载体的方法 Pending CN105895501A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/269,260 2014-05-05
US14/269,260 US9236241B2 (en) 2014-05-05 2014-05-05 Wafer, a method for processing a wafer, and a method for processing a carrier

Publications (1)

Publication Number Publication Date
CN105895501A true CN105895501A (zh) 2016-08-24

Family

ID=54326168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510222369.1A Pending CN105895501A (zh) 2014-05-05 2015-05-04 晶片、用于处理晶片的方法、以及用于处理载体的方法

Country Status (3)

Country Link
US (1) US9236241B2 (zh)
CN (1) CN105895501A (zh)
DE (1) DE102015106896B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019034029A1 (zh) * 2017-08-18 2019-02-21 无锡华润上华科技有限公司 一种半导体器件的制备方法
WO2019034028A1 (zh) * 2017-08-14 2019-02-21 无锡华润上华科技有限公司 一种基于深槽腐蚀的空腔形成方法
CN112701079A (zh) * 2020-12-29 2021-04-23 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016116241A1 (de) * 2016-08-31 2018-03-01 Infineon Technologies Ag Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323056A (zh) * 1999-08-31 2001-11-21 株式会社东芝 半导体衬底及其制造方法
US20050020032A1 (en) * 2002-07-24 2005-01-27 Solanki Chetan Singh Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
CN102956568A (zh) * 2011-08-23 2013-03-06 国际商业机器公司 机械剥离的膜的固定曲率力加载方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999001893A2 (de) 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
US9136328B2 (en) 2012-10-09 2015-09-15 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof
US9613878B2 (en) * 2013-12-06 2017-04-04 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier
US9263357B2 (en) * 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323056A (zh) * 1999-08-31 2001-11-21 株式会社东芝 半导体衬底及其制造方法
US20050020032A1 (en) * 2002-07-24 2005-01-27 Solanki Chetan Singh Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
CN102956568A (zh) * 2011-08-23 2013-03-06 国际商业机器公司 机械剥离的膜的固定曲率力加载方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VALÉRIE DEPAUW ET AL.: "Innovative lift-off solar cell made of monocrystalline-silicon thin film by annealing of ordered macropores", 《PHYS. STATUS SOLIDI C》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019034028A1 (zh) * 2017-08-14 2019-02-21 无锡华润上华科技有限公司 一种基于深槽腐蚀的空腔形成方法
CN109384195A (zh) * 2017-08-14 2019-02-26 无锡华润上华科技有限公司 一种基于深槽腐蚀的空腔形成方法
CN109384195B (zh) * 2017-08-14 2020-08-14 无锡华润上华科技有限公司 一种基于深槽腐蚀的空腔形成方法
WO2019034029A1 (zh) * 2017-08-18 2019-02-21 无锡华润上华科技有限公司 一种半导体器件的制备方法
CN112701079A (zh) * 2020-12-29 2021-04-23 上海烨映微电子科技股份有限公司 Son结构及其制备方法
CN112701079B (zh) * 2020-12-29 2023-02-21 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Also Published As

Publication number Publication date
DE102015106896B4 (de) 2018-05-03
US20150318166A1 (en) 2015-11-05
DE102015106896A1 (de) 2015-11-05
US9236241B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
US9458009B2 (en) Semiconductor devices and methods of forming thereof
CN105895501A (zh) 晶片、用于处理晶片的方法、以及用于处理载体的方法
US7923345B2 (en) Methods relating to trench-based support structures for semiconductor devices
US10096511B2 (en) Carrier and a method for processing a carrier
US9716015B2 (en) Carrier and a method for processing a carrier
US8895364B1 (en) Structured wafer for device processing
CN106525885A (zh) 一种透射电镜样品的制作方法
KR102582992B1 (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
TWI787565B (zh) 用於移轉表面層至凹穴上之方法
Bell et al. A dissolved wafer process using a porous silicon sacrificial layer and a lightly-doped bulk silicon etch-stop
EP3397587B1 (en) System and method for maintaining a smoothed surface on a mems device
US10580663B2 (en) Microelectromechanical device and method for forming a microelectromechanical device having a support structure holding a lamella structure
US7803646B2 (en) Method for producing a component having a semiconductor substrate and component
KR102088584B1 (ko) Mems 멤브레인 구조체 및 그 제조방법
US20050069687A1 (en) Apparatus and method for making a tensile diaphragm with a compressive region
JP2011023658A (ja) 半導体装置の製造方法
CN107799386A (zh) 半导体装置及其制造方法
Angelopoulos et al. Manufacturing aspects of an ultra-thin chip technology
JPH08102544A (ja) 金属の陽極処理膜による微小機械装置
CN107994023B (zh) 超细孔结构的制成工艺
TW201347033A (zh) 提供結晶半導體材料薄層之方法及相關結構與裝置
CN112701128B (zh) Son结构及其制备方法
JP5066936B2 (ja) Ｓｏｉウエーハの製造方法
JP2023510285A (ja) 画像センサを作製するプロセス
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160824

RJ01 Rejection of invention patent application after publication