DE102016116241A1 - Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers - Google Patents

Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers Download PDF

Info

Publication number
DE102016116241A1
DE102016116241A1 DE102016116241.8A DE102016116241A DE102016116241A1 DE 102016116241 A1 DE102016116241 A1 DE 102016116241A1 DE 102016116241 A DE102016116241 A DE 102016116241A DE 102016116241 A1 DE102016116241 A1 DE 102016116241A1
Authority
DE
Germany
Prior art keywords
wafer
area
region
defect
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016116241.8A
Other languages
English (en)
Inventor
Karl Pilch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016116241.8A priority Critical patent/DE102016116241A1/de
Priority to US15/690,316 priority patent/US10373855B2/en
Priority to CN201710769935.XA priority patent/CN107799406B/zh
Publication of DE102016116241A1 publication Critical patent/DE102016116241A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Wafers das Abtasten des Wafers mit einem fokussierten Laserstrahl, um eine Defektstruktur innerhalb des Wafers zu bilden, enthalten, wobei die Defektstruktur ein erstes Gebiet des Wafers, das an einer ersten Seite der Defektstruktur angeordnet ist, und ein zweites Gebiet des Wafers, das an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite definiert ist, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstreckt, definiert. Ein Oberflächenbereich des ersten Gebiets ist größer als ein Oberflächenbereich des zweiten Gebiets und das zweite Gebiet ist mit dem ersten Gebiet durch das Kantengebiet verbunden. Das Verfahren kann ferner Trennen des ersten Gebiets und des zweiten Gebiets voneinander entlang der Defektstruktur enthalten, wobei das erste Gebiet in einem Stück bleibt.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf ein Verfahren zum Bearbeiten eines Wafers und ein Verfahren zum Bearbeiten eines Trägers.
  • Hintergrund
  • Im Allgemeinen kann eine Vielzahl von Anwendungen in Mikroelektronik, Mikrosystemen, Biomedizin und anderen Gebieten für dünne Chips oder ultradünne Chips, die beispielsweise auf einem Träger gebildet sind, der eine Dicke im Bereich von etwa einigen zehn Mikrometer aufweist, z. B. auf einem Silizium-Wafer mit einer Dicke kleiner als etwa 50 μm, vorhanden sein. Ein Verfahren zum Herstellen eines solchen dünnen oder ultradünnen Wafers kann Wafer-Schleifen sein. Wafer-Schleiftechniken basierend auf einer mechanischen Behandlung des Wafers, wie sie normalerweise zum Dünnen von Wafer verwendet werden, können Defekte in den Wafer einführen und können schwierig zu steuern sein, was zu Ertragsverlust und deshalb hohen Kosten führen kann. Es können jedoch Versuche zum Herstellen ultradünner Chips basierend auf Wafer-Vorbearbeitung vorhanden sein, wobei nach der CMOS-Bearbeitung jeder einzelne Chip aus mehreren ultradünnen Chips getrennt von dem vorbearbeiteten Wafer über einen sogenannten ”Pick, Crack & PlaceTM”-Prozess entfernt werden kann.
  • Zusammenfassung
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Bearbeiten eines Wafers das Abtasten des Wafers mit einem fokussierten Laserstrahl enthalten, um eine Defektstruktur innerhalb des Wafers zu bilden, wobei die Defektstruktur ein erstes Gebiet des Wafers, das sich einer ersten Seite der Defektstruktur befindet, und ein zweites Gebiet des Wafers, das sich an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite befindet, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Oberfläche erstreckt, definiert. Ein Oberflächenbereich des ersten Gebiets ist größer als ein Oberflächenbereich des zweiten Gebiets, und das zweite Gebiet ist mit dem ersten Gebiet durch das Kantengebiet verbunden. Das Verfahren kann ferner Trennen des ersten Gebiets und des zweiten Gebiets voneinander entlang der Defektstruktur enthalten, wobei das erste Gebiet in einem Stück bleibt.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Anteile durchgehend durch die unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen ist im Allgemeinen das Darstellen der Prinzipien der Erfindung herausgestellt. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
  • 1 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 2A bis 2C jeweils einen Wafer in einer schematischen Ansicht in unterschiedlichen Bearbeitungsstufen gemäß verschiedenen Ausführungsformen zeigen;
  • 3A bis 3C jeweils einen Wafer in einer schematischen Ansicht in unterschiedlichen Bearbeitungsstufen gemäß verschiedenen Ausführungsformen zeigen;
  • 4A und 4B jeweils einen Wafer in einer schematischen Ansicht in unterschiedlichen Bearbeitungsstufen gemäß verschiedenen Ausführungsformen zeigen;
  • 5 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 6 ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 7A ein schematisches Ablaufdiagramm eines Verfahrens zum Bearbeiten eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
  • 7B bis 7G eine Wafer-Bearbeitung über einen fokussierten Laserstrahl in verschiedenen schematischen Ansichten gemäß verschiedenen Ausführungsformen zeigen; und
  • 8A und 8B jeweils einen Wafer und einen Chip in einer schematischen Ansicht gemäß verschiedenen Ausführungsformen zeigen.
  • Beschreibung
  • Die folgende genaue Beschreibung bezieht sich auf die begleitenden Zeichnungen, die durch Darstellung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
  • Die folgende genaue Beschreibung bezieht sich auf die begleitenden Zeichnungen, die durch Darstellung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen sind ausreichend genau beschrieben, um Fachleuten zu ermöglichen, die Erfindung zu praktizieren. Andere Ausführungsformen können benutzt werden, und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne vom Schutzbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen sind nicht notwendigerweise gegenseitig ausschließend, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert sein können, um neue Ausführungsformen zu bilden. Verschiedene Ausführungsformen sind in Verbindung mit Verfahren beschrieben, und verschiedene Ausführungsformen sind in Verbindung mit Vorrichtungen beschrieben. Es kann jedoch so verstanden werden, dass Ausführungsformen, die in Verbindung mit Ausführungsformen beschrieben sind, auf ähnliche Weise für Vorrichtungen gelten, und umgekehrt.
  • Die Begriffe ”wenigstens ein” und ”eines oder mehrere” können so verstanden werden, dass sie irgendeine Ganzzahl größer als oder gleich eins enthalten, d. h. eins, zwei, drei, vier, [...], usw. Der Begriff ”mehrere” oder der Ausdruck ”eines oder mehrere” können so verstanden werden, dass sie irgendeine Ganzzahl größer als oder gleich zwei enthalten, d. h. zwei, drei, vier, fünf, [...], usw.
  • Das Wort ”über”, das hier verwendet ist, um das Bilden eines Merkmals zu beschreiben, z. B. eine Schicht ”über” einer Seite oder Oberfläche, kann so verwendet sein, dass es bedeutet, dass das Merkmal, z. B. die Schicht, ”direkt auf”, z. B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche gebildet sein kann. Das Wort ”über”, das hier verwendet ist, um das Bilden eines Merkmals zu beschreiben, z. B. eine Schicht ”über” einer Seite oder Oberfläche, kann so verwendet sein, dass das Merkmal, z. B. die Schicht, ”indirekt auf' der implizierten Seite oder Oberfläche gebildet sein kann, mit einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Seite oder Oberfläche und der gebildeten Schicht angeordnet sind.
  • Auf dieselbe Weise kann das Wort ”bedecken”, das hier verwendet ist, um ein Merkmal zu beschreiben, das über einem weiteren angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche ”bedeckt”, so verwendet sein, dass es bedeutet, dass das Merkmal, z. B. die Schicht, über und in direktem Kontakt mit der implizierten Seite oder Oberfläche angeordnet sein kann. Das Wort ”bedecken”, das hier verwendet ist, um ein Merkmal zu beschreiben, das über einem weiteren angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche ”bedeckt”, kann so verwendet sein, dass das Merkmal, z. B. die Schicht, über und in indirektem Kontakt mit der implizierten Seite oder Oberfläche angeordnet sein kann, mit einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Seite oder Oberfläche und der bedeckenden Schicht angeordnet sind.
  • Der Begriff ”seitlich”, der in Bezug auf die ”seitliche” Ausdehnung einer Struktur (oder eines Strukturelements), die auf oder in einem Träger (z. B. einer Schicht, einem Substrat oder einem Halbleiterwerkstück) vorgesehen ist, ”seitlich” daneben oder eine ”seitliche” Richtung, verwendet ist, kann hier so verwendet sein, dass er eine Ausdehnung oder eine Positionsbeziehung entlang einer Oberfläche des Trägers bedeutet. Das heißt, dass eine Oberfläche eines Trägers (z. B. eine Oberfläche eines Substrats, eine Oberfläche eines Wafers oder eine Oberfläche eines Werkstücks) als eine Referenz dienen kann, gewöhnlich als die Hauptbearbeitungsoberfläche bezeichnet. Ferner kann der Begriff ”Breite”, der in Bezug auf eine ”Breite” einer Struktur (oder eines Strukturelements) verwendet ist, hier so verwendet sein, dass er die seitliche Ausdehnung einer Struktur bedeutet. Ferner kann der Begriff ”Höhe”, der in Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet ist, hier so verwendet sein, dass er eine Ausdehnung einer Struktur entlang einer Richtung senkrecht zu der Oberfläche eines Trägers (z. B. senkrecht zu der Hauptbearbeitungsoberfläche eines Trägers) bedeutet. Der Begriff ”Dicke”, der in Bezug auf eine ”Dicke” einer Schicht verwendet ist, kann hier so verwendet sein, dass er die räumliche Ausdehnung der Schicht senkrecht zu der Oberfläche der Unterlage (des Materials oder einer Materialstruktur), auf der die Schicht aufgebracht ist, bedeutet. Falls eine Oberfläche der Unterlage parallel zu der Oberfläche des Trägers ist (z. B. parallel zu der Hauptbearbeitungsoberfläche), kann die ”Dicke” der Schicht, die auf der Oberfläche der Unterlage aufgebracht ist, dasselbe sein wie die Höhe der Schicht. Eine Dicke eines Wafers oder eines Wafer-Gebiets kann als die räumliche Ausdehnung des Wafers senkrecht zu einer Hauptbearbeitungsoberfläche des Wafers verstanden werden. Im Allgemeinen kann ein Wafer eine Vorderseitenoberfläche, z. B. eine Hauptbearbeitungsoberfläche, und eine Rückseitenoberfläche gegenüber der Vorderseitenoberfläche aufweisen. Diese zwei Oberflächen eines Wafers sind hier als erste Oberfläche und zweite Oberfläche bezeichnet, ohne Beschränkung der Allgemeinheit.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterwafer (oder irgendein anderer geeigneter Halbleiterträger) aus Silizium hergestellt sein oder Silizium enthalten. Andere Halbleitermaterialien verschiedener Typen können jedoch auf ähnliche Weise verwendet werden, z. B. Germanium, Gruppe III bis V (z. B. SiC) oder andere Typen, die beispielsweise Polymere enthalten. In einer Ausführungsform ist eine Halbleiterschicht ein Wafer, der aus Silizium hergestellt ist (z. B. p-Typ-dotiert oder n-Typ-dotiert). In einer alternativen Ausführungsform ist die Halbleiterschicht ein Silizium-auf-Isolator-Wafer (SOI-Wafer).
  • 1 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 100 zum Bearbeiten eines Wafers (z. B. eines Trägers in Wafer-Größe und/oder Wafer-Form) gemäß verschiedenen Ausführungsformen, wobei das Verfahren 100 Folgendes enthalten kann: in 110 Abtasten des Wafers mit einem fokussierten Laserstrahl, um eine Defektstruktur (auch als Perforationsstruktur bezeichnet) innerhalb des Wafers zu bilden, wobei die Defektstruktur ein erstes Gebiet des Wafers, das sich an einer ersten Seite der Defektstruktur befindet, und ein zweites Gebiet des Wafers, das sich an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite befindet, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Seite erstreckt, definiert, wobei ein Oberflächenbereich des ersten Gebiets größer ist als ein Oberflächenbereich des Kantengebiets und wobei das zweite Gebiet mit dem ersten Gebiet durch das Kantengebiet verbunden ist, und nachfolgend in 120 Trennen des ersten Gebiets und des zweiten Gebiets voneinander entlang der Defektstruktur, wobei das erste Gebiet in einem Stück bleibt.
  • Anschaulich kann das Kantengebiet klein sein im Vergleich mit dem ersten Gebiet, um zu ermöglichen, dass das erste Gebiet als ein verdünnter Wafer verwendet wird, nachdem das erste Gebiet und das zweite Gebiet voneinander getrennt sind. Als ein Beispiel kann der Wafer eine runde Form aufweisen, und das Kantengebiet kann ein äußerer Rand des Wafers sein.
  • 2A und 2B stellen jeweils einen Wafer 200 während der Bearbeitung dar, z. B. während der Prozess 110 von Verfahren 100 ausgeführt wird oder nachdem der Prozess 110 von Verfahren 100 ausgeführt worden ist, und die 2C stellt den Wafer 200 während der Bearbeitung dar, z. B. während der Prozess 120 von Verfahren 100 ausgeführt wird oder nachdem der Prozess 120 von Verfahren 100 ausgeführt worden ist. Der Wafer 200 kann auf ähnliche Weise über das in 5 dargestellte Verfahren 500 oder das in 6 dargestellte Verfahren 600 bearbeitet werden.
  • 2A stellt in einer schematischen Ansicht einen Querschnitt eines Wafers 200, nachdem eine Defektstruktur 204 innerhalb des Wafers 200 gebildet worden ist gemäß verschiedenen Ausführungsformen dar. 2B stellt eine schematische Draufsicht des Wafers 200 dar. Der Wafer 200 kann eine erste Oberfläche 200s aufweisen. Die erste Oberfläche 200s kann eine sogenannte Bearbeitungsoberfläche, Hauptbearbeitungsoberfläche oder Vorderseite des Wafers 200 sein. Ferner kann der Wafer 200 eine zweite Oberfläche 200r gegenüber der ersten Oberfläche 200s aufweisen. Die zweite Oberfläche 200s kann eine sogenannte Rückseitenoberfläche des Wafers 200 sein. Der Wafer 200 kann eine seitliche Ausdehnung 200w, auch als Breite oder Durchmesser des Wafers 200 bezeichnet, entlang der Richtung 201 und eine vertikale Ausdehnung 200t, auch als Dicke des Wafers 200 bezeichnet, entlang der Richtung 205 senkrecht zu der Richtung 201 aufweisen. Gemäß verschiedenen Ausführungsformen kann die seitliche Ausdehnung 200w des Wafers 200 größer als etwa 50 mm sein, z. B. im Bereich von etwa 50 mm bis etwa 450 mm oder sogar größer als 450 mm. Gemäß verschiedenen Ausführungsformen kann die vertikale Ausdehnung 200t des Wafers 200 größer als etwa 100 μm sein, z. B. im Bereich von etwa 0,1 mm bis etwa 2 mm, z. B. im Bereich von etwa 0,5 mm bis etwa 1 mm.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 200 im Wesentlichen eine runde Form aufweisen, wie beispielsweise in 2B dargestellt. Wafer 200 mit einer runden Form können beispielsweise in der Halbleiterbearbeitung verwendet werden. Der Wafer 200 kann jedoch irgendeine andere geeignete Plattenform aufweisen, z. B. eine Polygonform, z. B. eine rechteckige oder quadratische Form. Falls der Wafer 200 eine Polygonform aufweisen kann, kann der Wafer 200 abgerundete oder abgeschrägte Ecken aufweisen, wie sie beispielsweise in Photovoltaikvorrichtungen (z. B. Solarzellen) verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 200 eine Defektstruktur 204 (auch als Sollbruchstruktur oder Defektstruktur 204 bezeichnet) enthalten, die innerhalb des Wafers angeordnet ist. Die Defektstruktur 204 kann über einen fokussierten Lasterstrahl gebildet werden, wie hier beschrieben. Der fokussierte Laserstrahl kann verwendet werden, um den Kristall des Wafer-Materials lokal zu beschädigen (z. B. die Kristallstruktur zu ändern) und dadurch die Defektstruktur 204 innerhalb des Wafers 200 zu bilden. Die Defektstruktur 204 kann als Sollbruchebene (z. B. eine Sollbruchschicht) aufgrund einer lokalen Modifikation des Wafers 200 durch den fokussierten Laserstrahl verstanden werden. Der Wafer 200 kann Silizium enthalten oder kann ein Silizium-Wafer sein, der z. B. einkristallines Silizium enthält oder daraus hergestellt ist. Gemäß verschiedenen Ausführungsformen kann der fokussierte Laserstrahl verwendet werden, um Kristallbeschädigung in dem einkristallinen Silizium lokal zu erzeugen und dadurch die Defektstruktur 204 bereitzustellen. Die Defektstruktur 204 kann polykristallines und/oder amorphes Wafer-Material enthalten, z. B. polykristallines und/oder amorphes Silizium.
  • Gemäß verschiedenen Ausführungsformen kann eine Defektstruktur 204 ein erstes Gebiet 202a des Wafers 200, das oberhalb (oder mit anderen Worten über) der Defektstruktur 204 angeordnet ist, und ein zweites Gebiet 202b des Wafers 200, das unterhalb (oder mit anderen Worten unter) der Defektstruktur 204 angeordnet ist, definieren. Mit anderen Worten kann die Defektstruktur 204 ein erstes Gebiet 202a des Wafers 200, das sich an einer ersten Seite der Defektstruktur 204 befindet, und ein zweites Gebiet 202b des Wafers 200, das sich an einer zweiten Seite der Defektstruktur 204 gegenüber der ersten Seite befindet, definieren. Anschaulich trennt die Defektstruktur 204 ein erstes Gebiet 202a (z. B. ein Oberflächengebiet) des Wafers 200 und ein zweites Gebiet 202b (z. B. ein Hauptgebiet) des Wafers 200 räumlich voneinander. Das erste Gebiet 202 kann die erste Oberfläche 202a enthalten, und das zweite Gebiet 202b kann die zweite Oberfläche 202b enthalten.
  • Gemäß verschiedenen Ausführungsformen kann sich die Defektstruktur 204 seitlich vollständig durch den Wafer 200 erstrecken, wie in den 2A bis 2C dargestellt ist. Mit anderen Worten kann die seitliche Ausdehnung der Defektstruktur 204 dieselbe sein wie die seitliche Ausdehnung 200w des Wafers 200. In diesem Fall kann nur die Defektstruktur 204 das erste Gebiet 202a und das zweite Gebiet 202b miteinander verbinden, bevor sie voneinander getrennt werden. 2C stellt in einer schematischen Ansicht einen Querschnitt des ersten Gebiets 202a und des zweiten Gebiets 202b dar, die entlang der Defektstruktur 204 voneinander getrennt sind. Gemäß verschiedenen Ausführungsformen können das erste Gebiet 202a und das zweite Gebiet 202b durch Brechen (oder mit anderen Worten Spalten) der Defektstruktur 204 voneinander getrennt werden. Dafür kann der Wafer 200 einer mechanischen Belastung ausgesetzt werden, z. B. über Biegen des Wafers 200, um das Brechen der Defektstruktur 204 zu unterstützen oder zu bewirken. Gemäß verschiedenen Ausführungsformen kann nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander ein Teil 204a der Defektstruktur 204 an dem ersten Gebiet 202 anhaften, und ein weiterer Teil 204b der Defektstruktur 204 kann an dem zweiten Gebiet 202 anhaften. Alternativ kann nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander die Defektstruktur 204 nur an dem ersten Gebiet 202 oder nur an dem zweiten Gebiet 202 anhaften.
  • Falls es erwünscht ist, können gemäß verschiedenen Ausführungsformen die verbleibenden Teile 204a, 204b der Defektstruktur 204 nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander entfernt werden, z. B. über Ätzen, Schleifen und dergleichen.
  • Alternativ zu den mit Bezug auf die 2A bis 2C beschriebenen Ausführungsformen kann die Defektstruktur 204 auf eine Weise gebildet werden, dass ein Kantenbereich 302 die Defektstruktur 204 seitlich umgibt, wie in den 3A bis 3B dargestellt ist. In diesem Fall kann die seitliche Ausdehnung 307 der Defektstruktur 204 kleiner sein als die seitliche Ausdehnung 200w des Wafers 200. 3A stellt in einer schematischen Ansicht einen Querschnitt eines Wafers 200, nachdem eine Defektstruktur 204 innerhalb des Wafers 200 gebildet worden ist, gemäß verschiedenen Ausführungsformen dar. 3B stellt eine schematische Draufsicht des Wafers 200 dar.
  • Gemäß verschiedenen Ausführungsformen kann sich das Kantengebiet 302 von der ersten Oberfläche 200s des Wafers 200 zu der zweiten Oberfläche 200r des Wafers 200 gegenüber der ersten Oberfläche 200s erstrecken, wie in 3A dargestellt ist. Die seitliche Ausdehnung 302w des Kantengebiets 302 kann durch die seitliche Ausdehnung 307 der Defektstruktur 204 und die seitliche Ausdehnung 200w des Wafers 200 definiert sein. In dem Fall, dass der Wafer 200 eine runde Form aufweist, wie beispielhaft in 3B dargestellt ist, kann die Breite 302w des Kantengebiets 302 die Hälfte der Differenz zwischen dem Durchmesser 200w des Wafers 200 und dem Durchmesser 307 der Defektstruktur 204 sein.
  • Gemäß verschiedenen Ausführungsformen kann die Defektstruktur 204 eine seitliche Ausdehnung 307 aufweisen, die größer ist als etwa 100 μm, z. B. größer als etwa 1 mm, z. B. größer als etwa 1 cm, z. B. größer als etwa 10 cm. Die seitliche Ausdehnung 307 der Defektstruktur 204 kann jedoch durch die seitliche Ausdehnung des Wafers 200 begrenzt sein (z. B. unter Berücksichtigung der Breite 302w des Kantengebiets 302). Gemäß verschiedenen Ausführungsformen kann die Breite 302w des Kantengebiets 302 klein sein im Vergleich zu der seitlichen Ausdehnung 200w des Wafers 200, z. B. kann die Breite 302w des Kantengebiets 302 kleiner als etwa 10% der seitlichen Ausdehnung 200w des Wafers 200 sein.
  • Gemäß verschiedenen Ausführungsformen kann der Oberflächenbereich des ersten Gebiets 202a größer sein als ein Oberflächenbereich des Kantengebiets 302e. Der Oberflächenbereich des ersten Gebiets 202a kann durch die seitliche Ausdehnung 307 und die Form der Defektstruktur 204 definiert sein. Dementsprechend kann der Oberflächenbereich des Kantengebiets 302e durch die seitliche Ausdehnung 307 und die Form der Defektstruktur 204 und die seitliche Ausdehnung 200w und die Form des Wafers 200 definiert sein. Anschaulich kann der Oberflächenbereich des ersten Gebiets derselbe sein wie der Bereich der Defektstruktur 204 mit Bezug auf (z. B. projiziert auf) die geometrische Ebene, die durch die Richtungen 201, 203 aufgespannt ist, z. B. mit Bezug auf die geometrische Ebene, die durch die erste Oberfläche 202a des Wafers definiert ist. Mit anderen Worten können unterschiedliche Bereiche, auf die hier Bezug genommen ist, mit Bezug auf die geometrische Ebene, die durch die Oberfläche 200s des Wafers 200 definiert ist, miteinander verglichen werden.
  • Gemäß verschiedenen Ausführungsformen kann die seitliche Ausdehnung 200w des Wafers 200 im Bereich von etwa 150 mm bis etwa 450 mm sein, wobei das Verfahren 100 nicht durch die seitliche Ausdehnung 200w des Wafers 200 eingeschränkt sein kann. Dementsprechend kann die seitliche Ausdehnung 307 der Defektstruktur 204 kleiner sein als die seitliche Ausdehnung 200w des Wafers 200, z. B. im Bereich von etwa 149 mm bis etwa 449 mm. Gemäß verschiedenen Ausführungsformen kann der Oberflächenbereich des Kantengebiets 302 im Bereich von etwa 0,01% bis etwa 20% des Oberflächenbereichs des Wafers 200 sein, z. B. im Bereich von etwa 0,1% bis etwa 10%.
  • Gemäß verschiedenen Ausführungsformen kann der Oberflächenbereich des ersten Gebiets 202a größer sein als der Oberflächenbereich des Kantengebiets 302, z. B. kann das Oberflächenbereichsverhältnis (Bereich des ersten Gebiets/Bereich des Kantengebiets) größer als 3 oder z. B. größer als 4 oder z. B. größer als 5 oder z. B. größer als 6 oder z. B. größer als 7 oder z. B. größer als 8 oder z. B. größer als 9 oder z. B. größer als 10 oder z. B. größer als 20 oder z. B. größer als 50 oder z. B. größer als 100 oder z. B. größer als 200 oder z. B. größer als 500 sein. Mit anderen Worten kann der Oberflächenbereich des ersten Gebiets 202a so groß wie möglich sein und der Oberflächenbereich des Kantengebiets 302 kann so klein wie möglich sein (z. B. durch die gewünschte Breite 302w des Kantengebiets 302 eingeschränkt). Wie vorstehend beschrieben können der Oberflächenbereich des ersten Gebiets 202a und der Oberflächenbereich des Kantengebiets 302 beispielsweise in Bezug auf die geometrische Ebene, die durch die Richtungen 201, 203 aufgespannt ist, gemessen werden.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 204b mit dem ersten Gebiet 204a durch das Kantengebiet 302 und durch die Defektstruktur 204 verbunden sein. Deshalb kann das Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander Brechen der Defektstruktur 204, wie vorstehend mit Berg auf 2C beschrieben, und Trennen der Verbindung, die durch das Kantengebiet 302 bereitgestellt ist, enthalten. Gemäß verschiedenen Ausführungsformen kann Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander Brechen der Defektstruktur 204 und Brechen des Kantengebiets 302 des Wafers 200, z. B. über eine mechanische Belastung, die auf den Wafer 200 ausgeübt wird, enthalten (vgl. 3C). Alternativ kann eine Trennstruktur gebildet sein, um Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander zu unterstützten (vgl. 4A und 4B).
  • 3C stellt in einer schematischen Ansicht einen Querschnitt des ersten Gebiets 202a und des zweiten Gebiets 202b dar, die entlang der Defektstruktur 204 durch Brechen der Defektstruktur 204 und Brechen des Kantengebiets 302 voneinander getrennt sind (vgl. 2C).
  • 4A stellt in einer schematischen Ansicht einen Querschnitt eines Wafers 200, nachdem eine Defektstruktur 204 innerhalb des Wafers 200 gebildet worden ist und nachdem eine Trennstruktur 414 innerhalb des Wafers 200 gebildet worden ist, gemäß verschiedenen Ausführungsformen dar.
  • Gemäß verschiedenen Ausführungsformen kann sich die Trennstruktur 414 von der zweiten Oberfläche 200r des Wafers 200 in den Wafer 200 zu der Defektstruktur 204 erstrecken. Gemäß verschiedenen Ausführungsformen kann die Trennstruktur 414 teilweise oder vollständig das zweite Gebiet 202b des Wafers 200 seitlich umgeben. Gemäß verschiedenen Ausführungsformen kann die Trennstruktur 414 eine Grabenstruktur, eine weitere Defektstruktur und/oder irgendeine andere Struktur enthalten, die Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander unterstützt. Gemäß verschiedenen Ausführungsformen kann die Trennstruktur 414 eine weitere Defektstruktur sein, die über einen fokussierten Laserstrahl gebildet ist, wie hier beschrieben.
  • Falls die Trennstruktur das zweite Gebiet 202b nur teilweise seitlich umgibt, kann eine Verbindungsstruktur zurückbleiben, die das zweite Gebiet 202b mit dem Kantengebiet 302 verbindet. Dementsprechend kann das Trennen des zweiten Gebiets 202b und des ersten Gebiets voneinander auch Brechen (z. B. Spalten) der Verbindungsstruktur enthalten.
  • Gemäß verschiedenen Ausführungsformen kann sich die Trennstruktur 414 alternativ von der ersten Oberfläche 200s des Wafers 200 in den Wafer 200 zu der Defektstruktur 204 erstrecken. In diesem Fall kann die Trennstruktur 414 das erste Gebiet 202a des Wafers 200 teilweise oder vollständig seitlich umgeben.
  • 4B stellt in einer schematischen Ansicht einen Querschnitt des ersten Gebiets 202a und des zweiten Gebiets 202b dar, die entlang der Defektstruktur 204 und entlang der Trennstruktur 414 voneinander getrennt sind. Gemäß verschiedenen Ausführungsformen kann das Kantengebiet 302 mit dem ersten Gebiet 200s nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander verbunden bleiben. Anschaulich können die Größe und Form des entfernten zweiten Gebiets 202b durch die jeweilige Position der Defektstruktur 204 und der Trennstruktur 414 definiert sein. Alternativ kann nur ein Teil des Kantengebiets 302 mit dem ersten Gebiet 200s nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander verbunden bleiben.
  • Wie vorstehend beschrieben kann das Verfahren 100 verwendet werden, um ein erstes Gebiet 202a, das eine Dicke aufweist, die kleiner ist als die Dicke 200t des Wafers 200, zu erzeugen. Deshalb kann das Verfahren 100 Dünnen eines Wafers 200 bis zu einer gewünschten Dicke, die durch die vertikale Ausdehnung des ersten Gebiets 202a definiert ist, ermöglichen. Anschaulich kann das erste Gebiet 202a als ein verdünnter Wafer verwendet werden, wie er herkömmlicherweise in der Halbleiterindustrie bearbeitet wird. Die Position und Größe der Defektstruktur 204 können ausgewählt sein, um das erste Gebiet 202a mit einer gewünschten Dicke, z. B. kleiner als etwa 50 μm, bereitzustellen. Falls das erste Gebiet 202a zu dünn für die Handhabung des Wafers sein kann, kann das Kantengebiet 302 verwendet werden, um die Form des ersten Gebiets 202a mechanisch zu stützen. Anschaulich kann das Kantengebiet 302 eine Ringstützstruktur sein, die das erste Gebiet 202 umgibt und auf ähnliche Weise wie ein sogenannter TAIKO-Wafer stabilisiert.
  • Ferner kann ein Schneidband verwendet werden, um das erste Gebiet 202a zu stützten oder um das erste Gebiet 202a von dem zweiten Gebiet 202b zu trennen. Das Schneidband kann auf die erste Oberfläche 200s des Wafers 200 laminiert sein. Nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander kann das erste Gebiet an dem Schneidband anhaften.
  • Nachdem die Defektstruktur 204 in dem Wafer 200 gebildet worden ist, kann jeder geeignete Prozess verwendet werden, um das zweite Gebiet 202b von dem ersten Gebiet 202a zu entfernen. Das zweite Gebiet 202b kann von dem ersten Gebiet 202a in einem Stück entfernt werden.
  • Der Oberflächenbereich des ersten Gebiets 202a (der ein neuer Bearbeitungsbereich sein kann, der durch das erste Gebiet 202a als dünner oder ultradünner Träger oder Wafer bereitgestellt ist) kann im Wesentlichen so groß sein wie der Oberflächenbereich des anfänglichen Wafers 200, aus dem das erste Gebiet 202a gebildet worden ist, z. B. kann der Oberflächenbereich des ersten Gebiets 202a größer als wenigstens 80% des Oberflächenbereichs des Wafers 200 sein, oder der Oberflächenbereich des ersten Gebiets 202a kann größer als wenigstens 90% des Oberflächenbereichs des Wafers 200 sein, oder der Oberflächenbereich des ersten Gebiets 202a kann größer als wenigstens 95% des Oberflächenbereichs des Wafers 200 sein, oder der Oberflächenbereich des ersten Gebiets 202a kann größer als wenigstens 99% des Oberflächenbereichs des Wafers 200 sein. Das kann es ermöglichen, einen effizienten Prozess zum Wafer-Dünnen oder mit anderen Worten zum Bilden eines dünnen oder ultradünnen Trägers 202a bereitzustellen. Anschaulich kann das Entfernen des zweiten Gebiets 202b von dem ersten Gebiet 202a als Dünnen des Wafers 200 verstanden werden. Der verdünnte Wafer 202a ist durch das erste Gebiet 202a bereitgestellt, das während der Herstellung, d. h. bis zum Schneiden des ersten Gebiets 202a in mehrere Chips, in einem einzigen Stück bleiben kann.
  • Gemäß verschiedenen Ausführungsformen können das erste Gebiet 202a und das zweite Gebiet 202b durch Verwenden irgendeines/r geeigneten Werkzeugs oder Bearbeitung, z. B. eines Stempels oder einer Platte, die durch ein Wafer-Band oder ein Klebeband bedeckt sind, gemäß verschiedenen Ausführungsformen voneinander getrennt werden. Auch gewöhnlich verwendete Schneideprozesse wie z. B. Laserschneiden, Sägen, Ätzen und dergleichen können verwendet werden, nachdem die Defektstruktur 204 gebildet ist, um das erste Gebiet 202a und das zweite Gebiet 202b voneinander zu trennen.
  • Gemäß verschiedenen Ausführungsformen kann das erste Gebiet 202a mehrere Chip-Gebiete enthalten. Ferner können die mehreren Chip-Gebiete in mehrere Chips vereinzelt werden, nachdem das erste Gebiet 202a und das zweite Gebiet 202b voneinander getrennt worden sind.
  • 5 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 500 zum Bearbeiten eines Trägers 200 (z. B. eines Trägers in Wafer-Größe und/oder Wafer-Form) gemäß verschiedenen Ausführungsformen, wobei das Verfahren 500 Folgendes enthalten kann: in 510 Bilden einer Defektstruktur 204 (auch als Perforationsstruktur oder Sollbruchstruktur bezeichnet) innerhalb des Trägers 200 durch Abtasten eines Fokusbereichs eines Laserstrahls innerhalb des Trägers 200, wobei die Defektstruktur 204 ein erstes Gebiet 202a des Trägers 200, das sich an einer ersten Seit der Defektstruktur 204 befindet, und ein zweites Gebiet 202b des Trägers 200, das sich an einer zweiten Seite der Defektstruktur 204 gegenüber der ersten Seite befindet, und ein Kantengebiet 302, das die Defektstruktur 204 seitlich umgibt und sich von einer ersten Oberfläche 200s des Trägers 200 zu einer zweiten Oberfläche 200r des Trägers 200 gegenüber der ersten Oberfläche 200s erstreckt, definiert, wobei die Defektstruktur 204 unter mehr als 80% der ersten Oberfläche 200s gebildet ist und wobei das zweite Gebiet 202b mit dem erste Gebiet 202a durch das Kantengebiet 302 verbunden ist, und nachfolgend in 520 Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander durch Brechen der Defektstruktur 204, wobei wenigstens das erste Gebiet in einem Stück bleibt. Ferner kann auch das zweite Gebiet 202b während des Trennens des zweiten Gebiets 202b und des ersten Gebiets 202a voneinander in einem Stück bleiben. Das Kantengebiet 302 kann das erste Gebiet 202a und das zweite Gebiet 202b auch seitlich umgeben.
  • Gemäß verschiedenen Ausführungsformen kann das Fokusgebiet des Laserstrahls innerhalb des Trägers 200 entlang einer zweidimensionalen Bruchebene (vgl. 2A bis 4B) oder entlang einem dreidimensionalen Bruchmuster (vgl. 8) abtasten. Das Kantengebiet 302 kann das erste Gebiet 202a mechanisch stützen, nachdem das zweite Gebiet 202b von dem ersten Gebiet 202a und dem Kantengebiet 302 entfernt worden ist.
  • 6 zeigt ein schematisches Ablaufdiagramm eines Verfahrens 600 zum Bearbeiten eines Wafers 200 (z. B. eines Trägers in Wafer-Größe und/oder Wafer-Form) gemäß verschiedenen Ausführungsformen. Das Verfahren 600 kann Folgendes enthalten: in 610 Bilden einer Defektstruktur 204 innerhalb des Wafers 200 durch Abtasten eines Fokusgebiets eines Laserstrahls innerhalb des Wafers 200, wobei sich die Defektstruktur 204 seitlich durch den Wafer 200 erstreckt und ein erstes Gebiet 202a des Wafers 200, das sich oberhalb der Defektstruktur 204 befindet, und ein zweites Gebiet 202b des Wafers 200, das sich unterhalb der Defektstruktur 204 befindet, definiert, und nachfolgend in 620 Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander durch Brechen der Defektstruktur 204, wobei das erste Gebiet 202a in einem Stück bleibt. Ferner kann auch das zweite Gebiet 202b während dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander in einem Stück bleiben.
  • Gemäß verschiedenen Ausführungsformen kann das Fokusgebiet des Laserstrahls innerhalb des Trägers 200 entlang einer zweidimensionalen Bruchebene (vgl. 2A bis 4B) oder entlang einem dreidimensionalen Bruchmuster (vgl. 8) abtasten. Gemäß verschiedenen Ausführungsformen kann ein Laser gesteuert werden, um das Fokusgebiet des Laserstrahls innerhalb des Trägers 200 entlang einer/s vordefinierten Ebene oder Musters abtasten zu lassen. Eine Rückkopplungsschleife kann verwendet werden, um zu steuern, ob die jeweils erzeugte Defektstruktur 204 an der/dem vordefinierten Ebene oder Muster ausgerichtet ist. Möglicherweise auftretende Abweichungen können durch entsprechendes Anpassen der Position des Fokusgebiets des Laserstrahls kompensiert werden. Gemäß verschiedenen Ausführungsformen kann die Defektstruktur 204 unter mehr als 80% einer Bearbeitungsoberfläche 200s des Wafers 200 gebildet werden (vgl. 3A bis 4B). Die Defektstruktur 204 kann auch so gebildet werden, dass sie sich seitlich vollständig durch den Wafer erstreckt (vgl. 2A bis 2C).
  • Gemäß verschiedenen Ausführungsformen kann ein fokussierter Laserstrahl zum Dünnen eines Wafers 200 (oder irgendeines anderen geeigneten Trägers) durch Bilden einer Defektstruktur 204 (auch als Perforationsstruktur bezeichnet) innerhalb des Wafers 200 verwendet werden. Die Defektstruktur 204 kann verwendet werden, um ein erstes Gebiet 202a (z. B. eines dünnen Oberflächengebiets) des Wafers 200 von dem Rest (z. B. von einem Hauptgebiet) des Wafers 200 zu trennen. Das Erzeugen des fokussierten Laserstrahls und das Steuern eines Lasers, um den fokussierten Laserstrahl zu erzeugen und zu lenken, sind im Folgenden genauer beschrieben.
  • Im Allgemeinen kann Wafer-Dünnen eine sehr herausfordernde Disziplin innerhalb eines Chip-Herstellungsprozesses sein. In diesem Anwendungsgebiet können ansteigender Bedarf nach einem Silizium-Wafer mit einer Dicke unterhalb beispielsweise 20 μm und hoher Leistungsfähigkeit (z. B. mit einer Gesamtdickenvariation, TTV, weniger als etwa 1 μm) herkömmliche Dünnungsverfahren, z. B. Schleifen, an ihre physikalischen Grenzen bringen.
  • Bisher werden hauptsächlich mechanische Dünnungsprozeduren mit hohem Aufwand weiterentwickelt. Der Gewinn eines Anstiegs der Leistungsfähigkeit um einige Prozent geht normalerweise mit merklichem Anstieg von Kosten und Komplexität einher. Jedenfalls kann Wafer-Dünnen im Spitzenbereich auf Montieren von Trägersystemen wie einem Band, einem Glasträger oder einem Silizium-Wafer auf den produktiven Wafer gefolgt von Schleifen, Entfernen von Schäden und Ablöseprozeduren beruhen. Deshalb können herkömmlicherweise verwendete Wafer-Dünnungsprozesse teure Träger/Bond-Systeme und/oder hohe Betriebskosten (z. B. aufgrund von Bändern, Gläsern, Scheiben, Chemie etc.) enthalten. Ferner können herkömmlicherweise verwendete Wafer-Dünnungsprozesse ein hohes Risiko für Wafer-Ausschuss aufgrund mechanischer Bearbeitung und/oder ein hohes Risiko für Wafer-Ausschuss aufgrund der Handhabung dünner Wafer aufweisen. Ferner können herkömmlicherweise verwendete Wafer-Dünnungsprozesse eine erhöhte Vorderseiten- und Rückseitendefektdichte, eine schlechte endgültige Dicke und/oder eine schlechte Gesamtdickenvariationsleistung aufweisen. Herkömmlicherweise verwendete Hochleistungs-TTV-Prozeduren können sogar noch komplexer und teurer sein, die beispielsweise eine Band-Ebene, Montageglas, Band auf Glas, Band einebnen, Silizium schleifen und Band entfernen enthalten.
  • Gemäß verschiedenen Ausführungsformen kann das hier beschriebene Verfahren zum Dünnen eines Wafers Bilden einer Defektstruktur in einem kommerziell verfügbaren dicken Wafer (z. B. mit einer Dicke von etwa 700 μm oder größer als etwa 700 μm) enthalten, um den Wafer in ein dünnes Oberflächengebiet (z. B. mit einer Dicke von weniger als etwa 50 μm oder weniger als etwa 20 μm) und ein Hauptgebiet zu trennen. Das dünne Oberflächengebiet kann zum Herstellen einer oder mehrere elektronischer Vorrichtungen in Halbleitertechnologie verwendet werden.
  • 7A stellt einen Prozessablauf in einer schematischen Ansicht, der sich auf Bearbeiten eines Wafers 200 oder Trägers bezieht, wie hier beschrieben dar. Gemäß verschiedenen Ausführungsformen kann ein nackter Wafer 200 an einer anfänglichen Bearbeitungsstufe 710 bereitgestellt sein. Alternativ kann der Wafer 200 eine oder mehrere elektronische Schaltungsstrukturen in dieser anfänglichen Bearbeitungsstufe 710 enthalten. In dem Fall, wenn der Wafer 200 eine oder mehrere elektronische Schaltungsstrukturen enthält, die an der ersten Oberfläche 200s des Wafers angeordnet sind, und die eine oder die mehreren elektronischen Schaltungsstrukturen den Laserstrahl beeinflussen können, der zum Erzeugen der Defektstruktur 204 verwendet wird, kann der Laserstrahl so vorgesehen sein, dass er von der Rückseite 200r in den Wafer 200 eindringt, z. B. durch die zweite Oberfläche 200r des Wafers 200.
  • Wie in 7A dargestellt ist, kann eine Defektstruktur 204 in dem Wafer 200 in der Bearbeitungsstufe 720 (auch als Perforation oder Perforationsprozess bezeichnet) gebildet werden, wie hier beschrieben ist, z. B. mit Bezug auf 2A, 3A und/oder 8.
  • Ferner kann die endgültige Dicke des ersten Gebiets 202a in der Bearbeitungsstufe 730 gemäß verschiedenen Ausführungsformen bestätigt werden. Die endgültige Dicke des ersten Gebiets 202a kann als die endgültige Dicke des verdünnten Wafers, der durch das erste Gebiet 202a bereitgestellt ist, verstanden werden.
  • Ferner können ein oder mehrerer Chip-Herstellungsprozesse in der Bearbeitungsstufe 740 gemäß verschiedenen Ausführungsformen ausgeführt werden. Beispielsweise können eine oder mehrere integrierte Schaltungsstrukturen, Sensorstrukturen, Licht emittierende Vorrichtungen usw. in dem ersten Gebiet 202a gebildet werden. Gemäß verschiedenen Ausführungsformen kann jede gewünschte Struktur in dem ersten Gebiet 202a des Wafers 200 bearbeitet werden, z. B. bevor das erste Gebiet 202a und das zweite Gebiet 202b voneinander getrennt werden. In dieser Bearbeitungsstufe 740 kann der Wafer 200 bereits zum Dünnen vorbereitet sein, d. h. der Wafer 200 enthält die Defektstruktur 204, aber das erste Gebiet 202a und das zweite Gebiet 202b können noch miteinander verbunden sein. Deshalb kann der Wafer 200 noch einfach gehandhabt werden.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet 202b in der Bearbeitungsstufe 750 entfernt werden. In diesem Fall wird das erste Gebiet 202a von dem zweiten Gebiet 202b getrennt. Optional kann ein Kantenring 302 (z. B. ein Kantengebiet 302) an dem ersten Gebiet bleiben, der das erste Gebiet 202a mechanisch stützt, wie vorstehend beschrieben, vgl. beispielsweise 4B.
  • Gemäß verschiedenen Ausführungsformen können ein oder mehrere Rückseitenherstellungsprozesse an der freigelegten Rückseitenoberfläche des ersten Gebiets 202a in einer Bearbeitungsstufe 750 ausgeführt werden, nachdem das zweite Gebiet 202b entfernt worden ist. Rückseitenherstellungsprozesse können Polieren und/oder Ätzen und/oder Schichten (z. B. Bilden einer Metallisierungsschicht) und dergleichen enthalten.
  • Gemäß verschiedenen Ausführungsformen können mehrere integrierte Schaltungsstrukturen in das erste Gebiet 202 gebildet werden, bevor das erste Gebiet 202a und das zweite Gebiet 202b voneinander getrennt werden. Zum Herstellen der mehreren integrierten Schaltungsstrukturen kann der Wafer 200 aus Silizium oder irgendeinem anderen geeigneten Halbleitermaterial hergestellt sein. Um Umkristallisierungsprozesse zu vermeiden, nachdem die Defektstruktur 204 gebildet worden ist, können die mehreren integrierten Schaltungsstrukturen nur über Behandlung bei niedriger Temperatur gebildet werden, z. B. bei Temperaturen niedriger als eine Umkristiallisierungstemperatur von Silizium (oder des jeweiligen Halbleitermaterials des Wafers). Mit anderen Worten müssen Prozesse bei hoher Temperatur oberhalb der jeweiligen Umkristiallisierungstemperatur des Wafer-Materials zwischen den Bearbeitungsstufen 720 und 750, d. h. nach dem Bilden der Defektstruktur 204 und vor dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b voneinander, vermieden werden. Da Umkristallisierungseffekte Defekte der Defektstruktur 204 auf eine Weise tempern können, dass das erste Gebiet 202a und das zweite Gebiet 202b des Wafers 200 nicht mehr getrennt werden können. Anschaulich kann die Defektstruktur 204 über ein Hochtemperaturtempern aufgrund von Umkristallisierungseffekten entfernt werden. Das kann jedoch nach dem Trennen des ersten Gebiets 202a und des zweiten Gebiets 202b des Wafers 200 voneinander verwendet werden, vgl. 2C, 3C oder 4B.
  • 7B stellt einen Prozessablauf, der sich auf den Perforationsprozess bezieht, in einer schematischen Ansicht dar, wie hier beschrieben (vgl. beispielsweise Bearbeitungsstufe 720 in 7A). Gemäß verschiedenen Ausführungsformen kann ein eng fokussierter Laserstrahl erzeugt werden 720a. Ein Fokusgebiet des fokussierten Laserstrahls kann mit einer hohen Leistungsdichte bereitgestellt und klein genug sein, um die Defektstruktur 204 in dem Wafer 200 mit gewünschter Genauigkeit zu bilden. Der fokussierte Laserstrahl kann durch Betreiben eines geeignet konfigurierten Lasers (z. B. eines Lasersystems oder einer Laseranordnung) bereitgestellt sein. Der fokussierte Laserstrahl kann mit einer hohen Leistungsdichte, einer geringen Rayleigh-Länge (z. B. kleiner als etwa 1 μm), und einer wohldefinierten Strahlentaille (z. B. kleiner als etwa 1 μm) erzeugt werden, vgl. 7C und 7D. Die Strahlentaille wird senkrecht zu der optischen Achse gemessen (z. B. senkrecht zu der Ausbreitungsrichtung des Laserstrahls). Die höchsten Leistungsdichten des Laserstrahls sind in der Position vorhanden, an der der fokussierte Laserstrahl die kleinste Taille aufweist, d. h. in dem Fokusgebiet.
  • Zum Erzeugen der Defektstruktur 204 innerhalb des Wafers 200 kann die Position der kleinsten Taille (auch als Fokusgebiet bezeichnet) gemessen und dementsprechend angepasst werden. Gemäß verschiedenen Ausführungsformen kann ein Laser verwendet werden, um den fokussierten Laserstrahl zu erzeugen. Der Laser kann optische Elemente (z. B. wenigstens eine Linse oder wenigstens einen Spiegel) enthalten, um ein Fokusgebiet des fokussierten Laserstrahls an einer gewünschten z-Position entlang einer z-Richtung (und optional auch an einer gewünschten Position innerhalb der x-y-Ebene) bereitzustellen. Ferner kann eine Wafer-Stufe verwendet werden, um den Wafer 200 relativ zu dem Fokusgebiet des fokussierten Laserstrahls anzuordnen und den Wafer innerhalb der x-y-Ebene (und optional auch in der z-Richtung) senkrecht zu der z-Richtung zu bewegen. Die Anordnung des Wafers 200 relativ zu der Position des Fokusgebiets des fokussierten Laserstrahls kann auf eine Weise gesteuert werden, dass der fokussierte Laserstrahl innerhalb des Wafers 200 bereitgestellt ist, um die Defektstruktur 204 zwischen der ersten und der zweiten Oberfläche 200s, 200r des Wafers 200 zu bilden.
  • Der fokussierte Laserstrahl ist auf eine solche Weise bereitgestellt, dass Energien auf den Wafer 200 oberhalb der Beschädigungsschwelle des jeweiligen Wafer-Materials (z. B. Silizium) übertragen werden. Das kann eine lokalisierten Hülle aus beschädigtem Kristall in dem Wafer 200 verursachen. Das lokal beschädigte Wafer-Material kann die Defektstruktur bereitstellen. Das lokal beschädigte Wafer-Material (z. B. die Defektstruktur 204) kann einen anderen Brechungsindex aufweisen, der von dem Brechungsindex des unbeschädigten Wafer-Materials verschieden ist.
  • Die Anordnung des Wafers 200 relativ zu der Position des Fokusgebiets des fokussierten Laserstrahls kann auf eine Weise gesteuert werden, dass der fokussierte Laserstrahl innerhalb des Wafers 200 bewegt wird, um die Defektstruktur 204 innerhalb des Wafers in Übereinstimmung mit einem vordefinierten Muster bereitzustellen. Anschaulich kann der fokussierte Laserstrahl den Wafer 200 abtasten. Der fokussierte Laserstrahl ist so bereitgestellt, dass das Fokusgebiet innerhalb des Wafers positioniert ist und innerhalb des Wafers abtastet. Gemäß verschiedenen Ausführungsformen kann der Laser in irgendeinem geometrischen Muster abtasten, das die gewünschte Form und Größe der Defektstruktur 204 verursacht. Als ein Beispiel kann der Laser so abtasten, um eine Defektstruktur 204 mit einer ebenen Form oder mit einem dreidimensionalen Muster, das sich seitlich innerhalb des Wafers 200 erstreckt, zu bilden. Auch die Position der Defektstruktur 204 relativ zu den Oberflächen 202s, 202r des Wafers 200 kann gesteuert werden.
  • Während des Abtastens des Wafers 200 mit dem fokussierten Laserstrahl können die Dicke und/oder Position der Defektstruktur 204 innerhalb des Wafers 200 gemessen werden, und der fokussierte Laserstrahl kann, falls erforderlich, angepasst werden.
  • Gemäß verschiedenen Ausführungsformen kann ein gepulster und eng fokussierter Laserstrahl verwendet werden, um die Defektstruktur 204 zu erzeugen, wie hier beschrieben. Deshalb kann eine hohe Energiedosis auf ein lokalisiertes Gebiet des Wafers 200 einwirken (mit anderen Worten eingebracht werden), was zu Effekten im Hauptteil führt (z. B. zu lokalisierten Hüllen mit Kristallschäden). Es können jedoch Oberflächeneffekte vermieden werden, da sie Delaminierung, Schmelzen, Spalten, Verdampfen und andere unerwünschte Effekte verursachen können. In transparenten Medien ist lineare Absorption von Licht unterdrückt im Vergleich zu nichtlinearen Effekten wie Photoionisation (Mehrphotonen-, Tunnelionisation) oder Lawinenionisation. Diese nichtlinearen Effekte heben Elektronen aus dem Valenz- in das Leitungsband an, das Photonen absorbiert, die Energie aufnehmen und an dem Gitter streuen, was zu Stoßionisation führt.
  • Während für lange Laserimpulsdauern (tau) thermische Diffusion berücksichtigt werden muss, fuhren kurze Impulse (z. B. weniger als 1 ns (ns, Nanosekunde)) zu einer permanenten Umstrukturierung des Hauptmaterials mit niedriger thermischer Diffusion. Gemäß verschiedenen Ausführungsformen können thermische Effekte oder lokales Erwärmen des Wafers 200 nicht zu der Bildung der Defektstruktur 204 führen, wie hier beschrieben ist. Der Schlüssel zum Erzeugen einer Perforationsebene oder eines Perforationsmusters innerhalb des Hauptmaterials des Wafers 200 ist es, kurze Impulse (z. B. kürzer als etwa 1 ns), hohe Leistungsdichten oberhalb der Beschädigungsschwelle des Hauptmaterials (z. B. für Silizium größer als 1 E10 W/cm2, z. B. im Bereich von etwa 1 E10 W/cm2 bis etwa 1 E15 W/cm2, z. B. im Bereich von etwa 1 El 1 W/cm2 bis etwa 1 E14 W/cm2, z. B. im Bereich von etwa 1 E13 W/cm2 bis etwa 5 E13 W/cm2), eine kurze Rayleigh-Länge (z. B. weniger als etwa 10 μm, z. B. weniger als etwa 5 μm, z. B. weniger als etwa 1 μm) und eine kleine minimale Taille (z. B. weniger als etwa 10 μm, z. B. weniger als etwa 5 μm, z. B. weniger als etwa 1 μm) für eine präzise Lokalisierung und Erzeugung der Defektstruktur 204 zu verwenden.
  • Wie beispielsweise in 7C dargestellt, kann ein Strahlweg für einen fokussierten Laserstrahl unter Verwendung des Gauß-Strahl-Modells beschrieben werden. Die Taille (auch das Gauß-Strahlbreite bezeichnet), w, eines fokussierten Laserstrahls variiert entlang der Ausbreitungsrichtung 705 des fokussierten Laserstrahls (z. B. entlang der z-Achse in einem kartesischen Koordinatensystem). Ein Fokusgebiet des fokussierten Laserstrahls kann durch eine minimale Taille, w0, definiert sein und deshalb auch durch eine minimale Querschnittsfläche des fokussierten Laserstrahls. Die Rayleigh-Länge (auch als Rayleigh-Bereich bezeichnet), zR, kann durch zwei Positionen (siehe w0, w2 in 7C) entlang der z-Achse definiert sein; die erste Position, w0, ist durch die kleinste Querschnittsfläche des fokussierten Laserstrahls (gemessen senkrecht zu der z-Richtung, d. h. an einer kleinsten Taille) definiert, und an der zweiten Position ist die Querschnittsfläche des Laserstrahls die doppelte Querschnittsfläche der kleinsten Strahlentaille. Die Rayleigh-Länge kann auch eine Tiefe des Fokus, df, definieren (vgl. 7C). Ferner kann der fokussierte Laserstrahl eine gesamte Winkelstreuung, Θ, und einen vordefinierten Strahlqualitätsparameter, M, aufweisen.
  • Die Rayleigh-Länge eines Laserstrahls, der innerhalb eines Wafers 200 fokussiert ist, kann wie folgt geschätzt werden:
    Figure DE102016116241A1_0002
    wobei lambda die Wellenlänge des fokussierten Laserstrahls ist, f die Fokaldistanz der Linse oder des Linsensystems ist, die/das zum Fokussieren des Laserstrahls verwendet wird, D der Durchmesser des Laserstrahls an der Linse oder dem Linsensystem ist, und wobei n der Brechungsindex des Wafer-Materials ist (d. h. etwa 3,6 für Silizium).
  • Da Oberflächeneffekte während der Erzeugung der Defektstruktur 204 vermieden werden sollen, kann eine Wellenlänge für den fokussierten Laserstrahl in einem Bereich ausgewählt werden, in dem das Wafer-Material für den Laserstrahl im Wesentlichen durchlässig ist. Falls der Wafer 200 beispielsweise Silizium enthält, muss die Wellenlänge in dem Infrarotbereich sein, z. B. größer als etwa 800 nm, z. B. in dem Bereich von etwa 800 nm bis etwa 1500 nm, z. B. in dem Bereich von etwa 1000 nm bis etwa 1100 nm.
  • 7D stellt ein Laser-Intensitätsprofil um das Fokusgebiet 720f eines fokussierten Laserstrahls dar. Die Laser-Intensität (auch als Leistungsdichte bezeichnet) in dem Fokusgebiet 720f kann oberhalb der Beschädigungsschwelle für das jeweilige Wafer-Material sein. Die Laser-Intensität außerhalb des Fokusgebiets 720f kann unterhalb der Beschädigungsschwelle sein. Deshalb kann das Wafer-Material nur in dem Fokusgebiet 720f beschädigt werden. Gemäß verschiedenen Ausführungsformen kann ein fokussierter Laserstrahl den Wafer 200 abtasten, so dass das Fokusgebiet 720f die Defektstruktur 204 in dem Wafer 200 erzeugt, wie hier beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann die Ausdehnung des Fokusgebiets 720f unterhalb von einem Mikrometer sein. Ferner kann die Ausdehnung des Fokusgebiets 720f immer noch oberhalb der Beugungsgrenze sein. Die gewünschten Ausdehnung des Fokusgebiets 720f kann sich auf eine kleine Rayleigh-Länge und eine kleine minimale Taille beziehen.
  • Da Oberflächeneffekte während der Erzeugung der Defektstruktur 204 vermieden werden sollen, kann der Laser in einer gepulsten Betriebsart betrieben werden, die einen gepulsten fokussierten Laserstrahl erzeugt.
  • Gemäß verschiedenen Ausführungsformen kann der fokussierte Laserstrahl mit einer Impulsfrequenz größer als etwa 1 kHz gepulst sein, z. B. im Bereich von etwa 1 kHz bis etwa 20 kHz. Ferner kann der fokussierte Laserstrahl mit einer Impulsdauer von weniger als 1 ns gepulst sein, z. B. weniger als etwa 100 ps, z. B. im Bereich von etwa 1 ps bis etwa 1 ns.
  • Als ein Beispiel kann der Laser eine kontinuierliche Strahlleistung von etwa 10 W bereitstellen und kann in einer gepulsten Betriebsart betrieben werden. Der erzeugte gepulste fokussierte Laserstrahl kann eine Impulsfrequenz von etwa 10 kHz und eine Impulsdauer von etwa 20 ps aufweisen. Der gepulste fokussierte Laserstrahl kann mit einer Wellenlänge von etwa 1064 nm erzeugt werden. Beispielsweise unter Verwendung dieser Betriebsparameter können Oberflächeneffekte vermieden werden und Defekte im Hauptteil können verursacht werden, um die Defektstruktur 204 zu bilden.
  • 7E und 7F zeigen jeweils eine schematische Ansicht der Erzeugung der Defektstruktur 204 innerhalb des Wafers 200 durch einen fokussierten Laserstrahl 740. Der fokussierte Laserstrahl kann innerhalb einer Ebene 740p (auch als Perforationsebene oder Defektebene bezeichnet) abtasten. Eine Infrarot-Inline-Dickenmessung 730 kann verwendet werden, um die Position und/oder die Ausdehnung der Defektstruktur 204 während des Abtastens zu überprüfen. Basierend auf dieser Messung kann die endgültige Dicke des ersten Gebiets 202 bestimmt (z. B. bestätigt) werden. Eine Linse 750 oder eine Linsenanordnung 750 (die z. B. mehrere Linsen enthält) kann verwendet werden, um den Laserstrahl 740 zu fokussieren. Durch Bewegen 750m der Linse 750 oder Linsenanordnung 750 entlang der z-Achse (z. B. senkrecht zu der ersten Oberfläche 200s des Wafers 200) kann die z-Position des Fokusgebiets 720f geändert werden. Deshalb können die Position und/oder die Form der Defektstruktur 204 in dem Wafer 200 gesteuert werden. Zum Bewegen der Linse 750 oder Linsenanordnung 750 kann ein schneller Aktuator verwendet werden, z. B. ein Piezo-Aktor.
  • Gemäß verschiedenen Ausführungsformen kann ein Infrarot-Laser für die Infrarot-Inline-Dickenmessung 730 verwendet werden. Die Infrarot-Inline-Dickenmessung kann auf einer Änderung des Brechungsindex, n, des Wafer-Materials, nachdem es durch den fokussierten Laserstrahl 740 beschädigt worden ist, basieren. Die Infrarot-Inline-Dickenmessung 730 und der fokussierte Laserstrahl 740 können in einem konfokalen Aufbau bereitgestellt sein.
  • Gemäß verschiedenen Ausführungsformen kann Bilden der Defektstruktur 204 durch Abtasten des Wafers 200 mit dem fokussierten Laserstrahl wenigstens eine aus den folgenden Prozessanforderungen enthalten: einen Hochleistungs-Laser, der konfiguriert ist, kurze Laserimpulse zu erzeugen, ein In-Situ-Messsystem (z. B. ein IR-Interferometer, z. B. in konfokalem Aufbau), eine Rückkopplungsschleife für die Ausrichtung des Laser-Lichtflecks (Fokusgebiets), einen schnellen Aktuator für die Ausrichtung des Laser-Lichtflecks (z. B. einen Hochgeschwindigkeitsultraschall-Piezo-Aktuator).
  • Die Abmessungen der Defektstruktur 204 können durch die Laser-Geometrie definiert sein. Die Inline-(IR-)Messung der Platzierung des Wafers und der Position und/oder Ausdehnung der Defektstruktur 204 können in einem konfokalen Aufbau ausgeführt werden. Der fokussierte Laserstrahl kann jedoch vor dem Messfleck des (IR-)Messungs-Lasers her laufen.
  • Gemäß verschiedenen Ausführungsformen können die Messergebnisse, die durch (IR-)Messung bereitgestellt sind, die Betätigungsvariable 750m für die Positionierungslinse 750 des Laser-Lichtflecks bereitstellen. Der Wafer 200 kann unterhalb des Lasers und des (IR-)Messaufbaus bewegt werden.
  • 7G zeigt eine schematische Ansicht zum Erzeugen der Trennstruktur 414 innerhalb des Wafers 200 durch einen fokussierten Laserstrahl 740, vgl. beispielsweise 4A und 4B. Der fokussierte Laserstrahl kann entlang dem Kantengebiet 302, das das zweite Gebiet 202b seitlich umgibt, bewegt werden (z. B. kreisförmig), und die Trennstruktur 414 kann über Ändern der z-Position des Fokusgebiets 720f gebildet werden. Die Trennstruktur 414 kann sich von der Defektstruktur 204 zu der zweiten Oberfläche 200r (z. B. der Rückseite) des Wafers 200 erstrecken, wie hier beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann ein rückseitiger Deckel geöffnet sein, und die Abdeckung (z. B. das getrennte zweite Gebiet 202b) kann zur Rückseitenbearbeitung angehoben werden. Das Kantengebiet 302 kann optional verwendet werden, um einen Unterstützungsring für das dünne erste Gebiet 202a ähnlich Taiko-Bearbeitung bereitzustellen. Deshalb kann eine höhere Handhabungsstabilität erreicht werden, falls notwendig. Alternativ kann das erste Gebiet 202a über ein Schneidband, das an das erste Gebiet 202a angehaftet ist, bearbeitet werden.
  • 8A stellt den Wafer 200 in einer Querschnittsansicht, z. B. nachdem der Prozess 110 von Verfahren 100 ausgeführt worden ist, gemäß verschiedenen Ausführungsformen dar. Die Defektstruktur 204 kann ein dreidimensionales Muster aufweisen. Die Defektstruktur 204 kann sich jedoch seitlich innerhalb des Wafers 200 erstrecken, wie vorstehend beispielhaft für eine ebene (d. h. zweidimensionale) Defektstruktur 204 beschrieben ist.
  • Gemäß verschiedenen Ausführungsformen kann der fokussierte Laserstrahl in einer ersten Ebene 800a, die einen ersten Abstand 805a von der ersten Oberfläche 200s des Wafers 200 aufweist, abtasten. Die erste Ebene 800a kann parallel zu der ersten Oberfläche 200s des Wafers 200 ausgerichtet sein. Ferner kann der fokussierte Laserstrahl in einer zweiten Ebene 800b, die einen zweiten Abstand 805b von der ersten Oberfläche 200s aufweist, abtasten. Die zweite Ebene 800b kann parallel zu der ersten Oberfläche 200s ausgerichtet sein. Der zweite Abstand 805b kann größer sein als der erste Abstand 805a.
  • Gemäß verschiedenen Ausführungsformen kann die erste Ebene 800a mehrere Chip-Gebiete 202c in dem ersten Gebiet 202a definieren. Ferner kann die zweite Ebene 800b mehrere Schnittfugengebiete 202k und/oder Chip-Kantengebiete 802e in dem ersten Gebiet 202 definieren. Die Schnittfugengebiete 202k umgeben die Chip-Gebiete 202c jeweils seitlich. Nach dem Vereinzeln der mehreren Chip-Gebiete 202c in einzelne Chips 802 entlang der Schnittfugengebiete 202k kann jeder Chip 802 ein Chip-Kantengebiet 802e enthalten, das den jeweiligen Chip 802 seitlich umgibt, wie in 8B schematisch dargestellt. Das Chip-Kantengebiet 802e kann von der Chip-Rückseite 802r, die durch Entfernen des zweiten Gebiets 202b von dem ersten Gebiet 202a freigelegt ist, hervorstehen.
  • Gemäß verschiedenen Ausführungsformen kann auf ähnliche Weise irgendeine gewünschte Defektstruktur 204 in dem Wafer gebildet werden, um das erste Gebiet 202a und das zweite Gebiet 202b voneinander zu trennen.
  • Wie hier beschrieben kann ein Verfahren 100, 500, 600 bereitgestellt sein, das die Trennung von zwei Wafer-Gebieten 202a, 202b ermöglicht, so dass eines aus den Wafer-Gebieten 202a, 202b eine gewünschte endgültige Dicke aufweist, um als ein Substrat zur Halbleiterbearbeitung ähnlich einem dünnen oder ultradünnen Wafer verwendet zu werden. Das hier beschriebene Verfahren kann eine genaue Steuerung der endgültigen Dicke und der Gesamtdickenvariation (TTV) ermöglichen. Die endgültige Dicke kann vorab auf dem nackten Wafer validiert werden. Ein Ringstützsystem kann einfach in die Bearbeitung integriert werden. Das Verfahren kann zu reduzierten Betriebskosten führen, da kein Trägersystem (z. B. Bänder, Gläser, Bonds, usw.) notwendig sein kann. Außerdem können keine Wiederaufbereitungsprozeduren von Trägersystemen benötigt sein. Das hier beschriebene Verfahren kann alternativ zu den herkömmlichen Schleifprozessen verwendet werden, um beispielsweise Scheibenverbrauch zu vermeiden. Ferner kann das hier beschriebene Verfahren ein geringes Risiko für Wafer-Ausschuss aufgrund der Handhabung von dünnen Wafern und ein geringes Risiko für Wafer-Ausschuss aufgrund von durch Standardprozedur induzierte Defektdichte aufweisen. Ferner kann der Durchlauffaktor erniedrigt werden, da viele Prozessschritte im Vergleich zu herkömmlichem mechanischem Wafer-Dünnen hoher Qualität eingespart werden können. Ferner kann das hier beschriebene Verfahren eine hohe Flexibilität bereitstellen. Ferner kann das perforierte Chip-Gitter möglicherweise zu reduziertem Kantenabsprengen führen. Ferner kann eine Profilierung des Rückseitensubstrats möglich sein.
  • Vor dem Herstellen von Halbleiterstrukturen kann eine Perforationsfolie auf den Wafer aufgebracht werden. Mit Hilfe eines Laserstrahls wird die Oberfläche (gegenüber den Halbleiterstrukturen) exakt in die Tiefe auf eine solche Weise bestrahlt, dass sowohl das Silizium unterhalb der Perforationsfolie als auch die Perforationsfolie selbst abnehmbar ist.
  • Beispiel 1 ist ein Verfahren zum Bearbeiten eines Wafers, wobei das Verfahren Folgendes enthält: Abtasten des Wafers mit einem fokussierten Laserstrahl, um eine Defektstruktur innerhalb des Wafers zu bilden, wobei die Defektstruktur ein erstes Gebiet des Wafers, das sich an einer ersten Seite der Defektstruktur befindet, und ein zweites Gebiet des Wafers, das sich an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite befindet, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Seite erstreckt, definiert, wobei ein Oberflächenbereich des ersten Gebiets größer ist als ein Oberflächenbereich des Kantengebiets und wobei das zweite Gebiet mit dem ersten Gebiet durch das Kantengebiet verbunden ist, und nachfolgend Trennen des ersten Gebiets und des zweiten Gebiets voneinander entlang der Defektstruktur, wobei das erste Gebiet in einem Stück bleibt.
  • In Beispiel 2 kann das Verfahren von Beispiel 1 optional enthalten, dass Trennen des ersten Gebiets und des zweiten Gebiets voneinander ferner Abheben des zweiten Gebiets in einem Stück von dem ersten Gebiet enthält.
  • In Beispiel 3 kann das Verfahren von Beispiel 1 oder 2 optional enthalten, dass die erste Oberfläche eine Hauptbearbeitungsoberfläche des Wafers ist.
  • In Beispiel 4 kann das Verfahren eines der Beispiele 1 bis 3 optional enthalten, dass die Defektstruktur unter mehr als 80% der ersten Oberfläche des Wafers gebildet ist.
  • In Beispiel 5 kann das Verfahren eines der Beispiele 1 bis 4 optional enthalten, dass das Abtasten des Wafers mit dem fokussierten Laserstrahl ferner das Steuern einer Fokusposition des fokussierten Laserstrahls relativ zu der ersten Oberfläche des Wafers enthält. Die Fokusposition kann die Position entlang der Ausbreitungsrichtung des fokussierten Laserstrahls sein, wo der fokussierte Laserstrahl die minimale Taille aufweist. Die Fokusposition kann das Fokusgebiet definieren.
  • In Beispiel 6 kann das Verfahren von Beispiel 5 optional enthalten, dass das Abtasten des Wafers mit dem fokussierten Laserstrahl ferner das Steuern einer Ausrichtung des Wafers relativ zu der Fokusposition enthält.
  • In Beispiel 7 kann das Verfahren von Beispiel 6 optional enthalten, dass Steuern der Fokusposition des fokussierten Laserstrahls und Steuern der Ausrichtung des Wafers relativ zu der Fokusposition Messen wenigstens einer aus den folgenden Eigenschaften enthält: einer Position der Defektstruktur; einer Ausdehnung der Defektstruktur; einer Platzierung des Wafers.
  • In Beispiel 8 kann das Verfahren von Beispiel 7 optional enthalten, dass das Abtasten des Wafers mit dem fokussierten Laserstrahl über eine Rückkopplungsschleife basierend auf wenigstens einer der gemessenen Eigenschaften gesteuert wird. Die Rückkopplungsschleife kann konfiguriert sein, zu überprüfen, ob ein Muster der erzeugten Defektstruktur an einem vordefinierten Muster ausgerichtet ist.
  • In Beispiel 9 kann das Verfahren von Beispiel 7 oder 8 optional enthalten, dass wenigstens eines aus der Position der Defektstruktur und der Ausdehnung der Defektstruktur über eine Infrarotmessanordnung gemessen wird.
  • In Beispiel 10 kann das Verfahren von Beispiel 9 optional enthalten, dass die Infrarotmessanordnung und der fokussierte Laserstrahl in einem konfokalen Aufbau bereitgestellt sind.
  • In Beispiel 11 kann das Verfahren eines der Beispiele 1 bis 10 optional enthalten, dass der fokussierte Laserstrahl in einer einzigen Ebene abtastet, die parallel an der ersten Oberfläche des Wafers ausgerichtet ist, um eine ebene Defektstruktur zu bilden.
  • In Beispiel 12 kann das Verfahren eines der Beispiele 1 bis 11 optional enthalten, dass der fokussierte Laserstrahl in einer ersten Ebene, die einen ersten Abstand von der ersten Oberfläche aufweist und parallel zu der ersten Oberfläche ausgerichtet ist, und in einer zweiten Ebene, die einen zweiten Abstand von der ersten Oberfläche aufweist und parallel zu der ersten Oberfläche ausgerichtet ist, abtastet, wobei der zweite Abstand größer ist als der erste Abstand.
  • In Beispiel 13 kann das Verfahren von Beispiel 12 optional enthalten, dass die erste Ebene Chip-Gebiete des ersten Gebiets definiert und dass die zweite Ebene Schnittfugengebiete und Chip-Kantengebiete, die die Chip-Gebiete jeweils seitlich umgeben, definiert.
  • In Beispiel 14 kann das Verfahren eines der Beispiele 1 bis 13 optional enthalten, dass eine Dicke des ersten Gebiets kleiner ist als eine Dicke des zweiten Gebiets.
  • In Beispiel 15 kann das Verfahren eines der Beispiele 1 bis 14 optional enthalten, dass eine Dicke des ersten Gebiets kleiner ist als etwa 50 μm.
  • In Beispiel 16 kann das Verfahren eines der Beispiele 1 bis 15 optional enthalten, dass das Abtasten des Wafers mit dem fokussierten Laserstrahl das Betreiben eines Lasers in einer gepulsten Betriebsart enthält, die eine Impulsfrequenz, eine Impulsdauer und eine Leistungsdichte definiert.
  • In Beispiel 17 kann das Verfahren von Beispiel 16 optional enthalten, dass der Wafer ein Material enthält, das eine Leistungsdichten-Beschädigungsschwelle aufweist, und dass die Impulsenergie so ausgewählt ist, um den fokussierten Laserstrahl mit einer Leistungsdichte bereitzustellen, die größer ist als die Leistungsdichten-Beschädigungsschwelle.
  • In Beispiel 18 kann das Verfahren von Beispiel 17 optional enthalten, dass das Material Silizium ist. Beispiel 18 kann ferner enthalten, dass die Leistungsdichte größer ist als etwa 1·1010 W/cm2.
  • In Beispiel 19 kann das Verfahren eines der Beispiele 16 bis 18 optional enthalten, dass die Impulsdauer kleiner als etwa 1 ns ist.
  • In Beispiel 20 kann das Verfahren eines der Beispiele 16 bis 19 optional enthalten, dass die Impulsfrequenz größer als etwa 1 kHz ist.
  • In Beispiel 21 kann das Verfahren eines der Beispiele 1 bis 20 optional enthalten, dass der fokussierte Laserstrahl eine infrarote Wellenlänge aufweist.
  • In Beispiel 22 kann das Verfahren eines der Beispiele 1 bis 21 optional enthalten, dass der fokussierte Laserstrahl eine Rayleigh-Länge von weniger als etwa 10 μm aufweist.
  • In Beispiel 23 kann das Verfahren eines der Beispiele 1 bis 22 optional ferner Folgendes enthalten: vor dem Trennen des ersten Gebiets und des zweiten Gebiets voneinander, Bilden einer Trennstruktur, die sich von der zweiten Oberfläche des Wafers in den Wafer zu der Defektstruktur erstreckt, wobei die Trennstruktur den zweiten Bereich seitlich vollständig umgibt.
  • In Beispiel 24 kann das Verfahren eines der Beispiele 1 bis 23 optional enthalten, dass Trennen des ersten Gebiets und des zweiten Gebiets voneinander Folgendes enthält: Bilden einer Trennstruktur, die sich von der zweiten Oberfläche des Wafers in den Wafer zu der Defektstruktur erstreckt, wobei die die Trennstruktur das zweite Gebiet teilweise seitlich umgibt, mit einer Verbindungsstruktur, die das zweite Gebiet mit dem Kantengebiet verbindet, und nachfolgend Entfernen des zweiten Gebiets von dem ersten Gebiet und dem Kantengebiet und dadurch Spalten der Verbindungsstruktur.
  • In Beispiel 25 kann das Verfahren von Beispiel 23 oder 24 optional enthalten, dass die Trennstruktur eine Grabenstruktur und/oder eine weitere Defektstruktur enthält.
  • In Beispiel 26 kann das Verfahren eines der Beispiele 1 bis 25 optional enthalten, dass Trennen des ersten Gebiets und des zweiten Gebiets voneinander Aussetzen des Wafers einer mechanischen Belastung, um die Defektstruktur zu brechen, enthält.
  • In Beispiel 27 kann das Verfahren eines der Beispiele 1 bis 26 optional enthalten, dass der Wafer einkristallines Silizium enthält.
  • In Beispiel 28 kann das Verfahren von Beispiel 27 optional enthalten, dass die Defektstruktur ungeordnetes Silizium enthält. Ungeordnetes Silizium kann beispielsweise polykristallines Silizium und/oder amorphes Silizium enthalten.
  • In Beispiel 29 kann das Verfahren eines der Beispiele 1 bis 28 optional ferner Folgendes enthalten: vor dem Trennen des ersten Gebiets und des zweiten Gebiets voneinander und nach dem Bilden der Defektstruktur innerhalb des Wafers Bilden von mehreren integrierten Schaltungsstrukturen in dem ersten Gebiet des Wafers.
  • In Beispiel 30 kann das Verfahren von Beispiel 29 optional enthalten, dass der Wafer nach dem Bilden der Defektstruktur innerhalb des Wafers und vor dem Trenne des ersten Gebiets und des zweiten Gebiets voneinander keiner Hochtemperaturbehandlung unterzogen wird.
  • In Beispiel 31 kann das Verfahren eines der Beispiele 1 bis 30 optional ferner Folgendes enthalten: nach dem Trennen des ersten Gebiets und des zweiten Gebiets voneinander Bilden einer Rückseitenmetallisierung auf einer freigelegten Rückseitenoberfläche des ersten Gebiets.
  • Beispiel 32 ist ein Verfahren zum Bearbeiten eines Trägers, wobei das Verfahren Folgendes enthält: Bilden einer Defektstruktur innerhalb des Trägers durch Abtasten eines Fokusgebiets eines Laserstrahls innerhalb des Trägers, wobei die Defektstruktur ein erstes Gebiet des Trägers, das sich an einer ersten Seite der Defektstruktur befindet, und ein zweites Gebiet des Trägers, das sich an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite befindet, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Trägers zu einer zweiten Oberfläche des Trägers gegenüber der ersten Oberfläche erstreckt, definiert, wobei die Defektstruktur unter mehr als 80% der ersten Oberfläche gebildet ist und wobei das zweite Gebiet mit dem ersten Gebiet durch das Kantengebiet verbunden ist, und nachfolgend Trennen des ersten Gebiets und des zweiten Gebiets voneinander durch Brechen der Defektstruktur, wobei wenigstens das erste Gebiet in einem Stück bleibt.
  • In Beispiel 33 kann das Verfahren von Beispiel 32 optional enthalten, dass das Kantengebiet das erste Gebiet mechanisch unterstützt, nachdem das zweite Gebiet von dem ersten Gebiet entfernt ist.
  • In Beispiel 34 kann das Verfahren von Beispiel 32 oder 33 optional enthalten, dass der Träger ein Wafer ist.
  • In Beispiel 35 kann das Verfahren eines der Beispiele 32 bis 34 optional enthalten, dass das erste Gebiet mehrere Chip-Gebiete enthält.
  • In Beispiel 36 kann das Verfahren von Beispiel 35 optional ferner Folgendes enthalten: Vereinzeln der mehreren Chip-Gebiete in mehrere Chips nach dem Trennen des ersten Gebiets und des zweiten Gebiets voneinander.
  • Beispiel 37 ist ein Verfahren zum Bearbeiten eines Wafers, wobei das Verfahren Folgendes enthält: Bilden einer Defektstruktur innerhalb des Wafers durch Abtasten eines Fokusgebiets eines Laserstrahls innerhalb des Wafers, wobei sich die Defektstruktur seitlich durch den Wafer erstreckt und ein erstes Gebiet des Wafers, das sich oberhalb der Defektstruktur befindet, und ein zweites Gebiet des Wafers, das sich unterhalb der Defektstruktur befindet, definiert, und nachfolgend Trennen des ersten Gebiets und des zweiten Gebiets voneinander durch Brechen der Defektstruktur, wobei das erste Gebiet in einem Stück bleibt.
  • In Beispiel 38 kann das Verfahren von Beispiel 37 optional ferner Folgendes enthalten: Bilden von mehreren integrierten Schaltungsstrukturen in das erste Gebiet vor dem Trennen des ersten Gebiets und des zweiten Gebiets voneinander.
  • In Beispiel 39 kann das Verfahren von Beispiel 38 optional enthalten, dass der Wafer aus Silizium hergestellt ist und dass Bilden der mehreren integrierten Schaltungsstrukturen nur eine oder mehrere Behandlungen bei niedriger Temperatur bei Temperaturen, die niedriger als eine Umkristiallisierungstemperatur von Silizium sind, enthält.
  • In Beispiel 40 kann das Verfahren eines der Beispiele 37 bis 39 optional enthalten, dass die Defektstruktur unter mehr als 80% der Bearbeitungsoberfläche des Wafers gebildet wird.
  • In Beispiel 41 kann das Verfahren eines der Beispiele 37 bis 40 optional enthalten, dass sich die Defektstruktur seitlich vollständig durch den Wafer erstreckt.
  • Obwohl die Erfindung insbesondere mit Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, ist durch Fachleute zu verstehen, dass verschiedene Änderungen an Form und Einzelheiten darin vorgenommen werden können, ohne von dem Geist und dem Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen. Der Schutzbereich der Erfindung ist somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sollen deshalb eingeschlossen sein.

Claims (20)

  1. Verfahren zum Bearbeiten eines Wafers, wobei das Verfahren Folgendes umfasst: Abtasten des Wafers mit einem fokussierten Laserstrahl, um eine Defektstruktur innerhalb des Wafers zu bilden, wobei die Defektstruktur ein erstes Gebiet des Wafers, das sich an einer ersten Seite der Defektstruktur befindet, und ein zweites Gebiet des Wafers, das sich an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite befindet, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Wafers zu einer zweiten Oberfläche des Wafers gegenüber der ersten Seite erstreckt, definiert, wobei ein Oberflächenbereich des ersten Gebiets größer ist als ein Oberflächenbereich des Kantengebiets und wobei das zweite Gebiet mit dem ersten Gebiet durch das Kantengebiet verbunden ist, und nachfolgend Trennen des ersten Gebiets und des zweiten Gebiets voneinander entlang der Defektstruktur, wobei das erste Gebiet in einem Stück bleibt.
  2. Verfahren nach Anspruch 1, wobei das Trennen des ersten Gebiets und des zweiten Gebiets voneinander ferner umfasst, das zweite Gebiet in einem Stück von dem ersten Gebiet abzuheben.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei die Defektstruktur unter mehr als 80% der ersten Oberfläche des Wafers gebildet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Abtasten des Wafers mit dem fokussierten Laserstrahl ferner das Steuern einer Fokusposition des fokussierten Laserstrahls und Steuern einer Ausrichtung des Wafers relativ zu der Fokusposition umfasst.
  5. Verfahren nach Anspruch 4, wobei das Abtasten des Wafers mit dem fokussierten Laserstrahl über eine Rückkopplungsschleife gesteuert wird, die konfiguriert ist zu überprüfen, ob ein Muster der erzeugten Defektstruktur an einem vordefinierten Muster ausgerichtet ist.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Abtasten des Wafers mit dem fokussierten Laserstrahl über eine Infrarotmessanordnung gesteuert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der fokussierte Laserstrahl in einer einzigen Ebene abtastet, die parallel zu der ersten Oberfläche des Wafers ausgerichtet ist, um eine ebene Defektstruktur zu bilden.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei der fokussierte Laserstrahl in einer ersten Ebene, die einen ersten Abstand von der ersten Oberfläche aufweist und parallel zu der ersten Oberfläche ausgerichtet ist, und in einer zweiten Ebene, die einen zweiten Abstand von der ersten Oberfläche aufweist und parallel zu der ersten Oberfläche ausgerichtet ist, abtastet, wobei der zweite Abstand größer ist als der erste Abstand.
  9. Verfahren nach Anspruch 8, wobei die erste Ebene Chip-Gebiete in dem ersten Gebiet definiert und wobei die zweite Ebene Schnittfugengebiete und Chip-Kantengebiete, die die Chip-Gebiete jeweils seitlich umgeben, definiert.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei eine Dicke des ersten Gebiets kleiner als etwa 50 μm ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Abtasten des Wafers mit dem fokussierten Laserstrahl das Betreiben eines Lasers in einer gepulsten Betriebsart, die eine Impulsfrequenz, eine Impulsdauer und eine Leistungsdichte definiert, umfasst.
  12. Verfahren nach Anspruch 11, wobei der Wafer ein Material umfasst, das eine Leistungsdichten-Beschädigungsschwelle aufweist, und wobei die Impulsenergie ausgewählt ist, um den fokussierten Laserstrahl mit einer Leistungsdichte größer als die Leistungsdichten-Beschädigungsschwelle bereitzustellen.
  13. Verfahren nach Anspruch 12, wobei das Material Silizium ist und wobei die Leistungsdichte größer ist als etwa 1·1010 W/cm2.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei die Impulsdauer kleiner als etwa 1 ns ist.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei die Impulsfrequenz größer als etwa 1 kHz ist.
  16. Verfahren nach einem der Ansprüche 1 bis 15, das ferner Folgendes umfasst: vor dem Trennen des ersten Gebiets und des zweiten Gebiets voneinander, Bilden einer Trennstruktur, die sich von der zweiten Oberfläche des Wafers in den Wafer zu der Defektstruktur erstreckt, wobei die Trennstruktur das zweite Gebiet seitlich umgibt.
  17. Verfahren nach Anspruch 16, wobei die Trennstruktur eine weitere Defektstruktur umfasst.
  18. Verfahren nach einem der Ansprüche 1 bis 17, wobei das Trennen des ersten Gebiets und des zweiten Gebiets voneinander Aussetzen des Wafers einer mechanischen Belastung, um die Defektstruktur zu brechen, umfasst.
  19. Verfahren zum Bearbeiten eines Trägers, wobei das Verfahren Folgendes umfasst: Bilden einer Defektstruktur innerhalb des Trägers durch Abtasten eines Fokusgebiets eines Laserstrahls innerhalb des Trägers, wobei die Defektstruktur ein erstes Gebiet des Trägers, das sich an einer ersten Seite der Defektstruktur befindet, und ein zweites Gebiet des Trägers, das sich an einer zweiten Seite der Defektstruktur gegenüber der ersten Seite befindet, und ein Kantengebiet, das die Defektstruktur seitlich umgibt und sich von einer ersten Oberfläche des Trägers zu einer zweiten Oberfläche des Trägers gegenüber der ersten Oberfläche erstreckt, definiert, wobei die Defektstruktur unter mehr als 80% der ersten Oberfläche gebildet ist und wobei das zweite Gebiet mit dem ersten Gebiet durch das Kantengebiet verbunden ist, und nachfolgend Trennen des ersten Gebiets und des zweiten Gebiets voneinander durch Brechen der Defektstruktur, wobei wenigstens das erste Gebiet in einem Stück bleibt.
  20. Verfahren zum Bearbeiten eines Trägers, wobei das Verfahren Folgendes umfasst: Bilden einer Defektstruktur innerhalb des Trägers durch Abtasten eines Fokusgebiets eines Laserstrahls innerhalb des Trägers, wobei sich die Defektstruktur seitlich durch den Träger erstreckt, und Definieren eines erstes Gebiets des Trägers, das sich oberhalb der Defektstruktur befindet, und eines zweiten Gebiets des Trägers, das sich unterhalb der Defektstruktur befindet, und nachfolgend Trennen des ersten Gebiets und des zweiten Gebiets voneinander durch Brechen der Defektstruktur.
DE102016116241.8A 2016-08-31 2016-08-31 Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers Pending DE102016116241A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016116241.8A DE102016116241A1 (de) 2016-08-31 2016-08-31 Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers
US15/690,316 US10373855B2 (en) 2016-08-31 2017-08-30 Method for processing a wafer and method for processing a carrier
CN201710769935.XA CN107799406B (zh) 2016-08-31 2017-08-31 用于加工晶片的方法和用于加工载体的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016116241.8A DE102016116241A1 (de) 2016-08-31 2016-08-31 Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers

Publications (1)

Publication Number Publication Date
DE102016116241A1 true DE102016116241A1 (de) 2018-03-01

Family

ID=61167070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116241.8A Pending DE102016116241A1 (de) 2016-08-31 2016-08-31 Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers

Country Status (3)

Country Link
US (1) US10373855B2 (de)
CN (1) CN107799406B (de)
DE (1) DE102016116241A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7123583B2 (ja) * 2018-03-14 2022-08-23 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置
CN111446165A (zh) * 2020-04-16 2020-07-24 绍兴同芯成集成电路有限公司 一种晶圆热处理工艺以及晶圆双面电镀工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090056513A1 (en) 2006-01-24 2009-03-05 Baer Stephen C Cleaving Wafers from Silicon Crystals
US20150318166A1 (en) 2014-05-05 2015-11-05 Infineon Technologies Dresden Gmbh Wafer, a method for processing a wafer, and a method for processing a carrier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135251A (ja) * 2004-11-09 2006-05-25 Hitachi Ltd レーザ結晶化装置
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
KR20110114972A (ko) * 2010-04-14 2011-10-20 삼성전자주식회사 레이저 빔을 이용한 기판의 가공 방법
JP2012038932A (ja) * 2010-08-06 2012-02-23 Sumco Corp 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
WO2016083609A2 (de) * 2014-11-27 2016-06-02 Siltectra Gmbh Laserbasiertes trennverfahren
JP6482425B2 (ja) * 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090056513A1 (en) 2006-01-24 2009-03-05 Baer Stephen C Cleaving Wafers from Silicon Crystals
US20150318166A1 (en) 2014-05-05 2015-11-05 Infineon Technologies Dresden Gmbh Wafer, a method for processing a wafer, and a method for processing a carrier

Also Published As

Publication number Publication date
CN107799406B (zh) 2022-09-02
CN107799406A (zh) 2018-03-13
US10373855B2 (en) 2019-08-06
US20180061695A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
DE60117036T2 (de) Laserbearbeitung von halbleitermaterialen
DE102006052694B4 (de) Waferprodukt und Herstellungsverfahren dafür
DE102016213248B4 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102005004827B4 (de) Wafer-Unterteilungsverfahren
DE60313900T2 (de) Methode zur Trennung von Substraten
DE102014106472B4 (de) Verfahren zum Strahlungsritzen eines Halbleitersubstrats
DE102015224318B4 (de) Wafer-herstellungsverfahren
DE102006053898B4 (de) Laserbearbeitungsvorrichtung und Laserbearbeitungsverfahren
DE102016224978B4 (de) Substratbearbeitungsverfahren
TW201705258A (zh) 晶圓的生成方法
CN106057737A (zh) 薄板的分离方法
DE112015004455B4 (de) Mehrschichtige Laser-Debonding-Struktur mit einstellbarer Absorption
DE112015002529T5 (de) Laserbearbeitungsvorrichtung und Laserbearbeitungsverfahren
DE102017222047A1 (de) Sic-waferherstellungsverfahren
DE102014201193A1 (de) Laserbearbeitungsverfahren
DE102016224214A1 (de) Bearbeitungsverfahren für einen Wafer
DE112009001128T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102014218759A1 (de) Bearbeitungsverfahren für ein Werkstück
DE102011112904A1 (de) Lichtemittierende Vorrichtungsstruktur und Verfahren zur Herstellung derselben
DE102019213984A1 (de) Waferherstellungsverfahren und laserbearbeitungsvorrichtung
DE102012214908A1 (de) Lochbildungsverfahren und Laserbearbeitungsvorrichtung
DE102013221822A1 (de) Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung
DE102016201252A1 (de) Verfahren zum Bearbeiten eines Einzelkristallelements
DE102016116241A1 (de) Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication