DE102013221822A1 - Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung - Google Patents

Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013221822A1
DE102013221822A1 DE201310221822 DE102013221822A DE102013221822A1 DE 102013221822 A1 DE102013221822 A1 DE 102013221822A1 DE 201310221822 DE201310221822 DE 201310221822 DE 102013221822 A DE102013221822 A DE 102013221822A DE 102013221822 A1 DE102013221822 A1 DE 102013221822A1
Authority
DE
Germany
Prior art keywords
absorption layer
laser absorption
laser
chip
metal stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310221822
Other languages
English (en)
Other versions
DE102013221822B4 (de
Inventor
Gunther Mackh
Adolf Koller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013221822A1 publication Critical patent/DE102013221822A1/de
Application granted granted Critical
Publication of DE102013221822B4 publication Critical patent/DE102013221822B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

Ein Verfahren zur Herstellung einer Mehrzahl von Chips umfasst den Schritt des Bereitstellens einer Halbleiterscheibe, die eine Mehrzahl von Chipflächen umfasst, die durch eine oder mehrere Trennlinien getrennt sind, wobei die Chipflächen auf einer ersten Hauptfläche angeordnet sind, den Schritt des Bereitstellens einer Laserabsorptionsschicht auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche und den Schritt des Bereitstellens eines Rückseitenmetallstapels auf der Laserabsorptionsschicht. Danach wird die Laserabsorptionsschicht entlang der Trennlinien mit einem Laserlicht bestrahlt, bevor die Chips entlang der Trennlinien durch verdeckte Zerteilung vereinzelt werden.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen ein Verfahren zur Herstellung einer Mehrzahl von Chips, einen Chip, der einen Rückseitenmetallstapel umfasst, und eine Halbleiterscheibe, die eine Mehrzahl von Chipflächen umfasst.
  • HINTERGRUND
  • In einem üblichen Prozess zur Herstellung von Halbleiterbauelementen wird eine Mehrzahl von Chips parallel hergestellt. Hierbei wird das Chiplayout der Mehrzahl von Chips derart auf eine Halbleiterscheibe strukturiert, dass die einzelnen Chipflächen auf der Halbleiterscheibe nebeneinander angeordnet sind, und derart, dass eine Halbleiterstruktur, die integrierte Schaltungen (ICs) umfasst, in jeder Chipfläche gebildet wird. Die Chipflächen sind durch eine Ritzgrabenlinie getrennt, die auch als Trennlinie bezeichnet wird und typischerweise metallfrei ist. Am Ende dieses sogenannten Frontend-Prozesses wird die Halbleiterscheibe entlang der Trennlinien zerschnitten oder zerteilt, um die Chips zu vereinzeln. Dies kann zum Beispiel durch Verwenden einer Säge oder durch Verwenden von verdeckter Zerteilung (Laserzerteilung) erfolgen.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Ausführungsformen der Erfindung stellen ein Verfahren zur Herstellung einer Mehrzahl von Chips bereit, das den Schritt des Bereitstellens einer Halbleiterscheibe, die eine Mehrzahl von Chipflächen umfasst, die durch eine oder mehrere Trennlinien getrennt sind, wobei die Chipflächen auf einer ersten Hauptfläche angeordnet sind, den Schritt des Bereitstellens einer Laserabsorptionsschicht auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche und den Schritt des Bereitstellens eines Rückseitenmetallstapels auf der Laserabsorptionsschicht umfasst. Danach wird die Laserabsorptionsschicht entlang der Trennlinien mit einem Laserlicht bestrahlt, bevor die Chips entlang der Trennlinien durch Verwenden von verdeckter Zerteilung vereinzelt werden.
  • Eine weitere Ausführungsform der Erfindung stellt ein Verfahren zur Herstellung einer Mehrzahl von Chips bereit, das den Schritt des Bereitstellens einer Halbleiterscheibe, die eine Mehrzahl von Chipflächen umfasst, die durch eine oder mehrere Trennlinien getrennt sind, wobei die Chipflächen auf einer ersten Hauptfläche angeordnet sind, den Schritt des Abscheidens einer Laserabsorptionsschicht auf eine zweite Hauptfläche gegenüber der ersten Hauptfläche und den Schritt des Bereitstellens eines Rückseitenmetallstapels auf der Laserabsorptionsschicht umfasst. Danach wird die erste Hauptfläche mit einem Laserlicht bestrahlt, wobei das Laserlicht wenigstens entlang der Trennlinien auf oder über die Laserabsorptionsschicht fokussiert wird, wobei das Laserlicht eine lokale Schrumpfung der Laserabsorptionsschicht bewirkt. Die lokale Schrumpfung führt eine vorbestimmte Bruchstelle in den Rückseitenmetallstapel ein. Der letzte Schritt ist das Vereinzeln der Chips entlang der Trennlinien durch Verwenden von verdeckter Zerteilung.
  • Weitere Ausführungsformen stellen einen Chip bereit, der ein Substrat und einen Rückseitenmetallstapel umfasst, wobei eine Laserabsorptionsschicht zwischen dem Substrat und dem Rückseitenmetallstapel angeordnet ist. Ein Bereich, der ein Laserbeleuchtungsreaktionsprodukt eines Materials des Substrats und eines Materials der Laserabsorptionsschicht umfasst, ist zwischen dem Substrat und der Laserabsorptionsschicht ausgebildet, wobei das Reaktionsprodukt wenigstens entlang von Trennkanten des Chips angeordnet ist.
  • Eine weitere Ausführungsform stellt einen Chip bereit, der ein Substrat und einen Rückseitenmetallstapel umfasst, wobei eine Laserabsorptionsschicht zwischen dem Substrat und dem Rückseitenmetallstapel angeordnet ist, und wobei eine Dicke der Laserabsorptionsschicht entlang von Trennkanten, die den Chip umgeben, reduziert ist.
  • Eine weitere Ausführungsform stellt eine Halbleiterscheibe bereit, die eine Mehrzahl von Chipflächen umfasst, die durch eine oder mehrere Trennlinien getrennt sind, die kleiner als 70 μm sind, wobei die Halbleiterscheibe einen Rückseitenmetallstapel umfasst. Hierbei ist die Laserabsorptionsschicht zwischen einer Hauptfläche und dem Rückseitenmetallstapel angeordnet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Im Folgenden werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, wobei:
  • 1 eine schematische Querschnittsansicht eines Chips mit einer Laserabsorptionsschicht gemäß einer Ausführungsform darstellt;
  • 2 eine schematische Querschnittsansicht eines Substrats mit mindestens zwei durch Trennlinien getrennten Chipflächen und einem Rückseitenmetallstapel gemäß einer Ausführungsform darstellt; und
  • 3a bis 3e ein schematisches Ablaufdiagramm des Verfahrens zur Herstellung einer Mehrzahl von Chips mit einer Laserabsorptionsschicht gemäß einer Ausführungsform darstellen.
  • AUSFÜHRLICHE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf 1 und 3 erörtert. In den Zeichnungen sind identische Bezugszeichen für Objekte mit identischen oder ähnlichen Funktionen vorgesehen, so dass Objekte, die innerhalb der verschiedenen Ausführungsformen durch identische Bezugszeichen bezeichnet sind, untereinander austauschbar sind und ihre Beschreibung wechselseitig anwendbar ist.
  • Nachstehend wird ein Verfahren zur Vereinzelung einer Mehrzahl von auf einer Halbleiterscheibe strukturierten Chips, nämlich der sogenannte verdeckte Zerteilungsprozess, zusammen mit seinen Schwächen vor der Erörterung von Ausführungsformen der Erfindung erörtert. Verdeckte Zerteilung ist eine laserbasierte Technik, welche Seitenwände hoher Güte in Silicium und einen hohen Ausnutzungsrad der Siliciumfläche (kleine Breite der Trennlinien) erreicht. Neben dem erhöhten Ausnutzungsgrad der Siliciumfläche ist außerdem die Prozesszeit verdeckter Zerteilung gegenüber Zerteilung mit Säge kürzer. So sollte für eine Halbleiterscheibe mit einer beispielhaften Dicke von 100 μm eine Ritzgrabenbreite von 40 μm oder weniger genügen. Es wird zwischen verdeckter Vorderseitenzerteilung (wobei der Laser auf die Vorderseite gerichtet wird) und verdeckter Rückseitenzerteilung (wobei der Laser auf die Rückseite gerichtet wird) unterschieden.
  • Der erste Schritt des zweistufigen Prozesses besteht im derartigen Richten eines Laserstrahls auf das Substrat und derartigen Führen des Strahls entlang der Trennlinie, dass Defektregionen in das Substrat eingeführt werden. Hierbei wird typischerweise ein gepulster Nd:YAG-Laser verwendet, welcher bei einer Frequenz von 1064 nm, 1080 nm (Faserlaser) oder 1342 nm arbeitet (Frequenzbereich zwischen 950 nm und 1400 nm). Während mehrerer Abtastungen des Laserstrahls entlang der Trennlinien werden die Defektregionen in verschiedenen Tiefen der Halbleiterscheibe durch Fokussieren des Laserstrahls auf die verschiedenen Tiefen eingraviert. Infolge der Defektregionen, die entlang der Trennlinien in verschiedenen Tiefen angeordnet sind, wird eine Art von vorbestimmter Bruchstelle erzeugt. Der nächste Schritt des zweistufigen verdeckten Zerteilungsprozesses besteht in der Herstellung der Halbleiterscheibe entlang der Trennlinien. Hierbei wird die Halbleiterscheibe typischerweise an einer Trägermembran angebracht, welche radial dehnbar ist. Infolge der Dehnung wird eine mechanische Beanspruchung auf die Halbleiterscheibe aufgebracht, derart dass die Halbleiterscheibe entlang der Trennlinien bricht, die durch das Bereitstellen von Defektregionen geschwächt sind. Dieses Vereinzelungsverfahren ermöglicht eine verbesserte Halbleiterscheibenausbeute infolge der kleineren Trennschnitte am Ritzgraben gegenüber der Halbleiterscheibentrennung durch Zersägen.
  • Ein Rückseitenmetallstapel (der auf einer der Hauptflächen vorgesehen ist) beeinflusst jedoch den verdeckten Zerteilungsprozess infolge der hohen Elastizität und der Reflexion des Lasers, der zur verdeckten Zerteilung verwendet wird, und erfordert möglicherweise einen breiteren Ritzgraben. Zum Beispiel kann ein Rückseitenmetallstapel nach der mechanischen Zerteilung zu sauberer Zerspanungsqualität führen. Ferner kann eine Bearbeitung durch Laserablation zu Wiederabscheidung von Metallverbindungen auf die Chip-Seitenwand führen. Demnach ist das Strukturieren von Rückseitenmetall vor einer Chiptrennung kompliziert und teuer. Dicke Metallschichtstapel können gar nicht getrennt werden. Es besteht jedoch eine Tendenz zu dünneren Dicken bei Rückseitenmetall, z. B. für Energietechnologien. Die dünnere Dicke der Halbleiterscheibe oder des Substrats ermöglicht eine kleinere Trennlinie, welche insbesondere durch verdeckte Zerteilung realisierbar ist. Es besteht daher ein Bedarf an einem verbesserten Ansatz, welcher verdeckte Zerteilung in Kombination mit Rückseitenmetall sowie einen höheren Zuverlässigkeitsgrad bei der Bearbeitung ermöglicht. Im Anschluss wird dieser verbesserte Ansatz erörtert.
  • 1 stellt einen Chip 10 dar, der ein Substrat 12 umfasst, wobei das Substrat 12 (z. B. ein Siliciumsubstrat) eine Chipfläche 14 auf der ersten Hauptfläche 12a umfasst. Es kann eine Halbleiterstruktur 16 auf der Chipfläche 14 bereitgestellt werden, derart dass dieselbe mindestens eine integrierte Schaltung umfasst. Ferner umfasst der Chip 10 einen Rückseitenmetallstapel 18, welcher auf einer zweiten Seite 12b gegenüber der ersten Seite (vergleiche erste Hauptfläche 12a) angeordnet ist. Zwischen dem Rückseitenmetallstapel 18, welcher eine oder mehrere Metallschichten umfassen kann, und dem Substrat 12 ist eine Laserabsorptionsschicht 20 auf einer zweiten Hauptfläche 12b (gegenüber der ersten Hauptfläche 12a) angeordnet, um die Beschränkungen der verdeckten Zerteilung zu überwinden. Die Laserabsorptionsschicht 12, welche ein Silicid, z. B. Siliciumcarbid (SiC), Cobalt-Silicium (CoSi), oder ein anderes Silicid umfassen kann, das Titan (Ti), Nickel (Ni) oder Molybdän (Mo) umfasst, wird zu Herstellungszwecken angeordnet.
  • Die Laserabsorptionsschicht 20 führt zu einer besseren Trennung des Rückseitenmetallstapels 18 bei Verwendung von verdeckter Zerteilung zur Vereinzelung einer Mehrzahl von Chips, die auf einer Halbleiterscheibe strukturiert sind. Daher wird die Laserabsorptionsschicht 20 wenigstens zwischen dem Rückseitenmetallstapel 18 und dem Substrat 12 in einem Bereich benachbart zu Trennkanten 22a, 22b, 22c und 22d bereitgestellt, entlang welcher der Chip 10 von den anderen, gleichzeitig hergestellten Chips getrennt wurde. Vorzugsweise wird die Laserabsorptionsschicht 20 zur Gänze auf der gesamten zweiten Hauptfläche bereitgestellt. Um zu vermeiden, dass eine Isolierung zwischen dem Substrat 12 und dem Rückseitenmetallstapel 18 bereitgestellt wird, ist die Laserabsorptionsschicht 20 leitend und weist vorzugsweise einen niedrigen spezifischen Widerstand auf. Es ist zu erwähnen, dass der spezifische Widerstand der Laserabsorptionsschicht 20 im Vergleich zum Rückseitenmetallstapel 18 höher sein kann. Daher ist die Laserabsorptionsschicht 20 so dünn wie möglich.
  • Die Laserabsorptionsschicht 20 hat den Zweck, eine vordefinierte Bruchstelle in den Metallschichtstapel 18 zu integrieren, wenn die Laserabsorptionsschicht 20 durch einen Laser, z. B. einen Infrarotlaser, bestrahlt wird. Daher ist dieselbe so konfiguriert, dass sie einen Laser mit einer Wellenlänge in einem Bereich von zum Beispiel 1000 nm bis 1100 nm absorbiert. Das Integrieren dieser vorbestimmten Bruchstelle (entlang der Trennkanten (vergleiche Trennkanten 22a, 22b, 22c und 22d) in den Metallschichtstapel 18 basiert auf dem Prinzip, dass durch eine thermische Belastung, die durch die Laserstrahlung hervorgerufen wird, eine Änderung des Volumens der Laserabsorptionsschicht 20 herbeigeführt werden kann. Infolge der Volumenänderung der Laserabsorptionsschicht 20 wird der Rückseitenmetallstapel 18 verformt, so dass die vorbestimmte Bruchstelle in den Rückseitenmetallstapel 18 integriert wird. Als Folge davon gibt es entlang der Trennkanten 22a bis 22d (welche die Chipfläche 14 umgeben) keine Absplitterungs- oder Abtragungswirkungen mehr.
  • Infolge der thermischen Belastung der Laserabsorptionsschicht 20 und des Substrats 12 kann ein Laserbeleuchtungsreaktionsprodukt 23 des Substrats 12 und der Laserabsorptionsschicht 20 entlang der Trennkanten 22a bis 22d erzeugt werden. Dieses Laserbeleuchtungsreaktionsprodukt 23 umfasst das Material der Laserabsorptionsschicht 20 und des Substrats 12, z. B. eine Kombination von Silicium und Cobalt-Silicium oder eine Reaktion von Silicium und Titan.
  • 2 stellt eine Halbleiterscheibe 12 (vergleiche Substrat) dar, welche eine Mehrzahl von Chipflächen 14a und 14b auf der ersten Hauptfläche 12a aufweist. Außerdem umfasst die Halbleiterscheibe 12 den zuvor erörterten Rückseitenmetallstapel 18, der auf einer zweiten Seite (vergleiche zweite Hauptfläche 12b) angeordnet ist, wobei die Laserabsorptionsschicht 20 zwischen die Halbleiterscheibe 12 und den Rückseitenmetallstapel 18 eingefügt ist. Die Trennlinie 28, welche nach dem Trennen der Chips die beiden Trennkanten (vergleiche 22a bis 22d) bildet, ist zwischen den beiden Chipflächen 14a und 14b veranschaulicht. Eine Breite w28 der Trennlinie 28 kann zum Beispiel kleiner als 50 μm oder kleiner als 30 μm oder sogar kleiner als 20 μm sein, so dass die Scheibe der Halbleiterscheibe 12 reduziert werden kann. Es ist zu beachten, dass die Laserabsorptionsschicht 20 sich nicht unbedingt über die gesamte Halbleiterscheibe 12 erstreckt, da es genügt, dass die zwischen den Metallstapel 18 und das Substrat 12 eingefügte Laserabsorptionsschicht im Bereich der Trennlinie 28 angeordnet ist. Im Folgenden wird das Verfahren zur Vereinzelung der beiden dargestellten Chipflächen 14a und 14b unter Bezugnahme auf 3a bis 3e erörtert.
  • 3a stellt einen ersten Schritt 100 des Verfahrens zur Herstellung einer Mehrzahl von Chips dar. In diesem ersten Schritt 100 wird das Substrat 12 auf der Vorderseite in den Chipflächen 14a und 14b bearbeitet, derart dass die Halbleiterstruktur 16 (BEOL-Stapel, Back-End-of-Line-Stapel) auf der ersten Hauptfläche 12a vorgesehen ist. Optional kann für dünne Halbleiterscheiben 12 ein Träger auf der Vorderseite (vergleiche erste Hauptfläche 12a) montiert werden, um die Handhabung für die nächsten Prozessschritte zu verbessern. Dieser Schritt 100 kann den optionalen Schritt des Rückseitenschleifens (vergleiche zweite Hauptfläche 12b), um die Oberflächenrauheit zu erhöhen, und den optionalen Schritt des Entspannens vor dem Bereitstellen der Rückseitenschichten 18 und 20 umfassen.
  • 3b veranschaulicht den nächsten Schritt 110 zum Bereitstellen der beiden Rückseitenschichten, nämlich der Laserabsorptionsschicht 20 und des Rückseitenmetallstapels 18. Das Bereitstellen der Laserabsorptionsschicht 20 auf der zweiten Hauptfläche 12b kann durch Abscheidung, z. B. Abscheidung eines nicht in Reaktion getretenen Materials wie Titan, erfolgen. Vorzugsweise wird das Material der Laserabsorptionsschicht 20 derart ausgewählt, dass keine weitere Volumen- oder Phasenänderung unter der Wirkung der maximalen Montagetemperatur des Backend-Prozesses (z. B. Löttemperatur) verursacht werden kann. Außerdem kann Schritt 110 einen optionalen Schritt 110 des Ausheilens der Laserabsorptionsschicht 20 vor dem Bereitstellen des Rückseitenmetallstapels 18 umfassen, um die Temperaturtauglichkeit des Trägerprozesses (Backend-Prozess) zu gewährleisten. Dieses Ausheilen kann eine Phasenänderung oder eine lokal begrenzte Phasenänderung der Laserabsorptionsschicht 20 bewirken. Insbesondere empfiehlt sich Ausheilen durch Laser, um die Tauglichkeit beim FE-Prozess zu gewährleisten. Hierbei ist neben dem Typ des Ausheilprozesses der Typ der verwendeten Silicidbildung der Laserabsorptionsschicht 20 ein weiterer Einflussfaktor. Danach kann der Rückseitenmetallstapel 18 auf der Laserabsorptionsschicht 20 zum Beispiel durch Abscheidung bereitgestellt werden.
  • 3c stellt den Schritt 120 des Bestrahlens der Vorderseite 12a mit dem Laserlicht 122 und Fokussierens des Laserstrahls 122 auf die Laserabsorptionsschicht 20 oder über derselben dar. Bestrahlen der Laserabsorptionsschicht 20 mit dem Laserlicht 122 bedeutet also, dass der Laserstrahl 122 vorzugsweise genau auf die Laserabsorptionsschicht 20 gerichtet werden kann, aber nicht unbedingt muss, da es genügt, den Laserstrahl 122 in eine Nähe der Absorptionsschicht 20 (z. B. darüber) zu richten. Es ist zu erwähnen, dass dieser Schritt 120 vorzugsweise nach dem Montieren der Halbleiterscheibe 12 mit ihrer Rückseite 12b oder, genauer gesagt, über den Rückseitenmetallstapel 18 auf einem Band bzw. einer Trägermembran (nicht dargestellt) durchgeführt werden kann.
  • Bei Schritt 120 wird der Laserstrahl 122 die eine oder die mehreren Trennlinien 28 entlang geführt, derart dass eine plastische Volumenänderung (z. B. lokale Schrumpfung) entlang der einen oder der mehreren Trennlinien herbeigeführt werden kann. Daher kann die Bestrahlung mit dem Laserstrahl 122 derart durchgeführt werden, dass der Schmelzpunkt des jeweiligen Materials der Laserabsorptionsschicht 20 erreicht werden kann (z. B. 1470°C für ein Silicid, das Titan umfasst (TiSi2), ungefähr 900°C für Cobalt-Silicium (CoSi2) oder ungefähr 500°C für ein Silicid, das Nickel umfasst (NiSi)). Die Volumenänderung oder, genauer gesagt, die Volumenreduktion der Laserabsorptionsschicht 20 wird infolge der Tastsache verursacht, dass die Laserabsorptionsschicht 20 eine wesentlich höhere Absorptionsrate für Infrarotlaserlicht und einen höheren Wärmeausdehnungskoeffizienten, z. B. um mindestens 20% höher, als das Substrat 12 aufweist, in welchem durch den gleichen Laserstrahl 22 Defektregionen verursacht werden, so dass die Bestrahlungen zu einer Veränderung der makromolekularen Materialstruktur in der Laserabsorptionsschicht 20 führen. Es ist zu erwähnen, dass, wenn der optionale Träger (für dünne Halbleiterscheiben) bei Schritt 100 auf der Vorderseite des Substrats 12 bereitgestellt wurde, derselbe vor der Bestrahlung der Absorptionsschicht 20 abgenommen werden kann.
  • Infolge der oben erörterten Volumenänderung (Schrumpfung) der Laserabsorptionsschicht 20 kann die Form derselben und demnach die Form des Rückseitenmetallstapels 18 geändert werden. Zum Beispiel kann die Dicke der Laserabsorptionsschicht 20 entlang der Trennkanten 22a bis 22d (z. B. um mindestens 10 oder sogar 30% gegenüber der Dicke der Schicht 20 in der Mitte des Chips 10) reduziert werden, derart dass der Metallschichtstapel 18 infolge der reduzierten Dicke entlang der Trennlinien 28 verformt werden kann. Die Verformung ist durch 3d veranschaulicht. Ferner kann eine Reaktion zwischen dem Substrat 12 und der Laserabsorptionsschicht 20 in mindestens einem Abschnitt benachbart zu der Trennlinie 28 infolge der hohen Temperaturen während des Bestrahlens der Laserabsorptionsschicht 20 mit dem Laserstrahl 22 hervorgerufen werden. Folglich kann in diesem Abschnitt ein Laserbeleuchtungsreaktionsprodukt 23, z. B. Titan-Silicium (TiSi) oder Nickel-Silicium (NiSi), gebildet werden.
  • 3d veranschaulicht die Volumenreduktion der Laserabsorptionsschicht 20 im Bereich der Trennlinie 28. Wie zu sehen ist, ist der Metallschichtstapel 18 im Bereich der Trennlinie 28 mechanisch verformt. Dies führt zu einer vorbestimmten Bruchstelle des Metallschichtstapels 18. Außerdem veranschaulicht 3d den Schritt 130 des Wiederholens der Laserabtastungen 122 in einer Tiefe des Substrats 12, um die Defektregionen (z. B. Defektregionen von 10 μm) in das Substrat 12 einzuführen. Es ist zu erwähnen, dass die Reihenfolge der Schritte 120 und 130 alternativ vertauscht werden kann.
  • Der nächste Schritt, der durch 3e veranschaulicht wird, ist die Dehnung der Halbleiterscheibe 12 (Halbleiterscheibe 12' und 12'') zur Vereinzelung der Mehrzahl von Chips. Infolge der (vorzugsweise radialen) Dehnung wird die Halbleiterscheibe 12 entlang der Trennlinie 28 getrennt, derart dass im Wesentlichen gerade Trennkanten 22a erzeugt werden. Wie zu sehen ist, sind die Trennkanten 22a infolge der in das Substrat 12 eingeführten Defektregionen und infolge der Verformung des Metallschichtstapels 18, die durch die Volumenänderung der Laserabsorptionsschicht 20 herbeigeführt wird, im Wesentlichen senkrecht zu den Hauptflächen 12a und 12b. Optional kann dieser Prozessschritt 140 durch Verwenden einer Brechstange unterstützt werden.
  • Der letzte Schritt (nicht dargestellt) besteht in der Neulaminierung der vereinzelten Chips auf Zielrahmengröße (vergleiche Substrate 12' und 12'').

Claims (25)

  1. Verfahren zur Herstellung einer Mehrzahl von Chips, wobei das Verfahren umfasst: Bereitstellen einer Halbleiterscheibe, die eine Mehrzahl von Chipflächen umfasst, die durch eine oder mehrere Trennlinien getrennt sind, wobei die Chipflächen auf einer ersten Hauptfläche angeordnet sind; Bereitstellen einer Laserabsorptionsschicht auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche; Bereitstellen eines Rückseitenmetallstapels auf der Laserabsorptionsschicht; Bestrahlen der Laserabsorptionsschicht mit Laserlicht entlang der Trennlinien; und Vereinzeln der Chips entlang der Trennlinien durch Verwenden von verdeckter Zerteilung.
  2. Verfahren nach Anspruch 1, wobei das Laserlicht eine Volumenänderung der Laserabsorptionsschicht bewirkt, und wobei die Volumenänderung eine vorbestimmte Bruchstelle in den Rückseitenmetallstapel einführt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Laserabsorptionsschicht durch das Laserlicht bestrahlt wird, um eine Volumenänderung der Laserabsorptionsschicht durchzuführen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Bestrahlen der Laserabsorptionsschicht mit Laserlicht eine lokale Schrumpfung der Laserabsorptionsschicht bewirkt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Laserlicht auf die erste Hauptfläche gerichtet und bis zu einer Tiefe der Laserabsorptionsschicht entlang der Trennlinien fokussiert wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Bereitstellen der Laserabsorptionsschicht ein Abscheiden der Laserabsorptionsschicht umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, ferner umfassend ein Ausheilen der Laserabsorptionsschicht vor dem Bereitstellen des Rückseitenmetallstapels.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei ein Laser, der das Laserlicht ausgibt, in einem Bereich von 950 nm bis 1400 nm arbeitet.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Bestrahlen der Laserabsorptionsschicht mit Laserlicht einen Bereich bildet, der ein Laserbeleuchtungsreaktionsprodukt der Halbleiterscheibe und der Laserabsorptionsschicht umfasst.
  10. Verfahren nach einem der Ansprüche 1 bis 9, ferner umfassend ein Bereitstellen einer Halbleiterstruktur, die mindestens eine integrierte Schaltung umfasst, auf der Chipfläche der ersten Hauptfläche vor dem Bereitstellen der Laserabsorptionsschicht.
  11. Verfahren zur Herstellung einer Mehrzahl von Chips, wobei das Verfahren umfasst: Bereitstellen einer Halbleiterschicht, die eine Mehrzahl von Chipflächen umfasst, die durch eine oder mehrere Trennlinien getrennt sind, wobei die Chipfläche auf einer ersten Hauptfläche angeordnet ist; Abscheiden einer Laserabsorptionsschicht auf eine zweite Hauptfläche gegenüber der ersten Hauptfläche; Bereitstellen eines Rückseitenmetallstapels auf der Laserabsorptionsschicht; Bestrahlen der ersten Hauptfläche mit Laserlicht, wobei das Laserlicht wenigstens entlang der Trennlinien auf die oder über der Laserabsorptionsschicht fokussiert wird, wobei das Laserlicht eine lokale Schrumpfung der Laserabsorptionsschicht bewirkt, und wobei die lokale Schrumpfung eine vorbestimmte Bruchstelle in den Rückseitenmetallstapel einführt; und Vereinzeln der Chips entlang der Trennlinien durch Verwenden von verdeckter Zerteilung.
  12. Chip, umfassend: ein Substrat; einen Rückseitenmetallstapel; und eine Laserabsorptionsschicht zwischen dem Substrat und dem Rückseitenmetallstapel, wobei ein Bereich, der ein Laserbeleuchtungsreaktionsprodukt eines Materials des Substrats und eines Materials der Laserabsorptionsschicht umfasst, zwischen dem Substrat und der Laserabsorptionsschicht ausgebildet ist, und wobei das Reaktionsprodukt entlang der Trennkanten des Chips angeordnet ist.
  13. Chip nach Anspruch 12, wobei eine Dicke der Laserabsorptionsschicht entlang der Trennkanten reduziert ist.
  14. Chip nach Anspruch 12 oder 13, wobei sich ein Wärmeausdehnungskoeffizient der Laserabsorptionsschicht von einem Wärmeausdehnungskoeffizienten des Rückseitenmetallstapels um mindestens 10% unterscheidet.
  15. Chip nach einem der Ansprüche 12 bis 14, wobei die Laserabsorptionsschicht eine leitende Schicht mit einem niedrigen spezifischen Widerstand umfasst.
  16. Chip nach einem der Ansprüche 12 bis 15, wobei ein spezifischer Widerstand der Laserabsorptionsschicht höher als ein spezifischer Widerstand des Rückseitenmetallstapels ist.
  17. Chip nach einem der Ansprüche 12 bis 16, wobei die Laserabsorptionsschicht Titan, Nickel, Molybdän und/oder Cobalt umfasst.
  18. Chip nach einem der Ansprüche 12 bis 17, wobei die Laserabsorptionsschicht so konfiguriert ist, dass sie bei Bestrahlung mit einem Laserstrahl in einem Bereich von 950 nm bis 1400 nm eine Volumenänderung erfährt.
  19. Chip nach einem der Ansprüche 12 bis 18, wobei die Laserabsorptionsschicht eine ausgeheilte Kristallstruktur umfasst.
  20. Chip nach einem der Ansprüche 12 bis 19, wobei die Laserabsorptionsschicht eine zweite Hauptfläche des Substrats überlagert, und wobei sich der Bereich, der das Laserbeleuchtungsreaktionsprodukt des Substrats und der Laserabsorptionsschicht umfasst, über die gesamte zweite Hauptfläche des Substrats erstreckt.
  21. Chip nach einem der Ansprüche 12 bis 20, wobei der Chip vier Trennkanten umfasst, die eine Chipfläche umgeben, und wobei sich die Laserabsorptionsschicht seitlich mindestens entlang einer gesamten Länge der Trennkanten erstreckt.
  22. Chip nach einem der Ansprüche 12 bis 21, wobei die Laserabsorptionsschicht in einem Abschnitt der Laserabsorptionsschicht, der an die Trennkanten grenzt, eine veränderte Kristallstruktur aufweist.
  23. Chip nach einem der Ansprüche 12 bis 22, wobei eine Halbleiterstruktur, die mindestens eine integrierte Schaltung umfasst, auf einer ersten Hauptfläche des Substrats angeordnet ist, wobei die Laserabsorptionsschicht auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche angeordnet ist.
  24. Chip, umfassend: ein Substrat; einen Rückseitenmetallstapel; und eine Laserabsorptionsschicht zwischen dem Substrat und dem Rückseitenmetallstapel, wobei eine Dicke der Laserabsorptionsschicht entlang von Trennkanten, die den Chip umgeben, reduziert ist.
  25. Halbleiterscheibe, umfassend: eine Mehrzahl von Chipflächen, die durch eine oder mehrere Trennlinien getrennt sind, welche kleiner als 70 μm sind; einen Rückseitenmetallstapel; und eine Laserabsorptionsschicht, die zwischen einer Hauptfläche der Halbleiterscheibe und dem Rückseitenmetallstapel angeordnet ist.
DE102013221822.2A 2012-10-31 2013-10-28 Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall Active DE102013221822B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/665,501 2012-10-31
US13/665,501 US8785234B2 (en) 2012-10-31 2012-10-31 Method for manufacturing a plurality of chips

Publications (2)

Publication Number Publication Date
DE102013221822A1 true DE102013221822A1 (de) 2014-02-13
DE102013221822B4 DE102013221822B4 (de) 2021-02-11

Family

ID=49999412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013221822.2A Active DE102013221822B4 (de) 2012-10-31 2013-10-28 Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall

Country Status (2)

Country Link
US (2) US8785234B2 (de)
DE (1) DE102013221822B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130835A (ko) * 2014-05-14 2015-11-24 주식회사 이오테크닉스 금속층이 형성된 반도체 웨이퍼를 절단하는 레이저 가공 방법 및 레이저 가공 장치
KR102060436B1 (ko) * 2016-04-29 2019-12-30 주식회사 이오테크닉스 금속층이 형성된 반도체 웨이퍼를 절단하는 레이저 가공 방법 및 레이저 가공 장치
JP6817822B2 (ja) * 2017-01-18 2021-01-20 株式会社ディスコ 加工方法
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
JP7326053B2 (ja) * 2019-07-11 2023-08-15 株式会社ディスコ 被加工物の加工方法
CN112295623B (zh) * 2020-11-02 2021-10-08 苏州汉骅半导体有限公司 微流芯片及其制造方法
US11935753B2 (en) 2021-12-09 2024-03-19 Nxp B.V Backside and sidewall metallization of semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081094B2 (ja) * 1993-10-15 2000-08-28 トヨタ自動車株式会社 半導体レーザ及びその製造方法
JP2005032903A (ja) * 2003-07-10 2005-02-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2005007335A1 (ja) 2003-07-18 2005-01-27 Hamamatsu Photonics K.K. レーザ加工方法、レーザ加工装置、及び加工生産物
JP2007504591A (ja) * 2003-09-06 2007-03-01 サムスン エレクトロニクス カンパニー リミテッド 情報記録媒体の製作用の記録マスター及びその製造方法
US7566634B2 (en) * 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
US7645685B2 (en) * 2006-03-17 2010-01-12 Tdk Corporation Method for producing a thin IC chip using negative pressure
JP5205042B2 (ja) * 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090174018A1 (en) 2008-01-09 2009-07-09 Micron Technology, Inc. Construction methods for backside illuminated image sensors
US8455332B2 (en) * 2009-05-01 2013-06-04 Bridgelux, Inc. Method and apparatus for manufacturing LED devices using laser scribing
US20120234807A1 (en) * 2009-12-07 2012-09-20 J.P. Sercel Associates Inc. Laser scribing with extended depth affectation into a workplace
CN104722928A (zh) * 2009-12-07 2015-06-24 Ipg微系统有限公司 激光加工及切割系统与方法
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
JP5599342B2 (ja) * 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
TW201243930A (en) 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Also Published As

Publication number Publication date
US8785234B2 (en) 2014-07-22
US20140117505A1 (en) 2014-05-01
US9147624B2 (en) 2015-09-29
US20140284771A1 (en) 2014-09-25
DE102013221822B4 (de) 2021-02-11

Similar Documents

Publication Publication Date Title
DE102013221822B4 (de) Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall
DE102013111016B4 (de) Vereinzelungsverfahren
DE102015224318B4 (de) Wafer-herstellungsverfahren
DE102012202351B4 (de) Verfahren zum Vereinzeln eines Wafers
DE102016200027B4 (de) Wafer-Herstellungsverfahren
DE60211728T2 (de) Verfahren und vorrichtung zur bearbeitung von substraten
DE60117036T2 (de) Laserbearbeitung von halbleitermaterialen
DE102007041885B4 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102014106472B4 (de) Verfahren zum Strahlungsritzen eines Halbleitersubstrats
DE102015113919A1 (de) Herstellverfahren eines Substrats, Schneideverfahren eines Verarbeitungsobjekts und Laserverarbeitungsvorrichtung
DE102014013107A1 (de) Neuartiges Waferherstellungsverfahren
DE102004038340A1 (de) Verfahren zum Unterteilen eines plattenartigen Werkstücks
DE112007001280T5 (de) Waferritzen mit ultrakurzen Laserimpulsen
DE102014209012A1 (de) Laserbearbeitungsverfahren
DE112007001278T5 (de) Infrarotlaser-Waferritzen unter Verwendung von kurzen Impulsen
DE102014201193A1 (de) Laserbearbeitungsverfahren
DE102004051180A1 (de) Waferteilungsverfahren
DE102015008037A1 (de) Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats
DE112006001294T5 (de) Bearbeitung mit synthetischer Impulswiederholungsrate für Mikrobearbeitungssysteme mit Doppelkopflaser
DE102013104270A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2011104097A1 (de) Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips
DE112015004455T5 (de) Mehrschichtige Laser-Debonding-Struktur mit einstellbarer Absorption
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE102015004603A1 (de) Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
EP2177302B1 (de) Verfahren zum Abtragen von Schichtmaterial eines Schichtaufbaus mittels Laserstrahlung mit einem Hilfsgrabenschritt und einem Abtragschritt

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative