DE102013111016B4 - Vereinzelungsverfahren - Google Patents

Vereinzelungsverfahren Download PDF

Info

Publication number
DE102013111016B4
DE102013111016B4 DE102013111016.9A DE102013111016A DE102013111016B4 DE 102013111016 B4 DE102013111016 B4 DE 102013111016B4 DE 102013111016 A DE102013111016 A DE 102013111016A DE 102013111016 B4 DE102013111016 B4 DE 102013111016B4
Authority
DE
Germany
Prior art keywords
silicon substrate
laser
substrate
groove
stealth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013111016.9A
Other languages
English (en)
Other versions
DE102013111016A1 (de
Inventor
Maria Heidenblut
Adolf Koller
Gunther Mackh
Anatoly Sotnikov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111016A1 publication Critical patent/DE102013111016A1/de
Application granted granted Critical
Publication of DE102013111016B4 publication Critical patent/DE102013111016B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

Verfahren zum Ausbilden eines Halbleiterbauelements (100), wobei das Verfahren Folgendes aufweist:Ausbilden einer Nut (60) mittels eines Laserablationsverfahrens durch eine Metallisierungsschicht, die über einem Siliziumsubstrat (10) angeordnet ist, wobei sich die Nut (60) in das Siliziumsubstrat (10) und die Metallisierungsschicht erstreckt, welche mit Bauelementregionen (110) in dem Siliziumsubstrat gekoppelt ist;Ausbilden einer Trennschicht (210) mittels eines Stealth-Dicing-Laserverfahrens unter der Nut (60) innerhalb des Siliziumsubstrats (10), wobei das Stealth-Dicing-Laserverfahren mit mehreren Scandurchläufen erfolgt und ein Fokuspunkt eines Laserstrahls des Stealth-Dicing-Laserverfahren mit jedem weiteren Scandurchlauf der mehreren Scandurchläufe fortlaufend tiefer in das Substrat justiert wird,wobei für das Laserablationsverfahren Licht bei einer Wellenlänge zwischen Ultraviolett und Infrarot verwendet wird und wobei für das Stealth-Dicing-Laserverfahren Licht bei einer Wellenlänge oberhalb von 900 nm verwendet wird;Befestigen des Siliziumsubstrats (10) auf einem Band; undVereinzeln des Siliziumsubstrats (10) mittels eines Banddehnverfahrens an dem Band mit dem Siliziumsubstrat (10), wobei ein Riss von der Nut (60) durch die Trennschicht (210) erzeugt wird, indem das Band gedehnt wird.

Description

  • Die vorliegende Erfindung betrifft allgemein elektronische Bauelemente und spezieller Vereinzelungsverfahren.
  • Halbleiterbauelemente werden in zahlreichen elektronischen und anderen Anwendungen eingesetzt. Halbleiterbauelemente können integrierte Schaltungen aufweisen, die auf Halbleiter-Wafern ausgebildet werden. Alternativ können Halbleiterbauelemente als monolithische Bauelemente, z. B. diskrete Bauelemente, ausgeführt werden. Halbleiterbauelemente werden auf Halbleiter-Wafern ausgebildet, indem zahlreiche Arten dünner Materialschichten auf die Halbleiter-Wafer aufgebracht, die dünnen Materialschichten strukturiert, ausgewählte Bereiche der Halbleiter-Wafer dotiert werden etc.
  • In einem herkömmlichen Verfahren zur Herstellung von Halbleitern wird eine große Anzahl von Halbleiterbauelementen auf einem einzigen Wafer gefertigt. Nach Abschluss der Herstellungsverfahren auf der Bauelement- und der Anschlussebene werden die Halbleiterbauelemente auf dem Wafer getrennt. Beispielsweise durchläuft der Wafer eine Vereinzelung. Während der Vereinzelung wird der Wafer mechanisch bearbeitet und werden die Halbleiterbauelemente physisch voneinander getrennt, um einzelne Halbleiterplättchen zu bilden. Eine rein mechanische Trennung ist nicht sehr platzsparend, was zu einer Verschwendung von Siliziumflächen führt, die andernfalls für die Herstellung von mehr Chips pro Wafer genutzt werden könnten. Alternativen zur mechanischen Trennung müssen jedoch zahlreiche schwierige Probleme des Verfahrens überwinden.
  • Die US 2011 / 0 204 412 A1 beschreibt ein Verfahren zur Herstellung eines lichtemittierenden Halbleiterelements, um deren Lichtextraktionseffizienz und Ausbeute zu verbessern, bei dem von der Unterseite des Substrats aus mittels eines Lasers eine Trennschicht in dem Substrat ausgebildet wird, an welcher das Substrat bricht. Zusätzlich kann von der Oberseite aus mittels eines Lasers eine Nut in dem Substrat gebildet werden. Die US 2003/0124771 A1 beschreibt ein Verfahren zur Vereinzelung von Halbleiterwafern, bei dem Schichten eines bearbeiteten Halbleiterwafers mittels Laserlichts einer C02-Laserkanone bei einer Wellenlänge im Bereich von 9 bis 11 µm abgetragen werden. Der Halbleiterwafer selbst wird anschließend mittels eines Sägevorgangs durchtrennt. Die US 2006/0040472 A1 beschreibt ein Verfahren zum Trennen eines Halbleitersubstrats, bei dem von der Unterseite aus eine Nut mittels einer Diamantsäge in das Substrat geschnitten und von einer Oberseite aus mittels eines Laserverfahrens eine Trennschicht in dem Wafer erzeugt wird, entlang welcher der Wafer bricht. Die US 2006/0216911 A1 beschreibt das Bilden einer Nut in einem Saphir-Wafer mit einer Schutzschicht aus Harz, ohne die Schutzschicht abzulösen. Dabei wird in einem ersten Schritt eine Nut in der Schutzschicht mittels eines Lasers bei geringer Leistung gebildet und diese Nut in einem zweiten Schritt bei deutlich höherer Laserleistung in das Substrat erweitert. Die US 2004/0113283 A1 beschreibt ein Verfahren, bei dem Gräben zwischen Chips gebildet werden, welche mit einem Polymer verfüllt werden. Die Gräben können unter anderem mittels eines Laser-Verfahrens gebildet werden. In einem nachfolgenden Schritt wird der Wafer bis auf die verfüllten Gräben gedünnt und anschließend Nuten in das Polymer geschnitten, so dass einzelne von Polymer umgebene Chips entstehen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Ausbilden eines Halbleiterbauelements das Ausbilden einer Nut auf einer ersten Seite eines Substrats und das Ausbilden einer Trennschicht von einer zweiten Seite des Substrats aus auf.
  • Die Trennschicht ist unter der Nut innerhalb des Substrats angeordnet. Die zweite Seite liegt gegenüber der ersten Seite. Das Verfahren weist ferner das Vereinzeln des Substrats durch die Trennschicht auf.
  • In einer Ausgestaltung kann das Vereinzeln des Substrats aufweisen, einen Riss von der Nut bis auf die Trennschicht auszubilden. In noch einer Ausgestaltung kann das Substrat eine Bauelementregion nahe der ersten Seite aufweisen. In noch einer Ausgestaltung kann das Ausbilden der Nut die Anwendung eines Laserablationsverfahrens aufweisen und das Ausbilden der Trennschicht kann die Anwendung eines Laserverfahrens aufweisen. In noch einer Ausgestaltung kann das Laserverfahren ein Stealth-Dicing-Laserverfahren aufweisen. In noch einer Ausgestaltung kann das Stealth-Dicing-Laserverfahren Licht mit Wellenlängen länger als ungefähr 1000 nm verwenden. In noch einer Ausgestaltung kann die Nut in einem Trennkanal auf dem Substrat ausgebildet werden. In noch einer Ausgestaltung kann die Trennschicht in dem Trennkanal des Substrats ausgebildet werden. In noch einer Ausgestaltung kann die Nut eine Tiefe von ungefähr 1 µm bis ungefähr 50 µm im Substrat aufweisen. In noch einer Ausgestaltung kann sich die Nut durch eine über dem Substrat angeordnete Metallisierungsschicht bis auf eine obere Oberfläche des Substrats erstrecken. In noch einer Ausgestaltung kann das Ausbilden der Trennschicht die Anwendung eines Laserverfahrens aufweisen und das Laserverfahren kann Licht mit einer Wellenlänge länger als ungefähr 900 nm verwenden. In noch einer Ausgestaltung kann das Laserverfahren ein Stealth-Dicing-Laserverfahren aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen, vor dem Ausbilden der Nut eine wasserlösliche Schutzschicht aufzubringen. In noch einer Ausgestaltung kann das Substrat einen Siliziumwafer aufweisen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Ausbilden eines Halbleiterbauelements auf das Ausbilden einer Nut durch eine Metallisierungsschicht, die über einem Substrat angeordnet ist, mittels eines ersten Laserverfahrens. Ferner beinhaltet das Verfahren das Ausbilden einer Trennschicht unter der Nut innerhalb des Substrats mittels eines zweiten Laserverfahrens. Das Substrat wird auf einem Band befestigt und an dem Band mit dem Substrat wird ein Banddehnverfahren durchgeführt.
  • In einer Ausgestaltung kann das Ausführen des Banddehnverfahrens aufweisen, einen Riss von der Nut durch die Trennschicht zu erzeugen, indem das Band gedehnt wird. In noch einer Ausgestaltung kann das erste Laserverfahren ein Laserablationsverfahren sein und das zweite Laserverfahren kann ein Stealth-Dicing-Laserverfahren sein. In noch einer Ausgestaltung kann das erste Laserverfahren ein Verfahren mit nur einem Scandurchlauf sein und das zweite Laserverfahren kann ein Verfahren mit mehreren Scandurchläufen sein. In noch einer Ausgestaltung kann das erste Laserverfahren von einer ersten Seite des Substrats aus ausgeführt werden und das zweite Laserverfahren kann von einer gegenüberliegenden zweiten Seite des Substrats aus ausgeführt werden. In noch einer Ausgestaltung kann das Laserverfahren Licht mit einer Wellenlänge kürzer als 1000 nm verwenden und das zweite Laserverfahren kann Licht mit einer Wellenlänge länger als 1000 nm verwenden. In noch einer Ausgestaltung kann das Dehnen des Bandes ein Erwärmen des Bandes aufweisen. In noch einer Ausgestaltung kann die Nut in einem Trennkanal auf dem Substrat ausgebildet werden und die Trennschicht kann in dem Trennkanal des Substrats ausgebildet werden. In noch einer Ausgestaltung kann die Nut eine Tiefe von ungefähr 5 µm bis ungefähr 20 µm im Substrat aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen, vor dem Ausbilden der Nut eine wasserlösliche Schutzschicht aufzubringen. In noch einer Ausgestaltung kann das Verfahren ferner das Dünnen des Substrats vor dem Ausbilden der Nut aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner das Dünnen des Substrats nach dem Ausbilden der Nut aufweisen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Ausbilden eines Halbleiterbauelements auf das Dünnen eines Substrats, das eine erste Seite und eine gegenüberliegende zweite Seite besitzt. Eine Nut wird in einem Trennkanal des Substrats von der ersten Seite des Substrats aus ausgebildet. Eine Trennschicht, die eine Mehrzahl von Fehlstellen umfasst, wird unter der Nut in dem Trennkanal ausgebildet. Durch die Trennschicht bis zu der Nut wird ein Riss ausgebildet, indem im Substrat eine Zugspannung erzeugt wird.
  • In einer Ausgestaltung kann das Dünnen nach dem Ausbilden der Nut erfolgen. In noch einer Ausgestaltung kann das Dünnen vor dem Ausbilden der Nut erfolgen. In noch einer Ausgestaltung kann das Ausbilden der Nut die Anwendung eines Laserablationsverfahrens aufweisen und das Ausbilden der Trennschicht kann die Anwendung eines Stealth-Dicing-Laserverfahrens von der zweiten Seite des Substrats aus aufweisen. In noch einer Ausgestaltung kann das Laserablationsverfahren ein Verfahren mit nur einem Scandurchlauf sein und das Stealth-Dicing-Laserverfahren kann ein Verfahren mit mehreren Scandurchläufen sein. In noch einer Ausgestaltung kann das Erzeugen der Zugspannung im Substrat aufweisen, das Substrat auf einem Band zu befestigen und das Band zu dehnen.
  • Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird auf die folgende Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen verwiesen, wobei:
    • 1, die die 1A und 1B einschließt, ein Halbleitersubstrat nach der Ausbildung der Bauelementregionen und Metallisierungsschichten zeigt, wobei 1A eine Querschnittsansicht und 1B eine Draufsicht darstellt;
    • 2, die die 2A und 2B einschließt, das Halbleiterbauelement zeigt, bevor es einem Laserverfahren zur Erzeugung der Nut gemäß einer Ausführungsform der vorliegenden Erfindung unterworfen wird, wobei 2A eine Querschnittsansicht und 2B eine Draufsicht darstellt;
    • 3, die die 3A und 3B einschließt, das Halbleiterbauelement während eines Laserverfahrens zur Erzeugung der Nut gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, wobei 3A eine Querschnittsansicht und 3B eine Draufsicht darstellt;
    • 4 eine Querschnittsansicht des Halbleiterbauelements während eines anschließenden Verfahrens zum Dünnen der Waferrückseite gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 eine Querschnittsansicht des Halbleiterbauelements nach einem Verfahren zum Dünnen der Waferrückseite gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 eine Querschnittsansicht des Halbleiterbauelements während eines Stealth-Dicing-Laserverfahrens an der Waferrückseite gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 eine Querschnittsansicht des Halbleiterbauelements während eines Banddehnverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
    • 8 eine Querschnittsansicht des Halbleiterbauelements während eines Stealth-Dicing-Laserverfahrens gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigt;
    • 9 eine Querschnittsansicht des Halbleiterbauelements nach einer Dehnung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigt;
    • 10 eine Querschnittsansicht eines Halbleiterbauelements während eines Dünnverfahrens gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigt; und 11 eine Querschnittsansicht des Halbleiterbauelements nach dem Ausbilden von Nuten mittels eines Laserablationsverfahrens gemäß einer alternativen Ausführungsform der vorliegenden Erfindung zeigt.
  • Gleiche Bezugsziffern und -zeichen in den verschiedenen Figuren bezeichnen im Allgemeinen einander entsprechende Teile, soweit nicht anders angegeben. Die Figuren sind lediglich zur Veranschaulichung der relevanten Aspekte der Ausführungsformen vorgesehen und nicht notwendigerweise maßstabsgetreu.
  • Die Herstellung und Verwendung der verschiedenen Ausführungsformen werden im Folgenden ausführlich beschrieben. Es ist jedoch zu beachten, dass die vorliegende Erfindung viele anwendbare erfinderische Ideen bereitstellt, die in den unterschiedlichsten spezifischen Zusammenhängen ausgeführt werden können. Die hier erläuterten, spezifischen Ausführungsformen zeigen lediglich beispielhaft einige spezifische Möglichkeiten zur Herstellung und Verwendung der Erfindung.
  • Bei der Halbleiterfertigung geht unter Umständen ein beträchtlicher Teil der Nutzfläche eines Siliziumwafers durch Trennkanäle oder Trennstraßen verloren, also die Bereiche, die benachbarte Halbleiterplättchen trennen. Diese nicht nutzbaren Flächen, die zu einer geringeren Anzahl von verwendbaren Halbleiterplättchen pro Wafer führen, sind bei kleineren Halbleiterplättchen größer. Dementsprechend muss die Fläche der Trennbereiche reduziert werden. Wird jedoch die Fläche der Trennbereiche bei Einsatz der herkömmlichen mechanischen Trennverfahren verkleinert, führt dies zu einer unsauberen Trennung, z. B. weil ein Teil des eigentlichen Chips mit abgetrennt wird oder Defekte erzeugt werden, die sich fortpflanzen und die Lebensdauer des Produkts begrenzen können.
  • Entsprechend werden alternative Trennverfahren benötigt, um schmale Trennkanäle verwenden zu können. Alternative Verfahren wie chemische Plasmaätzverfahren und Laserverfahren zum Ausbilden schmaler Trennkanäle werden untersucht. Allerdings weist jedes dieser Verfahren Einschränkungen auf wie nachstehend beschrieben. Beispielsweise können chemische Ätzverfahren praktisch nicht (in einem vertretbaren Zeitrahmen) den Wafer vollständig durchätzen (trennen). Ferner kann ein Plasmatrennverfahren Metallschichten nicht durchätzen. Andererseits können Laserverfahren wie etwa das Stealth-Dicing an der Waferrückseite zwar mit hoher Geschwindigkeit ausgeführt werden, jedoch Metallschichten nicht entfernen. Demzufolge müssen die Metallstrukturen in den Trennkanälen entfernt und in andere Bereiche des Wafers verlegt werden, beispielsweise indem Blindplättchen erzeugt werden.
  • Alternativ arbeiten auf die Wafervorderseite angewandte Laserverfahren wie Laserablation durch Abtragen der Oberfläche und erfordern mehrere Durchläufe. Ablationslaserverfahren tragen große Mengen Energie in das zu trennende Substrat ein. Daher führen Laserablationsverfahren zu hohen Eigenspannungen und ungleichmäßigen Seitenwänden des Chips, was zu einer nachfolgenden Enthaftung der verschiedenen Schichten innerhalb des Chips führen kann. Alternativ müssen Laser mit geringer Leistung verwendet werden, um mit dem Laserablationsverfahren gleichmäßig glatte Seitenwände (ohne Absplitterungen oder Risse) zu erzielen. Allerdings verringert sich bei einer niedrigeren Laserleistung die Geschwindigkeit der Abtragung des Substratmaterials und somit auch die Geschwindigkeit des Trennverfahrens.
  • Die 1 - 7 zeigen ein Verfahren zum Herstellen eines Halbleiterchips gemäß einer Ausführungsform der Erfindung. Die 8 - 9 und die 10 - 11 zeigen alternative Ausführungsformen der Herstellung des Halbleiterchips.
  • 1, die die 1A und 1B einschließt, zeigt ein Halbleitersubstrat nach der Ausbildung der Bauelementregionen und Metallisierungsschichten, wobei 1A eine Querschnittsansicht und 1B eine Draufsicht darstellt.
  • Nunmehr unter Bezugnahme auf 1 A wird ein Halbleitersubstrat 10 nach Abschluss der Front-End- und der Back-End-Verfahrensschritte dargestellt. Das Halbleitersubstrat 10 weist eine Mehrzahl von darin ausgebildeten Halbleiterbauelementen, d. h. Chips 100, auf. Jeder Chip der Chips 100 kann ein beliebiger Chiptyp sein. Beispielsweise kann jeder der Chips 100 ein Logikchip, ein Speicherchip, ein Analogchip bzw. ein Chip eines anderen Typs sein. Jeder der Chips 100 kann eine Mehrzahl von Vorrichtungen wie Transistoren oder Dioden aufweisen, die eine integrierte Schaltung bilden, oder kann ein diskretes Bauelement wie etwa ein Einzeltransistor oder eine Einzeldiode sein.
  • Bei einer Ausführungsform kann das Substrat 10 einen Halbleiterwafer wie etwa einen Siliziumwafer aufweisen. Bei anderen Ausführungsformen kann das Substrat 10 ein Wafer sein, der andere Halbleitermaterialien aufweist, einschließlich Legierungen wie beispielsweise SiGe, SiC oder Verbundhalbleitermaterialien wie GaAs, InP, InAs, GaN, Saphir, Silicon-on-Insulator.
  • Nunmehr unter Bezugnahme auf 1A sind Bauelementregionen 110 innerhalb des Substrats 10 angeordnet. Die Bauelementregionen 110 können bei verschiedenen Ausführungsformen dotierte Regionen aufweisen. Ferner kann ein Teil der Bauelementregionen 110 über dem Substrat 10 ausgebildet sein. Die Bauelementregionen 110 können aktive Regionen wie Kanalregionen oder Transistoren aufweisen.
  • Das Substrat 10 weist eine obere Oberfläche 11 und eine gegenüberliegende untere Oberfläche 12 auf. Bei verschiedenen Ausführungsformen sind die Bauelementregionen 110 näher zu der oberen Oberfläche 11 des Substrats 10 als zu der unteren Oberfläche 12 hin ausgebildet. Aktive Bauelemente können in den Bauelementregionen 110 des Substrats 10 ausgebildet sein. Die Bauelementregionen 110 erstrecken sich über eine Tiefe dDR, die je nach Bauelement ungefähr 10 µm bis ungefähr 200 µm und bei einer Ausführungsform ungefähr 50 µm stark ist.
  • Bei verschiedenen Ausführungsformen werden alle erforderlichen Interconnects, Verbindungen, Pads etc. für die Kopplung zwischen Bauelementen der Bauelementregionen 110 und/oder mit externen Schaltungen über das Substrat 10 ausgebildet. Entsprechend wird über dem Substrat 10 eine Metallisierungsschicht 20 ausgebildet. Die Metallisierungsschicht 20 kann eine oder mehrere Metallisierungsebenen aufweisen. Jede Metallisierungsebene kann in eine Isolierschicht eingebettete Metallbahnen oder Durchkontakte aufweisen. Die Metallisierungsschicht 20 kann Metallbahnen und Durchkontakte aufweisen, um die Bauelementregionen 110 zu kontaktieren und auch verschiedene Bauelemente innerhalb jedes Chips 100 zu koppeln.
  • Eine Schutzschicht 30, etwa eine Passivierungsschicht, kann über der Metallisierungsschicht 20 ausgebildet werden, bevor eine weitere Verarbeitung erfolgt. Die Schutzschicht 30 kann ein Oxid, Nitrid, Polyimid oder andere geeignete Materialien aufweisen, die dem Fachmann auf diesem Gebiet der Technik bekannt sind. Die Schutzschicht 30 kann bei einer Ausführungsform eine Hartmaske und bei einer anderen Ausführungsform eine Stoppmaske aufweisen. Die Schutzschicht 30 hilft, die Metallisierungsschicht 20 sowie die Bauelementregionen 110 während der weiteren Verarbeitung zu schützen.
  • Ferner wird eine Endtiefe des Chips 100 nach dem Dünnen bestimmt, wie im Folgenden noch erläutert wird. Die untere Oberfläche der Bauelementregionen 110 ist daher in gestrichelten Linien dargestellt.
  • 1B zeigt eine Draufsicht des Substrats 10, das eine Mehrzahl von Chips aufweist. Jeder Chip 100 ist von den anderen durch eine Mehrzahl von Regionen getrennt, die als Ritzrahmen oder Trennkanäle 50 bezeichnet werden. Die Trennkanäle 50 können zusätzliche Schaltungen oder andere Strukturen umfassen, die für Testzwecke verwendet werden können. Wie im Folgenden noch erläutert wird, bieten Ausführungsformen der Erfindung Flexibilität zum Hinzufügen derartiger zusätzlicher Schaltungen und Strukturen.
  • 2, die die 2A und 2B einschließt, zeigt das Halbleiterbauelement, bevor es einem Laserverfahren zur Erzeugung der Nut gemäß einer Ausführungsform der vorliegenden Erfindung unterworfen wird. 2A stellt eine Querschnittsansicht und 2B eine Draufsicht dar.
  • Wie in 2B dargestellt, ist das Substrat 10 bei einer oder mehreren Ausführungsformen über einem Träger 80 angeordnet. Der Träger 80 kann bei einer Ausführungsform einen Rahmen mit einem Klebeband aufweisen. Alternativ kann der Träger bei anderen Ausführungsformen ein anderes geeignetes Material aufweisen, um das Substrat 10 während der Verarbeitung sicher festzuhalten.
  • Bei einer Ausführungsform weist der Träger 80 einen Rahmen 81 auf, der eine kreisförmige Struktur (Ringform) aufweist, mit einer Klebefolie 82. Die Klebefolie 82 wird bei einer oder mehreren Ausführungsformen entlang der äußeren Ränder von dem Rahmen 81 gehalten. Bei einer anderen Ausführungsform kann der Träger 80 ein Klebeband aufweisen, das ein Substrat aufweist, z. B. Polyvinylchlorid, wobei die Beschichtung aus einer klebenden Schicht wie etwa einem Acrylharz besteht. Bei einer oder mehreren Ausführungsformen weist der Rahmen 81 ein verstärkendes Material wie ein Metall oder ein Keramikmaterial auf. Bei verschiedenen Ausführungsformen ist der Innendurchmesser des Rahmens 81 größer als der Durchmesser des Substrats 10. Bei alternativen Ausführungsformen kann der Rahmen 81 andere geeignete Formen aufweisen.
  • Wie in 2B dargestellt, ist das Substrat bei einer oder mehreren Ausführungsformen mithilfe der Klebefolie 82 sicher über dem Mittelteil des Trägers 80 befestigt. Entsprechend kann das Substrat 10 während des im Folgenden beschriebenen anschließenden Laserverfahrens zur Herstellung der Nut sicher gehandhabt werden.
  • Nunmehr unter Bezugnahme auf die Querschnittsansicht in 2A kann die Vorderseite des Substrats 10 bei einer oder mehreren Ausführungsformen mit der Schutzschicht 31 bedeckt sein. Bei einer Ausführungsform kann die Schutzschicht 31 eine wasserlösliche Schutzfolie sein, die dafür ausgelegt ist, das Anhaften von Schmutzpartikeln, die während des Laserablationsverfahrens erzeugt werden, zu verhindern. Alternativ kann bei anderen Ausführungsformen die Schutzschicht 31 aus anderen Arten von Folie bestehen, z. B. kann sie in einer Darstellung durch andere Flüssigkeiten löslich sein. Bei einigen Ausführungsformen kann die Schutzschicht 31 entfallen, da bei Ausführungsformen der Erfindung aufgrund der begrenzten Tiefe der Nut weniger Schmutzpartikel entstehen.
  • Wie in 2A dargestellt, kann das von dem Träger 80 gehaltene Substrat 10 über einer Trägerplatte 41 einer Laserwerkzeugkammer 42 angeordnet sein, wobei die vordere Oberfläche, auf der die Bauelementregionen 110 ausgebildet sind, nach oben zeigt. Das Substrat 10 kann bei verschiedenen Ausführungsformen durch Erzeugen von Unterdruck gesichert und gehalten werden. Zusätzlich kann der Rahmen 81 durch Klammern gehalten werden.
  • 3, die die 3A - 3B einschließt, zeigt ein Halbleiterbauelement während eines Laserverfahrens zur Erzeugung der Nut gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bei verschiedenen Ausführungsformen können das Substrat 10 und/oder das Laserwerkzeug 40 bewegt werden, um das Substrat 10 relativ zu dem Laserwerkzeug 40 auszurichten. Hierfür können Ausrichtmarkierungen auf der Oberfläche des Substrats 10 verwendet werden.
  • Wie dargestellt, fokussiert ein Laserwerkzeug 40 einen Laserstrahl 45 auf die Oberfläche des Substrats 10. Das Material des Substrats 10 wird durch die Bestrahlung mit Laserimpulsen, die lokal eine Kombination aus Schmelze und Dampf erzeugen, abgetragen. Der Dampfdruck drückt die Schmelze aus dem Substrat heraus, wodurch eine Nut 60 gebildet wird (3). Der Laserstrahl 45 wird von der Metallisierungsschicht 20 absorbiert, die aufgrund der Energie des Laserstrahls 45 sublimiert. Die Wellenlänge, die Impulsbreite und die Intensität des Laserstrahls 45 können eingestellt werden, um eine Nut 60 mit glatten Seitenwänden auszubilden. Bei verschiedenen Ausführungsformen umfasst der Laserstrahl 45 eine Infrarot-Wellenlänge. Beispielsweise kann das Laserwerkzeug 40 bei einer oder mehreren Ausführungsformen gepulste Infrarot-Laser wie etwa eine diodengepumpte, gepulste, neodym-dotierte Yttrium-Aluminium-Granat-Laserkristall (Nd:YAG) -Quelle, neodym-dotiertes Yttrium-Orthovanadat (Nd:YV04), neodym-dotiertes Yttrium-Lithiumfluorid (Nd:YLF) aufweisen. Bei einer alternativen Ausführungsform kann das Laserwerkzeug 40 einen Laser aufweisen, der mit einer beliebigen Wellenlänge zwischen Ultraviolett und Infrarot arbeitet, beispielsweise kann das Laserwerkzeug 40 bei einer Ausführungsform ein Ultraviolettlaser sein.
  • Nunmehr unter Bezugnahme auf 3B kann der Laserstrahl 45 entlang jedem der Trennkanäle 50 in einer ersten Richtung D1 gescannt werden. Auf diese Weise werden grabenartige Nute 60 ausgebildet, die sich entlang der ersten Richtung D1 erstrecken. Bei verschiedenen Ausführungsformen kann die Scanbewegung dadurch erzielt werden, dass der Laserstrahl 45 relativ zu dem Substrat 10 bewegt wird, entweder in der positiven ersten Richtung D1 oder in der negativen ersten Richtung - D1 .
  • Bei verschiedenen Ausführungsformen erstrecken sich die Nute 60 in das Substrat 10 hinein. Bei einer oder mehreren Ausführungsformen beträgt die Tiefe der Nute H60 im Substrat 10 ungefähr 1 µm bis ungefähr 50 µm. Bei einer oder mehreren Ausführungsformen beträgt die Tiefe der Nute H60 im Substrat 10 ungefähr 5 µm bis ungefähr 20 µm. Allerdings können sich bei einigen Ausführungsformen die Nute 60 auch nicht in das Substrat 10 hinein erstrecken. Beispielsweise können sich die Nute 60 nur durch die Schutzschicht 30 und die Metallisierungsschicht 20 bis zur oberen Oberfläche des Substrats 10 erstrecken.
  • Bei verschiedenen Ausführungsformen werden die Nute 60 in einem Verfahren mit nur einem Scandurchlauf ausgebildet. Alternativ können bei manchen Ausführungsformen die Nute 60 in mehr als einem Scandurchlauf ausgebildet werden, beispielsweise zwei Scandurchläufen mit unterschiedlicher Leistung und Frequenz.
  • Nach Abschluss des Scannens entlang allen Trennkanälen 50, die sich entlang der ersten Richtung D1 erstrecken, werden die Trägerplatte 41 und/oder ein Scanwerkzeug des Laserwerkzeugs 40 um 90° gedreht, um die Scanrichtung von der ersten Richtung D1 in eine zweite Richtung D2 zu ändern. Nach einer notwendigen Neuausrichtung werden die Nute 60 entlang der zweiten Richtung D2 durch alle parallelen Trennkanäle 50 ausgebildet.
  • 4 zeigt ein Halbleiterbauelement während eines anschließenden Verfahrens zum Dünnen der Waferrückseite gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Nunmehr unter Bezugnahme auf 4 wird das Substrat 10 durch das Laserwerkzeug 40 entfernt und von dem Träger 80 getrennt. Die Vorderseite des Substrats 10 mit den Nuten 60 wird auf einem anderen Träger, d. h. einem zweiten Träger 180 platziert. Der zweite Träger 180 kann mit dem Träger 80 identisch oder von diesem verschieden sein. Der zweite Träger 180 hält das Substrat 10 während des nachfolgenden Dünnverfahrens sicher fest.
  • Bei verschiedenen Ausführungsformen wird das Substrat 10 von der Rückseite her gedünnt, so dass die Bauelementregionen 110 freigelegt werden. Bei verschiedenen Ausführungsformen kann das Dünnen mittels eines Schleifverfahrens, chemischer Ätzung, chemisch-mechanischer Ätzung und Kombinationen davon erfolgen. Bei einer oder mehreren Ausführungsformen kann das Dünnverfahren ein Schleifverfahren und/oder ein Polierverfahren aufweisen. Bei einer Ausführungsform kann das Dünnen mithilfe eines Schleifwerkzeugs 90 erfolgen.
  • 5 zeigt ein Halbleiterbauelement nach einem Verfahren zum Dünnen der Waferrückseite gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Wie dargestellt hat das Substrat 10 nach Abschluss des Dünnverfahrens eine Stärke von ungefähr der Tiefe dDR. Bei verschiedenen Ausführungsformen hat das Substrat 10 nach dem Dünnverfahren eine Stärke von ungefähr 10 µm bis ungefähr 200 µm. Bei verschiedenen Ausführungsformen beträgt die Stärke des Substrats 10 nach dem Dünnen ungefähr 20 µm bis ungefähr 100 µm und bei einer Ausführungsform 80 µm bis ungefähr 120 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen ungefähr 50 µm bis ungefähr 100 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen ungefähr 20 µm bis ungefähr 50 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen ungefähr 10 µm bis ungefähr 20 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen mindestens 10 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen mindestens 20 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen mindestens 50 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen weniger als 100 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen weniger als 80 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen weniger als 50 µm. Bei einer anderen Ausführungsform beträgt die Stärke des Substrats 10 nach dem Dünnen weniger als 30 µm. Die Endstärke des Substrats 10 kann auf Grundlage der mechanischen Stabilität, der Notwendigkeit einer Verringerung der Widerstände und anderer Aspekte gewählt werden.
  • 6 zeigt ein Halbleiterbauelement während eines Stealth-Dicing-Verfahrens an der Waferrückseite gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Das Stealth-Dicing-Verfahren ist ein zweistufiges Verfahren, das ein Stealth-Laserverfahren und ein anschließendes Dehnverfahren umfasst, welches die Vereinzelung abschließt. 6 zeigt das Stealth-Laserverfahren, während 7 das Dehnverfahren gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • Nunmehr unter Bezugnahme auf 6 wird das Substrat 10 in einer Kammer 142 eines Stealth-Laserwerkzeugs 140 platziert. Der zweite Träger 180 kann mittels Vakuum sicher über einer Trägerplatte 141 des Stealth-Laserwerkzeugs 140 positioniert werden. Nach dem Platzieren des Substrats 10, das auf dem zweiten Träger 180 in der Kammer des Stealth-Laserwerkzeugs 140 angebracht ist, wird das Substrat 10 an dem Stealth-Laserstrahl 145 des Stealth-Laserwerkzeugs 140 ausgerichtet. Das Ausrichtungsverfahren kann von der Rückseite des Substrats 10 aus erfolgen, indem Licht einer Wellenlänge, für die das Substrat 10 transparent ist, verwendet wird, beispielsweise durch Einsatz eines Ausrichtungssystems mit Infrarotkamera.
  • Bei verschiedenen Ausführungsformen ist das Stealth-Laserwerkzeug 140 dafür ausgelegt, einen Stealth-Laserstrahl 145 zu erzeugen. Insbesondere wird der Stealth-Laserstrahl 145 mit einer Lichtwellenlänge erzeugt, für die das Material des Substrats 10 halbtransparent ist. Infolgedessen kann der Stealth-Laserstrahl 145 auf einen Punkt innerhalb des Substrats 10 fokussiert werden, der dann einen Ausgangspunkt für einen Riss bildet, wodurch das Trennverfahren abgeschlossen wird.
  • Bei einem herkömmlichen Laserablationsverfahren wird die Energie des Laserstrahls in den oberflächlichen Schichten des Substrats 10 absorbiert. Im Gegensatz dazu nutzt der Stealth-Laserstrahl 145 Wellenlängen, die durch das Substrat 10 übertragen werden, sodass der Stealth-Laserstrahl 145 zu dem Fokuspunkt im Innern des Substrats 10 geleitet wird, was eine gezielte Lasertrennung innerhalb des Substrats 10 ermöglicht. Vorteilhafterweise wird durch Stealth-Dicing-Laserverfahren eine Beschädigung der oberflächlichen Schichten, die die Bauelementregionen aufweisen, vermieden.
  • Daher wird, wie dargestellt, ein Stealth-Laserstrahl 145 auf einen schmalen Bereich (Punkt) in dem Trennkanal 50 fokussiert. Bei verschiedenen Ausführungsformen aufweist der Stealth-Laserstrahl 145 kurze, mit einer hohen Wiederholrate oszillierende Impulse, die hochkomprimiert sein können, um einen gezielten Strahl zu bilden, der eine extrem hohe, räumlich und zeitlich am Fokuspunkt komprimierte Spitzenleistungsdichte aufweist. Am Fokuspunkt wird die Energie des Stealth-Laserstrahls 145 lokal absorbiert. Außerhalb des Fokuspunkts allerdings wird der gesendete Stealth-Laserstrahl 145 von dem Substrat 10 aufgrund der nichtlinearen Absorptionseigenschaften des Materials des Substrats 10, z. B. Silizium, nicht wesentlich absorbiert. Im Fall von Silikon ändert sich das Absorptionsverhalten bei ungefähr 1000 nm. Beispielsweise absorbieren monokristalline Siliziumsubstrate Licht mit Wellenlängen kürzer als 1000 nm, lassen jedoch Licht mit mehr als 1000 nm durch. Daher arbeiten Laserablationstrennverfahren mit kürzeren Wellenlängen (z. B. < 1000 nm), so dass die oberflächlichen Schichten die Energie des Laserstrahls absorbieren, um das Substrat 10 zu schmelzen und zu verdampfen, wohingegen Stealth-Lasertrennverfahren längere Wellenlängen (> 900 nm oder > 1000 nm) nutzen, sodass der Laserstrahl auf kleine Bereiche tief im Innern des Substrats 10 fokussiert werden kann.
  • Nunmehr unter Bezugnahme auf 6 führt das Fokussieren des Stealth-Laserstrahls 145 in das Substrat 10 zur Bildung einer Stealth-Trennschicht 210. Bei verschiedenen Ausführungsformen ist die Stealth-Trennschicht 210 nach dem Scannen des Stealth-Laserstrahls 145 in einem hochgradig defekten Zustand und kann eine hohe Spannung aufweisen. Bei einer oder mehreren Ausführungsformen kann die Stealth-Trennschicht 210 gezielt rekristallisiertes, polykristallines Material (wie etwa Polysilizium) des Substrats 10, Mikrorisse, Verschiebungen und andere Defekte aufweisen, die durch den Stealth-Laserstrahl 145 erzeugt wurden. Bei verschiedenen Ausführungsformen kann die Eigenschaft des Stealth-Laserstrahls 145 derart kontrolliert werden, dass die Stealth-Trennschicht 210 keine Risse aufweist, die sich von der oberen Oberfläche 11 zur gegenüberliegenden unteren Oberfläche des Substrats 10 fortpflanzen können.
  • Bei verschiedenen Ausführungsformen wird der Stealth-Laserstrahl 145 mehrfach durch den Trennkanal 50 gescannt, um so eine gleichförmige Stealth-Trennschicht 210 zu erzielen. Beispielsweise kann der Fokuspunkt des Stealth-Laserstrahls 145 mit jedem Scandurchlauf fortlaufend justiert werden, um den Fokus mit jedem weiteren Scandurchlauf tiefer (oder flacher) zu legen. Bei einer oder mehreren Ausführungsformen kann die Stealth-Trennschicht 210 in 3-10 Scandurchläufen erzeugt werden. Vorteilhafterweise ist aufgrund des Vorhandenseins der Nut 60 während des Stealth-Dicing-Laserverfahrens eine geringere Anzahl von Scandurchläufen erforderlich.
  • Bei verschiedenen Ausführungsformen kann der Stealth-Laserstrahl 145, ähnlich wie Laserstrahl 45, durch die Trennkanäle 50 entlang der ersten und der zweiten Richtung D1 und D2 gescannt werden. Ferner können mehrere Scandurchläufe ausgeführt werden, um eine kontrollierte und gleichförmige Stealth-Trennschicht 210 zu erzeugen.
  • Vorteilhafterweise ist das Stealth-Laser-Dicing ein sauberes Verfahren, bei dem während des Lasertrennverfahrens nur minimal oder keine Schmutzpartikel auf die Oberfläche des Substrats 10 gelangen. Ferner ist die Wärmeverteilung verglichen mit dem Laserablationsverfahren auf einen kleineren Bereich beschränkt. Im Gegensatz hierzu arbeiten herkömmliche Lasertrennverfahren mit Wellenlängen, die von dem zu trennenden Material in hohem Maße absorbiert werden. Daher bringen derartige Verfahren während des Trennens ein erhebliches Maß an Wärme und Schmutzpartikeln mit sich.
  • Ferner hängt das Stealth-Trennverfahren in hohem Maß von der Materialart des Substrats 10 ab und eignet sich nicht für das Durchtrennen von Metallschichten. Allerdings wird, wie vorstehend beschrieben, bereits die Nut 60 durch die Metallisierungsschicht ausgebildet. Daher erzielen Ausführungsformen der vorliegenden Erfindung durch die Kombination von Stealth-Dicing auf der Waferrückseite mit der Herstellung einer Nut auf der Wafervorderseite eine Trennung ohne die negativen Effekte des Stealth-Dicing-Verfahrens auf der Waferrückseite oder des Laserablationsverfahrens auf der Wafervorderseite. Wenn das Laserablationsverfahren auf der Vorderseite wegfällt, wie bei verschiedenen Ausführungsformen beschrieben, muss das Layout des Wafers geändert werden, z. B. müssen alle Metallstrukturen aus dem Trennkanal entfernt werden. Im Gegensatz dazu sind bei einer Kombination von Laserablation auf der Wafervorderseite und Stealth-Dicing auf der Waferrückseite derartige Änderungen nicht von wesentlicher Bedeutung, daher kann das Layout für andere Parameter wie das Verbessern der Siliziumeffizienz optimiert werden.
  • 7 zeigt ein Halbleiterbauelement während des Banddehnverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Bei verschiedenen Ausführungsformen wird der Halbleiterwafer vereinzelt und die Trennung durch ein Banddehnverfahren abgeschlossen, bei dem der Wafer durch die im vorhergehenden Schritt gebildete Stealth-Trennschicht 210 gebrochen wird.
  • Nunmehr unter Bezugnahme auf 7 kann der zweite Träger 180 in verschiedenen Ausführungsformen gedehnt werden. Bei einer oder mehreren Ausführungsformen kann der zweite Träger 180 über der Dehnvorrichtung 320, die in einer Ausführungsform eine Heizung sein kann, angeordnet sein. Die Dehnvorrichtung 320 dehnt den zweiten Träger 180 seitlich wie durch die Pfeile angezeigt. Dies erzeugt eine Zugspannung in dem Substrat 10. Bei alternativen Ausführungsformen kann die Dehnvorrichtung 320 andere Verfahren verwenden, um eine Zugspannung in dem zweiten Träger 180 zu erzeugen.
  • Die Zugspannung im Substrat 10 bewirkt die Bildung eines Risses 220 von der Nut 60 durch die Stealth-Trennschicht 210. Bei verschiedenen Ausführungsformen verhält sich die Nut 60 wie ein Rissbildungspunkt.
  • Alternativ kann bei einigen Ausführungsformen das Substrat 10 von dem zweiten Träger 180 entfernt und auf einem Band platziert werden, das anschließend wie vorstehend beschrieben gedehnt wird. Das Trennverfahren ist abgeschlossen, wenn die Risse 220 ausgehend von den Nuten 60 die freiliegende untere Oberfläche des Substrats 10 erreichen. Nach der Trennung werden Einzelchips gebildet.
  • 8 und 9 zeigen eine alternative Ausführungsform, bei der das Stealth-Trennverfahren durch ein transparentes Band durchgeführt wird.
  • 8 zeigt ein Halbleiterbauelement während eines Stealth-Dicing-Laserverfahrens gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Bei dieser Ausführungsform erfolgt die Verarbeitung wie in 1 bis 5 beschrieben. Allerdings wird, wie in 8 gezeigt, der zweite Träger 180 entfernt und ein dritter Träger 280 an der freiliegenden hinteren Oberfläche des Substrats 10 angebracht. Bei einer oder mehreren Ausführungsformen kann der dritte Träger 280 ein Band umfassen, das für die Wellenlänge, mit der das Stealth-Laserwerkzeug 140 arbeitet, transparent ist.
  • Es wird nun Bezug genommen auf 8; das Stealth-Dicing-Verfahren kann wie vorstehend beschrieben durchgeführt werden, indem ein Stealth-Laserstrahl 145 durch den dritten Träger 280 in das Substrat 10 gescannt wird.
  • 9 zeigt ein Halbleiterbauelement nach der Dehnung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Wie bei den vorherigen Ausführungsformen beschrieben, kann das Band des dritten Trägers 280 gedehnt werden, beispielsweise mithilfe einer Dehnvorrichtung 320, was zur Bildung von Rissen 220 führt, wodurch das Trennverfahren abgeschlossen wird.
  • 10 und 11 zeigen ein Trennverfahren gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform wird das Verfahren zum Dünnen der Waferrückseite vor dem Verfahren zum Ausbilden der Nut ausgeführt.
  • 10 zeigt ein Halbleiterbauelement während eines Dünnverfahrens gemäß einer alternativen Ausführungsform der vorliegenden Erfindung. Wie in 10 dargestellt, wird das Substrat 10 auf einem Träger 80 montiert, nachdem die Bauelementregionen 110, die Metallisierungsschichten 20 und die Schutzschicht 30 ausgebildet worden sind wie unter Bezugnahme auf 1 beschrieben. Der Träger 80 kann bei einer Ausführungsform ähnlich dem Träger 80 wie anhand von 2 beschrieben sein. Mittels eines Schleifwerkzeugs 90 wird die untere Oberfläche 12 des Substrats 10 ausgedünnt wie bei vorstehenden Ausführungsformen bereits beschrieben.
  • 11 zeigt ein Halbleiterbauelement nach dem Ausbilden von Nuten mittels eines Laserablationsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 11 gezeigt, wird der Träger 80 von der Vorderseite des Substrats 10 entfernt oder gelöst und wird ein zweiter Träger 180 an der unteren Oberfläche, die nach dem Dünnverfahren freiliegt, angebracht. Die Nute 60 können in einem Laserablationsverfahren wie vorstehend unter Bezugnahme auf 2 und 3 beschrieben ausgebildet werden. Die anschließende Verarbeitung einschließlich Stealth-Laser-Dicing und Dehnung kann fortgesetzt werden wie bei vorstehenden Ausführungsformen beschrieben.
  • Zwar wurde die vorliegende Erfindung unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben, jedoch ist diese Beschreibung nicht in einschränkendem Sinne zu verstehen. Verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen sowie andere Ausführungsformen der Erfindung sind für Fachleute auf diesem Gebiet der Technik anhand der Beschreibung offenkundig. Zur Veranschaulichung können etwa die in den 1-7 beschriebenen Ausführungsformen mit den Ausführungsformen kombiniert werden, die in den 8-9 und/oder den 10-11 beschrieben sind. Es ist daher beabsichtigt, dass die beigefügten Patentansprüche alle derartigen Modifikationen oder Ausführungsformen abdecken.
  • Obwohl die vorliegende Erfindung und ihre Vorteile vorstehend ausführlich beschrieben wurden, ist davon auszugehen, dass verschiedene Veränderungen, Ersetzungen und Modifikationen hieran vorgenommen werden können. Beispielsweise ist für Fachleute auf diesem Gebiet der Technik leicht einzusehen, dass viele der hier beschriebenen Merkmale, Funktionen, Verfahrensweisen und Materialien verändert werden können. Wie für den Durchschnittsfachmann auf diesem Gebiet der Technik anhand der Offenbarung der vorliegenden Erfindung leicht zu erkennen ist, können derzeit existierende oder künftig zu entwickelnde Prozesse, Maschinen, Fertigungsverfahren, Stoffzusammensetzungen, Mittel, Verfahren oder Verfahrensschritte, die im Wesentlichen dieselbe Funktion haben oder im Wesentlichen zu demselben Ergebnis führen wie die entsprechenden hier beschriebenen Ausführungsformen, gemäß der vorliegenden Erfindung genutzt werden.

Claims (12)

  1. Verfahren zum Ausbilden eines Halbleiterbauelements (100), wobei das Verfahren Folgendes aufweist: Ausbilden einer Nut (60) mittels eines Laserablationsverfahrens durch eine Metallisierungsschicht, die über einem Siliziumsubstrat (10) angeordnet ist, wobei sich die Nut (60) in das Siliziumsubstrat (10) und die Metallisierungsschicht erstreckt, welche mit Bauelementregionen (110) in dem Siliziumsubstrat gekoppelt ist; Ausbilden einer Trennschicht (210) mittels eines Stealth-Dicing-Laserverfahrens unter der Nut (60) innerhalb des Siliziumsubstrats (10), wobei das Stealth-Dicing-Laserverfahren mit mehreren Scandurchläufen erfolgt und ein Fokuspunkt eines Laserstrahls des Stealth-Dicing-Laserverfahren mit jedem weiteren Scandurchlauf der mehreren Scandurchläufe fortlaufend tiefer in das Substrat justiert wird, wobei für das Laserablationsverfahren Licht bei einer Wellenlänge zwischen Ultraviolett und Infrarot verwendet wird und wobei für das Stealth-Dicing-Laserverfahren Licht bei einer Wellenlänge oberhalb von 900 nm verwendet wird; Befestigen des Siliziumsubstrats (10) auf einem Band; und Vereinzeln des Siliziumsubstrats (10) mittels eines Banddehnverfahrens an dem Band mit dem Siliziumsubstrat (10), wobei ein Riss von der Nut (60) durch die Trennschicht (210) erzeugt wird, indem das Band gedehnt wird.
  2. Verfahren nach Anspruch 1, wobei das Dehnen des Bandes ein Erwärmen des Bandes aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Laserablationsverfahren ein Verfahren mit nur einem Scandurchlauf ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Laserablationsverfahren von einer ersten Seite des Siliziumsubstrats (10) aus ausgeführt wird und wobei das Stealth-Dicing-Laserverfahren von einer gegenüberliegenden zweiten Seite des Siliziumsubstrats (10) aus ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei für das Stealth-Dicing-Laserverfahren Licht mit einer Wellenlänge länger als 1000 nm verwendet wird;
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Nut (60) in einem Trennkanal (50) auf dem Siliziumsubstrat (10) ausgebildet wird und wobei die Trennschicht (210) in dem Trennkanal (50) des Siliziumsubstrats (10) ausgebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Nut (60) eine Tiefe von 1 µm bis 50 µm im Siliziumsubstrat (10) aufweist.
  8. Verfahren nach Anspruch 7, wobei die Nut (60) eine Tiefe von 5 µm bis 20 µm im Siliziumsubstrat (10) aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, welches ferner aufweist, vor dem Ausbilden der Nut (60) eine wasserlösliche Schutzschicht aufzubringen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, welches ferner das Dünnen des Siliziumsubstrats (10) vor dem Ausbilden der Nut (60) aufweist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, welches ferner das Dünnen des Siliziumsubstrats (10) nach dem Ausbilden der Nut (60) aufweist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Siliziumsubstrat (10) einen Siliziumwafer aufweist.
DE102013111016.9A 2012-10-09 2013-10-04 Vereinzelungsverfahren Active DE102013111016B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/648,216 US9040389B2 (en) 2012-10-09 2012-10-09 Singulation processes
US13/648,216 2012-10-09

Publications (2)

Publication Number Publication Date
DE102013111016A1 DE102013111016A1 (de) 2014-02-06
DE102013111016B4 true DE102013111016B4 (de) 2022-06-30

Family

ID=49944133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111016.9A Active DE102013111016B4 (de) 2012-10-09 2013-10-04 Vereinzelungsverfahren

Country Status (2)

Country Link
US (1) US9040389B2 (de)
DE (1) DE102013111016B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
US20140145294A1 (en) * 2012-11-28 2014-05-29 Nxp B.V. Wafer separation
KR20150130835A (ko) * 2014-05-14 2015-11-24 주식회사 이오테크닉스 금속층이 형성된 반도체 웨이퍼를 절단하는 레이저 가공 방법 및 레이저 가공 장치
JP6305853B2 (ja) * 2014-07-08 2018-04-04 株式会社ディスコ ウエーハの加工方法
US9349670B2 (en) * 2014-08-04 2016-05-24 Micron Technology, Inc. Semiconductor die assemblies with heat sink and associated systems and methods
JP2016111236A (ja) * 2014-12-08 2016-06-20 株式会社ディスコ ウエーハの加工方法
US20160172243A1 (en) * 2014-12-11 2016-06-16 Nxp B.V. Wafer material removal
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
KR20170019836A (ko) * 2015-08-13 2017-02-22 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
JP6647829B2 (ja) * 2015-10-20 2020-02-14 株式会社ディスコ レーザ加工装置
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
DE102016109720B4 (de) 2016-05-25 2023-06-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
CN109196405B (zh) * 2016-05-27 2021-09-10 浜松光子学株式会社 法布里-帕罗干涉滤光器的制造方法
JP6341959B2 (ja) 2016-05-27 2018-06-13 浜松ホトニクス株式会社 ファブリペロー干渉フィルタの製造方法
JP6749727B2 (ja) * 2016-10-14 2020-09-02 株式会社ディスコ 検査用ウエーハ及び検査用ウエーハの使用方法
JP2018160623A (ja) 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造方法
DE102017205955A1 (de) * 2017-04-07 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen von mindestens einem Bauteil und zum Separieren von mindestens einem Substrat und mindestens einer auf dem Substrat angeordneten Bauteilschicht.
JP7142236B2 (ja) 2018-03-28 2022-09-27 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11538711B2 (en) 2018-07-23 2022-12-27 Micron Technology, Inc. Methods for edge trimming of semiconductor wafers and related apparatus
JP7164411B2 (ja) * 2018-11-15 2022-11-01 株式会社ディスコ 積層体の加工方法
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
CN111999632B (zh) * 2019-05-27 2023-02-03 合肥晶合集成电路股份有限公司 Pn结样品的获取方法
US20210305095A1 (en) * 2020-03-24 2021-09-30 Nxp B.V. Method for forming a packaged semiconductor device
DE102020109149A1 (de) * 2020-04-02 2021-10-07 Infineon Technologies Ag Verfahren mit Stealth-Dicing-Prozess zur Herstellung von MEMS-Halbleiterchips
JP7422410B2 (ja) * 2021-07-29 2024-01-26 日化精工株式会社 ウェーハ上のデバイスの保護処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124771A1 (en) 2002-01-03 2003-07-03 Maiz Jose A. Semiconductor wafer singulation method
US20040113283A1 (en) 2002-03-06 2004-06-17 Farnworth Warren M. Method for fabricating encapsulated semiconductor components by etching
US20060040472A1 (en) 2004-08-17 2006-02-23 Denso Corporation Method for separating semiconductor substrate
US20060216911A1 (en) 2005-03-25 2006-09-28 Disco Corporation Wafer laser processing method
US20110204412A1 (en) 2008-10-27 2011-08-25 Showa Denko K.K. Method for manufacturing semiconductor light emitting element

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075280A (en) 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
JP4829781B2 (ja) * 2004-03-30 2011-12-07 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
JP4769429B2 (ja) 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4890746B2 (ja) 2004-06-14 2012-03-07 株式会社ディスコ ウエーハの加工方法
US7265034B2 (en) 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP4809632B2 (ja) 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006344795A (ja) 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
KR100858983B1 (ko) * 2005-11-16 2008-09-17 가부시키가이샤 덴소 반도체 장치 및 반도체 기판 다이싱 방법
JP4237745B2 (ja) * 2005-11-18 2009-03-11 浜松ホトニクス株式会社 レーザ加工方法
JP4927393B2 (ja) * 2005-11-30 2012-05-09 古河電気工業株式会社 ダイシングテープ
JP4777761B2 (ja) * 2005-12-02 2011-09-21 株式会社ディスコ ウエーハの分割方法
JP2007173475A (ja) * 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007235008A (ja) * 2006-03-03 2007-09-13 Denso Corp ウェハの分断方法およびチップ
DE102006028718B4 (de) 2006-06-20 2008-11-13 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleiterwafern zu Halbleiterchips
KR100825785B1 (ko) 2006-10-20 2008-04-29 삼성전자주식회사 칩 위치 식별장치 및 이를 이용한 칩 위치 식별 방법
US8138058B2 (en) 2006-11-24 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2008277414A (ja) 2007-04-26 2008-11-13 Disco Abrasive Syst Ltd ウエーハの分割方法
US7955955B2 (en) 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US20090108410A1 (en) 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
US8680653B2 (en) 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
JP5171294B2 (ja) 2008-02-06 2013-03-27 株式会社ディスコ レーザ加工方法
JP2009184002A (ja) * 2008-02-08 2009-08-20 Disco Abrasive Syst Ltd レーザ加工方法
JP2009206162A (ja) 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
US8043940B2 (en) 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
US20100015782A1 (en) 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
JP2010027857A (ja) * 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2010045151A (ja) * 2008-08-12 2010-02-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
KR101493872B1 (ko) 2008-08-20 2015-02-17 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
JP2010093187A (ja) 2008-10-10 2010-04-22 Renesas Technology Corp 半導体集積回路装置の製造方法
US8017942B2 (en) 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method
JP5307612B2 (ja) 2009-04-20 2013-10-02 株式会社ディスコ 光デバイスウエーハの加工方法
TW201104736A (en) * 2009-04-24 2011-02-01 Henkel Corp Dicing before grinding process for preparation of semiconductor
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
US20120234807A1 (en) * 2009-12-07 2012-09-20 J.P. Sercel Associates Inc. Laser scribing with extended depth affectation into a workplace
JP5589576B2 (ja) 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
JP2012069747A (ja) * 2010-09-24 2012-04-05 Teramikros Inc 半導体装置およびその製造方法
JP5645593B2 (ja) * 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法
US8071429B1 (en) 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8569086B2 (en) * 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030124771A1 (en) 2002-01-03 2003-07-03 Maiz Jose A. Semiconductor wafer singulation method
US20040113283A1 (en) 2002-03-06 2004-06-17 Farnworth Warren M. Method for fabricating encapsulated semiconductor components by etching
US20060040472A1 (en) 2004-08-17 2006-02-23 Denso Corporation Method for separating semiconductor substrate
US20060216911A1 (en) 2005-03-25 2006-09-28 Disco Corporation Wafer laser processing method
US20110204412A1 (en) 2008-10-27 2011-08-25 Showa Denko K.K. Method for manufacturing semiconductor light emitting element

Also Published As

Publication number Publication date
US20140099777A1 (en) 2014-04-10
DE102013111016A1 (de) 2014-02-06
US9040389B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
DE102013111016B4 (de) Vereinzelungsverfahren
DE102004055443B4 (de) Waferbearbeitungsverfahren
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
EP3055098B1 (de) Kombiniertes waferherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen
EP3281223B1 (de) Verfahren zum verlustarmen herstellen von mehrkomponentenwafern
DE102004043475B4 (de) Waferbearbeitungsverfahren
DE602004011343T2 (de) Chipbefestigung
EP3313603B1 (de) Verfahren zum führen eines risses im randbereich eines spendersubstrats
DE112010002423T5 (de) Front end-anreissen von leuchtdioden (led; light emitting diode)-wafern und resultierende geräte
EP3055447B1 (de) Erzeugung einer rissauslösestelle oder einer rissführung zum verbesserten abspalten einer festkörperschicht von einem festkörper
DE112015004455B4 (de) Mehrschichtige Laser-Debonding-Struktur mit einstellbarer Absorption
DE102005010377A1 (de) Waferbearbeitungs-Verfahren
DE102005052504B4 (de) Verfahren zum Laserbearbeiten eines Wafers
EP3313604B1 (de) Verfahren zum führen eines risses im randbereich eines spendersubstrats mit einem geneigten laserstrahl
DE102019110402A1 (de) Ein Verfahren zum Bearbeiten eines Halbleiterwafers, eine Halbleiter-Verbundstruktur und eine Stützstruktur für einen Halbleiterwafer
DE102013221822B4 (de) Chip mit Rückseitenmetall und Verfahren zu seiner Herstellung und Halbleiterscheibe mit Rückseitenmetall
DE102019207990B4 (de) Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
DE102014002600A1 (de) Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102019201438B4 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE112018003840T5 (de) Schichtelement-herstellungsverfahren
DE102006009961B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE102019003327A1 (de) Chipreinigungssysteme und zugehörige verfahren
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE112018003861T5 (de) Schichtelement-herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021301000

Ipc: H01L0021300000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative