JP2018160623A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018160623A
JP2018160623A JP2017058147A JP2017058147A JP2018160623A JP 2018160623 A JP2018160623 A JP 2018160623A JP 2017058147 A JP2017058147 A JP 2017058147A JP 2017058147 A JP2017058147 A JP 2017058147A JP 2018160623 A JP2018160623 A JP 2018160623A
Authority
JP
Japan
Prior art keywords
wafer
zone
semiconductor device
manufacturing
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017058147A
Other languages
English (en)
Inventor
天頌 大野
Takanobu Ono
天頌 大野
努 藤田
Tsutomu Fujita
努 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017058147A priority Critical patent/JP2018160623A/ja
Priority to TW106125855A priority patent/TWI675411B/zh
Priority to CN201710711624.8A priority patent/CN108630601B/zh
Priority to US15/704,748 priority patent/US10304737B2/en
Publication of JP2018160623A publication Critical patent/JP2018160623A/ja
Priority to US16/385,330 priority patent/US10777459B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Abstract

【課題】クラックの発生を抑制する半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、ウェーハに対して透過性を有するレーザを前記ウェーハのダイシングラインの一部に沿って照射して前記ウェーハ内に第１改質帯を形成する工程と、前記レーザを前記ウェーハのダイシングラインに沿って照射して前記ウェーハ内に第２改質帯を形成する工程と、を備える。前記第１改質帯は、半導体配線層が形成される前記ウェーハ表面と前記第２改質帯の間に、部分的に形成される。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
半導体素子の外形に沿ってウェーハの内部にレーザを集光して、半導体素子の側面に改質帯と熱膨張によるへき開面を形成した後、ウェーハを裏面から研削することで、分割して個片化するダイシング技術が提案されている。このようなダイシング技術を用いた半導体装置の製造方法では、クラックの発生を抑制することが求められている。
特開２０１３−１３５１９８号公報
実施形態の目的は、クラックの発生を抑制する半導体装置の製造方法を提供することである。
実施形態に係る半導体装置の製造方法は、ウェーハに対して透過性を有するレーザを前記ウェーハのダイシングラインの一部に沿って照射して前記ウェーハ内に第１改質帯を形成する工程と、前記レーザを前記ウェーハのダイシングラインに沿って照射して前記ウェーハ内に第２改質帯を形成する工程と、を備える。前記第１改質帯は、半導体配線層が形成される前記ウェーハ表面と前記第２改質帯の間に、部分的に形成される。
第１実施形態に係る半導体装置の製造方法を示すフロー図である。 第１実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第１実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第１実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第１実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第１実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 ダイシング工程後の半導体素子を示す斜視図である。 図８（ａ）及び図８（ｂ）は、パスの形成位置を説明する図である。 図９（ａ）は、クラック抑制パスを形成していない場合の裏面研削の工程を示す状態図であって、図９（ｂ）は、クラック抑制パスを形成している場合の裏面研削の工程を示す状態図である。 第２実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第２実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第２実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第２実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 第２実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。 ダイシング工程後の半導体素子を示す斜視図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の製造方法を示すフロー図である。
本実施形態の半導体装置の製造方法では、ウェーハ上のダイシングラインに沿ってダイシングすることで複数の半導体素子に個片化する。
まず、複数の半導体素子に個片化するダイシング技術の一例として、ステルスダイシング技術について簡単に説明する。
図１に示すように、まず、ウェーハの表面に保護テープを貼り付ける（Ｓ１１０）。例えば、ウェーハの表面には半導体配線層が設けられている。
次に、ウェーハの裏面からレーザを照射し、レーザをシリコン内部で集光して改質帯を形成する（Ｓ１２０）。改質帯が膨張することで、上下に亀裂が進展し、ウェーハ表面にハーフカットが形成される。レーザは、例えば、赤外領域の透過レーザである。
次に、研削砥石でウェーハの裏面を削り、薄く加工する（Ｓ１３０）。薄く研削していくと、ハーフカット部分が表出し、チップが個片化される。
次に、接着剤によってテープをウェーハの裏面に貼り合わせ、ウェーハの周囲を支持体で固定する（Ｓ１４０）。ここで、接着剤は、例えば、ＤＡＦ(Die Attach Film)である。テープは、例えば、基材及び粘着剤によって構成されている。支持体は、例えば、ウェーハの周囲を固定するリングである。
次に、押圧体でテープ及びウェーハを下から突き上げる（Ｓ１５０）。これにより、チップ間の距離を広げて接着剤部分を分割する。ここで、押圧体は、例えば、エキスパンドリングである。
このようなＳ１１０〜Ｓ１５０で示されたダイシング工程によって複数の半導体素子に個片化する。
以下において、ダイシング工程において、ウェーハの角部に改質帯を追加的に形成する工程について説明する。
図２〜図６は、第１実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。
図７は、ダイシング工程後の半導体素子を示す斜視図である。
図２〜図７は、ステルスダイシング技術を用いて、ウェーハ４をダイシングして複数の半導体素子１に個片化する形態を透視的に示している。
ここで、本明細書において、ウェーハ４の表面に対して平行な方向であって、相互に直交する２方向をＸ方向及びＹ方向とする。Ｘ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。
まず、図２に示すように、半導体素子１のウェーハ４の角部（コーナ部）４Ｔに、レーザを照射して角部改質帯４０Ａを形成する。ここで、ウェーハ４の角部４Ｔとは、ダイシング後に個片化されたウェーハ４の角部に相当する。
角部改質帯４０Ａは、分割起点の改質帯４０１と半導体配線層２との間の位置に焦点５２を合わせて、ビームヘッド５から透過ビーム５１を照射することで形成される。角部改質帯４０Ａは、素子分離帯３の直上のウェーハ４の内部に形成される。例えば、位置４０１ｈに基づいて焦点５２を合わせて角部改質帯４０Ａを形成する。ここで、位置４０１ｈは、分割起点の改質帯４０１の下端のＺ方向の位置に相当する。
次に、図３に示すように、素子分離帯３に沿って、ウェーハ４の内部の角部改質帯４０ＡよりＺ方向に離れた位置に焦点５２を合わせて、ビームヘッド５から透過ビーム５１を照射することで改質痕４０を形成する。改質痕４０を、ビームヘッド５の進行方向（Ｙ方向）へ連続的に形成することで、分割起点の改質帯４０１を形成する。
次に、図４に示すように、ウェーハ４の内部に、角部４Ｔに位置する角部改質帯４０Ａと、素子分離帯３に沿った分割起点の改質帯４０１が形成される。
ここで、図２から図４に示された工程は、図１の改質帯の形成工程（Ｓ１２０）に相当する。
次に、図５に示すように、砥石６０１による研削（場合によっては、バフ６０２による研磨）が進むにしたがって、直進へき開４１が鉛直方向（−Ｚ方向）に伸展する。半導体素子１の側辺部では荷重Ｆ６１が伝わるので、直進へき開４１のへき開方向４１１は、鉛直方向に伸展し易い。一方、半導体素子１の角部では、分割起点の改質帯４０１の直下に角部改質帯４０Ａが形成されているので、分割起点の改質帯４０１からの直進へき開４１が角部改質帯４０Ａにつながる。
また、角部改質帯４０Ａからの直進へき開４１が鉛直方向に伸展することで、半導体素子１の角部のウェーハ４がへき開される。
次に、図６に示すように、研削（あるいは研磨）が進み、半導体素子１の側面のウェーハ４は、素子分離帯３に沿って全面がへき開される。
ここで、図５及び図６に示された工程は、図１の裏面研削の工程（Ｓ１３０）に相当する。
その後、図１において、ウェーハの固定の工程（Ｓ１４０）、及び、分割の工程（Ｓ１５０）が行われて、図７に示すように、複数の半導体素子１に個片化する。ダイシング工程後の半導体素子１は、ウェーハ４の側面上であって角部に改質痕４０が残る場合がある。
以下において、角部改質帯４０Ａと、分割起点の改質帯４０１と、についてさらに詳しく説明する。
図８（ａ）及び図８（ｂ）は、パスの形成位置を説明する図である。
図８（ａ）及び図８（ｂ）は、分割起点の改質帯４０１と、角部改質帯４０Ａとの形成位置を示す図であって、ウェーハ４のＸ−Ｚ断面及びＸ−Ｙ平面をそれぞれ示している。
図８（ａ）及び図８（ｂ）に示すように、分割起点の改質帯４０１は、ダイシングラインＤＬに沿って形成されている。例えば、分割起点の改質帯４０１は、ビームヘッド５の進行方向に連続的に形成される。分割起点の改質帯４０１によって、Ｚ方向に並んだ２つのパスＰ１、Ｐ２が形成される。
角部改質帯４０Ａは、ダイシングラインＤＬ上の角部４Ｔに形成されている。複数の角部改質帯４０Ａによって、１つのパスＰ３が形成される。図８（ｂ）に示すように、例えば、パスＰ３のＸ方向の幅Ｗ１は、５０マイクロメートルである。例えば、幅Ｗ１の半分の値は、半導体素子１間に設けられた領域（ダイシングストリート）の幅Ｗ２の半分の値と概ね同じである。ここで、半導体素子１間に設けられた領域は、素子分離帯３に相当する。
図８（ａ）及び図８（ｂ）の例では、パスＰ３は、ダイシングラインＤＬ上の角部４Ｔに十字状に形成されているが、パスＰ３の形成位置及び形状は任意である。つまり、パスＰ３は、直線状等によってダイシングラインＤＬ上に部分的に形成することができる。
パスＰ３（つまり、複数の角部改質帯４０Ａ）は、裏面研削の工程（Ｓ１３０）において斜行クラックの発生を抑制する。また、パスＰ３がダイシングラインＤＬ上の角部４Ｔに形成されていると、角部４Ｔでの斜行クラックの発生を抑制する。パスＰ３は、クラック抑制パスである。
以下において、本実施形態の効果について説明する。
図９（ａ）は、クラック抑制パスを形成していない場合の裏面研削の工程を示す状態図であって、図９（ｂ）は、クラック抑制パスを形成している場合の裏面研削の工程を示す状態図である。
ステルスダイシング技術では、半導体素子の外形に沿ってウェーハの内部にレーザを集光して、半導体素子の側面に改質帯と熱膨張によるへき開面を形成した後、ウェーハを裏面から研削することで、分割し個片化する。図９（ａ）に示すように、裏面研削の工程では、半導体素子１の角部４Ｔから斜行クラックが発生し易い。斜行クラックが角部４Ｔから広がることで、亀裂が四方に伸びる場合がある。これにより、半導体配線層２が損傷して半導体素子１が損傷する虞がある。
本実施形態では、ダイシングラインＤＬ上の角部４Ｔであって、分割起点の改質帯４０１及び半導体配線層２の間に角部改質帯４０Ａを形成している。これにより、鉛直方向（−Ｚ方向）に対するへき開が促進されるので、斜行クラックの発生を抑制できる。図９（ｂ）に示すように、斜行クラックを抑制するパス（Ｐ３）が形成されているので、斜行クラックが角部から広がることを抑制して亀裂の発生を抑制する。これにより、半導体配線層２の損傷が抑制され、半導体素子１の損傷が抑制される。
本実施形態によれば、クラックの発生を抑制する半導体装置及びその製造方法を提供することができる。
（第２実施形態）
図１０〜図１４は、第２実施形態に係る半導体装置の製造方法におけるダイシング工程を示す斜視図である。
図１５は、ダイシング工程後の半導体素子を示す斜視図である。
図１０〜図１５は、ステルスダイシング技術を用いて、ウェーハ４をダイシングして複数の半導体素子１に個片化する形態を透視的に示している。
まず、図１０に示すように、半導体素子１のウェーハ４の角部４Ｔに、レーザを照射して角部改質帯４０Ａを形成する。角部改質帯４０Ａは、位置４０１ｈより半導体配線層２に近い位置に焦点５２を合わせて、かつ、透過ビーム５１のエネルギーを実施形態１より大きくすることで、ビームヘッド５から透過ビーム５１を照射することで形成される。角部改質帯４０Ａは、角部改質帯４０ＡのＺ方向の幅を位置４０１ｈを超えて大きくなるように、素子分離帯３直上のウェーハ４の内部に形成する。
次に、図１１に示すように、素子分離帯３に沿って、ウェーハ４の内部の角部改質帯４０Ａを避けように焦点５２を合わせて、ビームヘッド５から透過ビーム５１を照射することで改質痕４０を形成する。改質痕４０を、ビームヘッド５の進行方向（Ｙ方向）へ連続的に形成することで、分割起点の改質帯４０１を形成する。
次に、図１２に示すように、ウェーハ４の内部に、角部４Ｔに位置する角部改質帯４０Ａと、素子分離帯３に沿った分割起点の改質帯４０１が形成される。
ここで、図１０から図１２に示された工程は、図１の改質帯の形成工程（Ｓ１２０）に相当する。
次に、図１３に示すように、砥石６０１による研削（場合によっては、バフ６０２による研磨）が進むにしたがって、直進へき開４１が鉛直方向（−Ｚ方向）に伸展する。半導体素子１の側辺部では既に四方向にへき開されているので、直進へき開４１直下への荷重Ｆ６１の伝播は弱くなる。一方、角部改質帯４０Ａが、分割起点の改質帯４０１より低く形成されているので、角部改質帯４０Ａからの鉛直方向への直進へき開４１の伸展が、半導体配線層２側の素子分離帯３に到達し易くなる。そして、角部改質帯４０ＡのＺ方向の幅が大きいので、分割起点の改質帯４０１と角部改質帯４０Ａとの平面方向（Ｘ方向及びＹ方向）への直進へき開４１がつながる。
次に、図１４に示すように、研削（あるいは研磨）が進み、半導体素子１の側面のウェーハ４は、素子分離帯３に沿って全面がへき開される。
ここで、図１３及び図１４に示された工程は、図１の裏面研削の工程（Ｓ１３０）に相当する。
その後、図１において、ウェーハの固定の工程（Ｓ１４０）、及び、分割の工程（Ｓ１５０）が行われて、図１５に示すように、複数の半導体素子１に個片化する。ダイシング工程後の半導体素子１は、ウェーハ４の側面上であって角部に研削面２６からの改質痕４０が残る場合がある。
本実施形態の効果は、第１実施形態と同じである。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１：半導体素子、 ２：半導体配線層、 ３：素子分離帯、 ４：ウェーハ、 ４Ｔ：角部、 ５：ビームヘッド、 ２６：研削面、 ４０：改質痕、 ４０Ａ：角部改質帯、 ５１：透過ビーム、 ５２：焦点、 ４０１：分割起点の改質帯、 ４０１ｈ：位置、 ６０１：砥石、 ６０２：バフ、 ＤＬ：ダイシングライン、 Ｆ６１：荷重、 Ｐ１〜Ｐ３：パス、 Ｗ１、Ｗ２：幅

Claims (5)

  1. ウェーハに対して透過性を有するレーザを前記ウェーハのダイシングラインの一部に沿って照射して前記ウェーハ内に第１改質帯を形成する工程と、
    前記レーザを前記ウェーハのダイシングラインに沿って照射して前記ウェーハ内に第２改質帯を形成する工程と、を備え、
    前記第１改質帯は、半導体配線層が形成される前記ウェーハ表面と前記第２改質帯の間に、部分的に形成される半導体装置の製造方法。
  2. 前記第１改質帯は、前記レーザを前記ウェーハの複数のダイシングラインのそれぞれ一部に沿って交差するように照射して形成される請求項１記載の半導体装置の製造方法。
  3. 前記第２改質帯の形成後、前記半導体配線層が形成される前記ウェーハ表面と反対に位置する前記ウェーハの裏面側から前記ウェーハを研削する工程をさらに備えた請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１改質帯は、前記ウェーハの表面に沿った方向に直線状に形成され、
    前記第１改質帯の幅は、前記ダイシングラインが形成された素子分離帯の幅と概ね同じである請求項１から３のいずれか１つに記載の半導体装置の製造方法。
  5. 半導体素子内のウェーハに対して透過性を有するレーザを、ダイシングラインの交差部に照射して角部改質帯を形成する工程と、
    前記ダイシングラインに沿って前記交差部を除いた部分に前記レーザを照射して改質帯を形成する工程と、
    を備えた半導体装置の製造方法。
JP2017058147A 2017-03-23 2017-03-23 半導体装置の製造方法 Pending JP2018160623A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017058147A JP2018160623A (ja) 2017-03-23 2017-03-23 半導体装置の製造方法
TW106125855A TWI675411B (zh) 2017-03-23 2017-08-01 半導體裝置之製造方法
CN201710711624.8A CN108630601B (zh) 2017-03-23 2017-08-18 半导体装置的制造方法
US15/704,748 US10304737B2 (en) 2017-03-23 2017-09-14 Method of manufacturing semiconductor device
US16/385,330 US10777459B2 (en) 2017-03-23 2019-04-16 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058147A JP2018160623A (ja) 2017-03-23 2017-03-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018160623A true JP2018160623A (ja) 2018-10-11

Family

ID=63581210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058147A Pending JP2018160623A (ja) 2017-03-23 2017-03-23 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US10304737B2 (ja)
JP (1) JP2018160623A (ja)
CN (1) CN108630601B (ja)
TW (1) TWI675411B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220548A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ 被加工物の加工方法
WO2023244340A1 (en) * 2022-06-15 2023-12-21 Western Digital Technologies, Inc. Semiconductor wafer thinned by horizontal stealth lasing

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326948B (zh) * 2018-12-15 2023-04-07 深圳市中光工业技术研究院 激光器芯片的制备方法
JP7200670B2 (ja) * 2018-12-27 2023-01-10 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP2006140356A (ja) 2004-11-12 2006-06-01 Hamamatsu Photonics Kk レーザ加工方法及びレーザ加工装置
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
JP2009184002A (ja) 2008-02-08 2009-08-20 Disco Abrasive Syst Ltd レーザ加工方法
JP2010003817A (ja) 2008-06-19 2010-01-07 Tokyo Seimitsu Co Ltd レーザーダイシング方法及びレーザーダイシング装置
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP2013135198A (ja) 2011-12-27 2013-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2014054451A1 (ja) 2012-10-02 2014-04-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP6101468B2 (ja) * 2012-10-09 2017-03-22 株式会社ディスコ ウェーハの加工方法
US9040389B2 (en) 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019220548A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ 被加工物の加工方法
JP7081993B2 (ja) 2018-06-19 2022-06-07 株式会社ディスコ 被加工物の加工方法
WO2023244340A1 (en) * 2022-06-15 2023-12-21 Western Digital Technologies, Inc. Semiconductor wafer thinned by horizontal stealth lasing

Also Published As

Publication number Publication date
US20190244860A1 (en) 2019-08-08
CN108630601A (zh) 2018-10-09
US10304737B2 (en) 2019-05-28
TWI675411B (zh) 2019-10-21
US20180277436A1 (en) 2018-09-27
US10777459B2 (en) 2020-09-15
TW201843720A (zh) 2018-12-16
CN108630601B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
JP2018160623A (ja) 半導体装置の製造方法
KR100858983B1 (ko) 반도체 장치 및 반도체 기판 다이싱 방법
JP5899513B2 (ja) 基板製造方法、および改質層形成装置
KR102433150B1 (ko) 유리 인터포저의 제조 방법
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
US9018080B2 (en) Wafer processing method
KR102379114B1 (ko) 디바이스 칩의 제조 방법
JP2006086509A (ja) 半導体基板の分断方法
CN110890324B (zh) 半导体装置的制造方法
JP2007165835A (ja) レーザダイシング方法および半導体ウェハ
US10741650B2 (en) Semiconductor device and method of manufacturing the same
JP2015207724A (ja) ウェーハの加工方法
JP6288260B2 (ja) 脆性基板の分断方法
JP6521695B2 (ja) ウエーハの加工方法
Suzuki et al. Improving Throughput of Zero-Kerf Singulation for Ultra-Thin Wafers using Stealth Dicing
JP2007160400A (ja) レーザダイシング方法
JP2011146552A (ja) 半導体装置の製造方法及び半導体装置
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
US20210339338A1 (en) Laser cutting method for a wafer
JP2015107491A (ja) レーザー加工方法
JP7326053B2 (ja) 被加工物の加工方法
JP6435545B2 (ja) 個片体製造方法
JP6435140B2 (ja) ウエーハの分割方法
JP2019197806A (ja) 被加工物の加工方法
JP2019197807A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905