JP2012195388A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2012195388A
JP2012195388A JP2011057233A JP2011057233A JP2012195388A JP 2012195388 A JP2012195388 A JP 2012195388A JP 2011057233 A JP2011057233 A JP 2011057233A JP 2011057233 A JP2011057233 A JP 2011057233A JP 2012195388 A JP2012195388 A JP 2012195388A
Authority
JP
Japan
Prior art keywords
resin
semiconductor
semiconductor wafer
cutting
cutting groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011057233A
Other languages
English (en)
Inventor
Akira Tomono
章 友野
Tetsuya Kurosawa
哲也 黒澤
Tsutomu Fujita
努 藤田
Miyoshi Kiritani
美佳 桐谷
Shinya Taku
真也 田久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011057233A priority Critical patent/JP2012195388A/ja
Priority to US13/372,962 priority patent/US20120235282A1/en
Publication of JP2012195388A publication Critical patent/JP2012195388A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体ウエハに形成された接着剤層を、半導体素子の配線部分の一部切断や、切断屑による汚れ、チップ割れを生じさせるような負荷等をかけることなく切断する。
【解決手段】実施形態によれば、半導体ウエハ１０の素子形成面に、この素子形成面を複数の領域に区画する切断溝３１を形成する工程と、切断溝３１内に樹脂３２を配置する工程と、半導体ウエハ１０の素子形成面に保護テープ３３を貼り付ける工程と、半導体ウエハ１０の裏面を切断溝３１に達するまで研削して半導体ウエハ１０を薄化する工程と、半導体ウエハ１０の裏面に接着剤層３５を形成する工程と、保護テープ３３を剥離する工程と、切断溝３１に沿って接着剤層３５を樹脂３２とともに切断して、半導体ウエハ１０を複数の半導体チップ１に分割する工程と、を順に具備する。樹脂３２は切断溝３１内に部分的に、かつ隣接する領域相互の動きが規制されるように配置する。
【選択図】図１０

Description

本発明の実施形態は、半導体装置の製造方法及び半導体装置に関する。
近年、半導体素子を形成した半導体ウエハから個々の半導体チップを得るために、先ダイシングプロセスと称する技術が使用されている。
この先ダイシングプロセスでは、まず、半導体ウエハの表面（素子形成面）に切断溝を形成する（ハーフカットダイシング）。次に、切断溝を形成した半導体ウエハの表面に保護テープを貼り付けた後、半導体ウエハの裏面を切断溝部分まで研削する。これにより、半導体ウエハの厚みが薄くなるとともに、半導体ウエハは個々の半導体チップに分割（個片化）される。次に、分割された半導体ウエハの裏面に接着フィルム（ダイアタッチメントフィルム）を貼り付けて接着剤層を形成し、表面（素子形成面）の保護テープを剥離する。次に、半導体ウエハの表面側から、分割溝に沿ってダイヤモンドブレードやレーザ等により接着剤層を切断する。これにより、接着剤層付きの半導体チップが得られる。この接着剤層付きの半導体ウエハは、その後、コレットと称する吸着ツールを用いてピックアップされ、基板や他の半導体チップに積層され接着される。
しかしながら、このような方法では、半導体ウエハの裏面の研削が終了した段階で、半導体ウエハは個々の半導体チップに分割されるため、半導体チップの整列性に乱れが生じ、接着フィルムを切断する際、素子の配線部分の一部が切断されたり、切断屑により表面汚れが生じたり、あるいは、切断時の負荷や熱溶着により、切断後、半導体チップをピックアップする際等にチップ割れが発生するおそれがあった。
特開２００５−５０９１４号公報
本発明の目的は、半導体ウエハを個片化した際の半導体チップの整列性の乱れの発生を防止することができ、これにより、半導体ウエハの裏面に形成された接着剤層を、半導体素子の配線部分の一部切断や、切断屑による汚れ、チップ割れを生じさせるような負荷等をかけることなく容易に切断することができ、ひいては、品質及び製造歩留まりを向上させることのできる半導体装置の製造方法、及び半導体装置を提供することにある。
実施形態の半導体装置の製造方法は、半導体素子が形成された半導体ウエハの素子形成面に、この素子形成面を複数の領域に区画する切断溝を形成する工程（ａ）と、前記切断溝内に樹脂を配置する工程（ｂ）と、前記工程（ｂ）の後に、前記半導体ウエハの素子形成面に保護テープを貼り付ける工程（ｃ）と、前記工程（ｃ）の後に、前記半導体ウエハの裏面を、前記切断溝に達するまで研削して、前記半導体ウエハを薄化する工程（ｄ）と、前記工程（ｄ）の後に、前記半導体ウエハの裏面に接着剤層を形成する工程（ｅ）と、前記工程（ｅ）の後に、前記切断溝に沿って前記接着剤層を前記切断溝に配置した前記樹脂とともに切断して、前記半導体ウエハを半導体素子が形成された複数の半導体チップに分割する工程（ｆ）とを具備する。前記工程（ｂ）において、前記樹脂は前記切断溝内に部分的に配置する。
実施形態の半導体装置は、表面に半導体素子が形成され、裏面に接着剤層が被着された平面形状が矩形の半導体チップを有する。前記半導体チップの角部が選択的に樹脂で被覆されている。
実施形態による半導体装置の製造工程を示す概略斜視図である。 図１に示す工程の後の製造工程を示す概略斜視図である。 図２に示す工程の後の製造工程を示す概略斜視図である。 図３に示す工程の後の製造工程を示す概略斜視図である。 図４に示す工程の後の製造工程を示す概略斜視図である。 図５に示す工程の後の製造工程を示す概略斜視図である。 図６に示す工程の後の半導体装置の製造工程を示す概略斜視図である。 図７に示す工程の後の半導体装置の製造工程を示す概略斜視図である。 図８に示す工程の後の半導体装置の製造工程を示す概略斜視図である。 実施形態による半導体装置の製造工程を示す概略断面図である。 実施形態による樹脂の配置方法を示す平面図である。 樹脂の配置方法の他の例を示す平面図である。 樹脂の配置方法のさらに他の例を示す平面図である。 図４に示す工程後の半導体ウエハの裏面を拡大鏡を用いて撮像した写真の模写図である。 比較のため、樹脂を配置せずに図４に示す工程を行った後の半導体ウエハの裏面を拡大鏡を用いて撮像した写真の模写図である。
以下、図面を参照して、実施形態を説明する。なお、以下の図面の記載において、同一要素または同一機能を有する要素には同一符号を付しており、重複する説明を省略する。
（第１の実施形態）
図１〜図９は、本実施形態の半導体装置の製造方法の工程を順に示す概略斜視図であり、また、図１０は、同工程を順に示す概略断面図である。なお、図１０では、製造のために使用する装置、治具類等は省略し、要部のみを示している。
本実施形態においては、まず、シリコン等からなる半導体ウエハ１０の表面（素子形成面）に半導体素子を形成した後、この半導体素子を形成した半導体ウエハ１０を保持テーブル２１上に固定し、半導体ウエハ１０の素子形成面側からダイシングライン（またはチップ分割ライン）に沿って格子状に、ダイヤモンドブレード２２を用いて裏面に達しない深さの切断溝３１を形成する（図１、図１０（ａ））。すなわち、ハーフカットダイシングを行う。切断溝３１の形成は、ダイヤモンドブレード２２に限らず、ダイヤモンドスクライバー、レーザ等を用いて行なうことができる。また、反応性ガスエッチングや反応性イオンエッチング（ＲＩＥ）等の手段を用いることも可能である。切断溝３１の形成によって、半導体ウエハ１０の表面は、半導体チップとなる、表面に半導体素子が形成された矩形領域１２ａを含む複数の領域１２に区画される。図１０（ａ）において、符号１ａは、半導体ウエハ１０の素子形成面より突出した電極を示している。
次に、上記切断溝３１内に液状樹脂３２ａを注入し硬化させる。液状樹脂３２ａは切断溝３１内に部分的であって、かつ隣接する領域１２相互の動きが硬化後の樹脂３２によって規制されるように、つまり、ここでの個々の領域１２の整列性がこの後の工程で損なわれないように注入し硬化させる。本実施形態では、図１１（ａ）に示すように、２本の切断溝３１が交わる位置の略中央に液状樹脂３２ａを注入している。注入された液状樹脂３２ａは、図１１（ｂ）に示すように、切断構３１内を、４つの領域１２の対向する角部１３を覆うように拡がって硬化する。このように樹脂３２を配置することにより、隣接する領域１２相互の動きが規制され、後工程における個々の領域１２の整列性を保持することができる。また、樹脂３２の配置が部分的であるため、硬化による収縮歪を小さくすることができ、これにより、切断構３１内全体に樹脂を配置した場合のような、半導体ウエハ１０の反りの発生、及びそれに伴う半導体チップの割れ等を防止することができる。すなわち、切断構３１内全体に樹脂を配置した場合には、樹脂硬化による収縮歪が大きいため、半導体ウエハ１０に反りが発生し、それに伴い半導体チップ１に大きな引張ストレスがかかり、チップ割れ等が発生するおそれがあるが、樹脂３２の配置が部分的である場合には、樹脂の硬化による収縮歪が小さいため、半導体ウエハ１０の反りの発生が抑制され、その結果、反りに起因する半導体チップへの引張ストレスも抑制され、チップ割れ等が防止される。図２において、符号２３は、切断溝３１内に液状樹脂３２ａを注入するための注入ノズルを示しており、この注入ノズル２３は樹脂供給装置（図示なし）に接続されている。
上記のように切断溝３１の所要位置に適正に樹脂３２を配置し、また隣接する領域１２相互の動きを規制して、個々の領域１２の整列性を十分に保つ観点からは、使用する液状樹脂３２ａは、粘度（２３℃）が９Ｐａ・ｓ以上で、硬化後の樹脂の弾性率（２３℃）が０．２〜５０００ＭＰａであるものが好ましい。すなわち、粘度（２３℃）及び硬化後の樹脂の弾性率（２３℃）のいずれか一方でも前記範囲を外れると、個々の領域１２の整列性を十分に保つことができないおそれがある。液状樹脂の粘度（２３℃）は、４〜２１Ｐａ・ｓであることがより好ましく、１５〜１６Ｐａ・ｓであることがより一層好ましい。また、硬化後の樹脂の弾性率（２３℃）は、１０〜５０００ＭＰａであることがより好ましい。なお、硬化後の樹脂の弾性率は、ＪＩＳ Ｋ ６８６８−１（接着剤−構造接着のせん断挙動の測定−第１部：突合せ接合中空円筒ねじり試験方法）に準拠して測定される値である。液状樹脂の種類は特に限定されるものではなく、例えば、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、フェノール系樹脂等の熱硬化型樹脂の他、アクリル系等の光硬化型樹脂を用いることができる。一般には、機械的強度、絶縁性、耐薬品性、耐水・耐湿性等の観点から、エポキシ系樹脂が使用される。
次に、切断溝３１を形成し、その内部に樹脂３２を配置した半導体ウエハ１０の素子形成面に、保護テープ３３を貼り付け、表面保護層を形成する（図３、図１０（ｃ））。保護テープ３３には、例えば、ポリ塩化ビニル樹脂（ＰＶＣ）、ポリエチレンテレフタレート樹脂（ＰＥＴ）、ポリオレフィン樹脂（ＰＯ）等の熱可塑性樹脂からなるテープ基材上に粘着剤層を設けた粘着テープ等が使用される。保護テープ３３に代えてガラス等からなる基材上に粘着剤層を設けたものを使用することも可能である。粘着剤は光硬化型粘着剤であってもよい。保護テープ３３は、後の工程で剥離するため、粘着剤が光硬化型粘着剤である粘着性テープを使用した場合には、剥離前に光照射することにより剥離を容易にすることができる。図３において、符号２４は、保護テープ３３を半導体ウエハ１０の素子形成面に密着させるための押さえ部材を示している。
次に、砥石２５により半導体ウエハ１０の裏面を、切断溝３１に達するまで研削し、半導体ウエハ１０を薄化する（図４、図１０（ｄ））。この薄化工程では、砥石２５による研削後、さらに、エッチング装置２６によりエッチング処理を行ってもよい（図５）。エッチングは、ドライエッチング、プラズマエッチング、及びウエットエッチングのいずれであってもよい。また、エッチング処理に代えて、ＣＭＰ（化学機械研磨）による平坦化処理を行ってもよい。研削後にエッチング、または平坦化処理を行うことにより、裏面チッピングを低減することができる。
裏面研削後、あるいは裏面研削及びエッチング処理（または平坦化処理）後、半導体ウエハ１０の裏面に、フィルム基材３４上に接着剤層３５が設けられた接着フィルム３６を、接着剤層３５側を半導体ウエハ１０側に向けて貼り付ける（図６、図１０（ｅ））。
次に、接着フィルム３６を貼り付けた半導体ウエハ１０を、ウエハリング３７に貼り付けたフィルム３８上に、接着フィルム３６側を下に、保護テープ３３側を上にして保持させるとともに、保護テープ３３を剥離する（図７、図１０（ｆ））。フィルム３８は、粘着性を有するものであっても、非粘着性のものであってもよい。また、フィルム３８を使用せず、保持テーブル等に直接保持させるようにしてもよい。
なお、本実施形態では、接着剤層の形成に、フィルム基材３４上に接着剤層３５が設けられた接着フィルム３６を使用しているが、接着剤層３５のみからなる接着フィルムを用いることも可能である。
次に、保護フィルム３３を剥離した半導体ウエハ１０の素子形成面側から、ダイシングライン（またはチップ分割ライン）に沿って、切断溝３１の形成に用いたものと同幅か、もしくはやや狭い幅のダイヤモンドブレード２２を用いて、接着剤層３５を切断する（図８、図１０（ｇ））。先の工程（図１、図１０（ａ））で、半導体ウエハ１０には、ダイシングライン（またはチップ分割ライン）に沿って切断溝３１が設けられ、この切断溝３１には、部分的に、かつ隣接する領域１２相互の動きが規制されるように樹脂３２が配置されているため、ダイシングライン（またはチップ分割ライン）に沿って切断することにより、切断溝３１内の樹脂３２と、切断溝３１下の接着剤層３５が、ダイヤモンドブレード２２により選択的に切断される。そして、これにより、半導体ウエハ１０は半導体チップ１を含む複数の個片に分割される。切断は、ダイヤモンドブレード２２に限らず、ダイヤモンドスクライバー、レーザ等を用いて行なってもよい。
なお、切断溝３１の形成に用いたものより切断幅の狭いダイヤモンドブレード２２を用いる、あるいは他の切断手段で切断溝３１より狭い幅で切断した場合には、樹脂３２の一部が各半導体チップ１の表面（本実施形態では、角部表面）に残った状態で切断される。このように樹脂３２の一部を半導体チップ１の表面に残すことで、後工程で半導体チップを樹脂モールドする際、半導体チップとモールド樹脂との接着性を高めることができる。
このようにして形成された、裏面に接着剤層３５を備えた半導体チップ１は、吸着コレット２７を備えたピックアップ機構によりピックアップされて、基板、あるいは他の半導体チップへの実装工程等の、半導体装置の所定の製造工程に搬送される（図９）。
本実施形態によれば、切断溝３１形成後、切断溝３１内に液状樹脂３２ａを、部分的であって、かつ隣接する領域１２相互の動きが硬化後の樹脂３２によって規制されるように注入し硬化させているので、初期における個々の領域１２の整列性が、半導体ウエハ１０の裏面に貼り付けた接着剤層３５を切断するまで保持される。したがって、半導体ウエハ１０の裏面に貼り付けた接着剤層３５を、半導体素子の配線部分の一部切断や、切断屑による汚れ、チップ割れを生じさせるような負荷等をかけることなく容易に切断することができる。また、その結果、製造される半導体装置の品質を高め、かつ製造歩留まりを向上させることができる。
なお、図１４は、半導体ウエハの表面を区画して形成された領域１２の整列性の変化を調べるため、本実施形態による薄化工程後の裏面を拡大鏡を用いて撮像した写真から、周辺部の３か所（Ａ、Ｂ及びＣ）を選択して模写したものであり、また、図１５は、比較のため、樹脂を配置せずに薄化工程を行った後の半導体ウエハの裏面を撮像した写真から、図１４に示したものと同じ周辺部の３か所（Ａ、Ｂ及びＣ）を選択して模写したものである。これらの図面から明らかなように、切断溝３１内に樹脂を配置した本実施形態によるものでは、領域１２の整列性の乱れがほとんど起きていないのに対し、切断溝３１内に樹脂を配置せずに薄化工程を行ったものでは、切断溝３１の幅や位置が変化しており、領域１２の整列性に乱れが生じていることがわかる。
また、本実施形態によれば、樹脂３２の配置が部分的であるため、硬化による収縮歪を小さくすることができ、これにより、切断構３１内全体に樹脂を配置した場合のような、半導体ウエハ１０の反りの発生、及びそれに伴う半導体チップ１の割れ等を防止することができる。
（その他の実施形態）
上記第１の実施形態では、液状樹脂を２本の切断溝が交わる位置の全てに注入することにより、隣接する領域相互の動きを規制する構成としているが、例えば、図１２（ａ）に示すように、液状樹脂３２ａは、２本の切断溝３１が交わる位置に一つおきに注入し硬化させる、つまり、液状樹脂３２ａの配置と非配置を交互に繰り返すようにしてもよい。図１２（ｂ）は、この場合の樹脂硬化後の状態を概略的に示した図であり、樹脂３２は、各矩形領域１２ａの対向する２つの角部に配置されることになる。このような配置方法によっても、上記第１の実施形態の場合と同様、隣接する領域１２相互の動きを規制することができる。また、樹脂３２の配置が部分的であるため、硬化による収縮歪を小さくすることができ、これにより、切断構３１内全体に樹脂を配置した場合のような、半導体ウエハの反りの発生、及びそれに伴う半導体チップの割れ等を防止することができる。加えて、この方法では、第1の実施形態に比べ、注入する樹脂量、樹脂回数が少なくてすみ、経済的、かつ時間的節約が可能で、生産効率を高めることができる。
また、例えば、図１３（ａ）に示すように、隣接する領域１２の間、各領域１２の辺を形成する部分に、液状樹脂３２ａを注入し硬化させるようにしてもよい。図１３（ｂ）は、この場合の樹脂硬化後の状態を概略的に示した図である。このような配置方法によっても、上記第１の実施形態の場合と同様、隣接する領域１２相互の動きを規制することができる。また、樹脂３２の配置が部分的であるため、硬化による収縮歪を小さくすることができ、これにより、切断構３１内全体に樹脂を配置した場合のような、半導体ウエハの反りの発生、及びそれに伴う半導体チップの割れ等を防止することができる。
なお、樹脂の配置は、切断溝によって区画された領域のうち、半導体チップとなる領域、すなわち表面に半導体素子が形成された矩形領域相互の整列性が少なくとも保たれるようにすればよい。したがって、例えば、図１１〜１３で示した方法であっても、矩形領域１２ａ相互の整列性に影響しない周辺部においては、必ずしも樹脂を配置する必要はない。
以上説明した少なくとも一つの実施形態によれば、切断溝形成後、切断溝内に樹脂を配置して、隣接する領域相互の動きが規制されるようにしているので、初期における個々の領域の整列性が、半導体ウエハの裏面に形成した接着剤層を切断するまで保持される。したがって、そのような半導体ウエハの裏面に形成された接着剤層を、半導体素子の配線部分の一部切断や、切断屑による汚れ、チップ割れを生じさせるような負荷等をかけることなく容易に切断することができ、これにより、品質の良好な半導体装置を歩留まり良く製造することができる。また、切断溝内に樹脂を部分的に配置するので、硬化による収縮歪を小さくすることができ、これにより、半導体ウエハの反りの発生、及びそれに伴う半導体チップの割れ等を防止することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体チップ、１０…半導体ウエハ、１２…領域、１２ａ…矩形領域、２１…保持テーブル、２２…ダイヤモンドブレード、２３…注入ノズル、２５…砥石、３１…切断溝、３２…樹脂、３２ａ…液状樹脂、３３…保護テープ、３５…接着剤層、３６…接着フィルム、３７…ウエハリング、３８…フィルム（粘着性フィルム、もしくは非粘着性フィルム）。

Claims (5)

  1. 半導体素子が形成された半導体ウエハの素子形成面に、この素子形成面を複数の領域に区画する切断溝を形成する工程（ａ）と、
    前記切断溝内に樹脂を部分的に配置する工程（ｂ）と、
    前記工程（ｂ）の後に、前記半導体ウエハの素子形成面に保護テープを貼り付ける工程（ｃ）と、
    前記工程（ｃ）の後に、前記半導体ウエハの裏面を、前記切断溝に達するまで研削して、前記半導体ウエハを薄化する工程（ｄ）と、
    前記工程（ｄ）の後に、前記半導体ウエハの裏面に接着剤層を形成する工程（ｅ）と、
    前記工程（ｅ）の後に、前記切断溝に沿って前記接着剤層を前記切断溝に配置した前記樹脂とともに切断して、前記半導体ウエハを半導体素子が形成された複数の半導体チップに分割する工程（ｆ）と
    を具備したことを特徴とする半導体装置の製造方法。
  2. 前記工程（ａ）において、前記複数の領域は、表面に半導体素子が形成された複数の矩形領域を含み、前記工程（ｂ）において、前記各矩形領域の対向する２つの角部に少なくとも前記樹脂が配置されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記工程（ｆ）において、前記切断溝に部分的に配置された前記樹脂が、それぞれの配置位置において、その一部が前記切断溝の両側面に残るように切断することを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記工程（ｂ）において、樹脂の配置は、粘度（２３℃）が９Ｐａ・ｓ以上で、かつ硬化後の樹脂の弾性率（２３℃）が０．２〜５０００ＭＰａの液状樹脂を前記切断構内に注入し硬化させることにより行われる請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
  5. 表面に半導体素子が形成され、裏面に接着剤層が被着された平面形状が矩形の半導体チップを有する半導体装置であって、
    前記半導体チップの角部が選択的に樹脂で被覆されていることを特徴とする半導体装置。
JP2011057233A 2011-03-15 2011-03-15 半導体装置の製造方法及び半導体装置 Withdrawn JP2012195388A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011057233A JP2012195388A (ja) 2011-03-15 2011-03-15 半導体装置の製造方法及び半導体装置
US13/372,962 US20120235282A1 (en) 2011-03-15 2012-02-14 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011057233A JP2012195388A (ja) 2011-03-15 2011-03-15 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2012195388A true JP2012195388A (ja) 2012-10-11

Family

ID=46827815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011057233A Withdrawn JP2012195388A (ja) 2011-03-15 2011-03-15 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US20120235282A1 (ja)
JP (1) JP2012195388A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076615A (ja) * 2013-10-07 2015-04-20 精材科技股▲ふん▼有限公司 チップパッケージおよびそれを形成する方法
JPWO2015046333A1 (ja) * 2013-09-27 2017-03-09 株式会社ダイセル 半導体積層用接着剤組成物
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
JP6148160B2 (ja) * 2013-11-21 2017-06-14 株式会社ディスコ ウエーハの加工方法
JP6242668B2 (ja) * 2013-11-25 2017-12-06 株式会社ディスコ ウエーハの加工方法
DE102015100827A1 (de) 2015-01-21 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
AU4974500A (en) * 1999-04-22 2000-11-10 International Rectifier Corporation Chip scale package
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
SG116533A1 (en) * 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.
US7074695B2 (en) * 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
US7935424B2 (en) * 2006-04-06 2011-05-03 Lintec Corporation Adhesive sheet
KR101162819B1 (ko) * 2007-04-05 2012-07-05 히다치 가세고교 가부시끼가이샤 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트
KR100887479B1 (ko) * 2007-10-09 2009-03-10 주식회사 네패스 내균열성 반도체 패키지 및 그 제조 방법
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP2010027857A (ja) * 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
KR20100071485A (ko) * 2008-12-19 2010-06-29 삼성전기주식회사 웨이퍼 레벨 패키지의 제조방법
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
TW201104736A (en) * 2009-04-24 2011-02-01 Henkel Corp Dicing before grinding process for preparation of semiconductor
WO2011156228A2 (en) * 2010-06-08 2011-12-15 Henkel Corporation Coating adhesives onto dicing before grinding and micro-fabricated wafers
JP5667942B2 (ja) * 2011-01-21 2015-02-12 株式会社東芝 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015046333A1 (ja) * 2013-09-27 2017-03-09 株式会社ダイセル 半導体積層用接着剤組成物
US10047257B2 (en) 2013-09-27 2018-08-14 Daicel Corporation Adhesive agent composition for multilayer semiconductor
JP2015076615A (ja) * 2013-10-07 2015-04-20 精材科技股▲ふん▼有限公司 チップパッケージおよびそれを形成する方法
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US20120235282A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
JP2012195388A (ja) 半導体装置の製造方法及び半導体装置
CN105931956B (zh) 晶片分割方法
JP6657515B2 (ja) ウェーハを処理する方法および該方法で使用するための保護シート
JP6962523B2 (ja) ウェハの処理方法
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
KR102482627B1 (ko) 웨이퍼를 처리하는 방법
JP6308632B2 (ja) ウェハを分割する方法
US11011406B2 (en) Method of processing a substrate
US8828803B2 (en) Resin sealing method for semiconductor chips
JP5921473B2 (ja) 半導体装置の製造方法
JP7084702B2 (ja) 指紋センサに適したカバー部材を製造する方法
KR102588785B1 (ko) 반도체 소자의 제조 방법
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP2008016606A (ja) 半導体装置及びその製造方法
JP2015065209A (ja) ウェーハの分割方法
US20110175204A1 (en) Semiconductor device and method of manufacturing the same
JP7422526B2 (ja) シリコーン層を含む積層体の切断方法
JP7237464B2 (ja) 半導体装置の製造方法
JP2008277610A (ja) ウエハのダイシング方法
CN112838056A (zh) 一种用于制造半导体芯片的方法
JP2014045054A (ja) 半導体装置の製造方法
JP2014063919A (ja) ウエーハの加工方法
JP2008120014A (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603