JP6308632B2 - ウェハを分割する方法 - Google Patents

ウェハを分割する方法 Download PDF

Info

Publication number
JP6308632B2
JP6308632B2 JP2016030094A JP2016030094A JP6308632B2 JP 6308632 B2 JP6308632 B2 JP 6308632B2 JP 2016030094 A JP2016030094 A JP 2016030094A JP 2016030094 A JP2016030094 A JP 2016030094A JP 6308632 B2 JP6308632 B2 JP 6308632B2
Authority
JP
Japan
Prior art keywords
wafer
adhesive
adhesive tape
cut
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016030094A
Other languages
English (en)
Other versions
JP2016174146A (ja
Inventor
ハインツ プリーヴァッサー カール
ハインツ プリーヴァッサー カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of JP2016174146A publication Critical patent/JP2016174146A/ja
Application granted granted Critical
Publication of JP6308632B2 publication Critical patent/JP6308632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域を一面に有する（半導体ウェハのような）ウェハをダイに分割する方法に関する。
技術的背景
半導体デバイス製造処理では、複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域と、そのデバイス領域の周りにデバイスが形成されない周辺限界領域とを一面に有するウェハが個々のダイに分割される。この製造処理は、一般的に、個々のダイを得る為に分割ラインに沿ってウェハを切断する切断ステップを有する。この製造処理中、ウェハに形成されたデバイスを保護し、個々のダイを適切に位置決めするため、上部にデバイスが形成されたウェハの面に接着テープが付けられる。
既知の半導体デバイス製造処理において、前に参照された切断ステップは、デバイスが形成されるウェハの表面から行われる。この切断処理において、低ｋ層（例えば、低い誘電率を備えた層）のような表面層は、ウェハ表面に形成されるが、レーザ溝削りによって、分割ラインに沿って最初に除去される。後に、ウェハは、ウェハの表面からブレードダイシングによって、結果として生じるレーザ溝に沿って完全に切断される。
このレーザ溝削り処理によって形成される溝は、後のブレードダイシングステップにおいて、残りの表面層を損傷することなく切断ブレードが安全に通過することを可能にするため、十分な広さを有する必要がある。このため、レーザ溝幅は、ブレードダイシング処理における切断幅より著しく大きくなるように選択される。比較的に広いレーザ溝幅の要求は、隣接するデバイス間の広い間隔に結びつくので、ウェハ上に配置可能なデバイス数（すなわち、実装密度）を制限する。さらに、複数のレーザの通過は、そのような広いレーザ溝を提供する為に必要なので、レーザ溝削り処理に時間を浪費し、非効率的になる。
そのため、時間当たりの処理済みデバイスの生産量が減少され、生産性が低下する。
さらに、レーザ溝削り処理で生じる熱のため、ウェハの表面に形成される低ｋ層のような表面層の残りは、少なくとも一部に層割れが生じ、デバイスおよび／またはウェハ基板に対する損傷を引き起こす場合がある。そのような損傷は、デバイスの機能性に影響を与えるばかりか、結果として生じるデバイスチップのダイ強度も減少させる。
このため、時間的かつ費用効果が優れているウェハ分割方法であって、ウェハに対する損傷リスクを最小限にするウェハ分割方法が必要である。
したがって、本発明は、時間的かつ費用効果が優れているウェハをダイに分割する方法であって、ウェハが損傷を受けるリスクを最小限にする方法を提供することを目的とする。この目的は、請求項１の技術的特徴を備えたウェハ分割方法によって達成される。本発明の好ましい実施形態は、従属型式請求項に従う。
本発明は、複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域を一面に有するウェハをダイに分割する方法を提供する。当該方法は、ウェハ上のデバイスを保護する為に、当該デバイスの少なくとも一部、任意で全部を接着する接着テープをウェハの一面に付けるステップと、付ける手段によってデバイスと接触する面の反対側にある接着テープの面に、接着テープを支持する為にキャリアを付けるステップとを有する。付ける手段は、キャリアと接触する接着テープの全体の表面領域にわたって設けられる。当該方法は、分割ラインに沿ってウェハを切断するステップを更に有し、一面の反対側にあるウェハの面は機械的に部分的に切断され、ウェハの残部は、その厚さ方向で、部分的切断が形成された領域（または複数の領域）において、一面の反対側にあるウェハの面から、機械的に切断および／またはレーザで切断および／またはプラズマで切断される。
一面の反対側にあるウェハの面を部分的に機械的に切断するステップにおいて、一面の反対側にあるウェハの面は、ウェハの厚さ方向で、すなわち、ウェハの厚さの一部に沿って、機械的に部分的に切断される。
本発明のウェハ分割方法によると、ウェハは、一面の反対側にあるウェハの面、すなわち、デバイスが形成されないウェハの裏面から、分割ラインに沿って切断される。特に、ウェハの裏面は、機械的に部分的に切断され、ウェハの残部は、裏面から、機械的に切断および／またはプラズマによって切断される。
このため、機械的切断処理において、切断幅より大きな溝幅での、ウェハの表面におけるレーザ溝削りは不要である。したがって、デバイス領域において隣接したデバイス間の間隔が減少可能なので、ウェハ上に配置可能なデバイスの数を増加することができ、実装密度は改善される。
そのため、時間当たりの処理済みデバイスの生産量を増やすことができ、生産性を強化できるので、時間的、費用効果が優れているウェハ分割方法が達成される。
また、ウェハは、その裏面から分割ラインに沿って切断されることから、ウェハの表面には、上部に形成される表面層（例えば、低ｋ層）の層割れのような損傷が生じない。このため、デバイスおよび／またはウェハ基板に対する損傷は、確実に防止され、高いダイ強度を備えた頑丈なデバイスチップを得ることができる。
さらに、ウェハの残部がレーザによって切断される場合、ウェハ表面において、大きな溝幅でのレーザ溝削りが不要になることから、切断処理ではレーザが通る本数を著しく減少できる。そのため、ウェハ分割方法の効率は更に改善される。
ウェハの残部は、単一の機械的切断ステップにおける切断（例えば、ブレードダイシング、鋸引き）で切断されてもよく、或いは、単一のレーザ切断ステップ、（例えば、プラズマ源を使用することによる）単一のプラズマ切断ステップで切断されてもよい。ウェハの残部は、一連の機械的切断および／またはレーザ切断および／またはプラズマ切断ステップによって切断されてもよい。例えば、機械的切断ステップに、レーザ切断ステップまたはプラズマ切断ステップが続いてもよい。
一面の反対側にあるウェハの面を機械的に部分的に切断するステップにおいて、ウェハは、５０％以上、好ましくは７０％以上、より好ましくは８０％以上、更により好ましくは、９０％以上の厚さに沿って切断されてもよい。
一面の反対側にあるウェハの面は、機械的に部分的に第１切断幅で切断され、ウェハの残部は、その厚さ方向で、部分的切断が形成された領域または複数の領域で、第２切断幅で、一面の反対側にあるウェハの面から、機械的に切断および／またはレーザで切断および／またはプラズマで切断されてもよいが、第２切断幅は第１切断幅より小さいか等しくなっている。
本発明の方法の特に好ましい実施形態において、第２切断幅は第１切断幅より小さくなっている。
前述されたように、ウェハは、デバイスが形成されないウェハの裏面から分割ラインに沿って切断される。そのため、機械的に部分的にウェハ裏面を切断するステップにおいて、第１切断幅は、ウェハの反対面（すなわち、その表面）に形成されるデバイスに必要な間隔に影響を与えない。
さらに、この好ましい実施形態に従う方法において、ウェハの残部は、その厚さ方向において、第１切断幅より小さい第２切断幅で切断される。このため、ウェハの一面（すなわち、表面）のデバイス領域は、減少された切断幅でウェハ裏面から切断される。本発明の、この好ましい実施形態の方法は、デバイス領域における隣りのデバイスの間の間隔を更に減少させることができるので、デバイスの実装密度の追加の増加に結びつく。
このように、時間当たりの処理済みデバイスの生産量および生産性を更に高めることができる。
また、ウェハの残部がレーザによって切断される場合、レーザ通過の数は、減少された第２切断幅のため、更に減少可能なので、ウェハ分割方法の効率を更に改善する。特に、この場合、単一のレーザ通過が切断処理にとって十分である。
ウェハは、例えば、半導体ウェハ、ガラスウェハ、サファイヤウェハ、アルミナ（Ａｌ2Ｏ3）のようなセラミックウェハ、石英ウェハ、ジルコニアウェハ、ＰＺＴ（ジルコン酸チタン酸鉛）ウェハ、ポリカーボネートウェハ、金属（例えば、銅、鉄、鋼、アルミニウムなど）または金属で被覆された材料のウェハ、フェライトウェハ、光学的結晶ウェハ、樹脂（例えば、エポキシ樹脂）、被覆または成形されたウェハなどでもよい。
特に、ウェハは、例えば、Ｓｉウェハ、ＧａＡｓウェハ、ＧａＮウェハ、ＧａＰウェハ、ＩｎＡｓウェハ、ＩｎＰウェハ、ＳｉＣウェハ、ＳｉＮウェハ、ＬＴ（タンタル酸リチウム）ウェハ、ＬＮ（ニオブ酸リチウム）ウェハなどでもよい。
ウェハは、単一材料で形成されてもよく、或いは、異なる材料の組合せ（例えば、２種以上の上記識別された材料）で形成されてもよい。例えば、ウェハは、Ｓｉで形成されたウェハ要素がガラスで形成されたウェハ要素に結合されるＳｉ・ガラス結合ウェハでもよい。
ウェハは、デバイス領域の周りに、デバイスが形成されない周辺限界領域を一面に有してもよい。
本発明の方法は、ウェハの厚さを調整する為に一面の反対側にあるウェハの面を研削するステップを更に有してもよい。
ウェハの研削ステップは、ウェハの切断ステップの前に行われてもよい。この場合、切断処理が行われるとき、ウェハは減少された厚さを有し、切断ステップの持続を短縮させるので、更に生産性を高める。
ウェハの切断は、ウェハの研削ステップの前に行われてもよい。この方法は、ウェハがまだ大きな厚さを有するときの時間で、切断処理を行わせることを可能にする。したがって、ウェハの反りおよび／または切断部の破壊は、特に確実に防止可能であり、処理品質の更なる上昇に結びつく。
接着テープは、柔軟あるいはしなやかな材料で形成されてもよい。この場合、テープは、確実な方法で、デバイス領域に形成されたデバイスに適合し、研削ステップにおけるウェハの特に薄い研削を可能にするように変形可能である。
接着テープは、耐熱性および／またはプラズマ耐性および／または耐湿性であってもよい。このように、以下の処理ステップにおいてテープが損傷（熱硬化、プラズマエッチングなど）を受けないので、デバイス領域におけるデバイスに特に有効な保護を与えることが保証できる。
デバイスと接触する面にある接着テープの接着材は、外部刺激（熱、ＵＶ線、電界および／または化学剤）によって硬化可能でもよい。このように、接着テープは、処理の後、ウェハから簡単に取り外すことができる。外部刺激は、デバイスと接触する面にある接着テープの接着材料に加えられ、接着材の接着力を低下させるので、キャリアの簡単な取り外しを可能にする。
特に、接着材は、硬化温度が８０〜２２０℃、好ましくは、１００〜２００℃、より好ましくは、１２０〜１９０℃、更により好ましくは１５０〜１８０℃の熱硬化性接着材でもよい。また更により好ましくは、硬化温度は、１７０℃である。
接着材は、アクリル樹脂またはエポキシ樹脂でもよい。接着材の為のＵＶ硬化型樹脂の好ましい実施例は、例えば、ウレタンアクリレートオリゴマーである。
さらに、接着材は、例えば、水溶性樹脂でもよい。
接着テープは、両面接着テープ、すなわち、その両面に接着材が加えられた接着テープでもよい。この場合、付ける手段は、デバイスと接触する面の反対側にある接着テープの面、すなわち、キャリアに面する接着テープの面に付けられた接着材でもよい。
同一の接着材が、両面接着テープの２つの面に加えられてもよい。あるいは、異なる接着材が、両面接着テープの２つの面に加えられてもよい。特に、熱硬化性接着材のような外部刺激によって硬化可能な接着材は、デバイスと接触する接着テープの面に加えられてもよいが、非硬化性接着材は、キャリアに面する接着テープの面に加えられてもよい。
例えば、本発明の方法において、日東電工株式会社によって製造されるリバアルファテープを接着テープとして使用してもよい。
付ける手段は、接着材料から形成された接着層でもよい。接着材料は、熱、ＵＶ線、電界および／または化学剤のような外部刺激によって硬化可能である。このように、キャリアは、処理の後、接着テープから簡単に取り外せる。外部刺激は、材料の接着力を低下させるように接着材料に加えてもよいので、キャリアの簡単な取り外しが可能になる。
特に、接着材料は、硬化温度が８０〜２２０℃、好ましくは、１００〜２００℃、より好ましくは、１２０〜１９０℃、更により好ましくは１５０〜１８０℃の熱硬化性接着材でもよい。また、更により好ましくは、硬化温度は、１７０℃である。
接着材料は、アクリル樹脂またはエポキシ樹脂でもよい。接着材料の為のＵＶ硬化型樹脂の好ましい実施例は、例えば、ウレタンアクリレートオリゴマーである。
さらに、接着材料は、例えば、水溶性樹脂でもよい。
付ける手段は、５〜１００μｍの範囲の厚さを有してもよい。
表面層、特に、低ｋ層、すなわち、低い誘電率を備えた層は、ウェハの一面に設けられてもよい。表面層、特に、低ｋ層は、一面の反対側にあるウェハの面から、機械的に切断および／またはレーザによって切断および／またはプラズマによって切断されてもよい。
前述されたように、ウェハは、その裏面から分割ラインに沿って切断されることから、上部に形成された表面層の層割れは生じない。このため、デバイスおよび／またはウェハ基板に対する損傷は確実に防止可能であり、高いダイ強度を備えた頑丈なデバイスチップを得ることができる。
本発明のウェハ分割方法は、表面に低ｋ層が設けられたウェハに対し、特に有利に使用可能である。低ｋ層は、一般的に非常に砕けやすく、簡単に損傷を受け、さらに／または、ウェハの表面からウェハを切断するとき、層割れが生じる。しかしながら、そのようなウェハを本発明の方法を使用して分割するとき、そのような損傷および／または層割れが生じない。
本発明のウェハ分割方法は、ウェハを切断するステップの後、一面の反対側にあるウェハの面にプラズマエッチングを加えるステップを更に有してもよい。このように、切断処理によってウェハに生じる機械的損傷は除去可能なので、その切断中にウェハに発生される機械的応力は軽減され、結果として生じるデバイスチップのダイ強度は高められる。
プラズマエッチングステップの前に、一面の反対側にあるウェハの面に、保護層が加えられてもよい。このように、保護層は、プラズマエッチング中、マスクとして役立ち、プラズマからウェハ裏面を保護し、切断処理で作成されるダイ間の切断部にプラズマを効率良く導くので、ダイの側面を確実にエッチングする。
本発明のウェハ分割方法は、ウェハの切断ステップの後、一面の反対側にあるウェハの面に、接着性ピックアップテープを付けるステップを更に有してもよい。
このステップは、接着性ピックアップテープによってダイが保持されることから、ウェハの一面から接着性テープ、接着テープからキャリアの特に簡単な剥離を可能にする。
接着性ピックアップテープは、径方向に拡張可能または伸ばせるように更に構成されてもよい。当該方法は、ダイ間の距離を増加し、簡単なダイピックアップを可能にする為に、例えば、拡張ドラムを使用することによって、接着性ピックアップテープを径方向に拡張するステップを更に有してもよい。
あるいは、ダイは、例えば、熱のような外部刺激を接着テープに加えるステップ、それによって、デバイスと接触する接着テープの面にある接着材を硬化するステップの後、接着テープから直接ピックアップされてもよい。
本発明のウェハ分割方法は、デバイスと接触する表面の反対側の接着テープの表面を、一面の反対側にあるウェハの表面と平行にするステップを更に有してもよい。このように、処理品質を高めることにもなる、より高い処理精度が達成可能である。
キャリアは、シリコンおよび／またはガラスのような剛性材料で形成されてもよい。キャリアがガラスで形成される場合、付ける手段へのエネルギ入力は、ガラスを通して送ることができる放射線、例えば、ＵＶ線を用いて可能である。キャリアがシリコンまたやＳＵＳで形成される場合、費用効果が優れているキャリアが提供される。また、これらの材料の組合せも可能である。
以下、添付図面を参照して、本発明の非限定的実施例を説明する。
図１は、本発明の実施形態に従うウェハを分割する方法の第１ステップを示す横断面図である。 図２は、本発明の実施形態に従うウェハを分割する方法の第２ステップを示す横断面図である。 図３は、本発明の実施形態に従うウェハを分割する方法の第４ステップを示す横断面図である。 図４は、図３の領域Ａの拡大図である。 図５は、本発明の実施形態に従うウェハを分割する方法の第５ステップを示す横断面図である。 図６は、本発明の実施形態に従うウェハを分割する方法の第６ステップを示す横断面図である。 図７は、本発明の実施形態に従うウェハを分割する方法の第７ステップを示す横断面図である。 図８は、本発明の実施形態に従うウェハを分割する方法の第６ステップ及び第７ステップを更に示す横断面図である。 図９は、本発明の実施形態に従うウェハを分割する方法の第８ステップを示す横断面図である。 図１０は、本発明の実施形態に従うウェハを分割する方法の第９ステップを示す横断面図である。
好ましい実施形態の詳細な説明
以下、添付図面を参照して、本発明の好ましい実施形態を説明する。好ましい実施形態は、ウェハＷをダイに分割する為の方法に関する。
ウェハＷは、例えば、ＭＥＭＳウェハでもよく、ＭＥＭＳウェハは、その表面（以下の説明ではパターン面１と呼ぶ）にデバイスが形成される。しかしながら、ウェハＷは、ＭＥＭＳウェハに限定されるものではなく、そのパターン面１に形成されたＣＭＯＳデバイス、好ましくは、固体撮像装置のようなもの、或いは、パターン面１上の他の型式のデバイスでもよい。
ウェハＷは、半導体（例えば、シリコン）で形成されてもよい。
そのようなシリコンウェハＷは、シリコン基板上のＬＳＩ（大規模集積回路）やＩＣ（集積回路）のようなデバイスを含んでもよい。あるいは、ウェハは、ＬＥＤ（発光ダイオード）のような光学デバイスを、例えば、セラミック、ガラス、サファイヤの無機材料基板上に形成することによって構成された光学デバイスウェハでもよい。ウェハＷは、これに限定されず、他の方法で形成可能である。さらに、前述された例示的なウェハ設計の組合せも可能である。
ウェハＷは、μｍ範囲、好ましくは６２５〜９２５μｍの範囲で研削するステップの前に一定の厚さを有し得る。
ウェハＷは、円形状を呈するのが好ましい。ウェハＷは、そのパターン面１に形成されたストリートと呼ばれる複数の交差分割ライン（図示せず）を備え、それによって、前述されたようなデバイスがそれぞれ形成される複数の矩形領域へとウェハＷを区切る。これらのデバイスは、ウェハＷのデバイス領域２に形成される。円形ウェハＷの場合、このデバイス領域２は、好ましくは円形であり、ウェハＷの外周と同心に配置される。デバイス領域２は、環状の周辺限界領域３によって囲まれ、周辺限界領域３はデバイス領域２を囲む。この周辺限界領域３にデバイスは形成されない。周辺限界領域３は、ウェハＷの外周および／またはデバイス領域２に対して同心で配置されるのが好ましい。周辺限界領域３の径方向拡張部は、ｍｍ範囲でもよく、好ましくは、１−３ｍｍである。
ウェハＷのパターン面１は、分離されたダイにおいて、デバイス領域２のデバイスとの電気的な接触を確立する為に、バンプ（図示せず）又は壊れやすい構造を更に設けることができる。
以下、図１−図１０を参照して、本発明の好ましい実施形態に従うウェハＷを分割する方法を説明する。
図１は、本発明の実施形態に従うウェハを分割する方法の第１ステップの結果を表す。第１ステップにおいて、接着テープ４は、ウェハＷのパターン面１に付けられる。換言すると、パターン面１は、接着テープ４に積層される。接着テープ４は、好ましくは、ウェハＷと同一形状であり、同心で、ウェハＷに付けられる。接着テープ４は、ウェハＷに付けられるとき、パターン面１のデバイス領域２に形成されたデバイスに接着する。接着テープ４は、ウェハＷのデバイス領域２に形成されたデバイスの保護を可能にする。
パターン面１のデバイス領域２で形成されたデバイスと接触する面の上にある、接着テープ４の接着材は、熱、ＵＶ線、電界および／または化学剤のような外部刺激によって硬化可能であってもよい。このように、接着テープ４は、処理の後、ウェハＷから簡単に取り外すことが可能である。
特に、外部刺激によって硬化可能な接着材（例えば、熱硬化性接着材）は、デバイスと接触する接着テープの面に加えられてもよい。例えば、日東電工株式会社によって製造されるリバアルファテープを接着テープとして使用してもよく、熱硬化性接着材がテープに加えられるテープの面は、デバイス領域２のデバイスと接触するように配置される。
さらに、接着テープ４の接着材は、アクリル樹脂またはエポキシ樹脂でもよい。接着材料の為のＵＶ硬化型樹脂の好ましい実施例は、例えば、ウレタンアクリレートオリゴマーである。さらに、接着材は、例えば、水溶性樹脂でもよい。
図２は、本発明の実施形態に従うウェハを分割する方法の第２ステップを示す。留意すべき点は、この第２ステップが、この実施形態に従う方法に対して任意的であるという点である。
この第２ステップにおいて、接着テープ４の表面は、ウェハＷから離れた位置に置かれ、ウェハＷの表面に対して平行にされ、ウェハＷの表面は、接着テープ４から離れた位置に置かれる。デバイスはウェハＷのパターン面１に形成されるという点に起因して、接着テープ４の最上面５は、その下に形成されるデバイスのため、不均一な表面プロファイルを呈する場合がある。この最上面５の最下地点（ウェハＷに最も近い表面地点）と、この最上面５の最高地点（ウェハＷから最も遠い地点）との間の距離は、およそ７０μｍである。この第２ステップにおける平行化（parallelization）を通じて、この距離は、例えば、およそ２μｍまで減少される。
この平行化はチャックテーブル（図示せず）でウェハＷをチャックすること、圧延デバイス１５の機械加工平面がウェハＷの裏面６に対して平行に向けられるように最上面５に沿って圧延デバイス１５を移動させることによって達成されるのが好ましい。積層された接着テープ４を備えたウェハＷの全体の厚さの値は、この第２ステップによって著しく改善可能である。
図３および図４は、この実施形態に従うウェハを分割する方法の第３ステップおよび第４ステップの結果を示すが、図４は、図３における領域Ａの拡大図である。
第３ステップにおいて、硬いキャリア７が設けられる。硬いキャリア７は、好ましくは、接着テープ４の材料より著しく硬く、より剛性である材料から形成される。硬いキャリア７は、例えば、シリコン、ガラス、これらの組合せで形成される。好ましくは、硬いキャリア７は、図４に示されるように、接着テープ４と一致して形成され、同心に配置される。硬いキャリア７は、例えば、５００−１０００μｍの高さを呈してもよい。
硬いキャリア７は、外環状部分ｓを呈し、これは、キャリア７の外周囲９から径方向内側に延びている。環状部分ｓは、硬いキャリア７が接着テープ４に同心で付けられるとき、ウェハＷの周辺限界領域３と一致する。
この実施形態の第４ステップにおいて、硬いキャリア７は、接着テープ４の最上面５に同心で付けられる。硬いキャリア７と接着テープ４は一致して形成されるという点で、これら２つの部分は、連続した周囲面を形成する。硬いキャリア７を接着テープ４に付けることは、付ける手段１０によって達成され、付ける手段１０は、硬いキャリア７に損傷を与えることなく、接着テープ４から硬いキャリア７の後の剥離を可能にする。付ける手段１０は、図３に概略的に示されるように、キャリア７と接触する接着テープ４の全体の表面領域にわたって設けられる。
付ける手段１０は、エネルギ（例えば、ＵＶ線）の適用によって影響される接着特性を呈してもよい。付ける手段１０は、熱硬化性接着材またはＵＶ硬化性接着剤を、好ましくは、両面接着テープ型式で有することができる。
あるいは、付ける手段１０は、非硬化性接着材でもよい。
詳細に前述されたように、日東電工株式会社によって製造されるリバアルファテープを接着テープとして使用してもよい。この場合、付ける手段１０は、リバアルファテープの面に設けられた接着材によって形成されてもよく、リバアルファテープは、熱硬化性接着材が加えられたテープの面の反対側にある。
ウェハＷ、接着テープ４，硬いキャリア７は、この第４ステップの後、一定あるいはほぼ一定の直径を備えたユニットを形成する。このユニット、特に接着テープ４は、剛性の硬いキャリア７によって構造的に支持され、剛性の硬いキャリア７は、付ける手段１０によって、接着テープ４に付けられている。
ＵＶ硬化性接着剤が１０に使用される場合、硬いキャリア７はガラスで形成されるのが好ましい。接着剤がその接着特性を失い損傷を受けることなくキャリア７が簡単に剥がせるように接着剤を硬化させるため、これが、ＵＶ線のキャリア７の貫通を可能にする。
あるいは、ＵＶ硬化性接着剤の代わりに、熱硬化性接着テープ、好ましくは、両面接着テープは、接着テープ４に硬いキャリア７を付ける為に、付ける手段として使用可能である。そのような熱硬化性接着テープは、熱を熱硬化性接着テープに加えることによって、キャリア７に損傷を有することなく、接着テープ４から硬いキャリア７の簡単な剥離を可能にする。この構成は、何も透過性を必要としないので、硬いキャリア７の為の材料としてシリコンやＳＵＳの使用を可能にする。あるいは、水溶性接着剤が、付ける手段１０の為に使用可能である。
付ける手段１０の為に、投与される液体接着剤を使用することも可能である。液体接着剤は、乾燥し、接着テープ４と硬いキャリア７を互いに接続する。
接着テープ４から硬いキャリア７を剥がすため、ナイフや他の機械的切断デバイスを使用でき、損傷を与えることなく接着テープ４から硬いキャリア７を剥がすように、付ける手段１０を切断する。あるいは、付ける手段１０として使用される、液体接着剤のような接着剤は、ＵＶ線や熱のような外部刺激によって硬化可能であってもよい。この場合、硬いキャリア７は、接着剤に外部刺激を加えること、それによって、接着剤を硬化させること、このように、その接着力を低下させること、続いて、接着テープ４から硬いキャリア７を取り外すことによって、接着テープ４から剥がすことができる。さらに、液体接着剤のような接着剤は水溶性接着剤でもよく、水を接着剤に加えることによって接着テープ４から硬いキャリア７を取り外すことを可能にする。
図５は、この実施形態の第５ステップの結果を示す。この第６ステップにおいて、接着テープ４が付けられたウェハＷは、硬いキャリア７が接着テープ４に装着される場合、研削デバイス（図示せず）で裏面６から所望の厚さまで研削される。この実施形態において、研削後の厚さは、ダイの最終的な厚さである。そのような研削デバイスは、一つ以上の、ダイヤモンドホィールのような研削ホィールを含んでもよい。
好ましい実施形態のウェハ分割方法の第６ステップおよび第７ステップにおいて、ウェハＷは、図６〜図８に示されるように、その研削された裏面から分割ラインに沿って切断される。図８は、ウェハＷ、接着テープ４，硬いキャリア７から成るユニットの一部の拡大図を示し、図８の左手側は部分的切断部を概略的に示し、図８の右手側は、ウェハＷの全体の厚さを通して達した切断部２２を概略的に示す。
特に、ウェハＷの研削済み裏面は、ブレード（例えば、ダイシングブレード）または鋸（図示せず）のような機械的切断デバイスを使用して、第６ステップにおいて、第１切断幅ｗ１で、最初に機械的に部分的に切断される（図６および図８の左手側を参照）。図８に概略的に示されるように、ウェハＷは、その８０％の厚さ以上に沿って機械的に切断される。機械的切断は、ウェハＷに配置された分割ラインに沿って行われる。
後に、ウェハＷの残部２１は、部分的切断が形成された領域で、その厚さ方向において第２切断幅ｗ２で（図７および図８の右手側を参照）、ウェハＷの裏面から、レーザによって切断されるのが好ましい。ウェハＷの残部２１は、好ましくは、レーザアブレーションによって切断される。しかしながら、代替えで、ウェハＷの残部２１は、例えば、ブレードや鋸のような機械的切断デバイスによって、部分的切断の為に使用された機械的切断デバイスの幅より小さい幅で、機械的に切断されてもよい。さらに、更なる代替えとして、ウェハＷの残部２１は、例えば、プラズマ源を使用することによって、プラズマによって切断されてもよい。その上、これら異なる切断方法の組合せも使用可能である。
図８に示されるように、第２切断幅ｗ２は、第１切断幅ｗ１より小さくなっている。便宜上、２つの切断幅の差異は、図６および図７に示されていない。
ウェハＷの残部２１を切断することによって、ダイ２３は、互いに完全に分離される。
本発明の方法は、ウェハＷが表面層（図示せず）、特に、低ｋ層をそのパターン面１に呈する場合、特に有利である。低ｋ層は、一般的に非常に砕けやすく、簡単に損傷を受け、さらに／または、ウェハの表面からウェハを切断するとき、層割れが生じる。しかしながら、そのようなウェハＷを本発明の方法を使用して分割するとき、ウェハＷは、前述した方式で、その裏面から切断されることから、そのような損傷および／または層割れは生じない。
ダイ２３が互いに完全に分離された後、それらは、図７に示されるように、それぞれ、接着テープ４に接着し、この接着テープ４に硬いキャリア７が付けられる。
実施形態の任意の更なるステップにおいて、ウェハＷの切断後にプラズマエッチングがウェハ裏面に加えられてもよい。このように、切断処理によってウェハＷに生じる機械的損傷が除去可能なので、その切断中にウェハＷに発生する機械的応力を軽減し、結果として生じるデバイスチップのダイ強度を高める。
実施形態の第８ステップにおいて、その結果が図９に示されるが、接着テープ４および硬いキャリア７によってそれぞれ保持される個々のダイ２３は、環状フレーム２５に装着されるピックアップテープ２４に配置される。ダイ２３，接着テープ４，硬いキャリア７のユニットは、図９に示されるように、ダイ２３の研削済みの表面が接着性ピックアップテープ２４に接触するように、接着性ピックアップテープ２４上に配置される。
実施形態の第９ステップにおいて、その結果が図１０に示されるが、キャリア７および接着テープ４がウェハＷから取り外される。特に、前述されてきたように、接着材の接着力を低下させ、接着テープ４およびキャリア７の、ウェハＷからの簡単な取り外しを可能にするように、ウェハＷのパターン面に面する、接着テープ４の面の上にある接着材は、それに対して外部刺激を加えることによって硬化されてもよい。
その後、個々の分離されたダイ２３は、ピックアップデバイス（図示せず）によって、接着性ピックアップテープ２４からピックアップ可能である。ピックアップ処理を容易にするため、径方向にピックアップテープを引き延ばすことによって個々のダイ２３の間の間隔を増やすことができる。
あるいは、ダイ２３は、例えば、熱のような外部刺激を接着テープ４に加え、デバイスと接触する接着テープの面にある接着材を硬化させた後、接着テープ４から直接ピックアップされてもよい。

Claims (11)

  1. 複数の分割ラインによって区切られた複数のデバイスを備えたデバイス領域（２）を一面（１）に有するウェハ（Ｗ）をダイへと分割する方法であって、当該方法は、
    少なくとも一部、任意で全てのデバイスに接着する接着テープ（４）を前記ウェハ（Ｗ）上のデバイスを保護する為に前記ウェハ（Ｗ）の前記一面（１）に付けるステップと、
    付ける手段（１０）によって前記デバイスと接触する面の反対側にある前記接着テープ（４）の面に対して前記接着テープ（４）を支持する為にキャリア（７）を付けるステップと、
    前記分割ラインに沿って前記ウェハ（Ｗ)を切断するステップと、
    を含み、
    前記付ける手段（１０）は、前記キャリア（７）と接触する前記接着テープ（４）の全面領域にわたって設けられ、
    前記一面（１）の反対側にある前記ウェハ（Ｗ）の面（６）は機械的に一部が切断され、
    前記ウェハ（Ｗ)の残部は、部分的切断または複数の部分的切断が形成された領域または複数の領域において、厚さ方向で、前記一面（１）の反対側にある前記ウェハ（Ｗ)の前記面（６）から、機械的に切断および／またはレーザで切断および／またはプラズマで切断され、
    前記接着テープ（４）は、しなやかな材料で形成され、前記デバイス領域（２）に形成される前記デバイスと適合するように変形する、方法。
  2. 前記ウェハの厚さを調整する為に、前記一面（１）の反対側にある前記ウェハ（Ｗ）の前記面（６）を研削するステップを更に有する、請求項１に記載の方法。
  3. 前記ウェハ（Ｗ）を研削するステップは、前記ウェハ（Ｗ）を切断するステップの前に行われる、請求項２に記載の方法。
  4. 前記ウェハ（Ｗ）を切断するステップは、前記ウェハ（Ｗ）を研削するステップの前に行われる、請求項２に記載の方法。
  5. 低ｋ層が前記ウェハ（Ｗ）の前記一面（１）に設けられ、前記低ｋ層は、前記一面（１）の反対側にある前記ウェハ（Ｗ）の前記面（６）から、機械的に切断および／またはレーザで切断および／またはプラズマで切断される、請求項１〜４のいずれか一項に記載の方法。
  6. 前記デバイスと接触する接着テープ（４）の接着材は、熱、ＵＶ線、電界および／または化学剤のような外部刺激によって硬化可能である、請求項１〜５のいずれか一項に記載の方法。
  7. 前記接着材の接着力を低下させるために、前記デバイスと接触する前記接着テープ（４）に前記外部刺激を加えるステップを更に有する、請求項６に記載の方法。
  8. 前記ウェハ（Ｗ）を切断するステップの後で、前記一面（１）の反対側にある前記ウェハ（Ｗ）の前記面（６）に接着性ピックアップテープを付けるステップを更に有する、請求項１〜７のいずれか一項に記載の方法。
  9. 前記一面（１）の反対側にあるウェハ（Ｗ）の表面に、前記デバイスを接触する表面の反対側の前記接着テープ（４）の表面を平行化するステップを更に有する、請求項１〜８のいずれか一項に記載の方法。
  10. 前記付ける手段（１０）は、接着層である、請求項１〜９のいずれか一項に記載の方法。
  11. 前記キャリア（７）は、シリコンおよび／またはガラスおよび／またはＳＵＳのような剛性材料で形成される、請求項１〜１０のいずれか一項に記載の方法。
JP2016030094A 2015-03-16 2016-02-19 ウェハを分割する方法 Active JP6308632B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015204698.2A DE102015204698B4 (de) 2015-03-16 2015-03-16 Verfahren zum Teilen eines Wafers
DE102015204698.2 2015-03-16

Publications (2)

Publication Number Publication Date
JP2016174146A JP2016174146A (ja) 2016-09-29
JP6308632B2 true JP6308632B2 (ja) 2018-04-11

Family

ID=56853255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016030094A Active JP6308632B2 (ja) 2015-03-16 2016-02-19 ウェハを分割する方法

Country Status (3)

Country Link
US (1) US10784164B2 (ja)
JP (1) JP6308632B2 (ja)
DE (1) DE102015204698B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017212858B4 (de) 2017-07-26 2024-08-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
US11701739B2 (en) * 2019-04-12 2023-07-18 Skyworks Solutions, Inc. Method of optimizing laser cutting of wafers for producing integrated circuit dies
WO2020217397A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
WO2020217401A1 (ja) 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
KR102705615B1 (ko) * 2019-06-25 2024-09-12 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 이에 사용되는 레이저 장치
US11189518B2 (en) * 2019-11-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Method of processing a semiconductor wafer
CN114227962B (zh) * 2021-12-22 2023-09-05 颀中科技（苏州）有限公司 晶圆切割方法及晶圆切割装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2003163313A (ja) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2004363165A (ja) * 2003-06-02 2004-12-24 Tokyo Seimitsu Co Ltd ウェーハ処理装置およびウェーハ処理方法
DE20318462U1 (de) * 2003-11-26 2004-03-11 Infineon Technologies Ag Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
US7226812B2 (en) 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP2005302982A (ja) * 2004-04-12 2005-10-27 Nitto Denko Corp 半導体チップの製造方法
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
CN100440444C (zh) * 2004-07-22 2008-12-03 株式会社瑞萨科技 半导体器件的制造方法
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2007243112A (ja) * 2006-03-13 2007-09-20 Disco Abrasive Syst Ltd ウェーハの凹状加工方法及び凹凸吸収パッド
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US8034659B2 (en) 2006-06-23 2011-10-11 Hitachi Chemical Company, Ltd. Production method of semiconductor device and bonding film
US20080003780A1 (en) * 2006-06-30 2008-01-03 Haixiao Sun Detachable stiffener for ultra-thin die
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
KR101176431B1 (ko) * 2007-10-09 2012-08-30 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8598490B2 (en) * 2008-03-31 2013-12-03 Electro Scientific Industries, Inc. Methods and systems for laser processing a workpiece using a plurality of tailored laser pulse shapes
JP4810565B2 (ja) * 2008-11-26 2011-11-09 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5308213B2 (ja) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US7977213B1 (en) * 2010-03-31 2011-07-12 Electro Scientific Industries, Inc. Use of laser energy transparent stop layer to achieve minimal debris generation in laser scribing a multilayer patterned workpiece
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
US9209047B1 (en) * 2013-04-04 2015-12-08 American Semiconductor, Inc. Method of producing encapsulated IC devices on a wafer
JP2015041687A (ja) * 2013-08-21 2015-03-02 株式会社ディスコ ウエーハの加工方法
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP2016174146A (ja) 2016-09-29
DE102015204698B4 (de) 2023-07-20
DE102015204698A1 (de) 2016-09-22
US10784164B2 (en) 2020-09-22
US20160276223A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP6327532B2 (ja) ウェハ分割方法
JP6308632B2 (ja) ウェハを分割する方法
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
CN110047745B (zh) 处理晶圆的方法
KR102311579B1 (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
KR102351842B1 (ko) 웨이퍼 처리 방법
CN109309047B (zh) 处理衬底的方法
US9905453B2 (en) Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method
CN110858564B (zh) 加工基板的方法
KR102392426B1 (ko) 기판 제조 방법 및 기판 제조 시스템
US9704749B2 (en) Method of dividing wafer into dies
KR102535551B1 (ko) 피가공물의 연삭 방법
JP6125170B2 (ja) ウェーハの加工方法
JP6942034B2 (ja) ウェーハの加工方法
JP2008277610A (ja) ウエハのダイシング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180309

R150 Certificate of patent or registration of utility model

Ref document number: 6308632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250