KR101176431B1 - 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법 - Google Patents

접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101176431B1
KR101176431B1 KR1020107008476A KR20107008476A KR101176431B1 KR 101176431 B1 KR101176431 B1 KR 101176431B1 KR 1020107008476 A KR1020107008476 A KR 1020107008476A KR 20107008476 A KR20107008476 A KR 20107008476A KR 101176431 B1 KR101176431 B1 KR 101176431B1
Authority
KR
South Korea
Prior art keywords
adhesive film
semiconductor
semiconductor chip
semiconductor wafer
semiconductors
Prior art date
Application number
KR1020107008476A
Other languages
English (en)
Other versions
KR20100061557A (ko
Inventor
게이이치 하타케야마
유우키 나카무라
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20100061557A publication Critical patent/KR20100061557A/ko
Application granted granted Critical
Publication of KR101176431B1 publication Critical patent/KR101176431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명의 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼의 한쪽 면에, 반도체 웨이퍼를 복수의 반도체칩으로 분획하는 컷팅자국을 반도체 웨이퍼의 두께보다 작은 깊이로 형성하고, 반도체 웨이퍼의 컷팅자국이 형성되어 있지 않은 다른 쪽 면을, 컷팅자국에 이를 때(도달할 때)까지 연삭함으로써 얻어지는, 복수의 반도체칩으로 이루어지는 분할된 반도체 웨이퍼, 반도체용 접착 필름, 및 다이싱 테이프가 적어도 적층되고, 반도체용 접착 필름이 1～15㎛의 범위의 두께를 가지면서 5% 미만의 인장 파단 신장도를 가지고, 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 적층체를 준비하는 공정과, 복수의 반도체칩을 각각 적층체의 적층 방향으로 픽업함으로써 반도체용 접착 필름을 분할하여 접착 필름이 부착된 반도체칩을 얻는 공정을 포함한다.

Description

접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR CHIP WITH ADHESIVE FILM, ADHESIVE FILM FOR SEMICONDUCTOR USED IN THE METHOD, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은, 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체칩과 반도체칩 탑재용 지지 부재의 접합에는, 은 페이스트가 주로 사용되고 있었다. 그런데, 반도체칩의 소형화?고성능화 및 사용되는 지지 부재의 소형화, 세밀화에 수반하여 은 페이스트를 사용하는 방법에서는, 페이스트가 배어나오거나 반도체칩의 경사에 기인하는 와이어 본딩 시의 문제의 발생, 접착제층의 막 두께를 제어하기 곤란함 및 접착제층의 보이드(void) 발생 등의 문제가 표면화되고 있다. 또한, 소형화, 고밀도화의 요구가 높은 휴대 기기 등의 분야에서는 내부에 복수의 반도체칩이 적층된 반도체 장치가 개발 및 양산되고 있지만, 이와 같은 반도체 장치를 제조하는 경우, 전술한 문제점이 특히 표면화되기 쉽다. 그러므로, 최근에는 은 페이스트에 대신하여 필름형 접착제(이하, 반도체용 접착 필름이라고 함)가 사용되고 있다.
반도체용 접착 필름을 사용하여 반도체 장치를 제조하는 방법으로서는, (1) 반도체용 접착 필름을 임의의 사이즈로 자른 것을, 배선을 가진 기재(基材) 등의 반도체칩 탑재용 지지 부재 또는 반도체칩 상에 접착하고, 그 위에 반도체칩을 열 압착하는 싱귤레이션(singulation) 부착 방식, 및 (2) 반도체 웨이퍼의 배면에 반도체용 접착 필름을 접착한 후, 이것을 회전날에 의해 싱귤레이팅(singulating)하여, 접착 필름이 부착된 반도체칩을 얻고, 이를 반도체칩 탑재용 지지 부재 또는 반도체칩에 열 압착하는 웨이퍼 배면 부착 방식이 있다. 최근에는, 반도체 장치의 제조 공정의 간략화를 도모하기 위하여, 상기 (2)의 웨이퍼 배면 부착 방식이 주류가 되어 있다.
웨이퍼 배면 부착 방식에서는, 전술한 바와 같이, 반도체용 접착 필름을 접착한 반도체 웨이퍼를 회전 날에 의해 절단하는 것이 일반적이었다. 그러나, 회전 날을 사용한 일반적인 다이싱 방법에 의해 반도체 웨이퍼 및 접착 필름을 동시에 절단하면, 절단 후의 반도체칩 측면에 있어서 크랙(칩 크랙)이 발생하거나, 절단면에 있어서 접착 필름에 거스러미가 생겨서 버(burr)가 많이 발생하는 등의 문제점이 있었다. 이 칩 크랙이나 버 등이 존재하면, 반도체칩을 픽업할 때 반도체칩이 쉽게 파손된다. 특히, 두께가 얇아진 반도체 웨이퍼로부터 싱귤레이팅된 반도체칩을 파손하지 않고 픽업하기가 곤란하게 된다.
그래서, 최근, 반도체 웨이퍼의 표면에 형성된 구획을 위한 스트리트(street)를 절삭(切削)하여 다이싱 홈을 형성하고, 이 다이싱 홈에 이를 때까지 웨이퍼의 배면을 연삭(硏削)하여 반도체 웨이퍼를 하나하나의 반도체칩으로 분할하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1 및 2 참조). 그리고, 이와 같은 선(先)다이싱 방식에 의해 얻어지는 반도체칩의 배면에 반도체칩과 동일 사이즈의 접착 필름을 설치하는 방법으로서 하기와 같은 방법이 있다.
(a) 선다이싱 방식에 의해 이미 분할된 반도체 웨이퍼(복수의 반도체칩), 반도체용 접착 필름 및 다이싱 테이프의 적층체를 준비하고, 익스팬더(expander)에서 다이싱 테이프를 확장함으로써 반도체용 접착 필름을 분할하는 방법.
(b) 선다이싱 방식에 의해 이미 분할된 반도체 웨이퍼(복수의 반도체칩) 및 반도체용 접착 필름의 적층체를 준비하고, 웨이퍼 표면의 스트리트(이미 다이싱된 라인)를 따라 레이저 다이서로 반도체용 접착 필름을 절단하는 방법.
특허 문헌 1: 일본 특허출원 공개번호 2002-016021호 공보 특허 문헌 2: 일본 특허출원 공개번호 2002-367933호 공보
그러나, 상기 (a) 방법은, 별도로 익스팬더를 필요로 하며, 반도체용 접착 필름을 분할했을 때의 칩 단부(端部)로부터의 필름의 연장(늘어짐)이나 버 등이 배어나오는 등의 문제점이 발생하는 문제가 있다. 또한, 상기 (b) 방법은, 레이저 다이싱 장치를 별도로 필요로 하며, 스트리트가 어긋난(카프 시프트) 경우에 대응하기 위한 각 라인마다의 인식 작업이 필요하므로, 단시간에 효율적으로 반도체용 접착 필름을 절단하기 곤란하다. 이와 같이, 반도체 장치의 제조에 선다이싱 방식을 적용하는 경우라도, 조립성과 신뢰성의 양립을 도모하기 위해서는, 접착 필름의 분할을 더 개선할 필요가 있다.
본 발명은, 전술한 사정을 감안하여 이루어진 것이며, 반도체 웨이퍼로부터 반도체칩을 우수한 수율로 얻을 수 있고, 버가 충분히 적으며 반도체칩과 거의 동일 형상의 접착 필름이 부착된 반도체칩을 얻을 수 있는 접착 필름이 부착된 반도체칩의 제조 방법 및 이 접착 필름이 부착된 반도체칩의 제조 방법에 바람직하게 사용되는 반도체용 접착 필름, 및 조립성과 신뢰성의 양립을 가능하게 하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위해 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼의 한쪽 면에, 반도체 웨이퍼를 복수의 반도체칩으로 분획하는 컷팅자국을 반도체 웨이퍼의 두께보다 작은 깊이로 형성하고, 반도체 웨이퍼의 컷팅자국이 형성되어 있지 않은 다른 쪽 면을, 컷팅자국에 도달할 때까지 연삭함으로써 얻어지는, 복수의 반도체칩으로 이루어지는 이미 분할된 반도체 웨이퍼와, 반도체용 접착 필름과, 다이싱 테이프가 적어도 적층되고, 반도체용 접착 필름이 1～15㎛의 범위의 두께를 가지면서 5% 미만의 인장 파단 신장도를 가지고, 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 적층체를 준비하는 공정과, 복수의 반도체칩을 각각 적층체의 적층 방향으로 픽업함으로써 반도체용 접착 필름을 분할하여 접착 필름이 부착된 반도체칩을 얻는 공정을 포함한다.
본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 의하면, 선다이싱 방식과 상기 특정 반도체용 접착 필름을 조합하여, 반도체칩의 픽업으로 얻어지는 전단력(剪斷力)을 이용하여 반도체용 접착 필름의 분할을 행함으로써, 반도체 웨이퍼로부터 반도체칩을 양호한 수율로 얻고, 버가 충분히 적으며 반도체칩과 거의 동일한 형상의 접착 필름이 부착된 반도체칩을 용이하게 얻을 수 있다.
반도체용 접착 필름의 두께가 1㎛ 미만이면, 접착 필름의 제작이 곤란하게 되며, 15㎛를 초과하면, 반도체칩의 픽업에 의해 반도체용 접착 필름을 분할하기가 곤란하게 된다. 또한, 반도체용 접착 필름의 인장 파단 신장도가 5% 이상이면, 다이싱 테이프를 당겨서 늘어나는 양을 통상 이상으로 크게 할 필요가 있으며, 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율이 110% 이상이면, 버의 발생을 억제하면서 반도체용 접착 필름을 완전히 분단하기 곤란하기 때문에, 반도체칩의 형상에 맞는 접착 필름을 얻기 곤란하게 된다.
또한, 본 발명의 반도체 장치의 제조 방법은, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 의해 얻어진 접착 필름이 부착된 반도체칩을, 다른 반도체칩 또는 반도체칩 탑재용 지지 부재에 접착하는 공정을 포함한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 의해 얻어진 접착 필름이 부착된 반도체칩을 사용함으로써, 조립성과 신뢰성의 양립을 도모할 수 있다.
본 발명은, 또한 1～15㎛의 범위의 두께를 가지면서 5% 미만의 인장 파단 신장도를 가지고, 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 사용하기 위한 반도체용 접착 필름을 제공한다.
본 발명에 의하면, 반도체 웨이퍼로부터 반도체칩을 우수한 수율로 얻을 수 있고, 버가 충분히 적으며 반도체칩과 거의 동일한 형상의 접착 필름이 부착된 반도체칩을 얻을 수 있는 접착 필름이 부착된 반도체칩의 제조 방법 및 이 접착 필름이 부착된 반도체칩의 제조 방법에 바람직하게 사용되는 반도체용 접착 필름, 및 조립성과 신뢰성의 양립을 가능하게 하는 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 실시형태에 따른 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식 단면도이다.
도 2는 실시형태에 따른 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식 단면도이다.
도 3은 실시형태에 따른 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식 단면도이다.
도 4는 실시형태에 따른 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식 단면도이다.
도 5는 실시형태에 따른 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식 단면도이다.
도 6은 반도체 장치의 일실시형태를 나타내는 단면도이다.
이하, 본 발명의 바람직한 실시형태에 대하여 상세하게 설명한다.
도 1 내지 도 5는, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법의 바람직한 일실시형태를 설명하기 위한 모식 단면도이다. 본 실시형태에 따른 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼(1)의 한쪽 면(회로 형성면)에, 반도체 웨이퍼를 복수의 반도체칩으로 분획하는 컷팅자국을 반도체 웨이퍼의 두께보다 작고 최종 마무리 두께보다 깊은 깊이 D1으로 형성하는 제1 공정(도 1)과, 반도체 웨이퍼의 컷팅자국이 형성되어 있지 않은 다른 쪽 면을, 컷팅자국(21)에 도달할 때까지, 최종 마무리 두께까지 연삭함으로써, 복수의 반도체칩으로 이루어지는 분할된 반도체 웨이퍼(7)를 얻는 제2 공정(도 2)과, 분할된 반도체 웨이퍼(7), 본 발명에 따른 반도체용 접착 필름(8) 및 다이싱 테이프(3)가 이 순서로 적층된 적층체(20)를 준비하는 제3 공정(도 3)과, 다이싱 테이프(3)를 이미 분할된 반도체 웨이퍼(7)의 복수의 반도체칩이 서로 이격되는 방향으로 당겨서 늘인 상태(도 4)이며, 복수의 반도체칩(7a)을 각각 적층체의 적층 방향으로 픽업함으로써 반도체용 접착 필름(8)을 분할하여 접착 필름이 부착된 반도체칩(30)을 얻는 제4 공정(도 5)을 포함한다. 이들 공정을 거쳐 얻어지는 접착 필름이 부착된 반도체칩(30)은, 버가 충분히 적으며 반도체칩(7a)과 거의 동일한 형상이 되는 접착 필름(8a)을 가진다.
반도체 웨이퍼(1)로서는, 단결정 실리콘 외에, 다결정 실리콘, 각종 세라믹, 갈륨 비소 등의 화합물 반도체 등으로 구성되는 웨이퍼가 사용된다.
상기 제1 공정에서는, 도 1에 나타낸 바와 같이, 다이싱 테이프(3) 상에 반도체 웨이퍼(1)를 적층하고, 반도체 웨이퍼의 표면(회로 면) 측으로부터 다이싱 블레이드(4)에 의해 목적으로 하는 반도체칩의 최종 마무리 두께보다 깊게 하프컷함으로써, 컷팅자국(21)이 형성된다. 본 실시형태에 있어서는, D1이 최종 마무리 두께보다 5～50㎛만큼 큰 것이 바람직하고. 10～30㎛만큼 큰 것이 더 바람직하다.
상기 제2 공정에서는, 도 2에 나타낸 바와 같이, 제1 공정에서 얻어진 반도체 웨이퍼(1)의 컷팅자국(21)이 형성된 면에 백 그라인드 테이프(6)를 부착하고, 반도체 웨이퍼의 컷팅자국이 형성되어 있지 않은 면을, 백 그라인드 장치의 백 그라인드 휠(5)에 의해 웨이퍼가 소정의 두께(최종 마무리 두께 D2)로 될 때까지 얇게(백 그라인드) 함으로써, 복수의 반도체칩으로 이루어지는 분할된 반도체 웨이퍼(7)가 제작된다.
백 그라인드 장치로서는, 예를 들면 가부시키가이샤 디스코사 제품인 전자동 그라인더 DFG8540 등을 사용할 수 있다.
백 그라인드 테이프(6)로서는, 폴리에틸렌테레프탈레이트계 테이프 등이 사용된다.
상기 제3 공정에서는, 적층체(20)가, 분할된 반도체 웨이퍼(7)의 배면[백 그라인드 테이프(6) 측과 반대의 면]에 반도체용 접착 필름(8) 및 다이싱 테이프(3)를 이 순서로 부착하거나, 또는 반도체용 접착 필름(8) 및 다이싱 테이프(3)가 적층된 복합 시트를 반도체용 접착 필름(8)이 분할된 반도체 웨이퍼(7) 측에 위치하는 방향으로 분할된 반도체 웨이퍼(7)의 배면에 부착되는 방법으로 준비된다.
도 3에는, 분할된 반도체 웨이퍼(7)에 백 그라인드 테이프(6)가 적층된 상태가 나타나 있지만, 백 그라인드 테이프(6)는 다음 공정 전에 박리된다. 또한, 도 3에 나타내는 적층체(20)의 다이싱 테이프(3)에는 고정용 링인 웨이퍼 링(2)이 구비되어 있다.
다이싱 테이프(3)는, 고정용 링에 대하여 고정 가능한 정도의 점착성을 가지고, 상기 제4 공정에서의 픽업 시에 이미 분할된 반도체 웨이퍼(복수의 반도체칩)(7)가 서로 적절한 간격을 가지도록 당겨서 늘일 수 있으면(익스팬딩 가능), 특별히 제한없이 사용된다. 예를 들면, 염화비닐계 테이프를 다이싱 테이프로서 사용할 수 있다. 상업적으로 입수 가능한 것으로서, "AD-80H", "T-80MW"(이상, 덴키화학공업사 제품, 상품명) 등을 들 수 있다.
상기 제4 공정에서는, 확장한 다이싱 테이프(3)의 아래쪽을 흡착 돔(11)에서 진공 흡착하고, 푸시업 니들(10)로 픽업하는 반도체칩이 있는 부위를 푸시업하고, 픽업 콜릿(12)에 의해 반도체칩(7a)이 적층체의 적층 방향(도 5의 화살표 C 방향)으로 픽업된다. 이 때, 반도체용 접착 필름(8)에는 그 두께 방향으로 전단력이 걸려서, 반도체칩(7a)의 형상으로 분단된다. 이로써, 버가 충분히 적으며 반도체칩과 거의 동일한 형상의 접착 필름(8a)이 부착된 반도체칩(30)을 얻을 수 있다.
전술한 공정에서 사용되는 픽업 방식으로서는, 르네사스 동일본 반도체사의 다심(多芯) 푸시업 방식, 3단 푸시업 방식 등의 박형칩용으로서 개발되어 있는 방식이 바람직하다.
다심 푸시업 방식이나 통상의 핀 푸시업 방식을 이용하는 경우, 핀의 배치로서는, 칩의 4 모서리 부근 및 그 사이에 등 간격으로 핀을 배치하는 것이 바람직하다. 특히 다심 푸시업 방식의 경우, 핀을 너무 많이 배치하면 다이싱 테이프의 아래쪽으로부터의 흡착 효과가 약화되기 때문에, 10mm×10mm정도의 사이즈이면 9개 정도 배치하는 것이 바람직하다.
또한, 반도체칩을 픽업하는 픽업 콜릿(12)은, 칩 사이즈와 거의 동등한 사이즈로 하는 것이 바람직하다. 핀을 푸시업할 때의 조건으로서, 푸시업 높이는 최대 2000㎛ 이하가 바람직하고, 700㎛ 이하가 바람직하고, 600㎛ 이하가 더 바람직하며, 500㎛ 이하가 더 한층 바람직하다. 2000㎛를 초과하는 높이까지 푸시업하면, 칩이 파손될 우려가 있기 때문에 바람직하지 않다.
핀을 푸시업하는 속도는, 20～200mm/s가 바람직하고, 30～150mm/s가 더 바람직하며, 50～100mm/s가 더 한층 바람직하다. 속도가 20mm/s 미만이면 푸시업할 때 다이 본딩 필름을 분할하기 곤란한 경향이 있으므로 바람직하지 않다.
본 실시형태에 있어서는, 푸시업하는 것을 2단계 이상으로 나누어서 행해도 된다. 예를 들면, 1단계째를 푸시업 높이 250～1000㎛, 푸시업 속도 50～100mm/s의 조건으로 행하고, 2단계째를 푸시업 높이 1000～2000㎛, 푸시업 속도 1～30mm/s의 조건으로 핀의 푸시업을 행할 수 있다.
다이싱 테이프(3)의 확장에 대해서는, 확장 링(9)을 다이싱 테이프(3)의 아래쪽으로부터 윗쪽(도 4의 화살표 A 방향)으로 푸시업함으로써, 다이싱 테이프(3)가, 분할된 반도체 웨이퍼(복수의 반도체칩)(7)가 서로 이격되는 방향(도 4의 화살표 B의 방향)으로 당겨져서 늘어난다. 다이싱 테이프(3)의 익스팬딩은, 다이 본더 장치로 행할 수 있다.
다이싱 테이프(3)의 확장량은, 초기의 다이싱 테이프(3)의 최대 폭이 200～300mm의 범위의 경우, 당겨서 늘인 후의 다이싱 테이프(3)의 폭(최대 폭)과 초기의 다이싱 테이프(3)의 폭(최대 폭)과의 차이이며, 바람직하게는 1～20mm이며, 보다 바람직하게는 2～15mm이며, 더 한층 바람직하게는 3～10mm이다.
본 실시형태에 있어서의 다이싱 테이프(3)의 익스팬딩량은, 종래의 반도체용 접착 필름을 익스팬더에 의해 절단하는 경우에 비해 적게 할 수 있다. 그러므로, 별도로 익스팬더를 추가할 필요가 없다.
본 실시형태에 있어서는, 본 발명에 따른 특정 반도체용 접착 필름을 적용함으로써, 상기 픽업 공정에서 반도체용 접착 필름으로부터 버가 충분히 적으며 반도체칩과 거의 동일한 형상의 접착 필름(8a)이 분단된다.
이하, 본 발명에 따른 반도체용 접착 필름에 대하여 설명한다.
본 발명에 따른 반도체용 접착 필름은, 1～15㎛ 범위의 두께를 가지면서 5% 미만의 인장 파단 신장도를 가지고, 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만이다. 이와 같은 반도체용 접착 필름은, 열경화성 수지 및/또는 열가소성 수지를 함유하여 구성된다.
반도체용 접착 필름의 두께가 1㎛ 미만이면, 접착 필름의 제작이 곤란해지고, 15㎛를 초과하면, 반도체칩의 픽업에 의해 반도체용 접착 필름을 분할하기가 곤란해진다. 또한, 반도체용 접착 필름의 인장 파단 신장도가 5% 이상이면, 다이싱 테이프를 당겨서 늘어나는 양을 통상 이상으로 크게 할 필요가 있다. 또한, 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율이 110% 이상인 것은, 항복(yield) 상태가 길거나, 또는 네킹(necking)이 일어나기 쉬운 것을 의미하고, 이 경우, 버의 발생을 억제하면서 반도체용 접착 필름을 완전히 분단하기가 곤란하게 되므로, 반도체칩의 형상에 맞는 접착 필름을 쉽게 얻을 수 없게 된다.
전술한 바와 마찬가지의 관점에서, 인장 파단 신장도는, 4% 미만이 바람직하고, 3.5% 미만이 더 바람직하다. 마찬가지로, 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율은, 108% 미만이 바람직하고, 105% 미만이 더 바람직하다. 그리고, 이러한 비율은, 인장 파단 신장도와 최대 하중 시의 신장도가 일치할 때, 최저값인 100%가 된다.
최대 응력, 최대 하중 신장도 및 인장 파단 신장도는, B 스테이지 상태의 반도체용 접착 필름으로부터 잘라내어진, 폭 5mm, 길이 50mm 및 두께 25㎛의 사이즈를 가지는 단책형(短冊形) 시험편을 사용하여, 25℃의 환경 하에서, 이하의 조건으로 인장 시험을 행함으로써 구해진다.
인장 시험기: SIMADZU 제품 100N 오토그래프 "AGS-100NH"
척(chuck)간 거리(시험 개시 시): 30mm
인장 속도: 5mm/분
인장 시험에 의해 얻어진 응력-변형 곡선(stress-strain curve)으로부터, 최대 하중, 최대 하중 시의 척간 길이, 및 파단 시의 척간 길이를 판독하고, 이들 값과 시료 단면적의 실측값을 사용하여, 하기 식에 의해 최대 응력, 최대 하중 신장도 및 인장 파단 신장도를 산출한다.
최대 응력(Pa) = 최대 하중(N)/시료의 단면적(m2)
최대 하중 시의 신장도(%) = {(최대 하중 시의 척간 길이(mm) - 30)/30}×100
인장 파단 신장도(%) = {(파단 시의 척간 길이(mm) - 30)/30}×100
통상, 복수의 시험편에 대하여 측정을 행하고, 그 평균값을 그 반도체용 접착 필름의 인장 특성으로서 기록한다. 재현성의 관점에서, 인장 시험은 전술한 조건으로 행하는 것이 바람직하지만, 실질적으로 동일한 시험 결과를 가져오는 다른 조건으로 변경해도 된다.
또한, 반도체용 접착 필름의 두께는, 피착체와의 밀착성 및 필름의 분단성의 관점에서, 3～15㎛가 바람직하고, 5～15㎛가 더 바람직하다.
반도체용 접착 필름(8)은, 고분자량 성분, 열경화성 성분 및 필러를 함유하는 것이 바람직하다. 이들 성분에 의해 반도체용 접착 필름(8)을 구성하고, 각 성분의 종류 및 배합량을 조정함으로써, 전술한 특정 인장 특성을 가지는 반도체용 접착 필름(8)을 얻을 수 있다. 고분자량 성분으로서는, 열가소성 수지가 바람직하다.
반도체용 접착 필름을 구성하는 고분자량 성분은, 60℃ 이하의 유리 전이 온도 Tg를 가지는 것이 바람직하다. 또한, 300℃ 이상의 내열성을 가지는 고분자량 성분이 바람직하다. 바람직한 고분자량 성분의 구체예로서는, 폴리이미드 수지, 폴리아미드이미드 수지, 페녹시 수지, 아크릴 수지, 폴리아미드 수지 및 우레탄 수지를 들 수 있다. 이들을 1종 또는 복수를 조합하여 사용할 수 있다. 이 중에서도, 폴리이미드 수지가 특히 바람직하다. 폴리이미드 수지를 사용함으로써, 필러의 함유량을 어느 정도 작게 유지하면서, 전술한 바와 같은 인장 특성을 반도체용 접착 필름(8)에 용이하게 부여할 수 있다.
열경화성 성분은, 가열에 의해 가교하여 경화체를 형성할 수 있는 성분이며, 예를 들면, 열경화성 수지 및 그 경화제로 구성된다. 열경화성 수지로서는, 종래의 공지의 것을 사용할 수 있고, 특별한 제한은 없지만, 그 중에서도 반도체 주변 재료로서의 편리성(고순도품의 입수 용이, 품종이 많음, 반응성 제어의 용이)의 면에서, 에폭시 수지, 및 1분자 중에 적어도 2개의 열경화성 이미드기를 가지는 이미드 화합물이 바람직하다. 에폭시 수지는, 통상 에폭시 수지 경화제와 병용된다.
에폭시 수지는, 2개 이상의 에폭시기를 가지는 화합물이 바람직하다. 경화성이나 경화물 특성의 면에서, 페놀의 글리시딜에테르형 에폭시 수지가 바람직하다. 페놀의 글리시딜에테르형 에폭시 수지로서는, 예를 들면 비스페놀 A, 비스페놀 AD, 비스페놀 S, 비스페놀 F 또는 할로겐화 비스페놀 A와 에피클로로하이드린의 축합물, 페놀노볼락 수지의 글리시딜에테르, 크레졸노볼락 수지의 글리시딜에테르, 및 비스페놀 A 노볼락 수지의 글리시딜에테르를 들 수 있다. 이들 중에서도, 노볼락형 에폭시 수지(크레졸노볼락 수지의 글리시딜에테르 및 페놀노볼락 수지의 글리시딜에테르 등)는, 경화물의 가교 밀도가 높고, 필름의 열 접착 강도를 높게 할 수 있는 점에서 바람직하다. 이들은 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다.
에폭시 수지 경화제로서는, 예를 들면, 페놀계 화합물, 지방족아민, 지환족아민, 방향족 폴리아민, 폴리아미드, 지방족산 무수물, 지환족산 무수물, 방향족 산무수물, 디시안디아미드, 유기산 디하이드라지드, 3불화 붕소 아민 착체(錯體), 이미다졸류, 및 제3급 아민을 들 수 있다. 이들 중에서도 페놀계 화합물이 바람직하고, 그 중에서도 2개 이상의 페놀성 수산기를 가지는 페놀계 화합물이 특히 바람직하다. 보다 구체적으로는, 나프톨노볼락 수지 및 트리스페놀노볼락 수지가 바람직하다. 이들 페놀계 화합물을 에폭시 수지 경화제로서 사용하면, 패키지 조립을 위한 가열 시의 칩 표면 및 장치의 오염이나, 취기(臭氣)의 원인이 되는 아웃 가스의 발생을 유효하게 저감할 수 있다.
또한, 필러의 함유량을 조정함으로써, 반도체용 접착 필름의 인장 특성을 제어할 수 있다. 필러의 함유량을 많이 하면, 인장 파단 신장도가 작아지는 경향, 및 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율이 작아지는 경향이 있다. 또한, 필러를 적정량 사용함으로써, 취급성의 향상, 열전도성의 향상, 용융점도의 조정, 요변성(thixotropy)의 부여 등의 효과를 얻을 수도 있다.
전술한 목적의 관점에서, 필러는 무기 필러인 것이 바람직하다. 보다 구체적으로는, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 알루미나, 질화 알루미늄, 붕산 알루미늄 위스커, 질화 붕소, 결정성 실리카, 비정성 실리카 및 안티몬 산화물로 이루어지는 군으로부터 선택되는 적어도 1종의 무기 재료를 포함하는 무기 필러가 바람직하다. 이들 중에서도, 열전도성 향상을 위해서는, 알루미나, 질화 알루미늄, 질화 붕소, 결정성 실리카 및 비정성 실리카가 바람직하다. 용융 점도의 조정이나 요변성 부여의 목적으로는, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 알루미나, 결정성 실리카 및 비결정성 실리카가 바람직하다. 또한, 내습성을 향상시키기 위해서는, 알루미나, 실리카, 수산화 알루미늄 및 안티몬 산화물이 바람직하다. 전술한 필러를 복수 종류 혼합하여 사용해도 된다.
필러의 함유량이 많아지면, 인장 파단 신장도가 작아지며, 탄성률이 높아져서 파단 강도가 상승하는 경향이 있는 한편, 접착성의 저하에 의해 내(耐)리플로우크랙성이 저하되는 경향이 있다. 특히, 유기 기판과 같은 표면에 요철이 형성되어 있는 피착체와 반도체칩의 사이에 리플로우 시에 파괴가 쉽게 진행되는 경향이 있다. 또한, 필러의 함유량이 많아지면, HAST 시험 등의 고온 고습 환경 하에서의 신뢰성 시험에 대한 내성이 저하되는 경향도 있다. 또한, 필러의 함유량이 많아지면, 반도체용 접착 필름을 반도체 웨이퍼에 부착 가능한 온도도 상승하는 경향이 있다. 전술한 바와 같은 사정을 감안하면, 필러의 함유량은, 반도체용 접착 필름의 전체 질량에 대하여 30 질량% 미만이 바람직하고, 25 질량% 미만이 더 바람직하며, 20 질량% 미만이 더 한층 바람직하다.
반도체용 접착 필름(8)은, 100℃ 이하의 온도로 피착체인 반도체 웨이퍼에 부착 가능한 것이 바람직하다. 여기서, 소정의 온도로 유지된 반도체용 접착 필름을 반도체 웨이퍼에 접착했을 때, 반도체용 접착 필름과 반도체 웨이퍼의 계면에서의 필 강도(peel strength)가 20N/m 이상이면, 반도체 웨이퍼에 부착 가능한 것으로 판단된다. 반도체용 접착 필름은, 예를 들면, 100℃ 이하의 온도로 설정된 핫라미네이터(hot laminator)를 사용하여 반도체 웨이퍼에 부착할 수 있다. 필 강도의 측정은, 25℃의 분위기 중에서, 인장 각도 90° 인장 속도 50mm/분으로 행해진다. 예를 들면, 필러의 함유량을 작게 하거나, 낮은 Tg를 가지는 열가소성 수지를 사용함으로써, 100℃ 이하에서 반도체 웨이퍼에 부착 가능한 반도체용 접착 필름을 얻을 수 있다. 반도체용 접착 필름(8)이 반도체 웨이퍼에 부착 가능한 온도는, 95℃ 이하가 더 바람직하고, 90℃ 이하가 더 한층 바람직하다. 백 그라인드 테이프의 내열성을 고려할 경우, 반도체용 접착 필름(8)은, 80℃ 이하의 온도로 피착체인 반도체 웨이퍼에 부착 가능한 것이 바람직하다.
반도체용 접착 필름(8)은, 반도체칩 탑재용 지지 부재에 반도체칩을 탑재하는 경우 요구되는 내열성 및 내습성을 가지는 것이 바람직하다. 그러므로, 내리플로우 크랙성 시험에 통과되어 있는 것이 바람직하다. 접착 강도를 지표로 하여 반도체용 접착 필름의 내리플로우크랙성을 평가할 수 있다. 양호한 내리플로우 크랙성을 얻기 위해서는, 4×2mm(4군데에서 각각 가로 2cm × 세로 2mm 면적)의 접착 면적으로 반도체용 접착 필름을 반도체 웨이퍼에 접착할 때, 필 강도가 초기에 1.0kg/cm 이상, 85℃/85%의 분위기 하에서 48시간 방치한 후에 0.5kg/cm 이상인 것이 바람직하다. 초기의 필 강도는 1.3kg/cm 이상인 것이 더 바람직하고, 1.5kg/cm인 것이 더 한층 바람직하다. 85℃/85%의 분위기 하에서 48시간 방치한 후의 필 강도는 0.7kg/cm 이상인 것이 더 바람직하고, 0.8kg/cm 이상인 것이 더 한층 바람직하다.
반도체용 접착 필름(8)은, 예를 들면 열가소성 수지 등의 고분자량 성분, 열경화성 성분, 필러 및 이들을 용해 또는 분산하는 유기 용제를 함유하는 도공액을 기재 필름에 도포하고, 기재 필름 상의 도공액으로부터 가열에 의해 유기 용제를 제거하는 방법으로 얻을 수 있다.
유기 용매는, 재료를 균일하게 용해 또는 분산할 수 있으면 제한은 두지 않으며, 예를 들면, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 디메틸술폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 부틸셀로솔브, 디옥산, 시클로헥사논 및 아세트산 에틸을 들 수 있다. 이들은 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다.
기재 필름은, 유기 용제의 제거를 위한 가열에 견디는 것이면 특별히 한정되지 않는다. 기재 필름의 예로서는, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르 나프탈레이트 필름, 및 메틸펜텐 필름을 들 수 있다. 이들 필름을 2종 이상 조합한 다층 필름을 기재 필름으로서 사용할 수도 있다. 기재 필름의 표면은 실리콘계, 실리카계 등의 이형제(離型劑) 등으로 처리되어 있어도 된다. 유기 용제를 제거한 후, 기재 필름을 제거하지 않고, 반도체용 접착 필름의 지지체로서 그대로 사용해도 된다.
반도체용 접착 필름은, 다이싱 테이프와 접합시킨 복합 시트의 상태로 보관 및 사용할 수도 있다. 이와 같은 복합 시트를 사용함으로써, 반도체 장치 제조 공정을 간략화할 수 있다.
본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 사용하기 위한 반도체용 접착 필름은, 하기의 구성을 가지는 다이 본딩 필름으로서 공급될 수도 있다.
(a) 기재와 열경화성 수지 및/또는 열가소성 수지를 함유하는 접착제층을 전술한 순서로 구비하는 다이 본딩 필름.
(b) 기재와 점착제층과 열경화성 수지 및/또는 열가소성 수지를 함유하는 접착제층을 전술한 순서로 구비하는 다이 본딩 필름.
(c) 기재와 열경화성 수지 및/또는 열가소성 수지를 함유하는 점착제층?접착제층을 전술한 순서로 구비하는 다이 본딩 필름.
(a) 및 (b)의 다이 본딩 필름에 있어서의 접착제층, 및 (c)의 다이 본딩 필름에 있어서의 점착체층?접착제층은, 전술한 본 발명에 따른 반도체용 접착 필름이다.
(a)의 다이 본딩 필름을 사용하는 경우, 이하 중에서 어느 하나의 방법에 의해 본 발명에 따른 적층체를 얻을 수 있다.
(1) 먼저, 상기 (a)의 다이 본딩 필름의 접착제층과 반도체 웨이퍼를 접합시킨다. 다음으로, 다이 본딩 필름의 기재를 박리한다. 그 다음으로, 점착제층과 기재를 전술한 순서로 구비한 다이싱 테이프 부재의 점착제층과 접착제층을 접합시킨다.
(2) 먼저, 상기 (a)의 다이 본딩 필름의 접착제층과 점착제층과 기재층을 전술한 순서로 구비한 다이싱 테이프 부재의 점착제층을 접합시킨다. 다음으로, 다이 본딩 필름의 기재를 박리하여, 접착제층과 반도체 웨이퍼를 접합시킨다.
(b)의 다이 본딩 필름을 사용하는 경우, 이하의 방법에 의해 본 발명에 따른 적층체를 얻을 수 있다.
(3) 상기 (b)의 다이 본딩 필름의 접착제층과 반도체 웨이퍼를 접합시킨다. 기재 및 점착제층이 다이싱 테이프로서 기능하는 것인 경우, 이것에 의해, 적층체를 얻을 수 있다. 그리고, 기재를 박리한 후, 점착제층에 다이싱 테이프를 접합하여 적층체를 얻을 수도 있다.
(c)의 다이 본딩 필름을 사용하는 경우, 이하의 방법에 의해 본 발명에 따른 적층체를 얻을 수 있다.
(4) 먼저, 상기 (c)의 다이 본딩 필름의 점착체층?접착제층과 반도체 웨이퍼를 접합시킨다. 기재가 다이싱 테이프로서 기능하는 것인 경우, 이것에 의해, 적층체를 얻을 수 있다. 그리고, 기재를 박리한 후, 점착제층에 다이싱 테이프를 접합하여 적층체를 얻어도 된다.
상기 (c)의 다이 본딩 필름을 사용하는 예로 나타낸 바와 같이, 본 발명은 또한, 반도체 웨이퍼의 한쪽 면에, 반도체 웨이퍼를 복수의 반도체칩으로 분획하는 컷팅자국을 반도체 웨이퍼의 두께보다 작은 깊이로 형성하고, 반도체 웨이퍼의 컷팅자국이 형성되어 있지 않은 다른 쪽 면을, 컷팅자국에 도달할 때까지 연삭함으로써 얻어지는, 복수의 반도체칩으로 이루어지는 분할된 반도체 웨이퍼와, 필름형 점접착제와, 기재가 적어도 적층되고, 상기 필름형 점접착제가 1～15㎛ 범위의 두께를 가지면서 5% 미만의 인장 파단 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 적층체를 준비하는 공정과, 복수의 반도체칩을 각각 적층체의 적층 방향으로 픽업함으로써 상기 필름형 점접착제를 분할하여 접착 필름이 부착된 반도체칩을 얻는 공정을 포함하는 접착 필름이 부착된 반도체칩의 제조 방법을 제공할 수 있다. 상기 기재는, 다이싱 테이프로서 기능하는 것을 사용할 수 있다.
본 실시형태에 있어서는, 본 발명에 따른 반도체용 접착 필름이 반도체 웨이퍼 배면 측에 배치된 경우를 설명하였으나, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼의 회로면과 반도체용 접착 필름을 부착하는 방식에도 적용할 수 있다.
이상 설명한 바와 같이, 본 실시형태에 따른 방법에 따라 얻어지는, 접착 필름이 부착된 반도체칩(30)은, 예를 들면 IC, LSI와 같은 반도체 소자를 구성한다. 접착 필름이 부착된 반도체칩(30)은, 예를 들면 접착 필름(8a)을 통하여 다른 반도체칩 또는 반도체칩 탑재용 지지 부재에 접착된다.
반도체칩 탑재용 지지 부재로서는, 예를 들면, 42-합금(alloy) 리드프레임 및 동(銅) 리드 프레임 등의 리드 프레임, 에폭시 수지, 폴리이미드계 수지 및 말레이미드계 수지 등으로 형성된 수지 필름, 유리 부직포 또는 유리 직포에 에폭시 수지, 폴리이미드계 수지 및 말레이미드계 수지 등의 열경화성 수지를 함침(含浸)하고, 이를 경화시켜 얻어지는 기판, 및 유리 기판 및 알루미나 등의 세라믹스 기판이 있다.
도 6은, 전술한 방법에 따라 얻어지는 반도체 장치의 일실시형태를 나타내는 단면도이다. 도 6에 나타낸 반도체 장치(100)는, 배선부 기재(지지 부재)(13)와, 배선부 기재(13)에 접착 필름(8a)을 통하여 접착된 반도체칩(7a)을 구비한다. 반도체칩(7a)은, 본딩 와이어(14)에 의해 배선부 기재(13)의 배선과 접속되어 있다. 또한, 반도체칩(7a)은, 이들이 매설되는 밀봉 수지층(15)에 의해 밀봉되어 있다.
반도체칩과 지지 부재와의 접착, 및 반도체칩끼리의 접착은, 예를 들면 반도체칩과 지지 부재 사이, 또는 반도체칩 사이에 반도체용 접착 필름을 협지한 상태에서, 60～300℃로 0.1～300초간 가열하여 행해진다.
반도체용 접착 필름(8)이 열경화성 수지를 함유하는 경우에는, 접착 후의 반도체칩을 가열하여 반도체용 접착 필름의 피착체에 대한 밀착이나 경화를 촉진시켜, 접합부의 강도를 증가시키는 것이 바람직하다. 이 때의 가열 조건은, 접착 필름의 조성에 따라 적절하게 조정하는 것이 바람직하며, 통상, 60～220℃, 0.1～600분간이다. 수지 밀봉을 행하는 경우에는, 밀봉 수지의 경화 공정의 가열을 이용해도 된다.
[실시예]
이하, 본 발명을 실시예에 따라 상세하게 설명한다. 다만, 본 발명은 이들로 한정되는 것은 아니다.
<반도체용 접착 필름의 제작>
(실시예 1)
온도계, 교반기 및 염화 칼슘관을 구비한 500ml의 4구 플라스크에, 디아민으로서 1,3-비스(3-아미노프로필)테트라메틸디실록산(0.06mol), 4,9-디옥사데칸-1,12-디아민(0.04mol) 및 용제로서 N-메틸-2-피롤리돈 150g을 투입하여, 60℃로 교반 및 용해하였다.
디아민의 용해 후, 1,10-(데카메틸렌)비스(트리메리테이트2무수물)(0.02mol)과 4,4'-옥시디부탈산 2무수물(0.08mol)을 소량씩 첨가하고, 60℃로 3시간 반응시켰다. 그 후, N2 가스를 불어넣으면서 170℃로 가열하고, 3시간에 걸쳐서 반응계 내의 물을 용제의 일부와 함께 공비(共沸)에 의해 제거하였다. 이와 같이 하여 폴리이미드 수지의 용액을 얻었다.
전술한 바와 같이 하여 얻은 폴리이미드 수지의 NMP 용액(폴리이미드 수지를 100 질량부 포함함)에, 크레졸노볼락형 에폭시 수지(토토화성 제품) 4 질량부, 4,4'-[1-[4-[1-(4-하이드록시페닐)-1-메틸에틸]페닐]에틸리덴]비스페놀(혼슈화학 제품) 2 질량부, 테트라페닐포스포늄테트라페닐보레이트(토쿄화성 제품) 0.5 질량부를 부가하였다. 또한, 질화 붕소 필러(미즈시마합금철 제품)를 전체 고형분의 중량에 대하여 12 질량%, 에어로질 필러 R972(일본에어로질 제품)를 전체 고형분의 중량에 대하여 3 질량%로 되도록 부가하여, 잘 혼련하여 바니스를 얻었다.
조합(調合)한 바니스를, 박리 처리된 폴리에틸렌테레프탈레이트 필름(테이진듀퐁사 제품, 필름 A31, 두께 50㎛) 상에 도포하고, 80℃로 30분, 이어서 120℃로 30분 가열하여, 두께 5㎛의 반도체용 접착 필름을 형성하였다.
(실시예 2)
실시예 1과 마찬가지로 행하여 얻은 바니스를, 박리 처리된 폴리에틸렌테레프탈레이트 필름(테이진듀퐁사 제품, 필름 A31, 두께 50㎛) 상에 도포하고, 80℃로 30분, 이어서 120℃로 30분 가열하여, 두께 15㎛의 반도체용 접착 필름을 형성하였다.
(비교예 1)
실시예 1과 마찬가지로 행하여 얻은 바니스를, 박리 처리된 폴리에틸렌테레프탈레이트 필름(테이진듀퐁사 제품, 필름 A31, 두께 50㎛) 상에 도포하고, 80℃로 30분, 이어서 120℃로 30분 가열하여, 두께 25㎛의 반도체용 접착 필름을 형성하였다.
(비교예 2)
비교예 2의 반도체용 접착 필름으로서 DF-402(히타치화성공업사 가부시키가이샤 제품, 상품명, 두께 15㎛)를 준비했다.
<접착 필름의 평가>
(최대 응력, 최대 하중 신장도, 및 인장 파단 신장도)
B 스테이지 상태의 접착 필름으로부터 잘라내어진 단책형 시험편(폭 5mm, 길이 50mm)을 사용하여 인장 시험을 행하였다. 얻어진 응력-변형 곡선으로부터,하기 계산식에 기초하여 최대 응력, 최대 하중 신장도, 및 인장 파단 신장도를 구하였다. 인장 시험은, 인장 시험기(SIMADZU제품 100N오토그래프, AGS-100NH)를 사용하여, 25℃의 분위기중에서, 시험 개시 시의 척간 거리 30mm, 인장 속도 5mm/min.의 조건으로 행하였다.
최대 응력(Pa) = 최대 하중(N)/시료의 단면적(m2)
최대 하중 신장도(%) = [(최대 하중에 있어서의 척간 길이(mm)-30)/30]×100
인장 파단 신장도(%) = [(파단 시의 척간 길이(mm)-30)/30]×100
<접착 필름이 부착된 반도체칩의 제작>
50㎛ 두께의 반도체 웨이퍼(재질: 단결정 실리콘)를, 도 1 및 2에 나타낸 선다이싱에 의해, 두께 50㎛, 크기 10mm×10mm의 반도체칩으로 분할하였다.
또한, 실시예 및 비교예에서 제작한 반도체용 접착 필름을 각각 직경 210mm의 원형으로 잘라내어, 얻어진 각 반도체용 접착 필름을, 웨이퍼마운터 "DM-300H"(JCM사 제품, 상품명)을 사용하여, 다이싱 테이프(덴키화학공업사 제품, 상품명 "AD-80H", 두께 80㎛) 상에, 실온, 선압 5kgf, 10mm/s의 조건으로 접합시켜, 반도체용 접착 필름과 다이싱 테이프의 적층품을 제작하였다. 그리고, 이 적층품의 다이싱 테이프에는, 웨이퍼링의 부착도 행하였다.
전술한 선다이싱 처리가 행해진 분할된 반도체 웨이퍼의 배면에, 상기 반도체용 접착 필름과 다이싱 테이프의 적층품을, 웨이퍼마운터 "DM-300H"(JCM사 제품, 상품명)을 사용하여, 열판온도 80℃, 선압 5kgf, 3mm/s의 조건으로 부착하여, 적층체 샘플을 얻었다.
다음으로, 전술한 바와 같이 행하여 얻은 적층체 샘플을, 플렉시블 다이 본더 "DB-730"(르네사스(RENESAS)동일본반도체사 제품, 상품명)에 설치하고, 확장 장치에 의해 다이싱 테이프를 당겨서 늘였다. 확장 속도는, 10mm/s, 확장량은 4mm였다. 이어서, 확장된 적층체 샘플에 대하여, 이젝터니들(마이크로메카닉스사 제품, SEN-83-05: 바늘 직경 0.7mm, 선단 350㎛ 직경 반원 형상) 9개를 4.2mm 간격으로 격자형으로 배치한 플렉시블 다이 본더 "DB-730"(르네사스동일본반도체사 제품)의 다심 푸시업 지그에 의해, 니들을 푸시업하면서, 픽업 콜릿으로서의 러버칩(마이크로메카닉스사 제품, 상품명: 13-087E-33, 10mm×10mm)으로 반도체칩을 픽업했다. 이 때, 니들의 푸시업은 2단계 동작으로 하고, 1단계째는 높이 300㎛, 속도 89.4mm/s의 조건으로 푸시업하고, 푸시업한 후, 2단계째는 높이 1,500㎛, 속도 8.94mm/s의 조건으로 유지 시간(픽업 타이머) 500ms의 조건으로 니들을 찔러서 올리면서, 반도체칩을 픽업했다. 이 때의 픽업성을 하기 기준에 기초하여 평가했다.
[픽업성]
A: 반도체용 접착 필름이 절단되고, 접착 필름이 부착된 반도체칩을 픽업할 수 있었다.
B: 반도체용 접착 필름이 완전하게 절단되지는 않으며, 반도체칩의 픽업을 행할 수 없었고, 칩 균열이 생겼다.
[표 1]
Figure 112010024705317-pct00001
표 1에 나타낸 바와 같이, 1～15㎛ 범위의 두께를 가지면서, 5% 미만의 인장 파단 신장도를 가지고, 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인 실시예 1 및 2의 반도체용 접착 필름에 의하면, 전술한 픽업 공정에 의해 반도체용 접착 필름이 분할되어, 접착 필름이 부착된 반도체칩을 얻을 수 있는 것이 확인되었다. 또한, 분할된 접착 필름은, 버도 충분히 적으며, 반도체칩과 거의 동일한 형상을 가지고 있는 것이 확인되었다. 이에 비해, 비교예 1 및 2의 반도체용 접착 필름을 사용한 경우, 전술한 익스팬딩 공정 및 픽업 공정에 의해 반도체용 접착 필름을 분할할 수 없었다.
이상의 결과로부터, 본 발명의 반도체용 접착 필름을 사용하는 접착 필름이 부착된 반도체칩의 제조 방법에 의하면, 버가 충분히 적고 반도체칩과 거의 동일한 형상의 접착 필름이 부착된 반도체칩을 얻을 수 있고, 선다이싱 방식에 의한 반도체 장치의 제조에 있어서의 조립성과 신뢰성의 양립을 도모할 수 있는 것을 알았다.
[산업상 이용 가능성]
본 발명에 의하면, 반도체 웨이퍼로부터 반도체칩을 양호한 수율로 얻을 수 있고, 버가 충분히 적으며 반도체칩과 거의 동일한 형상의 접착 필름이 부착된 반도체칩을 얻을 수 있는 접착 필름이 부착된 반도체칩의 제조 방법 및 이 접착 필름이 부착된 반도체칩의 제조 방법에 바람직하게 사용되는 반도체용 접착 필름, 및 조립성과 신뢰성의 양립을 가능하게 하는 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (3)

  1. 반도체 웨이퍼의 한쪽 면에, 상기 반도체 웨이퍼를 복수의 반도체칩으로 분획하는 컷팅자국을 상기 반도체 웨이퍼의 두께보다 작은 깊이로 형성하고, 상기 반도체 웨이퍼의 상기 컷팅자국이 형성되어 있지 않은 다른 쪽 면을, 상기 컷팅자국에 도달할 때까지 연삭함으로써 얻어지는, 복수의 반도체칩으로 이루어지는 분할된 반도체 웨이퍼; 폴리이미드 수지, 폴리아미드이미드 수지, 페녹시 수지, 아크릴 수지, 폴리아미드 수지 및 우레탄 수지로 이루어진 군으로부터 선택되는 1종 이상의 고분자량 성분, 에폭시 수지 및 무기 필러를 함유하는 반도체용 접착 필름; 및 다이싱 테이프가 적어도 적층되고, 상기 반도체용 접착 필름이 1～15㎛ 범위의 두께를 가지면서 5% 미만의 인장 파단 신장도를 가지고, 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 적층체를 준비하는 공정; 및
    상기 다이싱 테이프를 상기 분할된 반도체 웨이퍼의 복수의 반도체 칩이 서로 멀어지는 방향으로 당겨서 늘인 상태에서, 다이싱 테이프의 아래쪽을 속도가 20～200mm/s인 푸시업 니들로 푸시업하면서, 상기 복수의 반도체칩을 각각 상기 적층체의 적층 방향으로 픽업하고, 이때 반도체용 접착 필름의 두께 방향으로 걸려진 전단력에 의해, 상기 반도체용 접착 필름을 분할하여 접착 필름이 부착된 반도체칩을 얻는 공정
    을 포함하는, 접착 필름이 부착된 반도체칩의 제조 방법.
  2. 제1항에 기재된 제조 방법에 의해 얻어진 접착 필름이 부착된 반도체칩을, 다른 반도체칩 또는 반도체칩 탑재용 지지 부재에 접착하는 공정을 포함하는 반도체 장치의 제조 방법.
  3. 삭제
KR1020107008476A 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법 KR101176431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-263347 2007-10-09
JP2007263347 2007-10-09
PCT/JP2008/068237 WO2009048061A1 (ja) 2007-10-09 2008-10-07 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117031361A Division KR20120007556A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100061557A KR20100061557A (ko) 2010-06-07
KR101176431B1 true KR101176431B1 (ko) 2012-08-30

Family

ID=40549205

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107008476A KR101176431B1 (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
KR1020117031361A KR20120007556A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117031361A KR20120007556A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (2) US8198176B2 (ko)
EP (1) EP2200074A4 (ko)
JP (2) JP5353703B2 (ko)
KR (2) KR101176431B1 (ko)
CN (1) CN101821834A (ko)
MY (1) MY151700A (ko)
TW (1) TWI473152B (ko)
WO (1) WO2009048061A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198176B2 (en) * 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
JP5323779B2 (ja) * 2010-07-26 2013-10-23 古河電気工業株式会社 ウエハ加工用テープ
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5883250B2 (ja) * 2011-07-29 2016-03-09 リンテック株式会社 転写装置および転写方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
DE102011116409B3 (de) * 2011-10-19 2013-03-07 Austriamicrosystems Ag Verfahren zur Herstellung dünner Halbleiterbauelemente
CN104039913B (zh) * 2011-11-02 2017-08-22 汉高知识产权控股有限责任公司 用于电子部件的粘合剂
WO2014030699A1 (ja) * 2012-08-23 2014-02-27 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5480415B1 (ja) * 2012-10-11 2014-04-23 古河電気工業株式会社 半導体ウェハ加工用粘着テープ
KR101994930B1 (ko) 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
KR20140123129A (ko) 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지
US20160086908A1 (en) * 2013-05-28 2016-03-24 Lintec Corporation Adhesive agent composition, adhesive sheet, and method for manufacturing semiconductor device
KR102474242B1 (ko) * 2015-01-09 2022-12-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102015100827B4 (de) 2015-01-21 2024-10-02 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats
WO2016140248A1 (ja) * 2015-03-04 2016-09-09 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
DE102015204698B4 (de) * 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
KR102528047B1 (ko) * 2015-05-25 2023-05-02 린텍 가부시키가이샤 반도체 장치의 제조 방법
FR3042906B1 (fr) * 2015-10-23 2018-07-27 Commissariat Energie Atomique Procede d’amincissement d’echantillons
JP2017117959A (ja) * 2015-12-24 2017-06-29 リンテック株式会社 半導体ウエハの加工方法、半導体チップの製造方法及び加工半導体ウエハ
WO2017145979A1 (ja) * 2016-02-23 2017-08-31 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
CN110461973B (zh) 2017-03-28 2022-02-08 琳得科株式会社 膜状粘合剂复合片及半导体装置的制造方法
JP6912254B2 (ja) * 2017-04-05 2021-08-04 株式会社ディスコ 加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
GB201801457D0 (en) * 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
JP7214306B2 (ja) * 2018-04-27 2023-01-30 株式会社ディスコ 被加工物の加工方法
US10410905B1 (en) * 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
WO2020004210A1 (ja) * 2018-06-29 2020-01-02 リンテック株式会社 半導体チップの製造方法及び半導体装置の製造方法
US20200013701A1 (en) * 2018-07-03 2020-01-09 Texas Instruments Incorporated Wafer stencil for controlling die attach material thickness on die
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
JP7427480B2 (ja) * 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置
JP7446887B2 (ja) 2020-03-30 2024-03-11 リンテック株式会社 フィルム状接着剤
KR20230117446A (ko) * 2020-12-17 2023-08-08 이나리 테크놀로지 에스디엔 비에이치디 반도체 물품의 제조방법 및 그 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128065A1 (en) 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
US20060197260A1 (en) 2005-03-07 2006-09-07 Disco Corporation Laser processing method and laser beam processing machine

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903046A (en) * 1996-02-20 1999-05-11 Micron Technology, Inc. Integrated circuit device having cyanate ester buffer coat
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
KR20080087045A (ko) * 2000-02-15 2008-09-29 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그 제조 방법, 이것을 이용한 접착 필름, 반도체 탑재용 기판 및 반도체 장치
JP2002016021A (ja) 2000-06-28 2002-01-18 Toshiba Corp 半導体チップの生産方法及び半導体チップ
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002160211A (ja) 2000-11-27 2002-06-04 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2002367933A (ja) 2001-06-11 2002-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの分離方法
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6790524B2 (en) * 2001-08-02 2004-09-14 Toray Plastics (America), Inc. Biaxially oriented polypropylene metallized film for packaging
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
KR100555559B1 (ko) * 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
TWI387631B (zh) * 2004-05-18 2013-03-01 Hitachi Chemical Co Ltd 黏著片與使用此黏著片之半導體裝置以及其製造方法
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP2006203133A (ja) 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
DE102005024431B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4721834B2 (ja) * 2005-09-06 2011-07-13 日東電工株式会社 粘着シート及びこの粘着シートを用いた製品の加工方法
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP5275553B2 (ja) * 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
JP5286084B2 (ja) * 2006-07-19 2013-09-11 積水化学工業株式会社 ダイシング・ダイボンディングテープ及び半導体チップの製造方法
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
KR101162819B1 (ko) 2007-04-05 2012-07-05 히다치 가세고교 가부시끼가이샤 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트
EP2139027A4 (en) * 2007-04-06 2012-08-08 Hitachi Chemical Co Ltd SEMICONDUCTOR ADHESIVE FILM, COMPOSITE SHEET, AND PROCESS FOR PRODUCING A SEMICONDUCTOR CHIP USING THE SAME
US8198176B2 (en) * 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR101191121B1 (ko) * 2007-12-03 2012-10-15 주식회사 엘지화학 다이싱 다이본딩 필름 및 다이싱 방법
JP4717085B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5561949B2 (ja) * 2009-04-08 2014-07-30 日東電工株式会社 熱硬化型ダイボンドフィルム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128065A1 (en) 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
US20060197260A1 (en) 2005-03-07 2006-09-07 Disco Corporation Laser processing method and laser beam processing machine

Also Published As

Publication number Publication date
US20100311227A1 (en) 2010-12-09
CN101821834A (zh) 2010-09-01
MY151700A (en) 2014-06-30
EP2200074A1 (en) 2010-06-23
US20120295400A1 (en) 2012-11-22
KR20100061557A (ko) 2010-06-07
US8198176B2 (en) 2012-06-12
JP2013179317A (ja) 2013-09-09
JPWO2009048061A1 (ja) 2011-02-17
WO2009048061A1 (ja) 2009-04-16
TW200924047A (en) 2009-06-01
EP2200074A4 (en) 2011-12-07
KR20120007556A (ko) 2012-01-20
JP5353703B2 (ja) 2013-11-27
TWI473152B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
KR101176431B1 (ko) 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
JP5353702B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR101162819B1 (ko) 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트
KR101204197B1 (ko) 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2022054718A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2022186285A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JP2010001453A (ja) 接着フィルム、接着シート、半導体装置及び半導体装置の製造方法
WO2023047594A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150807

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 8