KR102528047B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102528047B1
KR102528047B1 KR1020177033615A KR20177033615A KR102528047B1 KR 102528047 B1 KR102528047 B1 KR 102528047B1 KR 1020177033615 A KR1020177033615 A KR 1020177033615A KR 20177033615 A KR20177033615 A KR 20177033615A KR 102528047 B1 KR102528047 B1 KR 102528047B1
Authority
KR
South Korea
Prior art keywords
protective film
film
chip
forming
semiconductor wafer
Prior art date
Application number
KR1020177033615A
Other languages
English (en)
Other versions
KR20180010194A (ko
Inventor
나오야 사이키
가츠히코 호리고메
히로유키 요네야마
요시오 아라이
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20180010194A publication Critical patent/KR20180010194A/ko
Application granted granted Critical
Publication of KR102528047B1 publication Critical patent/KR102528047B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Abstract

본 발명의 반도체 장치의 제조 방법은, 반도체 웨이퍼의 표면측으로부터 홈을 형성하고, 또는 반도체 웨이퍼에 개질 영역을 형성하는 전처리 공정과, 상기 반도체 웨이퍼를 이면측으로부터 연삭하고, 상기 홈 또는 개질 영역을 따라서 복수의 칩으로 개편화시키는 칩 개편화 공정과, 지지체 상에 열경화성 보호막 형성 필름이 설치되어 있는 지지체 부착 보호막 형성 필름의 열경화성 보호막 형성 필름측을, 개편화된 상기 반도체 웨이퍼의 이면에 부착하는 부착 공정과, 상기 반도체 웨이퍼에 부착된 상기 열경화성 보호막 형성 필름을, 열경화하여 보호막으로 하는 열경화 공정과, 상기 열경화 공정 후에, 상기 칩에 상기 보호막이 적층된 보호막 부착 칩을 픽업하는 픽업 공정을 구비한다.

Description

반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로써, 특히, 선 다이싱법으로 반도체 웨이퍼의 개편화를 행함과 함께, 반도체 칩 이면에 보호막을 형성하는 반도체 장치의 제조 방법에 관한 것이다.
종래, 웨이퍼의 두께를 조정하는 이면 연삭에 앞서 다이싱을 행하는, 선 다이싱법이 알려져 있다. 선 다이싱법은, 예를 들어 다이싱에 의해 웨이퍼 표면으로부터 절입 홈을 형성해 놓고, 그 후, 적어도 절입 홈의 저면에 도달하도록 이면을 연삭하여, 이면 연삭에 의해 두께 조정과 반도체 웨이퍼의 칩에 대한 분할을 동시에 행하는 것이다.
선 다이싱법에 의해 분할된 칩은, 예를 들어 특허문헌 1에 개시되도록, 칩 고착용의 접착제층(다이 본드)을 칩 이면에 형성한 후에 실장되는 것이 알려져 있다.
이 경우에는, 구체적으로는, 먼저, 지지체 상에, 접착 필름이 적층되어 이루어지는 복합 필름의 접착 필름측이, 복수의 칩으로 분할된 웨이퍼에 부착된다. 그 후, 분할된 칩의 칩 간격에 따라 접착 필름이 절단됨으로써, 각 칩 이면에 접착 필름을 포함하는 접착제층이 형성된다. 이면에 접착제층이 형성된 각 칩은, 픽업됨으로써 지지체로부터 박리되어, 리드 프레임, 기판 등에 실장되어 반도체 장치가 제조된다.
일본 특허 공개 제2013-153071호 공보
그런데, 최근에는 페이스 다운 방식이라고 불리는 실장법에 의해 반도체 장치가 제조되는 것이 행해지고 있다. 이 방법에서는, 범프 등의 전극이 형성된 회로면을 갖는 반도체 칩이 실장될 때에, 반도체 칩의 회로면측이 리드 프레임 등의 칩 탑재부에 접합된다. 따라서, 회로가 형성되지 않은 반도체 칩의 이면측이 노출되는 구조가 되기 때문에, 반도체 칩의 이면에는, 반도체 칩을 보호하기 위하여, 경질의 유기 재료를 포함하는 보호막이 형성되는 경우가 있다.
여기서, 보호막을 형성하기 위한 필름은, 열경화성 수지를 함유하는 경우가 있다. 그러나, 열경화성 수지를 함유하는 필름은, 열경화할 때에 수축 등이 생겨, 칩에 휨을 발생시킬 우려가 있다. 이 칩의 휨은, 개편화된 칩이 세장 형상인 경우나, 칩 표면에 유기막이 피막될 때에 특히 발생하기 쉬워진다.
본 발명은 이상의 문제점을 감안하여 이루어진 것으로, 칩 이면에 열경화에 의해 보호막을 형성해도, 반도체 칩에 휨이 생기기 어려운 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
본 발명자들은 예의 검토한 결과, 보호막을 형성하기 위한 열경화성 보호막 형성용 필름을 열경화한 후에, 픽업 공정을 실시함으로써 상기 과제를 해결하는 것을 알아내어, 본 발명을 완성시켰다. 즉, 본 발명은 이하의 (1) 내지 (7)을 제공한다.
(1) 반도체 웨이퍼의 표면측으로부터 홈을 형성하고, 또는 반도체 웨이퍼에 개질 영역을 형성하는 전처리 공정과,
상기 반도체 웨이퍼를, 이면측으로부터 연삭하여, 상기 홈 또는 개질 영역을 따라서 복수의 칩으로 개편화시키는 칩 개편화 공정과,
지지체 상에 열경화성 보호막 형성 필름이 설치되어 있는 지지체 부착 보호막 형성 필름의 열경화성 보호막 형성 필름측을, 개편화된 상기 반도체 웨이퍼의 이면에 부착하는 부착 공정과,
상기 반도체 웨이퍼에 부착된 상기 열경화성 보호막 형성 필름을, 열경화하여 보호막으로 하는 열경화 공정과,
상기 열경화 공정 후에, 상기 칩에 상기 보호막이 적층된 보호막 부착 칩을 픽업하는 픽업 공정
을 구비하는 반도체 장치의 제조 방법.
(2) 상기 지지체가 기재를 갖고, 상기 기재가 폴리에스테르계 필름 및 폴리프로필렌 필름으로 이루어지는 군으로부터 선택되는 1종을 포함하는 필름을 적어도 1층 이상 갖는 상기 (1)에 기재된 반도체 장치의 제조 방법.
(3) 상기 반도체 웨이퍼의 이면에 부착된 열경화성 보호막 형성 필름 또는 보호막을, 칩 간격에 따라 절단하여 각 칩에 따른 형상으로 분할하는 보호막 분할 공정을 더 구비하는 상기 (1) 또는 (2)에 기재된 반도체 장치의 제조 방법.
(4) 상기 보호막 분할 공정을, 열경화 공정과 상기 픽업 공정 사이에 행하는 상기 (3)에 기재된 반도체 장치의 제조 방법.
(5) 상기 지지체 부착 보호막 형성 필름을 링 프레임으로 보유 지지한 상태에서, 상기 열경화성 보호막 형성 필름을 열경화하여 보호막으로 하는 상기 (1) 내지 (4) 중 어느 것에 기재된 반도체 장치의 제조 방법.
(6) 상기 반도체 웨이퍼는 그의 표면에 유기막이 피막된 것인 상기 (1) 내지 (5) 중 어느 것에 기재된 반도체 장치의 제조 방법.
(7) 상기 칩이 세장 형상인 상기 (1) 내지 (6) 중 어느 것에 기재된 반도체 장치의 제조 방법.
이상의 본 발명의 제조 방법에 의하면, 칩 이면에 열경화에 의해 보호막을 형성해도, 반도체 칩에 휨이 생기기 어려워진다.
도 1은 반도체 장치의 제조 방법에 있어서, 웨이퍼 표면에 홈을 형성하여 행하는 전처리 공정을 나타내는 모식적인 단면도.
도 2는 반도체 장치의 제조 방법에 있어서, 홈이 형성된 웨이퍼 표면에 백그라인드 테이프를 부착하는 공정을 나타내는 모식적인 단면도.
도 3은 반도체 장치의 제조 방법에 있어서, 웨이퍼의 이면을 연삭하여, 반도체 칩으로 개편화하는 공정을 나타내는 모식적인 단면도.
도 4는 반도체 장치의 제조 방법에 있어서, 지지체 부착 보호막 형성 필름을 개편화된 반도체 웨이퍼 및 링 프레임에 부착하는 공정을 나타내는 모식적인 단면도.
도 5는 반도체 장치의 제조 방법에 있어서, 열경화성 보호막 형성 필름을 열경화하는 공정을 나타내는 모식적인 단면도.
도 6은 반도체 장치의 제조 방법에 있어서, 보호막을 분할하는 공정을 나타내는 모식적인 단면도.
도 7은 반도체 장치의 제조 방법에 있어서, 보호막 부착 칩을 픽업하는 공정을 나타내는 모식적인 단면도.
도 8은 지지체 부착 보호막 형성 필름의 다른 예를 나타내기 위한 모식적인 단면도.
도 9는 반도체 장치의 제조 방법에 있어서, 웨이퍼에 개질 영역을 형성하여 행하는 전처리 공정을 나타내는 모식적인 단면도.
도 10은 칩의 휨량을 측정하는 방법을 나타내는 모식도.
이하, 본 발명에 관한 반도체 장치의 제조 방법에 대해 보다 상세하게 설명한다. 또한, 이하의 기재에서, 「중량 평균 분자량(Mw)」은, 겔 투과 크로마토그래피(GPC)법으로 측정되는 폴리스티렌 환산의 값이다. 또한, 예를 들어 「(메트)아크릴레이트」란, 「아크릴레이트」 및 「메타크릴레이트」의 양쪽을 나타내는 용어로서 사용하고 있고, 다른 유사 용어에 대해서도 동일하다.
본 발명의 반도체 장치의 제조 방법은, 이하의 (i) 내지 (v)의 공정을 구비한다.
(i) 반도체 웨이퍼의 표면측으로부터 홈을 형성하고, 또는 반도체 웨이퍼에 개질 영역을 형성하는 전처리 공정;
(ⅱ) 상기 반도체 웨이퍼를, 이면측으로부터 연삭하여, 상기 홈 또는 개질 영역을 따라서 복수의 칩으로 개편화시키는 칩 개편화 공정;
(ⅲ) 지지체 상에 열경화성 보호막 형성 필름이 설치되어 있는 지지체 부착 보호막 형성 필름의 열경화성 보호막 형성 필름측을, 개편화된 상기 반도체 웨이퍼의 이면에 부착하는 부착 공정;
(ⅳ) 상기 반도체 웨이퍼에 부착된 상기 열경화성 보호막 형성 필름을, 열경화하여 보호막으로 하는 열경화 공정; 및
(v) 상기 열경화 공정 후에, 상기 칩에 상기 보호막이 적층된 보호막 부착 칩을 픽업하는 픽업 공정
또한, 본 발명의 반도체 장치의 제조 방법은, 또한 이하의 공정 (vi)을 구비하는 것이 바람직하다.
(vi) 상기 반도체 웨이퍼의 이면에 부착된 열경화성 보호막 형성 필름 또는 보호막을, 칩 간격에 따라 절단하여 각 칩에 따른 형상으로 분할하는 보호막 분할 공정.
이하, 도 1 내지 7을 사용하여 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법에 대해 상세하게 설명한다. 도 1 내지 7은, 본 발명의 제1 실시 형태에 관한 반도체 장치의 제조 방법을 시계열로 나타낸 도면이다. 또한, 제1 실시 형태에서는, 전처리 공정에서 홈을 형성한다.
[전처리 공정]
먼저, 도 1에 나타낸 바와 같이, 반도체 웨이퍼(10)의 표면측으로부터 홈(11)을 형성하는 전처리 공정을 행한다. 본 공정에서 형성되는 홈(11)은, 웨이퍼(10)의 두께보다 얕은 깊이의 홈이다. 홈(11)의 형성은, 종래 공지된 웨이퍼 다이싱 장치 등을 사용하여 행하는 것이 가능하다. 또한, 반도체 웨이퍼(10)는, 후술하는 칩 개편화 공정에 있어서, 홈(11)에 따라 복수의 반도체 칩으로 분할된다.
본 실시 형태에서 사용되는 반도체 웨이퍼(10)는 실리콘 웨이퍼여도 되고, 또한 갈륨ㆍ비소 등의 웨이퍼여도 된다. 반도체 웨이퍼(10)의 연삭 전의 두께는 특별히 한정되지 않지만, 통상은 500 내지 1000㎛ 정도이다.
반도체 웨이퍼(10)의 표면은, 도 1에 나타낸 바와 같이, 유기막(13)으로 피막되어 있는 것이 바람직하다. 유기막(13)으로서는, 특별히 한정되지 않지만, 폴리이미드, 폴리벤조옥사졸, 실리콘을 들 수 있지만, 이들 중에서는 폴리이미드가 바람직하다. 반도체 웨이퍼(10)는, 유기막(13)이 설치됨으로써, 그의 표면을 보호하는 것이 가능하다. 또한, 반도체 웨이퍼(10)는, 유기막(13)이 설치된 경우의 쪽이, 휨이 발생하기 쉬워지는 경향이 있기 때문에, 휨의 억제 효과의 요구가 크다.
반도체 웨이퍼(10)는, 그의 표면에 회로(12)가 형성되어 있다. 웨이퍼 표면에 대한 회로(12)의 형성은, 에칭법, 리프트 오프법 등의 종래 범용되고 있는 방법을 포함하는 다양한 방법에 의해 행할 수 있다.
[칩 개편화 공정]
다음으로, 홈(11)이 형성된 웨이퍼 표면에, 백그라인드 테이프(16)를 부착한다. 그 후, 반도체 웨이퍼(10)의 이면을 연삭하여, 반도체 웨이퍼(10)를 복수의 반도체 칩(15)으로 개편화하는 칩 개편화 공정을 행한다. 도 2에는, 홈(11)이 형성된 웨이퍼 표면에, 백그라인드 테이프(16)가 부착된 상태를 나타낸다.
여기서, 백그라인드 테이프(16)는, 백그라인드 테이프용 기재와, 이 기재 상에 설치된 백그라인드 테이프용 점착제층을 구비하고, 이 점착제 층을 통하여 반도체 웨이퍼(10)에 부착되는 것이 바람직하다. 이들 백그라인드 테이프용 기재 및 백그라인드 테이프용 점착제층에 사용되는 재료는, 공지된 것으로부터 적절히 선택가능하며, 예를 들어 백그라인드 테이프용 점착제층은, 에너지선 경화형의 점착제를 포함한다. 반도체 웨이퍼(10) 표면에 백그라인드 테이프(16)가 부착됨으로써, 반도체 웨이퍼(10)는, 1매의 백그라인드 테이프(16) 상에서 복수의 칩(15)으로 개편화되기 때문에, 개편화된 칩(15)은, 위치 변동 등을 하지 않고, 일체적으로 취급할 수 있다. 또한, 웨이퍼(10)의 이면을 연삭할 때, 회로(12)를 보호하는 것이 가능하다. 단, 백그라인드 테이프(16)의 웨이퍼로의 부착은, 생략하는 것이 가능하다.
상기 반도체 웨이퍼의 연삭은, 적어도 홈(11)의 저부에 이르도록 반도체 웨이퍼(10)의 이면에 대해 행한다. 이 연삭에 의해, 홈은, 도 3에 나타낸 바와 같이 웨이퍼를 관통하는 절입(11A)이 되고, 반도체 웨이퍼(10)는 절입(11A)에 의해 분할되어, 각각의 반도체 칩(15)으로 개편화된다.
개편화된 반도체 칩(15)의 형상은, 사각형이어도 되고, 세장 형상으로 되어 있어도 되지만, 세장 형상이 되는 것이 바람직하다. 본 발명에서는, 세장 형상의 반도체 칩(15)의 쪽이, 휨이 생기기 쉬워지기 때문에, 휨의 억제 효과의 요구가 크다.
세장 형상은, 칩 길이가 칩 폭보다도 커지는 것이지만, 칩 폭에 대한 칩 길이의 비(애스펙트비)가, 2 이상인 것이 바람직하고, 4 이상인 것이 더 바람직하고, 10 이상인 것이 더욱 바람직하다. 애스펙트비의 상한은, 특별히 한정되지 않지만, 통상 100 이하 정도, 바람직하게는 50 이하이다. 세장 형상의 반도체 칩(15)은, 직사각형인 것이 바람직하지만, 특별히 한정되지 않는다. 또한, 개별화된 칩의 두께는 특별히 한정되지 않지만, 통상 10 내지 300㎛ 정도이고, 바람직하게는 50 내지 200㎛이다.
[부착 공정]
다음으로, 도 4에 나타낸 바와 같이, 복수의 칩(15)으로 개편화된 반도체 웨이퍼(10)의 이면에, 지지체 부착 보호막 형성 필름(20)을 부착하는 부착 공정을 행한다.
지지체 부착 보호막 형성 필름(20)은, 도 4에 나타낸 바와 같이, 지지체(21)와, 지지체(21) 상에 설치된 열경화성 보호막 형성 필름(22)을 구비한다. 지지체(21)는, 열경화성 보호막 형성 필름(22)을 지지할 수 있는 시트상인 것이면 특별히 한정되지 않지만, 도 4에 나타낸 바와 같이, 기재(21A)와, 기재(21A)의 한쪽 면에 설치된 점착제층(21B)을 구비하고, 열경화성 보호막 형성 필름(22)이 점착제층(21B) 상에 접합되어 있는 것이 바람직하다. 또한, 지지체 부착 보호막 형성 필름(20)의 각 부재의 상세에 대해서는 후술한다.
지지체 부착 보호막 형성 필름(20)은, 열경화성 보호막 형성 필름(22)측을, 도 4에 도시한 바와 같이, 복수의 칩(15)으로 개편화되어 있는 반도체 웨이퍼(10)의 이면에 부착한다. 또한, 지지체 부착 보호막 형성 필름(20)은, 반도체 웨이퍼(10)(반도체 칩(15))에 부착되는 중앙 영역을 둘러싸는 외주 영역이 링 프레임(25)에 부착되는 것이 바람직하다. 이에 따라, 지지체 부착 보호막 형성 필름(20) 및 그의 위에 부착되어 있는 복수의 반도체 칩(15)은, 링 프레임(25)에 의해 일체적으로 지지된다.
그 후, 복수의 칩(15)에 백그라인드 테이프(16)가 부착되어 있는 경우에는, 백그라인드 테이프(16)가, 복수의 칩(15)(반도체 웨이퍼(10))으로부터 박리된다. 또한, 백그라인드 테이프(16)의 백그라인드 테이프용 점착제층이 에너지선 경화형 점착제로부터 형성되는 경우에는, 백그라인드 테이프(16)를 박리하기 전에, 백그라인드 테이프용 점착제층에 에너지선을 조사하여 경화시키는 것이 바람직하다. 또한, 에너지선으로서는, 통상 자외선, 전자선 등이 사용된다.
여기서, 지지체(21)는, 면 방향에 있어서, 도 4에 도시된 바와 같이, 열경화성 보호막 형성 필름(22)보다도 한층 더 큰 것이 바람직하다. 지지체(21)는, 한층 더 큰 것으로, 그 중앙 영역 상에 열경화성 보호막 형성 필름(22)이 배치됨과 함께, 중앙 영역을 둘러싸는 외주 영역은, 열경화성 보호막 형성 필름(22)이 설치되지 않는 영역이 되고, 외주 영역을 용이하게 링 프레임(25)에 부착시킬 수 있다. 또한, 지지체(21)는, 점착제층(21B)을 통하여 링 프레임(25)에 부착되는 것이 바람직하다.
단, 지지체 부착 보호막 형성 필름(20)은, 도 8에 도시된 바와 같이, 열경화성 보호막 형성 필름(22) 상에 링 프레임용 점착제층(23)이 설치되어 있어도 된다. 이 때, 열경화성 보호막 형성 필름(22)은, 반도체 웨이퍼(10)보다도 한층 더 크고, 그 중앙 영역이 반도체 웨이퍼(10)에 부착되는 영역이 됨과 함께, 그 중앙을 둘러싸는 외주 영역에, 링상의 링 프레임용 점착제층(23)이 설치된다. 이 경우, 지지체 부착 보호막 형성 필름(20)은, 링 프레임용 점착제층(23)을 통하여 링 프레임(25)에 부착된다.
링 프레임용 점착제층(23)은, 예를 들어 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등의 점착제로부터 형성된다.
[열경화 공정]
상기의 부착 공정의 후, 열경화성 보호막 형성 필름(22)을 열경화하여 보호막(22A)으로 하는 열경화 공정을 행한다.
열경화 공정은, 예를 들어 오븐(30) 내에서 행한다. 즉, 도 5에 도시된 바와 같이, 복수의 반도체 칩(15)이 부착된 지지체 부착 보호막 형성 필름(20)을, 바람직하게는 링 프레임(25)에 부착된 상태에서 오븐(30) 내부에 반송하고, 오븐(30) 내부에서 가열하여 열경화한다. 오븐(30)에 있어서의 가열은, 열경화성 보호막 형성 필름(22)을 경화할 수 있는 온도와 가열 시간으로 행하면 되지만, 온도로서는 바람직하게는 70 내지 175℃, 더 바람직하게는 80 내지 150℃이고, 가열 시간으로서는, 바람직하게는 30 내지 180분, 더 바람직하게는 60 내지 120분이다.
[보호막 분할 공정]
그 후, 도 6에 도시된 바와 같이, 개편화된 반도체 웨이퍼(10)의 이면에 부착된 보호막(22A)을, 칩 간격에 따라 절단하고, 각 칩에 따른 형상으로 분할하는 보호막 분할 공정을 행한다.
반도체 웨이퍼(10)는 절입(11A)에 의해 칩(15)으로 개편화되어 있고, 각각의 칩(15) 사이의 절입(11A)에 따라 보호막(22A)을 절단한다. 보호막(22A)의 절단은, 레이저 조사, 다이싱 블레이드, 지지체(21)의 익스팬드 등으로 행하여지지만, 레이저 조사에 의해 행해지는 것이 바람직하다. 레이저 조사로 행해지는 경우, 레이저광원(26)으로부터 발해진 레이저광은, 반도체 칩(15)의 표면측으로부터, 절입(11A)을 통하여 보호막(22A)에 조사된다. 이에 의해, 분할된 보호막(22A)의 형상을, 용이하게 반도체 칩(15)의 형상에 대응한 것으로 된다.
보호막(22A)의 절단은, 보호막(22A)이 완전히 절단되도록 행해질 필요는 없고, 후술하는 픽업 공정 등으로 보호막(22A)끼리 분리할 수 있도록, 부분적으로 절단되어 있어도 되고, 이러한 형태도 본 발명에서 말하는 보호막 분할 공정의 일 형태에 포함된다. 또한, 보호막(22A) 절단 시에 발생하는 파편 등을 제거하기 위하여, 보호막(22A)을 절단한 후, 지지체(21) 상의 복수의 칩(15)을 스피너 등에 의해 세정해도 된다.
[픽업 공정]
상기 열경화 공정 및 보호막 분할 공정 후, 도 7에 도시된 바와 같이, 각 반도체 칩(15)에 보호막(22A)이 적층되어 이루어지는 보호막 부착 칩(24)을, 픽업하여, 지지체(21)로부터 박리한다. 지지체(21)는, 픽업하기 쉽도록, 픽업하기 전에 면 방향으로 익스팬드해도 된다. 지지체(21)로부터 박리된 보호막 부착 칩(24)은, 예를 들어 페이스 다운 방식이라고 불리는 방식에 의해, 칩 상의 회로면을 리드 프레임 등의 칩 탑재부에 접합시켜, 반도체 장치를 얻는다.
[제2 실시 형태]
다음으로, 본 발명의 제2 실시 형태에 관한 반도체 장치의 제조 방법에 대해 상세하게 설명한다. 제1 실시 형태에서는, 전처리 공정에 있어서, 다이싱에 의해 홈을 설치하여 개편화했지만, 제2 실시 형태에서는, 홈 대신에 개질 영역을 형성한다. 이하, 제2 실시 형태에 대해, 제1 실시 형태와의 상위점을 설명한다. 또한, 이하에서 설명을 생략하는 구성 및 공정은, 제1 실시 형태와 동일하다.
본 실시 형태에서는, 도 9에 도시된 바와 같이, 먼저, 반도체 웨이퍼(10)에서 개질 영역(17)을 형성하는 전처리 공정을 행한다. 개질 영역(17)은, 반도체 웨이퍼(10)에 있어서, 취질화(脆質化)된 부분이며, 연삭 공정에 있어서의 연삭에 의해, 반도체 웨이퍼(10)가 얇아지거나, 연삭에 의한 힘이 가해지거나 함으로써 반도체 웨이퍼(10)가 파괴되어 반도체 칩으로 개편화되는 기점이 되는 영역이다. 개질 영역(17)의 형성은, 반도체 웨이퍼(10)의 내부에 초점을 맞춘 레이저의 조사에 의해 행할 수 있다. 레이저의 조사는, 반도체 웨이퍼(10)의 표면측에서 행하거나, 이면측에서 행해도 된다.
또한, 반도체 웨이퍼(10)의 표면은, 제1 실시 형태와 마찬가지로, 유기막(13)으로 피막되어 있는 것이 바람직하다. 또한, 반도체 웨이퍼(10)는, 제1 실시 형태와 마찬가지로 그의 표면에 회로(12)가 형성되어 있다.
또한, 이하에서 설명하는 전처리 이외의 각 공정을 나타내는 도면은, 제1 실시 형태와 마찬가지이므로 생략하지만, 도 3 내지 6에 나타나는 절입(11A)은 형성되지 않는다.
다음으로, 개질 영역(17)이 형성된 웨이퍼 표면에, 백그라인드 테이프(16)를 부착한다. 단, 본 실시예에서도 백그라인드 테이프(16)의 부착을 생략할 수도 있다. 그 후, 반도체 웨이퍼(10)의 이면을 연삭하여, 개질 영역(17)에 따라 복수의 칩으로 개편화시킨다.
여기서, 연삭에 의해 연삭면(웨이퍼 이면)은, 개질 영역(17)에 이르러도 되지만, 엄밀하게 개질 영역(17)까지 이르지 않아도 되고, 구체적으로는, 개질 영역(17)을 기점으로 하여 반도체 웨이퍼(10)가 파괴되어 반도체 칩(15)으로 개편화되는 정도로, 개질 영역(17)에 근접하는 위치까지 연삭하면 된다.
그 후, 제1 실시 형태와 마찬가지로, 부착 공정 및 열경화 공정을 행하고, 또한 보호막 분할 공정 및 픽업 공정을 행한다. 단, 본 실시 형태에서는, 보호막 분할 공정은, 지지체(21)를 익스팬드함으로써 보호막을 분할하는 것이 바람직하다. 이 때, 보호막(22A)의 성상에 맞추어, 보호막(22A)의 가열이나 냉각을 행하면서, 지지체(21)의 익스팬드를 행할 수도 있다.
또한, 이상의 제1 및 제2 실시 형태에서는, 보호막 분할 공정은, 열경화 공정과 픽업 공정 사이에 행하여지지만, 보호막 분할 공정은, 부착 공정과 열경화 공정 사이에 행할 수도 있다. 보호막 분할 공정을, 부착 공정과 열경화 공정 사이에 행하면, 보호막 분할 공정에서는, 열경화 전의 열경화성 보호막 형성 필름(22)을 절단하여 분할하게 된다. 기타 공정은, 상기와 같으므로 그의 설명은 생략한다.
또한, 열경화성 보호막 형성 필름(22) 또는 보호막(22A)에 레이저 마킹을 행해도 된다. 레이저 마킹은, 레이저광을 조사시켜, 열경화성 보호막 형성 필름(22) 또는 보호막(22A)의 표면을 깍아냄으로써 마킹하는 방법이다. 레이저 마킹은, 열경화성 보호막 형성 필름(22)을 반도체 칩(15)에 부착한 후에 행하면 되지만, 열경화 공정 후에 행하는 것이 바람직하고, 열경화 공정과, 픽업 공정 사이에 행하는 것이 보다 바람직하다.
또한, 레이저 마킹은, 통상 레이저광을, 지지체(21)측으로부터 지지체(21)를 통하여 보호막(22A) 또는 보호막 형성 필름(22)의 표면에 조사함으로써 행한다.
이상의 반도체 장치의 제조 방법에서는, 열경화 공정 후에 픽업 공정을 행하기 때문에, 열경화성 보호막 형성 필름(22)은, 지지체(21)에 지지된 상태에서 열경화 처리된다. 따라서, 열경화성 보호막 형성 필름(22)은, 가열 경화에 의해 거의 수축하지 않고 경화물이 되므로, 반도체 칩(15)에도 휨이 생기기 어려워진다. 또한, 본 발명에서는, 선 다이싱법을 채용함으로써, 이면 연마 시에 웨이퍼를 얇게 한 시점에서 웨이퍼를 분할하므로, 웨이퍼에 대한 휨을 방지하기 쉽고, 그것에 의하여, 반도체 칩 각각의 휨도 방지하기 쉬워진다. 또한, 만일 이면 연마 시에 웨이퍼(10)에 휨이 생기더라도, 각 반도체 칩(15)은, 열경화 공정에서 열경화되는 열경화성 보호막 형성 필름(22)에 추종하여, 평면성이 높아지고, 휨량이 감소되는 것이 가능해진다.
또한, 본 제조 방법에서는, 열경화 공정을, 지지체 부착 보호막 형성 필름(20)에 복수의 반도체 칩(15)이 부착된 상태에서 행하기 때문에, 지지체가 열에 의해 변형되고, 이완이 발생하는 등의 문제가 발생할 우려가 있다. 그래서, 지지체를 구성하는 기재는 내열성을 갖는 것이 바람직하다. 내열성을 갖는 기재로서는, 구체적으로는, 후술하는 바와 같이, 적어도 폴리에스테르계 필름 또는 폴리프로필렌 필름을 갖는 것을 들 수 있다.
또한, 본 제조 방법에서는, 보호막 절단 공정을 열경화 공정 후에 행함으로써, 열경화성 보호막 형성 필름(22)은, 열경화 시에 분할되어 있지 않게 된다. 그로 인하여, 열경화 공정에서 각각의 칩(15)을, 일괄하여 열경화성 보호막 형성 필름(22) 상에 유지하게 되므로, 칩 각각이 단독으로 휘려고 하는 움직임을 방지하고, 휨을 더 효과적으로 억제할 수 있다.
또한, 본 발명에서는, 열경화 시에 지지체(21)가 링 프레임(25)에 부착되어 있으면, 반도체 칩(15) 및 지지체(21)는 일체적으로 링 프레임(25)에 지지되게 되므로, 상술한 칩의 휨을 더 효과적으로 방지한다.
또한, 반도체 웨이퍼(10)의 표면에 유기막(13)을 설치하면, 반도체 웨이퍼(10) 및 반도체 칩(15)은, 유기막(13)의 열 수축에 의해 휘기 쉬워지지만, 상기한 바와 같이 선 다이싱법을 채용하면서, 또한, 열경화 공정 후에 픽업 공정을 행함으로써, 유기막(13)에 기인하여 발생되는 휨을 효과적으로 방지한다. 마찬가지로, 세장 형상의 반도체 칩(15)이라도 휨이 발생되기 쉽지만, 선 다이싱법을 채용하면서, 또한, 열경화 공정 후에 픽업 공정을 행함으로써, 그러한 휨도 효과적으로 방지한다.
또한, 열경화성 보호막 형성 필름(22)은, 경화되어 보호막(22A)이 됨으로써 점착성이 상실되어 있다. 그로 인하여, 보호막 절단 공정을 열경화 공정 후에 행함으로써, 보호막(22A)을 절단한 것에 의해 생기는 파편이 칩 상에 부착되기 어려워진다.
[지지체 부착 보호막 형성 필름]
이하, 상기 반도체 장치의 제조 방법에 사용되는 지지체 부착 보호막 형성 필름의 각 부재의 구성 및 그의 제작 방법을 설명한다.
<기재>
지지체 부착 보호막 형성 필름(20)에 사용되는 지지체(21)의 기재(21A)는, 반도체 웨이퍼(10)의 가공에 적합한 것이면, 한정되지 않고, 통상은 수지계의 재료를 주재로 하는 수지 필름으로 구성된다.
수지 필름의 구체예로서, 저밀도 폴리에틸렌(LDPE) 필름, 직쇄 저밀도 폴리에틸렌(LLDPE) 필름, 고밀도 폴리에틸렌(HDPE) 필름 등의 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 에틸렌-노르보르넨 공중합체 필름, 노르보르넨 수지 필름 등의 폴리올레핀계 필름; 에틸렌-아세트산비닐 공중합체 필름, 에틸렌-(메트)아크릴산 공중합체 필름, 에틸렌-(메트)아크릴산에스테르 공중합체 필름 등의 에틸렌계 공중합 필름; 폴리염화비닐 필름, 염화비닐 공중합체 필름 등의 폴리염화비닐계 필름; 폴리에틸렌테레프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름 등의 폴리에스테르계 필름; 폴리우레탄 필름; 폴리이미드 필름; 폴리스티렌 필름; 폴리카르보네이트 필름; 불소 수지 필름 등을 들 수 있다. 또한 이들 가교 필름, 아이오노머 필름과 같은 변성 필름도 사용된다. 기재는, 이들 1종을 포함하는 필름이어도 되고, 또한 이들을 2종류 이상 조합한 적층 필름이어도 된다.
수지 필름은, 범용성의 관점 및 강도가 비교적 높고 휨을 방지하기 쉬운 관점이나, 상술한 부착 공정에서 칩이 이동해 버리는 것을 방지하는 관점, 내열성의 관점에서, 폴리에틸렌테레프탈레이트 필름, 폴리부틸렌테레프탈레이트 등의 폴리에스테르계 필름, 폴리프로필렌 필름이 바람직하다. 이러한 효과를 얻기 위해서는, 기재가 폴리에스테르계 필름 및 폴리프로필렌 필름으로 이루어지는 군으로부터 선택되는 적어도 1층 이상 갖고 있으면, 단층 필름이거나 적층 필름이어도 된다. 픽업 공정에서의 익스팬드를 용이하게 행할 수 있도록 하고, 또한, 픽업 자체에서도, 보호막 등이 지지체로부터 박리되기 쉬워진다는 관점에서는, 기재가 폴리프로필렌 필름을 갖고 있는 것이 특히 바람직하다. 폴리프로필렌 필름과 다른 종류의 필름을 조합한 적층 필름으로서는, 예를 들어 국제 공개 공보 WO2013/172328호에 기재된 기재를 사용해도 된다.
기재(21A)의 두께는, 특별히 한정되지 않지만, 바람직하게는 20 내지 450㎛, 더 바람직하게는 25 내지 400㎛의 범위이다.
<점착제층>
지지체 부착 보호막 형성 필름(20)에 사용되는 지지체(21)의 점착제층(21B)은, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등을 사용할 수 있지만, 이들 중에서는 아크릴계 점착제가 바람직하다.
아크릴계 점착제는, 아크릴계 공중합체(a1)를 주성분(점착 주제)으로서 함유하는 것이며, 아크릴계 공중합체(a1)는, 예를 들어 관능기 함유 단량체로부터 유도되는 구성 단위와, 관능기 함유 단량체 이외의 (메트)아크릴산에스테르 단량체 또는 그의 유도체로부터 유도되는 구성 단위를 함유한다.
아크릴계 공중합체(a1)의 구성 단위로서의 관능기 함유 단량체는, 중합성의 이중 결합과, 히드록실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 분자 내에 갖는 단량체인 것이 바람직하다.
상기 관능기 함유 단량체의 구체적인 예로서는, 2-히드록시에틸(메트)아크릴레이트, 2-히드록시프로필(메트)아크릴레이트, 3-히드록시프로필(메트)아크릴레이트, 4-히드록시부틸(메트)아크릴레이트 등을 들 수 있고, 이들은 단독으로 또는 2종 이상을 조합하여 사용된다.
아크릴계 공중합체(a1)를 구성하는 (메트)아크릴산에스테르 단량체로서는, 알킬기의 탄소수가 1 내지 20인 알킬(메트)아크릴레이트, 시클로알킬(메트)아크릴레이트, 벤질(메트)아크릴레이트가 사용된다. 이들 중에서도 특히 바람직하게는 알킬기의 탄소수가 1 내지 18인 알킬(메트)아크릴레이트, 예를 들어 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트 등이 사용된다.
아크릴계 공중합체(a1)는, 상기 관능기 함유 단량체로부터 유도되는 구성 단위를 통상 3 내지 50질량%, 바람직하게는 5 내지 35질량%의 비율로 함유하고, (메트)아크릴산에스테르 단량체 또는 그의 유도체로부터 유도되는 구성 단위를 통상 40 내지 97질량%, 바람직하게는 60 내지 95질량%의 비율로 함유한다.
아크릴계 공중합체(a1)는, 상기 관능기 함유 단량체 및 (메트)아크릴산에스테르 단량체 또는 그의 유도체 유래의 구성 단위 이외에도, 디메틸아크릴아미드, 포름산비닐, 아세트산비닐, 스티렌 등의 그 외의 단량체 유래의 구성 단위를 갖고 있어도 된다.
또한, 점착제층은, 자외선 경화형 또는 전자선 경화형 등의 에너지선 경화형 점착제를 경화한 재료를 포함하는 것이어도 된다. 에너지선 경화형 점착제로서는, 분자 중에 라디칼 반응성 탄소-탄소 이중 결합을 갖는 아크릴계 공중합체 등을 주성분(점착 주제)으로 사용한 소위 내재형 에너지선 경화형 점착제를 들 수 있다. 내재형 에너지선 경화형 점착제의 주제는, 예를 들어 상기 아크릴계 공중합체(a1)에, 아크릴계 공중합체(a1)의 관능기에 결합하는 치환기와, 라디칼 반응성 탄소-탄소 이중 결합을 갖는 불포화기 함유 화합물을 반응시킴으로써 얻어진다.
또한, 에너지선 경화형 점착제는, 상기의 아크릴계 공중합체(a1) 등의 에너지선 경화성을 갖지 않는 중합체 성분과, 에너지선 경화성의 다관능 단량체 및/또는 올리고머의 혼합물을 주성분으로 하는 소위 첨가형 에너지선 경화형 점착제여도 된다. 에너지선 경화성의 다관능 단량체 및/또는 올리고머로서는, 예를 들어 다가 알코올과 (메트)아크릴산과의 에스테르 등을 사용할 수 있다.
또한, 점착제는, 아크릴계 공중합체 등의 점착 주제 이외에도, 또한 필요에 따라 가교제, 광중합 개시제 등이 배합되어 있어도 된다. 가교제로서는, 아크릴계 공중합체 등의 중합체(점착 주제)에 함유되는 관능기와의 반응성을 갖는 다관능성 화합물을 사용할 수 있다. 이러한 다관능성 화합물의 예로서는, 이소시아나토 화합물, 에폭시 화합물, 아민 화합물, 멜라민 화합물, 아지리딘 화합물, 히드라진 화합물, 알데히드 화합물, 옥사졸린 화합물, 금속 알콕시드 화합물, 금속 킬레이트 화합물, 금속염, 암모늄염, 반응성 페놀 수지 등을 들 수 있다.
점착제층(21B)의 두께는, 특별히 한정되지 않지만, 1 내지 50㎛ 정도인 것이 바람직하고, 2 내지 30㎛인 것이 보다 바람직하다.
단, 지지체(21)는, 열경화성 보호막 형성 필름(22)이 부착되고, 이 필름(22)을 지지할 수 있는 것이면, 상기 구성에 한정되지 않고 예를 들어 점착제층이 생략되어도 된다. 이 경우, 열경화성 보호막 형성 필름(22)과 지지체(21) 사이의 박리성을 조정하기 위하여, 예를 들어 실리콘 박리제 등으로 형성된 층을 지지체(21)가 갖고 있어도 된다.
<열경화성 보호막 형성 필름>
열경화성 보호막 형성 필름(22)은, 미경화의 열경화성 접착제를 포함하는 것이 바람직하다. 열경화성 보호막 형성 필름(22)은, 반도체 웨이퍼(10)(반도체 칩(15))에 부착된 후에 열경화시킴으로써, 보호막(22A)을 반도체 웨이퍼(10)에 강고하게 접착할 수 있고, 내구성이 우수한 보호막(22A)을 칩(15) 상에 형성할 수 있다.
열경화성 보호막 형성 필름(22)은, 상온에서 점착성을 갖거나, 가열에 의해 점착성을 발휘하는 것이 바람직하다. 이에 따라, 반도체 웨이퍼(10)(반도체 칩(15))에 용이하게 부착할 수 있다. 상기 열경화성 접착제는, 열경화성 성분과 바인더 중합체 성분을 함유하는 것이 바람직하다.
열경화성 성분으로서는, 예를 들어 에폭시 수지, 페놀 수지, 멜라민 수지, 요소 수지, 폴리에스테르 수지, 우레탄 수지, 아크릴 수지, 폴리이미드 수지, 벤조옥사진 수지 등 및 이들 혼합물을 들 수 있다. 이들 중에서도 에폭시 수지, 페놀 수지 및 이들 혼합물이 바람직하게 사용된다.
에폭시 수지는, 가열을 받으면 삼차원 망상화하여, 견고한 피막을 형성하는 성질을 갖는다. 이러한 에폭시 수지로서는, 종래부터 공지된 여러가지의 에폭시 수지가 사용되지만, 통상은, 분자량 300 내지 2000 정도인 것이 바람직하고, 특히 분자량 300 내지 500인 것이 바람직하다. 나아가, 분자량 330 내지 400의 상태에서 액상의 에폭시 수지와, 분자량 400 내지 2500, 특히 500 내지 2000의 상온에서 고체의 에폭시 수지를 블렌드로 한 형태로 이용하는 것이 바람직하다. 또한, 에폭시 수지의 에폭시 당량은, 50 내지 5000g/eq인 것이 바람직하다.
이러한 에폭시 수지로서는, 구체적으로는, 비스페놀 A, 비스페놀 F, 레조르시놀, 페닐 노볼락, 크레졸노볼락 등의 페놀류의 글리시딜에테르; 부탄디올, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등의 알코올류의 글리시딜에테르; 프탈산, 이소프탈산, 테트라히드로프탈산 등의 카르복실산의 글리시딜에테르; 아닐린이소시아누레이트 등의 질소 원자에 결합한 활성 수소를 글리시딜기로 치환한 글리시딜형 혹은 알킬글리시딜형의 에폭시 수지; 비닐시클로헥산 디에폭시드, 3,4-에폭시시클로헥실메틸-3,4-디시클로헥산카르복실레이트, 2-(3,4-에폭시)시클로헥실-5,5-스피로(3,4-에폭시)시클로헥산-m-디옥산 등과 같이, 분자 내의 탄소-탄소 이중 결합을 예를 들어 산화함으로써 에폭시가 도입된, 소위 지환형 에폭시드를 제시할 수 있다. 기타, 비페닐 골격, 디시클로헥사디엔 골격, 나프탈렌 골격 등을 갖는 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 등을 사용해도 된다.
이들 중에서도 비스페놀계 글리시딜형 에폭시 수지, o-크레졸노볼락형 에폭시 수지 및 페놀노볼락형 에폭시 수지가 바람직하게 사용된다.
이들 에폭시 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
열경화성 성분으로서 에폭시 수지를 사용하는 경우에는, 보조제로서, 열활성형 잠재성 에폭시 수지 경화제를 병용하는 것이 바람직하다. 열활성형 잠재성 에폭시 수지 경화제는, 실온에서는 에폭시 수지와 반응하지 않고, 일정 온도 이상의 가열에 의해 활성화하여, 에폭시 수지와 반응하는 타입의 경화제이다. 열활성형 잠재성 에폭시 수지 경화제의 활성화 방법에는, 가열에 의한 화학 반응으로 활성종(음이온, 양이온)을 생성하는 방법; 실온 부근에서는 에폭시 수지 중에 안정적으로 분산되어 있고 고온에서 에폭시 수지와 상용ㆍ용해하여, 경화 반응을 개시하는 방법; 몰레큘러시브 봉입 타입의 경화제로 고온에서 용출하여 경화 반응을 개시하는 방법; 마이크로 캡슐에 의한 방법 등이 존재한다.
열활성형 잠재성 에폭시 수지 경화제의 구체예로서는, 각종 오늄염이나, 이염기산 디히드라지드 화합물, 디시안디아미드, 아민어덕트 경화제, 이미다졸 화합물 등의 고융점 활성 수소 화합물 등을 들 수 있다. 이들 열활성형 잠재성 에폭시 수지 경화제는, 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 상기와 같은 열활성형 잠재성 에폭시 수지 경화제는, 에폭시 수지 100중량부에 대해, 바람직하게는 0.1 내지 20중량부, 특히 바람직하게는 0.2 내지 10중량부, 더욱 바람직하게는 0.3 내지 5중량부의 비율로 사용된다.
페놀계 수지로서는, 알킬페놀, 다가페놀, 나프톨 등의 페놀류와 알데히드류와의 축합물 등이 특별히 제한되지 않고 사용된다. 구체적으로는, 페놀노볼락 수지, o-크레졸노볼락 수지, p-크레졸노볼락 수지, t-부틸페놀노볼락 수지, 디시클로펜타디엔 크레졸 수지, 폴리파라비닐페놀 수지, 비스페놀 A형 노볼락 수지, 혹은 이들 변성물 등이 사용된다.
이들 페놀계 수지에 포함되는 페놀성 수산기는, 상기 에폭시 수지의 에폭시기와 가열에 의해 용이하게 부가 반응하여, 내충격성이 높은 경화물을 형성할 수 있다. 이로 인해, 에폭시 수지와 페놀계 수지를 병용해도 된다.
바인더 중합체 성분은, 열경화성 보호막 형성 필름(22)에 적당한 태크를 부여하여, 지지체 부착 보호막 형성 필름(20)의 조작성을 향상시킬 수 있다. 바인더 중합체의 중량 평균 분자량은, 통상은 5만 내지 200만, 바람직하게는 10만 내지 150만, 특히 바람직하게는 20만 내지 100만의 범위에 있다. 분자량이 너무 낮으면, 열경화성 보호막 형성 필름(22)의 필름 형성이 불충분해지고, 너무 높으면 다른 성분과의 상용성이 나빠져서, 결과적으로 균일한 필름 형성을 방해할 수 있다. 이러한 바인더 중합체로서는, 예를 들어 아크릴계 중합체, 폴리에스테르 수지, 페녹시 수지, 우레탄 수지, 실리콘 수지, 고무계 중합체 등이 사용되며, 특히 아크릴계 중합체가 바람직하게 사용된다.
아크릴계 중합체로서는, 예를 들어 (메트)아크릴산 유도체로부터 유도되는 구성 단위를 포함하는 (메트)아크릴산에스테르 공중합체를 들 수 있다. 여기서 (메트)아크릴산 유도체로서는, (메트)아크릴산 그 자체 이외에, (메트)아크릴산에스테르 단량체를 들 수 있다. 또한, (메트)아크릴산에스테르 공중합체는, (메트)아크릴산에스테르 단량체 유래의 구성 단위를 포함한다. (메트)아크릴산에스테르 단량체로서는, 바람직하게는 알킬기의 탄소수가 1 내지 18인 (메트)아크릴산알킬에스테르, 예를 들어 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산프로필, (메트)아크릴산부틸 등이 사용된다. 또한, (메트)아크릴산글리시딜, (메트)아크릴산히드록시에틸 등의 에폭시기나 수산기를 갖는 (메트)아크릴산에스테르 단량체 등을 들 수 있다.
상기 중에서도 메타크릴산글리시딜 등을 구성 단위로 사용하여 아크릴계 중합체에 글리시딜기를 도입하면, 전술한 열경화성 성분으로서의 에폭시 수지와의 상용성이 향상되며, 열경화성 보호막 형성 필름(22)의 경화 후의 유리 전이 온도(Tg)가 높아지고, 내열성이 향상된다. 또한, 상기 중에서도 아크릴산히드록시에틸 등을 구성 단위로 사용하여 아크릴계 중합체에 수산기를 도입하면, 반도체 칩에 대한 밀착성이나 점착 물성을 컨트롤할 수 있다.
바인더 중합체로서 아크릴계 중합체를 사용한 경우에서의 당해 중합체의 중량 평균 분자량은, 바람직하게는 10만 이상이며, 특히 바람직하게는 15만 내지 100만이다. 아크릴계 중합체의 유리 전이 온도는 통상 30℃ 이하, 바람직하게는 -70 내지 10℃ 정도이다.
열경화성 성분과 바인더 중합체 성분의 배합 비율은, 바인더 중합체 성분 100중량부에 대해, 열경화성 성분을, 바람직하게는 50 내지 1500중량부, 더 바람직하게는 70 내지 1000중량부, 더욱 바람직하게는 80 내지 800중량부 배합한다. 이러한 비율로 열경화성 성분과 바인더 중합체 성분을 배합하면, 경화 전에는 적당한 태크를 나타내며, 부착 작업을 안정적으로 행할 수 있고, 또한 경화 후에는, 피막 강도가 우수한 보호막이 얻어진다.
열경화성 보호막 형성 필름(22)은, 착색제 및 필러 중 적어도 어느 것을 함유해도 된다. 이에 따라, 보호막(22A)의 광선 투과율을 원하는 범위로 제어하고, 시인성이 우수한 레이저 인쇄를 가능하게 한다.
또한, 열경화성 보호막 형성 필름(22)이 필러를 함유하면, 경화 후의 보호막(22A)의 경도를 높게 유지할 수 있음과 함께, 내습성을 향상시킬 수 있다. 나아가, 경화 후의 보호막(22A)의 열 팽창 계수를 반도체 칩(15)의 열 팽창 계수에 접근시킬 수 있고, 이에 따라 반도체 칩(15)의 휨을 보다 저감하는 것이 가능해진다.
착색제로서는, 무기계 안료, 유기계 안료, 유기계 염료 등 공지된 것을 사용할 수 있지만, 유기계 안료 또는 유기계 염료를 사용하는 것이 바람직하다.
무기계 안료로서는, 예를 들어 카본 블랙, 코발트계 색소, 철계 색소, 크롬계 색소, 티타늄계 색소, 바나듐계 색소, 지르코늄계 색소, 몰리브덴계 색소, 루테늄계 색소, 백금계 색소, ITO(인듐주석옥사이드)계 색소, ATO(안티몬주석옥사이드)계 색소 등을 들 수 있다.
유기계 안료 및 유기계 염료로서는, 예를 들어 아미늄계 색소, 시아닌계 색소, 멜로시아닌계 색소, 크로코늄계 색소, 스쿠아릴륨계 색소, 아줄레늄계 색소, 폴리메틴계 색소, 나프토퀴논계 색소, 피릴륨계 색소, 프탈로시아닌계 색소, 나프탈로시아닌계 색소, 나프토 락탐계 색소, 아조계 색소, 축합 아조계 색소, 인디고계 색소, 페리논계 색소, 페릴렌계 색소, 디옥사진계 색소, 퀴나크리돈계 색소, 이소인돌리논계 색소, 퀴노프탈론계 색소, 피롤계 색소, 티오인디고계 색소, 금속 착체계 색소(금속착염 염료), 디티올 금속 착체계 색소, 인돌 페놀계 색소, 트리알릴메탄계 색소, 안트라퀴논계 색소, 디옥사진계 색소, 나프톨계 색소, 아조메틴계 색소, 벤즈이미다졸론계 색소, 피란트론계 색소 및 듀렌계 색 등을 들 수 있다. 이들 안료 또는 염료는, 목적으로 하는 광선 투과율로 조정하기 위하여 적절히 혼합하여 사용할 수 있다.
이들 중에서는, 안료, 특히 무기계 안료를 사용하는 것이 바람직하고, 무기계 안료 중에서도 특히 카본 블랙이 바람직하다. 카본 블랙은, 통상은 흑색이며, 레이저광 조사에 의해, 오목부가 형성된 부분과 미조사된 부분과의 콘트라스트 차가 커지기 때문에, 레이저 인쇄된 부분의 시인성이 매우 우수하다.
필러로서는, 결정 실리카, 용융 실리카, 합성 실리카 등의 실리카나, 알루미나, 유리 벌룬 등의 무기 필러를 들 수 있다. 그 중에서도 합성 실리카가 바람직하고, 특히 반도체 장치의 오작동의 요인이 되는 α선의 선원을 최대한 제거한 타입의 합성 실리카가 최적이다. 필러의 형상으로서는, 구형, 침상, 부정형 중 어느 것이어도 된다.
또한, 열경화성 보호막 형성 필름(22)에 첨가하는 필러로서는, 상기 무기 필러 이외에도, 기능성 필러가 배합되어 있어도 된다. 기능성 필러로서는, 예를 들어 다이 본드 후의 도전성의 부여를 목적으로 한, 금, 은, 구리, 니켈, 알루미늄, 스테인리스, 카본, 세라믹 또는 니켈, 알루미늄 등을 은으로 피복한 도전성 필러나, 열전도성의 부여를 목적으로 한, 금, 은, 구리, 니켈, 알루미늄, 스테인리스 등의 금속 재료나 그의 합금, 이들 금속 재료의 산화물 또는 질화물, 실리콘, 게르마늄 등의 비금속 및 붕소 등의 비금속의 질화물 등의 열전도성 필러 등을 들 수 있다.
착색제의 배합량은, 통상은 0.001 내지 5질량%인 것이 바람직하고, 특히 0.01 내지 3질량%인 것이 바람직하고, 나아가 0.1 내지 2.5질량%인 것이 바람직하다. 또한, 필러의 배합량은, 통상은 40 내지 80질량%인 것이 바람직하고, 특히 50 내지 70질량%인 것이 바람직하다.
열경화성 보호막 형성 필름(22)은, 커플링제를 함유해도 된다. 커플링제를 함유함으로써, 열경화성 보호막 형성 필름(22)의 경화 후에 있어서, 보호막(22A)의 내열성을 손상시키지 않고, 보호막(22A)과 칩(15)의 접착성 및 밀착성을 향상시킬 수 있음과 함께, 내수성(내습열성)을 향상시킬 수 있다. 커플링제로서는, 그의 범용성과 비용의 장점 등으로부터 실란 커플링제가 바람직하다.
실란 커플링제로서는, 예를 들어 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이드프로필트리에톡시실란, γ-머캅토프로필트리메톡시실란, γ-머캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
열경화성 보호막 형성 필름(22)은, 경화 전의 응집력을 조절하기 위하여, 유기 다가 이소시아나토 화합물, 유기 다가 이민 화합물, 유기 금속 킬레이트 화합물 등의 가교제를 함유해도 된다. 또한, 열경화성 보호막 형성 필름(22)은, 정전기를 억제하고, 칩의 신뢰성을 향상시키기 위하여, 대전 방지제를 함유해도 된다. 또한, 열경화성 보호막 형성 필름(22)은, 보호막의 난연 성능을 높이고, 패키지로서의 신뢰성을 향상시키기 위하여, 인산 화합물, 브롬 화합물, 인계 화합물 등의 난연제를 함유해도 된다.
열경화성 보호막 형성 필름(22)의 두께는, 보호막으로서의 기능을 효과적으로 발휘시키기 위하여, 3 내지 300㎛인 것이 바람직하고, 특히 5 내지 250㎛인 것이 바람직하고, 나아가 7 내지 200㎛인 것이 바람직하다.
지지체 부착 보호막 형성 필름(20)은, 그의 사용 전에 있어서는 박리 시트에 의해 보호되어 있어도 된다. 박리 시트는, 열경화성 보호막 형성 필름(22)의 지지체(21)측의 면과는 반대측의 면에 적층되는 것이며, 외부에 노출되는 열경화성 보호막 형성 필름(22) 및 점착제층(21B) 등을 보호한다. 박리 시트는, 예를 들어 플라스틱 필름을 박리제 등에 의해 박리 처리한 것이 예시된다. 박리 시트는, 지지체 부착 보호막 형성 필름(20)이 반도체 칩(15)(반도체 웨이퍼(10))에 부착되기 전에 박리하는 것이다.
[지지체 부착 보호막 형성 필름의 제작]
지지체 부착 보호막 형성 필름(20)은, 보호막 형성 필름 적층체 및 지지체를 제작하여 이들을 접합함으로써 제작 가능하다.
<보호막 형성 필름 적층체의 제작>
보호막 형성 필름 적층체는, 예를 들어 이하와 같이 제작한다.
상기 열경화성 보호막 형성 필름을 구성하는 각 성분을 적당한 비율로, 적당한 용매 중에서 또는 무용매로 혼합하여 이루어지는 보호막 형성 필름용 도포액을, 제1 박리 시트 상에 도포 건조하고, 제1 박리 시트 상에 열경화성 보호막 형성 필름을 형성한다. 계속해서, 이 열경화성 보호막 형성 필름에 또한 제2 박리 시트를 부착하여, 제1 박리 시트/열경화성 보호막 형성 필름/제2 박리 시트의 3층 구조를 포함하는 보호막 형성 필름 적층체를 얻는다. 보호막 형성 필름 적층체는, 적절히 권취된 권수체로서 보관, 운반 등 해도 된다. 또한, 이상의 공정에서는, 제2 박리 시트를 부착하는 공정은 생략하고, 보호막 형성 필름을 노출된 대로 해도 된다.
<지지체의 제작>
이하, 지지체가, 기재와 기재의 한쪽 면에 설치된 점착제층을 구비하는 경우의 지지체 제작 방법에 대해 설명한다.
점착제층을 구성하는 각 성분을 적당한 비율로, 적당한 용매 중에서 또는 무용매로 혼합하여 이루어지는 점착제층용 도포액을, 박리 시트 상에 도포하여 건조함으로써, 박리 시트 상에 점착제층을 형성하여, 그 후, 점착제층에 기재를 접합함으로써, 박리 시트 부착 지지체를 얻는다. 박리 시트 부착 지지체는, 적절히 권취 된 권수체로서 보관, 운반 등 해도 된다.
또한, 점착제층용 도포액을, 박리 시트 상에 도포하는 대신에, 직접 기재에 도포하여 점착제층을 형성하고, 그 후, 점착제층에 박리 시트를 더 접합하여, 박리 시트 부착 지지체로 해도 된다. 단, 박리 시트를 접합하는 공정은 생략하여 점착제층은 노출된 대로 해도 된다.
여기서, 기재 상에 설치된 점착제층이, 에너지선 경화형의 점착제를 포함하는 경우에는, 그의 점착제는, 열경화성 보호막 형성 필름에 접합하기 전에, 에너지선을 조사하여 경화시켜도 되고, 열경화성 보호막 형성 필름에 접합한 후에, 에너지선을 조사하여 경화시켜도 된다. 열경화성 보호막 형성 필름에 접합한 후에, 점착제에 에너지선을 조사하는 경우에는, 상기의 부착 공정으로부터 픽업 공정의 어느 단계에서 에너지선 조사를 행해도 된다. 에너지선 조사에 의한 점착제의 경화에서는, 적어도 열경화성 보호막 형성 필름에 접촉하는 부분을 경화시키면 된다.
<접합>
그 후, 보호막 형성 필름 적층체로부터 필요에 따라 한쪽 박리 시트(예를 들어, 제2 박리 시트)를 박리함과 함께, 박리 시트 부착 지지체로부터 필요에 따라 박리 시트를 박리하고, 지지체의 점착제층면에, 열경화성 보호막 형성용 필름을 접합하여, 지지체 부착 보호막 형성 필름을 제작한다.
<다이 컷팅 가공>
또한, 상기 보호막 형성 필름 적층체를, 필요에 따라 다이 컷팅 가공을 실시한 후에, 지지체에 접합해도 된다.
다이 컷팅 가공은, 상기 보호막 형성 필름 적층체를, 한쪽 박리 시트(예를 들어, 제2 박리 시트)와, 열경화성 보호막 형성 필름을 절단하도록, 웨이퍼와 동일 사이즈 혹은 한층 더 큰, 예를 들어 원형으로 하프 컷하고, 그 후, 그의 한쪽 박리 시트와 열경화성 보호막 형성 필름 중 하프 컷을 실시한 원형보다도 외부에 존재하는 것을 제거함으로써 행해진다. 마찬가지로, 지지체에도 적절히 절입이 넣어져서 그의 형상이 적절히 조정되어도 된다.
또한, 도 8에 나타낸 바와 같이, 링 프레임용 점착제층을 형성하는 경우에도, 지지체 부착 보호막 형성 필름은 마찬가지로 제작 가능하지만, 열경화성 보호막 형성 필름의 지지체에 접합되는 면과는 반대측의 면에 적절히 링 프레임용 점착제층을 형성하면 된다.
실시예
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명하지만, 본 발명의 범위는 이들 실시예에 한정되는 것은 아니다.
실시예 및 비교예에서, 픽업 후의 보호막 부착 칩은, 이하의 방법으로 평가했다.
<칩의 휨량>
도 10에 나타낸 바와 같이, 픽업 후의 보호막 부착 칩(24)을, 칩 표면을 상측으로 하여 유리판(40) 상에 정치된 상태로 하여, 칩(24)의 가장 낮은 위치 S와 가장 높은 위치 H의 차를, 휨량으로 하여 측정했다. 칩 휨량이 300㎛ 이하인 경우를 "A", 300㎛ 초과 600㎛ 이하인 경우를 "B", 600㎛ 초과 1㎜ 이하인 경우를 "C", 1㎜보다도 큰 경우를 "D"로 평가했다.
[실시예 1]
(1) 보호막 형성 필름 적층체의 제작
먼저, 이하의 성분 (a) 내지 (f)를 혼합하고, 고형분 농도가 61질량%가 되도록 메틸에틸케톤으로 희석하여, 보호막 형성 필름용 도포액을 얻었다.
(a) 바인더 중합체: n-부틸아크릴레이트 10질량부, 메틸아크릴레이트 70질량부, 글리시딜메타크릴레이트 5질량부 및 2-히드록시에틸아크릴레이트 15질량부를 공중합한 (메트)아크릴산에스테르 공중합체 100질량부(고형분 환산, 이하 동일함); 중량 평균 분자량: 80만, 유리 전이 온도: -1℃
(b) 열경화성 성분: 비스페놀 A형 에폭시 수지(미쯔비시 가가꾸 가부시키가이샤제, jER828, 에폭시 당량 184 내지 194g/eq) 60질량부, 비스페놀 A형 에폭시 수지(미쯔비시 가가꾸 가부시키가이샤제, jER1055, 에폭시 당량 800 내지 900g/eq) 10질량부 및 디시클로펜타디엔형 에폭시 수지(다이닛본 잉크 가가꾸 고교 가부시키가이샤제, 에피클론 HP-7200HH, 에폭시 당량 255 내지 260g/eq) 30질량부
(c) 열 활성 잠재성 에폭시 수지 경화제: 디시안디아미드(아데카가부시키가이샤제, 아데카 하드너 EH-3636AS, 활성 수소량 21g/eq) 2질량부 및 2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 가세이 고교 가부시키가이샤제, 큐어졸 2PHZ) 2질량부
(d) 착색제: 카본 블랙(미쯔비시 가가꾸 가부시키가이샤제, #MA650, 평균 입경 28㎚) 0.6질량부
(e) 필러: 실리카 필러(아드마텍스사제, SC2050MA, 평균 입경 0.5㎛) 320질량부
(f) 실란 커플링제: γ-글리시독시프로필트리메톡시실란(신에쓰 가가꾸 고교 가부시키가이샤제: KBM-403, 메톡시 당량: 12.7mmol/g, 분자량: 236.3) 0.4질량부
상기 보호막 형성 필름용 도포액을 제1 박리 시트(린텍 가부시키가이샤제, SP-PET3811, 두께 38㎛)의 박리 처리면 상에 도포하고, 오븐에서 120℃로 2분간 건조하고, 제1 박리 시트 상에 열경화성 보호막 형성 필름을 형성했다. 형성된 열경화성 보호막 형성 필름의 두께는 25㎛였다. 이 열경화성 보호막 형성 필름에, 제2 박리 시트(린텍 가부시키가이샤제, SP-PET381031, 두께 38㎛)의 박리 처리면을 접합하고, 제1 박리 시트/열경화성 보호막 형성 필름/제2 박리 시트의 3층 구조를 포함하는 보호막 형성 필름 적층체를 얻었다. 이 적층체는 길어서, 권취하여 권수체로 했다.
상기에서 얻어진 긴 보호막 형성 필름 적층체인 권수체를, 폭 방향 300㎜로 재단했다. 이어서, 보호막 형성 필름 적층체에 대해, 제2 박리 시트측으로부터, 제2 박리 시트 및 열경화성 보호막 형성 필름을 절단하도록, 당해 적층체의 폭 방향 중앙부에 직경 220㎜의 원형의 하프 컷을 연속적으로 실시했다. 그 후, 하프 컷으로 형성된 원형보다도 외측에 존재하는 제2 박리 시트 및 열경화성 보호막 형성 필름을 제거했다. 이에 의해, 보호막 형성 필름 적층체는, 제1 박리 시트의 박리면 상에 원형인 열경화성 보호막 형성 필름 및 원형인 제2 박리 시트가 적층된 것이 되었다.
(2) 지지체의 제작
먼저, (g) 및 (h)의 성분을 혼합하고, 고형분 농도가 30질량%가 되도록 메틸에틸케톤으로 희석하여, 점착제층용 도포제를 제조했다.
(g) 점착 주제: (메트)아크릴산에스테르 공중합체(부틸아크릴레이트 40질량부, 2-에틸헥실아크릴레이트 55질량부 및 2-히드록실에틸아크릴레이트 5질량부를 공중합하여 얻어진 공중합체, 중량 평균 분자량: 60만) 100질량부
(h) 가교제: 방향족계 폴리이소시아네이트 화합물(미츠이 가가꾸 가부시키가이샤제, 타케네이트 D110N) 10질량부
박리 시트(린텍 가부시키가이샤제: SP-PET381031)의 박리면 상에 전술한 점착제층용 도포제를, 나이프 코터로 도포하고 건조시켜, 점착제층을 형성했다. 형성된 점착제층의 두께는 10㎛였다. 그 후, 점착제층에 두께 100㎛의 폴리프로필렌 필름(미쯔비시 쥬시 가부시키가이샤제, 상품명 「CT265」)을 포함하는 기재를 접합하고, 박리 시트 부착 지지체를 얻었다. 박리 시트 부착 지지체는 길어서, 권취하여 권수체로 한 후, 폭 방향 300㎜로 재단했다.
(3) 지지체 부착 보호막 형성 필름의 제작
상기 (1)에서 얻어진 보호막 형성 필름 적층체로부터 원형의 제2 박리 시트를 박리하고, 원형의 열경화성 보호막 형성 필름을 노출시켰다. 한편, 상기 (2)에서 얻어진 박리 시트 부착 지지체로부터 박리 시트를 박리하고, 점착제층을 노출시켰다. 그의 점착제층에, 상기 열경화성 보호막 형성 필름이 접촉하도록, 보호막 형성 필름 적층체에 지지체를 접합하고, 열경화성 보호막 형성 필름측이 제1 박리 시트로 보호된 지지체 부착 보호막 형성 필름을 얻었다.
얻어진 지지체 부착 보호막 형성 필름에 대해, 기재측으로부터 기재 및 점착제층에 절입을 넣어, 직경 270㎜의 지지체 상에, 직경 220㎜의 열경화성 보호막 형성 필름이 적층된 지지체 부착 보호막 형성 필름으로 했다. 단, 이 지지체 부착 보호막 형성 필름은, 열경화성 보호막 형성 필름측이 제1 박리 시트로 보호된 것이다.
(4) 보호막 부착 칩의 제작
다음에, 상기 지지체 부착 보호막 형성 필름을 이용하여, 하기 공정을 순서대로 행하고, 보호막 부착 칩을 제작했다.
전처리 공정: 가부시키가이샤 DISCO제의 다이서 DFD6361을 이용하여, 웨이퍼 표면에 두께 10㎛의 폴리이미드막(유기막(13))을 갖는 600㎛ 두께의 웨이퍼(10)에 하프 컷을 행하고, 180㎛ 깊이의 홈(11)을 형성했다(도 1 참조).
칩 개편화 공정: 다음으로, 린텍 가부시키가이샤제의 라미네이터 RAD-3510F/12를 이용하여, 웨이퍼(10)의 표면에 백그라인드 테이프(16)(린텍 가부시키가이샤제 Adwill E-3125)를 부착하고, 그 후, 가부시키가이샤 DISCO제 그라인더DFG8760을 이용하여, 웨이퍼(10)를 이면측에서 두께 150㎛까지 연삭하고, 웨이퍼(10)를 복수의 칩(15)으로 개편화했다(도 2, 3 참조).
부착 공정: 칩(15)으로 개편화된 웨이퍼(10)의 이면에, 린텍 가부시키가이샤제 마운터 RAD-2700F/12를 이용하여, 제1 박리 시트를 박리한 지지체 부착 보호막 형성 필름(20)을 온도 70℃에서 부착했다. 이 때, 지지체 부착 보호막 형성 필름(20)의 외주 영역에는, 링 프레임(25)을 부착했다(도 4 참조). 그 후, 백그라인드 테이프(16)에 500mJ/㎠의 조건으로 UV 조사를 행하고, 백그라인드 테이프용 점착제층을 경화한 후, 백그라인드 테이프(16)를 박리했다.
열경화 공정: 이어서, 복수의 칩(15) 및 링 프레임(25)이 부착된 지지체 부착 보호막 형성 필름(20)을, 130℃의 오븐(30) 내부에 2시간 방치하고, 열경화성 보호막 형성 필름(22)을 경화하여 보호막(22A)으로 했다(도 5 참조).
보호막 분할 공정: 그 후, 가부시키가이샤 DISCO제 레이저 다이서 DFL7160을 이용하여, 칩(15) 사이로 노출되는 보호막(22A)을 레이저로 절단하여 보호막(22A)을 분할하고, 그 후, 스피너로 세정했다(도 6 참조).
픽업 공정: 다음으로, 분할된 보호막(22A)이 이면에 적층된 각 보호막 부착 칩(24)을, 캐논 머시너리 가부시키가이샤제의 다이 본더 BESTEM D02를 이용하여 픽업하고, 지지체(21)로부터 박리했다(도 7 참조). 얻어진 보호막 부착 칩(24)의 칩 사이즈는, 폭 1㎜, 길이 20㎜였다.
[실시예 2]
열경화 공정과, 보호막 분할 공정의 실시 순서를 교체함으로써, 열경화성 보호막 형성 필름을 분할하고 나서 열경화한 이외는, 실시예 1과 마찬가지로 보호막 부착 칩을 제작했다.
[비교예 1]
부착 공정과 보호막 분할 공정 사이에 열경화 공정을 행하지 않고, 픽업 공정 후에 개편화된 칩을, 130℃의 오븐 내부에 2시간 방치하고, 열경화성 보호막 형성 필름을 경화한 것 이외는 실시예 1과 마찬가지로 보호막 부착 칩을 제작했다.
[비교예 2]
홈 형성 공정을 행하지 않고, 칩 개편화 공정에서의 이면 연삭에 의해 웨이퍼를 개편화하지 않았다. 또한, 상기 보호막 분할 공정을 실시하는 대신에, 다이싱 블레이드로 웨이퍼의 표면측으로부터, 지지체가 10㎛ 절입되도록, 웨이퍼 및 보호막을 동시에 절단하고, 개편화된 보호막 부착 칩을 얻었다. 비교예 2는, 이상의 점을 제외하고 실시예 1과 마찬가지로 보호막 부착 칩을 제작했다.
상기 각 실시예, 비교예에 대해 상기 평가 방법에 기초하여 평가했다. 그 결과를 표 1에 나타낸다.
Figure 112017115689080-pct00001
이상의 실시예 1, 2의 결과로부터 명백한 바와 같이, 선 다이싱법으로 반도체 웨이퍼를 개편화함과 함께, 픽업하기 전에 열경화성 보호막 형성 필름을 열경화함으로써, 칩의 휨을 억제할 수 있었다. 또한, 그의 열경화를 보호막 분할 전에 행함으로써, 더 효과적으로 칩의 휨을 억제할 수 있었다.
한편, 비교예 1에서는, 픽업 후에 열경화성 보호막 형성 필름을 열경화했기 때문에, 칩의 휨을 충분히 억제할 수 없었다. 또한, 비교예 2에서는, 선 다이싱법을 사용하지 않고 다이싱 후에 웨이퍼를 개편화했기 때문에, 칩의 휨을 충분히 억제할 수 없었다.
10: 반도체 웨이퍼
11: 홈
11A: 절입
12: 회로
13: 유기막
15: 반도체 칩
16: 백그라인드 테이프
17: 개질 영역
20: 지지체 부착 보호막 형성 필름
21: 지지체
21A: 기재
21B: 점착제층
22: 열경화성 보호막 형성 필름
22A: 보호막
23: 링 프레임용 점착제층
24: 보호막 부착 칩
25: 링 프레임
30: 오븐

Claims (7)

  1. 반도체 웨이퍼의 표면측으로부터 홈을 형성하고, 또는 반도체 웨이퍼에 개질 영역을 형성하는 전처리 공정과,
    상기 반도체 웨이퍼를, 상기 반도체 웨이퍼 표면에 백그라인드 테이프가 부착된 상태에서, 이면측으로부터 연삭하여, 상기 홈 또는 개질 영역을 따라서 복수의 칩으로 개편화시키는 칩 개편화 공정과,
    지지체 상에 열경화성 보호막 형성 필름이 설치되어 있는 지지체 부착 보호막 형성 필름의 열경화성 보호막 형성 필름측을, 개편화된 상기 반도체 웨이퍼의 이면에 부착하는 부착 공정과,
    상기 반도체 웨이퍼에 부착된 상기 열경화성 보호막 형성 필름을, 열경화하여 보호막으로 하는 열경화 공정과,
    상기 열경화 공정 후에, 상기 칩에 상기 보호막이 적층된 보호막 부착 칩을 픽업하는 픽업 공정
    을 구비하고,
    상기 부착 공정에서 상기 백그라인드 테이프를 박리하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 지지체가 기재를 갖고, 상기 기재가 폴리에스테르계 필름 및 폴리프로필렌 필름으로 이루어지는 군으로부터 선택되는 1종을 포함하는 필름을 적어도 1층 이상 갖는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼의 이면에 부착된 열경화성 보호막 형성 필름 또는 보호막을, 칩 간격에 따라 절단하여 각 칩에 따른 형상으로 분할하는 보호막 분할 공정을 더 구비하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 보호막 분할 공정을, 열경화 공정과 상기 픽업 공정 사이에 행하는, 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 지지체 부착 보호막 형성 필름을 링 프레임으로 보유 지지한 상태에서, 상기 열경화성 보호막 형성 필름을 열경화하여 보호막으로 하는, 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼는 그의 표면에 유기막이 피막된 것인, 반도체 장치의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 칩이 세장 형상인, 반도체 장치의 제조 방법.
KR1020177033615A 2015-05-25 2016-04-08 반도체 장치의 제조 방법 KR102528047B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-105685 2015-05-25
JP2015105685 2015-05-25
PCT/JP2016/061574 WO2016189986A1 (ja) 2015-05-25 2016-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180010194A KR20180010194A (ko) 2018-01-30
KR102528047B1 true KR102528047B1 (ko) 2023-05-02

Family

ID=57393938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177033615A KR102528047B1 (ko) 2015-05-25 2016-04-08 반도체 장치의 제조 방법

Country Status (6)

Country Link
JP (1) JP6539919B2 (ko)
KR (1) KR102528047B1 (ko)
CN (1) CN107615453B (ko)
SG (1) SG11201709671YA (ko)
TW (1) TWI683358B (ko)
WO (1) WO2016189986A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6775436B2 (ja) * 2017-02-02 2020-10-28 リンテック株式会社 フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
CN108091605B (zh) * 2017-12-06 2018-12-21 英特尔产品(成都)有限公司 一种降低晶圆误剥离的方法
KR20210016037A (ko) * 2018-07-12 2021-02-10 데쿠세리아루즈 가부시키가이샤 픽업 장치, 실장 장치, 픽업 방법, 실장 방법
CN109786310A (zh) * 2019-01-14 2019-05-21 东莞记忆存储科技有限公司 粘晶胶纸随晶粒分离的方法
JP2020129639A (ja) * 2019-02-12 2020-08-27 株式会社ディスコ デバイスパッケージ形成方法
WO2020195808A1 (ja) * 2019-03-26 2020-10-01 リンテック株式会社 半導体装置の製造方法及び積層体
CN109967872B (zh) * 2019-04-23 2021-05-07 苏州福唐智能科技有限公司 一种半导体激光焊接方法及其焊接结构
EP3998127A4 (en) * 2019-08-26 2023-08-16 LINTEC Corporation PROCESS FOR MAKING A LAMINATE
JP7301480B2 (ja) * 2019-10-17 2023-07-03 株式会社ディスコ ウェーハの加工方法
JP7370215B2 (ja) * 2019-10-25 2023-10-27 三菱電機株式会社 半導体装置の製造方法
CN112846534B (zh) * 2020-12-30 2023-03-21 武汉理工氢电科技有限公司 一种3ccm的切割方法
WO2022190916A1 (ja) * 2021-03-08 2022-09-15 リンテック株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144213A (ja) 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2002280329A (ja) * 2001-03-21 2002-09-27 Lintec Corp チップ用保護膜形成用シートおよび半導体チップの製造方法
US20040113283A1 (en) * 2002-03-06 2004-06-17 Farnworth Warren M. Method for fabricating encapsulated semiconductor components by etching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709953B2 (en) * 2002-01-31 2004-03-23 Infineon Technologies Ag Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
US6582983B1 (en) * 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
EP2200074A4 (en) * 2007-10-09 2011-12-07 Hitachi Chemical Co Ltd METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP WITH ADHESIVE FILM, SEMICONDUCTOR ADHESIVE FILM USED IN THE METHOD, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5865044B2 (ja) * 2011-12-07 2016-02-17 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5976326B2 (ja) 2012-01-25 2016-08-23 日東電工株式会社 半導体装置の製造方法、及び、当該半導体装置の製造方法に用いられる接着フィルム
JP5908543B2 (ja) * 2014-08-07 2016-04-26 日東電工株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144213A (ja) 1999-11-16 2001-05-25 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2002280329A (ja) * 2001-03-21 2002-09-27 Lintec Corp チップ用保護膜形成用シートおよび半導体チップの製造方法
US20040113283A1 (en) * 2002-03-06 2004-06-17 Farnworth Warren M. Method for fabricating encapsulated semiconductor components by etching

Also Published As

Publication number Publication date
SG11201709671YA (en) 2017-12-28
TW201642337A (zh) 2016-12-01
CN107615453A (zh) 2018-01-19
CN107615453B (zh) 2020-09-01
JPWO2016189986A1 (ja) 2018-03-15
TWI683358B (zh) 2020-01-21
WO2016189986A1 (ja) 2016-12-01
KR20180010194A (ko) 2018-01-30
JP6539919B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
KR102528047B1 (ko) 반도체 장치의 제조 방법
JP6591652B2 (ja) 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび加工物の製造方法
JP6670362B2 (ja) 保護膜形成フィルム
KR102324338B1 (ko) 보호막 형성 필름, 보호막 형성용 시트, 보호막 형성용 복합 시트 및 검사 방법
JP6554738B2 (ja) 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物
JP2002280329A (ja) チップ用保護膜形成用シートおよび半導体チップの製造方法
JP6506116B2 (ja) 保護膜形成用フィルム、保護膜形成用シート、及びワーク又は加工物の製造方法
JP6506118B2 (ja) 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物
JP6519077B2 (ja) 半導体装置の製造方法
JPWO2017149925A1 (ja) 半導体加工用シート
JP6617056B2 (ja) 半導体加工用シート、その巻取体および当該巻取体の製造方法
JP6506117B2 (ja) 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物
JP2019110341A (ja) 保護膜形成用フィルム、保護膜形成用シート、及びワーク又は加工物の製造方法
JP2019110342A (ja) 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物
JP2019110343A (ja) 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant