JP2005191508A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005191508A
JP2005191508A JP2004017752A JP2004017752A JP2005191508A JP 2005191508 A JP2005191508 A JP 2005191508A JP 2004017752 A JP2004017752 A JP 2004017752A JP 2004017752 A JP2004017752 A JP 2004017752A JP 2005191508 A JP2005191508 A JP 2005191508A
Authority
JP
Japan
Prior art keywords
resin film
semiconductor substrate
wafer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004017752A
Other languages
English (en)
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004017752A priority Critical patent/JP2005191508A/ja
Priority to TW093137304A priority patent/TWI353013B/zh
Priority to CNB2004100980241A priority patent/CN100517590C/zh
Priority to US11/004,291 priority patent/US7345368B2/en
Priority to KR1020040101675A priority patent/KR20050054864A/ko
Publication of JP2005191508A publication Critical patent/JP2005191508A/ja
Priority to US11/900,800 priority patent/US20080014719A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体基板の裏面側に薄い樹脂層を形成することにより、半導体基板の反りを防いで半導体基板の薄型化（裏面研削処理）を良好に行うことができるようにし、かつ、これにより、半導体装置に生じるクラックやカケを低減するようにすることができる半導体装置の製造方法と製造装置を提供する。
【解決手段】半導体基板１と、半導体基板１の一方表面に形成された突起電極２または配線の少なくとも一方を有するとともに、半導体基板１の一方表面に形成された第１樹脂膜３と半導体基板１の他方表面に形成された第２樹脂膜４とを有し、第２樹脂膜４が、半導体基板１の他方表面への衝撃を吸収する程度に低弾性であること及び半導体基板の厚みよりも薄いことを特徴とする。
【選択図】 図１

Description

この発明は、携帯電話やＩＣカード等の携帯機器に用いるのに有用な小型及び薄型の半導体装置およびその製造方法に関する。
従来より、機器の小型化及び薄型化に伴って半導体チップの厚みを薄くするために、半導体素子や配線等が表面に形成された半導体基板（以下、単に「ウエハ」という。）の裏面側を機械的に削る研削工程、若しくは裏面側を化学的に溶かすエッチング工程、若しくはその両方の工程によりウエハを薄型化する裏面薄型化工程が行われている。通常、裏面薄型化工程として研削工程を行う場合には、ウエハの表面に軟質性の保護フィルムを貼り付け、この保護フィルムを介してウエハを加圧してウエハの裏面を砥石に押し付け、その状態でウエハまたは砥石を回転させることによって研削していた。
しかしながら、裏面研削されて薄型化されたウエハは、その後の工程、例えば、ウエハから個々の半導体チップを切り出す切り出し工程や、切り出された半導体チップをリードフレームに搭載するマウント工程において、移送用のロボット等でハンドリングされる時にウエハや半導体チップが破損してしまい易く、歩留まりが低下していた。特に、今日では、ウエハが大口径化してきているので、裏面研削により薄型化されたウエハはより一層破損しやすくなっている。
このような問題を解決するために、たとえば、下記の特許文献には、ウエハの表面に突起電極群を形成した後に、このウエハ表面にポリイミドやエポキシ等の樹脂を用いた樹脂膜を形成して熱硬化させ、この硬化させた樹脂膜を保護強化膜として用いることが提案されている。この特許文献の半導体装置の製造方法では、樹脂膜の形成後にウエハの裏面研削が行われ、更に、樹脂膜の表層部分がエッチングにより除去されることにより突起電極群の頂部を露出させ、その後、スクライブラインに沿ってウエハを切断して、個々の半導体チップを切り出すようにすることが示されている。また、半導体チップの側面、裏面および突起電極表面を除いた樹脂膜最表面にプラズマＣＶＤ法により絶縁保護強化膜を形成することが示されている。
この方法で作製された半導体チップは、露出した突起電極の頂部を除く表面が硬い樹脂膜で覆われているので、裏面研削時やウエハから個々のチップを切り出す際にウエハおよびチップの破損を生じさせることなく良好にハンドリングできる。また、露出した突起電極の頂部を配線基板の電極パッドなどに接続するだけで、半導体チップを実装することができるので、ワイヤボンディングなどを用いて外部端子を引き出す構成に比較して半導体装置を著しく薄型化できる。
特開平１１−１５００９０号公報
しかしながら、前述の特許文献の半導体装置は、その裏面側が半導体装置の厚みを薄くするために研磨またはエッチングされたまま、言い換えれば、半導体装置の裏面側基板が露出した状態となっている。そのため、裏面研削中やハンドリング時の破損は低減されるものの、以下のような問題を低減することはできなかった。即ち、ダイシング工程と呼ばれる半導体チップの切り出しに際し、半導体装置の裏面側の個片周辺部（切り出し部）に図４に示すようなチッピングと呼ばれる小さなカケやマイクロクラックが生じやすく、これらの欠けやクラックにより半導体装置の信頼性を著しく低下させることがある。また、切り出された半導体チップを配線基板などに実装する際に半導体チップの裏面側に異物などが付着していると、配線基板に実装した後で半導体チップの露出した裏面側基板に異物を通じて応力がかかり易く、半導体チップや基板にクラックやカケが生じやすかった。また、半導体装置を配線基板などに実装する際に実装機の移送吸着コレットで吸着した時の半導体装置への衝撃等によっても、衝撃が加えられ半導体装置にクラックやカケが生じる恐れもあった。また、半導体基板と樹脂との熱膨張／収縮係数の相違に起因してウェハが反ってしまう恐れもあった。
そこで、この発明の目的は、上述のような技術的課題を解決し、半導体装置の薄型化を維持するとともに、半導体装置に生じるクラックやカケを低減するようにした半導体装置を提供することである。
上記の課題を解決するための請求項１に記載の半導体装置は、半導体基板と、該半導体基板の一方表面に形成された突起電極または配線の少なくとも一方を有するとともに、前記半導体基板の一方表面に形成された第１樹脂膜と前記半導体基板の他方表面に形成された第２樹脂膜とを有し、該第２樹脂膜が、前記半導体基板の他方表面への衝撃を吸収する程度に低弾性であること及び半導体基板の厚みよりも薄いことを特徴とする。
また、請求項７に記載の半導体装置の製造方法は、半導体基板の一方表面に突起電極または配線のうち少なくとも一方を形成する工程と、前記半導体基板の一方表面に前記半導体基板との物理的変形に耐える程度に低弾性である第１樹脂膜を形成する工程と、前記半導体基板の他方表面を研磨または研削、または及び化学エッチングすることによって前記半導体基板を薄くする薄型化工程と、該薄型化工程の後に第１樹脂膜と同等の低弾性であり且つ第１樹脂膜の厚みよりも薄い第２樹脂膜を前記半導体基板の他方表面に形成する工程と、第２樹脂膜形成後に前記半導体基板を個片に切り出す工程と、を含むことを特徴とする。
この発明によれば、他方表面に形成する樹脂膜は低弾性であり、半導体装置に生じるクラックやカケを防止することができる。また、半導体チップの裏面に異物が付着した状態で半導体チップを実装するような場合でも、異物の凹凸を幾分吸収して半導体チップや基板のクラックやカケを防止できるようになる。尚、他方表面に形成された樹脂膜は一方表面に形成された樹脂膜よりも薄いため、半導体装置が必要以上に厚くなるのを抑えられるようになる。また、半導体基板の一方表面だけでなく他方表面にも低弾性な樹脂層を設けるようにしたので、相反する方向へウエハを反らそうとする力が働くことになり、半導体基板と樹脂膜との熱膨張／収縮の相違に起因する反りが一方だけの場合よりも生じ難くなる。また、ウエハが反り難くなることにより、ウエハが平坦な状態でウエハから半導体チップの個片を切り出すことになるので、ウエハの中心領域および周縁領域のいずれにおいても均一に半導体チップの個片を切り出すことができるようになる。
図１乃至図３を参照しながら、本発明を実施するための形態について詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的なウエハ断面図である。同図において、半導体基板１（「ウエハ１」とも言う。）は、種々の素子形成工程および配線工程などを経ていて、活性表層領域側の面（活性表面）である表面１ａの端子部（図示なし）以外の部分は、窒化膜などからなる保護膜（パッシベーション膜）（図示なし）で覆われている。端子部は、ウエハ内に形成された回路を外部と電気的に接続するためのパッドが形成または接続されている。
このパッド上に、図１（ａ）に示すように、例えば、銅（Ｃｕ）、金（Ａｕ）、半田等からなる突起電極２（ポスト）を、例えば、電解めっきにより複数形成する。この突起電極２は、その保護膜表面から５０μｍ程度の高さを有し、円柱状または四角柱状などの柱状の形状をしている。パッドの表面に金層を形成しておけば、突起電極２との接合を良好に保てるようになるとともに、パッドの保護にもなり好ましい。また、ウエハ１の表面１ａ上で個々の半導体素子の境界（図２に矢印Ａで示す位置）には、スクライブライン（図示なし）が形成されている。
次に、このウエハ１の表面１ａに、ウエハ１の表面を保護するための第１樹脂膜３を形成する（図１（ｂ））。第１樹脂膜３は、スクリーン印刷法、スピンコーティング法、バーコーティング法等により液状の樹脂を表面１ａに塗布した後、硬化させることにより得ることができる。樹脂の種類は、ポリイミドやエポキシ樹脂などとすることができる。第１樹脂膜３は、硬化後に突起電極２を埋没させることができる厚さで形成されており、５０〜１００μｍ程度となっている。これにより、突起電極２の有無に関係なく第１樹脂膜３の表面を平坦にすることができるようになる。尚、第１樹脂膜３の硬化後の弾性率は１５ＧＰａ以下、好ましくは５ＧＰａ程度にするのが良い。
続いて、このような第１樹脂膜３が形成されたウエハ１の裏面１ｂを、例えば、グラインダを用いてウエハ１が５５０μｍ以下の厚さになるまで研削する（図１（ｃ））。この時、第１樹脂膜３は突起電極２の頂部を完全に覆うように形成されており、第１樹脂膜３の表面は略平坦となっているので、ウエハ１を第１樹脂膜３が形成された側から均一に加圧して研削することができる。その後、研削されたウエハの裏面側にレーザー若しくはインク等によりデータのマーキング（標印）を実施した後、半導体基板の裏面側に３０μｍ程度の第２樹脂膜４を形成する（図１（ｄ））。第２樹脂層４は、衝撃力に対する効果を得られる範囲でできるだけ薄いほうが良いので、第１樹脂膜３よりも薄く形成するようにしている。第２樹脂膜４は、第１樹脂膜３と同様に、ポリイミドやエポキシ等の液状の樹脂をスクリーン印刷法、スピンコーティング法、バーコーティング法等により塗布した後、硬化させて約３０μｍ程度の厚さになるようにしている。第２樹脂膜４は、第１樹脂膜と同様に絶縁保護強化膜よりの弾性力のある弾性率１５ＧＰａ以下の低弾性なものが良い。また、第２樹脂膜４は、前述のマーキングを確認できるようにするために、光の透過性を持つものが望ましい。
続いて、第１樹脂膜３が形成されたウエハの突起電極２または配線等を設けた面の樹脂層を、グラインダ等を用いて約５０μｍ以下の厚さになるまで研削して突起電極２の頂上部を露出させる。この時、機械的な研削に代えて薬品による化学的なエッチングを行っても良いし、その両方を実施しても良い。
続いて、このような第１樹脂膜３および第２樹脂膜４が形成されたウエハ１にダイシングテープと呼ばれるテープに貼り付け、ダイシングと呼ばれる切り出し工程にてウエハ１のスクライブラインを切断して図３に示すような半導体チップ５を形成する。従って、スクライブラインの位置を確認し易くするために、第１樹脂膜３も光の透過性を有する方が良い。スクライブを行う時のテープ貼り付けは、電極面である第１樹脂膜３側でも反対側の第２樹脂膜４側でも構わないが、第２樹脂層４にテープを貼り付ける方が剥がすときに表面１ａへのダメージを抑えることができる。尚、ダイシングテープの粘着力（接着力）によりダイシング時に半導体チップの個片が散乱することは殆どない。
以上のように、この実施形態によれば、ウエハ１の表面１ａに形成された第１樹脂膜３及び裏面に形成された第２樹脂膜４により樹脂による保護層が形成され、切り出し工程におけるウエハ１のハンドリングの際や、ダイシングブレードによりウエハ１を切断する際にも、第１樹脂膜３および第２樹脂膜４がウエハ１を補強しているから、ウエハ１や半導体チップ５の破損が生じ難くなっている。したがって、ウエハ１を所望の厚さまで容易に薄型化することができ、これにより、半導体チップ５の薄型化に貢献することができる。
そして、図３の個片化された半導体チップ５においては、表面１ａ側に形成された第１樹脂膜３によりその表面側へのダメージを抑制できるとともに、その裏面側に形成された第２樹脂層４によりその裏面への衝撃を受けた際のダメージを抑制できる。この効果は、第２樹脂層４が形成されて無いものと比較して約４倍もの衝撃に耐えることが確認できている。また、第２樹脂層４が第１樹脂膜３よりも薄く形成されているのは、表面１ａ側には突起電極２による影響で第１樹脂膜３の表面が凸凹になるのを防ぐために樹脂を厚めにする必要があったのに対し、裏面に対する衝撃を吸収する効果は樹脂の厚さが３０μｍ程度で飽和してしまい、それ以上樹脂を厚くしてもより一層の効果を期待できないからである。言い換えれば、第２樹脂層４を薄くすることでその分ウエハ１を厚くして半導体装置の折り曲げ強度を高くすることにより、個片化された半導体装置を厚くすることなく高信頼性な半導体装置を得ることができる。
このように、本願発明のウエハ１の両面は２種類の樹脂によりそれぞれ保護及び補強されている。即ち、ウエハ１の表面１ａを第１樹脂膜３からなる樹脂層により補強及び保護するとともに、裏面側においても第２樹脂膜４からなる樹脂層により補強及び保護するようになっている。特に、各樹脂膜として絶縁保護強化膜よりも弾性の低い低弾性樹脂を用いることにより弾性率が高い場合よりも樹脂厚が薄くても衝撃に強くできる。また、第１樹脂膜３および第２樹脂膜４は透光性を持っているのでスクライブラインの位置やウエハ１の裏面にマーキングされた文字等のデータを確認できる。尚、ウエハ１の表面１ａは第１樹脂膜３により封止されているとともに、突起電極２が露出しているので、この半導体チップ５を更にパッケージングしなくても構わない。従って、極めて小型化、薄型化された半導体装置を品質を維持しながら得ることができる。また、樹脂厚が薄くて済むのでその分半導体基板を厚くでき、半導体装置の曲げ強度を高くできる。これにより半導体装置単体としての信頼性が向上するとともに、配線基板に実装した後の信頼性をも向上できるようになる。このように形成された半導体装置（半導体チップ５）は、露出した突起電極２を配線基板に形成された電極パッドなどに対向（フェイスダウン）させて実装することができる。
以上の実施形態は、ウエハ１の一方表面に形成された端子部の上に突起電極２を形成した場合を示しているが、各端子部につながる突出した外部配線を形成すれば、突起電極２を形成しなかった場合でも、外部配線の一部を第１樹脂膜３から露出させて、配線基板の電極パッドなどに接続することができる。
尚、第１樹脂膜は、突起電極または外部配線の頂部を覆うように形成することにより、樹脂膜の表面を平坦にするのが良い。このようにすると、ウエハ１の裏面研削時にウエハ１を第１樹脂膜３が形成された側から均一に加圧することができる。また、研削後もウエハ１やチップ５の表面は第１及び第２樹脂膜により覆われて保護強化されているので、ウエハ１やチップ５をハンドリングする際、これらが破損し難くなる。そして、突起電極または配線の頂部は、第１樹脂膜の表層部を除去する工程を実施して露出させる。この工程は、エッチングなど化学的処理によるものであっても良く、研削など物理的処理によるものであっても良い。
研削などの物理的処理により突起電極または外部配線の頂部を露出させる場合、突起電極または外部配線の頂部と樹脂膜の表面とは面一となる。これにより、突起電極または外部配線の頂部を露出させる工程を実施した後、半導体基板の一方表面から均一に加圧して他方表面の研削工程若しくはエッチングなど化学的処理を実施することにより、製造時に実施する工程の順序に自由度が増大させることができる。ただし、裏面の研削後に研削面に品番等のマーキングを実施し低弾性な樹脂を形成した後に活性面の突起電極または配線の頂部を露出させる工程を実施した方が、その露出部分を傷つけたり露出部分が化学変化したりする恐れが低減するので好ましい。
ウエハから個別チップとして切り出された半導体チップは、突起電極または外部配線の露出した部分を、直接配線基板の電極パッドやリードフレームなどに接続することにより実装することができるので、チップサイズでの実装を行うことができる。また露出した突起電極や外部配線に半田等により突状の電極（バンプ）を更に設け実装するようにしても良い。また、半導体基板の裏面を基板やリードフレームに取り付けた後、露出した突起電極２や外部配線とリードフレームや外部の電極との間にワイヤボンディング接続を行ってから封止樹脂をポッティングするようにしても良い。このように、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能であり、携帯電話等の携帯機器の小型化及び歩留まり向上によるコストダウンに有用な技術となる。
この発明の半導体装置の製造方法を工程順に示す図解的なウエハ断面図である。 ウエハ状態の半導体基板を示す図解的な斜視図である。 この発明の半導体チップの図解的な斜視図である。 従来の半導体チップの問題を説明するための斜視図である。
符号の説明
１ ウエハ
２ 突起電極
３ 第１樹脂膜
４ 第２樹脂膜
５ 半導体チップ

Claims (7)

  1. 半導体基板と、該半導体基板の一方表面に形成された突起電極または配線の少なくとも一方を有するとともに、前記半導体基板の一方表面に形成された第１樹脂膜と前記半導体基板の他方表面に形成された第２樹脂膜とを有し、該第２樹脂膜が、前記半導体基板の他方表面への衝撃を吸収する程度に低弾性であること及び半導体基板の厚みよりも薄いことを特徴とする半導体装置。
  2. 半導体基板と、該半導体基板の一方表面に形成された突起電極または配線の少なくとも一方を有するとともに、前記半導体基板の一方表面に形成された第１樹脂膜と前記半導体基板の他方表面に形成された第２樹脂膜とを有し、該第２樹脂膜の弾性率が１５ＧＰＳ以下であることを特徴とする半導体装置。
  3. 前記第２樹脂膜の厚みが第１樹脂膜の厚みよりも薄いことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記第２樹脂膜の厚みが３０μｍ以下であることを特徴とする請求項１乃至請求項３記載の半導体装置。
  5. 前記第２樹脂膜は前記半導体基板表面のマーキングを確認できる程度に透光性を有することを特徴とする請求項１乃至請求項４記載の半導体装置。
  6. 前記第１樹脂膜の厚みが５０μｍ以上であることを特徴とする請求項１乃至請求項５記載の半導体装置。
  7. 半導体基板の一方表面に突起電極または配線のうち少なくとも一方を形成する工程と、前記半導体基板の一方表面に前記半導体基板との物理的変形に耐える程度に低弾性である第１樹脂膜を形成する工程と、前記半導体基板の他方表面を研磨または研削、または及び化学エッチングすることによって前記半導体基板を薄くする薄型化工程と、該薄型化工程の後に第１樹脂膜と同等に低弾性であり且つ第１樹脂膜の厚みよりも薄い第２樹脂膜を前記半導体基板の他方表面に形成する工程と、第２樹脂膜形成後に前記半導体基板を個片に切り出す工程と、を含むことを特徴とする半導体装置の製造方法。

JP2004017752A 2003-12-05 2004-01-27 半導体装置およびその製造方法 Pending JP2005191508A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004017752A JP2005191508A (ja) 2003-12-05 2004-01-27 半導体装置およびその製造方法
TW093137304A TWI353013B (en) 2003-12-05 2004-12-03 Semiconductor device and the manufacturing method
CNB2004100980241A CN100517590C (zh) 2003-12-05 2004-12-03 半导体装置及其制造方法
US11/004,291 US7345368B2 (en) 2003-12-05 2004-12-03 Semiconductor device and the manufacturing method for the same
KR1020040101675A KR20050054864A (ko) 2003-12-05 2004-12-06 반도체 장치 및 그 제조 방법
US11/900,800 US20080014719A1 (en) 2003-12-05 2007-09-13 Semiconductor device and manufacturing method for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003406703 2003-12-05
JP2004017752A JP2005191508A (ja) 2003-12-05 2004-01-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005191508A true JP2005191508A (ja) 2005-07-14

Family

ID=34797621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004017752A Pending JP2005191508A (ja) 2003-12-05 2004-01-27 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7345368B2 (ja)
JP (1) JP2005191508A (ja)
KR (1) KR20050054864A (ja)
CN (1) CN100517590C (ja)
TW (1) TWI353013B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072316A (ja) * 2014-09-29 2016-05-09 日立オートモティブシステムズ株式会社 半導体装置の製造方法
JPWO2016189986A1 (ja) * 2015-05-25 2018-03-15 リンテック株式会社 半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535379B2 (en) 2006-04-04 2013-09-17 Nathan C. Moskowitz Artificial cervical and lumbar discs, disc plate insertion gun for performing sequential single plate intervertebral implantation enabling symmetric bi-disc plate alignment for interplate mobile core placement
US11806244B2 (en) 2004-05-13 2023-11-07 Moskowitz Family Llc Artificial cervical and lumbar disc system
US7854766B2 (en) 2004-05-13 2010-12-21 Moskowitz Nathan C Artificial total lumbar disc for unilateral safe and simple posterior placement in the lumbar spine, and removable bifunctional screw which drives vertical sliding expansile plate expansion, and interplate widening, and angled traction spikes
KR20080031192A (ko) 2005-06-29 2008-04-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치 집합체
KR100660868B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 칩의 배면이 몰딩된 반도체 패키지 및 그의 제조방법
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate
US20070246820A1 (en) * 2006-04-19 2007-10-25 Tessera, Inc. Die protection process
EP2723276B1 (en) * 2011-06-17 2017-08-09 Globus Medical, Inc. Expandable spinal implant and flexible driver
JP2014225598A (ja) * 2013-05-17 2014-12-04 富士通株式会社 半導体装置の製造方法及び半導体装置
TWI524437B (zh) * 2013-11-06 2016-03-01 矽品精密工業股份有限公司 半導體封裝件之製法
US10163709B2 (en) * 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP2016174102A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
JP3189799B2 (ja) 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3803214B2 (ja) 1999-09-10 2006-08-02 ローム株式会社 半導体装置の製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001144204A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体装置及びその製造方法
JP3604988B2 (ja) 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20050044174A1 (en) * 2003-04-11 2005-02-24 Sun Microsystems, Inc. Multi-node computer system where active devices selectively initiate certain transactions using remote-type address packets
US8615638B2 (en) * 2010-10-08 2013-12-24 Qualcomm Incorporated Memory controllers, systems and methods for applying page management policies based on stream transaction information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072316A (ja) * 2014-09-29 2016-05-09 日立オートモティブシステムズ株式会社 半導体装置の製造方法
JPWO2016189986A1 (ja) * 2015-05-25 2018-03-15 リンテック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060273434A1 (en) 2006-12-07
CN100517590C (zh) 2009-07-22
TW200529311A (en) 2005-09-01
US20080014719A1 (en) 2008-01-17
US7345368B2 (en) 2008-03-18
KR20050054864A (ko) 2005-06-10
CN1624879A (zh) 2005-06-08
TWI353013B (en) 2011-11-21

Similar Documents

Publication Publication Date Title
US20080014719A1 (en) Semiconductor device and manufacturing method for the same
JP4544143B2 (ja) 半導体装置の製造方法、半導体装置、回路基板及び電子機器
US6841454B2 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
KR100661042B1 (ko) 반도체 장치의 제조 방법
JP4856328B2 (ja) 半導体装置の製造方法
US20050260829A1 (en) Manufacturing method of a semiconductor device
US5899729A (en) Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions
JP2005340655A (ja) 半導体装置の製造方法および半導体基板の支持構造体
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP3756689B2 (ja) 半導体装置及びその製造方法
JP2001230224A (ja) 半導体装置およびその製造方法
KR100927778B1 (ko) 반도체 패키지 제조 방법
JP2004235612A (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
US7687923B2 (en) Semiconductor device package having a back side protective scheme
US20090039532A1 (en) Semiconductor device package having a back side protective scheme
KR100924551B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조 방법
JPH11243081A (ja) 薄膜半導体装置の製造方法
JP5320275B2 (ja) 半導体装置及びその製造方法
JP2010283109A (ja) 半導体装置の製造方法および半導体装置
JP2002270719A (ja) 半導体装置及びその製造方法
JP2006173198A (ja) 半導体装置及びその製造方法
JP2010147355A (ja) 半導体装置の製造方法
JPH09213595A (ja) 半導体装置及びその製造方法
KR20050101329A (ko) 보강된 반도체 웨이퍼 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060829

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080930

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081128