JP2016072316A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016072316A
JP2016072316A JP2014197760A JP2014197760A JP2016072316A JP 2016072316 A JP2016072316 A JP 2016072316A JP 2014197760 A JP2014197760 A JP 2014197760A JP 2014197760 A JP2014197760 A JP 2014197760A JP 2016072316 A JP2016072316 A JP 2016072316A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor wafer
semiconductor
electrode
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014197760A
Other languages
English (en)
Inventor
章博 岡本
Akihiro Okamoto
章博 岡本
昌士 由良
Masashi Yura
昌士 由良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2014197760A priority Critical patent/JP2016072316A/ja
Publication of JP2016072316A publication Critical patent/JP2016072316A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Micromachines (AREA)
  • Die Bonding (AREA)

Abstract

【課題】
MEMS半導体ウエハとダイアタッチフィルム付きダイシングテープとの密着強度を向上した半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】
半導体ウエハに電極を形成する工程と、前記電極が形成されている側とは反対側の裏面側に接着シートとの密着性の強い保護膜を形成する工程と、を有する半導体装置の製造方法。あるいは、半導体ウエハと、前記半導体ウエハ形成された電極と、前記電極が形成されている側とは反対側の裏面側に形成された接着シートとの密着性の強い保護膜とを有する半導体装置。
【選択図】 図2

Description

本発明は、半導体ウエハにおける裏面研削がされていないMEMSウエハに対して、ダイアタッチフィルム付きダイシングテープとの密着強度を確保し、ダイシング時のチップ飛散を防止することが出来る半導体装置の製造方法に関するものである。
近年、MEMS(Micro Electro Mechanical System)技術を用いて小型で単純な構造を有する加速度センサあるいは角速度センサとして、静電容量素子を利用したタイプのセンサ(いわゆる静電容量型センサ)が実用化されている。
自動車においては、特に静電容量型の加速度センサや角速度センサが横滑り防止や乗員の安全性を向上するための機器(例えばエアバック)制御用として適用が拡大している。また、センサ装置の自動車への適用では、エンジンルームへの搭載も想定されるため、温度変化や機械的振動などの過酷な環境負荷に耐えることが必要となっている。農業機械では車体の姿勢制御や、種々の耕作用途に用いる付属機の水平制御に用いられており、自動車同様過酷な環境で使用される。
センサ装置は、これらの使用環境に適用させるとともに、小型薄型化及び高性能化に加えて、多機能化が進み、複数の半導体素子を積層した半導体装置が急増している。これらの半導体素子間、又は最下段の半導体素子と基板(支持部材)間を接着する材料として、液状のペースト材やダイアタッチフィルム付きダイシングテープが適用されている。傾斜角度測定や高精度信頼性を必要とする分野では、物理量を検出するセンサのパッケージ実装時の半導体素子の水平精度及び搭載位置精度が重要なため、フィルム上のダイアタッチフィルム付きダイシングテープを適用した構造が知られている。
従来、半導体ウエハにダイアタッチフィルム付きダイシングテープを貼り付ける際には、一般的に事前に半導体ウエハの裏面の研削を行いダイアタッチフィルム付きダイシングテープとの密着強度の確保を実施する。貼付け時の密着強度が不足する場合は、ダイシング時のチップ飛散の不具合が発生する場合がある。
例えば特許文献1において、半導体ウエハに直接ダイアタッチフィルムに相当する接着剤を塗布する装置が開示されている。また別の手段として、特許文献2では、真空を利用したダイアタッチフィルム付きダイシングテープを貼り付ける装置が開示されている。
特開2012−238700号公報 特開2011−71472号公報
物理量を検出する構造を内部に有するMEMS半導体ウエハのように、シリコンウエハ等を貼り合せる技術により製造された半導体ウエハでは、ウエハ内部の構造上ウエハ裏面への研削処理及びウエハへの高圧印加はウエハの破損の可能性がある。
加えてMEMS半導体ウエハ製造時の位置合せのために、ウエハの電極構造がない側の裏面側の面は、ミラー面を有する場合がある。そのためダイアタッチフィルム付きダイシングテープを貼り付けた場合は、ウエハのミラー面にダイアッタチフィルムが接着することになり、ウエハとフィルムの密着性が不足し、ダイシング時のチップ飛散の問題がある。
そのため特許文献1では、半導体ウエハの一方の面上に直接ダイアタッチフィルムに相当する接着剤を塗布することにより問題の解決を図られている。しかしこの手段の場合、専用の接着剤を用意する必要があり、ウエハの一方の面に接着剤層を形成後もダイシングテープ状に貼り合せる必要があり、工数とコストの増加の問題がある。
また、特許文献2における真空を利用した貼付けの場合は、専用の設備を備える必要があり、設備導入の問題がある。
そこで本発明は、MEMS半導体ウエハとダイアタッチフィルム付きダイシングテープとの密着強度を向上した半導体装置の製造方法及び半導体装置を提供することにある。
上記課題を解決するために、本発明の半導体製造方法は、半導体ウエハに電極を形成する工程と、前記電極が形成されている側とは反対側の裏面側に接着シートとの密着性の強い保護膜を形成する工程と、を有する。あるいは、本発明の半導体装置は、半導体ウエハと、前記半導体ウエハ形成された電極と、前記電極が形成されている側とは反対側の裏面側に形成された接着シートとの密着性の強い保護膜とを有する。
本発明によれば、MEMS半導体ウエハとダイアタッチフィルム付きダイシングテープとの密着強度を向上した半導体装置の製造方法及び半導体装置を提供することが可能となる。
本発明による物理量を検出するセンサを内部に有するMEMS半導体ウエハの断面模式図である。 本発明による裏面保護膜付き半導体装置の断面模式図である。 本発明による半導体ウエハをダイアッタチフィルム付きダイシングテープに貼り付けた際の断面模式図である。 本発明を適用した場合の半導体装置製造のフロー図である。 本発明による半導体装置を用いた物理量検出パッケージ実施例の断面図である。
以下、図面を用いて本発明の一例について詳細に説明する。
まず、初めに本発明の一例である半導体装置について図を用いて説明する。
図1に示すように、本発明による半導体ウエハは、上部シリコン基板1と下部シリコン基板2の間に、物理量検出電極3が貼り合わされており、上部シリコン基板上に検出物理量の出力を行う電極パッド4及びその配線層5を配置した構造を有している。下部シリコン基板表面2aは、シリコンウエハのミラー面もしくは、ミラー面に対して酸化膜の形成もしくは、ポリシリコンが形成された面を有し、非常に平滑な面を有している。
図2に示すように、本発明による半導体装置は、前記図1の半導体ウエハの裏面のミラー面2a上に、有機系の保護膜6を形成することで保護膜付きの半導体ウエハが得られる。
保護膜の種類としては、半導体ウエハの回路面の保護膜として一般的に適用されているポリイミド系の有機膜もしくは、エポキシ樹脂系のレジスト膜が挙げられる。保護膜2の形成方法としては、薄膜化及び膜厚均一性の観点から、スピンコート法やスプレーコート法が好ましい。スピンコート法による塗布は、半導体ウエハのうねり、及びエッジ部の盛り上がりを防止するために、500〜4000rpmの回転数で行うことが好ましい。
その後のベークにより保護膜を硬化させることで安定的な保護膜が形成される。ベーク時の温度と時間は、使用する保護膜の種類により決まる。
その後、裏面保護膜付きの半導体ウエハは、図3に示すように、保護膜6を介してダイアタッチフィルム7に接着される。有機系の保護膜を介することで、半導体ウエハの裏面ミラー面とダイアタッチフィルムが直接接着されるより、強固に接着することが出来る。強固に接着することで、ダイシング時のチップ飛散を防ぐことが出来、安定的なダイシング加工を提供することが出来る。
本発明の実施形態において、ダイアッタチ付きダイシングテープは、日立化成株式会社のHR−9101,HR−5101を使用した。前記のダイアッタチ付きダイシングテープを使用した場合は、半導体ウエハ裏面と有機系保護膜の密着強度は、90°ピールの試験方法にて300N/m以上あることが好ましい。300N/m未満の場合、ダイシング時チップ飛散が発生するといった問題が生じやすくなる傾向にある。逆に300N/m以上の密着強度が得られるのであれば、保護膜の材料としてポリイミド系、エポキシ樹脂系以外でも良い。
次に本発明において開示される代表的な実施の形態について、概要の製造フローを図4に示す。
(a)半導体ウエハの電極が形成されていない裏面側に保護膜を塗布する工程。
(b)前記(a)工程の後、保護膜を加熱硬化させる工程。
(c)前記(b)工程の後、前記半導体ウエハの前記(a)工程にて塗布した保護膜の面に対して、ダイアッタチ付きダイシングテープを貼り付ける工程。
(d)前記(c)工程の後、ダイシングにて前記半導体ウエハを半導体チップに分離する工程。
(e)前記(d)工程の後、前記半導体チップを基板配線もしくは、別の半導体チップの上に搭載する工程。
前記(e)工程の後は、パッケージ種により異なり、前記半導体チップを樹脂で封止する工程の場合もあれば、プリモールドのようにモールド樹脂にて成形された箱型等の中に搭載する場合がある(図示しない)。
図5は、本発明を適用したトランスファーモールド型の半導体パッケージの実施を示す。
本実施例のトランスファーモールド型物理量検出センサでは、MEMS半導体チップ9とダイアッタチフィルム7の間に、保護膜6を有することを特徴としている。保護膜6があることにより、MEMS半導体チップ9とダイアッタチフィルム7の接着は強固になり、MEMS半導体チップとダイアッタチフィルム間のボイド及び密着不良は抑制可能となる。それ以外の部分は、一般的なリードフレーム11に実装する半導体パッケージと同等な構造であるが、MEMS半導体チップ9を半導体チップ10の上に積層実装する際に、ダイアッタチフィルム7を適用することにより、一般的なペースト状のダイアッタチ材を使用する場合より、搭載位置精度、搭載MEMSチップの平坦度に有利な構造である。なお、保護膜6の膜厚としては、処理後のウエハ表面の平坦度、均一性の面から3um以上の膜厚を有する方が有効である。
以上、説明したように、本発明によれば、半導体ウエハのダイアタッチフィルム付きダイシングテープに対する密着強度が向上するため、半導体ウエハのダイアタッチフィルム付きダイシングテープを貼り付ける側に対して、研削処理を行わず必要十分な密着強度を確保して貼り合せることが可能となる。これによりダイシング時のチップ飛散を防ぐことが出来、安定的なダイシング加工を提供することが出来る。その結果、歩留りよく半導体装置を製造することが可能になる。
また、追加設備の導入やMEMS半導体ウエハの裏面研削をすることなく、安易且つ信頼性を十分に維持しながらMEMS半導体ウエハとダイアタッチフィルム付きダイシングテープとの密着強度を改善させる半導体装置の製造方法及び半導体装置を提供することが可能となる。
1…上部シリコン基板、2…下部シリコン基板、3…物理量検出電極、4…電極パッド、5…配線層、2a…半導体ウエハの裏面(ミラー面)、6…有機系保護膜、7…ダイアッタチフィルム(ダイボンド材)、8…ダイシングテープ、9…MEMS半導体チップ、10…半導体チップ、11…リードフレーム、12…ワイヤ、13…封止樹脂、14…パッケージ

Claims (7)

  1. 半導体ウエハに電極を形成する工程と、
    前記電極が形成されている側とは反対側の裏面側に接着シートとの密着性の強い保護膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 半導体ウエハと、
    前記半導体ウエハ形成された電極と、
    前記電極が形成されている側とは反対側の裏面側に形成された接着シートとの密着性の強い保護膜とを有することを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記半導体ウエハは、内部に物理量を検出するための素子が形成され、ウエハの貼り合せ接合による積層体からなる半導体装置。
  4. 請求項2に記載の半導体装置において、
    前記半導体ウエハの一方の面は、ミラー面を有し研削処理がなされていないことを特徴とする半導体装置。
  5. 請求項2に記載の半導体装置において、
    前記半導体ウエハは、電極形成がされていない裏面側のみ、あるいは、両面に保護膜を有することを特徴とする半導体装置。
  6. 請求項4に記載の半導体装置において、
    前記半導体ウエハの電極が形成されていない裏面側に形成される保護膜は、ポリイミドもしくは、エポキシ樹脂を主成分とする半導体装置。
  7. 請求項2に記載の半導体装置において、
    前記半導体ウエハは、前記接着シートとしてダイアッタチフィルムやダイアッタチフィルム付きダイシングテープを貼り合せることを特徴とする半導体装置。
JP2014197760A 2014-09-29 2014-09-29 半導体装置の製造方法 Pending JP2016072316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014197760A JP2016072316A (ja) 2014-09-29 2014-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014197760A JP2016072316A (ja) 2014-09-29 2014-09-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016072316A true JP2016072316A (ja) 2016-05-09

Family

ID=55867389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014197760A Pending JP2016072316A (ja) 2014-09-29 2014-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016072316A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133256A (ko) * 2017-04-21 2019-12-02 인벤사스 본딩 테크놀로지스 인코포레이티드 다이 처리
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11855064B2 (en) 2018-02-15 2023-12-26 Adeia Semiconductor Bonding Technologies Inc. Techniques for processing devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289898A (ja) * 1997-04-15 1998-10-27 Seiko Epson Corp シリコンウェハーの製造方法
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
JP2013250133A (ja) * 2012-05-31 2013-12-12 Seiko Epson Corp 電子デバイス及びその製造方法、並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289898A (ja) * 1997-04-15 1998-10-27 Seiko Epson Corp シリコンウェハーの製造方法
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
JP2013250133A (ja) * 2012-05-31 2013-12-12 Seiko Epson Corp 電子デバイス及びその製造方法、並びに電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133256A (ko) * 2017-04-21 2019-12-02 인벤사스 본딩 테크놀로지스 인코포레이티드 다이 처리
JP2020518133A (ja) * 2017-04-21 2020-06-18 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド ダイ処理
KR102391159B1 (ko) * 2017-04-21 2022-04-26 인벤사스 본딩 테크놀로지스 인코포레이티드 다이 처리
JP7106575B2 (ja) 2017-04-21 2022-07-26 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド ダイ処理
US11742315B2 (en) 2017-04-21 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Die processing
US11855064B2 (en) 2018-02-15 2023-12-26 Adeia Semiconductor Bonding Technologies Inc. Techniques for processing devices
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus

Similar Documents

Publication Publication Date Title
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
US9709451B2 (en) Micromechanical pressure sensor device and corresponding manufacturing method
US9926188B2 (en) Sensor unit including a decoupling structure and manufacturing method therefor
US8384168B2 (en) Sensor device with sealing structure
US8334158B2 (en) Sensor device and manufacturing method thereof
US10882738B2 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
US20120270354A1 (en) Methods for fabricating sensor device package using a sealing structure
US9475694B2 (en) Two-axis vertical mount package assembly
CN204732405U (zh) 集成电路芯片的堆叠和电子装置
US9527727B2 (en) Packages for semiconductor devices and methods for assembling same
US10800651B2 (en) Low stress integrated device packages
US20130285259A1 (en) Method and system for wafer and strip level batch die attach assembly
US9995762B2 (en) Acceleration sensor
US11441964B2 (en) Micromechanical pressure sensor device and corresponding manufacturing method
JP2016072316A (ja) 半導体装置の製造方法
US10267660B2 (en) Sensor device
US10858245B2 (en) Deposition of protective material at wafer level in front end for early stage particle and moisture protection
CN111344718B (zh) 具有期望的部件轮廓的指纹传感器封装以及用于制造该指纹传感器封装的方法
US20160146849A1 (en) Resin-Sealed Sensor Device
US9624093B2 (en) Method and apparatus of making MEMS packages
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
US10060944B2 (en) Micromechanical sensor device and corresponding manufacturing method
US10269667B2 (en) Semiconductor device packaging with reduced size and delamination
US11565933B2 (en) Sensor package
KR101240918B1 (ko) 보호캡에 플레이트 전극이 마련되는 관성 센서 패키지 및 그의 제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171107