JP2001230224A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001230224A JP2001230224A JP2000034855A JP2000034855A JP2001230224A JP 2001230224 A JP2001230224 A JP 2001230224A JP 2000034855 A JP2000034855 A JP 2000034855A JP 2000034855 A JP2000034855 A JP 2000034855A JP 2001230224 A JP2001230224 A JP 2001230224A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- manufacturing
- wafer
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/296—Organo-silicon compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 パッケージ全体の曲げ変形に対する強度向上
を図った半導体装置およびその製造方法を提供する。 【解決手段】 ウエハ１の外部接続電極としてのはんだ
ボール６を有する面と反対側の面を研磨加工し、裏面補
強部材としての樹脂５で補強する。具体的には、樹脂５
には、ゴム系、シリコーン系、エポキシ系、ポリイミド
系またはウレタン系の樹脂を用いる。また、好ましく
は、研磨加工の前に研削加工を行なえば、短い工程時間
で生産できる。この構造によれば、パッケージ全体に曲
げの力が加わったときに、ＬＳＩチップのみが曲げに追
従しないためにはんだ接続部が破断するという問題点が
解消する。
を図った半導体装置およびその製造方法を提供する。 【解決手段】 ウエハ１の外部接続電極としてのはんだ
ボール６を有する面と反対側の面を研磨加工し、裏面補
強部材としての樹脂５で補強する。具体的には、樹脂５
には、ゴム系、シリコーン系、エポキシ系、ポリイミド
系またはウレタン系の樹脂を用いる。また、好ましく
は、研磨加工の前に研削加工を行なえば、短い工程時間
で生産できる。この構造によれば、パッケージ全体に曲
げの力が加わったときに、ＬＳＩチップのみが曲げに追
従しないためにはんだ接続部が破断するという問題点が
解消する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に実装後の半導体装置の耐曲げ性を向上させるこ
とができる半導体装置に関するものである。
し、特に実装後の半導体装置の耐曲げ性を向上させるこ
とができる半導体装置に関するものである。
【０００２】
【従来の技術】近年、携帯電話や携帯情報機器に代表さ
れる電子機器および装置の小型化、軽量化の要求に伴
い、半導体装置の小型化、高密度化が図られている。こ
の目的のために、ＬＳＩチップを直接回路基板上に搭載
するベアチップ実装が提案されている。
れる電子機器および装置の小型化、軽量化の要求に伴
い、半導体装置の小型化、高密度化が図られている。こ
の目的のために、ＬＳＩチップを直接回路基板上に搭載
するベアチップ実装が提案されている。
【０００３】図５（ａ），（ｂ）を参照して、ベアチッ
プ実装について説明する。ベアチップにおいては、ＬＳ
Ｉチップ７上に形成された電極上に、例えばボールボン
ディング方法により、金属バンプ１４が搭載され、外部
接続電極としての役割を担っている。図５（ａ）を参照
して、実装すべきプリント基板９上の電極１０と金属バ
ンプ１４との位置合わせを行ない、ＬＳＩチップ７をフ
ェースダウン状態で基板９上に実装する。図５（ｂ）に
実装を完了した状態を示す。
プ実装について説明する。ベアチップにおいては、ＬＳ
Ｉチップ７上に形成された電極上に、例えばボールボン
ディング方法により、金属バンプ１４が搭載され、外部
接続電極としての役割を担っている。図５（ａ）を参照
して、実装すべきプリント基板９上の電極１０と金属バ
ンプ１４との位置合わせを行ない、ＬＳＩチップ７をフ
ェースダウン状態で基板９上に実装する。図５（ｂ）に
実装を完了した状態を示す。
【０００４】
【発明が解決しようとする課題】携帯電話やＰＨＳなど
の携帯機器の市場は著しく拡大し、技術の革新が進めら
れており、ベアチップ実装が多く採用されるようになっ
た。従来、実装信頼性の観点からすると、一般に温度サ
イクルによる熱応力・ひずみが原因で不良が発生するこ
とが問題となっているが、携帯機器の場合は、それ以外
に、携帯時に外部からの力によって曲げられたり、ま
た、落下した場合に瞬時に曲げ応力が生じるなどの問題
がある。また、生産者側では、生産プロセス中の部品実
装時などに基板に曲げ応力が生じることが考えられる。
このように、携帯機器の場合は曲げ応力などに対する機
械的信頼性に強い構造であることも重要な条件として求
められる。
の携帯機器の市場は著しく拡大し、技術の革新が進めら
れており、ベアチップ実装が多く採用されるようになっ
た。従来、実装信頼性の観点からすると、一般に温度サ
イクルによる熱応力・ひずみが原因で不良が発生するこ
とが問題となっているが、携帯機器の場合は、それ以外
に、携帯時に外部からの力によって曲げられたり、ま
た、落下した場合に瞬時に曲げ応力が生じるなどの問題
がある。また、生産者側では、生産プロセス中の部品実
装時などに基板に曲げ応力が生じることが考えられる。
このように、携帯機器の場合は曲げ応力などに対する機
械的信頼性に強い構造であることも重要な条件として求
められる。
【０００５】ここで、図５（ａ），（ｂ）に示した半導
体装置に関する、主な構成要素のヤング率を列記する
と、 ＬＳＩチップ（Ｓｉ）‥‥‥‥‥約１２〜１４（×１０10Ｎ／ｍ2） プリント基板‥‥‥‥‥‥‥約０．５〜２．５（×１０10Ｎ／ｍ2） となっており、プリント基板９に比べてＬＳＩチップ７
は一般に曲がりにくい性質を持った材料であることがわ
かる。そのためプリント基板９に曲げの力が加わった場
合、ＬＳＩチップ７が曲げに追従しないために、プリン
ト基板９とＬＳＩチップ７とをつないでいる、はんだ接
続部において応力が集中し、限界の応力に達した時に接
続部が破断してしまうという不良が起こる。
体装置に関する、主な構成要素のヤング率を列記する
と、 ＬＳＩチップ（Ｓｉ）‥‥‥‥‥約１２〜１４（×１０10Ｎ／ｍ2） プリント基板‥‥‥‥‥‥‥約０．５〜２．５（×１０10Ｎ／ｍ2） となっており、プリント基板９に比べてＬＳＩチップ７
は一般に曲がりにくい性質を持った材料であることがわ
かる。そのためプリント基板９に曲げの力が加わった場
合、ＬＳＩチップ７が曲げに追従しないために、プリン
ト基板９とＬＳＩチップ７とをつないでいる、はんだ接
続部において応力が集中し、限界の応力に達した時に接
続部が破断してしまうという不良が起こる。
【０００６】よって本発明は、プリント基板全体に曲げ
の力が加わった際の上述のような問題を低減できる半導
体装置およびその製造方法を提供することを目的とす
る。
の力が加わった際の上述のような問題を低減できる半導
体装置およびその製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に基づく半導体装置においては、半導体基板
の外部接続電極を有する面と反対側の面を研磨加工し、
裏面補強部材で補強する。この構成を採用することによ
り、半導体基板が研磨加工によって薄くなり、曲げに追
従できるようになる一方、裏面補強部材によって補強さ
れているため、一定の強度は確保できる。
に、本発明に基づく半導体装置においては、半導体基板
の外部接続電極を有する面と反対側の面を研磨加工し、
裏面補強部材で補強する。この構成を採用することによ
り、半導体基板が研磨加工によって薄くなり、曲げに追
従できるようになる一方、裏面補強部材によって補強さ
れているため、一定の強度は確保できる。
【０００８】上記発明において好ましくは、上記裏面補
強部材の材質は、樹脂である。この構成を採用すること
により、樹脂は弾性係数が低いため、半導体装置の曲げ
やすさに影響を与えることなく補強することができる。
強部材の材質は、樹脂である。この構成を採用すること
により、樹脂は弾性係数が低いため、半導体装置の曲げ
やすさに影響を与えることなく補強することができる。
【０００９】上記発明においてさらに好ましくは、上記
樹脂は、弾性係数が１．５×１０6Ｎ／ｍ2以上５．０×
１０6Ｎ／ｍ2以下の材質である。さらに具体的には、上
記樹脂は、ゴム系、シリコーン系、エポキシ系、ポリイ
ミド系およびウレタン系からなる群から選択されたいず
れかの樹脂である。これらの構成を採用することによ
り、曲がりやすさを損なうことなく、補強できる。ま
た、これらの樹脂を塗布することで、欠けや傷の発生防
止にも役立つ。
樹脂は、弾性係数が１．５×１０6Ｎ／ｍ2以上５．０×
１０6Ｎ／ｍ2以下の材質である。さらに具体的には、上
記樹脂は、ゴム系、シリコーン系、エポキシ系、ポリイ
ミド系およびウレタン系からなる群から選択されたいず
れかの樹脂である。これらの構成を採用することによ
り、曲がりやすさを損なうことなく、補強できる。ま
た、これらの樹脂を塗布することで、欠けや傷の発生防
止にも役立つ。
【００１０】本発明に基づいた半導体装置の製造方法に
おいては、半導体基板の外部接続電極を有する面と反対
側の面を研磨加工する工程と、上記研磨加工した面に樹
脂を塗布する工程とを備える。この工程を採用すること
により、半導体基板の厚さを薄くすることができ、曲げ
に追従でき、かつ、樹脂によって補強されているため、
一定の強度は確保した半導体装置を生産することができ
る。
おいては、半導体基板の外部接続電極を有する面と反対
側の面を研磨加工する工程と、上記研磨加工した面に樹
脂を塗布する工程とを備える。この工程を採用すること
により、半導体基板の厚さを薄くすることができ、曲げ
に追従でき、かつ、樹脂によって補強されているため、
一定の強度は確保した半導体装置を生産することができ
る。
【００１１】上記発明において好ましくは、上記樹脂塗
布工程を終えた後に上記半導体基板を個別に切断する工
程をさらに備える。この工程を採用することにより、上
記の半導体装置の製造方法を容易に大量生産に適用する
ことができる。
布工程を終えた後に上記半導体基板を個別に切断する工
程をさらに備える。この工程を採用することにより、上
記の半導体装置の製造方法を容易に大量生産に適用する
ことができる。
【００１２】上記発明においてさらに好ましくは、上記
研磨加工の対象となる面にあらかじめ研削加工を施す工
程をさらに備える。この工程を採用することにより、工
程時間を短縮することができる。
研磨加工の対象となる面にあらかじめ研削加工を施す工
程をさらに備える。この工程を採用することにより、工
程時間を短縮することができる。
【００１３】上記発明において好ましくは、上記樹脂塗
布工程を、印刷法によって行なう。この工程を採用する
ことにより、粘度の高い樹脂においても、分散させて塗
布することができる。
布工程を、印刷法によって行なう。この工程を採用する
ことにより、粘度の高い樹脂においても、分散させて塗
布することができる。
【００１４】また、上記発明において好ましくは、上記
樹脂塗布工程を、スピンコート法によって行なう。この
工程を採用することにより、早く薄く均一に塗布するこ
とができる。
樹脂塗布工程を、スピンコート法によって行なう。この
工程を採用することにより、早く薄く均一に塗布するこ
とができる。
【００１５】
【発明の実施の形態】（実施の形態１） （モデルによる検証）ここで、ＬＳＩチップ７の曲げに
ついて考えるために、図３（ａ）を参照して、断面の厚
さがａ、幅がｂの形状を持つ直方体のモデルを考える。
このモデルを図３（ｂ）に示すように曲げたとき、図３
（ｂ）の上側では張力が働いて伸び、下側では圧力が働
いて縮み、その中間に伸び縮みのない中立層ができる。
平均するとモデルの伸び縮みが差し引き０だとすると、
中立層は断面の重心を通る。この中立層の微小部分ｄｘ
が曲率中心Ｃに対して張る角をｄθとし、曲率半径をρ
とすると、中立層からｚの距離にある断面積ｄＳ（＝ｂ
ｄｚ）の薄い層ｄｚの伸び率は、
ついて考えるために、図３（ａ）を参照して、断面の厚
さがａ、幅がｂの形状を持つ直方体のモデルを考える。
このモデルを図３（ｂ）に示すように曲げたとき、図３
（ｂ）の上側では張力が働いて伸び、下側では圧力が働
いて縮み、その中間に伸び縮みのない中立層ができる。
平均するとモデルの伸び縮みが差し引き０だとすると、
中立層は断面の重心を通る。この中立層の微小部分ｄｘ
が曲率中心Ｃに対して張る角をｄθとし、曲率半径をρ
とすると、中立層からｚの距離にある断面積ｄＳ（＝ｂ
ｄｚ）の薄い層ｄｚの伸び率は、
【００１６】
【数１】
【００１７】となる。したがって、この層にかかる張力
ｄＴは ｄＴ＝Ｅ（ｚ／ρ）ｄＳ となる。平均として棒に伸び縮みがないときは、断面の
上半分では張力、下半分では圧力が働く。このモデルの
ヤング率をＥとして、全断面に対するこの曲げモーメン
トを考えると、
ｄＴは ｄＴ＝Ｅ（ｚ／ρ）ｄＳ となる。平均として棒に伸び縮みがないときは、断面の
上半分では張力、下半分では圧力が働く。このモデルの
ヤング率をＥとして、全断面に対するこの曲げモーメン
トを考えると、
【００１８】
【数２】
【００１９】となる。そこで、図４を参照して、このモ
デルを長さＬの間隔で、２つの支点で支え、中央に質量
ｍ（Ｗ＝ｍｇ）のおもりをつるした状態を想定する。
デルを長さＬの間隔で、２つの支点で支え、中央に質量
ｍ（Ｗ＝ｍｇ）のおもりをつるした状態を想定する。
【００２０】対称性により片方の支点からはＷ／２の支
点反力が上向きに働く。モデルの中心Ｏからｘ（＞０）
だけ離れた面ＰＱから支点までの間の部分について、図
４の紙面に垂直な軸のまわりの、モーメントの釣合いを
考えると、ＰＱ面での曲げのモーメントＭは、（２）式
で与えられ、支点反力のＷ／２によるものが、（Ｌ／２
−ｘ）・Ｗ／２だから、（３）式が得られる。
点反力が上向きに働く。モデルの中心Ｏからｘ（＞０）
だけ離れた面ＰＱから支点までの間の部分について、図
４の紙面に垂直な軸のまわりの、モーメントの釣合いを
考えると、ＰＱ面での曲げのモーメントＭは、（２）式
で与えられ、支点反力のＷ／２によるものが、（Ｌ／２
−ｘ）・Ｗ／２だから、（３）式が得られる。
【００２１】
【数３】
【００２２】この式から曲率半径ρがｘの関数として求
められる。ところで、一般に曲線ｙ＝ｆ（ｘ）の曲率
は、ρ-1＝ｙ″／｛１＋（ｙ′）2｝3/2で表されるの
で、いま｜ｙ′｜≪１として、その２次以上の項が無視
できるとすると、
められる。ところで、一般に曲線ｙ＝ｆ（ｘ）の曲率
は、ρ-1＝ｙ″／｛１＋（ｙ′）2｝3/2で表されるの
で、いま｜ｙ′｜≪１として、その２次以上の項が無視
できるとすると、
【００２３】
【数４】
【００２４】を得る。ここで、ｘ＝０のときｙ＝０，
ｙ′＝０の条件を用いると、（５）式が得られる。
ｙ′＝０の条件を用いると、（５）式が得られる。
【００２５】
【数５】
【００２６】中点降下量をｅとすると、ｘ＝Ｌ／２のと
きｙ＝ｅとなるので、（５）式より、ヤング率Ｅは
（６）式のように求まる。
きｙ＝ｅとなるので、（５）式より、ヤング率Ｅは
（６）式のように求まる。
【００２７】
【数６】
【００２８】これを変形して、中点降下量ｅは（７）式
のように求まる。
のように求まる。
【００２９】
【数７】
【００３０】よって、中点降下量ｅはＬＳＩチップ７の
厚みａの３乗に反比例していることがわかる。つまり、
ＬＳＩチップ７の厚みａが大きいときには、たわみ量が
小さくなりプリント基板９の曲げに追従できなくなる可
能性が高い。
厚みａの３乗に反比例していることがわかる。つまり、
ＬＳＩチップ７の厚みａが大きいときには、たわみ量が
小さくなりプリント基板９の曲げに追従できなくなる可
能性が高い。
【００３１】したがって、パッケージ全体が曲げに追従
できるようにするには、ＬＳＩチップ７の厚みを薄くす
ることが効果的であるといえる。
できるようにするには、ＬＳＩチップ７の厚みを薄くす
ることが効果的であるといえる。
【００３２】（半導体装置の構成）まず、図１（ｅ）を
参照して、本実施の形態における半導体装置の構成を説
明する。１枚のウエハ１からは、複数のＬＳＩチップ７
が形成される。各ＬＳＩチップ上には回路面２が形成さ
れている。回路面２の表面（図１（ｅ）では下側）には
外部接続電極としてのはんだボール６が形成されてお
り、基板１の裏面、すなわち外部接続電極と反対側の面
には樹脂５が塗布されている。
参照して、本実施の形態における半導体装置の構成を説
明する。１枚のウエハ１からは、複数のＬＳＩチップ７
が形成される。各ＬＳＩチップ上には回路面２が形成さ
れている。回路面２の表面（図１（ｅ）では下側）には
外部接続電極としてのはんだボール６が形成されてお
り、基板１の裏面、すなわち外部接続電極と反対側の面
には樹脂５が塗布されている。
【００３３】（半導体装置の製造方法）図１（ａ）〜
（ｅ）を参照して、本実施の形態における半導体装置の
製造方法を説明する。
（ｅ）を参照して、本実施の形態における半導体装置の
製造方法を説明する。
【００３４】図１（ａ）は、ここから複数個の半導体チ
ップを形成するために用いられるウエハ１の断面を示し
ている。ウエハ１上の回路面２は、たとえばアルミニウ
ムなどで電極が形成されている。回路面２はのちにさら
にその表面に外部接続電極としてのはんだボール６をマ
トリックス状に配置可能なように、配線パターンの形成
を完了している。
ップを形成するために用いられるウエハ１の断面を示し
ている。ウエハ１上の回路面２は、たとえばアルミニウ
ムなどで電極が形成されている。回路面２はのちにさら
にその表面に外部接続電極としてのはんだボール６をマ
トリックス状に配置可能なように、配線パターンの形成
を完了している。
【００３５】このウエハ１の回路面２を有する面と反対
側の面（以下、「ウエハ１の裏面」という。）を研磨す
るために、図１（ａ）を参照して、回路面２の表面に保
護テープ３を貼る。さらに、図１（ａ）に示すように研
磨装置４にウエハ１を設置し、ウエハ１の裏面を研磨す
る。
側の面（以下、「ウエハ１の裏面」という。）を研磨す
るために、図１（ａ）を参照して、回路面２の表面に保
護テープ３を貼る。さらに、図１（ａ）に示すように研
磨装置４にウエハ１を設置し、ウエハ１の裏面を研磨す
る。
【００３６】通常、半導体装置の製造現場においては、
インゴットからウエハの厚みにカットした後に研磨仕上
げを行うが、その工程に使用するウエハラッピング装置
を用いるとよい。ウエハラッピング装置は、何枚ものウ
エハを同時に研磨できるので生産性が高い。ウエハをタ
ーンテーブルの上に載せ、研磨材を含んだ研磨液を使っ
て鏡面仕上げする。
インゴットからウエハの厚みにカットした後に研磨仕上
げを行うが、その工程に使用するウエハラッピング装置
を用いるとよい。ウエハラッピング装置は、何枚ものウ
エハを同時に研磨できるので生産性が高い。ウエハをタ
ーンテーブルの上に載せ、研磨材を含んだ研磨液を使っ
て鏡面仕上げする。
【００３７】なお、この研磨加工の前に研削加工を施し
てもよい。粗削りを研削加工で行うことによって、工程
時間を短縮することができる。ただし、研削加工の後に
は必ず研磨加工によって鏡面仕上げを行う必要がある。
なぜなら、研削加工においては、ウエハ１の加工面に微
小な傷が発生する場合が多く、そのような傷があれば、
薄く仕上げたウエハ１に曲げの力が加わったときに、傷
の箇所を起点に割れてしまうおそれがあるからである。
てもよい。粗削りを研削加工で行うことによって、工程
時間を短縮することができる。ただし、研削加工の後に
は必ず研磨加工によって鏡面仕上げを行う必要がある。
なぜなら、研削加工においては、ウエハ１の加工面に微
小な傷が発生する場合が多く、そのような傷があれば、
薄く仕上げたウエハ１に曲げの力が加わったときに、傷
の箇所を起点に割れてしまうおそれがあるからである。
【００３８】また、ウエハ１の研磨加工によって仕上げ
るべき厚みはウエハ１の大きさによって異なるが、実際
に曲げに適応できる厚みとしては、たとえば約５０μｍ
まで薄くすれば、十分である。
るべき厚みはウエハ１の大きさによって異なるが、実際
に曲げに適応できる厚みとしては、たとえば約５０μｍ
まで薄くすれば、十分である。
【００３９】次に図１（ｂ）を参照して、研磨加工され
たウエハ１を研磨装置４から取り外し、表面保護テープ
３を剥離する。
たウエハ１を研磨装置４から取り外し、表面保護テープ
３を剥離する。
【００４０】図１（ｃ）を参照して、ウエハ１の裏面に
裏面補強部材として樹脂５を塗布する。樹脂の塗布方法
としては、印刷法またはスピンコートによる塗布方法
（スピンコート法）などを用いる。どちらの方法を採用
するかは、使用する樹脂によって選定する。たとえば、
粘度の高い樹脂を使用する場合、スピンナーを回しても
樹脂がうまく分散されない可能性があるため、印刷法が
適切である。まず、ウエハ上にのみ樹脂が塗布されるよ
うに設計されたマスクを準備する。樹脂の厚みは数十μ
ｍオーダーでよいので、目標とする厚みと同じくらいの
厚みのマスクを用意し、マスク上に樹脂を供給して、そ
の上をスクィージーで走査し、印刷を行う。
裏面補強部材として樹脂５を塗布する。樹脂の塗布方法
としては、印刷法またはスピンコートによる塗布方法
（スピンコート法）などを用いる。どちらの方法を採用
するかは、使用する樹脂によって選定する。たとえば、
粘度の高い樹脂を使用する場合、スピンナーを回しても
樹脂がうまく分散されない可能性があるため、印刷法が
適切である。まず、ウエハ上にのみ樹脂が塗布されるよ
うに設計されたマスクを準備する。樹脂の厚みは数十μ
ｍオーダーでよいので、目標とする厚みと同じくらいの
厚みのマスクを用意し、マスク上に樹脂を供給して、そ
の上をスクィージーで走査し、印刷を行う。
【００４１】逆に、粘度の低い樹脂を用いる場合には、
スピンコート法を用いる方が、早く薄く均一に塗布でき
る。スピンナーにウエハ１を載置し、適量の樹脂を供給
した後、旋回し、遠心力によって樹脂を分散させ、塗布
する。
スピンコート法を用いる方が、早く薄く均一に塗布でき
る。スピンナーにウエハ１を載置し、適量の樹脂を供給
した後、旋回し、遠心力によって樹脂を分散させ、塗布
する。
【００４２】次に図１（ｄ）を参照して、外部接続電極
としてのはんだボール６を形成する。この方法として
は、たとえばスズ／鉛共晶合金を主材料とするボールを
フラックスとともに載せ、リフロー法により電極を形成
する。外部接続電極は、はんだボール６に限らず、他の
形態の電極であってもよく、その場合の形成方法として
は、たとえば、メッキによる成長も可能である。
としてのはんだボール６を形成する。この方法として
は、たとえばスズ／鉛共晶合金を主材料とするボールを
フラックスとともに載せ、リフロー法により電極を形成
する。外部接続電極は、はんだボール６に限らず、他の
形態の電極であってもよく、その場合の形成方法として
は、たとえば、メッキによる成長も可能である。
【００４３】最後に、図１（ｅ）を参照して、ウエハ１
に設けられたダイシングラインに沿って切断して各半導
体チップ７を個片化する。こうして、半導体装置とし
て、はんだボール６の接続された半導体チップ７が完成
する。図１（ｅ）では省略し、２個のみに切り分けたよ
うに描いているが、実際には、この切断の工程で多くの
個数の半導体チップに切り分けられる。
に設けられたダイシングラインに沿って切断して各半導
体チップ７を個片化する。こうして、半導体装置とし
て、はんだボール６の接続された半導体チップ７が完成
する。図１（ｅ）では省略し、２個のみに切り分けたよ
うに描いているが、実際には、この切断の工程で多くの
個数の半導体チップに切り分けられる。
【００４４】なお、上述の製造方法の例では、研磨加工
の工程を、回路面２の配線パターンの形成後に行なった
が、上記研磨加工の工程は、他の段階、たとえば、回路
面２の形成にとりかかる前の段階や形成途中の段階に組
込んで行なってもよい。
の工程を、回路面２の配線パターンの形成後に行なった
が、上記研磨加工の工程は、他の段階、たとえば、回路
面２の形成にとりかかる前の段階や形成途中の段階に組
込んで行なってもよい。
【００４５】また、何らかの前工程によって、元々ウエ
ハ１が数十μｍ程度の厚さである場合、研磨加工の工程
を省略することができる。
ハ１が数十μｍ程度の厚さである場合、研磨加工の工程
を省略することができる。
【００４６】（作用・効果）本実施の形態の半導体装置
によれば、半導体チップ７の外部接続電極が設けられる
面と反対側の面を研磨加工して、半導体チップ７の厚さ
を薄くすることで、半導体チップ７自体が曲げ応力に対
して、しなやかにたわむことができるような構造にでき
る。半導体チップ７が実装される基板に曲げの力が加え
られた場合に、基板とともに半導体チップ７も曲げに追
従することができるために、はんだボール６によるはん
だ接続部にかかる応力が緩和され、はんだ接続部が破断
することを防止することができる。さらに、弾性係数
（ヤング率）の低い樹脂を半導体チップ７の研磨した面
に塗布することで、上記構造における半導体チップ７の
曲げやすさに影響を与えることなく、補強することがで
きる。樹脂５は半導体チップ７を保護しているので、半
導体チップ７が欠けたり、傷がついて割れるような危険
性はなくなり、ハンドリング性が向上する。よって機械
的信頼性を向上させることができる。
によれば、半導体チップ７の外部接続電極が設けられる
面と反対側の面を研磨加工して、半導体チップ７の厚さ
を薄くすることで、半導体チップ７自体が曲げ応力に対
して、しなやかにたわむことができるような構造にでき
る。半導体チップ７が実装される基板に曲げの力が加え
られた場合に、基板とともに半導体チップ７も曲げに追
従することができるために、はんだボール６によるはん
だ接続部にかかる応力が緩和され、はんだ接続部が破断
することを防止することができる。さらに、弾性係数
（ヤング率）の低い樹脂を半導体チップ７の研磨した面
に塗布することで、上記構造における半導体チップ７の
曲げやすさに影響を与えることなく、補強することがで
きる。樹脂５は半導体チップ７を保護しているので、半
導体チップ７が欠けたり、傷がついて割れるような危険
性はなくなり、ハンドリング性が向上する。よって機械
的信頼性を向上させることができる。
【００４７】樹脂５は、約１．５〜５．０×１０6Ｎ／
ｍ2程度の弾性係数の小さい材質のものであれば、曲が
りやすさを損なうことがなく、好ましい。この程度の弾
性係数の値であれば、ＬＳＩチップ７に対して小さい値
であるので、パッケージ全体としては無視できる値であ
り、かつ樹脂５を塗布することでＬＳＩチップ７の欠け
や傷を防止し、ハンドリング性向上にも役立つ。樹脂５
の塗布量は、パッケージ全体の曲げやすさに影響を及ぼ
さない範囲内で自由に設定できる。ＬＳＩチップ７の欠
けや傷を防止する役割を果たすことができる範囲内で、
数十μｍ程度まで薄くすると、パッケージの薄型化や材
料コストダウンにもつながるので望ましい。
ｍ2程度の弾性係数の小さい材質のものであれば、曲が
りやすさを損なうことがなく、好ましい。この程度の弾
性係数の値であれば、ＬＳＩチップ７に対して小さい値
であるので、パッケージ全体としては無視できる値であ
り、かつ樹脂５を塗布することでＬＳＩチップ７の欠け
や傷を防止し、ハンドリング性向上にも役立つ。樹脂５
の塗布量は、パッケージ全体の曲げやすさに影響を及ぼ
さない範囲内で自由に設定できる。ＬＳＩチップ７の欠
けや傷を防止する役割を果たすことができる範囲内で、
数十μｍ程度まで薄くすると、パッケージの薄型化や材
料コストダウンにもつながるので望ましい。
【００４８】具体的に上記の弾性係数を有する樹脂５の
種類としては、ゴム系、シリコーン系、エポキシ系、ポ
リイミド系またはウレタン系の樹脂を用いることができ
る。
種類としては、ゴム系、シリコーン系、エポキシ系、ポ
リイミド系またはウレタン系の樹脂を用いることができ
る。
【００４９】また、本発明に基づく半導体装置の製造方
法によれば、ウエハプロセスの前半工程を終了し、ダイ
シングする前のウエハの状態で研磨加工および樹脂塗布
を行うことができるため、一度の工程で同時に多数のパ
ッケージを生産することができる。
法によれば、ウエハプロセスの前半工程を終了し、ダイ
シングする前のウエハの状態で研磨加工および樹脂塗布
を行うことができるため、一度の工程で同時に多数のパ
ッケージを生産することができる。
【００５０】（実施の形態２） （半導体装置の構造）本実施の形態では、図１（ｅ）に
示した半導体チップ７をプリント基板９にベアチップ実
装した例を示す。その結果、図２に示すような構造とな
る。
示した半導体チップ７をプリント基板９にベアチップ実
装した例を示す。その結果、図２に示すような構造とな
る。
【００５１】（作用・効果）本実施の形態の半導体装置
によれば、半導体チップ７の外部接続電極が設けられる
面と反対側の面を研磨加工して、半導体チップ７の厚さ
を薄くすることで、半導体チップ７自体が曲げ応力に対
して、しなやかにたわむことができるような構造になっ
ている。そのため、半導体チップ７が実装されるプリン
ト基板９に曲げの力が加えられた場合に、プリント基板
９とともに半導体チップ７も曲げに追従することができ
る。したがって、はんだボール６によるはんだ接続部に
かかる応力が緩和され、はんだ接続部が破断することを
防止することができる。さらに、弾性係数（ヤング率）
の低い樹脂を半導体チップ７の研磨した面に塗布するこ
とで、上記構造における半導体チップ７の曲げやすさに
影響を与えることなく、補強することができる。
によれば、半導体チップ７の外部接続電極が設けられる
面と反対側の面を研磨加工して、半導体チップ７の厚さ
を薄くすることで、半導体チップ７自体が曲げ応力に対
して、しなやかにたわむことができるような構造になっ
ている。そのため、半導体チップ７が実装されるプリン
ト基板９に曲げの力が加えられた場合に、プリント基板
９とともに半導体チップ７も曲げに追従することができ
る。したがって、はんだボール６によるはんだ接続部に
かかる応力が緩和され、はんだ接続部が破断することを
防止することができる。さらに、弾性係数（ヤング率）
の低い樹脂を半導体チップ７の研磨した面に塗布するこ
とで、上記構造における半導体チップ７の曲げやすさに
影響を与えることなく、補強することができる。
【００５２】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【００５３】
【発明の効果】本発明によれば、半導体チップの電極が
設けられた面と反対側の面を研磨加工して半導体チップ
の厚さを薄くしているので、半導体チップ自体に曲げの
力が加わった際に、基板とともに半導体チップも曲げ変
形に追従することができ、はんだ接続部にかかる応力が
緩和され、はんだ接続部が破損することを防止すること
ができる。また、弾性係数の低い樹脂を研磨面に塗布す
ることで、半導体チップは保護され、欠けたり、傷がつ
いたりする危険性もなくなり、ハンドリング性が向上す
る。その結果、半導体装置全体の機械的信頼性が向上す
る。
設けられた面と反対側の面を研磨加工して半導体チップ
の厚さを薄くしているので、半導体チップ自体に曲げの
力が加わった際に、基板とともに半導体チップも曲げ変
形に追従することができ、はんだ接続部にかかる応力が
緩和され、はんだ接続部が破損することを防止すること
ができる。また、弾性係数の低い樹脂を研磨面に塗布す
ることで、半導体チップは保護され、欠けたり、傷がつ
いたりする危険性もなくなり、ハンドリング性が向上す
る。その結果、半導体装置全体の機械的信頼性が向上す
る。
【図１】 （ａ）〜（ｅ）は、本発明に基づく実施の形
態１における半導体装置の製造プロセスの各段階におけ
る断面図である。
態１における半導体装置の製造プロセスの各段階におけ
る断面図である。
【図２】 本発明に基づく実施の形態２における半導体
装置の断面図である。
装置の断面図である。
【図３】 （ａ）はＬＳＩチップを曲げたときの応力に
ついて考えるための直方体モデルの説明図であり、
（ｂ）は、そのモデルを曲げた状態を表した説明図であ
る。
ついて考えるための直方体モデルの説明図であり、
（ｂ）は、そのモデルを曲げた状態を表した説明図であ
る。
【図４】 図３（ａ）に示したモデルを曲げたときの中
点降下量について考えるための説明図である。
点降下量について考えるための説明図である。
【図５】 従来技術に基づくベアチップ実装の、（ａ）
は実装手順の説明図、（ｂ）は実装後の状態の断面図で
ある。
は実装手順の説明図、（ｂ）は実装後の状態の断面図で
ある。
１ ウエハ、２ 回路面、３ 表面保護テープ、４ 研
磨装置、５ 樹脂、６はんだボール、７ ＬＳＩチッ
プ、９ プリント基板、１０ 電極、１４ 金属バン
プ。
磨装置、５ 樹脂、６はんだボール、７ ＬＳＩチッ
プ、９ プリント基板、１０ 電極、１４ 金属バン
プ。
Claims (9)
- 【請求項１】 半導体基板の外部接続電極を有する面と
反対側の面を研磨加工し、裏面補強部材で補強した、半
導体装置。 - 【請求項２】 前記裏面補強部材の材質は、樹脂であ
る、請求項１に記載の半導体装置。 - 【請求項３】 前記樹脂は、弾性係数が１．５×１０6
Ｎ／ｍ2以上５．０×１０6Ｎ／ｍ2以下の材質である、
請求項２に記載の半導体装置。 - 【請求項４】 前記樹脂は、ゴム系、シリコーン系、エ
ポキシ系、ポリイミド系およびウレタン系からなる群か
ら選択されたいずれかの樹脂である、請求項２に記載の
半導体装置。 - 【請求項５】 半導体基板の外部接続電極を有する面と
反対側の面を研磨加工する工程と、前記研磨加工した面
に樹脂を塗布する工程とを備える半導体装置の製造方
法。 - 【請求項６】 前記樹脂塗布工程を終えた後に前記半導
体基板を個別に切断する工程をさらに備える、請求項５
に記載の半導体装置の製造方法。 - 【請求項７】 前記研磨加工の対象となる面にあらかじ
め研削加工を施す工程をさらに備える、請求項５または
６に記載の半導体装置の製造方法。 - 【請求項８】 前記樹脂塗布工程を、印刷法によって行
なう、請求項５から７のいずれかに記載の半導体装置の
製造方法。 - 【請求項９】 前記樹脂塗布工程を、スピンコート法に
よって行なう、請求項５から７のいずれかに記載の半導
体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034855A JP3604988B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体装置およびその製造方法 |
| US09/782,180 US20010033016A1 (en) | 2000-02-14 | 2001-02-14 | Semiconductor device and method of manufacturing the same |
| US11/477,928 US7692312B2 (en) | 2000-02-14 | 2006-06-30 | Semiconductor device having reinforcement member and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034855A JP3604988B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230224A true JP2001230224A (ja) | 2001-08-24 |
| JP3604988B2 JP3604988B2 (ja) | 2004-12-22 |
Family
ID=18559126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034855A Expired - Fee Related JP3604988B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20010033016A1 (ja) |
| JP (1) | JP3604988B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763079B1 (ko) * | 2005-02-21 | 2007-10-04 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US7859097B2 (en) | 2007-10-18 | 2010-12-28 | Renesas Electronics Corporation | Semiconductor device and method of fabricating semiconductor device |
| JP2016021768A (ja) * | 2015-09-09 | 2016-02-04 | 日本電波工業株式会社 | 圧電デバイスとその製造方法 |
| WO2017183222A1 (ja) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10215355B4 (de) * | 2002-04-08 | 2004-08-05 | Infineon Technologies Ag | Verfahren zur Flip-Chip-Montage von Halbleiterchips |
| EP1447844A3 (en) * | 2003-02-11 | 2004-10-06 | Axalto S.A. | Reinforced semiconductor wafer |
| JP2005191508A (ja) * | 2003-12-05 | 2005-07-14 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US7659192B2 (en) * | 2006-12-29 | 2010-02-09 | Intel Corporation | Methods of forming stepped bumps and structures formed thereby |
| TWI341224B (en) * | 2008-04-03 | 2011-05-01 | Chimei Innolux Corp | Solder bonding structure and solder bonding method thereof |
| JP5385247B2 (ja) * | 2010-12-03 | 2014-01-08 | 信越化学工業株式会社 | ウエハモールド材及び半導体装置の製造方法 |
| JP6302843B2 (ja) * | 2012-12-03 | 2018-03-28 | リンテック株式会社 | 保護膜形成用フィルム |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936923A (ja) | 1982-08-24 | 1984-02-29 | Sumitomo Electric Ind Ltd | ウエハ補強法 |
| US5155068A (en) | 1989-08-31 | 1992-10-13 | Sharp Kabushiki Kaisha | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal |
| US5390082A (en) | 1992-07-06 | 1995-02-14 | International Business Machines, Corp. | Chip carrier with protective coating for circuitized surface |
| US5689136A (en) | 1993-08-04 | 1997-11-18 | Hitachi, Ltd. | Semiconductor device and fabrication method |
| DE4435120C2 (de) | 1994-09-30 | 2000-08-03 | Siemens Ag | Schutzschicht für Wafer und Verfahren zu deren Herstellung |
| US5733814A (en) | 1995-04-03 | 1998-03-31 | Aptek Industries, Inc. | Flexible electronic card and method |
| WO1998013862A1 (fr) | 1996-09-24 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur et son procede de fabrication |
| US6150194A (en) | 1996-12-04 | 2000-11-21 | Shinko Electric Industries Co., Ltd. | Semiconductor device sealed with resin, and its manufacture |
| DE19740055A1 (de) | 1997-09-12 | 1999-03-18 | Daimler Benz Ag | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile |
| JP3351706B2 (ja) | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH11102985A (ja) | 1997-09-26 | 1999-04-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| DE19750316A1 (de) | 1997-11-13 | 1999-05-27 | Siemens Ag | Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten |
| JPH11148068A (ja) | 1997-11-18 | 1999-06-02 | Shinko Electric Ind Co Ltd | 異方性応力緩衝体及びそれを用いた半導体装置 |
| US6237899B1 (en) * | 1998-01-09 | 2001-05-29 | Holmes Products Corp. | Humidifier with wick change indicator |
| JP3441382B2 (ja) | 1998-10-14 | 2003-09-02 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JP2000349264A (ja) * | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
| JP3756689B2 (ja) * | 1999-02-08 | 2006-03-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3560888B2 (ja) * | 1999-02-09 | 2004-09-02 | シャープ株式会社 | 半導体装置の製造方法 |
| DE19931240C2 (de) | 1999-07-07 | 2001-08-02 | Infineon Technologies Ag | Chipkarte |
| US6982192B1 (en) * | 1999-12-30 | 2006-01-03 | Intel Corporation | High performance thermal interface curing process for organic flip chip packages |
| US6184064B1 (en) | 2000-01-12 | 2001-02-06 | Micron Technology, Inc. | Semiconductor die back side surface and method of fabrication |
-
2000
- 2000-02-14 JP JP2000034855A patent/JP3604988B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-14 US US09/782,180 patent/US20010033016A1/en not_active Abandoned
-
2006
- 2006-06-30 US US11/477,928 patent/US7692312B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763079B1 (ko) * | 2005-02-21 | 2007-10-04 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US7390688B2 (en) | 2005-02-21 | 2008-06-24 | Casio Computer Co.,Ltd. | Semiconductor device and manufacturing method thereof |
| US7859097B2 (en) | 2007-10-18 | 2010-12-28 | Renesas Electronics Corporation | Semiconductor device and method of fabricating semiconductor device |
| US8110443B2 (en) | 2007-10-18 | 2012-02-07 | Renesas Electronics Corporation | Semiconductor device and method of fabricating semiconductor device |
| JP2016021768A (ja) * | 2015-09-09 | 2016-02-04 | 日本電波工業株式会社 | 圧電デバイスとその製造方法 |
| WO2017183222A1 (ja) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPWO2017183222A1 (ja) * | 2016-04-21 | 2018-08-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US10707146B2 (en) | 2016-04-21 | 2020-07-07 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same, for releaved stress and high heat conductivity |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3604988B2 (ja) | 2004-12-22 |
| US7692312B2 (en) | 2010-04-06 |
| US20010033016A1 (en) | 2001-10-25 |
| US20060249853A1 (en) | 2006-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692312B2 (en) | Semiconductor device having reinforcement member and method of manufacturing the same | |
| US5155068A (en) | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal | |
| US9012269B2 (en) | Reducing warpage for fan-out wafer level packaging | |
| KR100865458B1 (ko) | 칩형 전자 부품들 및 그 제조 방법, 그 제조에 사용하는 의사 웨이퍼 및 그 제조 방법 | |
| US5936304A (en) | C4 package die backside coating | |
| TW521356B (en) | Method of manufacturing IC device packages | |
| US6818550B2 (en) | Method of cutting a wafer into individual chips | |
| JP2001308116A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| US20080014719A1 (en) | Semiconductor device and manufacturing method for the same | |
| KR20020031044A (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법 | |
| US6847121B2 (en) | Semiconductor device and package product of the semiconductor device | |
| US11183480B2 (en) | Semiconductor device | |
| US20150072474A1 (en) | Backside mold process for ultra thin substrate and package on package assembly | |
| US20080032485A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| US9397016B2 (en) | Flip chip assembly process for ultra thin substrate and package on package assembly | |
| JP2000228465A (ja) | 半導体装置及びその製造方法 | |
| JPH11135675A (ja) | 半導体装置及びその製造方法 | |
| JP2003158140A (ja) | 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器 | |
| JP4937856B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003124431A (ja) | ウェーハ状シート、チップ状電子部品、およびそれらの製造方法 | |
| JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004063515A (ja) | 半導体装置の製造方法 | |
| JP2009026833A (ja) | 半導体装置 | |
| JP2002270719A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |