JP3441382B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3441382B2 JP3441382B2 JP29204798A JP29204798A JP3441382B2 JP 3441382 B2 JP3441382 B2 JP 3441382B2 JP 29204798 A JP29204798 A JP 29204798A JP 29204798 A JP29204798 A JP 29204798A JP 3441382 B2 JP3441382 B2 JP 3441382B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor substrate
- chip
- reinforcing plate
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000003014 reinforcing effect Effects 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 17
- 229910003460 diamond Inorganic materials 0.000 claims description 12
- 239000010432 diamond Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000006061 abrasive grain Substances 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 5
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910000833 kovar Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 34
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 description 5
- 239000005020 polyethylene terephthalate Substances 0.000 description 5
- 239000012779 reinforcing material Substances 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 2
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- WVBBLATZSOLERT-UHFFFAOYSA-N gold tungsten Chemical compound [W].[Au] WVBBLATZSOLERT-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T83/00—Cutting
- Y10T83/222—With receptacle or support for cut product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にICカードに搭載される半導体装置の
製造方法に関するものである。
方法に関し、特にICカードに搭載される半導体装置の
製造方法に関するものである。
【0002】
【従来の技術】現在、公衆電話機で使用されているテレ
フォンカード等においては、磁気カードが使用されてい
るが、将来的にはICカードの使用が予定されている。
フォンカード等においては、磁気カードが使用されてい
るが、将来的にはICカードの使用が予定されている。
【0003】図4は、従来のICカードを示す断面図で
ある。同図に示すように、集積回路チップ(以下、IC
チップという)6はICカード基板10上にフリップチ
ップ実装法で実装され、バンプ8側がアンダーフィル樹
脂9で封止されてモジュールが構成されている。そし
て、このモジュールはカード基材11,12および13
内に収容されてICカード14を構成している。
ある。同図に示すように、集積回路チップ(以下、IC
チップという)6はICカード基板10上にフリップチ
ップ実装法で実装され、バンプ8側がアンダーフィル樹
脂9で封止されてモジュールが構成されている。そし
て、このモジュールはカード基材11,12および13
内に収容されてICカード14を構成している。
【0004】このようにICカードとは、樹脂製のカー
ド内に種々のデータを蓄積したICチップが埋め込ま
れ、そのカード表面にICチップと接続された電極やコ
イル等を備えたものである。すなわち、この電極等を介
して外部装置との間で接触または非接触の状態でデータ
の読み書きを可能とするものである。そして、このよう
な構成のICカードは、データを電気信号に変えて蓄積
するため、セキュリティ性が高く、さらにはより多くの
情報を記憶保持できるという磁気カードにはない優れた
メリットを有する。
ド内に種々のデータを蓄積したICチップが埋め込ま
れ、そのカード表面にICチップと接続された電極やコ
イル等を備えたものである。すなわち、この電極等を介
して外部装置との間で接触または非接触の状態でデータ
の読み書きを可能とするものである。そして、このよう
な構成のICカードは、データを電気信号に変えて蓄積
するため、セキュリティ性が高く、さらにはより多くの
情報を記憶保持できるという磁気カードにはない優れた
メリットを有する。
【0005】さて、このようなICカードの多くは、カ
ード基材がPET(ポリエチレンテレフタレート)や塩
化ビニール等の樹脂で形成されており、上述のICチッ
プはこれらのカード基材の中に埋め込まれることによ
り、外部からの応力および湿気等から保護されている。
ード基材がPET(ポリエチレンテレフタレート)や塩
化ビニール等の樹脂で形成されており、上述のICチッ
プはこれらのカード基材の中に埋め込まれることによ
り、外部からの応力および湿気等から保護されている。
【0006】また、現在使われているICカードの多く
は、厚さが0.76mmのものが主流であるが、今後N
TT(日本電信電話株式会社)が発行を予定しているI
Cカードテレカに至っては、0.5mm程度になる見通
しである。もちろん、それよりもさらに薄い0.25m
m厚のICカードの開発も既に進められている。
は、厚さが0.76mmのものが主流であるが、今後N
TT(日本電信電話株式会社)が発行を予定しているI
Cカードテレカに至っては、0.5mm程度になる見通
しである。もちろん、それよりもさらに薄い0.25m
m厚のICカードの開発も既に進められている。
【0007】このように、ICカードの厚さは年々薄く
なる傾向にあり、ICカードが薄くなれば当然のことな
がら、ICカード内に収容されているICチップも薄く
する必要がある。例えば、厚さが0.76mmのICカ
ードにおいては、収容されるICチップの厚さを0.2
〜0.25mm程度としているが、厚さが0.25mm
のICカードにおいては、0.05mmと極めて薄くす
る必要がある。
なる傾向にあり、ICカードが薄くなれば当然のことな
がら、ICカード内に収容されているICチップも薄く
する必要がある。例えば、厚さが0.76mmのICカ
ードにおいては、収容されるICチップの厚さを0.2
〜0.25mm程度としているが、厚さが0.25mm
のICカードにおいては、0.05mmと極めて薄くす
る必要がある。
【0008】しかしながら、ICチップが薄くなるにつ
れて、作業中に割れたり、傷が入りやすくなったりし
て、ハンドリングや実装工程中にウエハやICチップが
使用不能となる確率が上昇するという問題が発生する。
すなわち、ICチップの製造段階および実装段階のあら
ゆる作業において、慎重に行わなければならず作業効率
が悪くなり、当然ICチップの実装工程における歩留ま
りは低下してしまう。
れて、作業中に割れたり、傷が入りやすくなったりし
て、ハンドリングや実装工程中にウエハやICチップが
使用不能となる確率が上昇するという問題が発生する。
すなわち、ICチップの製造段階および実装段階のあら
ゆる作業において、慎重に行わなければならず作業効率
が悪くなり、当然ICチップの実装工程における歩留ま
りは低下してしまう。
【0009】さらに、ICチップが薄くなることによ
り、ICカードの耐久性が低下しやすくなる。すなわ
ち、厚いカードであれば曲げようとしても簡単には曲が
らずICチップに対しても応力がかかることはないが、
薄いカードではカード自身が曲がり易くICチップに曲
げ応力がかかるようになってしまう。確かにICカード
が薄くなるとともに、ICチップ自身も薄くなって曲が
り易くなっているが、それでもシリコンとPETのよう
な高分子材料とを比較した場合、シリコンの方が曲がり
にくく、ICチップは壊れ易いといえる。
り、ICカードの耐久性が低下しやすくなる。すなわ
ち、厚いカードであれば曲げようとしても簡単には曲が
らずICチップに対しても応力がかかることはないが、
薄いカードではカード自身が曲がり易くICチップに曲
げ応力がかかるようになってしまう。確かにICカード
が薄くなるとともに、ICチップ自身も薄くなって曲が
り易くなっているが、それでもシリコンとPETのよう
な高分子材料とを比較した場合、シリコンの方が曲がり
にくく、ICチップは壊れ易いといえる。
【0010】このため、従来よりICカード内の薄膜I
Cチップを外力から保護するための種々の対策が講じら
れてきた。例えば、特開平3−158296号公報で
は、ICチップに補強板を取り付け、補強板を介して実
装基板に固定する構造が提案されている。また、特開平
8−324166号公報でもICチップの端子面とは異
なる面に予め補強材を取り付けたICモジュール構造が
提案されている。
Cチップを外力から保護するための種々の対策が講じら
れてきた。例えば、特開平3−158296号公報で
は、ICチップに補強板を取り付け、補強板を介して実
装基板に固定する構造が提案されている。また、特開平
8−324166号公報でもICチップの端子面とは異
なる面に予め補強材を取り付けたICモジュール構造が
提案されている。
【0011】さらに、ICチップヘの補強材の取り付け
方法としては、分割されたICチップヘICチップの大
きさに形成された補強板を1つ1つ貼りつける方法が行
われていたが、処理時間が増加し、コスト増という問題
があったため、特開平9−263082号公報には、補
強材の貼りつけ時間の短縮を図る方法について開示され
ている。
方法としては、分割されたICチップヘICチップの大
きさに形成された補強板を1つ1つ貼りつける方法が行
われていたが、処理時間が増加し、コスト増という問題
があったため、特開平9−263082号公報には、補
強材の貼りつけ時間の短縮を図る方法について開示され
ている。
【0012】すなわち、ICチップを形成したウエハを
チップ毎に分割した後、この分割されたチップをウエハ
形状のまま転写シートに固定し、さらに予めチップ同様
に配列および分割した補強板を別の転写シートに固定し
ておき、両者を重ね合わせて接着するものである。この
方法によれば、補強材の貼りつけがウエハの状態で行え
るため、貼りつけ時間を短縮することが可能である。ま
た、実装時において、補強材が取り付け済みのICチッ
プを使用するため、薄膜ICチップでも実装工程での取
り扱いが容易になる。
チップ毎に分割した後、この分割されたチップをウエハ
形状のまま転写シートに固定し、さらに予めチップ同様
に配列および分割した補強板を別の転写シートに固定し
ておき、両者を重ね合わせて接着するものである。この
方法によれば、補強材の貼りつけがウエハの状態で行え
るため、貼りつけ時間を短縮することが可能である。ま
た、実装時において、補強材が取り付け済みのICチッ
プを使用するため、薄膜ICチップでも実装工程での取
り扱いが容易になる。
【0013】
【発明が解決しようとする課題】しかしながら、特開平
9−263082号公報の方法においては、転写シート
を重ね合わせるときの位置合わせが必要であり、また位
置合わせに失敗すると1度に多くのICチップが不良品
となってしまい、損害が多大になるという新たな問題が
生じるようになった。また、正確な位置合わせを行うた
めには、従来の実装工程の装置に加えて新たな位置含わ
せ機構を持った重ね合わせ装置が必要となり、設備コス
ト増の要因となる。
9−263082号公報の方法においては、転写シート
を重ね合わせるときの位置合わせが必要であり、また位
置合わせに失敗すると1度に多くのICチップが不良品
となってしまい、損害が多大になるという新たな問題が
生じるようになった。また、正確な位置合わせを行うた
めには、従来の実装工程の装置に加えて新たな位置含わ
せ機構を持った重ね合わせ装置が必要となり、設備コス
ト増の要因となる。
【0014】本発明は、このような課題を解決するため
のものであり、チップを外力から保護するための補強板
を、容易にチップに取り付け可能とする半導体装置の製
造方法を提供することを目的とする。
のものであり、チップを外力から保護するための補強板
を、容易にチップに取り付け可能とする半導体装置の製
造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】このような目的を達成す
るために、請求項1に係る本発明の半導体装置の製造方
法は、半導体基板に集積回路を形成する第1の工程と、
この第1の工程の後に上記半導体基板の裏面側を薄層化
する第2の工程と、この第2の工程の後に上記薄層化さ
れた半導体基板の裏面にこの裏面全域を覆う大きさを有
しかつ外部より加わった力から上記集積回路を保護する
金属からなる板部材、または、金属からなる板部材およ
び高分子材料からなる板部材を張り合わせた補強板を貼
付する第3の工程と、この第3の工程の後にダイヤモン
ド砥粒を固めたダイヤモンドブレードで上記半導体基板
を切断してから、立方晶窒化ホウ素(CBN)砥粒を固
めたCBNブレードで上記補強板を切断することにより
上記半導体基板を複数の集積回路チップに分割する第4
の工程とを有する方法である。
るために、請求項1に係る本発明の半導体装置の製造方
法は、半導体基板に集積回路を形成する第1の工程と、
この第1の工程の後に上記半導体基板の裏面側を薄層化
する第2の工程と、この第2の工程の後に上記薄層化さ
れた半導体基板の裏面にこの裏面全域を覆う大きさを有
しかつ外部より加わった力から上記集積回路を保護する
金属からなる板部材、または、金属からなる板部材およ
び高分子材料からなる板部材を張り合わせた補強板を貼
付する第3の工程と、この第3の工程の後にダイヤモン
ド砥粒を固めたダイヤモンドブレードで上記半導体基板
を切断してから、立方晶窒化ホウ素(CBN)砥粒を固
めたCBNブレードで上記補強板を切断することにより
上記半導体基板を複数の集積回路チップに分割する第4
の工程とを有する方法である。
【0016】また、請求項2に係る本発明の半導体装置
の製造方法は、半導体基板に集積回路を形成する第1の
工程と、この第1の工程の後に上記半導体基板の裏面側
を薄層化する第2の工程と、この第2の工程の後に上記
半導体基板の集積回路の形成された面に上記半導体基板
の全域を覆う大きさのダイシングテープを貼付する第3
の工程と、この第3の工程の後に上記ダイシングテープ
が切断されないようにしながらダイヤモンド砥粒を固め
たダイヤモンドブレードで上記半導体基板を切断するこ
とにより上記半導体基板を複数の集積回路チップに分割
する第4の工程と、この第4の工程の後に上記分割され
た全ての集積回路チップの裏面にこれら全ての集積回路
チップを覆う大きさを有しかつ外部より加わった力から
上記集積回路を保護する金属からなる板部材、または、
金属からなる板部材および高分子材料からなる板部材を
張り合わせた補強板を貼付する第5の工程と、この第5
の工程の後に上記ダイシングテープが切断されないよう
にしながら立方晶窒化ホウ素(CBN)砥粒を固めたC
BNブレードで上記各集積回路チップの輪郭に沿って上
記補強板を切断する第6の工程と、この第6の工程の後
に上記集積回路チップを上記ダイシングテープから剥離
する第7の工程とを有する方法である。
の製造方法は、半導体基板に集積回路を形成する第1の
工程と、この第1の工程の後に上記半導体基板の裏面側
を薄層化する第2の工程と、この第2の工程の後に上記
半導体基板の集積回路の形成された面に上記半導体基板
の全域を覆う大きさのダイシングテープを貼付する第3
の工程と、この第3の工程の後に上記ダイシングテープ
が切断されないようにしながらダイヤモンド砥粒を固め
たダイヤモンドブレードで上記半導体基板を切断するこ
とにより上記半導体基板を複数の集積回路チップに分割
する第4の工程と、この第4の工程の後に上記分割され
た全ての集積回路チップの裏面にこれら全ての集積回路
チップを覆う大きさを有しかつ外部より加わった力から
上記集積回路を保護する金属からなる板部材、または、
金属からなる板部材および高分子材料からなる板部材を
張り合わせた補強板を貼付する第5の工程と、この第5
の工程の後に上記ダイシングテープが切断されないよう
にしながら立方晶窒化ホウ素(CBN)砥粒を固めたC
BNブレードで上記各集積回路チップの輪郭に沿って上
記補強板を切断する第6の工程と、この第6の工程の後
に上記集積回路チップを上記ダイシングテープから剥離
する第7の工程とを有する方法である。
【0017】また、請求項3に係る本発明の半導体装置
の製造方法は、請求項1または2に記載の半導体装置の
製造方法において、上記金属からなる板部材は、ステン
レス合金、コバール、2・4アロイ、銅、タングステ
ン、モリブデンまたはアルミニウムのうちの何れかの金
属からなる板部材である方法である。
の製造方法は、請求項1または2に記載の半導体装置の
製造方法において、上記金属からなる板部材は、ステン
レス合金、コバール、2・4アロイ、銅、タングステ
ン、モリブデンまたはアルミニウムのうちの何れかの金
属からなる板部材である方法である。
【0018】また、請求項4に係る本発明の半導体装置
の製造方法は、請求項1ないし3のいずれか1項に記載
の半導体装置の製造方法であって、上記集積回路チップ
は、ICカードに組み込まれるものである方法である。
の製造方法は、請求項1ないし3のいずれか1項に記載
の半導体装置の製造方法であって、上記集積回路チップ
は、ICカードに組み込まれるものである方法である。
【0019】
【0020】
【0021】
【0022】このように本発明は、応力や衝撃力等から
チップを保護する補強板を、チップ上に容易に取り付け
ることができる。また、従来のようにチップ単位で位置
合わせする必要がないため、このような半導体装置の製
造を高歩留まりで実現することができる。
チップを保護する補強板を、チップ上に容易に取り付け
ることができる。また、従来のようにチップ単位で位置
合わせする必要がないため、このような半導体装置の製
造を高歩留まりで実現することができる。
【0023】
【発明の実施の形態】次に、本発明の実施の形態につい
て図を用いて説明する。
て図を用いて説明する。
【0024】[第1の実施の形態]図1は、本発明の第
1の実施の形態を示す断面図である。同図の(a)〜
(f)は、補強板の取り付けられたICチップの製造工
程を順次示したものである。
1の実施の形態を示す断面図である。同図の(a)〜
(f)は、補強板の取り付けられたICチップの製造工
程を順次示したものである。
【0025】まず、図1(a)に示すように、ウエハ1
の主表面側に集積回路(Ic:Integrated Circuit)2を
形成する。次いで、図1(b)に示すように、集積回路
2の形成された面とは反対側の面、すなわち裏面側から
ウエハ1を研削、研磨またはエッチングする等して薄層
化する。その際、完成後のICカードの厚さに応じて、
ウエハの厚さを決定する。
の主表面側に集積回路(Ic:Integrated Circuit)2を
形成する。次いで、図1(b)に示すように、集積回路
2の形成された面とは反対側の面、すなわち裏面側から
ウエハ1を研削、研磨またはエッチングする等して薄層
化する。その際、完成後のICカードの厚さに応じて、
ウエハの厚さを決定する。
【0026】例えば、完成後のICカードの厚さが0.
76mmの場合は、ウエハ1をその厚さが0.2〜0.
25mmになるまで薄層化する。また、ICカードの厚
さが0.25mmの場合は、0.05mm程度になるま
で薄くする。もちろん、ICカードの厚さが0.76m
mの場合においても、ウエハ1の厚さをさらに薄くして
0.05mm程度にしても構わない。また、図示してい
ないが、ウエハ1を薄層化する際には、集積回路2が傷
つかないようにするため、集積回路2の形成された面に
保護テープ等を一時的に貼付するとよい。
76mmの場合は、ウエハ1をその厚さが0.2〜0.
25mmになるまで薄層化する。また、ICカードの厚
さが0.25mmの場合は、0.05mm程度になるま
で薄くする。もちろん、ICカードの厚さが0.76m
mの場合においても、ウエハ1の厚さをさらに薄くして
0.05mm程度にしても構わない。また、図示してい
ないが、ウエハ1を薄層化する際には、集積回路2が傷
つかないようにするため、集積回路2の形成された面に
保護テープ等を一時的に貼付するとよい。
【0027】次いで、図1(c)に示すように、薄層化
されたウエハ1の裏面に補強板3を張り合わせる。この
補強板3としては、ステンレス合金(以下、SUSとい
う)、コバール、2・4アロイ等の金属板、または、
銅、タングステン、モリブデンもしくはアルミニウム等
の金属板を用いてもかまわない。
されたウエハ1の裏面に補強板3を張り合わせる。この
補強板3としては、ステンレス合金(以下、SUSとい
う)、コバール、2・4アロイ等の金属板、または、
銅、タングステン、モリブデンもしくはアルミニウム等
の金属板を用いてもかまわない。
【0028】また、このような金属を用いる代わりに高
分子樹脂を用いてもよく、例えばポリイミド、ポリエチ
レンテレフタレート(PET)、ポリ塩化ビニール、ポ
リプロピレン、ポリテトラフルオロエチレンまたはアク
リロニトリルブタジエンスチレンポリマー(ABS)等
からなる板部材を用いても、十分な補強効果を得ること
ができる。
分子樹脂を用いてもよく、例えばポリイミド、ポリエチ
レンテレフタレート(PET)、ポリ塩化ビニール、ポ
リプロピレン、ポリテトラフルオロエチレンまたはアク
リロニトリルブタジエンスチレンポリマー(ABS)等
からなる板部材を用いても、十分な補強効果を得ること
ができる。
【0029】ところで、これらの補強板の厚さは、完成
後のICカードの厚さやICチップの実装される基板の
厚さ等に応じて適宜変えればよいが、上述の基板厚さが
0.76〜0.25mm程度のICカードにおいては2
0〜100μmの範囲とされる。また、これら補強板の
取り付けには接着剤が用いられ、接着剤の材質としては
エポキシ系、シリコーン系、ゴム系、アクリル系等の種
々がある。さらに、接着方法についても複数種類があ
り、例えば常温接着型、熱硬化型、紫外線硬化型等があ
り、製造工程の条件に応じて何れを用いても構わない。
そして、接着剤の厚さは10〜100μm程度にされる
のが一般的である。
後のICカードの厚さやICチップの実装される基板の
厚さ等に応じて適宜変えればよいが、上述の基板厚さが
0.76〜0.25mm程度のICカードにおいては2
0〜100μmの範囲とされる。また、これら補強板の
取り付けには接着剤が用いられ、接着剤の材質としては
エポキシ系、シリコーン系、ゴム系、アクリル系等の種
々がある。さらに、接着方法についても複数種類があ
り、例えば常温接着型、熱硬化型、紫外線硬化型等があ
り、製造工程の条件に応じて何れを用いても構わない。
そして、接着剤の厚さは10〜100μm程度にされる
のが一般的である。
【0030】このように、補強板をつけることによりI
Cチップの見かけ上の厚さは、元の厚さよりも30〜2
00μmまたはそれ以上厚くなる。そのため、ICカー
ドの厚さとICチップの仕上がり厚さなどを考慮して、
補強板の種類および厚さを選択する必要がある。
Cチップの見かけ上の厚さは、元の厚さよりも30〜2
00μmまたはそれ以上厚くなる。そのため、ICカー
ドの厚さとICチップの仕上がり厚さなどを考慮して、
補強板の種類および厚さを選択する必要がある。
【0031】次いで、図1(d)に示すように、補強板
3を取り付けたウエハ1を、枠体状のキャリア5に張設
されたダイシングテープ4に貼る。次いで、図1(e)
に示すように、ウエハ1をチップ毎にダイシングする。
通常、半導体のダイシング用ブレード(刃)はダイヤモ
ンド砥粒をボンド剤で固めたダイヤモンドブレードを使
用する。しかし、ダイヤモンドブレードでは金属板をダ
イシングすることが困難なため、補強板3に金属板を用
いた場合は、以下の方法でダイシングを行う。
3を取り付けたウエハ1を、枠体状のキャリア5に張設
されたダイシングテープ4に貼る。次いで、図1(e)
に示すように、ウエハ1をチップ毎にダイシングする。
通常、半導体のダイシング用ブレード(刃)はダイヤモ
ンド砥粒をボンド剤で固めたダイヤモンドブレードを使
用する。しかし、ダイヤモンドブレードでは金属板をダ
イシングすることが困難なため、補強板3に金属板を用
いた場合は、以下の方法でダイシングを行う。
【0032】まず、第1の方法としては、ダイヤモンド
プレードで集積回路2およびウエハ1のみをダイシング
した後に、立方晶窒化ホウ素(CBN)砥粒を固めたC
BNプレードを使って金属板をダイシングする。また、
第2の方法としては、始めから高硬度のCBNプレード
を用いることにより、集積回路2、ウエハ1および補強
板3を同時にダイシングする。もちろん、本実施の形態
においては、何れの方法を用いてもよい。
プレードで集積回路2およびウエハ1のみをダイシング
した後に、立方晶窒化ホウ素(CBN)砥粒を固めたC
BNプレードを使って金属板をダイシングする。また、
第2の方法としては、始めから高硬度のCBNプレード
を用いることにより、集積回路2、ウエハ1および補強
板3を同時にダイシングする。もちろん、本実施の形態
においては、何れの方法を用いてもよい。
【0033】なお、図1(d)では補強板3側をダイシ
ングテープ4に貼りつけたが、集積回路2の形成された
面を、ダイシングテープ4に貼りつけてダイシングして
もかまわない。
ングテープ4に貼りつけたが、集積回路2の形成された
面を、ダイシングテープ4に貼りつけてダイシングして
もかまわない。
【0034】次いで、図1(f)に示すように、ダイシ
ングテープ4から補強板付きのICチップ6を取りはず
す。このとき、ICチップ6には補強板3が取り付けら
れているため、ダイシングテープ4からICチップ6を
取り外すとき、および、ICチップ6をICカード基板
10に実装するときに、ICチップ6を破損する危険性
を低減させることができる。
ングテープ4から補強板付きのICチップ6を取りはず
す。このとき、ICチップ6には補強板3が取り付けら
れているため、ダイシングテープ4からICチップ6を
取り外すとき、および、ICチップ6をICカード基板
10に実装するときに、ICチップ6を破損する危険性
を低減させることができる。
【0035】その後、図3に示すように、補強板3が取
り付けれたICチップ6を、ICカード基板10上にフ
リップチップ実装法で実装してからバンプ8側をアンダ
ーフィル樹脂9で封止することによりモジュールを作
る。そして、このできあがったモジュールをカード基材
11,12および13内に収容することにより、ICカ
ード14ができあがる。
り付けれたICチップ6を、ICカード基板10上にフ
リップチップ実装法で実装してからバンプ8側をアンダ
ーフィル樹脂9で封止することによりモジュールを作
る。そして、このできあがったモジュールをカード基材
11,12および13内に収容することにより、ICカ
ード14ができあがる。
【0036】次に本発明のその他の実施の形態について
説明する。
説明する。
【0037】[第2の実施の形態]図2は、本発明の第
2の実施の形態を示す断面図である。同図において、
(a)〜(g)は補強板の取り付けられたICチップの
製造工程を順次示し、図1における同一符号のものは同
一または同等のものを示す。まず、図2(a)に示すよ
うにウエハ1にチップ毎に集積回路2を形成する。次い
で、図2(b)に示すように、集積回路2の形成された
面とは反対側の面を、研削、研磨またはエッチング等す
ることにより、ウエハ1を薄層化する。ここまでは第1
の実施の形態と同様である。また、図示していないが、
ウエハ1を薄層化する際に、集積回路2の形成された面
にテープ等を一時的に貼付する等して保護し、集積回路
2を傷つけないようにするのはいうまでもない。
2の実施の形態を示す断面図である。同図において、
(a)〜(g)は補強板の取り付けられたICチップの
製造工程を順次示し、図1における同一符号のものは同
一または同等のものを示す。まず、図2(a)に示すよ
うにウエハ1にチップ毎に集積回路2を形成する。次い
で、図2(b)に示すように、集積回路2の形成された
面とは反対側の面を、研削、研磨またはエッチング等す
ることにより、ウエハ1を薄層化する。ここまでは第1
の実施の形態と同様である。また、図示していないが、
ウエハ1を薄層化する際に、集積回路2の形成された面
にテープ等を一時的に貼付する等して保護し、集積回路
2を傷つけないようにするのはいうまでもない。
【0038】次いで、図2(c)に示すように、集積回
路2の形成された面がダイシングテープ4と接着するよ
うにして、ウエハ1を枠体状のキャリア5に張設された
ダイシングテープ4に固定する。次いで、図2(d)に
示すように、ウエハ1を切断してICチップ毎に分割す
る。このとき、集積回路2の形成された面を見ることが
できないが、予めウエハ1内のチップ配列の座標点を測
定しておけば、集積回路2の形成された面が見えなくて
もダイシングは可能である。また、赤外線顕微鏡を備え
たダイシング装置であれば、ウエハ1の裏面からでも表
面側の集積回路を観察しながらダイシングすることがで
きる。
路2の形成された面がダイシングテープ4と接着するよ
うにして、ウエハ1を枠体状のキャリア5に張設された
ダイシングテープ4に固定する。次いで、図2(d)に
示すように、ウエハ1を切断してICチップ毎に分割す
る。このとき、集積回路2の形成された面を見ることが
できないが、予めウエハ1内のチップ配列の座標点を測
定しておけば、集積回路2の形成された面が見えなくて
もダイシングは可能である。また、赤外線顕微鏡を備え
たダイシング装置であれば、ウエハ1の裏面からでも表
面側の集積回路を観察しながらダイシングすることがで
きる。
【0039】次いで、図2(e)に示すようにICチッ
プ毎に分割された全てのウエハ1に、1個の補強板7を
接着する。この補強板7の接着方法としては、接着シー
トをウエハ1に貼った上から補強板7を重ねて接着する
方法を用いてもよいし、予め接着剤の付いた補強板7を
ウエハ1に張り合わせる方法の何れを用いても構わな
い。
プ毎に分割された全てのウエハ1に、1個の補強板7を
接着する。この補強板7の接着方法としては、接着シー
トをウエハ1に貼った上から補強板7を重ねて接着する
方法を用いてもよいし、予め接着剤の付いた補強板7を
ウエハ1に張り合わせる方法の何れを用いても構わな
い。
【0040】また、補強板として用いられるポリイミド
の中には、300℃程度に加熱しながら加圧すると、そ
れ白身が接着性を有する種類もあるため、このような材
料を使用する場合には、接着剤を必要としない。さら
に、補強板7は1枚のシート状であり、またその大きさ
がウエハ1内に配列されたICチップのすべてを覆う大
きさであれば、必ずしもウエハ1と同じ形状である必要
はない。したがって、ウエハ1よりも広い面積を有して
いても構わない。
の中には、300℃程度に加熱しながら加圧すると、そ
れ白身が接着性を有する種類もあるため、このような材
料を使用する場合には、接着剤を必要としない。さら
に、補強板7は1枚のシート状であり、またその大きさ
がウエハ1内に配列されたICチップのすべてを覆う大
きさであれば、必ずしもウエハ1と同じ形状である必要
はない。したがって、ウエハ1よりも広い面積を有して
いても構わない。
【0041】次いで、図2(f)に示すように、補強板
7を各ICチップの輪郭に沿って切断する。その際、I
Cチップ6の破損を防止するため、プレード幅をウエハ
分割時に用いたプレード幅と同じか、またはそれよりも
薄いものにすることが望ましい。最後に、図2(g)に
示すように、補強板7の貼付されたICチップ6をダイ
シングテープ4から剥離する。
7を各ICチップの輪郭に沿って切断する。その際、I
Cチップ6の破損を防止するため、プレード幅をウエハ
分割時に用いたプレード幅と同じか、またはそれよりも
薄いものにすることが望ましい。最後に、図2(g)に
示すように、補強板7の貼付されたICチップ6をダイ
シングテープ4から剥離する。
【0042】その後、図3に示すように、この補強板3
が取り付けれたICチップ6を、ICカード基板10上
にフリップチップ実装法で実装してからバンプ8側をア
ンダーフィル樹脂9で封止することによりモジュールを
作る。そして、このできあがったモジュールをカード基
材11,12および13内に収容することにより、IC
カード14ができあがる。
が取り付けれたICチップ6を、ICカード基板10上
にフリップチップ実装法で実装してからバンプ8側をア
ンダーフィル樹脂9で封止することによりモジュールを
作る。そして、このできあがったモジュールをカード基
材11,12および13内に収容することにより、IC
カード14ができあがる。
【0043】以上のとおり第1の実施の形態では、ウエ
ハ1にはICチップに分割される前に補強板3が貼りつ
けられているので、単にウエハ1を切断したときと比
べ、分割後のICチップ6の側面に生じる傷の大きさお
よび形状が異なったものになり易い。それに対して、第
2の実施の形態では、補強板7を貼りつける前にウエハ
1を分割してしまうため、従来のダイシング条件をその
まま適応できるという利点がある。
ハ1にはICチップに分割される前に補強板3が貼りつ
けられているので、単にウエハ1を切断したときと比
べ、分割後のICチップ6の側面に生じる傷の大きさお
よび形状が異なったものになり易い。それに対して、第
2の実施の形態では、補強板7を貼りつける前にウエハ
1を分割してしまうため、従来のダイシング条件をその
まま適応できるという利点がある。
【0044】
【発明の効果】以上説明したとおり本発明は、薄層化さ
れた半導体基板に補強板を貼付してから、この半導体基
板を複数の集積回路チップに分割している。そのため、
本発明は応力や衝撃力等からチップを保護する補強板
を、チップ上に容易に取り付けることができる。また、
従来のようにチップ単位で位置合わせする必要がないた
め、このような半導体装置の製造を高歩留まりで実現す
ることができる。
れた半導体基板に補強板を貼付してから、この半導体基
板を複数の集積回路チップに分割している。そのため、
本発明は応力や衝撃力等からチップを保護する補強板
を、チップ上に容易に取り付けることができる。また、
従来のようにチップ単位で位置合わせする必要がないた
め、このような半導体装置の製造を高歩留まりで実現す
ることができる。
【図1】 本発明の一つの実施の形態を示す断面図であ
る。
る。
【図2】 本発明のその他の実施の形態を示す断面図で
ある。
ある。
【図3】 本発明に係るICカードを示す断面図であ
る。
る。
【図4】 従来のICカードを示す断面図である。
1…ウエハ、2…集積回路、3,7…補強板、4…ダイ
シングテープ、5…キャリア、6…ICチップ、8…バ
ンプ、9…アンダーフィル樹脂、10…ICカード基
板、11,12,13…カード基材。
シングテープ、5…キャリア、6…ICチップ、8…バ
ンプ、9…アンダーフィル樹脂、10…ICカード基
板、11,12,13…カード基材。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 前田 正彦
東京都新宿区西新宿三丁目19番2号 日
本電信電話株式会社内
(56)参考文献 特開 昭63−253641(JP,A)
特開 平11−67699(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/301
Claims (4)
- 【請求項1】 半導体基板に集積回路を形成する第1の
工程と、 この第1の工程の後に前記半導体基板の裏面側を薄層化
する第2の工程と、 この第2の工程の後に前記薄層化された半導体基板の裏
面にこの裏面全域を覆う大きさを有しかつ外部より加わ
った力から前記集積回路を保護する金属からなる板部
材、または、金属からなる板部材および高分子材料から
なる板部材を張り合わせた補強板を貼付する第3の工程
と、 この第3の工程の後にダイヤモンド砥粒を固めたダイヤ
モンドブレードで前記半導体基板を切断してから、立方
晶窒化ホウ素(CBN)砥粒を固めたCBNブレードで
前記補強板を切断することにより前記半導体基板を複数
の集積回路チップに分割する第4の工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板に集積回路を形成する第1の
工程と、 この第1の工程の後に前記半導体基板の裏面側を薄層化
する第2の工程と、 この第2の工程の後に前記半導体基板の集積回路の形成
された面に前記半導体基板の全域を覆う大きさのダイシ
ングテープを貼付する第3の工程と、 この第3の工程の後に前記ダイシングテープが切断され
ないようにしながらダイヤモンド砥粒を固めたダイヤモ
ンドブレードで前記半導体基板を切断することにより前
記半導体基板を複数の集積回路チップに分割する第4の
工程と、 この第4の工程の後に前記分割された全ての集積回路チ
ップの裏面にこれら全ての集積回路チップを覆う大きさ
を有しかつ外部より加わった力から前記集積回路を保護
する金属からなる板部材、または、金属からなる板部材
および高分子材料からなる板部材を張り合わせた補強板
を貼付する第5の工程と、 この第5の工程の後に前記ダイシングテープが切断され
ないようにしながら立方晶窒化ホウ素(CBN)砥粒を
固めたCBNブレードで前記各集積回路チップの輪郭に
沿って前記補強板を切断する第6の工程と、 この第6の工程の後に前記集積回路チップを前記ダイシ
ングテープから剥離する第7の工程と を有することを特
徴とする半導体装置の製造方法。 - 【請求項3】 請求項1または2に記載の半導体装置の
製造方法において、 前記金属からなる板部材は、ステンレス合金、コバー
ル、2・4アロイ、銅、タングステン、モリブデンまた
はアルミニウムのうちの何れかの金属からなる板部材で
あることを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1ないし3のいずれか1項に記載
の半導体装置の製造方法において、 前記集積回路チップは、ICカードに組み込まれるもの
であることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29204798A JP3441382B2 (ja) | 1998-10-14 | 1998-10-14 | 半導体装置の製造方法 |
US09/416,820 US6303471B1 (en) | 1998-10-14 | 1999-10-12 | Method of manufacturing semiconductor device having reinforcing member and method of manufacturing IC card using the device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29204798A JP3441382B2 (ja) | 1998-10-14 | 1998-10-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000124162A JP2000124162A (ja) | 2000-04-28 |
JP3441382B2 true JP3441382B2 (ja) | 2003-09-02 |
Family
ID=17776858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29204798A Expired - Fee Related JP3441382B2 (ja) | 1998-10-14 | 1998-10-14 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6303471B1 (ja) |
JP (1) | JP3441382B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3816253B2 (ja) * | 1999-01-19 | 2006-08-30 | 富士通株式会社 | 半導体装置の製造方法 |
US6723620B1 (en) * | 1999-11-24 | 2004-04-20 | International Rectifier Corporation | Power semiconductor die attach process using conductive adhesive film |
JP3604988B2 (ja) | 2000-02-14 | 2004-12-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP4239352B2 (ja) * | 2000-03-28 | 2009-03-18 | 株式会社日立製作所 | 電子装置の製造方法 |
JP2002033296A (ja) * | 2000-04-26 | 2002-01-31 | Lintec Corp | シリコンウエハ用の補強材および該補強材を用いたicチップの製造方法 |
US7169685B2 (en) * | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
AU2003266825A1 (en) * | 2002-05-08 | 2003-11-11 | Drexler Technology Corporation | Method of making secure personal data card |
JP4312419B2 (ja) * | 2002-05-09 | 2009-08-12 | リンテック株式会社 | 半導体ウエハの加工方法 |
US7148126B2 (en) * | 2002-06-25 | 2006-12-12 | Sanken Electric Co., Ltd. | Semiconductor device manufacturing method and ring-shaped reinforcing member |
EP1447844A3 (en) * | 2003-02-11 | 2004-10-06 | Axalto S.A. | Reinforced semiconductor wafer |
US7126825B2 (en) * | 2004-12-07 | 2006-10-24 | Cleavage Enterprise Co., Ltd. | Combined chip/heat-dissipating metal plate and method for manufacturing the same |
JP2007272748A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | 非接触通信媒体およびその製造方法 |
JP2008016628A (ja) * | 2006-07-05 | 2008-01-24 | Sharp Corp | 半導体装置及びその製造方法 |
US8505182B2 (en) * | 2007-04-09 | 2013-08-13 | James J. Kuhn | Utility equipment cover |
CA2712602C (en) * | 2008-02-22 | 2014-08-05 | Toppan Printing Co., Ltd. | Transponder and booklet |
JP5328422B2 (ja) * | 2009-03-02 | 2013-10-30 | 信越ポリマー株式会社 | 電子部品保持具 |
DE102009052160A1 (de) * | 2009-11-06 | 2011-05-12 | Infineon Technologies Ag | Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip |
JP6302843B2 (ja) * | 2012-12-03 | 2018-03-28 | リンテック株式会社 | 保護膜形成用フィルム |
US10008325B2 (en) | 2015-06-08 | 2018-06-26 | Apple Inc. | Thin magnet fabrication |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4908328A (en) * | 1989-06-06 | 1990-03-13 | National Semiconductor Corporation | High voltage power IC process |
JPH03158296A (ja) | 1989-11-15 | 1991-07-08 | Toshiba Corp | Icカード |
JP2575950B2 (ja) * | 1990-12-27 | 1997-01-29 | 富士通株式会社 | 半導体装置の製造方法 |
JPH0595046A (ja) | 1991-10-02 | 1993-04-16 | Matsushita Electric Works Ltd | センサー形成済基板のダイシング方法 |
EP0547684A3 (en) * | 1991-12-18 | 1996-11-06 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor body comprising a carrier wafer and a monocrystalline semiconducting top layer |
JPH0737768A (ja) * | 1992-11-26 | 1995-02-07 | Sumitomo Electric Ind Ltd | 半導体ウェハの補強方法及び補強された半導体ウェハ |
US5654226A (en) * | 1994-09-07 | 1997-08-05 | Harris Corporation | Wafer bonding for power devices |
JPH08324166A (ja) | 1995-05-30 | 1996-12-10 | Toppan Printing Co Ltd | Icカード用モジュール及びicカード |
US5851845A (en) * | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
JPH09263082A (ja) | 1996-03-29 | 1997-10-07 | Toshiba Corp | Icモジュールの製造方法、icカードの製造方法及びicモジュール |
JPH1084014A (ja) * | 1996-07-19 | 1998-03-31 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP3662260B2 (ja) * | 1996-09-24 | 2005-06-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPH10138671A (ja) | 1996-11-12 | 1998-05-26 | Citizen Watch Co Ltd | Icカード用モジュール |
US5994205A (en) * | 1997-02-03 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of separating semiconductor devices |
US6077757A (en) * | 1997-05-15 | 2000-06-20 | Nec Corporation | Method of forming chip semiconductor devices |
US6013534A (en) * | 1997-07-25 | 2000-01-11 | The United States Of America As Represented By The National Security Agency | Method of thinning integrated circuits received in die form |
-
1998
- 1998-10-14 JP JP29204798A patent/JP3441382B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-12 US US09/416,820 patent/US6303471B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000124162A (ja) | 2000-04-28 |
US6303471B1 (en) | 2001-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3441382B2 (ja) | 半導体装置の製造方法 | |
EP0676717B1 (en) | Thin, strong and flexible die for smart cards | |
US6882036B2 (en) | Apparatuses for forming thin microelectronic dies | |
KR100882557B1 (ko) | 판형물 지지 방법 | |
US7202107B2 (en) | Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method | |
US6797544B2 (en) | Semiconductor device, method of manufacturing the device and method of mounting the device | |
US6459152B1 (en) | Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface | |
KR20040036654A (ko) | 반도체 장치의 제조 방법 | |
US20080014719A1 (en) | Semiconductor device and manufacturing method for the same | |
US7256108B2 (en) | Method for reducing semiconductor die warpage | |
CN101752273B (zh) | 半导体器件的制造方法 | |
JP2000331962A (ja) | 半導体ウエハの加工方法および半導体ウエハ支持部材 | |
US6046073A (en) | Process for producing very thin semiconductor chips | |
US6017822A (en) | Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for | |
JP2970411B2 (ja) | 半導体装置 | |
JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
US20040262722A1 (en) | Chip mounting method and mounted substrate manufacturing apparatus | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JP2006140303A (ja) | 半導体装置の製造方法 | |
JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
JP2002120132A (ja) | 個片化された半導体チップ厚みの均一化方法 | |
JP3145081B2 (ja) | 非接触データキャリアの製造方法 | |
JP3350405B2 (ja) | 半導体装置 | |
JPS62275787A (ja) | Icカ−ド | |
EP1093081A1 (en) | Integrated circuit chip, method of manufacturing the same, IC card, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |