JP2008016628A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008016628A JP2008016628A JP2006186053A JP2006186053A JP2008016628A JP 2008016628 A JP2008016628 A JP 2008016628A JP 2006186053 A JP2006186053 A JP 2006186053A JP 2006186053 A JP2006186053 A JP 2006186053A JP 2008016628 A JP2008016628 A JP 2008016628A
- Authority
- JP
- Japan
- Prior art keywords
- support member
- semiconductor substrate
- integrated circuit
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
【解決手段】 主面上に集積回路11が形成された半導体基板10の裏面側に、集積回路11上に形成されるスクライブラインの下方位置に相当する領域において、部材の厚みが薄くなっている薄膜部14(又は或いは厚みが全く存在せず表裏貫通された空隙部14)を有するサポート部材13を接着剤12を介して接着させた後、ダイシングテープ15をサポート部材13に粘着させて全体を固定した状態でスクライブラインに沿って集積回路11、半導体基板10、接着剤12、サポート部材13を切断し、ダイシングテープ15を剥離する。
【選択図】 図1
Description
本発明方法の第1実施形態(以下、適宜「本実施形態」と称する)について、図1〜図13の各図を参照して説明を行う。図1は、本実施形態において、半導体装置を製造する際の各工程における概略断面図を模式的に示したものであり、工程毎に図1(a)〜図1(e)に分けて図示している。又、図2は製造工程をフローチャートにしたものであり、以下の文中の各ステップは図2に示されるフローチャートの各ステップを表すものとする。
本発明方法の第2実施形態(以下、適宜「本実施形態」と称する)について、図14及び図15を参照して説明を行う。図14は、本実施形態において、半導体装置を製造する際の各工程における断面図を模式的に示したものであり、工程毎に図14(a)〜図14(f)に分けて図示している。又、図15は製造工程をフローチャートにしたものであり、以下の文中の各ステップは図15に示されるフローチャートの各ステップを表すものとする。
本発明方法の第3実施形態(以下、適宜「本実施形態」と称する)について、図16〜図19の各図を参照して説明を行う。図16は、本実施形態において、半導体装置を製造する際の各工程における断面図を模式的に示したものであり、工程毎に図16(a)〜図16(e)に分けて図示している。又、図17は製造工程をフローチャートにしたものであり、以下の文中の各ステップは図17に示されるフローチャートの各ステップを表すものとする。又、図18は、本実施形態におけるサポート部材13の構造パターンを説明するための図であり、図19は、図18に示された構造を有するサポート部材13を用いて本実施形態に記載の本発明方法に従って形成された集積回路チップの概略図面である。
11: 集積回路
12: 接着剤(DAF)
13: サポート部材
13a: (サポート部材となる加工前の)板材
14: 空隙部又は薄膜部
14a: 薄膜部
14b: 空隙部
15: ダイシングテープ
21: スクライブライン
22: サポート部材上のスクライブラインに相当する領域
Claims (9)
- 主面側に複数の集積回路が形成される半導体基板を、前記半導体基板上に設けられた縦方向及び横方向に複数延伸する各スクライブラインに沿って分割することで、前記複数の集積回路を複数の集積回路チップに分割する工程を有する半導体装置の製造方法であって、
サポート部材を前記半導体基板の前記主面と反対側の裏面側に接着後、前記サポート部材と前記半導体基板の内の少なくとも何れか一方を前記スクライブラインに沿って切断することで、前記裏面側がサポートされた複数のサポート済集積回路チップ夫々に分割する工程を有し、
前記サポート部材が、前記半導体基板上の前記複数の集積回路チップ夫々の下方に位置する各サポート小区画の前記スクライブラインの下方に位置する外周部各辺の少なくとも一部領域に、前記サポート小区画より厚みが薄い薄膜部、又は表裏貫通した空隙部の少なくとも何れかを有する構成であることを特徴とする半導体装置の製造方法。 - 前記半導体基板の前記主面側に前記複数の集積回路を形成する第1工程と、
前記第1工程終了後、前記半導体基板の前記裏面側に前記薄膜部又は前記空隙部を有する前記サポート部材を接着する第2工程と、
前記第2工程終了後、前記半導体基板を前記サポート部材と共に前記スクライブラインに沿って切断し、前記複数のサポート済集積回路チップを形成する第3工程と、を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2工程終了後、前記第3工程前に、前記半導体基板及び前記サポート部材を固定化するためのダイシングテープを前記サポート部材の前記裏面側に粘着する第4工程を有し、
前記第3工程が、前記ダイシングテープを切断することなく、前記主面側より前記スクライブラインに沿って前記半導体基板を前記サポート部材と共に切断する工程であり、当該切断工程終了後に、前記複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する工程を更に有することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記半導体基板の前記主面側に前記複数の集積回路を形成する第1工程と、
前記第1工程終了後、前記半導体基板を固定化するためのダイシングテープを前記半導体基板の前記主面側に粘着する第2工程と、
前記第2工程終了後、前記スクライブラインに沿って前記裏面側より前記半導体基板を切断し、複数の前記集積回路チップを形成する第3工程と、
前記第3工程終了後、前記半導体基板の前記裏面側に前記薄膜部又は前記空隙部を有する前記サポート部材を接着する第4工程と、
前記第4工程終了後、前記スクライブラインに沿って前記裏面側より前記サポート部材を切断し、前記複数のサポート済集積回路チップを形成後、当該複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する第5工程と、を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記サポート部材が、前記サポート小区画の前記外周部各辺の各コーナ領域に前記空隙部又は前記薄膜部を有することを特徴とする請求項1〜請求項4の何れか1項に記載の半導体装置の製造方法。
- 前記サポート部材が、前記サポート小区画の前記外周部各辺の各コーナ領域以外に前記空隙部又は前記薄膜部を有することを特徴とする請求項1〜請求項5の何れか1項に記載の半導体装置の製造方法。
- 前記サポート部材が、前記サポート小区画の前記外周部各辺の全領域に前記薄膜部を有することを特徴とする請求項1〜請求項4の何れか1項に記載の半導体装置の製造方法。
- 前記サポート部材を固定化するためのダイシングテープを、前記サポート部材となる前記薄膜部或いは前記空隙部が未形成状態の板材の裏面側に粘着する第1工程と、
前記第1工程終了後、前記板材の一部領域をエッチングによって除去することで、前記サポート小区画の前記外周部各辺の全領域に前記空隙部が形成された前記サポート部材を作製する第2工程と、
前記第2工程終了後、前記主面側に前記複数の集積回路が形成された前記半導体基板の前記裏面側と、前記サポート部材の前記主面側とを接着する第3工程と、
前記第3工程終了後、前記スクライブラインに沿って前記半導体基板を切断し、前記複数のサポート済集積回路チップを形成した後、当該複数のサポート済集積回路チップ夫々を前記ダイシングテープから剥離する第4工程と、を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 請求項1〜請求項8の何れか1項に記載の半導体装置の製造方法によって製造されることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186053A JP2008016628A (ja) | 2006-07-05 | 2006-07-05 | 半導体装置及びその製造方法 |
US11/822,427 US7605057B2 (en) | 2006-07-05 | 2007-07-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006186053A JP2008016628A (ja) | 2006-07-05 | 2006-07-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008016628A true JP2008016628A (ja) | 2008-01-24 |
Family
ID=39029723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006186053A Pending JP2008016628A (ja) | 2006-07-05 | 2006-07-05 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7605057B2 (ja) |
JP (1) | JP2008016628A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020262560A1 (ja) * | 2019-06-26 | 2020-12-30 | 京セラ株式会社 | 積層体および積層体の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7496128B2 (en) | 2003-03-08 | 2009-02-24 | Regents Of The University Of Minnesota | Multi-user interference resilient ultra wideband (UWB) communication |
JP2009004406A (ja) * | 2007-06-19 | 2009-01-08 | Disco Abrasive Syst Ltd | 基板の加工方法 |
FI20105626A0 (fi) * | 2010-06-03 | 2010-06-03 | Hs Foils Oy | Erittäin ohut berylliumikkuna ja menetelmä sen valmistamiseksi |
US8202786B2 (en) | 2010-07-15 | 2012-06-19 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
US8865522B2 (en) | 2010-07-15 | 2014-10-21 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
US9029200B2 (en) * | 2010-07-15 | 2015-05-12 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a metallisation layer |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5552345A (en) * | 1993-09-22 | 1996-09-03 | Harris Corporation | Die separation method for silicon on diamond circuit structures |
JPH1167699A (ja) | 1997-08-13 | 1999-03-09 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
JP3441382B2 (ja) * | 1998-10-14 | 2003-09-02 | 日本電信電話株式会社 | 半導体装置の製造方法 |
JP4479402B2 (ja) * | 2004-07-29 | 2010-06-09 | 株式会社デンソー | ダイシングラインの位置決め方法 |
US7101620B1 (en) * | 2004-09-07 | 2006-09-05 | National Semiconductor Corporation | Thermal release wafer mount tape with B-stage adhesive |
JP4618415B2 (ja) | 2004-10-14 | 2011-01-26 | Tdk株式会社 | Icチップおよび非接触icカードの製造方法 |
US7435664B2 (en) * | 2006-06-30 | 2008-10-14 | Intel Corporation | Wafer-level bonding for mechanically reinforced ultra-thin die |
-
2006
- 2006-07-05 JP JP2006186053A patent/JP2008016628A/ja active Pending
-
2007
- 2007-07-05 US US11/822,427 patent/US7605057B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020262560A1 (ja) * | 2019-06-26 | 2020-12-30 | 京セラ株式会社 | 積層体および積層体の製造方法 |
JPWO2020262560A1 (ja) * | 2019-06-26 | 2020-12-30 | ||
JP7314269B2 (ja) | 2019-06-26 | 2023-07-25 | 京セラ株式会社 | 積層体および積層体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7605057B2 (en) | 2009-10-20 |
US20080032485A1 (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI323931B (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
JP4751634B2 (ja) | 半導体装置の製造方法 | |
JP2008016628A (ja) | 半導体装置及びその製造方法 | |
JP2007048920A (ja) | 半導体装置の製造方法 | |
US20070057361A1 (en) | integrated circuit package and method of manufacture thereof | |
JP4093018B2 (ja) | 半導体装置及びその製造方法 | |
JP2008218469A (ja) | 半導体装置の製造方法 | |
JP2013120767A (ja) | 半導体装置の製造方法 | |
US11145515B2 (en) | Manufacturing method of semiconductor device with attached film | |
KR101014577B1 (ko) | 반도체 장치, 및 반도체 장치를 제조하는 방법 | |
JP2007116141A (ja) | Wlpのパッケージ分離方法 | |
US8101470B2 (en) | Foil based semiconductor package | |
JP2001176898A (ja) | 半導体パッケージの製造方法 | |
US7566970B2 (en) | Stacked bump structure and manufacturing method thereof | |
JP2001230224A (ja) | 半導体装置およびその製造方法 | |
JP2009026843A (ja) | 半導体装置 | |
JP2008091418A (ja) | 半導体装置及びその製造方法 | |
US20180233459A1 (en) | Module, module manufacturing method, and package | |
JP4430062B2 (ja) | Icチップ実装パッケージの製造方法 | |
US7595255B2 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
CN112242371A (zh) | 使用牺牲侧壁层制造薄半导体芯片的方法及其设备 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
US7485493B2 (en) | Singulating surface-mountable semiconductor devices and fitting external contacts to said devices | |
WO2023120196A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |