JP2002033296A - シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法 - Google Patents

シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法

Info

Publication number
JP2002033296A
JP2002033296A JP2001124757A JP2001124757A JP2002033296A JP 2002033296 A JP2002033296 A JP 2002033296A JP 2001124757 A JP2001124757 A JP 2001124757A JP 2001124757 A JP2001124757 A JP 2001124757A JP 2002033296 A JP2002033296 A JP 2002033296A
Authority
JP
Japan
Prior art keywords
silicon wafer
chip
reinforcing material
adhesive
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001124757A
Other languages
English (en)
Inventor
Yasukazu Nakada
安一 中田
Yuichi Iwakata
裕一 岩方
Takeshi Kondo
健 近藤
Hideo Senoo
秀男 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2001124757A priority Critical patent/JP2002033296A/ja
Priority to KR1020017016620A priority patent/KR100814536B1/ko
Priority to CNB018010873A priority patent/CN1161823C/zh
Priority to EP01925894A priority patent/EP1193744A4/en
Priority to US09/840,864 priority patent/US6765289B2/en
Priority to PCT/JP2001/003557 priority patent/WO2001082352A1/ja
Priority to TW090110026A priority patent/TW490720B/zh
Publication of JP2002033296A publication Critical patent/JP2002033296A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 シリコンウエハのダイシング時にシリコンウ
エハの破損を防止し、さらにダイシング後もＩＣチップ
の破損を防止する補強材、および該補強材を用いたＩＣ
チップの製造方法を提供する。 【解決手段】 基材１と接着剤２とから構成され、ロッ
クウェル硬さが６０以上である補強材３を形成し、この
補強材３をダイシング前のシリコンウエハ４の回路が形
成されていない面に貼り付ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコンウエハ用
の補強材および該補強材を使用したＩＣチップの製造方
法に関する。特に本発明は、ダイシング時のシリコンウ
エハの破損防止、およびダイシング後のＩＣチップの破
損防止を目的としてシリコンウエハに設けられる補強材
および該補強材を使用したＩＣチップの製造方法に関す
る。
【０００２】
【従来の技術】近年、ＩＣチップのパッケージの薄型化
に伴い、ＩＣチップ自体の厚さを薄くする試みがなされ
ている。特に、薄型化が必要なＩＣカード用途のＩＣチ
ップはパッケージ化されず、ＩＣチップそのものを基板
回路に接合するような手法をとるためにＩＣチップを極
力薄くする必要がある。
【０００３】ＩＣチップの薄厚化は、通常、シリコンウ
エハをバックグラインドすることによって行われてい
る。ＩＣチップは、ＩＣカードに搭載することを考慮す
ると、より薄いものが好ましいが、実用的には１５０〜
２００μｍ程度の厚さが要求されている。
【０００４】一般に、ＩＣチップの厚さが２００μｍ以
下、特に１５０μｍ以下になるとチップ割れが発生しや
すくなる。チップ割れは、特に、シリコンウエハをダイ
シングしてＩＣチップとした時、ＩＣチップをピックア
ップする時、ワイヤボンディング時、あるいはフェイス
ダウン工法による基板回路への実装時に起こりやすくな
る。そこで、ＩＣチップの薄型化に伴い、ダイシング時
のシリコンウエハの破損およびチップ割れを防止するこ
とが望まれている。
【０００５】特開２０００−１４８９６０号公報では、
複数のＩＣチップに複数の補強用メタルを一度に接続し
てＩＣカードを形成する半導体装置の技術を開示してい
る。この技術では、回路が形成されたシリコンウエハを
ダイシングしてＩＣチップを形成した後に補強用メタル
を接続させる。したがって、このような技術において
も、ダイシング時のシリコンウエハの破損防止が望まれ
ている。
【０００６】
【発明が解決しようとする課題】本発明の課題は、ダイ
シング時のシリコンウエハの破損を防止し、さらにダイ
シングによって得られたＩＣチップの破損を防止してＩ
Ｃチップの取り扱いを容易にするシリコンウエハ用の補
強材を提供することである。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明にもとづくシリコンウエハ用の補強材は、
回路が形成されたシリコンウエハをダイシングする前
に、該シリコンウエハの回路が形成されていない面に貼
り付けられ、上記補強材は基材と接着剤とから構成さ
れ、かつロックウェル硬さが６０以上であることを特徴
とする。
【０００８】上記接着剤は、上記基材の片面に設けられ
るか、または上記基材に含浸されることが好ましい。上
記基材は、ロックウェル硬さが６０以上であることが好
ましい。また、上記接着剤が硬化性接着剤であり、該硬
化性接着剤を硬化させた後の上記補強材のロックウェル
硬さが６０以上であることが好ましい。
【０００９】本発明にもとづくＩＣチップの製造方法
は、回路が形成されたシリコンウエハをダイシングする
前に、該シリコンウエハの回路が形成されていない面に
補強材を設ける工程と、上記シリコンウエハと該シリコ
ンウエハに設けられた補強材とを共にダイシングする工
程とを有し、上記補強材が基材と接着剤とから構成さ
れ、かつロックウエル硬さが６０以上であることを特徴
とする。上記ＩＣチップの製造方法は、上記シリコンウ
エハをダイシングする前に、上記補強材を構成する上記
接着剤を硬化させる工程を有することが好ましい。
【００１０】
【発明の実施の形態】以下、本発明にもとづくシリコン
ウエハ用の補強材および該補強材を用いたＩＣチップの
製造方法を説明する。
【００１１】はじめに、本発明にもとづくシリコンウエ
ハ用の補強材について説明する。本発明にもとづくシリ
コンウエハ用の補強材は、基材と該基材をシリコンウエ
ハに固定するための接着剤とから構成される。この補強
材をシリコンウエハの回路が形成されていない面（以
下、シリコンウエハの底面という）に貼り合わせ、シリ
コンウエハと補強材とを一緒にダイシングすることによ
り、ダイシング時のシリコンウエハの破損防止を実現す
ることが可能である。
【００１２】本発明にもとづく補強材を使用して十分な
補強効果を得るためには、補強材のロックウェル硬さが
６０以上でなければならない。ここで、本明細書中の
「ロックウェル硬さ（以下、ＨＲＭという）」という用
語は、補強材の硬さを評価する単位として使用され、後
述の方法にしたがって測定される。
【００１３】本発明にもとづく補強材を構成する基材と
しては、例えば、ステンレスまたは銅などの金属箔、繊
維強化プラスチック、液晶ポリマー、ポリイミドまたは
ポリエーテルスルホンなどのエンジニアリングプラスチ
ック、ポリプロピレンまたはポリエチレンなどのプラス
チックからなるシート状の基材（以下、基材シートとも
いう）が挙げられる。また、ガラスファイバー、金属繊
維、プラスチック繊維などの繊維を基材として使用して
もよい。
【００１４】一方、本発明にもとづく補強材に使用され
る接着剤としては、例えば、ポリイミド、ポリエステ
ル、ポリアクリル酸エステル、ポリジメチルシロキサン
などの熱可塑性樹脂からなる接着剤、またはエポキシ樹
脂、フェノール樹脂、尿素樹脂、メラミン樹脂などの熱
硬化性樹脂からなる接着剤（以下、熱硬化性接着剤とい
う）が挙げられる。また、これら熱硬化性接着剤に添加
する硬化剤としては、例えば、ジシアンジアミド、ポリ
アミド、無水フタル酸などが挙げられる。これらの硬化
剤は、熱硬化性樹脂１００重量部に対して、１〜２００
重量部の割合で添加することが好ましい。熱硬化性接着
剤の硬化は、特に限定されるものではないが、一般に５
０℃〜３００℃、より好ましくは１００℃〜２５０℃の
温度範囲で、１０秒〜６時間にわたって加熱処理を行う
ことにより達成される。
【００１５】また、（メタ）アクリル酸エステル、エポ
キシ樹脂などを主ポリマーとする光硬化性接着剤を使用
してもよい。これら光硬化性接着剤に添加される光重合
開始剤としては、ベンゾイン、アセトフェノン、ベンゾ
フェノンなどがあり、主ポリマー１００重量部に対して
０．００１〜１０重量部の割合で添加することが好まし
い。光硬化性接着剤の硬化は、光線照射により達成され
る。光線照射のために使用する光源としては、例えば、
白熱灯、カーボンアーク灯、蛍光灯、水銀灯、キセノン
ランプ、ヒュージョンＨランプなどが挙げられる。光照
射条件は、特に限定されるものではないが、通常、照射
強度が３０ｗ／ｃｍ〜５００ｗ／ｃｍ、照射距離が１ｃ
ｍ〜５０ｃｍ、照射時間が０．１秒〜６００秒である。
【００１６】上述の基材と接着剤とを適宜組み合わせる
ことにより、補強材のＨＲＭを６０以上とすることが可
能である。その具体例を以下に実施の形態１から３とし
て説明する。
【００１７】先ず、実施の形態１は、ＨＲＭが６０以上
である基材シートと、該基材シートの片面に設けられる
接着剤とから構成される補強材である。基材シートの厚
さは、特に限定されるものではないが、例えば１〜１０
０μｍ、より好ましくは５〜７０μｍである。また基材
シートの片面に設けられる接着剤の厚さは、特に限定さ
れるものではないが、例えば１〜５０μｍ、より好まし
くは５〜３５μｍである。
【００１８】上記基材シートの上に接着剤を設ける方法
は、特に限定されるものではなく、公知の方法で実施す
ることが可能である。例えば、基材シートに接着剤をそ
のままポッティングするか、ナイフコーターやＴ−ダイ
押出機などを用いて均一に塗布する。なお、接着剤が溶
剤系の場合は、接着剤を塗布した後に溶剤を除去するた
めに３０℃〜１５０℃の範囲の温度で、３０秒〜２時間
にわたって加熱処理を行う。
【００１９】また、間接的な方法として、剥離性を有す
る工程材料に上述の方法により接着剤を塗布し接着剤を
シート状にした後、得られた接着剤のシートと基材シー
トとを貼り合わせる方法を用いてもよい。貼り合わせの
方法としては、例えば、−４０℃〜１５０℃の温度範囲
においてプレス機やロールプレス機を用い、１０Ｐａ〜
１００ＭＰａの範囲で加圧貼合する。
【００２０】次に、実施の形態２は、基材シートと該基
材シートの片面に設けられる硬化性接着剤とから構成さ
れ、硬化性接着剤を硬化させた後の補強材のＨＲＭが６
０以上となる補強材である。基材シートの厚さは、特に
限定されるものではないが、例えば１〜１００μｍ、よ
り好ましくは５〜７０μｍである。また基材シートの片
面に設けられる接着層の厚さは、特に限定されるもので
はないが、例えば１〜２００μｍ、より好ましくは５〜
１００μｍである。
【００２１】硬化性接着剤を硬化させた後の補強材のＨ
ＲＭを６０以上にすることができれば、必ずしもＨＲＭ
が６０以上の基材シートを使用しなくともよい。例え
ば、ポリエチレン（ＨＲＭ ４０）などのＨＲＭが６０
未満となる基材シートを使用することもできる。上記硬
化性接着剤として、上述の熱硬化性接着剤または光硬化
性接着剤のいずれを使用してもよいが、硬化後の引っ張
り強さ、曲げ強さ、衝撃強さに優れた熱硬化性エポキシ
接着剤を使用することが好ましい。上記実施の形態２に
おける補強材の製造は、上記実施の形態１と同様に行う
ことができる。
【００２２】さらに、実施の形態３は、補強材は繊維か
らなる基材に硬化性接着剤を含浸させたものより構成さ
れ、硬化性接着剤を硬化させた後のＨＲＭが６０以上と
なる補強材である。この場合、補強材は、シート状に成
形した繊維に硬化性接着剤を含浸させたものであって
も、または細断された繊維と硬化性樹脂とを混合してシ
ート状に成形したものであってもよい。補強材の厚さ
は、特に限定されるものではないが、２０〜１５０μ
ｍ、より好ましくは５０〜１００μｍである。
【００２３】繊維の使用重量に対する硬化性接着剤の使
用量は、特に制限はないが、繊維１００重量部に対し、
硬化性接着剤が１０〜５００重量部、好ましくは２０〜
２００重量部である。繊維１００重量部に対して使用す
る硬化性接着剤が１０重量部を下回ると要求されるロッ
クウェル強度が得られず、５００重量部を超えると補強
基材が脆く割れやすくなる。なお、硬化性接着剤として
は、上述の熱硬化性接着剤または光硬化性接着剤のいず
れを使用してもよいが、硬化後の引っ張り強さ、曲げ強
さ、衝撃強さに優れた熱硬化性エポキシ接着剤を使用す
ることが好ましい。
【００２４】上記実施の形態３における基材と接着剤と
の組み合わせにおいて、補強材の製造は、剥離性を有す
る工程材料に繊維と硬化性接着剤とを混合したものをナ
イフコーターやＴ−ダイ押出機を用いて均一に塗布する
方法、または予めシート状に成形した繊維にロールコー
ターやナイフコートを用いて硬化性接着剤を含浸させる
方法によって実施される。
【００２５】次に、本発明にもとづくＩＣチップの製造
方法について図面を参照しながら以下に説明する。
【００２６】図１は本発明にもとづくＩＣチップの第１
の製造方法を説明するためのものであり、（ａ）から
（ｃ）は製造工程を順に示す模式的断面図である。すな
わち、第１の製造方法は、基材シート１と接着剤２とか
ら構成される補強材３、および回路面４ａに回路が形成
されたシリコンウエハ４を準備する第１の工程（図１
（ａ））と、シリコンウエハ４の底面４ｂに補強材３の
接着剤２の面を貼り付ける第２の工程（図１（ｂ））
と、補強材３とシリコンウエハ４とを共にダイシングす
ることによってＩＣチップに分割する第３の工程（図１
（ｃ））とを有する。したがって、このような製造方法
によって得られるＩＣチップ５は各々補強材３を備える
ことを特徴とする。なお、ＩＣチップの製造において十
分な補強効果を得るためにはＨＲＭが６０以上の補強材
を使用することが必要である。
【００２７】図２は本発明にもとづくＩＣチップの第２
の製造方法を説明するためのものであり、（ａ）から
（ｄ）は製造工程を順に示す模式的断面図である。すな
わち、第２の製造方法は、繊維と硬化性樹脂とから構成
される補強材６、および回路面４ａに回路が形成された
シリコンウエハ４を準備する第１の工程（図２（ａ））
と、補強材６をシリコンウエハ４の底面４ｂに貼り付け
る第２の工程（図２（ｂ））と、硬化性接着剤を硬化さ
せる第３の工程（図２（ｃ））と、さらに、補強材６と
シリコンウエハ４とを一緒にダイシングすることによっ
てＩＣチップに分割する第４の工程（図２（ｄ））とを
有する。したがって、このような製造方法によって得ら
れるＩＣチップ７は、各々補強材６を備えることを特徴
とする。なお、ＩＣチップの製造において十分な補強効
果を得るためには、硬化性接着剤を硬化させた後のロッ
クウェル硬さが６０以上の補強材を使用することが必要
である。
【００２８】補強材６は、シート状に成形した繊維に硬
化性接着剤を含浸させるか、または繊維と硬化性接着剤
とを混合しシート状に押出し成形するか、いずれかの方
法によって作製される。また、硬化性接着剤の硬化は、
熱硬化性接着剤を使用した場合は加熱を行い、光硬化性
接着剤を使用した場合は光線照射を行うことにより、そ
れぞれ達成される。図２（ｃ）における矢印は、硬化性
接着剤が含浸されてなる補強材への加熱または光線照射
を模式的に示したものである。
【００２９】なお、基材シートと、該基材シートの片面
に設けられる接着剤とから構成される補強材であって、
接着剤が硬化性接着剤である場合についても、上記第２
の製造方法と同様に接着剤を硬化させる工程を設けるこ
とにより、ＩＣチップを製造することが可能である。
【００３０】以上説明したように、本発明にもとづくＩ
Ｃチップの製造方法によれば、シリコンウエハと該シリ
コンウエハの底面に貼り合わせた補強材とを一緒にダイ
シングするため、ダイシング時のシリコンウエハの破損
を防止することが可能となるだけでなく、従来に比べ簡
易な方法で補強材を備えたＩＣチップが得られる。さら
に、得られたＩＣチップは各々同寸法の補強材を備えて
いる。そのため、ダイシング工程以後の工程においても
従来のＩＣチップと同様に取り扱うことが可能であり、
しかもＩＣチップの破損を効果的に防止することが可能
である。
【００３１】
【実施例】以下、本発明の補強材およびＩＣチップの製
造方法を実施例により詳しく説明するが、本発明はそれ
らの実施例に限定されるものでなく、その要旨を逸脱し
ない範囲において種々変更可能であることは言うまでも
ない。なお、各実施例は図中の参照符号を適宜対応させ
て記載した。したがって、図１（ａ）〜（ｃ）または図
２（ａ）〜（ｄ）を参照することによって本発明を容易
に理解できるであろう。
【００３２】以降の各実施例における補強材のロックウ
ェル硬さ試験、および補強材を備えたＩＣチップのチッ
プ割れ試験は、以下のようにして実施した。
【００３３】＜ロックウェル硬さ（ＨＲＭ）試験＞ロッ
クウェル硬さ試験は、ＪＩＳ Ｋ７２０２「プラスチッ
クのロックウェル硬さ試験法」中のスケールＭに準じて
測定した。その際、基材シートと該基材シートの片面に
設けられる接着剤とから構成される補強材については、
基材シート面側から荷重する。また、繊維からなる基材
と硬化性接着剤とから構成される補強材（この場合、補
強材は単層構造である）については、任意の一面側から
荷重した。さらに、硬化性接着剤を使用した場合、かか
る接着剤を硬化させた後に測定した。上述の測定方法に
よるロックウェル硬さの測定値は、値が高いほど硬く、
上限を２００とする数値で示される。ロックウェル硬さ
の測定値が２００を超える場合は２００以上と記載され
る。
【００３４】＜チップ割れ試験＞チップ割れ試験は、厚
さ２ｍｍのニトリルゴムシート上に、縦５ｍｍ、横５ｍ
ｍの大きさにシリコンウエハをダイシングした試験片を
のせ、その上から直径１．０ｍｍの銅球をのせ、３Ｎの
荷重をかけた際にチップの破損の有無を判断した。
【００３５】（実施例１）実施例１は、基材シート１と
該基材シートの片面に設けられる接着剤２とから構成さ
れる補強材３を製造した後、ダイシング前のシリコンウ
エハ４に貼り合わせてＩＣチップ５を製造する方法を例
示するものである。
【００３６】基材シート１となる厚さ３０μｍのステン
レス箔の片面に、厚さ２０μｍの熱可塑性ポリイミド樹
脂からなるシート状の接着剤２を貼り合わせて補強材３
を製造し、直径５インチの円に型抜きした。また別途、
５０μｍの厚さを有する直径５インチのシリコンウエハ
４を準備した。
【００３７】次に、シリコンウエハ４の底面４ｂに、型
抜きした補強材３の接着剤２面を貼り合わせた。次い
で、５ｋＰａの加圧をしながら２３０℃で３０分間にわ
たって加熱することにより、シリコンウエハ４と補強材
３とを完全に接着した。
【００３８】次に、補強材３が設けられたシリコンウエ
ハ４を東京精密株式会社製のウエハダイシングマシンＡ
−ＷＤ４０００Ｂを用いてダイシングして、縦５ｍｍ、
横５ｍｍの正方チップとなるＩＣチップ５を得た。得ら
れたＩＣチップを反射型顕微鏡で観察した結果、５μｍ
以上のクラックは生じていなかった。
【００３９】次に、補強材のロックウェル硬さ試験、お
よび得られたＩＣチップ５のチップ割れ試験を行った。
その結果を表１に示す。
【００４０】（実施例２）実施例２は、基材シート１と
なる厚さ５０μｍのポリイミドフィルムの片面に、接着
剤２として乾燥後の厚さが２０μｍとなるようにポリジ
メチルシロキサン系感圧性接着剤を塗布することにより
補強材３を製造したことを除いて、実施例１と同様にし
て実施した。ただし、補強材３とシリコンウエハ４との
接着は、圧着ローラを使用し、５ｋＰａで圧着後、８０
℃で３分間にわたって加熱することにより実施した。
【００４１】次に、補強材３が設けられたシリコンウエ
ハ４から実施例１と同様にしてＩＣチップ５を得て、観
察した結果、ＩＣチップに５μｍ以上のクラックは生じ
ていなかった。
【００４２】次に、補強材３のロックウェル硬さ試験、
および得られたＩＣチップ５のチップ割れ試験を行っ
た。その結果を表１に示す。
【００４３】（実施例３）実施例３は、基材シート１と
なる厚さ２０μｍのポリエチレンフィルムの片面に、厚
さ８２μｍの熱硬化性エポキシ樹脂からなるシート状の
接着剤２を貼り合わせて補強材３を製造したことを除い
て、実施例１と同様にして実施した。ここで接着剤２と
なる熱硬化性エポキシ樹脂シートは、ビスフェノールＡ
型エポキシ樹脂１００重量部に対して、硬化剤としてジ
シアンジアミド１０重量部を加えた後、混合し、押出し
成形することによって製造される。補強材３とシリコン
ウエハ４との接着は、１２０℃で６０分間にわたって加
熱することにより行った。この際、加熱によって接着剤
２の硬化が生じた。
【００４４】次に、補強材３が設けられたシリコンウエ
ハ４から実施例１と同様にしてＩＣチップ５を得て、観
察した結果、ＩＣチップに５μｍ以上のクラックは生じ
ていなかった。
【００４５】次に、補強材３のロックウェル硬さ試験、
および得られたＩＣチップ５のチップ割れ試験を行っ
た。その結果を表１に示す。なお、ロックウェル硬さ試
験は、接着剤を１２０℃で６０分間にわたって熱硬化さ
せた後の補強材について測定した。
【００４６】（実施例４）実施例４は、繊維と熱硬化性
接着剤とを混合してシート状に成形した補強材６を備え
たＩＣチップ７の製造方法を例示するものである。
【００４７】基材となるファイバー径１０μｍ、長さ２
０ｍｍのガラスファイバー１００重量部に、ビスフェノ
ールＡ型エポキシ樹脂１００重量部に対して硬化剤とし
てポリアミド６０重量部を加えたものを熱硬化性接着剤
として混合し、押出し成形することにより、補強材６と
なる厚さ１００μｍの熱硬化性エポキシ樹脂含浸ガラス
ファイバーシートを製造した。次いで、得られた補強材
６を直径５インチの円に型抜きした。また、５０μｍの
厚さを有する直径５インチのシリコンウエハ４を準備し
た。
【００４８】次いで、シリコンウエハ４の底面４ｂに型
抜きした補強材６を貼り合わせた。引き続き、２００℃
で３０分間にわたって加熱を行いシリコンウエハ４と補
強材６とを接着させるとともに、この加熱によって熱硬
化性接着剤を硬化させた。
【００４９】次いで、補強材６が設けられたシリコンウ
エハ４から実施例１と同様にしてＩＣチップ７を得て、
観察した結果、ＩＣチップに５μｍ以上のクラックは生
じていなかった。
【００５０】次に、補強材６のロックウェル硬さ試験、
および得られたＩＣチップ７のチップ割れ試験を行っ
た。それぞれの試験結果を表１に示す。なお、ロックウ
ェル硬さ試験は、接着剤が硬化した後の補強材について
測定した。
【００５１】（比較例１）基材シート１として厚さ８０
μｍのポリエチレンフィルムを使用し、該ポリエチレン
フィルムの片面に、接着剤２として乾燥後の厚さが２０
μｍとなるようにアクリル酸エステル系感圧性接着剤を
塗布することにより補強材３を製造することを除いて、
実施例１と同様にして実施した。但し、補強材３とシリ
コンウエハ４との接着は、圧着ローラを使用し５ｋＰａ
で圧着後、８０℃で３分間にわたって加熱することによ
り実施した。
【００５２】次いで、補強材３が設けられたシリコンウ
エハ４から実施例１と同様にしてＩＣチップ５を得て、
観察した結果、ＩＣチップ１００個中、５個のＩＣチッ
プの端部に５μｍ以上のクラックが生じていた。
【００５３】次いで、補強材３のロックウェル硬さ試
験、および得られたＩＣチップ５のチップ割れ試験を行
った。その結果を表１に示す。
【００５４】（比較例２）５０μｍの厚さを有する直径
５インチのシリコンウエハ４を準備し、縦５ｍｍ、横５
ｍｍの正方チップとなるように東京精密株式会社製のウ
エハダイシングマシンＡ−ＷＤ４０００Ｂを用いてダイ
シングしてＩＣチップを得た。得られたＩＣチップを反
射型顕微鏡で観察した結果、１００個中、３２個のＩＣ
チップの端部に５μｍ以上のクラックが生じていた。得
られたＩＣチップのチップ割れ試験を行った。その結果
を表１に示す。
【００５５】
【表１】
【００５６】＊各数値は、チップ１００枚に対して破損
したチップ数を示すものである。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
シリコンウエハのダイシングに先立ちシリコンウエハの
底面に補強材を設けることにより、ダイシング時のシリ
コンウエハの破損を防止し、またチップ割れの発生を大
幅に減少することができ、生産性を向上させることが可
能となる補強材を提供することが可能となる。また、ダ
イシング後のピックアップ時、基板回路への実装時また
はワイヤボンディング時においても容易に割れることが
ないＩＣチップおよびその製造方法を提供することが可
能となる。
【図面の簡単な説明】
【図１】本発明にもとづくＩＣチップの第１の製造方法
を説明するためのものであり、（ａ）から（ｃ）は製造
工程を順に示す模式的断面図である。
【図２】本発明にもとづくＩＣチップの第２の製造方法
を説明するためのものであり、（ａ）から（ｄ）は製造
工程を順に示す模式的断面図である。
【符号の説明】
１ 基材（基材シート） ２ 接着剤 ３ 補強材 ４ シリコンウエハ ４ａ 回路面 ４ｂ 底面 ５ ＩＣチップ ６ 補強材（繊維と硬化性接着剤） ７ ＩＣチップ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C005 MA09 MA10 PA25 PA26 PA29 5B035 AA04 AA08 BA05 CA03

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 回路が形成されたシリコンウエハをダイ
    シングする前に、該シリコンウエハの回路が形成されて
    いない面に貼り付けるシリコンウエハ用の補強材であっ
    て、 該補強材は基材と接着剤とから構成され、かつロックウ
    ェル硬さが６０以上であることを特徴とする補強材。
  2. 【請求項２】 前記接着剤は、前記基材の片面に設けら
    れることを特徴とする請求項１に記載の補強材。
  3. 【請求項３】 前記接着剤は、前記基材に含浸されるこ
    とを特徴とする請求項１に記載の補強材。
  4. 【請求項４】 前記基材は、ロックウェル硬さが６０以
    上であることを特徴とする請求項１に記載の補強材。
  5. 【請求項５】 前記接着剤が硬化性接着剤であり、該硬
    化性接着剤を硬化させた後の前記補強材のロックウェル
    硬さが６０以上であることを特徴とする請求項１に記載
    の補強材。
  6. 【請求項６】 回路が形成されたシリコンウエハをダイ
    シングする前に、該シリコンウエハの回路が形成されて
    いない面に補強材を設ける工程と、 前記シリコンウエハと該シリコンウエハに設けられた補
    強材とを共にダイシングする工程とを有し、 前記補強材が基材と接着剤とから構成され、かつロック
    ウエル硬さが６０以上であることを特徴とするＩＣチッ
    プの製造方法。
  7. 【請求項７】 前記シリコンウエハをダイシングする前
    に前記補強材を構成する前記接着剤を硬化させる工程を
    有することを特徴とする請求項６に記載のＩＣチップの
    製造方法。
JP2001124757A 2000-04-26 2001-04-23 シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法 Withdrawn JP2002033296A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001124757A JP2002033296A (ja) 2000-04-26 2001-04-23 シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
KR1020017016620A KR100814536B1 (ko) 2000-04-26 2001-04-25 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법
CNB018010873A CN1161823C (zh) 2000-04-26 2001-04-25 硅晶片的加强材料和利用这种材料制造集成电路芯片的方法
EP01925894A EP1193744A4 (en) 2000-04-26 2001-04-25 REINFORCING MATERIAL FOR SILICON WIPES AND MANUFACTURING METHOD FOR IC CHIPS USING THE REINFORCEMENT MATERIAL
US09/840,864 US6765289B2 (en) 2000-04-26 2001-04-25 Reinforcement material for silicon wafer and process for producing IC chip using said material
PCT/JP2001/003557 WO2001082352A1 (fr) 2000-04-26 2001-04-25 Materiau de renfort d'une plaquette de silicium et procede de fabrication d'un microcircuit integre a l'aide de ce materiau
TW090110026A TW490720B (en) 2000-04-26 2001-04-26 Reinforcement material for silicon wafer and process for producing IC chip using such material

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-126609 2000-04-26
JP2000126609 2000-04-26
JP2001124757A JP2002033296A (ja) 2000-04-26 2001-04-23 シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法

Publications (1)

Publication Number Publication Date
JP2002033296A true JP2002033296A (ja) 2002-01-31

Family

ID=26590897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001124757A Withdrawn JP2002033296A (ja) 2000-04-26 2001-04-23 シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法

Country Status (7)

Country Link
US (1) US6765289B2 (ja)
EP (1) EP1193744A4 (ja)
JP (1) JP2002033296A (ja)
KR (1) KR100814536B1 (ja)
CN (1) CN1161823C (ja)
TW (1) TW490720B (ja)
WO (1) WO2001082352A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537643A (ja) * 2005-04-06 2008-09-18 アクゾ ノーベル ナムローゼ フェンノートシャップ たとえばｔｃｏの無機コーティングを有する箔片の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503847B2 (en) * 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
KR100722547B1 (ko) * 2006-06-02 2007-06-27 한경대학교 산학협력단 표면개질된 에프알피 보강재와 이 에프알피 보강재를이용한 피씨암거의 내부 보강
WO2010143614A1 (ja) * 2009-06-10 2010-12-16 旭硝子株式会社 太陽電池モジュールの製造方法
US9594999B2 (en) * 2012-04-03 2017-03-14 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
WO2014149926A1 (en) 2013-03-15 2014-09-25 X-Card Holdings, Llc Methods of making a core layer for an information carrying card, and resulting products
EP3762871B1 (en) 2018-03-07 2024-08-07 X-Card Holdings, LLC Metal card

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3573137D1 (en) * 1984-10-03 1989-10-26 Sumitomo Electric Industries Material for a semiconductor device and process for its manufacture
JPH07105433B2 (ja) * 1986-05-20 1995-11-13 三井東圧化学株式会社 ウエハ加工用フイルムの貼付け方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
EP0721662A1 (en) * 1993-09-30 1996-07-17 Kopin Corporation Three-dimensional processor using transferred thin film circuits
EP0848415A1 (en) * 1995-08-31 1998-06-17 Nitto Denko Corporation Method and apparatus for peeling protective adhesive tape from semiconductor wafer
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JP3755617B2 (ja) 1996-08-30 2006-03-15 日立化成工業株式会社 ダイシング用ウエハ保持フィルム
JPH10138671A (ja) * 1996-11-12 1998-05-26 Citizen Watch Co Ltd Ｉｃカード用モジュール
JPH10321563A (ja) * 1997-05-16 1998-12-04 Nitto Denko Corp 半導体ウエハ保持シート及び半導体チップ形成方法
JPH1167699A (ja) * 1997-08-13 1999-03-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2000017531A (ja) * 1998-06-23 2000-01-18 Toyobo Co Ltd 濃色性に優れたポリエステル混繊糸及びそれを用いた織編物
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
JP2000077361A (ja) * 1998-08-27 2000-03-14 Sharp Corp 半導体ウエハのダイシング方法
JP3441382B2 (ja) * 1998-10-14 2003-09-02 日本電信電話株式会社 半導体装置の製造方法
JP2000148960A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 半導体装置
JP2000239622A (ja) * 1999-02-24 2000-09-05 Sekisui Chem Co Ltd Ｉｃチップ補強板固定用後硬化型粘接着テープ
JP2007000992A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Works Ltd 電動工具本体及び電動工具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537643A (ja) * 2005-04-06 2008-09-18 アクゾ ノーベル ナムローゼ フェンノートシャップ たとえばｔｃｏの無機コーティングを有する箔片の製造方法

Also Published As

Publication number Publication date
CN1161823C (zh) 2004-08-11
EP1193744A1 (en) 2002-04-03
US20020031863A1 (en) 2002-03-14
EP1193744A4 (en) 2007-08-29
US6765289B2 (en) 2004-07-20
KR100814536B1 (ko) 2008-03-17
WO2001082352A1 (fr) 2001-11-01
CN1366708A (zh) 2002-08-28
KR20020032441A (ko) 2002-05-03
TW490720B (en) 2002-06-11

Similar Documents

Publication Publication Date Title
JP5353702B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR100643450B1 (ko) 점착시트, 반도체 웨이퍼의 표면보호 방법 및 워크의가공방법
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
KR101350045B1 (ko) 다이싱용 점착 시트 및 그것을 이용한 피가공물의 가공방법
TWI660436B (zh) 切晶膜、切晶黏晶膜及半導體裝置之製造方法
KR20100016559A (ko) 접착제 부착 칩의 제조방법
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
TW201017743A (en) Method of manufacturing wafer laminated body, device of manufacturing wafer laminated body, wafer laminated body, method of peeling support body, and method of manufacturing wafer
JP6652563B2 (ja) 電子部品の製造方法及びパッケージの製造方法
JPH10335271A (ja) ウェハ貼着用シートおよび半導体装置の製造方法
JP2003332267A (ja) 半導体ウエハの加工方法
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
KR101820964B1 (ko) 웨이퍼 가공용 테이프
JP2002033296A (ja) シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法
JP4271409B2 (ja) 脆質材料の加工方法
JP5444763B2 (ja) 半導体装置の製造方法、それにより製造される半導体装置、及びダイシングテープ一体型接着シート
JP2009272611A (ja) 半導体チップの製造方法及びダイシングテープ
JP5656741B2 (ja) ダイシング・ダイボンドフィルムの製造方法
JP3468676B2 (ja) チップ体の製造方法
TWI602228B (zh) Divide plate cut ‧ wafer bonding film
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
JP2004221336A (ja) ダイボンドダイシング一体型フィルム
TWI605502B (zh) Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method
JP2003151930A (ja) 半導体ウエハ保護用シート
JP4959527B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071228

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090306