KR100814536B1 - 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법 - Google Patents

실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법 Download PDF

Info

Publication number
KR100814536B1
KR100814536B1 KR1020017016620A KR20017016620A KR100814536B1 KR 100814536 B1 KR100814536 B1 KR 100814536B1 KR 1020017016620 A KR1020017016620 A KR 1020017016620A KR 20017016620 A KR20017016620 A KR 20017016620A KR 100814536 B1 KR100814536 B1 KR 100814536B1
Authority
KR
South Korea
Prior art keywords
reinforcing material
silicon wafer
chip
reinforcement
adhesive
Prior art date
Application number
KR1020017016620A
Other languages
English (en)
Other versions
KR20020032441A (ko
Inventor
나까따야스까즈
이와까따유우이찌
곤도다께시
세노오히데오
Original Assignee
린텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 코포레이션 filed Critical 린텍 코포레이션
Publication of KR20020032441A publication Critical patent/KR20020032441A/ko
Application granted granted Critical
Publication of KR100814536B1 publication Critical patent/KR100814536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

기재(1)와 접착제(2)로 구성되고, 로크웰 경도가 60 이상인 보강재(3)를 형성하여, 이 보강재(3)를 다이싱하기 전의 실리콘 웨이퍼(4)의 회로가 형성되어 있지 않은 면(4b)에 부착한다.
기재, 접착제, 로크웰 경도, 보강재, 다이싱, 실리콘 웨이퍼, IC 칩

Description

실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ＩＣ 칩의 제조 방법{REINFORCEMENT MATERIAL FOR SILICON WAFER AND PROCESS FOR PRODUCING ＩＣ CHIP USING SAID MATERIAL}
본 발명은, 실리콘 웨이퍼용의 보강재 및 상기 보강재를 사용한 IC 칩의 제조 방법에 관한 것이다. 특히 본 발명은, 다이싱 시의 실리콘 웨이퍼의 파손 방지 및 다이싱 후의 IC 칩의 파손 방지를 목적으로 하여 실리콘 웨이퍼에 설치되는 보강재 및 상기 보강재를 사용한 IC 칩의 제조 방법에 관한 것이다.
최근, IC 칩의 패키지의 박형화에 수반하여 IC 칩 자체의 두께를 얇게 하는 시험이 이루어지고 있다. 특히, 박형화가 필요한 IC 카드 용도의 IC 칩은 패키지화되지 않고, IC 칩 그 자체를 기판 회로에 접합하는 수법을 얻기 위해 IC 칩을 최대한으로 얇게 할 필요가 있다.
IC 칩의 박육화는, 통상 실리콘 웨이퍼를 백 그라인드함으로써 행해지고 있다. IC 칩은, IC 카드에 탑재하는 것을 고려하면 보다 얇은 것이 바람직하지만, 실용적으로는 150 내지 200 ㎛ 정도의 두께가 요구되고 있다.
일반적으로, IC 칩의 두께가 200 ㎛ 이하, 특히 150 ㎛ 이하가 되면 칩 균열이 발생하기 쉬워진다. 칩 균열은, 특히 실리콘 웨이퍼를 다이싱하여 IC 칩으로 한 때 IC 칩을 픽업할 때, 와이어 본딩시 혹은 표면 하향 공법에 의한 기판 회로로의 실장시에 발생하기 쉬워진다. 그래서, IC 칩의 박형화에 수반하여 다이싱시의 실리콘 웨이퍼의 파손 및 칩 균열을 방지하는 것이 요구되고 있다.
일본국 특허 공개2000-148960호 공보에서는, 복수의 IC 칩에 복수의 보강용 메탈을 1도로 접속하여 IC 카드를 형성하는 반도체 장치의 기술을 개시하고 있다. 이 기술에서는, 회로가 형성된 실리콘 웨이퍼를 다이싱하여 IC 칩을 형성한 후에 보강용 메탈을 접속시킨다. 따라서, 이와 같은 기술에 있어서도 다이싱시의 실리콘 웨이퍼의 파손 방지가 요구되고 있다.
본 발명의 과제는, 다이싱시의 실리콘 웨이퍼의 파손을 방지하고 또한 다이싱에 의해 얻게 된 IC 칩의 파손을 방지하여 IC 칩의 취급을 용이하게 하는 실리콘 웨이퍼용의 보강재를 제공하는 것이다.
상술한 과제를 해결하기 위해, 본 발명에 의거한 실리콘 웨이퍼용의 보강재는 회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에, 상기 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 부착되고, 상기 보강재는 기판과 접착제로 구성되고 또한 로크웰 경도가 60 이상인 것을 특징으로 한다.
상기 접착제는, 상기 기판의 한 쪽면에 설치되거나 또는 상기 기재에 함침되는 것이 바람직하다. 상기 기재는 로크웰 경도가 60 이상인 것이 바람직하다. 또한 상기 접착제가 경화성 접착제이며, 상기 경화성 접착제를 경화시킨 후의 상기 보강재의 로크웰 경도가 60 이상인 것이 바람직하다.
본 발명에 의거한 IC 칩의 제조 방법은, 회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에, 상기 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 보강재를 설치하는 공정과, 상기 실리콘 웨이퍼와 상기 실리콘 웨이퍼에 설치된 보강재를 동시에 다이싱하는 공정을 갖고, 상기 보강재가 기판과 접착제로 구성되고, 또한 로크웰 경도가 60 이상인 것을 특징으로 한다. 상기 IC 칩의 제조 방법은, 상기 실리콘 웨이퍼를 다이싱하기 전에 상기 보강재를 구성하는 상기 접착제를 경화시키는 공정을 갖는 것이 바람직하다.
도1a 내지 도1c는, 본 발명에 의거한 IC 칩의 제1 제조 방법에 있어서의 각 공정을 차례로 도시한 모식적 단면도이다.
도2a 내지 도2d는, 본 발명에 의거한 IC 칩의 제2 제조 방법에 있어서의 각 공정을 차례로 도시한 모식적 단면도이다.
이하, 본 발명에 의거한 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 IC 칩의 제조 방법을 설명한다.
처음에, 본 발명에 의거한 실리콘 웨이퍼용의 보강재에 대해 설명한다. 본 발명에 의거한 실리콘 웨이퍼용의 보강재는 기재와 상기 기재를 실리콘 웨이퍼에 고정하기 위한 접착제로 구성된다. 이 보강재를 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면(이하, 실리콘 웨이퍼의 바닥면이라 함)에 부착하여, 실리콘 웨이퍼와 보강재를 함께 다이싱함으로써, 다이싱시의 실리콘 웨이퍼의 파손 방지를 실현하는 것이 가능하다.
본 발명에 의거한 보강재를 사용하여 충분한 보강 효과를 얻기 위해서는, 보강재의 로크웰 경도가 60 이상이어야만 한다. 여기서, 본 명세서 중의「로크웰 경도(이하, HRM이라 함)」라 하는 용어는 보강재의 경도를 평가하는 단위로서 사용되며, 후술하는 방법에 따라서 측정된다.
본 발명에 의거한 보강재를 구성하는 기재로서는, 예를 들어 스테인레스 또는 구리 등의 금속박, 섬유 강화 플라스틱, 액정 폴리머, 폴리이미드 또는 폴리에스테르설폰 등의 엔지니어링 플라스틱, 폴리프로필렌 또는 폴리에틸렌 등의 플라스틱으로 이루어지는 시트형의 기재(이하, 기재 시트라고도 함)를 들 수 있다. 또한, 광 섬유, 금속 섬유, 플라스틱 섬유 등의 섬유를 기재로서 사용해도 좋다.
한편, 본 발명에 의거한 보강재에 사용되는 접착제로서는, 예를 들어 폴리이미드, 폴리에스테르, 폴리아크릴산 에스테르, 폴리디메틸실록산 등의 열가소성 수지로 이루어지는 접착제, 또는 에폭시 수지, 페놀 수지, 요소 수지, 멜라민 수지 등의 열경화성 수지로 이루어지는 접착제(이하, 열경화성 접착제라 함)를 들 수 있다. 또한, 이들 열경화성 접착제에 첨가하는 경화제로서는, 예를 들어 디시안디아미드, 폴리아미드, 무수프탈산 등을 들 수 있다. 이들 경화제는, 열경화성 수지 100 중량부에 대해 1 내지 200 중량부의 비율로 첨가하는 것이 바람직하다. 열경화성 잡착제의 경화는 특별히 한정되는 것은 아니지만, 일반적으로 50 ℃ 내지 300 ℃, 보다 바람직하게는 100 ℃ 내지 250 ℃의 온도 범위에서, 10초 내지 6시간에 걸쳐 가열 처리를 행함으로써 달성된다.
또한, (메탈)아크릴산 에스테르, 에폭시 수지 등을 주폴리머라 하는 광경화성 접착제를 사용해도 좋다. 이들 광경화성 접착제에 첨가되는 광중합 개시제로서는, 벤조인, 아세트 페논, 벤조 페논 등이 있으며, 주폴리머 100 중량부에 대해 0.001 내지 10 중량부의 비율로 첨가하는 것이 바람직하다. 광경화성 접착제의 경화는 광선 조사에 의해 달성된다. 광선 조사를 위해 사용하는 광원으로서는, 예를 들어 백열등, 카아본아크등, 형광등, 수은등, 크세논 램프, 퓨젼 H램프 등을 들 수 있다. 광조사 조건은, 특별히 한정되는 것은 아니지만 통상 조사 강도가 30 w/㎝ 내지 200 w/㎝, 조사 거리가 1 ㎝ 내지 50 ㎝, 조사 시간이 0.1초 내지 600초이다.
상술한 기재와 접착제를 적절하게 조합함으로써, 보강재의 HRM을 60 이상으로 하는 것이 가능하다. 그 구체예를 이하에 제1 실시 형태로부터 제3 실시 형태로서 설명한다.
우선, 제1 실시 형태는 HRM이 60 이상인 기재 시트와, 상기 기재 시트의 한 쪽면에 설치되는 접착제로 구성되는 보강재이다. 기재 시트의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어 1 내지 100 ㎛, 보다 바람직하게는 5 내지 70 ㎛이다. 또 기재 시트의 한 쪽면에 설치되는 접착제의 두께는 특별히 한정되는 것은 아니지만, 예를 들어 1 내지 50 ㎛, 보다 바람직하게는 5 내지 35 ㎛이다.
상기 기재 시트 상에 접착제를 설치하는 방법은, 특별히 한정되는 것은 아니며, 이미 알려진 방법으로 실시하는 것이 가능하다. 예를 들어, 기재 시트에 접착제를 그 상태로 본딩하거나, 나이프코터나 T다이 압출기 등을 이용하여 균일하게 도포한다. 또, 접착제가 용제계인 경우는 접착제를 도포한 후에 용제를 제거하기 위해 30 ℃ 내지 150 ℃의 범위의 온도에서, 30초 내지 2시간에 걸쳐 가열 처리를 행한다.
또한, 간접적인 방법으로서 박리성을 갖는 공정 재료에 상술한 방법에 의해 접착제를 도포하여 접착제를 시트형으로 한 후, 이렇게 얻게 된 접착제의 시트와 기재 시트를 부착하는 방법을 이용해도 좋다. 부착 방법으로서는, 예를 들어 -40 ℃ 내지 150 ℃의 온도 범위에 있어서 압박기나 롤압박기를 이용하여 10 ㎩ 내지 100 ㎫의 범위로 가압 부착한다.
다음에, 제2 실시 형태는 기재 시트와 상기 기재 시트의 한 쪽면에 설치되는 경화성 접착제로 구성되고, 경화성 접착제를 경화시킨 후의 보강재의 HRM이 60 이상이 되는 보강재이다. 기재 시트의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어 1 내지 100 ㎛, 보다 바람직하게는 5 내지 70㎛이다. 또한 기재 시트의 한 쪽면에 설치되는 접착층의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어 1 내지 200 ㎛, 보다 바람직하게는 5 내지 100 ㎛이다.
경화성 접착제를 경화시킨 후의 보강재의 HRM을 60 이상으로 할 수 있으면, 반드시 HRM이 60 이상인 기재 시트를 사용하지 않아도 된다. 예를 들어, 폴리에틸렌(HRM 40) 등의 HRM이 60 미만이 되는 기재 시트를 사용할 수도 있다. 상기 경화성 접착제로서, 상술한 경화성 접착제 또는 광경화성 접착제 중 어느 하나를 사용해도 좋지만, 경화 후의 인장 강도, 굽힘 강도, 충격 강도가 우수한 열경화성 에폭시 접착제를 사용하는 것이 바람직하다. 상기 제2 실시 형태에 있어서의 보강재의 제조는 상기 제1 실시 형태와 마찬가지로 행할 수 있다.
또한, 제3 실시 형태는, 보강재는 섬유로 이루어지는 기재에 경화성 접착제를 함침시킨 것으로 구성되고, 경화성 접착제를 경화시킨 후의 HRM이 60 이상이 되는 보강재이다. 이 경우, 보강재는 시트형으로 성형한 섬유에 경화성 접착제를 함침시킨 것일지라도, 또는 가늘게 잘린 섬유와 경화성 수지를 혼합하여 시트형으로 성형한 것이라도 좋다. 보강재의 두께는, 특별히 한정되는 것은 아니지만 20 ㎛ 내지 150 ㎛, 보다 바람직하게는 50 내지 100 ㎛이다.
섬유의 사용 중량에 대한 경화성 접착제의 사용량은, 특별히 제한되는 것은 아니지만 섬유 100 중량부에 대해, 경화성 접착제가 10 내지 500 중량부, 바람직하게는 20 내지 200 중량부이다. 섬유 100 중량부에 대해 사용하는 경화성 접착제가 10 중량부를 하회하면 요구되는 로크웰 강도를 얻을 수 없고, 500 중량부를 넘으면 보강 기재가 깨지기 쉬워진다. 또, 경화성 접착제로서는 상술한 열경화성 접착제 또는 광경화성 접착제 중 어느 하나를 사용해도 좋지만, 경화 후의 인장 강도, 굽힘 강도, 충격 강도가 우수한 열경화성 에폭시 접착제를 사용하는 것이 바람직하다.
상기 제3 실시 형태에 있어서의 기재와 접착제와의 조합에 있어서, 보강재의 제조는 박리성을 갖는 공정 재료에 섬유와 경화성 접착제를 혼합한 것을 나이프코터나 T다이 압출기를 사용하여 균일하게 도포하는 방법, 또는 이미 시트형으로 성형한 섬유에 롤코터나 나이프코트를 사용하여 경화성 접착제를 함침시키는 방법에 의해 실시된다.
다음에, 본 발명에 의거한 IC 칩의 제조 방법에 대해 도면을 참조하면서 이 하에 설명한다.
도1a 내지 도1c는, 본 발명에 의거한 IC 칩의 제1 제조 방법을 각 공정마다 차례로 도시한 모식적 단면도이다. 즉, 제1 제조 방법은 기재 시트(1)와 접착제(2)로 구성되는 보강재(3) 및 회로면(4a)에 회로가 형성된 실리콘 웨이퍼(4)를 준비하는 제1 공정(도1a)과, 실리콘 웨이퍼(4)의 바닥면(4b)에 보강재(3)의 접착제(2)면을 부착하는 제2 공정(도1b)과, 보강재(3)와 실리콘 웨이퍼(4)를 동시에 다이싱함으로써 IC 칩으로 분할하는 제3 공정(도1c)을 갖는다. 따라서, 이와 같은 제조 방법에 의해 얻게 되는 IC 칩의 제조에 있어서 충분한 보강 효과를 얻기 위해서는 HRM이 60 이상인 보강재를 사용하는 것이 필요하다.
도2a 내지 도2d는, 본 발명에 의거한 IC 칩의 제2 제조 공정을 각 공정마다 차례로 도시한 모식적 단면도이다. 즉, 제2 제조 방법은 섬유와 경화성 수지로 구성되는 보강재(6) 및 회로면(4a)에 회로가 형성된 실리콘 웨이퍼(4)를 준비하는 제1 공정(도2a)과, 보강재(6)를 실리콘 웨이퍼(4)의 바닥면(4b)에 부착하는 제2 공정(도2b)과, 경화성 접착제를 경화시키는 제3 공정(도2c)과, 또한 보강재(6)와 실리콘 웨이퍼(4)를 함께 다이싱함으로써 IC 칩으로 분할하는 제4 공정(도2d)을 갖는다. 따라서, 이와 같은 제조 방법에 의해 얻게 되는 IC 칩(7)은 각각 보강재(6)를 구비하는 것을 특징으로 한다. 또, IC 칩의 제조에 있어서 충분한 보강 효과를 얻기 위해서는, 경화성 접착제를 경화시킨 후의 로크웰 경도가 60 이상인 보강재를 사용하는 것이 필요하다.
보강재(6)는 시트형으로 성형된 섬유에 경화성 접착제를 함침시키든지, 또는 섬유와 경화성 접착제를 혼합하여 시트형으로 압출하여 성형하든지, 어느 한 방법에 의해 제작된다. 또한, 경화성 접착제의 경화는 열경화성 접착제를 사용한 경우는 가열을 행하고, 광경화성 접착제를 사용한 경우는 광선 조사를 행함으로써 각각 달성된다. 도2c에 있어서의 화살표는, 경화성 접착제가 함침되어 이루어지는 보강재로의 가열 또는 광선 조사를 모식적으로 도시한 것이다.
또, 기재 시트와 상기 기재 시트의 한 쪽면에 설치되는 접착제로 구성되는 보강재로서, 접착제가 경화성 접착제인 경우에 대해서도, 상기 제2 제조 방법과 마찬가지로 접착제를 경화시키는 공정을 설치함으로써, IC 칩을 제조하는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에 의거한 IC 칩의 제조 방법에 따르면 실리콘 웨이퍼와 상기 실리콘 웨이퍼의 바닥면에 부착한 보강재를 함께 다이싱하므로, 다이싱시의 실리콘 웨이퍼의 파손을 방지하는 것이 가능할 뿐만 아니라, 종래에 비해 손쉬운 방법으로 보강재를 구비한 IC 칩을 얻을 수 있다. 또, 이렇게 얻게 된 IC 칩은 각각 동일 치수의 보강재를 구비하고 있다. 그로 인해, 다이싱 공정 이후의 공정에 있어서도 종래의 IC 칩과 마찬가지로 취급하는 것이 가능하고, 게다가 IC 칩의 파손을 효과적으로 방지하는 것이 가능하다.
이하, 본 발명의 보강재 및 IC 칩의 제조 방법을 실시예에 의해 상세하게 설명하지만, 본 발명은 그들의 실시예에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에 있어서 다양하게 변경 가능한 것은 물론이다. 또, 각 실시예는 도면 중의 참조 부호를 적절하게 대응시켜 기재했다. 따라서, 도1a 내지 도1c 또는 도2a 내지 도2d를 참조함으로써 본 발명을 용이하게 이해할 수 있을 것이다.
이하의 각 실시예에 있어서의 보강재의 로크웰 경도 시험 및 보강재를 구비한 IC 칩의 균열 시험은 이하와 같이 하여 실시했다.
〈로크웰 경도(HRM) 시험〉
로크웰 경도 시험은 JIS K7202「플라스틱의 로크웰 경도 시험법」중의 스케일 M을 기준으로 측정했다. 그 때, 기재 시트와 상기 기재 시트의 한 쪽면에 설치되는 접착제로 구성되는 보강재에 대해서는 기재 시트면측으로부터 하중한다. 또한, 섬유로 이루어지는 기재와 경화성 접착제로 구성되는 보강재(이 경우, 보강재는 단층 구조임)에 대해서는 임의의 일면측으로부터 하중했다. 또한, 경화성 접착제를 사용한 경우, 이러한 접착제를 경화시킨 후에 측정했다. 상술한 측정 방법에 의한 로크웰 경도의 측정치는 수치가 높을수록 가볍고, 상한을 200으로 하는 수치로 표시된다. 로크웰 경도의 측정치가 200을 초과하는 경우는 200 이상이라 기재된다.
〈칩 균열 시험〉
칩 균열 시험은 두께 2 ㎜의 니트릴 고무 시트 상에, 세로 5 ㎜, 가로 5㎜의 크기로 실리콘 웨이퍼를 다이싱한 시험 부재를 얹고, 그 위로부터 직경 1.0 ㎜의 동구(銅球)를 얹어 3N의 하중을 걸었을 때에 칩의 파손 유무를 판단했다.
(제1 실시예)
제1 실시예는 기재 시트(1)와 상기 기재 시트의 한 쪽면에 설치되는 접착제(2)로 구성되는 보강재(3)를 제조한 후, 다이싱 전의 실리콘 웨이퍼(4)에 부 착하여 IC 칩(5)을 제조하는 방법을 예시한 것이다.
기재 시트(1)가 되는 두께 30 ㎛의 스테인레스박의 한 쪽면에, 두께 20 ㎛의 열가소성 폴리이미드 수지로 이루어지는 시트형의 접착제(2)를 부착하여 보강재(3)를 제조하고, 직경 5 인치의 원으로 탈형했다. 또한 별도로, 50 ㎛의 두께를 갖는 직경 5 인치의 실리콘 웨이퍼(4)를 준비했다.
다음에, 실리콘 웨이퍼(4)의 바닥면(4b)에 탈형한 보강재(3)의 접착제(2)면을 부착했다. 계속해서, 5 kPa로 가압하면서 230 ℃로 30분간에 걸쳐 가열함으로써, 실리콘 웨이퍼(4)와 보강재(3)를 완전히 접착했다.
다음에, 보강재(3)가 설치된 실리콘 웨이퍼(4)를 도꾜세이미쯔 가부시끼가이샤가 만든 웨이퍼 다이싱 머신 A-WD 4000B를 사용하여 다이싱해, 세로 5 ㎜, 가로 5㎜의 정방칩으로 이루어지는 IC 칩(5)을 얻었다. 이렇게 얻게 된 IC 칩을 반사형 현미경으로 관찰한 결과, 5 ㎛ 이상의 균열은 발생하지 않았다.
다음에, 보강재의 로크웰 경도 시험 및 이렇게 얻게 된 IC 칩(5)의 칩 균열 시험을 행했다. 그 결과를 표1에 나타낸다.
(제2 실시예)
제2 실시예는 기재 시트(1)가 되는 두께 50 ㎛의 폴리 이미드 필름의 한 쪽면에 접착제(2)로서 건조 후의 두께가 20 ㎛가 되도록 폴리디메틸실록산계 감압성 접착제를 도포함으로써 보강재(3)를 제조한 것을 제외하고, 제1 실시예와 마찬가지로 하여 실시했다. 단, 보강재(3)와 실리콘 웨이퍼(4)와의 접착은 압착 롤러를 사용하여, 5 kPa로 압착한 후, 80 ℃로 3분간에 걸쳐 가열함으로써 실시했다.
다음에, 보강재(3)가 설치된 실리콘 웨이퍼(4)로부터 제1 실시예와 마찬가지로 하여 IC 칩(5)을 얻어 관찰한 결과, IC 칩에 5 ㎛ 이상의 균열은 발생하지 않았다.
다음에, 보강재(3)의 로크웰 경도 시험 및 이렇게 얻게 된 IC 칩(5)의 칩 균열 시험을 행하였다. 그 결과를 표1에 나타낸다.
(제3 실시예)
제3 실시예는 기재 시트가 되는 두께 20 ㎛의 폴리에틸렌필름의 한 쪽면에 두께 82 ㎛의 열경화성 에폭시 수지로 이루어지는 시트형의 접착제(2)를 부착하여 보강재(3)를 제조한 것을 제외하고, 제1 실시예와 마찬가지로 하여 실시했다. 여기서 잡착제(2)가 되는 열경화성 에폭시 수지 시트는 비스페놀 A형 에폭시 수지(10) 중량부에 대해, 경화제로서 디시안디아미드(10) 중량부를 더한 후, 혼합하여 압출 성형함으로써 제조된다. 보강재(3)와 실리콘 웨이퍼(4)와의 접착은 120 ℃로 60분간에 걸쳐 가열함으로써 행하였다. 이 때, 가열에 의해 접착제(2)의 경화가 발생했다.
다음에, 보강재(3)가 설치된 실리콘 웨이퍼(4)로부터 제1 실시예와 마찬가지로 하여 IC 칩(5)을 얻어 관찰한 결과, IC 칩에 5 ㎛ 이상의 균열은 발생하지 않았다.
다음에, 보강재(3)의 로크웰 경도 시험 및 이렇게 얻게 된 IC 칩(5)의 칩 균열 시험을 행하였다. 그 결과를 표1에 나타낸다. 또, 로크웰 경도 시험은 접착제를 120 ℃로 60분간에 걸쳐 열경화시킨 후의 보강재에 대해 측정했다.
(제4 실시예)
제4 실시예는 섬유와 열경화성 접착제를 혼합하여 시트형으로 성형한 보강재(6)를 구비한 IC 칩(7)의 제조 방법을 예시한 것이다.
기판이 되는 섬유 직경 10 ㎛, 길이 20 ㎜의 유리 섬유 100 중량부에 비스 페놀 A형 에폭시 수지 100 중량부에 대해 경화제로서 폴리 아미드 60 중량부를 더한 것을 열경화성 접착제로서 혼합하여 압출 성형함으로써, 보강재(6)가 되는 두께 100 ㎛의 열경화성 에폭시 수지 함침 유리 섬유 시트를 제조했다. 계속해서, 이렇게 얻게 된 보강재(6)를 직경 5 인치인 원으로 탈형했다. 또한, 50 ㎛의 두께를 갖는 직경 5 인치의 실리콘 웨이퍼(4)를 준비했다.
계속해서, 실리콘 웨이퍼(4)의 바닥면(4b)에 탈형한 보강재(6)를 부착했다. 계속해서, 200 ℃로 30분간에 걸쳐 가열을 행하는 실리콘 웨이퍼(4)와 보강재(6)를 접착시키는 동시에, 이 가열에 의해 열경화성 접착제를 경화시켰다.
계속해서, 보강재(6)가 설치된 실리콘 웨이퍼(4)로부터 제1 실시예와 마찬가지로 하여 IC 칩을 얻어 관찰한 결과, IC 칩에 5 ㎛ 이상의 균열은 발생하지 않았다.
다음에, 보강재(6)의 로크웰 경도 시험 및 이렇게 얻게 된 IC 칩(7)의 칩 균열 시험을 행하였다. 각각의 시험 결과를 표1에 나타낸다. 또한, 로크웰 경도 시험은 접착제가 경화한 후의 보강재에 대해 측정했다.
(제1 비교예)
기재 시트(1)로서 두께 80 ㎛의 폴리에틸렌 필름을 사용하여, 상기 폴리에틸 렌 필름의 한 쪽면에, 접착제(2)로서 건조 후의 두께가 20 ㎛가 되도록 아크릴산 에스테르계 감압성 접착제를 도포함으로써 보강재(3)를 제조하는 것을 제외하고, 제1 실시예와 마찬가지로 하여 실시했다. 단, 보강재(3)와 실리콘 웨이퍼(4)와의 접착은 압착 롤러를 사용하여 5 kPa로 압착한 후, 80 ℃로 3분간에 걸쳐 가열함으로써 실시했다.
이어서, 보강재(3)가 설치된 실리콘 웨이퍼(4)로부터 제1 실시예와 마찬가지로 하여 IC 칩(5)을 얻어 관찰한 결과, IC 칩 100개 중, 5개의 IC 칩의 단부에 5 ㎛ 이상의 균열이 발생하고 있었다.
계속해서, 보강재(3)의 로크웰 경도 시험 및 이렇게 얻게 된 IC 칩(5)의 칩 균열 시험을 행하였다. 그 결과를 표1에 나타낸다.
(제2 비교예)
50 ㎛의 두께를 갖는 직경 5 인치의 실리콘 웨이퍼(4)를 준비하여, 세로 5 ㎜, 가로 5㎜의 정사각 칩이 되도록 도꾜세이미쯔 가부시끼가이샤가 만든 웨이퍼 다이싱 머신 A-WD 4000B를 사용하여 다이싱해 IC 칩(5)을 얻었다. 이렇게 얻게 된 IC 칩을 반사형 현미경으로 관찰한 결과, 100개 중, 32개의 IC 칩 단부에 5 ㎛ 이상의 균열이 발생했다. 이렇게 얻게 된 IC 칩의 칩 균열 시험을 행하였다. 그 결과를 표1에 나타낸다.
보강재의 HRM 칩 균열 시험 결과*
제1 실시예 200 이상 0
제2 실시예 92 0
제3 실시예 75 0
제4 실시예 95 0
제1 비교예 40 65
제2 비교예 - 99
* 각 수치는 칩 100매에 대해 파손된 칩수를 나타낸 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 실리콘 웨이퍼의 다이싱에 앞서 실리콘 웨이퍼의 바닥면에 보강재를 설치함으로써, 다이싱시의 실리콘 웨이퍼의 파손을 방지하고, 또한 칩 균열의 발생을 대폭으로 감소할 수 있어 생산성을 향상시키는 것이 가능해지는 보강재를 제공하는 것이 가능해진다. 또한, 다이싱 후의 픽업시, 기판 회로로의 실장시 또는 와이어 본딩시에 있어서도 쉽게 균열되는 일이 없는 IC 칩 및 그 제조 방법을 제공하는 것이 가능해진다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에, 상기 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 설치되는 실리콘 웨이퍼용의 보강재이며,
    상기 보강재는 기재와 열가소성 또는 경화성 접착제로 구성되고,
    상기 보강재의 두께는 1 내지 100 ㎛이며,
    상기 기재의 로크웰 경도가 60 이상인 것을 특징으로 하는 보강재.
  5. 회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에, 상기 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 설치되는 실리콘 웨이퍼용의 보강재이며,
    상기 보강재는 기재와 경화성 접착제로 구성되고,
    상기 보강재의 두께는 1 내지 100 ㎛이며,
    상기 경화성 접착제를 경화시킨 후의 상기 보강재의 로크웰 경도가 60 이상인 것을 특징으로 하는 보강재.
  6. 보강재를 가진 IC 칩의 제조 방법이며,
    회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에 상기 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 보강재를 설치하는 단계와,
    상기 보강재를 가진 최종 IC 칩 제품을 얻기 위해, 상기 실리콘 웨이퍼와 상기 실리콘 웨이퍼에 설치된 상기 보강재를 모두 다이싱하는 단계를 갖고,
    상기 보강재는 기재와 접착제로 구성되고,
    상기 기재의 로크웰 경도가 60 이상이고,
    상기 보강재의 두께는 1 내지 100 ㎛인 것을 특징으로 하는, 보강재를 가진 IC 칩의 제조 방법.
  7. 보강재를 가진 IC 칩의 제조 방법이며,
    실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 상기 보강재를 부착하는 단계와,
    회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에 상기 경화성 접착제를 경화시키는 단계와,
    상기 보강재를 가진 최종 IC 칩 제품을 얻기 위해, 상기 실리콘 웨이퍼와 상기 실리콘 웨이퍼에 설치된 상기 보강재를 모두 다이싱하는 단계를 갖고,
    상기 보강재는 기재와 경화성 접착제로 구성되고,
    상기 경화성 접착제를 경화시킨 후의 상기 보강재의 로크웰 경도가 60 이상이고, 상기 보강재의 두께는 1 내지 100 ㎛인 것을 특징으로 하는, 보강재를 가진 IC 칩의 제조 방법.
  8. 제6항에 있어서, 상기 접착제는 열가소성 또는 경화성 접착제인 것을 특징으로 하는, 보강재를 가진 IC 칩의 제조 방법.
  9. 보강재를 가진 IC 칩의 제조 방법이며,
    실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 상기 보강재를 부착하는 단계와,
    회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에 상기 경화성 접착제를 경화시키는 단계와,
    상기 보강재를 가진 최종 IC 칩 제품을 얻기 위해, 상기 실리콘 웨이퍼와 상기 실리콘 웨이퍼에 설치된 상기 보강재를 모두 다이싱하는 단계를 갖고,
    상기 보강재는 기재와 경화성 접착제로 구성되고,
    상기 기재는 상기 경화성 접착제가 함침된 섬유이고,
    상기 경화성 접착제를 경화시킨 후의 상기 보강재의 로크웰 경도가 60 이상이고, 상기 보강재의 두께는 20 내지 150 ㎛인 것을 특징으로 하는, 보강재를 가진 IC 칩의 제조 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 따른 IC 칩의 제조 방법에 의해 얻을 수 있는 IC 칩의 사용 방법이며, 상기 보강재는 상기 IC 칩과 일체로 사용되는 것을 특징으로 하는 IC 칩의 사용 방법.
  11. 제6항 내지 제9항 중 어느 한 항에 따른 IC 칩의 제조 방법에 의해 얻을 수 있는 IC 칩.
  12. 제4항 또는 제5항에 있어서, 상기 접착제는 상기 기재에 함침되는 것을 특징으로 하는 보강재.
  13. 회로가 형성된 실리콘 웨이퍼를 다이싱하기 전에, 상기 실리콘 웨이퍼의 회로가 형성되어 있지 않은 면에 설치되는 실리콘 웨이퍼용의 보강재이며,
    상기 보강재는 기재와 경화성 접착제로 구성되고,
    상기 기재는 경화성 접착제가 함침된 섬유로 구성되고,
    상기 보강재의 두께는 20 내지 150 ㎛이며,
    상기 경화성 접착제를 경화시킨 후의 상기 보강재의 로크웰 경도가 60 이상인 것을 특징으로 하는 보강재.
  14. 제4항, 제5항 또는 제13항 중 어느 한 항에 있어서, 상기 접착제는 상기 기재의 한쪽 면에 설치되는 것을 특징으로 하는 보강재.
KR1020017016620A 2000-04-26 2001-04-25 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법 KR100814536B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00126609 2000-04-26
JP2000126609 2000-04-26
JPJP-P-2001-00124757 2001-04-23
JP2001124757A JP2002033296A (ja) 2000-04-26 2001-04-23 シリコンウエハ用の補強材および該補強材を用いたｉｃチップの製造方法

Publications (2)

Publication Number Publication Date
KR20020032441A KR20020032441A (ko) 2002-05-03
KR100814536B1 true KR100814536B1 (ko) 2008-03-17

Family

ID=26590897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016620A KR100814536B1 (ko) 2000-04-26 2001-04-25 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법

Country Status (7)

Country Link
US (1) US6765289B2 (ko)
EP (1) EP1193744A4 (ko)
JP (1) JP2002033296A (ko)
KR (1) KR100814536B1 (ko)
CN (1) CN1161823C (ko)
TW (1) TW490720B (ko)
WO (1) WO2001082352A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503847B2 (en) * 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
EP1866974B1 (en) * 2005-04-06 2018-01-10 HyET Energy Systems B.V. Process for manufacturing pieces of a foil having an inorganic coating of e. g. tco
KR100722547B1 (ko) * 2006-06-02 2007-06-27 한경대학교 산학협력단 표면개질된 에프알피 보강재와 이 에프알피 보강재를이용한 피씨암거의 내부 보강
JPWO2010143614A1 (ja) * 2009-06-10 2012-11-22 旭硝子株式会社 太陽電池モジュールの製造方法
US9594999B2 (en) 2012-04-03 2017-03-14 X-Card Holdings, Llc Information carrying card comprising crosslinked polymer composition, and method of making the same
US9122968B2 (en) 2012-04-03 2015-09-01 X-Card Holdings, Llc Information carrying card comprising a cross-linked polymer composition, and method of making the same
CN110163327B (zh) 2013-03-15 2023-03-10 X卡控股有限公司 用于制作信息携带卡的芯层的方法以及结果产品
EP3762871A4 (en) 2018-03-07 2021-11-10 X-Card Holdings, LLC METAL CARD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990028523A (ko) * 1995-08-31 1999-04-15 야마모토 히데키 반도체웨이퍼의 보호점착테이프의 박리방법 및 그 장치
JP2000017531A (ja) * 1998-06-23 2000-01-18 Toyobo Co Ltd 濃色性に優れたポリエステル混繊糸及びそれを用いた織編物
KR20000017531A (ko) * 1998-08-26 2000-03-25 쇼지 고메이 양면점착시트 및 그 사용 방법
JP2007000992A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Works Ltd 電動工具本体及び電動工具

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0183016B1 (en) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Material for a semiconductor device and process for its manufacture
JPH07105433B2 (ja) 1986-05-20 1995-11-13 三井東圧化学株式会社 ウエハ加工用フイルムの貼付け方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
CA2173123A1 (en) * 1993-09-30 1995-04-06 Paul M. Zavracky Three-dimensional processor using transferred thin film circuits
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JP3755617B2 (ja) * 1996-08-30 2006-03-15 日立化成工業株式会社 ダイシング用ウエハ保持フィルム
JPH10138671A (ja) * 1996-11-12 1998-05-26 Citizen Watch Co Ltd Ｉｃカード用モジュール
JPH10321563A (ja) * 1997-05-16 1998-12-04 Nitto Denko Corp 半導体ウエハ保持シート及び半導体チップ形成方法
JPH1167699A (ja) * 1997-08-13 1999-03-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2000077361A (ja) * 1998-08-27 2000-03-14 Sharp Corp 半導体ウエハのダイシング方法
JP3441382B2 (ja) * 1998-10-14 2003-09-02 日本電信電話株式会社 半導体装置の製造方法
JP2000148960A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 半導体装置
JP2000239622A (ja) * 1999-02-24 2000-09-05 Sekisui Chem Co Ltd Ｉｃチップ補強板固定用後硬化型粘接着テープ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990028523A (ko) * 1995-08-31 1999-04-15 야마모토 히데키 반도체웨이퍼의 보호점착테이프의 박리방법 및 그 장치
JP2000017531A (ja) * 1998-06-23 2000-01-18 Toyobo Co Ltd 濃色性に優れたポリエステル混繊糸及びそれを用いた織編物
KR20000017531A (ko) * 1998-08-26 2000-03-25 쇼지 고메이 양면점착시트 및 그 사용 방법
JP2007000992A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Works Ltd 電動工具本体及び電動工具

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국공개특허 1999-28523호
한국공개특허 2000-17531호

Also Published As

Publication number Publication date
EP1193744A1 (en) 2002-04-03
US20020031863A1 (en) 2002-03-14
US6765289B2 (en) 2004-07-20
JP2002033296A (ja) 2002-01-31
CN1366708A (zh) 2002-08-28
EP1193744A4 (en) 2007-08-29
TW490720B (en) 2002-06-11
WO2001082352A1 (fr) 2001-11-01
CN1161823C (zh) 2004-08-11
KR20020032441A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
KR101545805B1 (ko) 웨이퍼가공용 테이프 및 이를 사용한 반도체장치의 제조방법
KR101169182B1 (ko) 반도체 장치의 제조방법
KR100643450B1 (ko) 점착시트, 반도체 웨이퍼의 표면보호 방법 및 워크의가공방법
CN101392159B (zh) 粘合片、与切割胶带一体化的粘合片以及半导体的制造方法
US20050158009A1 (en) Structure and method for temporarily holding integrated circuit chips in accurate alignment
WO2010024121A1 (ja) ダイシング・ダイボンドフィルムの製造方法
KR20100065185A (ko) 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
KR100814536B1 (ko) 실리콘 웨이퍼용의 보강재 및 상기 보강재를 이용한 ｉｃ 칩의 제조 방법
KR20140033100A (ko) 접착 필름 및 다이싱 다이 본딩 필름 및 그것을 이용한 반도체 가공방법
JP6652563B2 (ja) 電子部品の製造方法及びパッケージの製造方法
KR20120032765A (ko) 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
JP2007081060A (ja) ウエハ加工用粘接着テープ
CN1837317B (zh) 半导体装置、粘合剂和双面粘合膜
KR102429210B1 (ko) 반도체 장치의 제조 방법 및 필름형 접착제
JP2006039231A (ja) 光電気配線混載基板の製造方法
KR100611619B1 (ko) 전기 회로의 밀봉 구조체 및 그 제조 방법
KR101427903B1 (ko) 다이싱·다이본드용 점착테이프
JP2005120206A (ja) 半導体用接着フィルム、ダイシングフィルムおよび半導体装置
JPH09129577A (ja) ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法並びにその半導体装置
JP5006015B2 (ja) 半導体ウェハ表面保護テープおよびそれを用いた半導体チップの製造方法
KR20240049589A (ko) 접속 필름의 제조 방법
JPWO2015046069A1 (ja) ダイシング−ダイボンディングテープ及び粘接着剤層付き半導体チップの製造方法
TWM598524U (zh) 複合多層基板
JP4959527B2 (ja) 半導体装置の製造方法
JP2000158465A (ja) 硬化樹脂シートの連続製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee