TWM598524U - 複合多層基板 - Google Patents

複合多層基板 Download PDF

Info

Publication number
TWM598524U
TWM598524U TW109204600U TW109204600U TWM598524U TW M598524 U TWM598524 U TW M598524U TW 109204600 U TW109204600 U TW 109204600U TW 109204600 U TW109204600 U TW 109204600U TW M598524 U TWM598524 U TW M598524U
Authority
TW
Taiwan
Prior art keywords
layer
metal
composite
composite material
substrate
Prior art date
Application number
TW109204600U
Other languages
English (en)
Inventor
詹仕戎
Original Assignee
福科膠研股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 福科膠研股份有限公司 filed Critical 福科膠研股份有限公司
Priority to TW109204600U priority Critical patent/TWM598524U/zh
Publication of TWM598524U publication Critical patent/TWM598524U/zh

Links

Images

Landscapes

  • Laminated Bodies (AREA)

Abstract

本創作提出一種適用於扇出型晶圓級封裝方法之複合多層基板,其用於在扇出型晶圓級封裝過程中承載多個晶粒。所提出的複合多層基板包含複合材料層、第一金屬保護層、黏著層、金屬重佈層以及離型層。複合材料層具有一第一表面與相對於該第一表面之一第二表面,其包含基材與分散嵌合於基材中之強化纖維。第一金屬保護層設置於複合材料層之第一表面上,黏著層設置於第一金屬保護層上,金屬重佈層設置於該黏著層上,離型層則是設置於金屬重佈層上。

Description

複合多層基板
本公開的實施例涉及一種複合多層基板,特別是一種適用於扇出型晶圓級封裝製程之複合多層基板。
傳統的積體電路晶片的製造方法是先在晶圓上形成多個晶粒,然後將晶圓進行切割而形成多個獨立的晶粒,各個獨立的晶粒再分別予以封裝而成。
隨著晶片尺寸愈來愈微型化,目前扇出型晶圓級封裝(FOWLP)已廣為半導體業者所採用,其技術大致可區分為兩大類:先晶片製程(chip-first)和後晶片製程(chip-last)二種,其中後晶片製程也有業者稱之為線路重佈層優先製程(RDL-first)。先晶片製程與後晶片製程的主要差異在於形成重佈層的時候晶片是否已經存在於基板上。先晶片製程是指形成重佈層前,晶片已經設置在基板上;後晶片製程是指形成重佈層之後,晶片始設置於基板上。
在扇出型晶圓級封裝製程中,依序共會使用到兩塊玻璃基板,用以在封裝製程中暫時性地承載各個晶粒。然而此兩塊玻璃基板的厚度相當薄,約僅有1.1 mm,其加工製造十分不易,導致其價格十分昂貴。實務上晶片封裝業者均會盡可能將此兩塊玻璃基板予以清潔後重覆使用。
此外,在先晶片式的扇出型晶圓級封裝製程中,包含了以高分子模塑料包覆晶粒的步驟,以及在晶粒的背面形成金屬重佈層的步驟。此兩步驟均會因為在玻璃基板的表面上大面積地形成與玻璃基板熱膨脹係數相異的材料,因而會沿著玻璃基板的表面對玻璃基板施加收縮應力,導致整體出現翹曲現象。
有鑑於此,本創作提出一種全新的複合多層基板,適用於扇出型晶圓級封裝製程且用於承載多個晶粒。複合多層基板包含複合材料層、第一金屬保護層、黏著層、金屬重佈層以及離型層。所提出的複合多層基板包含複合材料層、第一金屬保護層、黏著層以及離型層。複合材料層具有一第一表面與相對於該第一表面之一第二表面,其包含基材與分散嵌合於基材中之強化纖維。第一金屬保護層設置於複合材料層之第一表面上,黏著層設置於第一金屬保護層上,金屬重佈層設置於該黏著層上,離型層則是設置於金屬重佈層上。
在部分實施例中,上述複合多層基板的複合材料層的強化纖維包含碳纖維、玻璃纖維、克維拉纖維及其組合所構成的群組。
在部分實施例中,上述複合多層基板更包含一第二金屬保護層,設置於複合材料層之該第二表面上。
在部分實施例中,上述複合多層基板之第一金屬保護層與第二金屬保護層相互連接而完全包覆複合材料層。
在部分實施例中,上述複合多層基板之金屬重佈層係為銅層。
在部分實施例中,上述複合多層基板之金屬重佈層包含一銅層與一鈦層,其中鈦層設置於黏著層上,銅層設置於鈦層上,離型層設置於銅層上。
以下實施例中,「上」或「下」僅僅是用來說明其在圖式中所呈現的方位,並非限制其實際位向。
扇出型 晶圓級封裝方法
請參照圖1A至圖1H以及圖2,分別為本創作之複合多層基板所適用之扇出型晶圓級封裝方法的示意圖(一)至(八)以及複合多層基板之第一實施例示意圖。本創作之複合多層基板所適用的扇出型晶圓級封裝方法大體包含以下各步驟,茲逐一說明如下。
首先如圖1A所示,提供一複合多層基板10,此複合多層基板10由下而上依序包含有複合材料層11A、第一金屬保護層111、黏著層12A、金屬重佈層14以及離型層18。其中複合材料層11A具有第一表面11A1與第二表面11A2,第一金屬保護層111設置於複合材料層11A的第一表面11A1上,黏著層12A設置於第一金屬保護層111上,金屬重佈層14設置於黏著層12A上,離型層18則設置於金屬重佈層14上。複合材料層11A主要係由基材和強化纖維所構成,其中基材係為環氧樹脂,強化纖維係選自碳纖維、玻璃纖維或克維拉纖維,其中又以可耐高溫之碳纖維為較佳。
接著如圖1B所示,將離型層18去除以裸露出金屬重佈層14。
接著如圖1C所示,透過取放裝置(Pick-and-place machine)從原始裝置晶圓上提取晶粒19,再將所提取的晶粒19有序地放置於金屬重佈層14上。
接著如圖1D所示,以高分子模塑料16將各個晶粒19予以包覆,並使之硬化(curing)。
接著如圖1E所示,提供一玻璃基板90,其主要包含一玻璃材料層11B與一黏著層12B。本步驟係將玻璃基板90之玻璃材料層11B藉由黏著層12B貼合於高分子模塑料16的上方。
接著如圖1F所示,以雷射或紫外線照射複合多層基板10之黏著層12A,使黏著層12A與晶粒19及高分子模塑料16介面之間的黏性降低,然後移除複合材料層11A、第一金屬保護層111與黏著層12A,使金屬重佈層14裸露。
接著如圖1G所示,透過凸塊製程(bumping process)於金屬重佈層14上的I/O接點形成凸塊,使晶粒19的I/O接點能透過金屬重佈層14上的I/O接點與外部電路或外部電子元件電性連接。
接著如圖1H所示,藉由以雷射或紫外線照射黏著層12B,使黏著層12B與高分子模塑料16介面之間的黏性降低,然後移除玻璃基板90之玻璃材料層11B與黏著層12B。後續只要再進行晶粒切割、晶粒測試、封裝及標號,便可得到產品晶片。
上述複合多層基板10之黏著層12A之材料係選自橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、聚醯胺樹脂、苯氧基樹脂、丙烯酸樹脂、聚對苯二甲酸伸乙酯及聚對苯二甲酸丁二酯之飽和聚酯樹脂,或碳氟化合物樹脂,其可以與高分子模塑料16之間形成200 gf/25mm至1500 gf/25mm範圍中的黏著力。在部分實施例中,黏著層12A與高分子模塑料16之間是形成500 gf/25mm至1000 gf/25mm範圍中的黏著力。
需特別說明的是,為方便說明扇出型晶圓級封裝方法的各個步驟,本申請案所附的圖式中,各個元件的厚度以及尺寸並未完全按實際比例繪製。
上述扇出型晶圓級封裝方法的其中一個特點在於使用本創作之複合多層基板10(以及以下實施例之複合多層基板20、30、40)取代傳統的玻璃基板來承載晶粒19。此外,本創作之複合多層基板10包含有金屬重佈層14,晶粒19與複合多層基板10結合時係直接結合於金屬重佈層14上,可省去傳統扇出型晶圓級封裝方法必須額外增加一道在晶粒19的活性面形成金屬重佈層14的製程。本創作所採用的複合多層基板10具有比傳統玻璃基板更高的剛性,因而傳統在高分子模塑料16硬化後以及形成金屬重佈層14後會發生的翹曲現象,可以藉由使用本創作之複合多層基板10而降低或消除。
參照圖2,在本創作的概念中,為了讓取代傳統玻璃材質基板的複合多層基板10可以承受多次上述扇出型晶圓級封裝製程步驟(圖1A至1F),進而達到可反覆再利用的目的,在本創作之第一實施例中,複合多層基板10之複合材料層11A的第一表面11A1鍍覆有第一金屬保護層111。進一步來說,第一金屬保護層111可以是鈦層。
參照圖3,同樣為了讓複合多層基板可以達到可反覆再利用的目的,在本創作之第二實施例中,複合多層基板20之複合材料層11A的第一表面11A1鍍覆有第一金屬保護層111,且複合材料層11A的第二表面11A2鍍覆有第二金屬保護層112。在此需特別說明的是,在部分實施態樣中,第一金屬保護層111與第二金屬保護層112在複合材料層11A之外緣處係彼此相互連接而將複合材料層11A完全包覆於其中。
參照圖4,在本創作之第三實施例中,複合多層基板30之複合材料層11A的第一表面11A1鍍覆有第一金屬保護層111。金屬重佈層14則是包含一銅層14C與一鈦層14T,其中鈦層14T設置於黏著層12A上,銅層14C設置於鈦層14T上,離型層18則是設置於銅層14C上。
參照圖5,在本創作之第四實施例中,複合多層基板40之複合材料層11A的第一表面11A1鍍覆有第一金屬保護層111,且複合材料層11A的第二表面11A2鍍覆有第二金屬保護層112。金屬重佈層14則是包含一銅層14C與一鈦層14T,其中鈦層14T設置於黏著層12A上,銅層14C設置於鈦層14T上,離型層18則是設置於銅層14C上。
在上述各實施例中,複合多層基板的總厚度係在0.7 mm到2 mm之範圍間,且可製作成圓形(直徑為12吋、8吋、6吋或4吋)。此外,複合多層基板也可以製作成方形,厚度同樣在0.7 mm到2 mm之範圍間,長度與寬度則介於300 mm到1000 mm之範圍間。所選擇之強化纖維的直徑可以是但不限於7微米。第一金屬保護層與第二金屬保護層個別的厚度係控制在0.1微米至0.5微米之範圍間。此外,整體總重量隨著尺寸大小而介於100克至300克之範圍間。
雖然本創作已以實施例揭露如上然其並非用以限定本創作,任何所屬技術領域中具有通常知識者,在不脫離本創作之精神和範圍內,當可作些許之更動與潤飾,故本創作之保護範圍當視後附之專利申請範圍所界定者為準。
10:複合多層基板 11A:複合材料層 111:第一金屬保護層 112:第二金屬保護層 11A1:第一表面 11A2:第二表面 12A:黏著層 90:玻璃基板 11B:玻璃材料層 12B:黏著層 14:金屬重佈層 14C:銅層 14T:鈦層 16:高分子模塑料 18:離型層 19:晶粒 20、30、40:複合多層基板
[圖1A] 為本創作之扇出型晶圓級封裝方法的示意圖(一)。 [圖1B] 為本創作之扇出型晶圓級封裝方法的示意圖(二)。 [圖1C] 為本創作之扇出型晶圓級封裝方法的示意圖(三)。 [圖1D] 為本創作之扇出型晶圓級封裝方法的示意圖(四)。 [圖1E] 為本創作之扇出型晶圓級封裝方法的示意圖(五)。 [圖1F] 為本創作之扇出型晶圓級封裝方法的示意圖(六)。 [圖1G] 為本創作之扇出型晶圓級封裝方法的示意圖(七)。 [圖1H] 為本創作之扇出型晶圓級封裝方法的示意圖(八)。 [圖2] 為本創作之複合多層基板的第一實施例示意圖。 [圖3] 為本創作之複合多層基板的第二實施例示意圖。 [圖4] 為本創作之複合多層基板的第三實施例示意圖。 [圖5] 為本創作之複合多層基板的第四實施例示意圖。
20:複合多層基板
11A:複合材料層
11A1:第一表面
11A2:第二表面
111:第一金屬保護層
112:第二金屬保護層
12A:黏著層
14:金屬重佈層
18:離型層

Claims (6)

  1. 一種複合多層基板,適用於扇出型晶圓級封裝製程,該複合多層基板包含: 一複合材料層,具有一第一表面與相對於該第一表面之一第二表面,該複合材料層包含基材與強化纖維,該強化纖維分散嵌合於該基材中; 一第一金屬保護層,設置於該複合材料層之該第一表面上; 一黏著層,設置於該第一金屬保護層上; 一金屬重佈層,設置於該黏著層上;及 一離型層,設置於該金屬重佈層上。
  2. 如請求項1所述之複合多層基板,其中該複合材料層之強化纖維包含碳纖維、玻璃纖維、克維拉纖維及其組合所構成的群組。
  3. 如請求項2所述之複合多層基板,更包含一第二金屬保護層,設置於該複合材料層之該第二表面上。
  4. 如請求項3所述之複合多層基板,其中該第一金屬保護層與該第二金屬保護層相互連接而完全包覆該複合材料層。
  5. 如請求項1至4任一項所述之複合多層基板,其中該金屬重佈層係為銅層。
  6. 如請求項1至4任一項所述之複合多層基板,其中該金屬重佈層包含一銅層與一鈦層,該鈦層設置於該黏著層上,該銅層設置於該鈦層上,該離型層設置於該銅層上。
TW109204600U 2020-04-17 2020-04-17 複合多層基板 TWM598524U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109204600U TWM598524U (zh) 2020-04-17 2020-04-17 複合多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109204600U TWM598524U (zh) 2020-04-17 2020-04-17 複合多層基板

Publications (1)

Publication Number Publication Date
TWM598524U true TWM598524U (zh) 2020-07-11

Family

ID=72603187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109204600U TWM598524U (zh) 2020-04-17 2020-04-17 複合多層基板

Country Status (1)

Country Link
TW (1) TWM598524U (zh)

Similar Documents

Publication Publication Date Title
KR100651076B1 (ko) 반도체장치
US8101527B2 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
US20120045611A1 (en) Composite Carrier Structure
TW201334956A (zh) 配線基板之製造方法與配線基板之支持件的製造方法以及配線基板之結構
US10617010B2 (en) Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
JP5296636B2 (ja) 半導体パッケージの製造方法
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP2015032646A (ja) 成形体の製造方法
JP2009272512A (ja) 半導体装置の製造方法
TWI773341B (zh) 半導體裝置的製造方法
TWM598524U (zh) 複合多層基板
JP5633096B2 (ja) 半導体パッケージ
WO2001082352A1 (fr) Materiau de renfort d'une plaquette de silicium et procede de fabrication d'un microcircuit integre a l'aide de ce materiau
JP2008016606A (ja) 半導体装置及びその製造方法
TWI744768B (zh) 半導體裝置之製造方法
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
JP7226669B2 (ja) 半導体装置の製造方法
JP7226664B2 (ja) 半導体装置の製造方法
JP7243934B2 (ja) 半導体装置の製造方法
JP7494842B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP4341663B2 (ja) 半導体装置の製造方法
JP2024050073A (ja) 個片化体形成用積層フィルム及びその製造方法、巻回体、並びに積層体
TW202200730A (zh) 晶圓背面研磨方法與晶圓承載方法
TWM643694U (zh) 供扇出型電子封裝製程使用的防翹曲支撐結構及扇出型電子封裝件