JP7226664B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7226664B2
JP7226664B2 JP2022549893A JP2022549893A JP7226664B2 JP 7226664 B2 JP7226664 B2 JP 7226664B2 JP 2022549893 A JP2022549893 A JP 2022549893A JP 2022549893 A JP2022549893 A JP 2022549893A JP 7226664 B2 JP7226664 B2 JP 7226664B2
Authority
JP
Japan
Prior art keywords
adhesive layer
manufacturing
curable adhesive
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022549893A
Other languages
English (en)
Other versions
JPWO2022118929A1 (ja
JPWO2022118929A5 (ja
Inventor
弘明 松原
大助 池田
奎佑 大河原
省吾 祖父江
紗瑛子 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2022118929A1 publication Critical patent/JPWO2022118929A1/ja
Publication of JPWO2022118929A5 publication Critical patent/JPWO2022118929A5/ja
Priority to JP2023016963A priority Critical patent/JP2023056529A/ja
Application granted granted Critical
Publication of JP7226664B2 publication Critical patent/JP7226664B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体装置の製造方法に関する。
特許文献１には、半導体装置の製造に用いられる加熱剥離型粘着シートが開示されている。
特開２００３－３０６６５３号公報
半導体装置の製造方法の１つとして、ファンアウトパッケージが知られている。このファンアウトパッケージでは、個片化した半導体チップ（ダイ）を別のウエハ上に配列、封止して再配置ウエハとした後に、再配線層（ＲＤＬ：Re-Distribution Layer）を形成し、各半導体装置を製造する。このようなファンアウトパッケージの工法では、例えば図５に示すように、半導体素子１０をキャリア１２０上に再配置する際、キャリア１２０の粘着層１２２（例えば特許文献１を参照）上に半導体素子１０をまずは配置することが行われている。しかしながら、粘着層１２２は半導体素子１０を仮固定するものでありキャリア１２０上に半導体素子１０を強固に固定するものではないため、封止材によって半導体素子を封止する際に半導体素子に位置ずれが生じることがある。
本開示は、半導体素子の位置ずれを低減するための製造方法を提供することを目的とする。
本開示は、一側面として、半導体装置の製造方法に関する。この半導体装置の製造方法は、接続端子が形成された第１面と該第１面の逆側にある第２面とをそれぞれが有する複数の半導体素子を準備する工程と、キャリア上に硬化性接着剤層が形成された支持部材を準備する工程と、複数の半導体素子の各第２面が硬化性接着剤層に向くように複数の半導体素子を支持部材に取り付ける工程と、硬化性接着剤層を硬化して複数の半導体素子を支持部材に固定する工程と、複数の半導体素子を封止材により封止する工程と、キャリアを除去する工程と、を備える。
この方法では、複数の半導体素子をキャリア上に取り付けるための層として硬化性接着剤層を用い、これを硬化して複数の半導体素子を支持部材に固定している。この場合、複数の半導体素子が硬化された硬化性接着剤層によりキャリア上に固定されるため、半導体素子の位置ずれを低減することができる。
上記製造方法において、硬化した硬化性接着剤層と封止材との接着強度が４．０ＭＰａ以上であってもよい。この場合、硬化性接着剤層と封止材との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。この場合において、硬化した硬化性接着剤層と封止材との接着強度が８．０ＭＰａ以下であってもよい。なお、硬化した硬化性接着剤層と封止材との接着強度が２０ＭＰａ以上であってもよい。この場合、硬化性接着剤層と封止材との接着強度をより強固に保ち、パッケージ組立後の剥離を防止し、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。
上記製造方法において、硬化した硬化性接着剤層と複数の半導体素子との接着強度が４．０ＭＰａ以上であってもよい。この場合、硬化性接着剤層と複数の半導体素子（例えばシリコンチップ）との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。
上記製造方法において、硬化した硬化性接着剤層が複数の半導体素子それぞれの第２面を保護した状態である半導体装置を取得してもよい。この場合、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。
上記製造方法において、キャリアがガラス基板であり、硬化性接着剤層のガラス基板への接着強度は、硬化性接着剤層を硬化した場合に１ＭＰａ以上であり、且つ、硬化性接着剤層へレーザを照射した場合に５ＭＰａ以下であってもよい。硬化性接着剤層のガラス基板への接着強度が、硬化性接着剤層を硬化した場合に１ＭＰａ以上であることにより、半導体素子の支持部材への固定をより強固にして、半導体素子の位置ずれをより低減することができる。また、硬化性接着剤層のガラス基板への接着強度が、硬化性接着剤層へレーザを照射した場合に５ＭＰａ以下であることにより、キャリアを除去する際にレーザ照射で簡単に取り外すことが可能となり、作業効率を改善することができる。
上記製造方法において、硬化性接着剤層は、熱可塑性樹脂、及びエポキシ硬化剤を含む樹脂組成物から形成され、熱可塑性樹脂のガラス転移温度が－４０℃以上４０℃以下であってもよい。この場合、パッケージ完成後の反りを低減するといったことが可能となる。なお、硬化性接着剤層は、光吸収剤を含んでもよく、又は、光吸収特性を有していてもよい。光吸収剤又は光吸収特性は、例えばＵＶレーザの一種であるエキシマレーザの波長域である１９３ｎｍ以上３５１ｎｍ以下の光を吸収してもよい。このエキシマレーザとしては、例えば、ＸｅＦエキシマレーザ（波長３５１ｎｍ）、ＸｅＣｌエキシマレーザ（波長３０３ｎｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（波長１９３ｎｍ）等を挙げることができる。また、その他のＵＶレーザである、ＹＡＧレーザ（３倍波）（波長３５５ｎｍ）、ＹＡＧレーザ（４倍波）（波長２６６ｎｍ）等を用いてもよい。
上記製造方法において、除去する工程では、キャリアを剥離する剥離エネルギーが１ｋＷ/ｃｍ２以上２００ｋＷ/ｃｍ２以下となるようにレーザ光を照射して、キャリアを除去してもよい。この場合、低エネルギーでキャリアを除去できることから半導体素子等への熱ダメージを最小限に抑えることができ、かつレーザ照射後に生じる粉塵を最小限に抑えることができる。また、照射するレーザは低エネルギーであることから、キャリア除去に要する時間の短縮化ができる。なお、剥離に用いるレーザ種は限定されない。
上記製造方法において、硬化性接着剤層の厚みは、硬化後において１μｍ以上４００μｍ以下であってもよい。この場合、硬化した硬化性接着剤層により複数の半導体素子をより確実に保持して、半導体素子の位置ずれを一層低減することができる。また、厚みが４００μｍ以下であることにより、製造される半導体装置の低背化を図ることが可能である。
上記製造方法において、キャリアは、ガラス基板又は透明樹脂基板であり、その厚さが０．１ｍｍ以上２．０ｍｍ以下であることが好ましい。この場合、キャリアによって保持される複数の半導体素子等の位置ずれを抑制した状態で、例えば、封止材の研磨又は再配線層の形成などの工程を行うことができ、より低背化した精度のよい半導体装置を作製することが可能となる。
上記製造方法は、複数の半導体素子が支持部材に固定された状態で、支持部材に固定された複数の半導体素子を封止する封止材層を研磨する工程を更に備えてもよい。この場合、従来のファンアウト工法で用いている半導体素子の保護膜を別途設ける必要がなく、当初から硬化性接着剤層によって貼り付けられているキャリアをそのまま各工程における保護膜として用いることができる。これにより、別途、保護膜を用いる場合に比べて、製造工程を簡素化したり、また製造コストを低減したりすることができる。また、当初からのキャリアをそのまま利用しているため、途中で別途、保護膜を貼り付ける場合に比べて、複数の半導体素子の位置ずれをより一層低減することも可能である。
上記製造方法は、複数の半導体素子が支持部材に固定された状態で、支持部材に固定された複数の半導体素子の第１面上に再配線層を形成する工程を更に備えてもよい。従来のファンアウト工法では、半導体素子を粘着層でキャリアに取り付けていたり、剛性のあるキャリアを途中で取り外して封止材を研磨していたりするため、封止材及び封止材に封止されている半導体素子の表面の平坦性が悪くなり、微細な再配線層を形成することが困難であった。これに対し、本製造方法によれば、キャリア上に複数の半導体素子を取り付けたまま封止材で封止等されるため、封止材及び封止材に封止されている半導体素子の表面の平坦性を高めることができる。このため、本製造方法によれば、微細な再配線層を容易に形成することが可能となる。
上記製造方法は、複数の半導体素子が支持部材に固定された状態で、複数の半導体素子の接続端子又は再配線層に半田ボールを取り付ける工程を更に備えてもよい。この場合、キャリア上に位置ずれなく取り付けられた半導体素子又は再配線層に対して半田ボールを取り付けるため、精度よく半田ボールを取り付けることが可能となる。
上記製造方法において、キャリアが光透過性基板であり、硬化性接着剤層が光吸収剤を含み、除去する工程では、硬化した硬化性接着剤層に対してキャリア側からレーザ光を照射して、キャリアを除去することが好ましい。この場合、キャリアの取り外し作業を簡易なものとすることができる。また、レーザ光による処理のため、キャリアを取り外した表面の平坦性又は清浄度を高くすることも可能である。
上記製造方法において、除去する工程では、キャリアを削る又は溶かすことにより、キャリアを除去してもよい。
上記製造方法において、除去する工程の後に、硬化した硬化性接着剤層又は封止材による封止材層の何れかの露出面をクリーニングする工程を更に備えてもよい。この場合、製造される半導体装置の表面をより綺麗にして見栄えをよくすることができる。
上記製造方法において、除去する工程の後に複数の半導体素子を個片化する工程を更に備えてもよい。この場合、半導体素子を含む各半導体装置へ個片化するまでキャリア上に保持して各種の工程を行うことになるため、従来用いていた各種の保護層（バックサイドコート等）を用いなくてもよくなり、製造工程の削減又は製造コストの低減を図ることができる。この場合において、個片化する工程では、硬化した硬化性接着剤層を複数の半導体素子と共に個片化し、硬化性接着剤層に第２面が保護された複数の半導体素子のそれぞれから半導体装置を取得してもよい。
上記製造方法において、取り付ける工程では、複数の半導体素子と共に複数の電子部品を支持部材に取り付け、固定する工程では、硬化性接着剤層を硬化して複数の電子部品を支持部材に固定してもよい。この場合、電子部品も位置精度よく取り付けることが可能となり、より複雑な半導体装置を簡易な方法で作製することが可能となる。
本開示の一側面によれば、半導体装置の製造にあたり、半導体素子の位置ずれを低減することができる。
図１は、本開示の一実施形態に係る方法によって製造される半導体装置の一例を示す断面図である。 図２の（ａ）～（ｄ）は、図１に示す半導体装置を製造する方法の一部を示す図である。 図３の（ａ）～（ｄ）は、図１に示す半導体装置を製造する方法であって、図２の工程の後に続いて行われる工程を示す図である。 図４の（ａ）～（ｄ）は、図１に示す半導体装置を製造する方法であって、図３の工程の後に続いて行われる工程を示す図である。 図５の（ａ）～（ｅ）は、半導体装置を製造する第１方法（フェイスアップ、支持板なし）の一部を示す図である。 図６の（ａ）～（ｄ）は、半導体装置を製造する第１方法であって、図５の工程の後に続いて行われる工程を示す図である。 図７の（ａ）～（ｄ）は、半導体装置を製造する第１方法であって、図６の工程の後に続いて行われる工程を示す図である。 図８の（ａ）～（ｅ）は、半導体装置を製造する第２方法（フェイスアップ、支持板あり）の一部を示す図である。 図９の（ａ）～（ｅ）は、半導体装置を製造する第２方法であって、図８の工程の後に続いて行われる工程を示す図である。 図１０の（ａ）～（ｆ）は、半導体装置を製造する第２方法であって、図９の工程の後に続いて行われる工程を示す図である。
以下、必要により図面を参照しながら本開示のいくつかの実施形態について詳細に説明する。ただし、本開示は以下の実施形態に限られるものではない。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略することがある。上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。図面の寸法比率は図示の比率に限られるものではない。
本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。
本明細書において「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
（半導体装置の構成）
図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図１に示すように、半導体装置１は、例えばファンアウト構造を有する装置であり、半導体素子１０、封止材層１１、保護層１２、再配線層１３、及び、半田ボール１４を備える。半導体装置１は、例えばファンアウトパッケージ（ＦＯ－ＰＫＧ）技術によって作製されるものであり、例えばファンアウトウエハレベルパッケージ（ＦＯ－ＷＬＰ）技術によって作製されてもよく、又は、ファンアウトパネルレベルパッケージ（ＦＯ－ＰＬＰ）技術によって作製されてもよい。封止材層１１は、半導体素子１０を樹脂等の封止材により封止した層である。保護層１２は、半導体素子１０を保護する層であり、半導体素子１０の第２面１０ｂ及び封止材層１１の面１１ａ上に配置された硬化層である。保護層１２は、後述する硬化性接着剤層２２を硬化することにより形成される（図２を参照）。保護層１２は、半導体素子１０の第２面１０ｂ及び封止材層１１に対して剥離しないように固定されており、半導体素子１０の第２面１０ｂ及び封止材層１１の面１１ａと保護層１２との接着強度は、例えば、４．０ＭＰａ以上であってもよい。再配線層１３は、半導体素子１０の第１面１０ａ側の接続端子１０ｃの端子ピッチを広げるための層であり、例えばポリイミド等の絶縁部分１３ａ及び銅配線等の配線部分１３ｂから構成される。半田ボール１４は、再配線層１３によって端子ピッチが広げられた端子に接続され、これにより半導体素子１０の接続端子１０ｃがピッチ変換されて（広げられて）半田ボール１４に接続される。
（半導体装置の製造方法）
次に、図２～図４を参照して、半導体装置１を製造する方法について説明する。図２～図４は、半導体装置１を製造する方法を順に示す図である。この半導体装置の製造方法では、まず、接続端子１０ｃが形成された第１面１０ａと第１面１０ａの逆側にある第２面１０ｂとをそれぞれが有する複数の半導体素子１０を準備する（図１及び図２の（ｂ）を参照）。複数の半導体素子１０は、例えば、通常の半導体プロセスによってまとめて形成され、その後、ダイシングによって個片化され、各半導体素子１０が作製される。この作製工程は、従来の工法を用いることができるため、説明を省略する。
また、図２の（ａ）に示すように、ガラス基板等の光透過性を有するキャリア２０上に硬化性接着剤層２２を形成し、これにより、複数の半導体素子１０を支持するための支持部材２４を形成（準備）する。本製造方法では、ダイ再配置体上に取り付けられた半導体素子１０を再度個片化するまでキャリア２０上で各種の工程を行うため、キャリア２０の厚みを例えば０．１ｍｍ以上２．０ｍｍ以下としている。但し、キャリア２０の厚みはこれに限定されない。キャリア２０は、ガラス基板であることが好ましいが、光透過性を有する透明樹脂基板であってもよい。また、キャリア２０は、平面視した際に円板状のウエハ形状であってもよいし、矩形状のパネル形状であってもよい。
硬化性接着剤層２２は、例えば、硬化性接着剤である樹脂組成物をフィルム状にした部材（硬化性樹脂フィルム）から形成することができ、キャリア２０に貼り付けることにより、支持部材２４とすることができる。硬化性接着剤層２２を構成する硬化性接着剤は、熱及び光の少なくとも一方によって硬化する接着剤であり、例えば、熱可塑性樹脂、及び、エポキシ硬化剤を含む樹脂組成物である。この硬化性接着剤に含まれる熱可塑性樹脂は、そのガラス転移温度が－４０℃以上４０℃以下であってもよい。このような硬化性接着剤層２２は、硬化後の厚みが例えば１μｍ以上４００μｍ以上になるように予め構成されていてもよい。また、硬化性接着剤層２２を構成する硬化性樹脂フィルムは、２５℃においてタック性を有してもよく、より具体的には、２５℃の環境下でガラス基板に貼り合わせられる程度のタック性を有していてもよい。硬化性接着剤層２２のキャリア２０への接着強度は、硬化性接着剤層２２を硬化した場合に１ＭＰａ以上であり、且つ、硬化性接着剤層２２へレーザを照射した場合に５ＭＰａ以下となるように構成されていてもよい。
硬化性接着剤層２２は、後述するレーザ剥離工程（図３の（ｄ）を参照）でレーザ照射により加熱される部分であり、その樹脂組成物は、レーザ光を吸収する光吸収剤を含んでいることが好ましい。硬化性接着剤層２２が光吸収剤を含む硬化性樹脂フィルムである場合、硬化性接着剤層２２は十分に低い光透過性となる。硬化性接着剤層２２に含まれる光吸収剤として、エキシマレーザによるレーザ光を吸収して発熱する材料が選定されてもよく、例えば黒色の顔料又は染料などが光吸収剤として添加されていてもよい。光吸収剤の具体例としては、カーボンブラック、アルミニウム、ニッケル、酸化チタンが挙げられる。光吸収剤の含有量は、例えば硬化性接着剤層２２を構成する硬化性樹脂フィルムが波長３５１ｎｍの光に対する透過率が２０％以下となる範囲内のものとすることができる。具体的には、光吸収剤の含有量が、硬化性接着剤層２２の質量を基準として１質量％以上３０質量％以下、又は１質量％以上２０質量％以下であってもよい。ここでの透過率は、硬化性接着剤層２２に対して一方の主面側から所定の波長を有する光を入射させたときに、入射光の強度に対する透過光の強度の割合を意味する。
硬化性接着剤層２２を構成する熱可塑性樹脂は、反応性基を有していてもよい。熱可塑性樹脂の反応性基は、例えばエポキシ基であってもよい。熱可塑性樹脂は、（メタ）アクリル共重合体であってもよく、反応性基を有する（メタ）アクリル共重合体であってもよい。本明細書において、「（メタ）アクリル」は、アクリル又はメタクリルを意味する用語として用いられる。他の類似の用語も同様に解釈される。
（メタ）アクリル共重合体は、（メタ）アクリロイル基を有する（メタ）アクリルモノマーをモノマー単位として含む共重合体である。（メタ）アクリル共重合体が、５０℃以上のガラス転移温度を有するホモポリマーを形成する（メタ）アクリルモノマーと、０℃以下のガラス転移温度を有するホモポリマーを形成する（メタ）アクリルモノマーと、エポキシ基を有する（メタ）アクリルモノマーとをモノマー単位として含む共重合体であってもよい。エポキシ基を有する（メタ）アクリルモノマーによって形成されるホモポリマーのガラス転移温度は制限されない。５０℃以上のガラス転移温度を有するホモポリマーを形成する（メタ）アクリルモノマー、及び、０℃以下のガラス転移温度を有するホモポリマーを形成する（メタ）アクリルモノマーは、エポキシ基を有しないモノマーであることができる。
硬化性接着剤層２２を構成する熱可塑性樹脂の重量平均分子量は、２００，０００以上１，０００，０００以下であってもよい。ここでの重量平均分子量は、ゲル浸透クロマトグラフィーによって測定される、標準ポリスチレン換算値であることができる。また、熱可塑性樹脂の含有量は、硬化性接着剤層２２を構成するフィルムの質量を基準として、１０質量％以上８０質量％以下であってもよい。
硬化性接着剤層２２を構成する硬化性樹脂フィルムは、反応性基を有する化合物である硬化性樹脂を更に含んでいてもよい。硬化性樹脂は、２以上のエポキシ基を有するエポキシ樹脂であってもよく、その例としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、及びクレゾールノボラック型エポキシ樹脂が挙げられる。硬化性樹脂の分子量は３０００以下であってもよい。硬化性樹脂を含む硬化性接着剤層２２は、硬化性を有するとともに、適度なタック性を有し易い。硬化性樹脂の含有量は、硬化性接着剤層２２を構成する硬化性樹脂フィルムの質量を基準として、１質量％以上５０質量％以下であってもよい。
硬化性接着剤層２２は、シリカフィラーを更に含んでいてもよい。シリカフィラーの含有量は、硬化性接着剤層２２を構成するフィルムの質量を基準として、１質量％以上６０質量％以下、又は５質量％以上６０質量％以下であってもよい。
硬化性接着剤層２２は、熱可塑性樹脂の反応性基、硬化性樹脂の反応性基、又はこれらの両方と反応する硬化剤を更に含んでいてもよい。硬化剤は、例えばフェノール樹脂であってもよい。硬化性接着剤層２２が硬化剤を含む場合、硬化剤の反応を促進する硬化促進剤を更に含んでいてもよい。例えば硬化剤がフェノール樹脂である場合、硬化促進剤がイミダゾール化合物であってもよい。
続いて、支持部材２４の準備が終了すると、図２の（ｂ）に示すように、複数の半導体素子１０の各第２面１０ｂが硬化性接着剤層２２に向くように複数の半導体素子１０を支持部材２４に取り付ける工程を行う。
続いて、支持部材２４の硬化性接着剤層２２上に半導体素子１０が取り付けられると、図２の（ｃ）に示すように、硬化性接着剤層２２を熱及び光の少なくとも一方によって硬化させて硬化層２２ａとする。この硬化により、複数の半導体素子１０は、支持部材２４ａの硬化層２２ａに固定される。この際の硬化層２２ａと半導体素子１０との接着強度は、例えば４．０ＭＰａ以上であってもよく、２０ＭＰａ以上であってもよく、８．０ＭＰａ以下であってもよい。
続いて、半導体素子１０が支持部材２４ａに固定されると、図２の（ｄ）に示すように、エポキシ等の封止樹脂（封止材）により、複数の半導体素子１０を封止する。これにより、半導体素子１０はその全体が封止樹脂に覆われて封止材層２６内に包含される。この際、複数の半導体素子１０は支持部材２４ａに固定されているため、各半導体素子１０のキャリア２０（支持部材２４ａ）に対する位置ずれは生じない。半導体素子１０を封止する材料は、エポキシ以外の絶縁樹脂であってもよい。なお、この際の硬化層２２ａと封止材層２６との接着強度は、例えば４．０ＭＰａ以上であってもよく、２０ＭＰａ以上であってもよく、８．０ＭＰａ以下であってもよい。また、硬化層２２ａと封止材層２６との接着強度は、硬化層２２ａと半導体素子１０との接着強度より大きくてもよく、同一であってもよい。
続いて、半導体素子１０が封止樹脂により封止されると、図３の（ａ）に示すように、複数の半導体素子１０が支持部材２４ａ（キャリア２０）に固定された状態で、封止材層２６を研磨する工程を行う。この研磨工程では、例えば、半導体素子１０の第１面１０ａ側に配置されている接続端子１０ｃが封止樹脂から外側に露出する程度まで封止材層２６を研磨する。これにより、研磨済の封止材層２６ａの表面から半導体素子１０の接続端子１０ｃが露出して、接続可能となる。
続いて、封止材層の研磨が終了すると、図３の（ｂ）に示すように、複数の半導体素子１０が支持部材２４ａ（キャリア２０）に固定された状態で、支持部材２４ａに固定された複数の半導体素子１０の第１面１０ａ上に再配線層２８を形成する。再配線層２８は、上述した半導体装置１の再配線層１３に対応する部分であり、ポリイミド等の絶縁層部分２８ａと、絶縁層部分２８ａ中の銅配線等の配線部分２８ｂとから構成される。再配線層２８の形成工程では、絶縁層の形成と配線部分の形成とを所定回数繰り返して、ピッチ変換を行うための配線層を形成する。この製造方法では、半導体素子１０及び封止材層２６ａ等がキャリア２０上に安定して配置されている状態で再配線層２８を形成しているため、微細な再配線層を構築し易くなっている。
続いて、再配線層が形成されると、図３の（ｃ）に示すように、複数の半導体素子１０が支持部材２４ａ（キャリア２０）に固定された状態で、再配線層２８を介して複数の半導体素子１０の接続端子１０ｃが半田ボール３０に接続するように半田ボール３０を形成する。この際、半田ボール３０のピッチは、半導体素子１０の接続端子１０ｃの端子ピッチよりも広くなるように形成されている。この半田ボール３０は、上述した半導体装置１における半田ボール１４に対応する。
続いて、半田ボール３０の取り付けが行われると、硬化層２２ａに対してキャリア２０側からレーザ光Ｌを照射して、硬化層２２ａにレーザマーキングを行い、製品名等の必要な情報を書き込むと共に、レーザ光Ｌの照射により、図３の（ｄ）に示すように、キャリア２０を硬化層２２ａから除去する。キャリア２０の除去に用いるレーザは、例えばＵＶレーザの一種であるエキシマレーザであり、ガラス基板からなるキャリア２０のレーザ光の透過率は９９％以上になっている。より具体的には、例えば波長３５１ｎｍのレーザ光をエキシマレーザから硬化層２２ａに向かって照射することにより、硬化層２２ａ中の光吸収剤を発熱させ、硬化層２２ａとキャリア２０との間を剥離させる。なお、エキシマレーザから硬化層２２ａに照射するレーザ光の波長は５３２ｎｍでもよく、他の波長でもよい。例えば、ここで用いるレーザは、ＸｅＦエキシマレーザ（波長３５１ｎｍ）、ＸｅＣｌエキシマレーザ（波長３０３ｎｍ）、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（波長１９３ｎｍ）等のエキシマレーザであってもよいし、その他のＵＶレーザである、ＹＡＧレーザ（３倍波）（波長３５５ｎｍ）、ＹＡＧレーザ（４倍波）（波長２６６ｎｍ）等であってもよい。以下で使用されるレーザも同様である。
キャリア２０を硬化層２２ａから除去する際、キャリア２０を剥離する剥離エネルギーが１ｋＷ/ｃｍ２以上２００ｋＷ/ｃｍ２以下となるようにレーザ光を照射して、キャリア２０を除去してもよい。この場合、低エネルギーでキャリアを除去できることから半導体素子１０等への熱ダメージを最小限に抑えることができ、かつレーザ照射後に生じる粉塵を最小限に抑えることができる。また、照射するレーザは低エネルギーであることから、キャリア除去に要する時間の短縮化ができる。
上記のキャリア除去工程では、レーザ光によるキャリアを剥離する方法を用いたが、キャリアの除去方法はこれに限定されない。例えば、硬化層２２ａからキャリア２０を削り取ってもよいし、又は、所定の溶剤によってキャリア２０等を溶解する（溶かす）ようにしてもよい。この除去工程の際に硬化層２２ａを一緒に除去してもよい。また、この除去工程の後に、硬化層２２ａの露出面、又は硬化層２２ａが除去された場合には封止材による封止材層２６ａの露出面を所定の方法でクリーニングしてもよい。これにより最終製品である半導体装置１の表面側をより綺麗なものとすることができる。なお、キャリア２０をこのような方法で除去する場合には、キャリア２０は光透過性基板でなくてもよく、また、硬化性接着剤層２２が光吸収剤を含んでいなくてもよい。
続いて、キャリア２０を除去すると、図４の（ａ）に示すように、硬化層２２ａの露出面側にダイシングテープ３２を貼り付けて、ウエハ形状またはパネル形状のダイ再配置体とする。そして、図４の（ｂ）及び図４の（ｃ）に示すように、ダイ再配置体を所定の箇所Ｓでダイシングし、半導体素子１０を含む各部分をそれぞれ個片化して、各半導体装置１とする。これにより、複数の半導体素子１０を再配置したダイ再配置体から、図４の（ｄ）及び図１に示す複数の半導体装置１を得ることができる。なお、個片化する際、硬化層２２ａを半導体素子１０と共に個片化し、これにより、硬化層２２ａに第２面１０ｂが保護された複数の半導体素子１０のそれぞれから半導体装置１が取得される。
ここで、本実施形態に係る半導体装置１の製造方法による作用効果について、比較例の方法と対比して説明する。図５～図７は、ファンアウト構造を有する半導体装置を製造する第１方法（フェイスアップ、支持板なし）を順に説明する図である。図８～図１０は、ファンアウト構造を有する半導体装置を製造する第２方法（フェイスアップ、支持板あり）を順に説明する図である。まず、図５～図７に示す第１方法及びそれとの対比について説明する。
（第１方法及び対比）
図５の（ａ）に示すように、比較例に係る第１方法では、まず、金属製のキャリア１２０上に粘着層１２２を設ける。粘着層１２２としては、例えば常温では粘着力を有するものの加熱により粘着力が低下する剥離シートなどが用いられる。そして、図５の（ｂ）に示すように、粘着層１２２に複数の半導体素子１０の第２面１０ｂが向くように（つまりフェイスアップ）、粘着層１２２上に複数の半導体素子１０を配置する。その後、図５の（ｃ）に示すように、半導体素子１０を封止材で封止して封止材層１２４を形成し、封止が終了すると、粘着層１２２等を加熱して半導体素子１０から粘着層１２２を剥離してキャリア１２０を除去する（図５の（ｄ）を参照）。
続いて、図５の（ｅ）に示すように、封止材層１２４において半導体素子１０が露出している側の面に保護膜１２６を貼り付ける。保護膜１２６は、例えば、バックサイドコート（ＢＳＣ）等と呼ばれるものであり、この後の工程での汚染から半導体素子１０を保護する膜である。この保護膜は、例えば、エポキシ樹脂から構成される。そして、図６の（ａ）に示すように、保護膜１２６上の封止材層１２４を半導体装置１の接続端子１０ｃが露出するまで研磨し、封止材層１２４ａとする。その後、図６の（ｂ）及び図６の（ｃ）に示すように、保護膜１２６上に配置された半導体素子１０の上に、再配線層１２８及び半田ボール１３０を順に形成する。
続いて、半田ボール１３０が形成されると、図６の（ｄ）に示すように、半田ボール１３０を保護する保護テープ１３２（ＢＧテープ）を更に貼り付ける。保護テープ１３２は、例えば、ポリオレフィンから構成されている。そして、図７の（ａ）に示すように、半田ボール１３０が保護テープ１３２で保護された状態で、保護膜１２６を削り取る処理を行う。この際、半導体素子１０の第２面１０ｂ側の一部を削り、薄型化してもよい。その後、図７の（ｂ）及び図７の（ｃ）に示すように、ＢＳＣ膜１３４を介してダイシングテープ１３６を貼り付けて、その状態で保護テープ１３２を除去する工程を行う。ＢＳＣ膜１３４は、例えば、エポキシ樹脂から構成されている。そして、保護テープ１３２の除去が終了すると、図７の（ｄ）に示すように、ＢＳＣ膜１３４にレーザ光Ｌによりレーザマーキングを行い、製品名等の必要な情報を書き込む。ＢＳＣ膜１３４は半導体装置の一部を構成する。その後、図４の（ａ）～図４の（ｄ）に示す方法と同様の方法で、半導体素子１０を含む各部分をダイシングして個片化し、各半導体装置を得る。
このように比較例に係る第１方法では、半導体素子１０を処理する工程において、少なくとも、キャリア１２０及び粘着層１２２（図５の（ａ）を参照）と、保護膜１２６（図５の（ｅ）を参照）と、ＢＳＣ膜１３４（図７の（ｂ）を参照）の３種類の膜を使用している。これに対し、本実施形態に係る方法では、キャリア２０及び硬化性接着剤層２２を含む１種類の部材を工程の多くの部分で使用しており、この１つの部材に集約している。このため、本実施形態に係る製造方法によれば、第１方法に比べて、使用する部材を大幅に減らすことができ、また、各部材の取り付け工程及びその除去工程を大幅減らすことができ、半導体装置１を製造するプロセスを大幅に簡略化することが可能となる。
また、第１方法では、図５の（ｂ）及び図５の（ｃ）に示す工程において、粘着層１２２の上に半導体素子１０を配置して、封止材で封止するようにしている。このため、キャリア１２０上の半導体素子１０の位置ずれが生じ易い。しかも、粘着層１２２としては、熱発泡フィルムが用いられることもあり、その場合、更に半導体素子１０の位置ずれが生じ易い。これに対し、本実施形態に係る方法では、図２の（ｂ）及び図２の（ｃ）に示す工程において、硬化性接着剤層２２の上に半導体素子１０を配置して、封止材で封止する等の処理を行う前に硬化性接着剤層２２を硬化して半導体素子１０をキャリア２０等に固定させている。このため、本実施形態に係る製造方法によれば、第１方法に比べて、半導体素子１０の位置ずれを確実に防止することができる。
また、第１方法では、図５の（ｃ）～図５の（ｅ）に示すように、キャリア１２０等が耐熱／耐薬品性がない材料であることがあり、処理工程の早い段階でキャリア１２０を取り外すと共に、比較的柔らかい材料からなる保護膜１２６上において封止材層１２４の研磨を行う。このため、複数の半導体素子１０を再配置したダイ再配置体での平坦性が悪くなってしまう、つまり、封止材層１２４又は半導体素子１０の平坦性が悪くなり、その後に形成する再配線層１２８の微細な形成が困難となる。これに対し、本実施形態に係る方法では、図２の（ｄ）及び図３の（ａ）に示すように、キャリア２０が耐熱／耐薬品性を有する材料から構成されているため、キャリア２０を継続して使用でき、キャリア２０上に封止材層２６を配置した状態で研磨を行っている。このため、本実施形態に係る製造方法によれば、第１方法に比べて、封止材層２６及び半導体素子１０の平坦性を良好にし易く、その後に形成する再配線層２８を微細に形成することができる。
また、第１方法では、図５の（ｄ）～図７の（ｂ）に示すように、複数の半導体素子１０を配置するダイ再配置体の背面（例えば、保護膜１２６及びＢＳＣ膜１３４）がエポキシ樹脂であるため、工程を汚染する可能性がある。また、工程で使用する薬品によりこのエポキシの樹脂成分が溶出する可能性もあり、この場合、再配線層でのメッキ工程（配線形成）による銅配線等の歩留まりに影響を与える可能性がある。これに対し、本実施形態に係る方法では、図３の（ａ）～図３の（ｄ）に示すように、各工程中、キャリア２０がダイ再配置体の背面を継続して覆っているため、上述した汚染又は溶出を防止することができる。つまり、半導体装置１を製造する工程を清浄度の高い状態に維持することができる。
また、第１方法では、図６の（ｂ）～図７の（ｂ）に示すように、半導体素子１０を再配置するダイ再配置体の背面がエポキシ樹脂であり装置環境等を汚染する可能性もあるため、背面がシリコン等であるファンイン（Fan-in）ウエハレベルパッケージ（ＷＬＰ）の製造に用いられるケース、製造装置、搬送／吸着機構とは別々に設ける必要がある。これに対し、本実施形態に係る製造方法では、図３の（ａ）～図３の（ｄ）に示すように、各工程中、ガラス等からなるキャリア２０がダイ再配置体の背面を覆っているため、上述したような汚染等を防止することができる。その結果、本実施形態に係る製造方法であれば、ファンインＷＬＰと同じ製造設備等を用いて、ＦＯ－ＷＬＰ等のファンアウト構造の半導体装置を製造することが可能となる。
また、第１方法では、図６の（ｄ）及び図７の（ａ）に示すように、キャリア１２０の後に取り付けた保護膜１２６を除去するため、保護テープ１３２を更に用いて、半田ボール１３０を保護している。これに対して、本実施形態に係る製造方法では、キャリア２０及び硬化性接着剤層２２を主に使用しており、１つの部材を使用して各処理工程で使用する部材を集約している。このため、本実施形態に係る製造方法によれば、第１方法に比べて、使用する部材を更に減らすことができ、また、各部材の取り付け工程及びその除去工程を更に減らすことができ、半導体装置１を製造するプロセスを更に簡略化することができる。
また、第１方法では、図５の（ｂ）及び図５の（ｃ）に示すように、キャリア１２０を早い段階で除去してしまうため、半導体素子１０を再配置するダイ再配置体をあまり薄くして各工程を行うことができず、低背化が困難である。これに対して、本実施形態に係る方法では、キャリア２０及び硬化性接着剤層２２を主に使用しており、工程の初期段階から１つの部材を使用して各処理工程を行うようにしている。このため、本実施形態に係る製造方法によれば、ダイ再配置体を当初から薄くしておくことが可能となり、半導体装置１のより一層の低背化が可能となる。
なお、本実施形態に係る製造方法では、硬化した硬化性接着剤層（硬化層２２ａ）と封止材層２６との接着強度が４．０ＭＰａ以上であってもよい。この場合、硬化層２２ａと封止材層２６との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化層２２ａを半導体装置１の最終製品の一部（保護層１２）としてそのまま機能させることができる。この場合において、硬化した硬化性接着剤層と封止材との接着強度とが８．０ＭＰａ以下であってもよい。なお、硬化層２２ａと封止材層２６との接着強度が２０ＭＰａ以上であってもよい。この場合、硬化層２２ａと封止材層２６との接着強度をより強固に保ち、パッケージ組立後の剥離を防止し、硬化層２２ａを半導体装置１の最終製品の一部（保護層１２）としてそのまま機能させることができる。
また、本実施形態に係る製造方法では、硬化した硬化性接着剤層（硬化層２２ａ）と複数の半導体素子１０との接着強度が４．０ＭＰａ以上であってもよい。この場合、硬化層２２ａと複数の半導体素子１０（例えばシリコンチップ）との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化層２２ａを半導体装置１の最終製品の一部としてそのまま機能させることができる。
また、本実施形態に係る製造方法では、硬化した硬化性接着剤層（硬化層２２ａ）が複数の半導体素子１０それぞれの第２面１０ｂを保護した状態である半導体装置１を取得してもよい。この場合、製造の用いた硬化層２２ａを半導体装置１の最終製品の一部（保護層１２）としてそのまま機能させることができる。
（第２方法及び対比）
次に、図８～図１０に示す比較例に係る第２方法及びそれとの対比について説明する。図８の（ａ）に示すように、第２方法では、まず、ガラス製のキャリア２２０上に硬化性剥離層２２２を設ける。そして、図８の（ｂ）に示すように、硬化性剥離層２２２を熱等によりベーキングして硬化層２２２ａとする。その後、図８の（ｃ）及び図８の（ｄ）に示すように、熱可塑性の仮固定層２２４を硬化層２２２ａ上に形成し、仮固定層２２４を熱等によりベーキングして硬化させて硬化層２２４ａとする。
続いて、図８の（ｅ）に示すように、硬化層２２４ａに複数の半導体素子１０の第２面１０ｂが向くように（つまりフェイスアップ）、硬化層２２４ａ上に複数の半導体素子１０を配置する。この際、仮固定材となる硬化層２２４ａが熱可塑性樹脂であり、高温及び高圧力にて半導体素子１０を仮固定させる。その後、図９の（ａ）に示すように、半導体素子１０を封止材で封止して封止材層２２６を形成する。封止が終了すると、図９の（ｂ）に示すように、封止材層２２６を半導体素子１０の接続端子１０ｃが露出するまで研磨し、封止材層２２６ａとする。この際、接続端子１０ｃも含めて研磨し、接続端子１０ｃをより短い接続端子１０ｄとしてもよい。その後、図９の（ｃ）及び図９の（ｄ）に示すように、半導体素子１０の上に、再配線層２２８及び半田ボール２３０を順に形成する。
続いて、図９の（ｅ）に示すように、キャリア２２０側から硬化層２２２ａに対してレーザ光Ｌを照射し、硬化層２２２ａを熱により溶かしてキャリア２２０を剥離する。これにより、図１０の（ａ）に示すように、硬化層２２４ａが表面側に露出する。その後、図１０の（ｂ）に示すように、半田ボール２３０を保護する保護テープ２３２を更に貼り付ける。保護テープ２３２は、例えば、ポリオレフィンから構成されている。そして、半田ボール２３０が保護テープ２３２で保護された状態で、硬化層２２４ａを所定のクリーニング処理により取り除いて、半導体素子１０の第２面１０ｂを外側に露出させる。更に、図１０の（ｃ）に示すように、半導体素子１０の第２面１０ｂ側を研磨して薄くし、半導体素子１０Ａとしてもよい。
続いて、図１０の（ｄ）及び図１０の（ｅ）に示すように、ＢＳＣ膜２３４を介してダイシングテープ２３６を貼り付けて、その状態で保護テープ２３２を除去する工程を行う。ＢＳＣ膜２３４は、例えば、エポキシ樹脂から構成されている。そして、保護テープ２３２の除去が終了すると、図１０の（ｆ）に示すように、ＢＳＣ膜２３４にレーザ光Ｌにてレーザマーキングを行い、製品名等の必要な情報を書き込む。その後、図４の（ａ）～図４の（ｄ）に示す方法と同様の方法で、半導体素子１０を含む各部分をダイシングして個片化し、各半導体装置を得る。
このように比較例に係る第２方法では、半導体素子１０を処理する工程において、少なくとも、硬化性剥離層２２２（図８の（ａ）及び図８の（ｂ）参照）と、熱可塑性の仮固定層２２４（図８の（ｃ）及び図８の（ｄ）参照）と、保護テープ２３２（図１０の（ｂ）及び図１０の（ｃ）参照）との３種類の部材を使用している。これに対し、本実施形態に係る方法では、キャリア２０及び硬化性接着剤層２２を含む１種類の部材を主に使用しており、この１つの部材を使用して各処理工程を行うようにして集約している。このため、本実施形態に係る製造方法によれば、第２方法に比べて、使用する部材を大幅に減らすことができ、また、各部材の取り付け工程及びその除去工程を大幅減らすことができ、半導体装置１を製造するプロセスを大幅に簡略化することが可能となる。
また、第２方法では、図８の（ｅ）に示す工程において、仮固定材である硬化層２２４ａが熱可塑性であることから、硬化層２２４ａを長時間加圧して半導体素子１０をキャリア２２０に取り付ける必要がある。このため、図８の（ｅ）の工程のサイクルタイムが長くなる傾向がある。これに対し、本実施形態に係る方法では、図２の（ｂ）及び図２の（ｃ）に示す工程において、硬化性接着剤層２２の上に半導体素子１０を配置して、封止材で封止する等の処理を行う前に硬化性接着剤層２２を硬化して半導体素子１０をキャリア２０等に固定させている。このため、本実施形態に係る製造方法によれば、第２方法に比べて、低温及び低圧で、しかも短いサイクルタイムで半導体素子１０をキャリア２０に固定することができる。
また、第２方法では、図８の（ａ）～図８の（ｄ）に示す工程において、硬化性剥離層２２２の設置及びベーキング、熱可塑性の仮固定層２２４の設置及びベーキングを行って、半導体素子１０をキャリア２２０に取り付けるようにしている。このため、半導体素子１０をキャリア２２０に取り付けるため工程が複雑になり、また使用する部材が多くなってしまう。これに対し、本実施形態に係る方法では、図２の（ｂ）及び図２の（ｃ）に示す工程において、硬化性接着剤層２２の上に半導体素子１０を配置して、硬化性接着剤層２２を硬化して半導体素子１０をキャリア２０等に固定させている。このため、本実施形態に係る製造方法によれば、第２方法に比べて、半導体素子１０をキャリア２０により簡単に接続させることが可能となる。
また、第２方法では、図１０の（ｄ）に示すように、研磨後にダイシングテープ２３６とＢＳＣ膜２３４とが一体となった製品を使うことがある。この一体製品は、ノリ残り、ダイシング性及びピックアップ性等が十分でないことが多く、半導体装置１を低背化することが困難である。これに対して、本実施形態に係る方法では、当初の半導体素子１０のキャリア２０への固定に用いた硬化性接着剤層２２をそのまま半導体装置１に用いているため、かかる一体製品を使用する必要がなく、個別のダイシングテープを用いることができる。このため、低背化に適したダイシングテープを用いて、半導体装置の低背化を図ることができる。また、本実施形態に係る製造方法では、キャリア２０及び硬化性接着剤層２２を主に使用しており、工程の初期段階から１つの部材を使用して、各処理工程を行うようにしている。このため、本実施形態に係る製造方法によれば、ダイ再配置体を当初から薄くしておくことが可能となり、半導体装置１のより一層の低背化が可能となる。
また、第２方法では、図９の（ｅ）及び図１０の（ａ）に示すように、工程の途中で剥離用の硬化層２２２ａとキャリア２２０とをレーザにより剥離する必要があり、またダイ再配置体に残った接着剤である硬化層２２４ａを溶剤でクリーニング除去する必要がある。このため、キャリア２２０を取り外すための工程が複雑になり、その分、手間がかかってしまうといった問題がある。これに対して、本実施形態に係る製造方法では、図３の（ｄ）に示すように、硬化層２２ａにレーザを照射してキャリア２０を除去すると共に、硬化層２２ａの大部分をそのまま半導体装置１の一部（保護層１２）としている。このため、キャリア２０の除去作業を簡素化することができる。
このように、本実施形態に係る製造方法では、比較例に係る第１方法及び第２方法に比べて、ファンアウト構造を有する半導体装置１を製造する工程を大幅に簡素化することができる。また、半導体素子１０の位置ずれを低減することができるので、より精度よく、より小型・低背化の半導体装置１を作製することが可能となる。
以上、本発明の実施形態について詳細に説明してきたが、本発明は上記実施形態に限定されるものではなく、様々な実施形態に適用することができる。例えば、上記実施形態では、半導体素子１０を含む半導体装置１の製造方法について説明したが、複数の電子部品を半導体素子１０に加えて又はこれに代えて、複数の電子部品を備える半導体装置又は装置の製造方法に本発明を適用してもよい。この場合、図２の（ｂ）に示す取付け工程において、複数の半導体素子１０と共に複数の電子部品を支持部材２４に取り付け、図２の（ｃ）に示す固定工程では、硬化性接着剤層２２を硬化して半導体素子１０と共に複数の電子部品を支持部材２４に固定する。その他の工程は、上述した工程と同様なものとすることができる。このような製造方法によれば、より複雑な半導体装置等を形成することができる。なお、ここでいう電子部品は、例えば、キャバシタ又は抵抗器等の受動素子であってもよく、ＭＥＭＳ等の部品であってもよい。
以下、実施例を挙げて本発明についてさらに具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。なお、以下の実施例では、上述した実施形態に係る半導体装置の製造方法に用いる硬化性接着剤層２２（硬化後の硬化層２２ａ、保護層１２）と封止材層２６との接着強度、及び、硬化層２２ａからのガラス基板の剥離エネルギーについて説明する。なお、硬化層２２ａと封止材層２６との接着強度は、硬化層２２ａと半導体素子１０との接着強度に適用することができる。
硬化性接着剤層の原料として以下を準備した。
［熱可塑性樹脂］
・エポキシ基を有するアクリルポリマー：（ガラス転移温度：１２℃）
［エポキシ樹脂］
・ビスフェノールＦ型液状エポキシ樹脂：ＹＤＦ－８１７０Ｃ（商品名、日鉄ケミカル＆マテリアル株式会社）
・クレゾールノボラック型エポキシ樹脂：Ｎ－５００Ｐ－１０（商品名、ＤＩＣ株式会社）
［硬化剤］
・フェノール樹脂：ＰＳＭ－４３２６（商品名、群栄化学工業株式会社）
・フェノール樹脂：ＭＥＨ－７８００Ｍ（商品名、明和化成株式会社）
［シリカフィラー］
・ＳＣ２０５０－ＨＬＧ（商品名、アドマテックス株式会社）
・Ｒ９７２（商品名、日本アエロジル株式会社）
［光吸収剤］
・カーボンブラック：ＦＰ－Ｂｌａｃｋ（商品名、山陽色素株式会社）
［カップリング剤］
・（３－メルカプトプロピル）トリメトキシシラン：Ａ－１８９（商品名、モメンティブ社）
・３－ウレイドプロピルトリエトキシシラン：Ａ－１１６０（商品名、モメンティブ社）
［硬化促進剤］
・１－シアノエチル－２－フェニルイミダゾール：２ＰＺ－ＣＮ（商品名、四国化成工業株式会社）
続いて、硬化性接着剤層に用いる材料として、以下の表１に示す配合比で各原料を含み、溶剤としてシクロヘキサノンを含む樹脂ワニスを調製した。樹脂ワニスにおける溶剤以外の成分の合計濃度は、ワニスの質量を基準として４０質量％であった。
Figure 0007226664000001
各ワニスを支持フィルムに塗布し、塗膜を乾燥することにより、支持フィルム上に硬化性樹脂フィルムを形成した。硬化性樹脂フィルム上に保護フィルムを載せて、支持フィルム、硬化性樹脂フィルム及び保護フィルムから構成されるフィルムＡ又はＢを得た。硬化性樹脂フィルムは、硬化した際の厚みが２０μｍとなるようにした。
［封止材との密着性評価］
ブレードダイサ（製品名、ＤＡＤ３３６０、ＤＩＳＣＯ社製）を用いて１２ｉｎｃｈサイズのガラス基板（厚さ７００μｍ）を９ｍｍ×９ｍｍサイズに切り出した。フィルムＡ又はフィルムＢから保護フィルムを剥がして、露出した硬化性樹脂フィルムを、９ｍｍ×９ｍｍサイズのガラス基板の上にフィルムＡ又はＢを載せて、硬化性樹脂フィルムとガラス基板とを真空ラミネータ（製品名、Ｖ－１３０、ニッコーマテリアルズ社製）を用いて貼り付けた。真空ラミネータの条件は、上プラテン温度９０℃、下プラテン温度４０℃、圧力０．５ＭＰａ、加圧時間６０秒とした。
続いて、貼り付けが終了すると、大気オーブン（製品名、ＰＨＨ－２０２、エスペック社製）もしくは窒素オーブン（製品名、ＣＬＨ―２１ＣＤ、光洋サーモ社製）を用いて各条件で硬化性樹脂フィルムを硬化させた。硬化した硬化性樹脂フィルムである保護層上に封止材（製品名、ＣＥＬ―４００ＺＨＦ４０、昭和電工マテリアルズ社製）とモールド装置（製品名、ＡＤＭ－１２、メイホー社製）を用いて、保護層上に封止体（封止材層）を形成した。封止体と保護層との接着面積は１０ｍｍ２であった。モールド装置の条件は封止温度１３０℃、キュア時間６００秒とした。オーブンを用いて形成した封止体を１７５℃４時間加熱し、さらに封止体を硬化した。これによりガラス基板、保護層、封止体で構成する評価用積層体を得た。
次に、ボンドテスタ（製品名、Ｓｙｓｔｅｍ６５０、ＲＯＹＣＥ ｉｎｓｔｒｕｍｅｎｔｓ社製）を用いて、ガラス基板の主面に対して平行にせん断治具を走査し、形成した封止体をはじき出すことで得られるせん断応力を封止体と保護層の接着強度として測定した。封止体と保護層との接着面積は１０ｍｍ２、せん断治具の操作速度は５０μｍ／ｓ、クリアランスはガラス基板上に形成された保護層を基準にして１００μｍに設定した。各実施例の保護層硬化条件における接着強度の結果を表２及び表３に示す。下記の表２及び表３に示す封止体との接着強度は、実施例毎に１０回試験を行った平均値を示す。また、接着強度の測定時の温度は室温（２５℃）であった。なお、本明細書における接着強度は、上記の方法によって測定されたものである。
Figure 0007226664000002
Figure 0007226664000003
上記の表２及び表３に示すように、保護層の硬化条件を所定の範囲とすることにより、保護層となる硬化層を封止材層に対して４．０ＭＰａ以上で接着できることが確認できた。また、同様に、保護層となる硬化層を封止材層に対して２０ＭＰａ以上で接着できることが確認できた。
［レーザ剥離試験］
次に、上述した実施例１～８の試験と同様のフィルムＡ及びフィルムＢを準備し、フィルムＡ又はフィルムＢから保護フィルムを剥がして露出した硬化性樹脂フィルムをガラス基板（６０ｍｍ×６０ｍｍ、厚さ７００μｍ）に載せて硬化性樹脂フィルムとガラス基板との真空ラミネータ（製品名、Ｖ－１３０、ニッコーマテリアルズ社製）によって貼り合わせた。真空ラミネータの条件は上プラテン温度９０℃、下プラテン温度４０℃、圧力０．５ＭＰａ、加圧時間６０秒とした。オーブンを用いて１３０℃で２０分間の加熱とそれに続く１７０℃で２時間の加熱により硬化性樹脂フィルムを硬化させた。硬化した硬化性樹脂フィルムである保護層上に、エポキシ樹脂を含む封止材とモールド装置（製品名、ＣＰＭ１０８０、ＴＯＷＡ社製）を用いて、１５０℃で３００秒の条件で封止材層を形成した。形成された封止材層を１５０℃で６時間の加熱により更に硬化させた。これにより、ガラス基板、保護層及び封止材層から構成される３層構造の評価用積層体を得た。
評価用積層体に対して、ガラス基板に対して垂直となる方向に波長３５５ｎｍのＵＶレーザ光を照射し、ガラス基板の剥離を行った。照射後、保護層付き封止材層とガラス基板が容易に剥離できたものをＡ、カッターで切り込みを入れることで剥離できたものをＢとして、表４及び表５に各ＵＶレーザ光照射条件における剥離結果を示した。なお、レーザ光を照射したことにより、保護層と封止材層との接着強度の低下はなかった。
Figure 0007226664000004
Figure 0007226664000005
上記の表４及び表５に示すように、キャリアとなるガラス基板を保護層付き封止材層から剥離する際の剥離エネルギーを１ｋＷ／ｃｍ２以上２００ｋＷ／ｃｍ２以下に収めて、剥離することができることが確認できた。
１…半導体装置、１０…半導体素子、１０ａ…第１面、１０ｂ…第２面、１０ｃ…接続端子、２０…キャリア、２２…硬化性接着剤層、２２ａ…硬化層、２４，２４ａ…支持部材、２６,２６ａ…封止材層、２８…再配線層、３０…半田ボール、３２…ダイシングテープ。

Claims (21)

  1. 接続端子が形成された第１面と該第１面の逆側にある第２面とをそれぞれが有する複数の半導体素子を準備する工程と、
    キャリア上に硬化性接着剤層が形成された支持部材を準備する工程と、
    前記複数の半導体素子の前記各第２面が前記硬化性接着剤層に向くように前記複数の半導体素子を前記支持部材に取り付ける工程と、
    前記硬化性接着剤層を硬化して前記複数の半導体素子を前記支持部材に固定する工程と、
    前記複数の半導体素子を封止材により封止する工程と、
    前記キャリアを除去する工程と、を備え、
    硬化した前記硬化性接着剤層と前記封止材との接着強度が４．０ＭＰａ以上である、半導体装置の製造方法。
  2. 硬化した前記硬化性接着剤層と前記封止材との接着強度が８．０ＭＰａ以下である、
    請求項１に記載の半導体装置の製造方法。
  3. 硬化した前記硬化性接着剤層と前記封止材との接着強度が２０ＭＰａ以上である、
    請求項１に記載の半導体装置の製造方法。
  4. 接続端子が形成された第１面と該第１面の逆側にある第２面とをそれぞれが有する複数の半導体素子を準備する工程と、
    キャリア上に硬化性接着剤層が形成された支持部材を準備する工程と、
    前記複数の半導体素子の前記各第２面が前記硬化性接着剤層に向くように前記複数の半導体素子を前記支持部材に取り付ける工程と、
    前記硬化性接着剤層を硬化して前記複数の半導体素子を前記支持部材に固定する工程と、
    前記複数の半導体素子を封止材により封止する工程と、
    前記キャリアを除去する工程と、を備え、
    硬化した前記硬化性接着剤層と前記複数の半導体素子との接着強度が４．０ＭＰａ以上である、半導体装置の製造方法。
  5. 硬化した前記硬化性接着剤層と前記複数の半導体素子との接着強度が４．０ＭＰａ以上である、
    請求項１～３の何れか１項に記載の半導体装置の製造方法。
  6. 硬化した前記硬化性接着剤層が前記複数の半導体素子それぞれの前記第２面を保護した状態である前記半導体装置を取得する、
    請求項１～５の何れか一項に記載の半導体装置の製造方法。
  7. 前記キャリアがガラス基板であり、
    前記硬化性接着剤層の前記ガラス基板への接着強度は、前記硬化性接着剤層を硬化した場合に１ＭＰａ以上であり、且つ、前記硬化性接着剤層へレーザを照射した場合に５ＭＰａ以下となる、
    請求項１～６の何れか一項に記載の半導体装置の製造方法。
  8. 前記硬化性接着剤層は、熱可塑性樹脂、及びエポキシ硬化剤を含む樹脂組成物から形成され、前記熱可塑性樹脂のガラス転移温度が－４０℃以上４０℃以下である、
    請求項１～７の何れか一項に記載の半導体装置の製造方法。
  9. 前記硬化性接着剤層の厚みは、硬化後において１μｍ以上４００μｍ以下である、
    請求項１～８の何れか一項に記載の半導体装置の製造方法。
  10. 前記キャリアは、ガラス基板又は透明樹脂基板であり、その厚さが０．１ｍｍ以上２．０ｍｍ以下である、
    請求項１～９の何れか一項に記載の半導体装置の製造方法。
  11. 前記複数の半導体素子が前記支持部材に固定された状態で、前記支持部材に固定された前記複数の半導体素子を封止する封止材層を研磨する工程を更に備える、
    請求項１～１０の何れか一項に記載の半導体装置の製造方法。
  12. 前記複数の半導体素子が前記支持部材に固定された状態で、前記支持部材に固定された前記複数の半導体素子の前記第１面上に再配線層を形成する工程を更に備える、
    請求項１～１１の何れか一項に記載の半導体装置の製造方法。
  13. 前記複数の半導体素子が前記支持部材に固定された状態で、前記複数の半導体素子の前記接続端子に半田ボールを接続する工程を更に備える、
    請求項１～１２の何れか一項に記載の半導体装置の製造方法。
  14. 前記複数の半導体素子が前記支持部材に固定された状態で、前記再配線層に半田ボールを取り付ける工程を更に備える、
    請求項１２に記載の半導体装置の製造方法。
  15. 前記キャリアが光透過性基板であり、前記硬化性接着剤層が光吸収剤を含み、
    前記除去する工程では、硬化した前記硬化性接着剤層に対して前記キャリア側からレーザ光を照射して、前記キャリアを除去する、
    請求項１～１４の何れか一項に記載の半導体装置の製造方法。
  16. 前記除去する工程では、前記キャリアを剥離する剥離エネルギーが１ｋＷ/ｃｍ２以上２００ｋＷ/ｃｍ２以下となるようにレーザ光を照射して、前記キャリアを除去する、
    請求項１～１５の何れか一項に記載の半導体装置の製造方法。
  17. 前記除去する工程では、前記キャリアを削る又は溶かすことにより、前記キャリアを除去する、
    請求項１～１４の何れか一項に記載の半導体装置の製造方法。
  18. 前記除去する工程の後に、硬化した前記硬化性接着剤層又は前記封止材による封止材層の何れかの露出面をクリーニングする工程を更に備える、
    請求項１～１７の何れか一項に記載の半導体装置の製造方法。
  19. 前記除去する工程の後に前記複数の半導体素子を個片化する工程を更に備える、
    請求項１～１８の何れか一項に記載の半導体装置の製造方法。
  20. 前記個片化する工程において、硬化した前記硬化性接着剤層を前記複数の半導体素子と共に個片化し、
    前記硬化性接着剤層に前記第２面が保護された前記複数の半導体素子のそれぞれから前記半導体装置を取得する、
    請求項１９に記載の半導体装置の製造方法。
  21. 前記取り付ける工程では、前記複数の半導体素子と共に複数の電子部品を前記支持部材に取り付け、
    前記固定する工程では、前記硬化性接着剤層を硬化して前記複数の電子部品を前記支持部材に固定する、
    請求項１～２０の何れか一項に記載の半導体装置の製造方法。
JP2022549893A 2020-12-04 2021-12-02 半導体装置の製造方法 Active JP7226664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023016963A JP2023056529A (ja) 2020-12-04 2023-02-07 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/045335 WO2022118479A1 (ja) 2020-12-04 2020-12-04 半導体装置の製造方法
JPPCT/JP2020/045335 2020-12-04
PCT/JP2021/044321 WO2022118929A1 (ja) 2020-12-04 2021-12-02 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023016963A Division JP2023056529A (ja) 2020-12-04 2023-02-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022118929A1 JPWO2022118929A1 (ja) 2022-06-09
JPWO2022118929A5 JPWO2022118929A5 (ja) 2022-11-16
JP7226664B2 true JP7226664B2 (ja) 2023-02-21

Family

ID=81853353

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022549893A Active JP7226664B2 (ja) 2020-12-04 2021-12-02 半導体装置の製造方法
JP2023016963A Pending JP2023056529A (ja) 2020-12-04 2023-02-07 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023016963A Pending JP2023056529A (ja) 2020-12-04 2023-02-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20240030183A1 (ja)
JP (2) JP7226664B2 (ja)
TW (1) TW202230484A (ja)
WO (2) WO2022118479A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222164A (ja) 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013168594A (ja) 2012-02-17 2013-08-29 Fujitsu Ltd 半導体装置の製造方法及び電子装置の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP2018009138A (ja) 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
JP2019129179A (ja) 2018-01-22 2019-08-01 日立化成株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222164A (ja) 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2013168594A (ja) 2012-02-17 2013-08-29 Fujitsu Ltd 半導体装置の製造方法及び電子装置の製造方法
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP2018009138A (ja) 2016-07-05 2018-01-18 日立化成株式会社 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート
JP2019129179A (ja) 2018-01-22 2019-08-01 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2022118479A1 (ja) 2022-06-09
US20240030183A1 (en) 2024-01-25
JP2023056529A (ja) 2023-04-19
JPWO2022118929A1 (ja) 2022-06-09
TW202230484A (zh) 2022-08-01
WO2022118929A1 (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
CN101752272B (zh) 半导体器件的制造方法
TWI773341B (zh) 半導體裝置的製造方法
WO2020218531A1 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
JP7226664B2 (ja) 半導体装置の製造方法
JP7226669B2 (ja) 半導体装置の製造方法
JP2020181894A (ja) ドルメン構造を有する半導体装置の製造方法
JP7243934B2 (ja) 半導体装置の製造方法
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
WO2022118969A1 (ja) 硬化性樹脂フィルム、半導体装置製造用フィルム材、半導体装置製造用硬化性樹脂組成物、及び、半導体装置を製造する方法
JP7494842B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
JP7494844B2 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020217395A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TW202230613A (zh) 製造半導體裝置之方法
JP2016131228A (ja) 固体撮像装置の製造方法、及びガラスウェハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220819

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230123

R151 Written notification of patent or utility model registration

Ref document number: 7226664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350