JP2023056529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2023056529A JP2023056529A JP2023016963A JP2023016963A JP2023056529A JP 2023056529 A JP2023056529 A JP 2023056529A JP 2023016963 A JP2023016963 A JP 2023016963A JP 2023016963 A JP2023016963 A JP 2023016963A JP 2023056529 A JP2023056529 A JP 2023056529A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- adhesive layer
- curable adhesive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 249
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 106
- 239000000853 adhesive Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 143
- 239000012790 adhesive layer Substances 0.000 claims description 112
- 238000000034 method Methods 0.000 claims description 97
- 239000003566 sealing material Substances 0.000 claims description 57
- 230000001070 adhesive effect Effects 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 32
- 239000011521 glass Substances 0.000 claims description 27
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000007789 sealing Methods 0.000 claims description 16
- 239000006096 absorbing agent Substances 0.000 claims description 14
- 229920005992 thermoplastic resin Polymers 0.000 claims description 13
- 239000008393 encapsulating agent Substances 0.000 claims description 12
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- 230000009477 glass transition Effects 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 239000004593 Epoxy Substances 0.000 claims description 6
- 239000011342 resin composition Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000007790 scraping Methods 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 11
- 238000005538 encapsulation Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 34
- 230000001681 protective effect Effects 0.000 description 30
- 239000011241 protective layer Substances 0.000 description 25
- 239000000047 product Substances 0.000 description 15
- 239000003822 epoxy resin Substances 0.000 description 13
- 229920000647 polyepoxide Polymers 0.000 description 13
- 230000008707 rearrangement Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000000178 monomer Substances 0.000 description 10
- 239000012467 final product Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 125000003700 epoxy group Chemical group 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229920001519 homopolymer Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 4
- 229920006243 acrylic copolymer Polymers 0.000 description 4
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920001568 phenolic resin Polymers 0.000 description 4
- 239000005011 phenolic resin Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000010330 laser marking Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229920003986 novolac Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010008 shearing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 2
- LVNLBBGBASVLLI-UHFFFAOYSA-N 3-triethoxysilylpropylurea Chemical compound CCO[Si](OCC)(OCC)CCCNC(N)=O LVNLBBGBASVLLI-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229930003836 cresol Natural products 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- BVYPJEBKDLFIDL-UHFFFAOYSA-N 3-(2-phenylimidazol-1-yl)propanenitrile Chemical compound N#CCCN1C=CN=C1C1=CC=CC=C1 BVYPJEBKDLFIDL-UHFFFAOYSA-N 0.000 description 1
- UUEWCQRISZBELL-UHFFFAOYSA-N 3-trimethoxysilylpropane-1-thiol Chemical compound CO[Si](OC)(OC)CCCS UUEWCQRISZBELL-UHFFFAOYSA-N 0.000 description 1
- 229910002012 Aerosil® Inorganic materials 0.000 description 1
- 241001050985 Disco Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 125000003647 acryloyl group Chemical group O=C([*])C([H])=C([H])[H] 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000005227 gel permeation chromatography Methods 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000005641 methacryl group Chemical group 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体素子の位置ずれを低減することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置1の製造方法は、接続端子10cが形成された第1面10aと第1面10aの逆側にある第2面10bとをそれぞれが有する複数の半導体素子10を準備する工程と、キャリア20上に硬化性接着剤層22が形成された支持部材24を準備する工程と、複数の半導体素子10の各第2面10bが硬化性接着剤層22に向くように複数の半導体素子10を支持部材24に取り付ける工程と、硬化性接着剤層22を硬化して複数の半導体素子10を支持部材24に固定する工程と、複数の半導体素子10を封止材により封止する工程と、キャリア20を除去する工程と、を備える。
【選択図】図1
【解決手段】半導体装置1の製造方法は、接続端子10cが形成された第1面10aと第1面10aの逆側にある第2面10bとをそれぞれが有する複数の半導体素子10を準備する工程と、キャリア20上に硬化性接着剤層22が形成された支持部材24を準備する工程と、複数の半導体素子10の各第2面10bが硬化性接着剤層22に向くように複数の半導体素子10を支持部材24に取り付ける工程と、硬化性接着剤層22を硬化して複数の半導体素子10を支持部材24に固定する工程と、複数の半導体素子10を封止材により封止する工程と、キャリア20を除去する工程と、を備える。
【選択図】図1
Description
本開示は、半導体装置の製造方法に関する。
特許文献1には、半導体装置の製造に用いられる加熱剥離型粘着シートが開示されている。
半導体装置の製造方法の1つとして、ファンアウトパッケージが知られている。このファンアウトパッケージでは、個片化した半導体チップ(ダイ)を別のウエハ上に配列、封止して再配置ウエハとした後に、再配線層(RDL:Re-Distribution Layer)を形成し、各半導体装置を製造する。このようなファンアウトパッケージの工法では、例えば図5に示すように、半導体素子10をキャリア120上に再配置する際、キャリア120の粘着層122(例えば特許文献1を参照)上に半導体素子10をまずは配置することが行われている。しかしながら、粘着層122は半導体素子10を仮固定するものでありキャリア120上に半導体素子10を強固に固定するものではないため、封止材によって半導体素子を封止する際に半導体素子に位置ずれが生じることがある。
本開示は、半導体素子の位置ずれを低減するための製造方法を提供することを目的とする。
本開示は、一側面として、半導体装置の製造方法に関する。この半導体装置の製造方法は、接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子を準備する工程と、キャリア上に硬化性接着剤層が形成された支持部材を準備する工程と、複数の半導体素子の各第2面が硬化性接着剤層に向くように複数の半導体素子を支持部材に取り付ける工程と、硬化性接着剤層を硬化して複数の半導体素子を支持部材に固定する工程と、複数の半導体素子を封止材により封止する工程と、キャリアを除去する工程と、を備える。
この方法では、複数の半導体素子をキャリア上に取り付けるための層として硬化性接着剤層を用い、これを硬化して複数の半導体素子を支持部材に固定している。この場合、複数の半導体素子が硬化された硬化性接着剤層によりキャリア上に固定されるため、半導体素子の位置ずれを低減することができる。
上記製造方法において、硬化した硬化性接着剤層と封止材との接着強度が4.0MPa以上であってもよい。この場合、硬化性接着剤層と封止材との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。この場合において、硬化した硬化性接着剤層と封止材との接着強度が8.0MPa以下であってもよい。なお、硬化した硬化性接着剤層と封止材との接着強度が20MPa以上であってもよい。この場合、硬化性接着剤層と封止材との接着強度をより強固に保ち、パッケージ組立後の剥離を防止し、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。
上記製造方法において、硬化した硬化性接着剤層と複数の半導体素子との接着強度が4.0MPa以上であってもよい。この場合、硬化性接着剤層と複数の半導体素子(例えばシリコンチップ)との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。
上記製造方法において、硬化した硬化性接着剤層が複数の半導体素子それぞれの第2面を保護した状態である半導体装置を取得してもよい。この場合、硬化性接着剤層を半導体装置の最終製品の一部としてそのまま機能させることができる。
上記製造方法において、キャリアがガラス基板であり、硬化性接着剤層のガラス基板への接着強度は、硬化性接着剤層を硬化した場合に1MPa以上であり、且つ、硬化性接着剤層へレーザを照射した場合に5MPa以下であってもよい。硬化性接着剤層のガラス基板への接着強度が、硬化性接着剤層を硬化した場合に1MPa以上であることにより、半導体素子の支持部材への固定をより強固にして、半導体素子の位置ずれをより低減することができる。また、硬化性接着剤層のガラス基板への接着強度が、硬化性接着剤層へレーザを照射した場合に5MPa以下であることにより、キャリアを除去する際にレーザ照射で簡単に取り外すことが可能となり、作業効率を改善することができる。
上記製造方法において、硬化性接着剤層は、熱可塑性樹脂、及びエポキシ硬化剤を含む樹脂組成物から形成され、熱可塑性樹脂のガラス転移温度が-40℃以上40℃以下であってもよい。この場合、パッケージ完成後の反りを低減するといったことが可能となる。なお、硬化性接着剤層は、光吸収剤を含んでもよく、又は、光吸収特性を有していてもよい。光吸収剤又は光吸収特性は、例えばUVレーザの一種であるエキシマレーザの波長域である193nm以上351nm以下の光を吸収してもよい。このエキシマレーザとしては、例えば、XeFエキシマレーザ(波長351nm)、XeClエキシマレーザ(波長303nm)、KrFエキシマレーザ(波長248nm)、ArFエキシマレーザ(波長193nm)等を挙げることができる。また、その他のUVレーザである、YAGレーザ(3倍波)(波長355nm)、YAGレーザ(4倍波)(波長266nm)等を用いてもよい。
上記製造方法において、除去する工程では、キャリアを剥離する剥離エネルギーが1kW/cm2以上200kW/cm2以下となるようにレーザ光を照射して、キャリアを除去してもよい。この場合、低エネルギーでキャリアを除去できることから半導体素子等への熱ダメージを最小限に抑えることができ、かつレーザ照射後に生じる粉塵を最小限に抑えることができる。また、照射するレーザは低エネルギーであることから、キャリア除去に要する時間の短縮化ができる。なお、剥離に用いるレーザ種は限定されない。
上記製造方法において、硬化性接着剤層の厚みは、硬化後において1μm以上400μm以下であってもよい。この場合、硬化した硬化性接着剤層により複数の半導体素子をより確実に保持して、半導体素子の位置ずれを一層低減することができる。また、厚みが400μm以下であることにより、製造される半導体装置の低背化を図ることが可能である。
上記製造方法において、キャリアは、ガラス基板又は透明樹脂基板であり、その厚さが0.1mm以上2.0mm以下であることが好ましい。この場合、キャリアによって保持される複数の半導体素子等の位置ずれを抑制した状態で、例えば、封止材の研磨又は再配線層の形成などの工程を行うことができ、より低背化した精度のよい半導体装置を作製することが可能となる。
上記製造方法は、複数の半導体素子が支持部材に固定された状態で、支持部材に固定された複数の半導体素子を封止する封止材層を研磨する工程を更に備えてもよい。この場合、従来のファンアウト工法で用いている半導体素子の保護膜を別途設ける必要がなく、当初から硬化性接着剤層によって貼り付けられているキャリアをそのまま各工程における保護膜として用いることができる。これにより、別途、保護膜を用いる場合に比べて、製造工程を簡素化したり、また製造コストを低減したりすることができる。また、当初からのキャリアをそのまま利用しているため、途中で別途、保護膜を貼り付ける場合に比べて、複数の半導体素子の位置ずれをより一層低減することも可能である。
上記製造方法は、複数の半導体素子が支持部材に固定された状態で、支持部材に固定された複数の半導体素子の第1面上に再配線層を形成する工程を更に備えてもよい。従来のファンアウト工法では、半導体素子を粘着層でキャリアに取り付けていたり、剛性のあるキャリアを途中で取り外して封止材を研磨していたりするため、封止材及び封止材に封止されている半導体素子の表面の平坦性が悪くなり、微細な再配線層を形成することが困難であった。これに対し、本製造方法によれば、キャリア上に複数の半導体素子を取り付けたまま封止材で封止等されるため、封止材及び封止材に封止されている半導体素子の表面の平坦性を高めることができる。このため、本製造方法によれば、微細な再配線層を容易に形成することが可能となる。
上記製造方法は、複数の半導体素子が支持部材に固定された状態で、複数の半導体素子の接続端子又は再配線層に半田ボールを取り付ける工程を更に備えてもよい。この場合、キャリア上に位置ずれなく取り付けられた半導体素子又は再配線層に対して半田ボールを取り付けるため、精度よく半田ボールを取り付けることが可能となる。
上記製造方法において、キャリアが光透過性基板であり、硬化性接着剤層が光吸収剤を含み、除去する工程では、硬化した硬化性接着剤層に対してキャリア側からレーザ光を照射して、キャリアを除去することが好ましい。この場合、キャリアの取り外し作業を簡易なものとすることができる。また、レーザ光による処理のため、キャリアを取り外した表面の平坦性又は清浄度を高くすることも可能である。
上記製造方法において、除去する工程では、キャリアを削る又は溶かすことにより、キャリアを除去してもよい。
上記製造方法において、除去する工程の後に、硬化した硬化性接着剤層又は封止材による封止材層の何れかの露出面をクリーニングする工程を更に備えてもよい。この場合、製造される半導体装置の表面をより綺麗にして見栄えをよくすることができる。
上記製造方法において、除去する工程の後に複数の半導体素子を個片化する工程を更に備えてもよい。この場合、半導体素子を含む各半導体装置へ個片化するまでキャリア上に保持して各種の工程を行うことになるため、従来用いていた各種の保護層(バックサイドコート等)を用いなくてもよくなり、製造工程の削減又は製造コストの低減を図ることができる。この場合において、個片化する工程では、硬化した硬化性接着剤層を複数の半導体素子と共に個片化し、硬化性接着剤層に第2面が保護された複数の半導体素子のそれぞれから半導体装置を取得してもよい。
上記製造方法において、取り付ける工程では、複数の半導体素子と共に複数の電子部品を支持部材に取り付け、固定する工程では、硬化性接着剤層を硬化して複数の電子部品を支持部材に固定してもよい。この場合、電子部品も位置精度よく取り付けることが可能となり、より複雑な半導体装置を簡易な方法で作製することが可能となる。
本開示の一側面によれば、半導体装置の製造にあたり、半導体素子の位置ずれを低減することができる。
以下、必要により図面を参照しながら本開示のいくつかの実施形態について詳細に説明する。ただし、本開示は以下の実施形態に限られるものではない。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略することがある。上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。図面の寸法比率は図示の比率に限られるものではない。
本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。
本明細書において「~」を用いて示された数値範囲は、「~」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
(半導体装置の構成)
図1は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図1に示すように、半導体装置1は、例えばファンアウト構造を有する装置であり、半導体素子10、封止材層11、保護層12、再配線層13、及び、半田ボール14を備える。半導体装置1は、例えばファンアウトパッケージ(FO-PKG)技術によって作製されるものであり、例えばファンアウトウエハレベルパッケージ(FO-WLP)技術によって作製されてもよく、又は、ファンアウトパネルレベルパッケージ(FO-PLP)技術によって作製されてもよい。封止材層11は、半導体素子10を樹脂等の封止材により封止した層である。保護層12は、半導体素子10を保護する層であり、半導体素子10の第2面10b及び封止材層11の面11a上に配置された硬化層である。保護層12は、後述する硬化性接着剤層22を硬化することにより形成される(図2を参照)。保護層12は、半導体素子10の第2面10b及び封止材層11に対して剥離しないように固定されており、半導体素子10の第2面10b及び封止材層11の面11aと保護層12との接着強度は、例えば、4.0MPa以上であってもよい。再配線層13は、半導体素子10の第1面10a側の接続端子10cの端子ピッチを広げるための層であり、例えばポリイミド等の絶縁部分13a及び銅配線等の配線部分13bから構成される。半田ボール14は、再配線層13によって端子ピッチが広げられた端子に接続され、これにより半導体素子10の接続端子10cがピッチ変換されて(広げられて)半田ボール14に接続される。
図1は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図1に示すように、半導体装置1は、例えばファンアウト構造を有する装置であり、半導体素子10、封止材層11、保護層12、再配線層13、及び、半田ボール14を備える。半導体装置1は、例えばファンアウトパッケージ(FO-PKG)技術によって作製されるものであり、例えばファンアウトウエハレベルパッケージ(FO-WLP)技術によって作製されてもよく、又は、ファンアウトパネルレベルパッケージ(FO-PLP)技術によって作製されてもよい。封止材層11は、半導体素子10を樹脂等の封止材により封止した層である。保護層12は、半導体素子10を保護する層であり、半導体素子10の第2面10b及び封止材層11の面11a上に配置された硬化層である。保護層12は、後述する硬化性接着剤層22を硬化することにより形成される(図2を参照)。保護層12は、半導体素子10の第2面10b及び封止材層11に対して剥離しないように固定されており、半導体素子10の第2面10b及び封止材層11の面11aと保護層12との接着強度は、例えば、4.0MPa以上であってもよい。再配線層13は、半導体素子10の第1面10a側の接続端子10cの端子ピッチを広げるための層であり、例えばポリイミド等の絶縁部分13a及び銅配線等の配線部分13bから構成される。半田ボール14は、再配線層13によって端子ピッチが広げられた端子に接続され、これにより半導体素子10の接続端子10cがピッチ変換されて(広げられて)半田ボール14に接続される。
(半導体装置の製造方法)
次に、図2~図4を参照して、半導体装置1を製造する方法について説明する。図2~図4は、半導体装置1を製造する方法を順に示す図である。この半導体装置の製造方法では、まず、接続端子10cが形成された第1面10aと第1面10aの逆側にある第2面10bとをそれぞれが有する複数の半導体素子10を準備する(図1及び図2の(b)を参照)。複数の半導体素子10は、例えば、通常の半導体プロセスによってまとめて形成され、その後、ダイシングによって個片化され、各半導体素子10が作製される。この作製工程は、従来の工法を用いることができるため、説明を省略する。
次に、図2~図4を参照して、半導体装置1を製造する方法について説明する。図2~図4は、半導体装置1を製造する方法を順に示す図である。この半導体装置の製造方法では、まず、接続端子10cが形成された第1面10aと第1面10aの逆側にある第2面10bとをそれぞれが有する複数の半導体素子10を準備する(図1及び図2の(b)を参照)。複数の半導体素子10は、例えば、通常の半導体プロセスによってまとめて形成され、その後、ダイシングによって個片化され、各半導体素子10が作製される。この作製工程は、従来の工法を用いることができるため、説明を省略する。
また、図2の(a)に示すように、ガラス基板等の光透過性を有するキャリア20上に硬化性接着剤層22を形成し、これにより、複数の半導体素子10を支持するための支持部材24を形成(準備)する。本製造方法では、ダイ再配置体上に取り付けられた半導体素子10を再度個片化するまでキャリア20上で各種の工程を行うため、キャリア20の厚みを例えば0.1mm以上2.0mm以下としている。但し、キャリア20の厚みはこれに限定されない。キャリア20は、ガラス基板であることが好ましいが、光透過性を有する透明樹脂基板であってもよい。また、キャリア20は、平面視した際に円板状のウエハ形状であってもよいし、矩形状のパネル形状であってもよい。
硬化性接着剤層22は、例えば、硬化性接着剤である樹脂組成物をフィルム状にした部材(硬化性樹脂フィルム)から形成することができ、キャリア20に貼り付けることにより、支持部材24とすることができる。硬化性接着剤層22を構成する硬化性接着剤は、熱及び光の少なくとも一方によって硬化する接着剤であり、例えば、熱可塑性樹脂、及び、エポキシ硬化剤を含む樹脂組成物である。この硬化性接着剤に含まれる熱可塑性樹脂は、そのガラス転移温度が-40℃以上40℃以下であってもよい。このような硬化性接着剤層22は、硬化後の厚みが例えば1μm以上400μm以上になるように予め構成されていてもよい。また、硬化性接着剤層22を構成する硬化性樹脂フィルムは、25℃においてタック性を有してもよく、より具体的には、25℃の環境下でガラス基板に貼り合わせられる程度のタック性を有していてもよい。硬化性接着剤層22のキャリア20への接着強度は、硬化性接着剤層22を硬化した場合に1MPa以上であり、且つ、硬化性接着剤層22へレーザを照射した場合に5MPa以下となるように構成されていてもよい。
硬化性接着剤層22は、後述するレーザ剥離工程(図3の(d)を参照)でレーザ照射により加熱される部分であり、その樹脂組成物は、レーザ光を吸収する光吸収剤を含んでいることが好ましい。硬化性接着剤層22が光吸収剤を含む硬化性樹脂フィルムである場合、硬化性接着剤層22は十分に低い光透過性となる。硬化性接着剤層22に含まれる光吸収剤として、エキシマレーザによるレーザ光を吸収して発熱する材料が選定されてもよく、例えば黒色の顔料又は染料などが光吸収剤として添加されていてもよい。光吸収剤の具体例としては、カーボンブラック、アルミニウム、ニッケル、酸化チタンが挙げられる。光吸収剤の含有量は、例えば硬化性接着剤層22を構成する硬化性樹脂フィルムが波長351nmの光に対する透過率が20%以下となる範囲内のものとすることができる。具体的には、光吸収剤の含有量が、硬化性接着剤層22の質量を基準として1質量%以上30質量%以下、又は1質量%以上20質量%以下であってもよい。ここでの透過率は、硬化性接着剤層22に対して一方の主面側から所定の波長を有する光を入射させたときに、入射光の強度に対する透過光の強度の割合を意味する。
硬化性接着剤層22を構成する熱可塑性樹脂は、反応性基を有していてもよい。熱可塑性樹脂の反応性基は、例えばエポキシ基であってもよい。熱可塑性樹脂は、(メタ)アクリル共重合体であってもよく、反応性基を有する(メタ)アクリル共重合体であってもよい。本明細書において、「(メタ)アクリル」は、アクリル又はメタクリルを意味する用語として用いられる。他の類似の用語も同様に解釈される。
(メタ)アクリル共重合体は、(メタ)アクリロイル基を有する(メタ)アクリルモノマーをモノマー単位として含む共重合体である。(メタ)アクリル共重合体が、50℃以上のガラス転移温度を有するホモポリマーを形成する(メタ)アクリルモノマーと、0℃以下のガラス転移温度を有するホモポリマーを形成する(メタ)アクリルモノマーと、エポキシ基を有する(メタ)アクリルモノマーとをモノマー単位として含む共重合体であってもよい。エポキシ基を有する(メタ)アクリルモノマーによって形成されるホモポリマーのガラス転移温度は制限されない。50℃以上のガラス転移温度を有するホモポリマーを形成する(メタ)アクリルモノマー、及び、0℃以下のガラス転移温度を有するホモポリマーを形成する(メタ)アクリルモノマーは、エポキシ基を有しないモノマーであることができる。
硬化性接着剤層22を構成する熱可塑性樹脂の重量平均分子量は、200,000以上1,000,000以下であってもよい。ここでの重量平均分子量は、ゲル浸透クロマトグラフィーによって測定される、標準ポリスチレン換算値であることができる。また、熱可塑性樹脂の含有量は、硬化性接着剤層22を構成するフィルムの質量を基準として、10質量%以上80質量%以下であってもよい。
硬化性接着剤層22を構成する硬化性樹脂フィルムは、反応性基を有する化合物である硬化性樹脂を更に含んでいてもよい。硬化性樹脂は、2以上のエポキシ基を有するエポキシ樹脂であってもよく、その例としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、及びクレゾールノボラック型エポキシ樹脂が挙げられる。硬化性樹脂の分子量は3000以下であってもよい。硬化性樹脂を含む硬化性接着剤層22は、硬化性を有するとともに、適度なタック性を有し易い。硬化性樹脂の含有量は、硬化性接着剤層22を構成する硬化性樹脂フィルムの質量を基準として、1質量%以上50質量%以下であってもよい。
硬化性接着剤層22は、シリカフィラーを更に含んでいてもよい。シリカフィラーの含有量は、硬化性接着剤層22を構成するフィルムの質量を基準として、1質量%以上60質量%以下、又は5質量%以上60質量%以下であってもよい。
硬化性接着剤層22は、熱可塑性樹脂の反応性基、硬化性樹脂の反応性基、又はこれらの両方と反応する硬化剤を更に含んでいてもよい。硬化剤は、例えばフェノール樹脂であってもよい。硬化性接着剤層22が硬化剤を含む場合、硬化剤の反応を促進する硬化促進剤を更に含んでいてもよい。例えば硬化剤がフェノール樹脂である場合、硬化促進剤がイミダゾール化合物であってもよい。
続いて、支持部材24の準備が終了すると、図2の(b)に示すように、複数の半導体素子10の各第2面10bが硬化性接着剤層22に向くように複数の半導体素子10を支持部材24に取り付ける工程を行う。
続いて、支持部材24の硬化性接着剤層22上に半導体素子10が取り付けられると、図2の(c)に示すように、硬化性接着剤層22を熱及び光の少なくとも一方によって硬化させて硬化層22aとする。この硬化により、複数の半導体素子10は、支持部材24aの硬化層22aに固定される。この際の硬化層22aと半導体素子10との接着強度は、例えば4.0MPa以上であってもよく、20MPa以上であってもよく、8.0MPa以下であってもよい。
続いて、半導体素子10が支持部材24aに固定されると、図2の(d)に示すように、エポキシ等の封止樹脂(封止材)により、複数の半導体素子10を封止する。これにより、半導体素子10はその全体が封止樹脂に覆われて封止材層26内に包含される。この際、複数の半導体素子10は支持部材24aに固定されているため、各半導体素子10のキャリア20(支持部材24a)に対する位置ずれは生じない。半導体素子10を封止する材料は、エポキシ以外の絶縁樹脂であってもよい。なお、この際の硬化層22aと封止材層26との接着強度は、例えば4.0MPa以上であってもよく、20MPa以上であってもよく、8.0MPa以下であってもよい。また、硬化層22aと封止材層26との接着強度は、硬化層22aと半導体素子10との接着強度より大きくてもよく、同一であってもよい。
続いて、半導体素子10が封止樹脂により封止されると、図3の(a)に示すように、複数の半導体素子10が支持部材24a(キャリア20)に固定された状態で、封止材層26を研磨する工程を行う。この研磨工程では、例えば、半導体素子10の第1面10a側に配置されている接続端子10cが封止樹脂から外側に露出する程度まで封止材層26を研磨する。これにより、研磨済の封止材層26aの表面から半導体素子10の接続端子10cが露出して、接続可能となる。
続いて、封止材層の研磨が終了すると、図3の(b)に示すように、複数の半導体素子10が支持部材24a(キャリア20)に固定された状態で、支持部材24aに固定された複数の半導体素子10の第1面10a上に再配線層28を形成する。再配線層28は、上述した半導体装置1の再配線層13に対応する部分であり、ポリイミド等の絶縁層部分28aと、絶縁層部分28a中の銅配線等の配線部分28bとから構成される。再配線層28の形成工程では、絶縁層の形成と配線部分の形成とを所定回数繰り返して、ピッチ変換を行うための配線層を形成する。この製造方法では、半導体素子10及び封止材層26a等がキャリア20上に安定して配置されている状態で再配線層28を形成しているため、微細な再配線層を構築し易くなっている。
続いて、再配線層が形成されると、図3の(c)に示すように、複数の半導体素子10が支持部材24a(キャリア20)に固定された状態で、再配線層28を介して複数の半導体素子10の接続端子10cが半田ボール30に接続するように半田ボール30を形成する。この際、半田ボール30のピッチは、半導体素子10の接続端子10cの端子ピッチよりも広くなるように形成されている。この半田ボール30は、上述した半導体装置1における半田ボール14に対応する。
続いて、半田ボール30の取り付けが行われると、硬化層22aに対してキャリア20側からレーザ光Lを照射して、硬化層22aにレーザマーキングを行い、製品名等の必要な情報を書き込むと共に、レーザ光Lの照射により、図3の(d)に示すように、キャリア20を硬化層22aから除去する。キャリア20の除去に用いるレーザは、例えばUVレーザの一種であるエキシマレーザであり、ガラス基板からなるキャリア20のレーザ光の透過率は99%以上になっている。より具体的には、例えば波長351nmのレーザ光をエキシマレーザから硬化層22aに向かって照射することにより、硬化層22a中の光吸収剤を発熱させ、硬化層22aとキャリア20との間を剥離させる。なお、エキシマレーザから硬化層22aに照射するレーザ光の波長は532nmでもよく、他の波長でもよい。例えば、ここで用いるレーザは、XeFエキシマレーザ(波長351nm)、XeClエキシマレーザ(波長303nm)、KrFエキシマレーザ(波長248nm)、ArFエキシマレーザ(波長193nm)等のエキシマレーザであってもよいし、その他のUVレーザである、YAGレーザ(3倍波)(波長355nm)、YAGレーザ(4倍波)(波長266nm)等であってもよい。以下で使用されるレーザも同様である。
キャリア20を硬化層22aから除去する際、キャリア20を剥離する剥離エネルギーが1kW/cm2以上200kW/cm2以下となるようにレーザ光を照射して、キャリア20を除去してもよい。この場合、低エネルギーでキャリアを除去できることから半導体素子10等への熱ダメージを最小限に抑えることができ、かつレーザ照射後に生じる粉塵を最小限に抑えることができる。また、照射するレーザは低エネルギーであることから、キャリア除去に要する時間の短縮化ができる。
上記のキャリア除去工程では、レーザ光によるキャリアを剥離する方法を用いたが、キャリアの除去方法はこれに限定されない。例えば、硬化層22aからキャリア20を削り取ってもよいし、又は、所定の溶剤によってキャリア20等を溶解する(溶かす)ようにしてもよい。この除去工程の際に硬化層22aを一緒に除去してもよい。また、この除去工程の後に、硬化層22aの露出面、又は硬化層22aが除去された場合には封止材による封止材層26aの露出面を所定の方法でクリーニングしてもよい。これにより最終製品である半導体装置1の表面側をより綺麗なものとすることができる。なお、キャリア20をこのような方法で除去する場合には、キャリア20は光透過性基板でなくてもよく、また、硬化性接着剤層22が光吸収剤を含んでいなくてもよい。
続いて、キャリア20を除去すると、図4の(a)に示すように、硬化層22aの露出面側にダイシングテープ32を貼り付けて、ウエハ形状またはパネル形状のダイ再配置体とする。そして、図4の(b)及び図4の(c)に示すように、ダイ再配置体を所定の箇所Sでダイシングし、半導体素子10を含む各部分をそれぞれ個片化して、各半導体装置1とする。これにより、複数の半導体素子10を再配置したダイ再配置体から、図4の(d)及び図1に示す複数の半導体装置1を得ることができる。なお、個片化する際、硬化層22aを半導体素子10と共に個片化し、これにより、硬化層22aに第2面10bが保護された複数の半導体素子10のそれぞれから半導体装置1が取得される。
ここで、本実施形態に係る半導体装置1の製造方法による作用効果について、比較例の方法と対比して説明する。図5~図7は、ファンアウト構造を有する半導体装置を製造する第1方法(フェイスアップ、支持板なし)を順に説明する図である。図8~図10は、ファンアウト構造を有する半導体装置を製造する第2方法(フェイスアップ、支持板あり)を順に説明する図である。まず、図5~図7に示す第1方法及びそれとの対比について説明する。
(第1方法及び対比)
図5の(a)に示すように、比較例に係る第1方法では、まず、金属製のキャリア120上に粘着層122を設ける。粘着層122としては、例えば常温では粘着力を有するものの加熱により粘着力が低下する剥離シートなどが用いられる。そして、図5の(b)に示すように、粘着層122に複数の半導体素子10の第2面10bが向くように(つまりフェイスアップ)、粘着層122上に複数の半導体素子10を配置する。その後、図5の(c)に示すように、半導体素子10を封止材で封止して封止材層124を形成し、封止が終了すると、粘着層122等を加熱して半導体素子10から粘着層122を剥離してキャリア120を除去する(図5の(d)を参照)。
図5の(a)に示すように、比較例に係る第1方法では、まず、金属製のキャリア120上に粘着層122を設ける。粘着層122としては、例えば常温では粘着力を有するものの加熱により粘着力が低下する剥離シートなどが用いられる。そして、図5の(b)に示すように、粘着層122に複数の半導体素子10の第2面10bが向くように(つまりフェイスアップ)、粘着層122上に複数の半導体素子10を配置する。その後、図5の(c)に示すように、半導体素子10を封止材で封止して封止材層124を形成し、封止が終了すると、粘着層122等を加熱して半導体素子10から粘着層122を剥離してキャリア120を除去する(図5の(d)を参照)。
続いて、図5の(e)に示すように、封止材層124において半導体素子10が露出している側の面に保護膜126を貼り付ける。保護膜126は、例えば、バックサイドコート(BSC)等と呼ばれるものであり、この後の工程での汚染から半導体素子10を保護する膜である。この保護膜は、例えば、エポキシ樹脂から構成される。そして、図6の(a)に示すように、保護膜126上の封止材層124を半導体装置1の接続端子10cが露出するまで研磨し、封止材層124aとする。その後、図6の(b)及び図6の(c)に示すように、保護膜126上に配置された半導体素子10の上に、再配線層128及び半田ボール130を順に形成する。
続いて、半田ボール130が形成されると、図6の(d)に示すように、半田ボール130を保護する保護テープ132(BGテープ)を更に貼り付ける。保護テープ132は、例えば、ポリオレフィンから構成されている。そして、図7の(a)に示すように、半田ボール130が保護テープ132で保護された状態で、保護膜126を削り取る処理を行う。この際、半導体素子10の第2面10b側の一部を削り、薄型化してもよい。その後、図7の(b)及び図7の(c)に示すように、BSC膜134を介してダイシングテープ136を貼り付けて、その状態で保護テープ132を除去する工程を行う。BSC膜134は、例えば、エポキシ樹脂から構成されている。そして、保護テープ132の除去が終了すると、図7の(d)に示すように、BSC膜134にレーザ光Lによりレーザマーキングを行い、製品名等の必要な情報を書き込む。BSC膜134は半導体装置の一部を構成する。その後、図4の(a)~図4の(d)に示す方法と同様の方法で、半導体素子10を含む各部分をダイシングして個片化し、各半導体装置を得る。
このように比較例に係る第1方法では、半導体素子10を処理する工程において、少なくとも、キャリア120及び粘着層122(図5の(a)を参照)と、保護膜126(図5の(e)を参照)と、BSC膜134(図7の(b)を参照)の3種類の膜を使用している。これに対し、本実施形態に係る方法では、キャリア20及び硬化性接着剤層22を含む1種類の部材を工程の多くの部分で使用しており、この1つの部材に集約している。このため、本実施形態に係る製造方法によれば、第1方法に比べて、使用する部材を大幅に減らすことができ、また、各部材の取り付け工程及びその除去工程を大幅減らすことができ、半導体装置1を製造するプロセスを大幅に簡略化することが可能となる。
また、第1方法では、図5の(b)及び図5の(c)に示す工程において、粘着層122の上に半導体素子10を配置して、封止材で封止するようにしている。このため、キャリア120上の半導体素子10の位置ずれが生じ易い。しかも、粘着層122としては、熱発泡フィルムが用いられることもあり、その場合、更に半導体素子10の位置ずれが生じ易い。これに対し、本実施形態に係る方法では、図2の(b)及び図2の(c)に示す工程において、硬化性接着剤層22の上に半導体素子10を配置して、封止材で封止する等の処理を行う前に硬化性接着剤層22を硬化して半導体素子10をキャリア20等に固定させている。このため、本実施形態に係る製造方法によれば、第1方法に比べて、半導体素子10の位置ずれを確実に防止することができる。
また、第1方法では、図5の(c)~図5の(e)に示すように、キャリア120等が耐熱/耐薬品性がない材料であることがあり、処理工程の早い段階でキャリア120を取り外すと共に、比較的柔らかい材料からなる保護膜126上において封止材層124の研磨を行う。このため、複数の半導体素子10を再配置したダイ再配置体での平坦性が悪くなってしまう、つまり、封止材層124又は半導体素子10の平坦性が悪くなり、その後に形成する再配線層128の微細な形成が困難となる。これに対し、本実施形態に係る方法では、図2の(d)及び図3の(a)に示すように、キャリア20が耐熱/耐薬品性を有する材料から構成されているため、キャリア20を継続して使用でき、キャリア20上に封止材層26を配置した状態で研磨を行っている。このため、本実施形態に係る製造方法によれば、第1方法に比べて、封止材層26及び半導体素子10の平坦性を良好にし易く、その後に形成する再配線層28を微細に形成することができる。
また、第1方法では、図5の(d)~図7の(b)に示すように、複数の半導体素子10を配置するダイ再配置体の背面(例えば、保護膜126及びBSC膜134)がエポキシ樹脂であるため、工程を汚染する可能性がある。また、工程で使用する薬品によりこのエポキシの樹脂成分が溶出する可能性もあり、この場合、再配線層でのメッキ工程(配線形成)による銅配線等の歩留まりに影響を与える可能性がある。これに対し、本実施形態に係る方法では、図3の(a)~図3の(d)に示すように、各工程中、キャリア20がダイ再配置体の背面を継続して覆っているため、上述した汚染又は溶出を防止することができる。つまり、半導体装置1を製造する工程を清浄度の高い状態に維持することができる。
また、第1方法では、図6の(b)~図7の(b)に示すように、半導体素子10を再配置するダイ再配置体の背面がエポキシ樹脂であり装置環境等を汚染する可能性もあるため、背面がシリコン等であるファンイン(Fan-in)ウエハレベルパッケージ(WLP)の製造に用いられるケース、製造装置、搬送/吸着機構とは別々に設ける必要がある。これに対し、本実施形態に係る製造方法では、図3の(a)~図3の(d)に示すように、各工程中、ガラス等からなるキャリア20がダイ再配置体の背面を覆っているため、上述したような汚染等を防止することができる。その結果、本実施形態に係る製造方法であれば、ファンインWLPと同じ製造設備等を用いて、FO-WLP等のファンアウト構造の半導体装置を製造することが可能となる。
また、第1方法では、図6の(d)及び図7の(a)に示すように、キャリア120の後に取り付けた保護膜126を除去するため、保護テープ132を更に用いて、半田ボール130を保護している。これに対して、本実施形態に係る製造方法では、キャリア20及び硬化性接着剤層22を主に使用しており、1つの部材を使用して各処理工程で使用する部材を集約している。このため、本実施形態に係る製造方法によれば、第1方法に比べて、使用する部材を更に減らすことができ、また、各部材の取り付け工程及びその除去工程を更に減らすことができ、半導体装置1を製造するプロセスを更に簡略化することができる。
また、第1方法では、図5の(b)及び図5の(c)に示すように、キャリア120を早い段階で除去してしまうため、半導体素子10を再配置するダイ再配置体をあまり薄くして各工程を行うことができず、低背化が困難である。これに対して、本実施形態に係る方法では、キャリア20及び硬化性接着剤層22を主に使用しており、工程の初期段階から1つの部材を使用して各処理工程を行うようにしている。このため、本実施形態に係る製造方法によれば、ダイ再配置体を当初から薄くしておくことが可能となり、半導体装置1のより一層の低背化が可能となる。
なお、本実施形態に係る製造方法では、硬化した硬化性接着剤層(硬化層22a)と封止材層26との接着強度が4.0MPa以上であってもよい。この場合、硬化層22aと封止材層26との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化層22aを半導体装置1の最終製品の一部(保護層12)としてそのまま機能させることができる。この場合において、硬化した硬化性接着剤層と封止材との接着強度とが8.0MPa以下であってもよい。なお、硬化層22aと封止材層26との接着強度が20MPa以上であってもよい。この場合、硬化層22aと封止材層26との接着強度をより強固に保ち、パッケージ組立後の剥離を防止し、硬化層22aを半導体装置1の最終製品の一部(保護層12)としてそのまま機能させることができる。
また、本実施形態に係る製造方法では、硬化した硬化性接着剤層(硬化層22a)と複数の半導体素子10との接着強度が4.0MPa以上であってもよい。この場合、硬化層22aと複数の半導体素子10(例えばシリコンチップ)との接着強度を強固に保つことができ、パッケージ組立後の剥離を防止し、硬化層22aを半導体装置1の最終製品の一部としてそのまま機能させることができる。
また、本実施形態に係る製造方法では、硬化した硬化性接着剤層(硬化層22a)が複数の半導体素子10それぞれの第2面10bを保護した状態である半導体装置1を取得してもよい。この場合、製造の用いた硬化層22aを半導体装置1の最終製品の一部(保護層12)としてそのまま機能させることができる。
(第2方法及び対比)
次に、図8~図10に示す比較例に係る第2方法及びそれとの対比について説明する。図8の(a)に示すように、第2方法では、まず、ガラス製のキャリア220上に硬化性剥離層222を設ける。そして、図8の(b)に示すように、硬化性剥離層222を熱等によりベーキングして硬化層222aとする。その後、図8の(c)及び図8の(d)に示すように、熱可塑性の仮固定層224を硬化層222a上に形成し、仮固定層224を熱等によりベーキングして硬化させて硬化層224aとする。
次に、図8~図10に示す比較例に係る第2方法及びそれとの対比について説明する。図8の(a)に示すように、第2方法では、まず、ガラス製のキャリア220上に硬化性剥離層222を設ける。そして、図8の(b)に示すように、硬化性剥離層222を熱等によりベーキングして硬化層222aとする。その後、図8の(c)及び図8の(d)に示すように、熱可塑性の仮固定層224を硬化層222a上に形成し、仮固定層224を熱等によりベーキングして硬化させて硬化層224aとする。
続いて、図8の(e)に示すように、硬化層224aに複数の半導体素子10の第2面10bが向くように(つまりフェイスアップ)、硬化層224a上に複数の半導体素子10を配置する。この際、仮固定材となる硬化層224aが熱可塑性樹脂であり、高温及び高圧力にて半導体素子10を仮固定させる。その後、図9の(a)に示すように、半導体素子10を封止材で封止して封止材層226を形成する。封止が終了すると、図9の(b)に示すように、封止材層226を半導体素子10の接続端子10cが露出するまで研磨し、封止材層226aとする。この際、接続端子10cも含めて研磨し、接続端子10cをより短い接続端子10dとしてもよい。その後、図9の(c)及び図9の(d)に示すように、半導体素子10の上に、再配線層228及び半田ボール230を順に形成する。
続いて、図9の(e)に示すように、キャリア220側から硬化層222aに対してレーザ光Lを照射し、硬化層222aを熱により溶かしてキャリア220を剥離する。これにより、図10の(a)に示すように、硬化層224aが表面側に露出する。その後、図10の(b)に示すように、半田ボール230を保護する保護テープ232を更に貼り付ける。保護テープ232は、例えば、ポリオレフィンから構成されている。そして、半田ボール230が保護テープ232で保護された状態で、硬化層224aを所定のクリーニング処理により取り除いて、半導体素子10の第2面10bを外側に露出させる。更に、図10の(c)に示すように、半導体素子10の第2面10b側を研磨して薄くし、半導体素子10Aとしてもよい。
続いて、図10の(d)及び図10の(e)に示すように、BSC膜234を介してダイシングテープ236を貼り付けて、その状態で保護テープ232を除去する工程を行う。BSC膜234は、例えば、エポキシ樹脂から構成されている。そして、保護テープ232の除去が終了すると、図10の(f)に示すように、BSC膜234にレーザ光Lにてレーザマーキングを行い、製品名等の必要な情報を書き込む。その後、図4の(a)~図4の(d)に示す方法と同様の方法で、半導体素子10を含む各部分をダイシングして個片化し、各半導体装置を得る。
このように比較例に係る第2方法では、半導体素子10を処理する工程において、少なくとも、硬化性剥離層222(図8の(a)及び図8の(b)参照)と、熱可塑性の仮固定層224(図8の(c)及び図8の(d)参照)と、保護テープ232(図10の(b)及び図10の(c)参照)との3種類の部材を使用している。これに対し、本実施形態に係る方法では、キャリア20及び硬化性接着剤層22を含む1種類の部材を主に使用しており、この1つの部材を使用して各処理工程を行うようにして集約している。このため、本実施形態に係る製造方法によれば、第2方法に比べて、使用する部材を大幅に減らすことができ、また、各部材の取り付け工程及びその除去工程を大幅減らすことができ、半導体装置1を製造するプロセスを大幅に簡略化することが可能となる。
また、第2方法では、図8の(e)に示す工程において、仮固定材である硬化層224aが熱可塑性であることから、硬化層224aを長時間加圧して半導体素子10をキャリア220に取り付ける必要がある。このため、図8の(e)の工程のサイクルタイムが長くなる傾向がある。これに対し、本実施形態に係る方法では、図2の(b)及び図2の(c)に示す工程において、硬化性接着剤層22の上に半導体素子10を配置して、封止材で封止する等の処理を行う前に硬化性接着剤層22を硬化して半導体素子10をキャリア20等に固定させている。このため、本実施形態に係る製造方法によれば、第2方法に比べて、低温及び低圧で、しかも短いサイクルタイムで半導体素子10をキャリア20に固定することができる。
また、第2方法では、図8の(a)~図8の(d)に示す工程において、硬化性剥離層222の設置及びベーキング、熱可塑性の仮固定層224の設置及びベーキングを行って、半導体素子10をキャリア220に取り付けるようにしている。このため、半導体素子10をキャリア220に取り付けるため工程が複雑になり、また使用する部材が多くなってしまう。これに対し、本実施形態に係る方法では、図2の(b)及び図2の(c)に示す工程において、硬化性接着剤層22の上に半導体素子10を配置して、硬化性接着剤層22を硬化して半導体素子10をキャリア20等に固定させている。このため、本実施形態に係る製造方法によれば、第2方法に比べて、半導体素子10をキャリア20により簡単に接続させることが可能となる。
また、第2方法では、図10の(d)に示すように、研磨後にダイシングテープ236とBSC膜234とが一体となった製品を使うことがある。この一体製品は、ノリ残り、ダイシング性及びピックアップ性等が十分でないことが多く、半導体装置1を低背化することが困難である。これに対して、本実施形態に係る方法では、当初の半導体素子10のキャリア20への固定に用いた硬化性接着剤層22をそのまま半導体装置1に用いているため、かかる一体製品を使用する必要がなく、個別のダイシングテープを用いることができる。このため、低背化に適したダイシングテープを用いて、半導体装置の低背化を図ることができる。また、本実施形態に係る製造方法では、キャリア20及び硬化性接着剤層22を主に使用しており、工程の初期段階から1つの部材を使用して、各処理工程を行うようにしている。このため、本実施形態に係る製造方法によれば、ダイ再配置体を当初から薄くしておくことが可能となり、半導体装置1のより一層の低背化が可能となる。
また、第2方法では、図9の(e)及び図10の(a)に示すように、工程の途中で剥離用の硬化層222aとキャリア220とをレーザにより剥離する必要があり、またダイ再配置体に残った接着剤である硬化層224aを溶剤でクリーニング除去する必要がある。このため、キャリア220を取り外すための工程が複雑になり、その分、手間がかかってしまうといった問題がある。これに対して、本実施形態に係る製造方法では、図3の(d)に示すように、硬化層22aにレーザを照射してキャリア20を除去すると共に、硬化層22aの大部分をそのまま半導体装置1の一部(保護層12)としている。このため、キャリア20の除去作業を簡素化することができる。
このように、本実施形態に係る製造方法では、比較例に係る第1方法及び第2方法に比べて、ファンアウト構造を有する半導体装置1を製造する工程を大幅に簡素化することができる。また、半導体素子10の位置ずれを低減することができるので、より精度よく、より小型・低背化の半導体装置1を作製することが可能となる。
以上、本発明の実施形態について詳細に説明してきたが、本発明は上記実施形態に限定されるものではなく、様々な実施形態に適用することができる。例えば、上記実施形態では、半導体素子10を含む半導体装置1の製造方法について説明したが、複数の電子部品を半導体素子10に加えて又はこれに代えて、複数の電子部品を備える半導体装置又は装置の製造方法に本発明を適用してもよい。この場合、図2の(b)に示す取付け工程において、複数の半導体素子10と共に複数の電子部品を支持部材24に取り付け、図2の(c)に示す固定工程では、硬化性接着剤層22を硬化して半導体素子10と共に複数の電子部品を支持部材24に固定する。その他の工程は、上述した工程と同様なものとすることができる。このような製造方法によれば、より複雑な半導体装置等を形成することができる。なお、ここでいう電子部品は、例えば、キャバシタ又は抵抗器等の受動素子であってもよく、MEMS等の部品であってもよい。
以下、実施例を挙げて本発明についてさらに具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。なお、以下の実施例では、上述した実施形態に係る半導体装置の製造方法に用いる硬化性接着剤層22(硬化後の硬化層22a、保護層12)と封止材層26との接着強度、及び、硬化層22aからのガラス基板の剥離エネルギーについて説明する。なお、硬化層22aと封止材層26との接着強度は、硬化層22aと半導体素子10との接着強度に適用することができる。
硬化性接着剤層の原料として以下を準備した。
[熱可塑性樹脂]
・エポキシ基を有するアクリルポリマー:(ガラス転移温度:12℃)
[エポキシ樹脂]
・ビスフェノールF型液状エポキシ樹脂:YDF-8170C(商品名、日鉄ケミカル&マテリアル株式会社)
・クレゾールノボラック型エポキシ樹脂:N-500P-10(商品名、DIC株式会社)
[硬化剤]
・フェノール樹脂:PSM-4326(商品名、群栄化学工業株式会社)
・フェノール樹脂:MEH-7800M(商品名、明和化成株式会社)
[シリカフィラー]
・SC2050-HLG(商品名、アドマテックス株式会社)
・R972(商品名、日本アエロジル株式会社)
[光吸収剤]
・カーボンブラック:FP-Black(商品名、山陽色素株式会社)
[カップリング剤]
・(3-メルカプトプロピル)トリメトキシシラン:A-189(商品名、モメンティブ社)
・3-ウレイドプロピルトリエトキシシラン:A-1160(商品名、モメンティブ社)
[硬化促進剤]
・1-シアノエチル-2-フェニルイミダゾール:2PZ-CN(商品名、四国化成工業株式会社)
[熱可塑性樹脂]
・エポキシ基を有するアクリルポリマー:(ガラス転移温度:12℃)
[エポキシ樹脂]
・ビスフェノールF型液状エポキシ樹脂:YDF-8170C(商品名、日鉄ケミカル&マテリアル株式会社)
・クレゾールノボラック型エポキシ樹脂:N-500P-10(商品名、DIC株式会社)
[硬化剤]
・フェノール樹脂:PSM-4326(商品名、群栄化学工業株式会社)
・フェノール樹脂:MEH-7800M(商品名、明和化成株式会社)
[シリカフィラー]
・SC2050-HLG(商品名、アドマテックス株式会社)
・R972(商品名、日本アエロジル株式会社)
[光吸収剤]
・カーボンブラック:FP-Black(商品名、山陽色素株式会社)
[カップリング剤]
・(3-メルカプトプロピル)トリメトキシシラン:A-189(商品名、モメンティブ社)
・3-ウレイドプロピルトリエトキシシラン:A-1160(商品名、モメンティブ社)
[硬化促進剤]
・1-シアノエチル-2-フェニルイミダゾール:2PZ-CN(商品名、四国化成工業株式会社)
続いて、硬化性接着剤層に用いる材料として、以下の表1に示す配合比で各原料を含み、溶剤としてシクロヘキサノンを含む樹脂ワニスを調製した。樹脂ワニスにおける溶剤以外の成分の合計濃度は、ワニスの質量を基準として40質量%であった。
各ワニスを支持フィルムに塗布し、塗膜を乾燥することにより、支持フィルム上に硬化性樹脂フィルムを形成した。硬化性樹脂フィルム上に保護フィルムを載せて、支持フィルム、硬化性樹脂フィルム及び保護フィルムから構成されるフィルムA又はBを得た。硬化性樹脂フィルムは、硬化した際の厚みが20μmとなるようにした。
[封止材との密着性評価]
ブレードダイサ(製品名、DAD3360、DISCO社製)を用いて12inchサイズのガラス基板(厚さ700μm)を9mm×9mmサイズに切り出した。フィルムA又はフィルムBから保護フィルムを剥がして、露出した硬化性樹脂フィルムを、9mm×9mmサイズのガラス基板の上にフィルムA又はBを載せて、硬化性樹脂フィルムとガラス基板とを真空ラミネータ(製品名、V-130、ニッコーマテリアルズ社製)を用いて貼り付けた。真空ラミネータの条件は、上プラテン温度90℃、下プラテン温度40℃、圧力0.5MPa、加圧時間60秒とした。
ブレードダイサ(製品名、DAD3360、DISCO社製)を用いて12inchサイズのガラス基板(厚さ700μm)を9mm×9mmサイズに切り出した。フィルムA又はフィルムBから保護フィルムを剥がして、露出した硬化性樹脂フィルムを、9mm×9mmサイズのガラス基板の上にフィルムA又はBを載せて、硬化性樹脂フィルムとガラス基板とを真空ラミネータ(製品名、V-130、ニッコーマテリアルズ社製)を用いて貼り付けた。真空ラミネータの条件は、上プラテン温度90℃、下プラテン温度40℃、圧力0.5MPa、加圧時間60秒とした。
続いて、貼り付けが終了すると、大気オーブン(製品名、PHH-202、エスペック社製)もしくは窒素オーブン(製品名、CLH―21CD、光洋サーモ社製)を用いて各条件で硬化性樹脂フィルムを硬化させた。硬化した硬化性樹脂フィルムである保護層上に封止材(製品名、CEL―400ZHF40、昭和電工マテリアルズ社製)とモールド装置(製品名、ADM-12、メイホー社製)を用いて、保護層上に封止体(封止材層)を形成した。封止体と保護層との接着面積は10mm2であった。モールド装置の条件は封止温度130℃、キュア時間600秒とした。オーブンを用いて形成した封止体を175℃4時間加熱し、さらに封止体を硬化した。これによりガラス基板、保護層、封止体で構成する評価用積層体を得た。
次に、ボンドテスタ(製品名、System650、ROYCE instruments社製)を用いて、ガラス基板の主面に対して平行にせん断治具を走査し、形成した封止体をはじき出すことで得られるせん断応力を封止体と保護層の接着強度として測定した。封止体と保護層との接着面積は10mm2、せん断治具の操作速度は50μm/s、クリアランスはガラス基板上に形成された保護層を基準にして100μmに設定した。各実施例の保護層硬化条件における接着強度の結果を表2及び表3に示す。下記の表2及び表3に示す封止体との接着強度は、実施例毎に10回試験を行った平均値を示す。また、接着強度の測定時の温度は室温(25℃)であった。なお、本明細書における接着強度は、上記の方法によって測定されたものである。
上記の表2及び表3に示すように、保護層の硬化条件を所定の範囲とすることにより、保護層となる硬化層を封止材層に対して4.0MPa以上で接着できることが確認できた。また、同様に、保護層となる硬化層を封止材層に対して20MPa以上で接着できることが確認できた。
[レーザ剥離試験]
次に、上述した実施例1~8の試験と同様のフィルムA及びフィルムBを準備し、フィルムA又はフィルムBから保護フィルムを剥がして露出した硬化性樹脂フィルムをガラス基板(60mm×60mm、厚さ700μm)に載せて硬化性樹脂フィルムとガラス基板との真空ラミネータ(製品名、V-130、ニッコーマテリアルズ社製)によって貼り合わせた。真空ラミネータの条件は上プラテン温度90℃、下プラテン温度40℃、圧力0.5MPa、加圧時間60秒とした。オーブンを用いて130℃で20分間の加熱とそれに続く170℃で2時間の加熱により硬化性樹脂フィルムを硬化させた。硬化した硬化性樹脂フィルムである保護層上に、エポキシ樹脂を含む封止材とモールド装置(製品名、CPM1080、TOWA社製)を用いて、150℃で300秒の条件で封止材層を形成した。形成された封止材層を150℃で6時間の加熱により更に硬化させた。これにより、ガラス基板、保護層及び封止材層から構成される3層構造の評価用積層体を得た。
次に、上述した実施例1~8の試験と同様のフィルムA及びフィルムBを準備し、フィルムA又はフィルムBから保護フィルムを剥がして露出した硬化性樹脂フィルムをガラス基板(60mm×60mm、厚さ700μm)に載せて硬化性樹脂フィルムとガラス基板との真空ラミネータ(製品名、V-130、ニッコーマテリアルズ社製)によって貼り合わせた。真空ラミネータの条件は上プラテン温度90℃、下プラテン温度40℃、圧力0.5MPa、加圧時間60秒とした。オーブンを用いて130℃で20分間の加熱とそれに続く170℃で2時間の加熱により硬化性樹脂フィルムを硬化させた。硬化した硬化性樹脂フィルムである保護層上に、エポキシ樹脂を含む封止材とモールド装置(製品名、CPM1080、TOWA社製)を用いて、150℃で300秒の条件で封止材層を形成した。形成された封止材層を150℃で6時間の加熱により更に硬化させた。これにより、ガラス基板、保護層及び封止材層から構成される3層構造の評価用積層体を得た。
評価用積層体に対して、ガラス基板に対して垂直となる方向に波長355nmのUVレーザ光を照射し、ガラス基板の剥離を行った。照射後、保護層付き封止材層とガラス基板が容易に剥離できたものをA、カッターで切り込みを入れることで剥離できたものをBとして、表4及び表5に各UVレーザ光照射条件における剥離結果を示した。なお、レーザ光を照射したことにより、保護層と封止材層との接着強度の低下はなかった。
上記の表4及び表5に示すように、キャリアとなるガラス基板を保護層付き封止材層から剥離する際の剥離エネルギーを1kW/cm2以上200kW/cm2以下に収めて、剥離することができることが確認できた。
1…半導体装置、10…半導体素子、10a…第1面、10b…第2面、10c…接続端子、20…キャリア、22…硬化性接着剤層、22a…硬化層、24,24a…支持部材、26,26a…封止材層、28…再配線層、30…半田ボール、32…ダイシングテープ。
Claims (20)
- 接続端子が形成された第1面と該第1面の逆側にある第2面とをそれぞれが有する複数の半導体素子を準備する工程と、
キャリア上に硬化性接着剤層が形成された支持部材を準備する工程と、
前記複数の半導体素子の前記各第2面が前記硬化性接着剤層に向くように前記複数の半導体素子を前記支持部材に取り付ける工程と、
前記硬化性接着剤層を硬化して前記複数の半導体素子を前記支持部材に固定する工程と、
前記複数の半導体素子を封止材により封止する工程と、
前記キャリアを除去する工程と、
備える、半導体装置の製造方法。 - 硬化した前記硬化性接着剤層と前記封止材との接着強度が4.0MPa以上である、
請求項1に記載の半導体装置の製造方法。 - 硬化した前記硬化性接着剤層と前記封止材との接着強度が8.0MPa以下である、
請求項2に記載の半導体装置の製造方法。 - 硬化した前記硬化性接着剤層と前記封止材との接着強度が20MPa以上である、請求項1に記載の半導体装置の製造方法。
- 硬化した前記硬化性接着剤層と前記複数の半導体素子との接着強度が4.0MPa以上である、
請求項1~4の何れか1項に記載の半導体装置の製造方法。 - 硬化した前記硬化性接着剤層が前記複数の半導体素子それぞれの前記第2面を保護した状態である前記半導体装置を取得する、
請求項1~5の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアがガラス基板であり、
前記硬化性接着剤層の前記ガラス基板への接着強度は、前記硬化性接着剤層を硬化した場合に1MPa以上であり、且つ、前記硬化性接着剤層へレーザを照射した場合に5MPa以下となる、
請求項1~6の何れか一項に記載の半導体装置の製造方法。 - 前記硬化性接着剤層は、熱可塑性樹脂、及びエポキシ硬化剤を含む樹脂組成物から形成され、前記熱可塑性樹脂のガラス転移温度が-40℃以上40℃以下である、
請求項1~7の何れか一項に記載の半導体装置の製造方法。 - 前記硬化性接着剤層の厚みは、硬化後において1μm以上400μm以下である、
請求項1~8の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアは、ガラス基板又は透明樹脂基板であり、その厚さが0.1mm以上2.0mm以下である、
請求項1~9の何れか一項に記載の半導体装置の製造方法。 - 前記複数の半導体素子が前記支持部材に固定された状態で、前記支持部材に固定された前記複数の半導体素子を封止する封止材層を研磨する工程を更に備える、
請求項1~10の何れか一項に記載の半導体装置の製造方法。 - 前記複数の半導体素子が前記支持部材に固定された状態で、前記支持部材に固定された前記複数の半導体素子の前記第1面上に再配線層を形成する工程を更に備える、
請求項1~11の何れか一項に記載の半導体装置の製造方法。 - 前記複数の半導体素子が前記支持部材に固定された状態で、前記複数の半導体素子の前記接続端子又は前記再配線層に半田ボールを取り付ける工程を更に備える、
請求項1~12の何れか一項に記載の半導体装置の製造方法。 - 前記キャリアが光透過性基板であり、前記硬化性接着剤層が光吸収剤を含み、
前記除去する工程では、硬化した前記硬化性接着剤層に対して前記キャリア側からレーザ光を照射して、前記キャリアを除去する、
請求項1~13の何れか一項に記載の半導体装置の製造方法。 - 前記除去する工程では、前記キャリアを剥離する剥離エネルギーが1kW/cm2以上200kW/cm2以下となるようにレーザ光を照射して、前記キャリアを除去する、
請求項1~14の何れか一項に記載の半導体装置の製造方法。 - 前記除去する工程では、前記キャリアを削る又は溶かすことにより、前記キャリアを除去する、
請求項1~13の何れか一項に記載の半導体装置の製造方法。 - 前記除去する工程の後に、硬化した前記硬化性接着剤層又は前記封止材による封止材層の何れかの露出面をクリーニングする工程を更に備える、
請求項1~16の何れか一項に記載の半導体装置の製造方法。 - 前記除去する工程の後に前記複数の半導体素子を個片化する工程を更に備える、請求項1~17の何れか一項に記載の半導体装置の製造方法。
- 前記個片化する工程において、硬化した前記硬化性接着剤層を前記複数の半導体素子と共に個片化し、
前記硬化性接着剤層に前記第2面が保護された前記複数の半導体素子のそれぞれから前記半導体装置を取得する、
請求項18に記載の半導体装置の製造方法。 - 前記取り付ける工程では、前記複数の半導体素子と共に複数の電子部品を前記支持部材に取り付け、
前記固定する工程では、前記硬化性接着剤層を硬化して前記複数の電子部品を前記支持部材に固定する、
請求項1~19の何れか一項に記載の半導体装置の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2020/045335 | 2020-12-04 | ||
PCT/JP2020/045335 WO2022118479A1 (ja) | 2020-12-04 | 2020-12-04 | 半導体装置の製造方法 |
JP2022549893A JP7226664B2 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
PCT/JP2021/044321 WO2022118929A1 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022549893A Division JP7226664B2 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023056529A true JP2023056529A (ja) | 2023-04-19 |
Family
ID=81853353
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022549893A Active JP7226664B2 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
JP2023016963A Pending JP2023056529A (ja) | 2020-12-04 | 2023-02-07 | 半導体装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022549893A Active JP7226664B2 (ja) | 2020-12-04 | 2021-12-02 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240030183A1 (ja) |
JP (2) | JP7226664B2 (ja) |
TW (1) | TW202230484A (ja) |
WO (2) | WO2022118479A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222164A (ja) | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP5810957B2 (ja) * | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
WO2017149810A1 (ja) * | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
JP6859729B2 (ja) * | 2016-07-05 | 2021-04-14 | 昭和電工マテリアルズ株式会社 | 仮固定用樹脂組成物、仮固定用樹脂フィルム、仮固定用樹脂フィルムシート及び半導体装置の製造方法 |
JP2019129179A (ja) * | 2018-01-22 | 2019-08-01 | 日立化成株式会社 | 半導体装置の製造方法 |
-
2020
- 2020-12-04 WO PCT/JP2020/045335 patent/WO2022118479A1/ja active Application Filing
-
2021
- 2021-12-02 JP JP2022549893A patent/JP7226664B2/ja active Active
- 2021-12-02 WO PCT/JP2021/044321 patent/WO2022118929A1/ja active Application Filing
- 2021-12-02 US US18/255,382 patent/US20240030183A1/en active Pending
- 2021-12-03 TW TW110145151A patent/TW202230484A/zh unknown
-
2023
- 2023-02-07 JP JP2023016963A patent/JP2023056529A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022118479A1 (ja) | 2022-06-09 |
TW202230484A (zh) | 2022-08-01 |
JPWO2022118929A1 (ja) | 2022-06-09 |
US20240030183A1 (en) | 2024-01-25 |
JP7226664B2 (ja) | 2023-02-21 |
WO2022118929A1 (ja) | 2022-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101752272B (zh) | 半导体器件的制造方法 | |
KR20100066384A (ko) | 반도체 기판의 저면 및 측면을 수지 보호막으로 덮은 반도체 장치의 제조방법 | |
TWI773341B (zh) | 半導體裝置的製造方法 | |
TW202105620A (zh) | 具有支石墓結構的半導體裝置的製造方法、支持片的製造方法及積層膜 | |
JP7226664B2 (ja) | 半導体装置の製造方法 | |
JP7226669B2 (ja) | 半導体装置の製造方法 | |
JP2020181894A (ja) | ドルメン構造を有する半導体装置の製造方法 | |
JP7243934B2 (ja) | 半導体装置の製造方法 | |
KR20220002256A (ko) | 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 | |
WO2022118969A1 (ja) | 硬化性樹脂フィルム、半導体装置製造用フィルム材、半導体装置製造用硬化性樹脂組成物、及び、半導体装置を製造する方法 | |
JP7494842B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
JP7494844B2 (ja) | ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム | |
WO2020218532A1 (ja) | ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法 | |
WO2020218524A1 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
WO2020217395A1 (ja) | ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム | |
CN113574663A (zh) | 具有支石墓结构的半导体装置及其制造方法 | |
JP2016131228A (ja) | 固体撮像装置の製造方法、及びガラスウェハ |