KR20100065185A - 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법 - Google Patents

접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20100065185A
KR20100065185A KR1020107007639A KR20107007639A KR20100065185A KR 20100065185 A KR20100065185 A KR 20100065185A KR 1020107007639 A KR1020107007639 A KR 1020107007639A KR 20107007639 A KR20107007639 A KR 20107007639A KR 20100065185 A KR20100065185 A KR 20100065185A
Authority
KR
South Korea
Prior art keywords
adhesive film
semiconductor
semiconductor chip
semiconductors
film
Prior art date
Application number
KR1020107007639A
Other languages
English (en)
Inventor
게이이치 하타케야마
유우키 나카무라
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20100065185A publication Critical patent/KR20100065185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명의 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프(dicing tape)가 그 순서로 적층되고, 반도체용 접착 필름이 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장(引張) 파단(破斷) 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만이며, 반도체 웨이퍼가, 레이저광의 조사(照射)에 의해 형성된 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하기 위한 개질부(改質部)를 가지는 적층체를 준비하는 단계와, 다이싱 테이프를 복수 개의 반도체칩이 서로 이격되는 방향으로 신장시켜 반도체용 접착 필름은 분할하지 않고 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하는 단계와, 복수 개의 반도체칩을 각각 적층체의 적층 방향으로 픽업함으로써 반도체용 접착 필름을 분할하여 접착 필름이 부착된 반도체칩을 얻는 단계를 포함한다.

Description

접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법{METHOD FOR PRODUCING SEMICONDUCTOR CHIP WITH ADHESIVE FILM, ADHESIVE FILM FOR SEMICONDUCTOR USED IN THE METHOD, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은, 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체칩과 반도체칩 탑재용 지지부재와의 접합에는, 은(銀)페이스트가 주로 사용되어 왔다. 그런데, 반도체칩의 소형화·고성능화, 및 사용되는 지지 부재의 소형화, 세밀화에 따라 은페이스트를 사용하는 방법에서는, 페이스트의 비어져 나옴이나 반도체칩의 경사에 기인하는 와이어 본딩 시의 문제점의 발생, 접착제층의 막두께의 제어 곤란성 및 접착제층의 보이드 발생 등의 문제가 표면화되고 있다. 또한, 소형화, 고밀도화의 요구가 높은 휴대 기기 등의 분야에서는 내부에 복수 개의 반도체칩을 적층한 반도체 장치가 개발되어 양산되고 있지만, 이와 같은 반도체 장치를 제조하는 경우, 상기한 문제가 특히 표면화되기 쉽다. 그러므로, 최근에는 은페이스트 대신에 필름형의 접착제(이하, 반도체용 접착 필름이라고 함)가 사용되고 있다.
반도체용 접착 필름을 사용하여 반도체 장치를 제조하는 방법으로서는, (1) 반도체용 접착 필름을 임의의 사이즈로 잘라낸 것을, 배선이 형성된 베이스재 등의 반도체칩 탑재용 지지 부재 또는 반도체칩 상에 접착하고, 그 위에 반도체칩을 열압착하는 개편(個片) 접착 방식, 및 (2) 반도체 웨이퍼의 배면에 반도체용 접착 필름을 접착한 후, 이것을 회전날에 의해 개편화(個片化)하여, 접착 필름이 부착된 반도체칩을 얻고, 이것을 반도체칩 탑재용 지지 부재 또는 반도체칩에 열압착하는 웨이퍼 배면 접착 방식이 있다. 최근에는, 반도체 장치의 제조 단계의 간략화를 도모하기 위하여, 상기 (2)의 웨이퍼 배면 접착 방식이 주류로 되어 있다.
웨이퍼 배면 접착 방식에서는, 상기한 바와 같이, 반도체용 접착 필름을 접착한 반도체 웨이퍼를 회전날에 의해 절단하는 것이 일반적이었다. 그러나, 회전날을 사용한 일반적인 다이싱(dicing) 방법에 의해 반도체 웨이퍼 및 접착 필름을 동시에 절단하면, 절단 후의 반도체칩 측면에 있어서 크랙(칩 크랙)이 발생하거나, 절단면에 있어서 접착 필름이 들떠 버(burr)가 많이 발생하는 문제가 있었다. 이 칩 크랙이나 버가 존재하면, 반도체칩을 픽업할 때 반도체칩이 파손되기 쉬워진다. 특히, 얇은 두께로 된 반도체 웨이퍼로부터 개편화된 반도체칩을 파손되지 않게 하여 픽업하는 것이 곤란해진다.
그래서, 최근, 반도체 웨이퍼를 다이싱하는 방법으로서 반도체 웨이퍼에 레이저광을 조사(照射)함으로써 반도체 웨이퍼 내부에 선택적으로 개질부(改質部)를 형성하고, 개질부에 따라 반도체 웨이퍼를 절단하는 스텔스 다이싱(stealth dicing)이라는 방법이 제안되어 있다(예를 들면, 특허 문헌 1, 특허 문헌 2 참조). 이 방법에서는, 예를 들면, 개질부가 형성된 반도체 웨이퍼를 다이싱 테이프(dicing tape)에 접착하고, 다이싱 테이프를 신장시켜 반도체 웨이퍼에 응력을 가함으로써, 개질부에 따라 반도체 웨이퍼가 복수 개의 반도체칩으로 분할된다.
[특허 문헌 1] 일본공개특허 제2002-192370호 공보
[특허 문헌 2] 일본공개특허 제2003-338467호 공보
그러나, 다이 본링 장치의 신장(expand) 기구만으로 반도체용 접착 필름을 완전히 분단하는 것은 곤란하고, 반도체용 접착 필름의 분할에는 별도의 신장 장치가 필요해진다. 그러므로, 스텔스 다이싱 방식이라도, 반도체 장치의 제조에 있어서의 조립성과 신뢰성의 양립을 도모하는 데는, 접착 필름의 분할성의 점에서 보다 개선의 필요가 있다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 이루어진 것이며, 반도체 웨이퍼로부터 반도체칩을 양호한 수율로 얻을 수 있는 동시에, 버가 충분히 적고 반도체칩과 대략 동일 형상의 접착 필름이 접착된 접착 필름이 부착된 반도체칩을 얻을 수 있는, 접착 필름이 부착된 반도체칩의 제조 방법 및 이 접착 필름이 부착된 반도체칩의 제조 방법에 바람직하게 사용되는 반도체용 접착 필름, 및 조립성과 신뢰성과의 양립을 가능하게 하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기한 바와 같은 문제점을 해결하기 위하여, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프가 그 순서로 적층되고, 반도체용 접착 필름이 1㎛ ~ 15㎛ 범위의 두께를 가지고 또한 5% 미만의 인장(引張) 파단(破斷) 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만이며, 반도체 웨이퍼가, 레이저광의 조사에 의해 형성된 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하기 위한 개질부를 가지는 적층체를 준비하는 단계와, 다이싱 테이프를 복수 개의 반도체칩이 서로 이격되는 방향으로 신장시켜 반도체용 접착 필름은 분할하지 않고 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하는 단계와, 복수 개의 반도체칩을 각각 적층체의 적층 방향으로 픽업함으로써 반도체용 접착 필름을 분할하여 접착 필름이 부착된 반도체칩을 얻는 단계를 포함한다.
본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 의하면, 스텔스 다이싱 방식과 상기 특정한 반도체용 접착 필름을 조합하여, 반도체칩의 픽업에 의해 얻어지는 전단력(剪斷力)을 이용하여 반도체용 접착 필름의 분할을 행함으로써, 반도체 웨이퍼로부터 반도체칩을 양호한 수율로 얻을 수 있는 동시에, 버가 충분히 적고 반도체칩과 대략 동일 형상의 접착 필름이 접착된, 접착 필름이 부착된 반도체칩을 얻을 수 있다.
반도체용 접착 필름의 두께가 1㎛ 미만이면, 접착 필름의 제작이 곤란해지고, 15㎛을 넘으면, 반도체칩의 픽업에 의해 반도체용 접착 필름을 분할하는 것이 곤란해진다. 또한, 반도체용 접착 필름의 인장 파단 신장도가 5% 이상이면, 다이싱 테이프의 신장량을 통상 이상으로 크게 할 필요가 있고, 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율이 110% 이상이면, 버의 발생을 억제하면서 반도체용 접착 필름을 완전히 분단(分斷)하는 것이 곤란해지므로, 반도체칩의 형상에 맞는 접착 필름을 얻기 어려워진다.
또한, 본 발명의 반도체 장치의 제조 방법은, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 의해 얻어진 접착 필름이 부착된 반도체칩을, 다른 반도체칩 또는 반도체칩 탑재용 지지 부재에 접착하는 단계를 포함한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 의해 얻어진 접착 필름이 부착된 반도체칩을 사용함으로써, 조립성과 신뢰성과의 양립을 도모할 수 있다.
본 발명은 또한, 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장 파단 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 사용하기 위한 반도체용 접착 필름을 제공한다.
본 발명에 의하면, 반도체 웨이퍼로부터 반도체칩을 양호한 수율로 얻을 수 있는 동시에, 버가 충분히 적고 반도체칩과 대략 동일 형상의 접착 필름이 접착된 접착 필름이 부착된 반도체칩을 얻을 수 있는, 접착 필름이 부착된 반도체칩의 제조 방법 및 이 접착 필름이 부착된 반도체칩의 제조 방법에 바람직하게 사용되는 반도체용 접착 필름, 및 조립성과 신뢰성과의 양립을 가능하게 하는 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 실시형태에 관한 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식적인 단면도이다.
도 2는 본 발명의 실시형태에 관한 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식적인 단면도이다.
도 3은 본 발명의 실시형태에 관한 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식적인 단면도이다.
도 4는 본 발명의 실시형태에 관한 접착 필름이 부착된 반도체칩의 제조 방법을 설명하기 위한 모식적인 단면도이다.
도 5는 본 발명의 반도체 장치의 일실시형태를 나타낸 단면도이다.
이하, 본 발명의 바람직한 실시형태에 대하여 상세하게 설명한다.
도 1 내지 도 4는, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법의 바람직한 일실시형태를 설명하기 위한 모식적인 단면도이다. 본 실시형태에 관한 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼(1), 본 발명에 관한 반도체용 접착 필름(5) 및 다이싱 테이프(6)가 그 순서로 적층된 적층체(20)를 준비하는 단계(도 2)와, 다이싱 테이프(6)를 복수 개의 반도체칩(8)이 서로 이격되는 방향으로 신장시킴으로써, 반도체용 접착 필름(5)은 분할하지 않고 반도체 웨이퍼(1)를 복수 개의 반도체칩(8)으로 분할하는 단계(도 3)와, 복수 개의 반도체칩(8)을 각각 적층체의 적층 방향으로 픽업함으로써 반도체용 접착 필름(5)을 분할하여 접착 필름이 부착된 반도체칩(30)을 얻는 단계(도 4)를 포함한다. 이들 단계를 거쳐 얻어지는 접착 필름이 부착된 반도체칩(30)은, 버가 충분히 적고 반도체칩(8)과 대략 동일 형상으로 되는 접착 필름(5a)을 가진다.
도 2에 나타낸 반도체 웨이퍼(1)는, 레이저광의 조사에 의해 형성된 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하기 위한 개질부(3)를 가지고 있다. 이 개질부(3)는, 예를 들면, 반도체 웨이퍼(1)와 백그라인드 테이프(backgrind tape)(2)의 적층물을, 반도체 웨이퍼(1)의 회로면의 반대측으로부터 레이저광(4)을 조사함으로써 선택적으로 형성할 수 있다(도 1). 이러한 레이저광의 조사에 의한 가공은, 이른바 스텔스 다이싱으로서 알려져 있는 방법에 있어서 통상 채용되고 있는 조건에 따라 행할 수 있다.
반도체 웨이퍼(1)로서는, 단결정 실리콘 이외에, 다결정 실리콘, 각종 세라믹, 갈륨 비소 등의 화합물 반도체 등으로 구성되는 웨이퍼가 사용된다. 백그라인드 테이프(2)로서는, 폴리에틸렌 테레프탈레이트계 테이프 등이 사용된다.
적층체(20)는, 개질부(3)가 형성된 반도체 웨이퍼(1)의 배면(백그라인드 테이프(2) 측과 반대의 면)에 반도체용 접착 필름(5) 및 다이싱 테이프(6)를 그 순서로 접착하거나, 또는 반도체용 접착 필름(5) 및 다이싱 테이프(6)가 적층된 복합 시트를 반도체용 접착 필름(5)이 반도체 웨이퍼(1) 측에 위치하는 방향으로 반도체 웨이퍼(1)의 배면에 접착하는 방법으로 준비된다. 적층체(20)를 얻는 단계는 본 실시형태와 같은 순서에 한정되는 것은 아니다. 예를 들면, 반도체 웨이퍼에 반도체용 접착 필름을 접착한 후, 레이저 가공에 의해 개질부를 형성해도 된다.
다이싱 테이프(6)는, 고정용의 링에 대하여 고정 가능한 정도의 점착성을 가지고, 개질부(3)에 따라 반도체 웨이퍼(1)가 분단되도록 신장시키는 것이 가능한 것이면, 특별히 제한없이 사용된다. 예를 들면, 염화비닐계 테이프를 다이싱 테이프로서 사용할 수 있다. 상업적으로 입수 가능한 것으로서, 「AF-80H」, 「T-80MW」(이상, 전기 화학 공업사제, 상품명) 등을 들 수 있다.
도 2에는, 반도체 웨이퍼(1)에 백그라인드 테이프(2)가 적층된 상태가 도시되어 있지만, 백그라인드 테이프(2)는 다음의 단계 전에 박리된다. 또한, 도 2에 나타낸 적층체(20)의 다이싱 테이프(6)에는 고정용의 링인 웨이퍼 링(7)이 구비되어 있다.
반도체 웨이퍼(1)를 복수 개의 반도체칩(8)으로 분할하는 단계에서는, 백그라인드 테이프를 박리한 후에, 신장링(9)을 다이싱 테이프(6)의 아래쪽으로부터 위쪽(도 3의 화살표 A의 방향)으로 밀어올리는 것에 의해, 다이싱 테이프(6)가, 복수 개의 반도체칩(8)이 서로 이격되는 방향(도 3의 화살표 B의 방향)으로 신장된다. 그리고, 반도체 웨이퍼(1)가 개질부(3)를 기점(起点)으로 하여 복수 개의 반도체칩(8)으로 분할된다. 이 방법에 의하면, 반도체 웨이퍼(1)를 다이싱 블레이드에 의해 절단할 필요가 없기 때문에, 반도체 웨어의 개편화의 속도를 높일 수 있다. 다이싱 테이프(6)의 신장은, 다이 본링 장치에 의해 행할 수 있다.
반도체용 접착 필름(5)은, 상기한 신장 단계에서는 분할되지 않고, 다음의 픽업 단계에서 분할된다. 따라서, 다이싱 테이프(6)의 신장량은, 반도체 웨이퍼(1)의 분할이 가능해지는 범위이면 된다. 신장량은, 초기의 다이싱 테이프(6)의 최대 폭이 200㎜ ~ 300㎜의 범위인 경우, 신장시킨 후의 다이싱 테이프(6)의 폭(최대 폭)과 초기의 다이싱 테이프(6)의 폭(최대 폭)과의 차이이며, 바람직하게는 1㎜ ~ 20㎜이며, 보다 바람직하게는 2㎜ ~ 15㎜이며, 가장 바람직하게는 3㎜ ~ 10㎜이다.
본 실시형태에 있어서의 다이싱 테이프(6)의 신장량은, 종래의 반도체용 접착 필름을 신장에 의해 절단하는 경우에 비해 적게 할 수 있다. 그러므로, 별도 종래의 스텔스 다이싱 방식에 있어서 사용되고 있는 신장 장치를 준비할 필요가 없다.
또한, 본 실시형태의 경우, 다이싱 테이프(6)를 신장시키는 속도(신장 속도)는 바람직하게는 1㎜ ~ 50㎜/초이며, 보다 바람직하게는 2㎜ ~ 30㎜/초이며, 가장 바람직하게는 3㎜ ~ 20㎜/초이다. 신장 속도가 1㎜/초 미만이면, 반도체 웨이퍼(1)를 완전히 분단하는 것이 곤란해지는 경향이 있다.
복수 개의 반도체칩을 픽업하는 단계에서는, 신장시킨 다이싱 테이프의 아래쪽을 흡착 돔(11)으로 진공 흡착하고, 밀어올리는 침(10)으로 픽업할 반도체칩이 있는 부위를 밀어올리고, 픽업 콜릿(pickup collet)(12)에 의해 반도체칩(8)이 적층체의 적층 방향(도 4의 화살표 C의 방향)으로 픽업된다. 이 때, 반도체용 접착 필름(5)에는 그 두께 방향으로 전단력이 걸려, 반도체칩(8)의 형상으로 분단된다. 이로써, 버가 충분히 적고 반도체칩과 대략 동일 형상의 접착 필름(5a)이 접착된 접착 필름이 부착된 반도체칩(30)을 얻을 수 있다.
상기 단계에서 사용되는 픽업 방식으로서는, 르네사스 동일본 세미컨덕터사의 다심(多芯) 밀어올림 방식, 3단 밀어올림 방식 등의 얇은 칩용으로서 개발되어 있는 방식이 바람직하다.
다심 밀어올림 방식이나 통상의 핀 밀어올림 방식을 이용하는 경우, 핀의 배치로서는, 칩의 4코너 부근 및 그 사이에 등간격으로 핀을 배치하는 것이 바람직하다. 특히, 다심 밀어올림 방식의 경우, 핀을 많이 배치하지 않으면 다이싱 테이프 아래쪽으로부터의 흡착 효과가 약해지기 때문에, 10㎜×10㎜ 정도의 사이즈이면 9개 정도의 배치가 바람직하다.
또한, 반도체칩을 픽업하는 픽업 콜릿(12)은, 칩 사이즈와 대략 동등한 사이즈로 하는 것이 바람직하다. 핀을 밀어올릴 때의 조건으로서, 밀어올리는 높이는 최대 2000㎛ 이하가 바람직하고, 700㎛ 이하가 바람직하고, 600㎛ 이하가 보다 바람직하고, 500㎛ 이하가 가장 바람직하다. 2000㎛을 초과하는 높이까지 밀어올리면 칩이 파손될 우려가 있기 때문에 바람직하지 않다.
핀을 밀어올리는 속도는, 20㎜/s ~ 200㎜/s가 바람직하고, 30㎜/s ~ 150㎜/s가 보다 바람직하고, 50㎜/s ~ 100㎜/s가 가장 바람직하다. 속도가 20㎜/s 미만이면 밀어올릴 때 다이 본딩 필름을 분할하는 것이 곤란해지는 경향이 있고, 200㎜/s를 넘으면, 충격에 의해 반도체칩이 파손될 가능성이 높아지기 때문에 바람직하지 않다.
본 실시형태에 있어서는, 밀어올림을 2단계 이상으로 나누어 행해도 된다. 예를 들면, 1단계째를, 밀어올림 높이 250㎛ ~ 1000㎛, 밀어올림 속도 50㎜/s ~ 100㎜/s의 조건 하에서 행하고, 2단계째를, 밀어올림 높이 1000㎛ ~ 2000㎛, 밀어올림 속도 1㎜/s ~ 30㎜/s의 조건 하에서 핀의 밀어올림을 행할 수 있다.
본 실시형태에 있어서는, 본 발명에 관한 특정한 반도체용 접착 필름을 적용함으로써, 상기 픽업 단계에서 반도체용 접착 필름으로부터 버가 충분히 적고 반도체칩과 대략 동일 형상의 접착 필름(5a)이 분단된다.
이하, 본 발명에 관한 반도체용 접착 필름에 대하여 설명한다.
본 발명에 관한 반도체용 접착 필름은, 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장 파단 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만이다. 이와 같은 반도체용 접착 필름은, 열경화성 수지 및/또는 열가소성 수지를 함유하여 구성된다.
반도체용 접착 필름의 두께가 1㎛ 미만이면, 접착 필름의 제작이 곤란해지고, 15㎛을 넘으면, 반도체칩의 픽업에 의해 반도체용 접착 필름을 분할하는 것이 곤란해진다. 또한, 반도체용 접착 필름의 인장 파단 신장도가 5% 이상이면, 다이싱 테이프의 신장량을 통상 이상으로 크게 할 필요가 있다. 또한, 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율이 110% 이상인 것은, 항복(降伏) 상태가 긴 것, 또는 네킹(necking)이 일어나기 쉬운 것을 의미하고, 이 경우, 버의 발생을 억제하면서 반도체용 접착 필름을 완전히 분단하는 것이 곤란해지므로, 반도체칩의 형상에 맞는 접착 필름을 얻기 어려워진다.
상기와 동일한 관점에서, 인장 파단 신장도는, 4% 미만이 바람직하고, 3.5% 미만이 보다 바람직하다. 마찬가지로, 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율은, 108% 미만이 바람직하고, 105% 미만이 보다 바람직하다. 그리고, 이러한 비율은, 인장 파단 신장도와 최대 하중 시의 신장도가 일치할 때, 최저값인 100%로 된다.
최대 응력, 최대 하중 신장도 및 인장 파단 신장도는, B 스테이지 상태의 반도체용 접착 필름으로부터 잘라내어진, 폭 5㎜, 길이 50㎜ 및 두께 25㎛의 사이즈를 가지는 단책형(短冊狀)의 시험편을 사용하여, 25℃의 환경 하에서, 이하의 조건 하에서 인장 시험을 행함으로써 구해진다.
인장 시험기: SIMADZU제 100N 오토그래프 「AGS-100NH」
척 간의 거리(시험 개시 시): 30㎜
인장 속도: 5㎜/분
인장 시험에 의해 얻어진 응력-변형 곡선으로부터, 최대 하중, 최대 하중 시의 척 간의 길이, 및 파단시의 척 간의 길이를 판독하고, 이들의 값과 시료 단면적의 실측값을 이용하여, 하기 식에 의해 최대 응력, 최대 하중 신장도 및 인장 파단 신장도를 산출한다.
최대 응력(Pa)= 최대 하중(N)/시료의 단면적(m2)
최대 하중 시의 신장도(%)=｛(최대 하중 시의 척 간의 길이(㎜)-30)/30｝×100
인장 파단 신장도(%)=｛(파단시의 척 간의 길이(㎜)-30)/30｝×100
통상, 복수 개의 시험편에 대하여 측정을 행하고, 그 평균값을 그 반도체용 접착 필름의 인장 특성으로서 기록한다. 재현성의 관점에서, 인장 시험은 상기 조건 하에서 행하는 것이 바람직하지만, 실질적으로 동일한 시험 결과를 부여하는 다른 조건으로 변경해도 된다.
또한, 반도체용 접착 필름의 두께는, 피착체(被錯體)와의 밀착성 및 필름의 분단성의 관점에서, 3㎛ ~ 15㎛가 바람직하고, 5㎛ ~ 15㎛가 보다 바람직하다.
반도체용 접착 필름(5)은, 바람직하게는, 고분자량 성분, 열경화성 성분 및 필러(filler)를 함유한다. 이들 성분에 의해 반도체용 접착 필름(5)을 구성하고, 각 성분의 종류 및 배합량을 조정함으로써, 상기 특정한 인장 특성을 가지는 반도체용 접착 필름(5)을 얻을 수 있다. 고분자량 성분으로서는, 열가소성 수지가 바람직하다.
반도체용 접착 필름을 구성하는 고분자량 성분은, 60℃ 이하의 유리 전이 온도(Tg)를 가지는 것이 바람직하다. 또한, 300℃ 이상의 내열성을 가지는 고분자량 성분이 바람직하다. 바람직한 고분자량 성분의 구체예로서는, 폴리이미드 수지, 폴리아미드이미드 수지, 페녹시 수지, 아크릴 수지, 폴리아미드 수지 및 우레탄 수지를 들 수 있다. 이들을 1종 또는 복수 조합시켜 사용할 수 있다. 이들 중에서도, 폴리이미드 수지가 특히 바람직하다. 폴리이미드 수지를 사용함으로써, 필러의 함유량을 어느 정도 작게 유지하면서, 전술한 바와 같은 인장 특성을 반도체용 접착 필름(5)에 용이하게 부여할 수 있다.
열경화성 성분은, 가열에 의해 가교하여 경화체를 형성할 수 있는 성분이며, 예를 들면, 열경화성 수지 및 그 경화제로 구성된다. 열경화성 수지로서는, 종래 공지의 것을 사용할 수 있고, 특히 제한은 없지만, 그 중에서도 반도체 주변 재료로서의 편리성(고순도품의 입수 용이, 품종이 많은, 반응성 제어하기 쉬움)의 점에서, 에폭시 수지, 및 1분자 중에 적어도 2개의 열경화성 이미드기를 가지는 이미드 화합물이 바람직하다. 에폭시 수지는, 통상 에폭시 수지 경화제와 병용된다.
에폭시 수지는, 바람직하게는 2개 이상의 에폭시기를 가지는 화합물이다. 경화성이나 경화물 특성의 점에서, 페놀의 글리시딜 에테르형의 에폭시 수지가 바람직하다. 페놀의 글리시딜 에테르형의 에폭시 수지로서는, 예를 들면, 비스페놀 A, 비스페놀 AD, 비스페놀 S, 비스페놀 F 또는 할로겐화 비스페놀 A와 에피크롤히드린의 축합물, 페놀 노볼락 수지의 글리시딜 에테르, 크레졸 노볼락 수지의 글리시딜 에테르, 및 비스페놀 A 노볼락 수지의 글리시딜 에테르를 들 수 있다. 이들 중에서도, 노볼락형 에폭시 수지(크레졸 노볼락 수지의 글리시딜 에테르 및 페놀 노볼락 수지의 글리시딜 에테르 등)는, 경화물의 가교 밀도가 높아, 필름의 히팅 시의 접착 강도를 높게 할 수 있는 점에서 바람직하다. 이들은 단독으로 또는 2종류 이상을 조합시켜 사용할 수 있다.
에폭시 수지 경화제로서는, 예를 들면, 페놀계 화합물, 지방족 아민, 지환족아민, 방향족 폴리아민, 폴리아미드, 지방족산 무수물, 지환족산 무수물, 방향족 산 무수물, 디시안디아미드, 유기산 디히드라지드, 3불화 붕소 아민 착체(錯體), 이미다졸류, 및 제3급 아민을 들 수 있다. 이들 중에서도 페놀계 화합물이 바람직하고, 그 중에서도 2개 이상의 페놀성 수산기를 가지는 페놀계 화합물이 특히 바람직하다. 보다 구체적으로는, 나프톨 노볼락 수지 및 트리스페놀 노볼락 수지가 바람직하다. 이들 페놀계 화합물을 에폭시 수지 경화제로서 사용하면, 패키지 조립을 위한 가열 시의 칩 표면 및 장치의 오염이나, 악취의 원인으로 되는 아웃 가스의 발생을 유효하게 저감할 수 있다.
필러의 함유량을 조정함으로써, 반도체용 접착 필름의 인장 특성을 제어할 수 있다. 필러의 함유량을 많게 하면, 인장 파단 신장도가 작아지는 경향, 및 인장 파단 신장도의 최대 하중 시의 신장도에 대한 비율이 작아지는 경향이 있다. 또한, 필러를 적당량 사용함으로써, 취급성의 향상, 열전도성의 향상, 용융 점도의 조정, 칙소트로픽(thixotropic)성의 부여 등의 효과를 얻는 것도 가능하다.
상기 목적으로 하는 관점에서, 필러는 무기 필러인 것이 바람직하다. 보다 구체적으로는, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 알루미나, 질화알루미늄, 붕산알루미늄위스커, 질화붕소, 결정성(結晶性) 실리카, 비정성(非晶性) 실리카 및 안티몬 산화물로 이루어지는 군으로부터 선택되는 적어도 1종의 무기 재료를 포함하는 무기 필러가 바람직하다. 이들 중에서도, 열전도성 향상을 위해서는, 알루미나, 질화알루미늄, 질화붕소, 결정성 실리카 및 비정성 실리카가 바람직하다. 용융 점도의 조정이나 칙소트로픽성의 부여의 목적으로는, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 알루미나, 결정성 실리카 및 비정성 실리카가 바람직하다. 또한, 내습성을 향상시키기 위해서는, 알루미나, 실리카, 수산화알루미늄 및 안티몬 산화물이 바람직하다. 복수 종류의 필러를 혼합하여 사용해도 된다.
필러의 함유량이 많아지면, 인장 파단 신장도가 작아지는 동시에 탄성률이 높아져 파단 강도가 상승하는 경향이 있는 한편, 접착성의 저하에 의해 내(耐)리플로(reflow) 크랙성이 저하되는 경향이 있다. 특히, 유기 기판과 같은 표면에 요철(凹凸)이 형성되어 있는 피착체와 반도체칩의 사이에서 리플로 시에 파괴가 진행되기 쉬워지는 경향이 있다. 또한, 필러의 함유량이 많아지면, HAST 시험 등의 고온 고습 환경 하에서의 신뢰성 시험에 대한 내성이 저하되는 경향도 있다. 또한, 필러의 함유량이 많아지면, 반도체용 접착 필름을 반도체 웨이퍼에 접착 가능한 온도도 상승해 버리는 경향이 있다. 이상과 같은 문제점을 감안하면, 필러의 함유량은, 반도체용 접착 필름의 전체 질량에 대하여 바람직하게는 30 질량% 미만, 보다 바람직하게는 25 질량% 미만, 가장 바람직하게는 20 질량% 미만이다.
반도체용 접착 필름(5)은, 100℃ 이하의 온도에서 피착체인 반도체 웨이퍼에 접착 가능한 것이 바람직하다. 여기서, 소정의 온도로 유지된 반도체용 접착 필름을 반도체 웨이퍼에 접착했을 때, 반도체용 접착 필름과 반도체 웨이퍼의 계면에서의 필(peel) 강도가 20N/m 이상이면, 반도체 웨이퍼에 접착 가능한 것으로 판단된다. 반도체용 접착 필름은, 예를 들면, 100℃ 이하의 온도로 설정된 핫롤 라미네이터(hot-roll laminator)를 사용하여 반도체 웨이퍼에 접착된다. 필 강도의 측정은, 25℃의 분위기 중, 인장 각도 90°, 인장 속도 50㎜/분으로서 행해진다. 예를 들면, 필러의 함유량을 작게 하거나, 낮은 Tg를 가지는 열가소성 수지를 사용하거나 함으로써, 100℃ 이하에서 반도체 웨이퍼에 접착 가능한 반도체용 접착 필름을 얻을 수 있다. 반도체용 접착 필름(5)이 반도체 웨이퍼에 접착 가능한 온도는, 보다 바람직하게는 95℃ 이하, 가장 바람직하게는 90℃ 이하이다. 백그라인드 테이프의 내열성을 고려하는 경우, 반도체용 접착 필름(5)은, 80℃ 이하의 온도에서 피착체인 반도체 웨이퍼에 접착 가능한 것이 바람직하다.
반도체용 접착 필름(5)은, 반도체칩 탑재용 지지 부재에 반도체칩을 탑재하는 경우에 요구되는 내열성 및 내습성을 가지는 것이 바람직하다. 그러므로, 내(耐)리플로 크랙성 시험을 패스하고 있는 것이 바람직하다. 접착 강도를 지표(指標)로 하여 반도체용 접착 필름의 내(耐)리플로 크랙성을 평가할 수 있다. 양호한 내(耐)리플로 크랙성을 얻기 위해서는, 4㎜×2㎜각의 접착 면적에서 반도체용 접착 필름을 반도체 웨이퍼에 접착했을 때, 필 강도가 초기에 1.0kg/cm 이상, 85℃/85%의 분위기 하에서 48시간 방치한 후에 0.5kg/cm 이상인 것이 바람직하다. 초기의 필 강도는 1.3kg/cm 이상인 것이 보다 바람직하고, 1.5kg/cm인 것이 가장 바람직하게 있다. 85℃／ 85%의 분위기 하에서 48시간 방치한 후의 필 강도는 0.7kg/cm 이상인 것이 보다 바람직하고, 0.8kg/cm 이상인 것이 가장 바람직하다.
반도체용 접착 필름(5)은, 예를 들면, 열가소성 수지 등의 고분자량 성분, 열경화성 성분, 필러 및 이들을 용해 또는 분산되는 유기용제를 함유하는 도공액(塗工液)을 베이스재 필름에 도포하고, 베이스재 필름 상의 도공액으로부터 가열에 의해 유기용제를 제거하는 방법에 의해 얻을 수 있다.
유기용매는, 재료를 균일하게 용해 또는 분산할 수 있는 것이면 제한은 없고, 예를 들면, 디메틸포름아미드, 디메틸아세트아미드, N－메틸피롤리돈, 디메틸술폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 부틸셀로솔브, 디옥산, 시클로헥사논 및 에틸아세테이트를 들 수 있다. 이들은 단독으로 또는 2종류 이상을 조합시켜 사용할 수 있다.
베이스재 필름은, 유기용제의 제거를 위한 가열에 견디는 것이면 특별히 한정되는 것은 아니다. 베이스재 필름의 예로서는, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 및 메틸펜텐 필름을 들 수 있다. 이들 필름을 2종 이상 조합한 다층 필름을 베이스재 필름으로서 사용해도 된다. 베이스재 필름의 표면은 실리콘계, 실리카계 등의 이형제(異型劑) 등으로 처리되어 있어도 된다. 유기용제를 제거한 후, 베이스재 필름을 제거하지 않고, 반도체용 접착 필름의 지지체로서 그대로 사용해도 된다.
반도체용 접착 필름은, 다이싱 테이프와 접합시킨 복합 시트의 상태로 보관 및 사용할 수도 있다. 이와 같은 복합 시트를 사용함으로써, 반도체 장치 제조 단계를 간략화할 수 있다.
본 발명의 접착 필름이 부착된 반도체칩의 제조 방법에 사용하기 위한 반도체용 접착 필름은, 하기의 구성을 가지는 다이 본딩 필름으로서 공급된 것이어도 된다.
(a) 베이스재와, 열경화성 수지 및/또는 열가소성 수지를 함유하는 접착제층을 그 순서로 구비하는 다이 본딩 필름.
(b) 베이스재와, 점착제층과 열경화성 수지 및/또는 열가소성 수지를 함유하는 접착제층을 그 순서로 구비하는 다이 본딩 필름.
(c) 베이스재와, 열경화성 수지 및/또는 열가소성 수지를 함유하는 점접착제층
을 그 순서로 구비하는 다이 본딩 필름.
(a) 및 (b)의 다이 본딩 필름에 있어서의 접착제층, 및 (c)의 다이 본딩 필름에 있어서의 점접착제층은, 전술한 본 발명에 관한 반도체용 접착 필름이다.
(a)의 다이 본딩 필름을 사용하는 경우, 이하의 어느 하나의 방법에 의해 본 발명에 관한 적층체를 얻을 수 있다.
(1) 먼저, 상기 (a)의 다이 본딩 필름의 접착제층과 반도체 웨이퍼를 접합시킨다. 다음에, 다이 본딩 필름의 베이스재를 박리(剝離)한다. 다음에, 점착제층과 베이스재를 그 순서로 구비한 다이싱 테이프 부재의 점착제층과, 접착제층을 접합시킨다.
(2) 먼저, 상기 (a)의 다이 본딩 필름의 접착제층과, 점착제층과 기재층을 그 순서로 구비한 다이싱 테이프 부재의 점착제층을 접합시킨다. 다음에, 다이 본딩 필름의 베이스재를 박리하여, 접착제층과 반도체 웨이퍼를 접합시킨다.
(b)의 다이 본딩 필름을 사용하는 경우, 이하의 방법에 의해 본 발명에 관한 적층체를 얻을 수 있다.
(3) 상기 (b)의 다이 본딩 필름의 접착제층과 반도체 웨이퍼를 접합시킨다. 베이스재 및 점착제층이 다이싱 테이프로서 기능하는 것인 경우, 이로써, 적층체를 얻을 수 있다. 그리고, 베이스재를 박리한 후, 점착제층에 다이싱 테이프를 접합하여 적층체를 얻어도 된다.
(c)의 다이 본딩 필름을 사용하는 경우, 이하의 방법에 의해 본 발명에 관한 적층체를 얻을 수 있다.
(4) 먼저, 상기 (c)의 다이 본딩 필름의 점접착제층과 반도체 웨이퍼를 접합시킨다. 베이스재가 다이싱 테이프로서 기능하는 것인 경우, 이에 의해, 적층체를 얻을 수 있다. 그리고, 베이스재를 박리한 후, 점착제층에 다이싱 테이프를 접합하여 적층체를 얻어도 된다.
상기 (c)의 다이 본딩 필름을 사용하는 예에 나타낸 바와 같이, 본 발명은 또한, 반도체 웨이퍼, 필름형 점접착제 및 베이스재가 그 순서로 적층되고, 상기 필름형 점접착제가 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장 파단 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만이며, 상기 반도체 웨이퍼가, 레이저광의 조사에 의해 형성된 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하기 위한 개질부를 가지는, 적층체를 준비하는 단계와, 상기 베이스재를 복수 개의 반도체칩이 서로 이격되는 방향으로 신장시켜 상기 필름형 점접착제는 분할하지 않고 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하는 단계와, 복수 개의 반도체칩을 각각 적층체의 적층 방향으로 픽업함으로써 상기 필름형 점접착제를 분할하여 접착 필름이 부착된 반도체칩을 얻는 단계를 포함하는 접착 필름이 부착된 반도체칩의 제조 방법을 제공할 수 있다. 상기 베이스재는, 다이싱 테이프로서 기능하는 것을 사용할 수 있다.
본 실시형태에 있어서는, 본 발명에 관한 반도체용 접착 필름이 반도체 웨이퍼 배면 측에 배치된 경우를 설명하였으나, 본 발명의 접착 필름이 부착된 반도체칩의 제조 방법은, 반도체 웨이퍼의 회로면과 반도체용 접착 필름을 접착하는 방식에 있어서도 적용할 수 있다.
이상 설명한 바와 같은, 본 실시형태에 관한 방법에 의해 얻어지는, 접착 필름이 부착된 반도체칩(30)은, 예를 들면, IC, LSI와 같은 반도체 소자를 구성한다. 접착 필름이 부착된 반도체칩(30)은, 예를 들면, 접착 필름(5a)을 통하여 다른 반도체칩 또는 반도체칩 탑재용 지지 부재에 접착된다.
반도체칩 탑재용 지지 부재로서는, 예를 들면, 42 알로이 리드 프레임(alloy lead frame) 및 구리 리드 프레임 등의 리드 프레임, 에폭시 수지, 폴리이미드계 수지 및 말레이미드 계 수지 등으로 형성된 수지 필름, 유리 부직포 또는 유리 직포에 에폭시 수지, 폴리이미드계 수지 및 말레이미드계 수지 등의 열경화성 수지를 함침하고 이것을 경화시켜 얻어지는 기판, 및 유리 기판 및 알루미나 등의 세라믹스 기판을 들 수 있다.
도 5는 이러한 방법에 의해 얻어지는 반도체 장치의 일실시형태를 나타낸 단면도이다. 도 5에 나타낸 반도체 장치(100)는, 배선이 형성된 베이스재(지지 부재)(13)와, 배선이 형성된 베이스재(13)에 접착 필름(5a)을 통하여 접착된 반도체칩(8)을 구비한다. 반도체칩(8)은, 본딩 와이어(14)에 의해 배선이 형성된 베이스재(13)의 배선과 접속되어 있다. 또한, 반도체칩(8)은, 이들이 매설되는 밀봉 수지층(15)에 의해 밀봉되어 있다.
반도체칩과 지지부재와의 접착, 및 반도체칩끼리의 접착은, 예를 들면, 반도체칩과 지지부재와의 사이 또는 반도체칩끼리의 사이에 반도체용 접착 필름을 협지한 상태에서, 60℃ ~ 300℃에서 0.1 ~ 300초간 가열하여 행해진다.
반도체용 접착 필름(5)이 열경화성 수지를 함유하는 경우에는, 접착 후의 반도체칩을 가열하여 반도체용 접착 필름의 피착체에 대한 밀착이나 경화를 촉진시켜, 접합부의 강도를 증가시키는 것이 바람직하다. 이 때의 가열은, 접착 필름의 조성에 따라 적당히 조정하면 되고, 통상, 60℃ ~ 220℃, 0.1 ~ 600분간이다. 수지 밀봉을 행하는 경우에는, 밀봉 수지의 경화 단계의 가열을 이용해도 된다.
이하, 본 발명을 실시예에 의해 상세하게 설명한다. 단, 본 발명은 이들에 한정되는 것은 아니다.
＜반도체용 접착 필름의 제작＞
(실시예 1)
온도계, 교반기 및 염화 칼슘관을 구비한 500ml의 4구 플라스크에, 디아민으로서 1,3-비스(3-아미노프로필)테트라메틸디실록산(0.06mol), 4,9-디옥사데칸(dioxadecan)-1, 12-디아민(0.04mol) 및 용제로서 N－메틸-2-피롤리돈 150g을 넣고, 60℃에서 교반, 용해하였다.
디아민의 용해 후, 1,10-(데카메틸렌)비스(트리메리테이트2무수물)(0.02mol)와 4,4'－옥시디프탈산2무수물(0.08mol)을 소량씩 첨가하고, 60℃에서 3시간 반응시켰다. 그 후, N2 가스를 불어넣으면서 170℃에서 가열하고, 3시간에 걸쳐 시스템 내의 물을 용제의 일부와 함께 공비(共沸)에 의해 제거하였다. 이같이 하여 폴리이미드 수지의 용액을 얻었다.
상기에서 얻은 폴리이미드 수지의 NMP 용액(폴리이미드 수지를 100 질량부 포함함)에, 크레졸 노볼락형 에폭시 수지(東都化成사제)4질량부, 4,4'－[1-[4-[1-(4-히드록시페닐)-1-메틸에틸]페닐]에틸리덴]비스페놀(本州化學사제)2질량부, 테트라페닐포스포늄 테트라페닐보라이트(tetraphenylphosphonium tetraphenylborate(東京化成사제) 0.5 질량부 가하였다. 또한, 질화붕소 필러(水島合金鐵사제)를 전체 고형분의 중량에 대하여 12 질량%, 아에로실(aerosil) 필러 R972(아에로실사제)를 전체 고형분의 중량에 대하여 3 질량%로 되도록 가하여, 양호하게 혼련하여 바니스를 얻었다.
조합한 바니스를, 박리 처리된 폴리에틸렌 테레프탈레이트 필름(帝人 듀퐁사제, 필름 A31, 두께 50㎛) 상에 도포하고, 80℃에서 30분, 이어서 120℃에서 30분 가열하여, 두께 5㎛의 반도체용 접착 필름을 형성하였다.
(실시예 2)
실시예 1과 동일하게 하여 얻은 바니스를, 박리 처리된 폴리에틸렌 테레프탈레이트 필름(帝人 듀퐁사제, 필름 A31, 두께 50㎛) 상에 도포하고, 80℃에서 30분, 이어서, 120℃에서 30분 가열하여, 두께 15㎛의 반도체용 접착 필름을 형성하였다.
(비교예 1)
실시예 1과 동일하게 하여 얻은 바니스를, 박리 처리된 폴리에틸렌 테레프탈레이트 필름(帝人 듀퐁사제, 필름 A31, 두께 50㎛) 상에 도포하고, 80℃에서 30분, 이어서, 120℃에서 30분 가열하여, 두께 25㎛의 반도체용 접착 필름을 형성하였다.
(비교예 2)
비교예 2의 반도체용 접착 필름으로서 DF-402(히타치 가세이 고교샤 가부시키가이샤제, 상품명, 두께 15㎛)을 준비하였다.
＜접착 필름의 평가＞
(최대 응력, 최대 하중 신장도, 및 인장 파단 신장도)
B 스테이지 상태의 접착 필름으로부터 잘라내어진 단책형의 시험편(폭 5㎜, 길이 50㎜)을 사용하여 인장 시험을 행하였다. 얻어진 응력-변형 곡선으로부터, 하기 계산식에 기초하여 최대 응력, 최대 하중 신장도, 및 인장 파단 신장도를 구하였다. 인장 시험은, 인장 시험기(SIMADZU사제 100N 오토그래프, AGS-100NH)를 사용하고, 25℃의 분위기 중에서, 시험 개시 시의 척 간의 거리 30㎜, 인장 속도 5㎜/min의 조건 하에서 행하였다.
최대 응력(Pa)= 최대 하중(N)/시료의 단면적(m2)
최대 하중 신장도(%)= [(최대 하중에 있어서의 척 간의 길이(㎜)-30/30]×100
인장 파단 신장도(%)= [(파단시의 척 간의 길이(㎜)-30)/30]×100
＜접착 필름이 부착된 반도체칩의 제작＞
레이저광의 조사에 의해 내부에 개질부가 형성된 50㎛ 두께의 반도체 웨이퍼(재질: 단결정 실리콘)와 백그라인드 테이프와의 적층품을 준비하였다. 그리고, 개질부는, 반도체 웨이퍼를 10㎜×10㎜의 크기로 분할 가능하도록 형성하였다.
다른 한편, 실시예 및 비교예에서 제작한 반도체용 접착 필름을 각각 직경 210㎜의 원형으로 잘라내어, 얻어진 각 반도체용 접착 필름을, 웨이퍼 마운터 「DM-300H」(JCM사제, 상품명)를 사용하여, 다이싱 테이프(덴키 가가쿠 고교사제, 상품명 「AD-80H)」, 두께 80㎛) 상에, 실온, 선압(線壓) 5kgf, 10㎜/s의 조건 하에서 접합시켜, 반도체용 접착 필름과 다이싱 테이프의 적층품을 제작하였다. 그리고, 이 적층품의 다이싱 테이프에는, 웨이퍼 링의 접착도 행하였다.
상기에서 준비한 개질부가 형성된 반도체 웨이퍼의 배면에, 상기 반도체용 접착 필름과 다이싱 테이프의 적층품을, 웨이퍼 마운터 「DM-300H)」(JCM 사제, 상품명)을 사용하여, 열판 온도 80℃, 선압 5kgf, 3㎜/s의 조건 하에서 접착하여, 적층체 샘플을 얻었다. 그리고, 백그라인드 테이프는 접착 전에 박리하였다.
다음에, 상기에서 얻은 적층체 샘플을, 플렉시블 다이 본링 「DB-730」(르네사스 동일본 세미컨덕터사제, 상품명)에 설치하고, 신장 장치에 의해 다이싱 테이프를 신장시켰다. 신장 속도는, 10㎜/s, 신장량은 4㎜였다. 이어서, 신장된 적층체 샘플에 대하여, 이젝터 니들(마이크로메카닉스사제, SEN-83-05: 침 직경 0.7㎜, 선단 350㎛ 직경 반원 형상) 9개를 4.2㎜ 간격으로 격자형으로 배치한 플렉시블 다이 본링 「DB-730」(르네사스 동일본 세미컨덕터사제, 상품명)의 다심 밀어올림 지그에 의해, 니들을 밀어올리면서, 픽업 콜릿으로서의 러버 칩(마이크로메카니크스사제, 상품명: 13-087E-33, 10㎜×10㎜)으로 반도체칩을 픽업했다. 이 때, 니들의 밀어올림은 2단계 동작으로 하고, 1단계째는, 높이 300㎛, 속도 89.4㎜/s의 조건 하에서 밀어올리고, 그 후, 2단계째는, 높이 1, 500㎛, 속도 8.94㎜/s의 조건 하에서 밀어올리고, 그 후 유지 시간(픽업 타이머) 500ms의 조건 하에서 니들을 밀어올리면서, 반도체칩을 픽업했다. 이 때의 픽업성을 하기 기준에 기초하여 평가했다.
[픽업성]
A: 반도체용 접착 필름이 절단되고, 접착 필름이 부착된 반도체칩을 픽업할 수 있었다.
B: 반도체용 접착 필름이 완전히 절단되지 않고, 반도체칩의 픽업을 할 수 없어, 칩 균열이 생겼다.
[표 1]
Figure pct00001
표 1에 나타낸 바와 같이, 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장 파단 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인 실시예 1 및 실시예 2의 반도체용 접착 필름에 의하면, 상기한 픽업 단계에 의해 반도체용 접착 필름이 분할되고, 접착 필름이 부착된 반도체칩을 얻을 수 있는 것이 확인되었다. 또한, 분할된 접착 필름은, 버도 충분히 적고, 반도체칩과 대략 동일 형상을 가지고 있는 것이 확인되었다. 이에 대하여, 비교예 1 및 비교예 2의 반도체용 접착 필름을 사용한 경우, 상기 신장 단계 및 픽업 단계에 의해 반도체용 접착 필름을 분할할 수 없었다.
이상의 결과로부터, 본 발명의 반도체용 접착 필름을 사용하는 접착 필름이 부착된 반도체칩의 제조 방법에 의하면, 버가 충분히 적고 반도체칩과 대략 동일한 형상의 접착 필름이 접착된 접착 필름이 부착된 반도체칩을 얻을 수 있고, 스텔스 다이싱 방식에 의한 반도체 장치의 제조에 있어서의 조립성과 신뢰성의 양립을 도모할 수 있는 것을 알았다.
본 발명에 의하면, 반도체 웨이퍼로부터 반도체칩을 양호한 수율로 얻을 수 있는 동시에, 버가 충분히 적고 반도체칩과 대략 동일 형상의 접착 필름이 접착된 접착 필름이 부착된 반도체칩을 얻을 수 있는, 접착 필름이 부착된 반도체칩의 제조 방법 및 이 접착 필름이 부착된 반도체칩의 제조 방법에 바람직하게 사용되는 반도체용 접착 필름, 및 조립성과 신뢰성과의 양립을 가능하게 하는 반도체 장치의 제조 방법을 제공할 수 있다.

Claims (3)

  1. 반도체 웨이퍼, 반도체용 접착 필름 및 다이싱 테이프(dicing tape)가 그 순서로 적층되고, 상기 반도체용 접착 필름이 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장(引張) 파단(破斷) 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만이며, 상기 반도체 웨이퍼가, 레이저광의 조사(照射)에 의해 형성된 상기 반도체 웨이퍼를 복수 개의 반도체칩으로 분할하기 위한 개질부(改質部)를 가지는, 적층체를 준비하는 단계와,
    상기 다이싱 테이프를 상기 복수 개의 반도체칩이 서로 이격되는 방향으로 신장시켜 상기 반도체용 접착 필름은 분할하지 않고 상기 반도체 웨이퍼를 상기 복수 개의 반도체칩으로 분할하는 단계와,
    상기 복수 개의 반도체칩을 각각 상기 적층체의 적층 방향으로 픽업함으로써 상기 반도체용 접착 필름을 분할하여 접착 필름이 부착된 반도체칩을 얻는 단계
    를 포함하는, 접착 필름이 부착된 반도체칩의 제조 방법.
  2. 제1항에 기재된 제조 방법에 의해 얻어진 접착 필름이 부착된 반도체칩을, 다른 반도체칩 또는 반도체칩 탑재용 지지 부재에 접착하는 단계를 포함하는, 반도체 장치의 제조 방법.
  3. 1㎛ ~ 15㎛의 범위의 두께를 가지고 또한 5% 미만의 인장 파단 신장도를 가지고 상기 인장 파단 신장도가 최대 하중 시의 신장도의 110% 미만인, 제1항에 기재된 제조 방법에 사용하기 위한 반도체용 접착 필름.
KR1020107007639A 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법 KR20100065185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-263346 2007-10-09
JP2007263346 2007-10-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117029600A Division KR20120002556A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100065185A true KR20100065185A (ko) 2010-06-15

Family

ID=40549204

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117029600A KR20120002556A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
KR1020107007639A KR20100065185A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117029600A KR20120002556A (ko) 2007-10-09 2008-10-07 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (2) US8071465B2 (ko)
EP (1) EP2200075A4 (ko)
JP (2) JP5353702B2 (ko)
KR (2) KR20120002556A (ko)
CN (2) CN101821833B (ko)
MY (1) MY151354A (ko)
TW (1) TWI473151B (ko)
WO (1) WO2009048060A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312937B1 (ko) * 2011-10-19 2013-10-01 한국기계연구원 웨이퍼 다이싱용 레이저 개질 장치 및 웨이퍼 다이싱 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176431B1 (ko) * 2007-10-09 2012-08-30 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
CN101821833B (zh) * 2007-10-09 2012-04-04 日立化成工业株式会社 半导体用粘接膜、以及半导体芯片、半导体装置的制造方法
DE102008001952A1 (de) * 2008-05-23 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung von vereinzelten, auf einem Siliziumsubstrat angeordneten mikromechanischen Bauteilen und hieraus hergestellte Bauteile
JP2011077429A (ja) * 2009-10-01 2011-04-14 Disco Abrasive Syst Ltd ワーク分割方法
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
US20130288454A1 (en) * 2011-01-17 2013-10-31 Ev Group E. Thallner Gmbh Method for separating a product substrate from a carrier substrate
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
JP6128837B2 (ja) * 2012-02-21 2017-05-17 東京応化工業株式会社 接着剤組成物の製造方法、接着剤組成物及び接着フィルム
US8936969B2 (en) 2012-03-21 2015-01-20 Stats Chippac, Ltd. Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
WO2015178369A1 (ja) * 2014-05-23 2015-11-26 日立化成株式会社 ダイボンドダイシングシート
CN104409383B (zh) * 2014-10-20 2017-08-01 上海技美电子科技有限公司 晶圆转移装置
WO2017154619A1 (ja) * 2016-03-10 2017-09-14 リンテック株式会社 ダイシングダイボンディングシート、半導体チップの製造方法及び半導体装置の製造方法
WO2017169387A1 (ja) * 2016-03-30 2017-10-05 リンテック株式会社 フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP2018181929A (ja) * 2017-04-05 2018-11-15 株式会社ディスコ 加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP6876540B2 (ja) * 2017-06-27 2021-05-26 日東電工株式会社 ダイシングテープ一体型接着性シート
JP6967411B2 (ja) * 2017-09-19 2021-11-17 ファスフォードテクノロジ株式会社 半導体製造装置、半導体装置の製造方法およびコレット
JP6977588B2 (ja) * 2018-01-30 2021-12-08 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び接着フィルム
KR102563929B1 (ko) * 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
JP7143156B2 (ja) * 2018-04-27 2022-09-28 日東電工株式会社 半導体装置製造方法
US20190363020A1 (en) * 2018-05-24 2019-11-28 Semiconductor Components Industries, Llc Die singulation systems and methods
JP2020061398A (ja) * 2018-10-05 2020-04-16 株式会社ディスコ ウエーハの加工方法
JP7330615B2 (ja) * 2019-05-10 2023-08-22 株式会社ディスコ ウェーハの加工方法
JP7330616B2 (ja) * 2019-05-10 2023-08-22 株式会社ディスコ ウェーハの加工方法
JP7286247B2 (ja) * 2019-06-07 2023-06-05 株式会社ディスコ ウェーハの加工方法
JP2021015823A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの加工方法
JP7383338B2 (ja) * 2019-10-10 2023-11-20 株式会社ディスコ ウェーハの加工方法
JP7387228B2 (ja) * 2019-10-17 2023-11-28 株式会社ディスコ ウェーハの加工方法
JP2022054894A (ja) 2020-09-28 2022-04-07 株式会社ディスコ ウェーハの加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4330821B2 (ja) * 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP4358502B2 (ja) 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
KR101215728B1 (ko) 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
CN100454493C (zh) 2003-06-06 2009-01-21 日立化成工业株式会社 粘合片、与切割胶带一体化粘合片以及半导体的制造方法
JP4664005B2 (ja) * 2004-05-11 2011-04-06 リンテック株式会社 接着剤層付き半導体チップの製造方法
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP2006203133A (ja) 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
EP2139028A1 (en) * 2007-04-05 2009-12-30 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor chip, adhesive film for semiconductor, and composite sheet using the film
CN101821833B (zh) * 2007-10-09 2012-04-04 日立化成工业株式会社 半导体用粘接膜、以及半导体芯片、半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312937B1 (ko) * 2011-10-19 2013-10-01 한국기계연구원 웨이퍼 다이싱용 레이저 개질 장치 및 웨이퍼 다이싱 방법

Also Published As

Publication number Publication date
JPWO2009048060A1 (ja) 2011-02-17
KR20120002556A (ko) 2012-01-05
EP2200075A1 (en) 2010-06-23
JP5353702B2 (ja) 2013-11-27
CN101821833A (zh) 2010-09-01
US20100267199A1 (en) 2010-10-21
WO2009048060A1 (ja) 2009-04-16
CN101821833B (zh) 2012-04-04
EP2200075A4 (en) 2011-12-07
JP2013179316A (ja) 2013-09-09
MY151354A (en) 2014-05-15
TW200919575A (en) 2009-05-01
TWI473151B (zh) 2015-02-11
US8071465B2 (en) 2011-12-06
US20110318879A1 (en) 2011-12-29
CN102361016A (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
KR20100065185A (ko) 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
KR101176431B1 (ko) 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
KR101162819B1 (ko) 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트
KR101204197B1 (ko) 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP5206769B2 (ja) 接着シート
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2022054718A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP2010001453A (ja) 接着フィルム、接着シート、半導体装置及び半導体装置の製造方法
JP2012174785A (ja) ダイシングテープ一体型接着シート及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120601

Effective date: 20140422