KR101204197B1 - 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법 - Google Patents

접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR101204197B1
KR101204197B1 KR1020057023097A KR20057023097A KR101204197B1 KR 101204197 B1 KR101204197 B1 KR 101204197B1 KR 1020057023097 A KR1020057023097 A KR 1020057023097A KR 20057023097 A KR20057023097 A KR 20057023097A KR 101204197 B1 KR101204197 B1 KR 101204197B1
Authority
KR
South Korea
Prior art keywords
adhesive sheet
wafer
dicing tape
semiconductor wafer
dicing
Prior art date
Application number
KR1020057023097A
Other languages
English (en)
Other versions
KR20060021337A (ko
Inventor
테이이치 이나다
미치오 마시노
미치오 우루노
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20060021337A publication Critical patent/KR20060021337A/ko
Application granted granted Critical
Publication of KR101204197B1 publication Critical patent/KR101204197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/266—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension of base or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31573—Next to addition polymer of ethylenically unsaturated monomer
    • Y10T428/31587—Hydrocarbon polymer [polyethylene, polybutadiene, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31725—Of polyamide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31725—Of polyamide
    • Y10T428/31736—Next to polyester
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31725—Of polyamide
    • Y10T428/3175—Next to addition polymer from unsaturated monomer[s]
    • Y10T428/31757—Polymer of monoethylenically unsaturated hydrocarbon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31786—Of polyester [e.g., alkyd, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31786—Of polyester [e.g., alkyd, etc.]
    • Y10T428/31797—Next to addition polymer from unsaturated monomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31826—Of natural rubber
    • Y10T428/3183—Next to second layer of natural rubber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31909—Next to second addition polymer from unsaturated monomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31909—Next to second addition polymer from unsaturated monomers
    • Y10T428/31913—Monoolefin polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31909—Next to second addition polymer from unsaturated monomers
    • Y10T428/31913—Monoolefin polymer
    • Y10T428/3192—Next to vinyl or vinylidene chloride polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31909—Next to second addition polymer from unsaturated monomers
    • Y10T428/31928—Ester, halide or nitrile of addition polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31938—Polymer of monoethylenically unsaturated hydrocarbon

Abstract

본 발명은, 100℃ 이하의 저온에서 웨이퍼에 첩부 가능하고, 실온에서 취급가능한 정도로 유연하고, 또한, 통상 행해지는 절단조건에서, 웨이퍼와 동시에 절단가능한 접착시트. 상기 접착시트와 다이싱 테이프를 적층하여 이루어지는 다이싱 테이프 일체형 접착시트, 및 이들을 이용한 반도체장치의 제조방법을 제공하기 위해서, 접착시트의 파단강도, 파단신장, 탄성율을 각각 특정의 수치범위로 규정하는 것을 특징으로 하는 것이다.

Description

접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법{ADHESIVE SHEET, DICING TAPE INTEGRATED TYPE, ADHESIVE SHEET, AND SEMICONDUCTOR DEVICE PRODUCING METHOD}
본 발명은, 반도체소자와 반도체소자 탑재용 지지부재의 접합에 적합한 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법에 관한 것이다.
종래, 반도체소자와 반도체소자 탑재용 지지부재의 접합에는 은 페이스트가 주로 사용되고 있었다. 그러나, 최근의 반도체소자의 소형화ㆍ고성능화에 따라, 사용되는 지지부재에도 소형화ㆍ세밀화가 요구되어 오고 있다. 이러한 요구에 대하여, 은 페이스트에서는, 비어져 나오기나 반도체소자의 경사에 기인하는 와이어 본딩 시에 있어서의 불량의 발생, 접착시트의 막두께의 제어 곤란성 및 접착시트의 보이드 발생 등에 의해 상기 요구에 대처할 수 없게 되어 오고 있다. 그 때문에, 상기 요구에 대처하기 위해서, 최근, 시트상의 접착제가 사용되어 왔다.
이 접착시트는, 개편 첩부방식 또는 웨이퍼 이면 첩부방식에 있어서 사용되고 있다. 전자의 개편 첩부방식의 접착시트를 이용해서 반도체 장치를 제조하는 경우, 릴상의 접착시트를 커팅 또는 펀칭에 의해 개편으로 잘라낸 후, 그 개편을 지지부재에 접착해서 상기 접착시트 부착 지지부재에 다이싱공정에 의해 개편화된 반 도체소자를 접합해서 반도체소자 부착 지지부재를 제작하고; 그 후 필요에 따라서 와이어본드 공정, 봉지공정 등을 거치는 것에 의해 반도체 장치가 얻어지게 된다. 그러나, 상기 개편 첩부방식의 접착시트를 이용하기 위해서는, 접착시트를 잘라내어 지지부재에 접착하는 전용 조립장치가 필요한 것으로부터, 은 페이스트를 사용하는 방법에 비해서 제조 비용이 높아지게 된다는 문제가 있었다.
한편, 후자의 웨이퍼 이면 첩부방식의 접착시트를 이용해서 반도체 장치를 제조하는 경우, 우선 반도체 웨이퍼의 이면에 접착시트를 첩부하고, 접착시트의 다른 면에 다이싱 테이프를 접합시키고; 그 후 상기 웨이퍼로부터 다이싱에 의해 반도체소자를 개편화하고; 개편화한 접착시트 부착 반도체소자를 픽업하여 그것을 지지부재에 접합하고; 그 후의 가열, 경화, 와이어 본드 등의 공정을 거치는 것에 의해 반도체 장치가 얻어지게 된다. 이 웨이퍼 이면 첩부방식의 접착시트는, 접착시트 부착 반도체소자를 지지부재에 접합하기 위해서 접착시트를 개편화하는 장치를 필요로 하지 않고, 종래의 은 페이스트용 조립장치를 그대로 또는 열반을 부가하는 등의 장치의 일부를 개량하는 것에 의해 사용할 수 있다. 그 때문에, 접착시트를 이용한 조립방법 중에서 제조 비용이 비교적 저렴하게 억제되는 방법으로서 주목받고 있다.
그러나, 웨이퍼 이면 첩부방식의 접착시트를 이용하는 방법에 있어서는, 상기 다이싱 공정까지, 접착시트와 다이싱 테이프를 첩부하는 것과 같은 2개의 첩부공정이 필요했던 것으로부터, 작업공정의 간략화가 요구되고 있다. 따라서, 접착시트를 다이싱 테이프상에 부설하고, 이것을 웨이퍼에 첩부하는 방법이 제안되어 있 다(예컨대, 일본국 특허공개 2002-226796호 공보, 일본국 특허공개 2002-158276호 공보, 일본국 특허공개 2-32181호 공보).
또한, 웨이퍼 이면 첩부방식의 접착시트를 이용하는 방법은, 웨이퍼의 다이싱시에 접착시트도 동시에 절단하는 것이 필요하지만, 다이아몬드 블레이드를 이용한 일반적인 다이싱 방법에 있어서는, 웨이퍼와 접착시트를 동시에 절단하기 위해서 절단 속도를 느리게 할 필요가 있어, 비용의 상승을 초래하고 있었다.
한편, 웨이퍼의 절단방법으로서, 웨이퍼를 완전히 절단하지 않고, 자른 자국이 되는 홈을 가공하는 공정이나 절단 예정라인상의 웨이퍼 내부에 레이저광을 조사해서 개질영역을 형성하는 공정 등, 웨이퍼를 용이하게 절단가능하게 하는 공정을 실시하고, 그 후에 외력을 가하는 등 해서 절단하는 방법이 최근 제안되어 있고, 전자는 하프커트 다이싱, 후자는 스텔스 다이싱(예컨대, 일본국 특허공개 2002-192370호, 일본국 특허공개 2003-338467호)이라 불린다. 이들 방법은, 특히 웨이퍼의 두께가 얇은 경우에 치핑(chipping) 등의 불량을 저감하는 효과가 있고, 커프 폭을 필요로 하지 않는 것으로부터 수율향상 효과 등을 기대할 수 있다.
여기에서, 상기 하프커트 다이싱이나 스텔스 다이싱을 이용하여, 상기 웨이퍼 이면 첩부방식에 의한 반도체 장치의 제조공정을 행하기 위해서는, 접착시트를 웨이퍼와 동시에 절단할 필요가 생기지만, 일반적인 접착시트를 이용한 경우에는, 웨이퍼와 동시에 절단하는 것은 곤란하고, 또한, 접착시트로서 파단성이 좋은, 비신축성의 것을 사용한 경우에는, 웨이퍼와 접착시트의 절단면을 거의 일치시켜서 동시에 절단할 수 있지만, 비신축성의 접착시트는 그 유동성이 낮기 때문에, 100℃ 이하의 저온에서 웨이퍼에 첩부하는 것이 어렵고, 또한, 접착시트 자체가 무르기 때문에, 크랙이 발생하고, 접착 신뢰성이 저하할 우려가 있다.
발명의 개시
전술한 바와 같이, 웨이퍼 이면 첩부방식의 접착시트를 이용하는 방법에서는, 효율적으로 웨이퍼와 접착시트를 절단할 수 있는 수법이 견출되어 있지 않았다. 그 때문에, 반도체 장치를 제조할 때의 다이싱 공정에 있어서, 상기 웨이퍼를 절단 가능하게 하는 가공을 행한 후, 웨이퍼와 동시에 절단하는 것이 가능한 접착시트가 요구되고 있었다. 또한, 반도체 장치의 제조에 있어서 반도체소자와 지지부재의 접합공정에 있어서, 접착신뢰성이 우수한 접착시트가 요구되고 있었다.
본 발명은, 저온에서 웨이퍼에 첩부가능하고, 실온에서 취급이 가능한 정도로 유연하고, 또한, 통상 행해지는 절단 조건에서 웨이퍼와 동시에 절단가능한 접착시트를 제공하는 것을 목적으로 한다.
본 발명자들은, 25℃에서의 B스테이지 상태의 접착시트의 파단강도 및 파단신장을 특정의 수치 범위내로 규정하므로써, 실온에서 웨이퍼 절단과 동시에 절단할 수 있는 접착시트를 얻을 수 있다는 것을 견출했다.
더욱이, 본 발명자들은, 접착시트가 실온에서 가요성을 유지하고, 또한 실온에서 웨이퍼 절단시에 접착시트도 동시에 절단되기 위해서는, 접착시트의 탄성율이 특정의 주파수 의존성을 갖는 것이 필요하다는 것을 견출했다. 여기에서 주파수 의존성은, 동적 점탄성율 측정에 있어서, 시료에 가해지는 변형된 주파수에 따라 탄성율이 다른 현상이다.
즉, 본 발명은 이하의 <1>～<15>에 기재된 사항을 그 특징으로 하는 것이다.
<1> 고분자량 성분을 적어도 함유하는 접착시트로서, B스테이지 상태의 상기 접착시트의 25℃에 있어서의 파단강도가 0.1MPa 이상 10MPa 이하이며, 또한 파단신장이 1% 이상 40% 이하인 것을 특징으로 하는 접착시트.
<2> 고분자량 성분을 적어도 함유하는 접착시트로서, B스테이지 상태의 상기 접착시트의, 25℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 1～3000MPa이며, 25℃에서 900Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 4000～20000MPa인 것을 특징으로 하는 접착시트.
<3> 고분자량 성분을 적어도 함유하는 접착시트로서, B스테이지 상태의 상기 접착시트의, 25℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 1～3000MPa이며, -20℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 4000～20000MPa인 것을 특징으로 하는 접착시트.
<4> 고분자량 성분을 적어도 함유하는 접착시트로서, B스테이지 상태의 상기 접착시트의, 60℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 0.1～20MPa인 것을 특징으로 하는 상기 <2> 또는 <3>에 기재된 접착시트.
<5> 고분자량 성분을 적어도 함유하는 접착시트로서, B스테이지 상태의 상기 접착시트의 25℃에 있어서의 파단강도가 0.1MPa 이상 10MPa 이하이며, 또한 파단신장이 1% 이상 40% 이하인 것을 특징으로 하는 상기 <2>～<4>의 어느 하나에 기재된 접착시트.
<6> 상기 고분자량 성분은, 유리전이온도가 -30℃～50℃이고, 중량평균 분자량이 5만～100만인 것을 특징으로 하는 상기 <1>～<5>의 어느 하나에 기재된 접착시트.
<7> 유리전이온도가 -30℃～50℃이고, 중량평균 분자량이 5만～100만인 상기 고분자량 성분이, 접착시트의 전체 중량으로부터 필러의 중량을 제외한 중량에 대하여, 50중량% 이하 포함되는 것을 특징으로 하는 상기 <6> 기재의 접착시트.
<8> 열경화성 성분을 더 포함하는 것을 특징으로 하는 상기 <7> 기재의 접착시트.
<9> 필러를 5～70중량% 더 포함하는 것을 특징으로 하는 상기 <7> 또는 <8>의 어느 하나에 기재된 접착시트.
<10> 잔존 휘발분이 0.01～3중량%인 것을 특징으로 하는 상기 <1>～<9>의 어느 하나에 기재된 접착시트.
<11> 막두께가 1～250㎛인 것을 특징으로 하는 상기 <1>～<10>의 어느 하나에 기재된 접착시트.
<12> 상기 <1>～<11>의 어느 하나에 기재된 접착시트와 다이싱 테이프를 적층한 것을 특징으로 하는 다이싱 테이프 일체형 접착시트.
<13> Ⅰ) 반도체 웨이퍼에 상기 <1>～<11>의 어느 하나에 기재된 접착시트를 첩부하는 공정, II) 상기 반도체 웨이퍼를 절단 가능하게 하는 공정, Ⅲ) 상기 접착시트에 다이싱 테이프를 첩부하는 공정을 Ⅰ-II-Ⅲ, II-Ⅰ-Ⅲ 또는 Ⅰ-III-II의 순서로 포함하고, 더욱이, IV) 상기 반도체 웨이퍼 및 상기 접착시트를 절단하는 것에 의해, 복수의 개편화된 접착시트 부착 반도체 칩을 얻는 공정, 및, V) 상기 접착시트 부착 반도체 칩을 반도체 칩 탑재용 지지부재에 접착하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
<14> Ⅰ') 반도체 웨이퍼에 상기 <12>에 기재된 다이싱 테이프 일체형 접착시트를 첩부하는 공정, II) 상기 반도체 웨이퍼를 절단 가능하게 하는 공정을 Ⅰ'-II 또는 II-Ⅰ'의 순서로 포함하고, 더욱이, IV) 상기 반도체 웨이퍼 및 상기 다이싱 테이프 일체형 접착시트의 접착시트를 절단하는 것에 의해, 복수의 개편화된 접착시트 부착 반도체 칩을 얻는 공정, 및, V) 상기 접착시트 부착 반도체 칩을 반도체 칩 탑재용 지지부재에 접착하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
<15> 상기 반도체 웨이퍼를 절단 가능하게 하는 방법이, 하프커트 다이싱 또는 스텔스 다이싱인 것 특징으로 하는 상기 <13> 또는 <14>에 기재된 반도체 장치의 제조방법.
본 출원은, 동일 출원인에 의해 선출원된 일본국 특허출원, 즉, 2003-161656호(출원일 2003년 6월 6일）및 2003-402748호(출원일 2003년 12월 2일)에 기초하는 우선권주장을 수반하는 것으로, 이들의 명세서를 참조를 위해서 여기에 편입시키는 것으로 한다.
도 1은, 본 발명에 있어서의 공정Ⅰ)의 일실시태양을 나타내는 개념도이다.
도 2는, 본 발명에 있어서의 공정II)의 일실시태양을 나타내는 개념도이다.
도 3은, 본 발명에 있어서의 공정III)의 일실시태양을 나타내는 개념도이다.
도 4는, 본 발명에 있어서의 공정IV)의 일실시태양을 나타내는 개념도이다.
도 5는, 본 발명에 있어서의 공정V)의 일실시태양을 나타내는 개념도이다.
도 6은, 본 발명에 있어서의 공정Ⅰ')의 일실시태양을 나타내는 개념도이다.
도 7은, 본 발명에 있어서의 공정II)의 일실시태양을 나타내는 개념도이다.
도 8은, 도 7의 웨이퍼에 외력을 가하고, 웨이퍼 및 접착시트가 절단된 상태를 나타내는 개념도이다.
도 9는, 본 발명에 있어서의 공정V)의 일실시태양을 나타내는 개념도이다.
도 10은, 접착시트 부착 반도체 칩의 일실시태양을 나타내는 개념도이다.
도 11은, 본 발명에 있어서의 공정Ⅰ'), 공정II) 및 공정IV)의 일실시태양을 나타내는 개념도이다.
발명을 실시하기 위한 최선의 형태
본 발명의 접착시트는, 고분자량 성분을 적어도 함유해서 이루어지고, B스테이지 상태의 상기 접착시트의 25℃에 있어서의 파단강도가 0.1MPa 이상 10Mpa 이하이며, 파단신장이 1% 이상 40% 이하인 것을 특징으로 하는 것이다.
파단강도가 0.1MPa 미만인 경우는 접착시트가 물러서, 취급성이 저하한다. 또한, 10MPa를 넘는 경우, 웨이퍼를 절단할 때에, 동시에 접착시트를 절단할 수 없기 때문에 부적당하다. 마찬가지로, 파단신장 1% 미만의 경우는 접착시트가 물러서, 취급성이 저하한다. 파단신장이 40%를 넘는 경우에는, 웨이퍼를 절단할 때에, 동시에 접착시트를 절단할 수 없기 때문에 부적당하다. 웨이퍼 파단시에 접착시트 도 확실하게 파단할 수 있다는 점 및 충분한 강도를 가져서 취급성이 우수하다는 점에서, 파단강도가 1～8MPa이며, 파단신장이 5～35%인 것이 바람직하고, 파단강도가 3～7MPa, 파단신장이 10～30%인 것이 보다 바람직하다.
B스테이지 상태의 접착시트의 25℃에 있어서의 파단강도, 파단신장은, 폭10mm, 척(chuck)간 거리 20mm, 두께 5～250㎛의 시료에 대해서, 인장시험기를 이용해서 인장속도 0.5m/min에서 응력, 변형 곡선을 측정하고, 그것으로부터, 하기 식에 의해 얻어진 것이다.
파단강도(Pa)=최대강도(N)/시료의 단면적(㎡)
파단신장(%)＝(파단시의 시료길이(mm)-20)/20×100
파단강도를 상승시키기 위해서는, 탄성율을 높게함과 동시에, 재료의 인성을 크게 하는 것이 유효하다. 구체적으로는, 각종 필러 첨가에 의해 탄성율을 높게함과 동시에, 재료의 인성을 개량하기 위해서, 소량의 고무 등을 첨가하는 것이 유효하다. 파단강도를 저감하기 위해서는, 올리고머, 모노머의 첨가량을 많게 하고, 필름의 파단신장을 저감하는 것이 유효하다.
파단신장을 상승시키기 위해서는, 재료의 가요성, 인성을 향상시키는 것이 유효하고, 예컨대, 낮은 Tg에서 분자량이 큰 고분자량 성분의 양, 연화점이 30℃ 미만인 올리고머, 모노머의 첨가량을 많게 하는 것이 유효하다. 파단신장을 저감하기 위해서는, 연화점이 30℃ 이상인 올리고머, 모노머의 첨가량, 높은 Tg의 고분자량 성분량을 많게 하는 것, 필러를 첨가함으로써 인성을 저하하는 것이 유효하다.
본 발명의 접착시트는, 고분자량 성분을 적어도 함유해서 이루어지고, B스테 이지 상태의 상기 접착시트의, 25℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 1～3000MPa이며, 25℃에서 900Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 4000～20000MPa인 것을 특징으로 하는 것이다.
취급시에 접착시트에 크랙이 발생하기 어려운 점으로부터, 25℃에서 10Hz에 있어서의 탄성율은 10～1500MPa인 것이 바람직하고, 100～1200MPa인 것이 보다 바람직하다. 이 탄성율이 1MPa 미만이면, 접착시트의 신장이 크고, 취급이 어렵고, 3000MPa를 넘으면, 취급시에 접착시트에 크랙이 발생하기 때문에 바람직하지 못하다. 또한, 25℃에서 900Hz에 있어서의 탄성율은 5000～15000MPa인 것이 바람직하다. 이 탄성율이 4000MPa 미만이면 절단하기 어려워지는 경향이 있고, 20000MPa를 넘으면 취급시에 크랙이 발생하기 쉬운 경향이 있다.
또한, 본 발명의 접착시트는, 고분자량 성분을 적어도 함유해서 이루어지고, B스테이지 상태의 상기 접착시트의, 25℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 1～3000MPa이며, -20℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 4000～20000MPa인 것을 특징으로 하는 것이다.
-20℃에서 10Hz에 있어서의 탄성율은, 5000～15000MPa인 것이 바람직하다. 이 탄성율이 4000MPa 미만이면 절단하기 어려워지는 경향이 있고, 20000MPa를 넘으면 취급시에 크랙이 발생하기 쉬운 경향이 있다.
본 발명에 있어서의 접착시트는, 웨이퍼에 첩부한 후, 절단할 때에 상기에서 규정한 각종 특성값의 범위에 있으면 좋고, 첩부할 때에는 이 범위에 없더라도 좋다. 즉, 웨이퍼에 첩부한 후에 일정한 보존기간을 거친 후나, 열처리, 광경화 등의 방사선 조사에 의한 가공을 거친 후에, 상기 각종 특성값의 범위에 들어가는 것이면 좋고, 예컨대, 반도체 웨이퍼에 첩부하기 전의 상태에 있어서 파단강도 및 파단신장이 큰 접착시트를 이용한 경우, 접착시트를 저온에서 반도체 웨이퍼에 첩부하는 것이 가능하고, 첩부후에 파단강도 및 파단신장을 상기 수치 범위내로 함으로써 파단성을 향상시킬 수 있다. 마찬가지로, 접착시트의 초기에 있어서 25℃, 10Hz에 있어서의 탄성율이 1MPa 미만이어도, 웨이퍼 첩부시에는 강한 점착성을 가져서 실온에서 용이하게 라미네이트 가능하고, 그 후, 탄성율을 상기 수치범위로 함으로써 파단성을 향상시킬 수 있다.
본 발명의 접착시트를 사용하는 경우, 웨이퍼의 휘어짐을 작게 하고, 실온에서의 취급성을 좋게 하기 위해서, 40～100℃의 사이에서 웨이퍼에 라미네이트하는 것이 바람직하다. 그 때문에, 본 발명의 접착시트는, B스테이지 상태의 상기 접착시트의 60℃에서 10Hz에 있어서의 동적 점탄성 측정에 의한 탄성율이 0.1～20MPa인 것이 바람직하고, 0.1～10MPa인 것이 보다 바람직하고, 0.1～5MPa인 것이 특히 바람직하다. 0.1MPa 미만이면 첩부후에 시트가 웨이퍼로부터 박리하거나, 어긋나는 경우가 있기 때문에 바람직하지 않다.
또, 본 발명의 접착시트는, 상기 각 특성에 더하여, 반도체소자 탑재용 지지부재에 반도체소자를 설치하는 경우에 요구되는 내열성 및 내습성을 갖는 것이 바람직하다. 또한, 본 발명의 접착시트는, 상기 특성을 만족하는 것이면 특별히 제한은 없지만, 적당한 택강도를 가져서 시트상에서의 취급성이 양호한 것으로부터, 고분자량 성분 이외에 열경화성 성분 및 필러를 포함하는 것이 바람직하고, 더욱이 이들 이외에, 경화촉진제, 촉매, 첨가제, 커플링제 등을 포함해도 좋다. 또한, 파단강도나 파단신장은, 접착시트에 포함되는 고분자량 성분이 많고, 필러가 적을수록 높아지는 경향이 있어서, 이들 성분은, 파단강도나 파단신장이 본 발명에서 규정된 수치범위내로 되도록 조절하는 것이 중요하다.
다음에, 본 발명의 접착시트를 구성하는 성분에 관해서 보다 상세하게 설명한다.
본 발명에 있어서 고분자량 성분으로서는, 상기 접착시트의 특성을 만족시키는 것이면 특별히 제한은 없지만, 그 유리전이온도(이하, Tg)가 -30℃～50℃이고, 중량평균 분자량이 5만～100만인 것이 바람직하다. Tg가 50℃를 넘으면, 시트의 유연성이 낮은 점에서 부적당하고, Tg가 -30℃ 미만이면, 시트의 유연성이 지나치게 높기 때문에, 웨이퍼 파단시에 시트가 파단하기 어렵다는 점에서 상태가 나쁘다. 또한, 중량평균 분자량이 5만 미만이면 시트의 내열성이 저하하는 점에서 부적당하고, 분자량이 100만을 넘으면 시트의 유동성이 저하하는 점에서 부적당하다.
웨이퍼 절단시에 있어서 접착시트의 파단성이나 내열성의 관점으로부터, Tg가 -20℃～40℃에서 중량평균 분자량이 10만～90만인 고분자량 성분이 보다 바람직하고, Tg가 -10℃～50℃에서 중량평균 분자량이 5만～100만인 고분자량 성분이 바람직하고, Tg가 -10℃～30℃에서 중량평균 분자량이 50만～90만인 고분자량 성분이 특히 바람직하다. 또, 중량평균 분자량은, 겔 퍼미에이션 크로마토그래피법(GPC)으로 표준 폴리스티렌에 의한 검량선을 이용한 폴리스티렌 환산값이며, 펌프로서 히타치제작소제 L-6000을 사용하고, 컬럼으로서 히타치화성공업(주)제 겔팩(Gelpack) GL-R440, 겔팩 GL-R450 및 겔팩 GL-R400M(각 10.7mmφ×300mm)을 이 순서로 연결한 컬럼을 사용하고, 용리액으로서 테트라히드로퓨란을 사용하고, 시료 120mg을 THF 5ml에 용해시킨 샘플에 대해서, 유속 1.75mL/분에서 측정했다.
고분자량 성분으로서, 구체적으로는, 폴리이미드, 폴리스티렌, 폴리에틸렌, 폴리에스테르, 폴리아미드, 부타디엔고무, 아크릴고무, (메타)아크릴수지, 우레탄수지, 폴리페닐렌에테르수지, 폴리에테르이미드수지, 페녹시수지, 변성 폴리페닐렌에테르수지, 페녹시수지, 폴리카보네이트 및 그들의 혼합물 등을 들 수 있다. 특히, 관능성 모노머를 포함하는 중량평균 분자량이 10만 이상인 고분자량 성분, 예컨대, 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트 등의 관능성 모노머를 함유하고, 또한 중량평균 분자량이 10만 이상인 에폭시기함유 (메타)아크릴 공중합체 등이 바람직하다. 에폭시기함유 (메타)아크릴 공중합체로서는, 예컨대, (메타)아크릴에스테르 공중합체, 아크릴고무 등을 사용할 수 있고, 아크릴고무가 보다 바람직하다. 아크릴고무는, 아크릴산 에스테르를 주성분으로 하고, 주로, 부틸아크릴레이트와 아크릴로니트릴 등의 공중합체나, 에틸아크릴레이트와 아크릴로니트릴 등의 공중합체 등으로 이루어진 고무이다.
고분자량 성분은, 접착시트의 전체 중량으로부터 필러의 중량을 제외한 중량에 대하여, 50중량% 이하 포함되는 것이 바람직하고, 35중량% 이하 포함되는 것이 보다 바람직하고, 25중량% 이상 35중량% 이하 포함되는 것이 특히 바람직하다. 고분자량 성분의 배합량이 많으면 접착시트의 파단성이 악화하는 경향이 있고, 배합량이 적으면 접착시의 유동성이 지나치게 크기 때문에, 보이드가 발생하는 경향이 있다.
상기 열경화성 성분으로서는, 에폭시수지, 시아네이트수지, 페놀수지 및 그 경화제 등이 있지만, 내열성이 높은 점에서, 에폭시수지가 바람직하다. 에폭시수지는, 경화해서 접착작용을 갖는 것이면 특별히 한정되지 않는다. 비스페놀A형 에폭시 등의 2관능 에폭시수지, 페놀노볼락형 에폭시수지나 크레졸노볼락형 에폭시수지 등의 노볼락형 에폭시수지 등을 사용할 수 있다. 또한, 다관능 에폭시수지, 글리시딜아민형 에폭시수지, 복소환함유 에폭시수지 또는 지환식 에폭시수지 등, 일반적으로 알려져 있는 것을 적용할 수 있다.
더욱이, 본 발명의 접착시트에는, B스테이지 상태의 접착시트의 파단강도, 파단신장의 저감, 접착제의 취급성의 향상, 열전도성의 향상, 용융점도의 조정, 틱소트로픽성의 부여 등을 목적으로 하여 필러, 바람직하게는 무기필러를 배합하는 것이 바람직하다.
무기필러로서는, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 알루미나, 질화알루미늄, 붕산알루미늄위스커, 질화붕소, 결정성 실리카, 비정성(非晶性) 실리카, 안티몬산화물 등을 들 수 있다. 열전도성 향상을 위해서는, 알루미나, 질화알루미늄, 질화붕소, 결정성 실리카, 비정성 실리카 등이 바람직하다. 용융점도의 조정이나 틱소트로픽성의 부여의 목적으로는, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 알루미나, 결정성 실리카, 비정성 실리카 등이 바람직하다. 또한, 내습성을 향상시키기 위해서는 알루미나, 실리카, 수산화알루미늄, 안티몬 산화물이 바람직하다.
상기 필러량은 접착시트의 전체 중량에 대하여 5중량% 이상 70중량% 이하인 것이 바람직하고, 더욱 바람직하게는 35중량% 이상 60중량% 이하이다. 배합량이 많아지면, 접착시트의 저장 탄성율의 상승, 접착성의 저하, 보이드 잔존에 의한 전기 특성의 저하 등의 문제가 일어나기 쉬워지므로, 50중량% 이하로 하는 것이 특히 바람직하다. 또한, 필러의 비중은 1～10g/㎤인 것이 바람직하다.
또한, 본 발명의 접착시트는, 분자내에 불포화 2중결합을 1개 이상 갖는 아크릴 모노머와 그의 광개시제를 포함하는 등에 의해, UV경화성을 갖고 있어도 좋고, 저온에서 라미네이트후, UV조사에 의해, 파단신장을 저하시키므로써 파단성을 향상시킬 수 있다.
본 발명의 접착시트는, 상기 고분자량 성분, 더욱이 필요에 따라서 열경화성 성분, 필러, 및 다른 성분을 유기용매중에서 혼합, 혼련해서 니스를 조제한 후, 기재 필름상에 상기 니스의 층을 형성시켜, 가열 건조한 후, 기재를 제거해서 얻을 수 있다.
상기의 혼합, 혼련은, 통상의 교반기, 분쇄기, 3개 롤, 볼밀 등의 분산기를 적절하게, 조합시켜서 행할 수 있다. 상기의 가열 건조의 조건은, 사용한 용매가 충분히 휘산하는 조건이면 특별히 제한은 없지만, 통상 60℃～200℃에서, 0.1～90분간 가열해서 행한다.
상기 접착시트의 제조에 있어서의 상기 니스의 조제에 이용하는 유기용매는, 재료를 균일하게 용해, 혼련 또는 분산할 수 있는 것이면 제한은 없고, 종래 공지 의 것을 사용할 수 있다. 이와 같은 용제로서는, 예컨대, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 아세톤, 메틸에틸케톤, 시클로헥사논 등의 케톤계 용매, 톨루엔, 크실렌 등을 들 수 있다. 건조속도가 빠르고, 가격이 저렴한 점에서 메틸에틸케톤, 시클로헥사논 등을 사용하는 것이 바람직하다.
유기용매의 사용량은, 접착시트 제조후의 잔존 휘발분이 전체 중량기준으로 0.01～3중량%이면 특별히 제한은 없지만, 내열신뢰성의 관점으로부터는 전체 중량기준으로 0.01～2.0중량%가 바람직하고, 전체 중량기준으로 0.01～1.5중량%가 더욱 바람직하다.
또한, 절단가능한 범위에서, 본 발명의 접착시트를 복수 겹쳐서, 복층의 접착시트로 하여도 좋다. 또한, 본 발명의 접착시트와, 예컨대, 열가소 필름, 점착제, 열경화 수지 등으로 이루어지는 필름을 조합하고, 필름의 양면에 접착시트를 포개는 등 하여, 복층의 접착시트로 하여도 좋다. 또, 절단가능한 범위란, 복층으로 한 접착시트의 파단강도 및 파단신장이나 탄성율이 상기 수치범위내에 있는 것을 말한다. 이와 같은 필름으로서, 예컨대, 폴리이미드, 폴리에스테르 등의 열가소성 수지, 에폭시수지, 실리콘수지, 및 이들의 혼합물 등으로 이루어지는 필름을 들 수 있다. 이들 필름은, 각종 필러를 포함하고 있어도 좋다.
본 발명의 접착시트의 막두께는, 특별히 제한은 없지만, 1～250㎛가 바람직하다. 1㎛보다 얇으면 응력완화 효과나 접착성이 부족하게 되는 경향이 있고, 250㎛보다 두꺼우면 경제적이지 않게 되는 것에 더하여, 반도체 장치의 소형화의 요구에 부응할 수 없고, 파단이 곤란해지게 되는 경향이 있다. 또, 접착성이 높고, 또 한, 반도체 장치를 박형화할 수 있는 점에서 3～100㎛가 바람직하고, 더욱 바람직하게는 5～55㎛이다.
본 발명의 다이싱 테이프 일체형 접착시트는, 본 발명의 접착시트를 공지의 다이싱 테이프상에 적층함으로써 얻을 수 있다. 이 다이싱 테이프 일체형 접착시트를 이용하므로써, 웨이퍼로의 라미네이트 공정이 1회로 끝나서, 작업의 효율화가 가능하다. 다이싱 테이프상에 접착시트를 적층하는 방법으로서는, 인쇄 이외에, 미리 작성한 접착시트를 다이싱 테이프상에 프레스 또는 핫 롤 라미네이트하는 방법을 들 수 있는데, 연속적으로 제조할 수 있고, 효율이 좋은 점에서 핫 롤 라미네이트 방법이 바람직하다.
본 발명에 사용하는 다이싱 테이프로서는, 예컨대, 폴리테트라플루오로에틸렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름, 폴리이미드 필름 등의 플라스틱 필름 등을 들 수 있다. 또한, 필요에 따라서 프라이머 도포, UV처리, 코로나 방전처리, 연마처리, 에칭처리 등의 표면처리를 행하여도 좋다. 다이싱 테이프는 점착성을 갖는 것이 필요하고, 다이싱 테이프의 편면에 점착제층을 설치해도 좋다. 이것은, 점착제층의 수지 조성물에 있어서, 특히 액상성분의 비율, 고분자량 성분의 Tg를 조정하는 것에 의해 얻어지는 적절한 택강도를 갖는 수지 조성물을 도포 건조함으로써 형성가능하다.
또한, 다이싱 테이프의 막두께는, 특별히 제한은 없고, 접착시트의 막두께나 다이싱 테이프 일체형 접착시트의 용도에 따라 적당하게, 당업자의 지식에 근거해서 정할 수 있는 것이지만, 경제성이 좋고, 필름의 취급성이 좋은 점에서 60～150 ㎛, 바람직하게는 70～130㎛이다.
또한, 본 발명의 접착시트 또는 다이싱 테이프 일체형 접착시트의 접착시트는, 반도체 장치를 제조할 때, 다이싱시에는 반도체 소자가 비산하지 않는 접착력을 갖고, 그 후 픽업시에는 다이싱 테이프로부터 박리가능할 필요가 있다. 예컨대, 접착시트나 다이싱 테이프의 점착성이 지나치게 높으면, 홈 단부의 수지가 융착해서 분리가 곤란해지는 경우가 있다. 그 때문에, 본 발명의 접착시트와 다이싱 테이프와의 B스테이지 상태에 있어서의 90°필 강도는, 150N/m 이하인 것이 바람직하고, 5～100N/m인 것이 보다 바람직하고, 5～50N/m인 것이 더욱 바람직하다. 필 강도가 150N/m을 넘으면 픽업시에 칩이 깨어지기 쉬워지는 경향이 있다. 또, 필 강도의 측정은, 25℃의 분위기중에서, 90℃의 각도로, 50mm/분의 인장속도로 접착시트를 다이싱 테이프로부터 벗긴 때의 결과이다.
상기 90°필 강도가 150N/m 이하가 되도록 하기 위해서는, 적절하게, 접착시트의 택강도를 조절하는 것이 바람직하다. 택강도를 조절하는 방법으로서는, 접착시트의 실온에서의 유동성을 상승시키면 접착강도 및 택강도가 상승하는 경향이 있고, 유동성을 저하시키면 접착강도 및 택강도가 저하하는 경향이 있다는 성질을 이용해서 행하면 좋다. 예컨대, 유동성을 상승시키는 경우에는, 가소제의 함유량의 증가, 점착 부여재 함유량의 증가 등의 방법이 있다. 반대로 유동성을 저하시키는 경우에는, 상기 화합물의 함유량을 감소시키면 좋다. 상기 가소제로서는, 예컨대, 단관능의 아크릴 모노머, 단관능 에폭시수지, 액상 에폭시수지, 아크릴계 수지, 에폭시계의 소위 희석제 등을 들 수 있다.
상기한 본 발명의 접착시트 또는 본 발명의 접착시트를 구비하는 다이싱 테이프 일체형 접착시트를 이용하는 것에 의해, 반도체 장치를 제조할 수 있다.
요컨대, 본 발명의 반도체 장치의 제조방법은, Ⅰ) 반도체 웨이퍼에 본 발명의 접착시트를 첩부하는 공정, II) 반도체 웨이퍼를 절단 가능하게 하는 공정, Ⅲ) 본 발명의 접착시트에 다이싱 테이프를 첩부하는 공정을 Ⅰ-II-Ⅲ, II-Ⅰ-III 또는 Ⅰ-Ⅲ-II의 순서로 포함하고, 더욱이, IV) 반도체 웨이퍼 및 본 발명의 접착시트를 절단하는 것에 의해, 복수의 개편화된 접착시트 부착 반도체 칩을 얻는 공정, 및, V) 접착시트 부착 반도체 칩을 반도체 칩 탑재용 지지부재에 접착하는 공정을 포함하는 것을 그 특징으로 하는 것이다.
도 1에는, 반도체 웨이퍼(A)에 본 발명의 접착시트(1)를 첩부하는 공정, 도 2에는, 반도체 웨이퍼(A)의 절단 예정라인(4)상에 레이저광을 조사하여, 웨이퍼 내부에 개질영역(절단 예정부)(5)을 형성하여, 웨이퍼를 절단 가능하게 하는 공정, 도 3에는, 접착시트(1)에 점착제층(2a)과 기재층(2b)으로 이루어지는 다이싱 테이프(2)를 첩부하는 공정, 도 4에는, 다이싱 테이프(2)를 익스팬드(expand)함으로써 반도체 웨이퍼(A) 및 접착시트(1)를 절단하는 공정, 도 5에는, 접착시트 부착 반도체 칩(6)을 반도체 칩 탑재용 지지부재(7)에 접착하는 공정의 각각 일실시형태를 나타낸다.
상기 반도체 웨이퍼로서는, 단결정 실리콘 이외에, 다결정 실리콘, 각종 세라믹, 갈륨비소 등의 화합물 반도체 등이 사용된다.
상기 공정Ⅰ)에 있어서의 접착시트를 웨이퍼에 첩부하는 온도, 즉 라미네이 트 온도는 0℃～170℃의 범위인 것이 바람직하고, 웨이퍼의 휘어짐을 적게 하기 위해서는 20℃～130℃의 범위인 것이 보다 바람직하고, 20℃～60℃의 범위인 것이 특히 바람직하다. 또한, 공정II)의 후에 공정Ⅰ)을 행하는 경우, 라미네이트 공정에서의 응력이나 변형에 의해 웨이퍼가 파단하는 것을 방지하기 위해서, 웨이퍼가 변형하지 않도록 지지해서 라미네이트를 행하는 것이 바람직하다.
상기 공정II)에 있어서 웨이퍼를 절단 가능하게 하는 가공 방법으로서는, 다이싱 커터 등에 의해 칩을 완전히 절단하지 않고, 자른 자국이 되는 홈을 가공하는 방법이나 절단 예정라인상의 웨이퍼 내부에 레이저광을 조사해서 개질영역을 형성하는 방법 등, 그 후에 외력 등을 가하므로써 용이하게 웨이퍼를 절단할 수 있는 방법을 들 수 있다. 또, 웨이퍼의 레이저가공의 방법에 관해서는, 일본국 특허공개 2002-192370호, 일본국 특허공개 2003-338467호에 기재된 방법을 사용할 수 있다. 장치에 대해서는, 예컨대, 주식회사도쿄정밀제의 MAHOHDICING MACHINE을 사용할 수 있다. 반도체 웨이퍼로의 레이저광은, 반도체 웨이퍼의 표면, 요컨대, 회로가 형성되어 있는 면으로부터 조사해도 좋고, 또한 반도체 웨이퍼의 이면, 요컨대, 회로가 형성되지 않은, 접착시트를 첩부하는 측의 면으로부터 조사해도 좋다. 공정II)를 공정Ⅰ)이나 후술하는 공정Ⅰ') 또는 공정III)의 후에 행하는 경우, 접착시트나 다이싱 테이프측으로부터도 반도체 웨이퍼에 레이저광을 조사하는 것이 가능하게 되는 점에서, 접착시트나 다이싱 테이프로서, 레이저광을 투과하는 것을 이용하는 것이 바람직하다. 또한, 파단, 요컨대 절단할 수 없었던 부분을 인식하기 쉬운 점에서, 접착시트는 다이싱 테이프와 투명성이나 색조가 다른 것이 바람직하다.
본 발명에 있어서, 예컨대, 하기의 조건에서, 상기의 레이저 가공장치를 이용해서 실리콘 웨이퍼의 내부에 집광점을 맞추어, 절단 예정라인을 따라 실리콘 웨이퍼의 표면측으로부터 레이저광을 조사하여, 실리콘 웨이퍼의 내부에 개질영역을 형성한다. 이 개질영역에 의해 절단 예정라인을 따라 웨이퍼를 절단할 수 있다. 개질영역은, 다광자 흡수에 의해 반도체 웨이퍼 내부가 국소적으로 가열 용융하는 것에 의해 형성된 용융 처리영역인 것이 바람직하다.
(레이저 가공 조건)
(A) 반도체기판:실리콘 웨이퍼(두께 350㎛, 외경 6인치)
(B) 레이저광원:반도체 레이저 여기 Nd:YAG레이저
파장:1064nm
레이저광 스팟 단면적:3.14×10-8c㎡
발진 형태:Q스위치 펄스
반복 주파수:100kHz
펄스 폭:30ns
출력:20μJ/펄스
레이저광 품질:TEM00
편광특성:직선편광
(C) 집광용 렌즈
배율:50배
NA:0.55
레이저광 파장에 대한 투과율:60퍼센트
(D) 반도체기판이 재치되는 재치대의 이동속도:100mm/초
공정III)에 있어서는, 종래 공지의 방법에 의해 다이싱 테이프를, 접착시트의 반도체 웨이퍼가 첩부되어 있는 면과는 반대의 면에 첩부하면 좋다. 첩부온도, 즉 라미네이트 온도는 0℃～60℃의 범위에서 행하는 것이 바람직하고, 10℃～40 ℃의 범위에서 행하는 것이 보다 바람직하고, 15℃～30℃의 범위에서 행하는 것이 더욱 바람직하다. 공정II)의 후에 공정III)을 행하는 경우, 라미네이트 공정에서의 응력이나 변형에 의해 웨이퍼가 파단하는 것을 방지하기 위해서, 웨이퍼가 변형하지 않도록 지지해서 라미네이트를 행하는 것이 바람직하다.
본 발명의 반도체 장치의 제조방법에 있어서는, 공정Ⅰ) 및 Ⅲ)으로 바꾸고, 공정Ⅰ')로서, 반도체 웨이퍼에 본 발명의 다이싱 테이프 일체형 접착시트를 첩부하는 공정을 포함하고 있어도 좋다.
이 경우, 본 발명의 반도체 장치의 제조방법은, Ⅰ') 반도체 웨이퍼에 본 발명의 다이싱 테이프 일체형 접착시트를 첩부하는 공정, II) 반도체 웨이퍼를 절단 가능하게 하는 공정을 Ⅰ'-II 또는 II-Ⅰ'의 순서로 포함하고, 더욱이, IV) 반도체 웨이퍼 및 본 발명의 다이싱 테이프 일체형 접착시트의 접착시트를 절단하는 것에 의해, 복수의 개편화된 접착시트 부착 반도체 칩을 얻는 공정, 및, V) 접착시트 부착 반도체 칩을 반도체 칩 탑재용 지지부재에 접착하는 공정을 포함하는 것을 그 특징으로 하는 것이다.
도 6에는, 반도체 웨이퍼(A)에 본 발명의 다이싱 테이프 일체형 접착시트(3)를 첩부하는 공정, 도 7에는, 반도체 웨이퍼(A)를 다이싱소(dicing saw)(23)에 의해 하프커트하여 절단 가능하게 하는 공정, 도 8에는, 다이싱 테이프 일체형 접착시트(3)에 외력을 가하여, 웨이퍼(A) 및 다이싱 테이프 일체형 접착시트(3)의 접착시트(1)가 절단된 상태, 도 9에는, 접착시트 부착 반도체 칩(6)을 반도체 칩 탑재용 지지부재(7)에 접착하는 공정의 각각 일실시형태를 나타낸다. 또한, 도 11에는, 반도체 웨이퍼(A)에 본 발명의 다이싱 테이프 일체형 접착시트(3)를 첩부하는 공정, 반도체 웨이퍼(A)의 절단 예정라인상에 레이저광을 조사하여, 웨이퍼 내부에 개질영역(절단 예정부)(5)을 형성하여, 웨이퍼를 절단 가능하게 하는 공정, 다이싱 테이프(2) 또는 다이싱 테이프 일체형 접착시트(3)에 외력을 가해서 반도체 웨이퍼(A) 및 접착시트(1)를 절단하는 공정을 정리해서 나타낸다. 또, 본 발명의 반도체 장치의 제조방법에 있어서, 웨이퍼에 접착시트 및 다이싱 테이프를 첩부하는 방법과 다이싱 방법의 조합은, 특별히 한정되는 것은 아니다. 작업성이나 효율성의 관점으로부터는, 웨이퍼에 본 발명의 다이싱 테이프 일체형 접착시트를 첩부하고, 스텔스 다이싱을 행하는 조합인 것이 가장 바람직하다.
반도체 웨이퍼에 다이싱 테이프 일체형 접착시트를 첩부하는 때에는, 반도체 웨이퍼와 다이싱 테이프 일체형 접착시트의 접착시트면이 접하도록 첩부한다. 첩부하는 온도, 즉 라미네이트 온도는 O℃～170℃의 범위인 것이 바람직하고, 웨이퍼의 휘어짐을 적게 하기 위해서는 20℃～130℃의 범위인 것이 보다 바람직하고, 20℃～ 60℃의 범위인 것이 특히 바람직하다.
상기 공정Ⅰ) , II) 및 III) , 또는, 공정Ⅰ') 및 II)의 후, 공정IV)를 행하는데, 당해 공정에 있어서 반도체 웨이퍼 및 접착시트의 절단은, 다이싱 테이프 또는 다이싱 테이프 일체형 접착시트에 외력을 가하므로써 행할 수 있다. 이 외력은, 예컨대, 하프커트 다이싱의 경우에는, 구부러진 방향이나 비틀림 방향으로 가하는 것이 바람직하고, 스텔스 다이싱의 경우에는, 인장(익스팬드)방향으로 가하는 것이 바람직하다.
예컨대, 스텔스 다이싱에 있어서, 다이싱 테이프의 양단을 인장하고, 외력을 가하므로써 웨이퍼와 접착시트의 절단을 행하는 경우에는, 시판의 웨이퍼 확장 장치에 의해 행할 수 있다. 보다 구체적으로는, 도 4에 나타낸 바와 같이, 스테이지(13)상에 배치된 다이싱 테이프(2) 주변부에 링(11)을 첩부하여, 고정하고, 이어서 돌출부(12)를 상승시키므로써, 다이싱 테이프(2)에 양단으로부터 장력을 건다. 이때의 돌출부가 상승하는 속도를 익스팬드 속도로 하고, 돌출부가 상승한 높이(14)를 익스팬드량으로 하면, 본 발명에서는, 익스팬드 속도는 10～1000mm/초인 것이 바람직하고, 10～100mm/초인 것이 보다 바람직하고, 10～50mm/초인 것이 특히 바람직하다. 또한, 익스팬드량은 5～30mm인 것이 바람직하고, 10～30mm인 것이 보다 바람직하고, 15～20mm인 것이 특히 바람직하다. 익스팬드 속도가 10mm/초 미만이면, 반도체 웨이퍼 및 접착시트의 절단이 곤란하게 되는 경향이 있고, 1000mm/초를 넘으면, 다이싱 테이프가 파단하기 쉬워지게 되는 경향이 있다. 또한, 익스팬드량이 5mm 미만이면, 반도체 웨이퍼 및 접착시트의 절단이 곤란하게 되는 경향이 있고, 30mm를 넘으면 다이싱 테이프가 파단하기 쉬워지게 되는 경향이 있다.
이와 같이 다이싱 테이프를 인장하고, 외력을 가하므로써 웨이퍼 내부의 개질영역을 기점으로 하여 반도체 웨이퍼의 두께 방향으로 깨어짐이 발생하고, 이 깨어짐이 웨이퍼 표면과 이면, 더욱이, 반도체 웨이퍼와 밀착하는 접착시트의 이면까지 도달하여, 반도체 웨이퍼 및 접착시트가 파단, 요컨대, 절단된다. 이것에 의해 접착시트 부착 반도체 칩을 얻을 수 있다.
또, 익스팬드량이 25mm를 넘는 경우에는, 다이싱 테이프의 기재층으로서, 염화비닐 기재를 사용하는 것이 바람직하지만, 인장량이 적은 경우는, 각종 폴리올레핀 기재를 사용하는 것이 바람직하다. 또한, 익스팬드는 실온에서 행하는 것이 바람직하지만, 필요에 따라서 -50℃～100℃의 사이에서 조정해도 좋다. 본 발명에 있어서는, -50℃～60℃인 것이 바람직하고, 0℃～40℃인 것이 보다 바람직하다. 익스팬드시의 온도는, 보다 저온인 쪽이, 접착시트의 파단신장이 적고, 절단하기 쉽기 때문에, 접착시트의 절단 불량에 의한 수율저하를 방지한다는 점에서 바람직하다.
다이싱 테이프의 점착제층에 UV 경화 점착제를 사용하고 있는 경우는, 익스팬드 전 또는 후에 다이싱 테이프에 반도체 웨이퍼가 첩부되어 있는 면의 반대면측으로부터 자외선을 조사하여, UV 경화 점착제를 경화시킨다. 이것에 의해, UV 경화 점착제와 접착시트와의 밀착력이 저하하는 것에 의해, 후의 공정V)에 있어서의 픽업이 쉬워지게 된다.
계속해서, 공정V)에서는, 픽업 수단으로서 도 5나 도 9에 나타낸 바와 같은 흡착 콜릿(collet)(21), 침한(needle clamp)(22) 등을 이용해서 복수의 개편화된 접착시트 부착 반도체 칩을 픽업하고, 이것을 반도체 칩 탑재용 지지부재의 반도체 칩 탑재부에 놓고, 접착시트를 가열 경화한다. 가열 경화는, 통상 100～220℃의 사이에서 행하여진다.
본 발명에 있어서의 반도체 장치의 제조방법은, 상기 공정에 한정되는 것은 아니고, 임의의 공정을 포함할 수 있다. 예컨대, 공정Ⅰ) 또는 공정Ⅰ')를 행한 후, 공정IV)를 행하기 전의 어느 단계에 있어서, 접착시트에 자외선, 적외선 또는 마이크로파를 조사하는 공정, 또는, 접착시트를 가열 또는 냉각하는 공정을 포함하고 있어도 좋다. 공정V)를 행한 후에는, 필요에 따라서, 와이어 본딩 공정, 봉지공정 등이 포함되는 것으로 한다.
이하, 본 발명을 실시예를 이용하여 보다 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[접착시트의 조성과 제조방법]
(실시예 1)
에폭시수지로서 비스페놀F형 에폭시수지(에폭시 당량 160, 도토화성주식회사제 상품명 YD-8170C를 사용) 30중량부, 크레졸노볼락형 에폭시수지(에폭시 당량 210, 도토화성주식회사제 상품명 YDCN-703을 사용) 10중량부; 에폭시수지의 경화제로서 페놀노볼락 수지(다이니폰잉크화학공업주식회사제 상품명 프라이오펜 LF2882를 사용) 27중량부; 에폭시기함유 아크릴계 공중합체로서 에폭시기함유 아크릴고무(겔 퍼미에이션 크로마토그래피에 의한 중량평균 분자량 80만, 글리시딜메타크릴레이트 3중량%, Tg는 -7℃, 나가세켐텍스주식회사제 상품명 HTR-860P-3DR을 사용) 28중량부; 경화촉진제로서 이미다졸계 경화촉진제(시코쿠화성공업주식회사제 큐어졸 2PZ-CN을 사용) 0.1중량부; 실리카 필러(아도마파인주식회사제, S0-C2(비중:2.2g/㎤)를 사용) 95중량부; 실란커플링제로서 (니폰유니카 주식회사제 상품명 A-189를 사용) 0.25중량부 및 (니폰유니카 주식회사제 상품명 A-1160을 사용) 0.5중량부; 로 이루어지는 조성물에, 시클로헥사논을 가해서 교반혼합하고, 진공 탈기해서 접착제 니스를 얻었다.
이 접착제 니스를, 두께 50㎛의 이형처리한 폴리에틸렌테레프탈레이트 필름상에 도포하고, 90℃ 10분간, 120℃에서 5분간 가열건조해서 막두께가 25㎛인 도막으로 하여, B스테이지 상태의 접착시트를 제작했다. 또한, 동일한 조작에 의해 막두께가 75㎛인 B스테이지 상태의 접착시트를 제작했다.
(실시예 2～6)
표 1에 나타내는 조성물에 대해서 실시예 1과 동일하게 하여, 접착시트를 제조했다. 또, 실시예 6의 접착시트는, 실시예 1에서 얻어진 시트를 40℃ 24시간 열처리하여, 파단신장을 저하시킨 것이다.
(비교예 1～5)
표 1에 나타내는 조성물에 대해서 실시예 1과 동일하게 하여, 접착시트를 제조했다.
Figure 112005070521611-pct00001
※폴리머 분율 : Tg가 -10℃~50℃이고, 중량평균 분자량이 5만~100만인 고분자량 성분의, 접착시트의 전체 구성성분으로부터 필러성분을 제외한 성분에 대한 중량분율
실시예 1～6 및 비교예 1～5의 접착시트에 대해서, 하기의 평가항목 중, 탄성율에 관해서는 막두께가 75㎛인 접착시트를 이용하고, 그 밖의 항목에 관해서는 막두께가 25㎛인 접착시트를 이용해서 평가했다. 얻어진 결과를 표 2에 나타낸다.
[접착시트의 평가방법]
(1) 파단강도, 파단신장
B스테이지 상태의 접착시트의 25℃에 있어서의 파단강도, 파단신장을 폭10mm, 길이 30mm, 두께 25㎛의 시료에 대해서, 인장시험기(이마다제작소제 디지털 하중계 SV55)를 이용해서 척간 거리 20mm, 인장속도 0.5m/min에서 응력, 변형 곡선을 측정하고, 그것으로부터, 하기식에 의해 얻었다.
파단강도(Pa)=최대강도(N)/시료의 단면적(㎡)
파단신장(%)=(파단시의 시료의 척간 길이(mm)-20)/20×100
(2) 잔존 휘발분
잔존 휘발분은, 5cm 사방으로 잘라낸 B스테이지 상태의 필름을 칭량하고(질량A), 이형성이 있는 기판상에서 170℃ 1시간 건조기중에 방치한 후, 다시 칭량하여(질량B), 하기식으로부터 얻었다.
잔존 휘발분(%)=(A-B)×100/A
(3) 탄성율(저장탄성율)
B스테이지 상태의 접착시트의 저장탄성율을 동적 점탄성 측정장치(레올로지사제, DVE-V4)를 이용해서 측정했다(샘플 사이즈 : 길이 20mm, 폭 4mm, 막두께 75㎛, 온도범위 -30～100℃, 승온속도 5℃/분, 인장모드, 10Hz 또는 900Hz, 자동정하중).
(4) 택강도
B스테이지 상태의 접착시트의 택강도를, 레스카주식회사제 태킹시험기를 이용하여, JISZ0237-1991에 기재된 방법(프로브 직경 5.1mm, 박리속도 10mm/초, 접촉 하중 100gf/c㎡, 접촉시간 1초)에 의해, 25℃에서 측정했다.
(5) 접착력
120℃의 핫플레이트상에서, 접착시트상에 칩(5mm각)을 금도금 기판(구리박 부착 플렉시블 기판 전해 금도금(Ni:5㎛, Au:0.3㎛))을 적층하고, 130℃, 30분+170℃, 1시간 큐어했다. 이 시료에 대해서 흡습전, 85℃/85%RH, 48시간 흡습후의 260℃에서의 필 강도를 측정했다.
(6) 라미네이트성
핫롤라미네이터(60℃, 0.3m/분, 0.3MPa)로 폭 10mm의 접착시트와 웨이퍼를 접합하고, 그 후, 접착시트를 TOYOBALWIN제 UTM-4-100형 텐실론을 이용하여, 25℃의 분위기중에서, 90°의 각도에서, 50mm/분의 인장속도로 벗겼을 때의 필 강도를 구했다. 필 강도가 30N/m 이상인 경우는 라미네이트성 양호, 필 강도가 30N/m미만인 경우는 라미네이트성 불량으로 했다.
(7) 플로우
접착시트와 PET필름을 1×2cm의 단책상으로 뚫은 샘플에 대해서, 열압착 시험장치(테스터산업(주)제)를 이용해서 열판 온도 160℃, 압력 1MPa에서 18초간 프레스한 후, 샘플의 단부로부터 비어져 나온 수지의 길이를 광학현미경으로 측정하고, 이것을 플로우량으로 했다.
(8) 하프커트 다이싱에 의한 파단성
각각 개별로 제작된 접착시트와 다이싱 테이프를, 다이싱 테이프상에 접착시트가 적층되도록 배치하고, 이들을 핫롤라미네이터(Du Pont제 Riston)를 이용해서 25℃에서 라미네이트해서 다이싱 테이프 일체형 접착시트를 얻었다. 이 때, 다이싱 테이프에는 후루가와전공(주)제(UC3004M-80)를 이용했다. 다이싱 테이프의 막두께는 80㎛이었다. 다음에 다이싱 테이프 일체형 접착시트의 접착시트면에 다이싱 가공해야 할 반도체 웨이퍼를 접착했다. 이 때, 반도체 웨이퍼로서, 두께 80㎛의 반도체 웨이퍼를 사용했다. 또한, 라미네이트 온도는 60℃이었다. 계속해서, 다이싱 커터를 이용해서 웨이퍼를 하프커트 다이싱, 더욱이 세정, 건조를 행하고, 반도체 웨이퍼에 외력을 가했을 때에 적어도 2 이상의 반도체 칩이 얻어지도록, 웨이퍼를 절단가능하게 가공했다. 그 후, 다이싱 테이프 일체형 접착시트를 구부리는 것에 의해 접착시트 및 반도체 웨이퍼를 절단하여, 접착시트 부착 반도체 칩을 얻었다. 여기에서, 반도체 웨이퍼와 접착시트가 하프커트 다이싱을 실시한 거리의 90% 이상, 동시에 절단된 것을 파단성 양호, 90% 미만인 것을 불량으로 했다.
(9) 내리플로우크랙성, 내온도사이클성
5mm 각으로 절단된 반도체소자 및 접착시트와, 두께 25㎛의 폴리이미드 필름을 기재로 이용한 배선기판을 접합시킨 반도체 장치 샘플(편면에 땜납볼을 형성)을 제작하여, 내열성을 조사했다. 내열성의 평가방법에는, 내리플로우크랙성과 내온도 사이클 시험을 적용했다.
내리플로우크랙성의 평가는, 샘플 표면의 최고온도가 260℃에서 이 온도를 20초간 유지하도록 온도설정한 IR리플로우로에 샘플을 통과시키고, 실온에서 방치하는 것에 의해 냉각하는 처리를 2회 반복한 샘플중의 크랙을 눈과 초음파현미경으로 시찰했다. 시료 10개 전부에서 크랙이 발생하지 않고 있는 것을 ○으로 하고, 1개 이상 발생하고 있었던 것을 ×로 했다.
내온도사이클성은, 샘플을 -55℃ 분위기에 30분간 방치하고, 그 후 125℃의 분위기에 30분간 방치하는 공정을 1사이클로 하여, 1000사이클후에 있어서 초음파현미경을 이용해서 박리나 크랙 등의 파괴가 시료 10개 전부에서 발생하고 있지 않은 것을 ○, 1개 이상 발생한 것을 ×로 했다.
Figure 112005070521611-pct00002
실시예 1～4는 탄성율, 파단강도, 파단신장이 본 발명의 규정의 범위에 있고, 라미네이트성, 파단성이 양호하다. 또한, 실온에서의 택강도가 작은 것으로부터, 취급성이 우수하고, 또한 고온의 접착력이 우수한 것으로부터, 내리플로우크랙성, 내온도사이클성도 우수하다. 실시예 5는 파단성은 양호하지만, 60℃에서의 라미네이트성이 불량해서, 저온 라미네이트에는 적합하지 않다. 비교예 1～5는, 탄성율, 파단강도, 파단신장이 본 발명의 규정 밖이며, 어느 것이나 파단성이 불량하다.
[스텔스 다이싱에 의한 접착시트 부착 반도체 칩의 제작]
실시예 1～3, 실시예 6, 비교예 1 및 비교예 5의 접착시트와 하기 공정 1～4를 적당히 조합시켜, 접착시트 부착 반도체 칩을 제조하고, 그 파단성 및 단부 비어져 나오기를 평가했다. 각 공정의 개략을 표 3에 나타낸다. 또한, 접착시트와 공정의 조합 및 파단성과 단부 비어져 나오기의 평가 결과를 표 4에 나타낸다.
(공정 1)
다이싱 가공해야 할 반도체 웨이퍼(두께 80㎛)의 반도체 웨이퍼에 접착시트를 핫롤라미네이터(Du Pont제 Riston)로 60℃에서 라미네이트하였다. 얻어진 접착시트 부착 반도체 웨이퍼(A)에 도 2에 나타낸 바와 같이 레이저광을 조사하여, 웨이퍼 내부에 개질영역을 형성했다. 그 다음에, 접착시트의 다른 면에 다이싱 테이프(후루가와전공(주)제(UC3004M-80))를 적층했다. 다이싱 테이프의 외주부에는 스테인레스제의 링을 첩부했다. 계속해서, 익스팬드 장치에 의해, 링을 고정해서 다이싱 테이프를 익스팬드했다. 이 익스팬드 조건은 익스팬드 속도가 30mm/초, 익스팬드량이 15mm이었다.
(공정 2)
반도체 웨이퍼(두께 80㎛)에 도 2에 나타낸 바와 같이 레이저광을 조사하여, 웨이퍼 내부에 개질영역을 형성했다. 그 다음에, 반도체 웨이퍼(A)에 접착시트를 핫롤라미네이터(Du Pont제 Riston)로 60℃에서 라미네이트하였다. 그 다음에, 접착시트의 다른 면에 다이싱 테이프(후루가와전공(주)제(UC3004M-80))를 적층했다. 다이싱 테이프의 외주부에는 스테인레스제의 링을 첩부했다. 계속해서, 익스팬드 장치에 의해, 링을 고정해서 다이싱 테이프를 익스팬드했다. 이 익스팬드 조건은 익스팬드 속도가 30mm/초, 익스팬드량이 15mm이었다.
(공정 3)
반도체 웨이퍼(두께 80㎛)에 도 2에 나타낸 바와 같이 레이저광을 조사하여, 웨이퍼 내부에 개질영역을 형성했다. 그 다음에, 접착시트와 다이싱 테이프(후루가와전공(주)제(UC3004M-80))를 적층한 다이싱 테이프 일체형 시트를 웨이퍼에 핫롤라미네이터(Du Pont제 Riston)로 60℃에서 라미네이트하였다. 다이싱 테이프의 외주부에는 스테인레스제의 링을 첩부했다. 계속해서, 익스팬드 장치에 의해, 링을 고정해서 다이싱 테이프를 익스팬드했다. 이 익스팬드 조건은 익스팬드 속도가 30mm/초, 익스팬드량이 15mm이었다.
(공정 4)
반도체 웨이퍼(두께 80㎛)에 도 2에 나타낸 바와 같이 레이저광을 조사하여, 웨이퍼 내부에 개질영역을 형성했다. 웨이퍼에 접착시트를 핫롤라미네이터(Du Pont제 Riston)로 60℃에서 라미네이트 하고, 그 후 접착시트를 120℃에서 10분간 가열했다. 그 다음에, 접착시트의 다른 면에 다이싱 테이프(후루가와전공(주)제(UC3004M-80))를 적층했다. 다이싱 테이프의 외주부에는 스테인레스제의 링을 첩부했다. 익스팬드 장치에 의해, 링을 고정해서 다이싱 테이프를 익스팬드했다. 이 익스팬드 조건은 익스팬드 속도가 30mm/초, 익스팬드량이 15mm이었다.
Figure 112005070521611-pct00003
(파단성)
익스팬드후에 반도체 웨이퍼와 접착시트가 파단되었는지 여부를 광학현미경으로 관찰했다. 다이싱을 실시한 거리의 98% 이상 파단된 것을 매우 양호(◎), 90% 이상 파단된 것을 양호(○), 50～90% 미만 파단된 것을 부분적으로 양호(△), 50% 미만인 것을 불량(×)으로 했다.
(단부 비어져 나오기)
또한, 픽업된 접착시트 부착 반도체 칩에 대해서, 반도체 칩과 접착시트의 단부를 도 10에 나타낸 바와 같이 관찰했다. 파단되지 않고 칩 단부로부터 비어져 나온 접착시트의 길이(8)를 비어져 나온 길이로 했다. 그 길이가 0～20㎛ 미만인 경우를 매우 양호(◎), 20～100㎛인 경우를 양호(○), 100㎛를 넘는 경우를 불량(×)으로 했다.
Figure 112005070521611-pct00004
실시예 7～22는 탄성율, 파단강도, 파단신장이 본 발명의 규정의 범위에 있고, 라미네이트성, 파단성이 양호하다. 또한, 실온에서의 택강도가 작은 것으로부터, 취급성이 우수하고, 또한 고온의 접착력이 우수한 것으로부터, 내리플로우크랙성, 내온도사이클성도 우수하다. 특히 실시예 10, 14, 18, 22는 접착시트에 후 가열을 행하므로써 파단성이 향상하고 있다. 또한, 접착시트의 파단신장을 저감한 실시예 19～22도 파단성이 우수하다.
비교예는 탄성율, 파단강도, 파단신장이 본 발명의 규정 밖이고, 어느 것이나 파단성이 불량하다.
본 발명에 의하면, 100℃ 이하의 저온에서 웨이퍼에 첩부가능하고, 실온에서 취급가능한 정도로 유연하고, 또한, 통상 행해지는 절단조건에 있어서, 웨이퍼와 동시에 절단가능한 접착시트를 제공하는 것이 가능하게 된다.
또한, 본 발명의 접착시트에 의하면, 반도체 장치의 제조에 있어서의 다이싱공정에 있어서, 하프커트 다이싱이나 스텔스 다이싱 등의 웨이퍼 절단방법과, 웨이퍼 이면 첩부방식의 접착시트를 이용하는 방법을 동시에 적용할 수 있기 때문에, 효율적으로 다이싱 공정을 행할 수 있다.
또한, 본 발명의 접착시트를 이용하는 것에 의해, 두께 100㎛ 이하의 매우 얇은 웨이퍼를 사용한 경우에도, 다이싱소 등으로, 웨이퍼와 접착시트를 동시에 절단할 필요가 없기 때문에, 다이싱의 속도를 빠르게 할 수 있다. 그 때문에, 본 발명의 접착시트에 의하면, 반도체 장치의 가공속도, 수율의 향상을 도모한다는 것이 가능하게 된다.
또한, 본 발명의 접착시트를 사용하므로써, 칩과 접착시트의 절단면을 100㎛ 이내에서 일치시킬 수 있고, 또한, 만일, 절단이 행해지지 않았을 경우에도, 용이하게 접착시트의 분단의 가부를 확인가능하므로, 픽업 불량이 발생하는 일 없이, 효율적으로 반도체 장치의 제조가 가능하다.
또한, 반도체 장치의 제조에 있어서 반도체소자와 반도체소자 탑재용 지지부재의 접합공정에 있어서도, 접착신뢰성이 우수하다. 즉, 본 발명의 접착시트는, 지지부재에 반도체소자를 실장하는 경우에 필요한 내열성, 내습성을 갖고, 또한 작업성이 우수한 것이다.
전술한 바가, 본 발명의 바람직한 실시태양인 것, 많은 변경 및 수정을 본 발명의 정신과 범위에 어긋나는 일 없이 실행할 수 있는 것은 당업자에 의해 이해될 것이다.

Claims (16)

  1. 고분자량 성분을 적어도 함유하는 접착시트로서,
    B스테이지 상태의 상기 접착시트의 25℃에 있어서의 파단강도가 0.1MPa 이상10MPa 이하이며, 또한 파단신장이 1% 이상 40% 이하인 것을 특징으로 하는 접착시트.
  2. 제 1항에 있어서, 상기 고분자량 성분은, 유리전이온도가 -30℃～50℃이고, 중량평균 분자량이 5만～100만인 것을 특징으로 하는 접착시트.
  3. 제 2항에 있어서, 유리전이온도가 -30℃～50℃이고, 중량평균 분자량이 5만～100만인 상기 고분자량 성분이, 접착시트의 전체 중량으로부터 필러의 중량을 제외한 중량에 대하여, 50중량% 이하 포함되는 것을 특징으로 하는 접착시트.
  4. 제 3항에 있어서, 열경화성 성분을 더 포함하는 것을 특징으로 하는 접착시트.
  5. 제 4항에 있어서, 필러를 5～70중량% 더 포함하는 것을 특징으로 하는 접착시트.
  6. 제 1항에 있어서, 잔존 휘발분이 0.01～3중량%인 것을 특징으로 하는 접착시트.
  7. 제 1항에 있어서, 막두께가 1～250㎛인 것을 특징으로 하는 접착시트.
  8. 제 1항에 기재된 접착시트와 다이싱 테이프를 적층한 것을 특징으로 하는 다이싱 테이프 일체형 접착시트.
  9. Ⅰ) 반도체 웨이퍼에 제 1항 내지 제 7항 중 어느 한 항에 기재된 접착시트를 첩부하는 공정,
    II) 상기 반도체 웨이퍼를 절단 가능하게 하는 공정,
    Ⅲ) 상기 접착시트에 다이싱 테이프를 첩부하는 공정
    을 Ⅰ-II-Ⅲ, II-Ⅰ-III 또는 Ⅰ-III-II의 순서로 포함하고, 더욱이,
    IV) 상기 반도체 웨이퍼 및 상기 접착시트를 절단하는 것에 의해, 복수의 개편화된 접착시트 부착 반도체 칩을 얻는 공정, 및,
    V) 상기 접착시트 부착 반도체 칩을 반도체 칩 탑재용 지지부재에 접착하는 공정을 포함하고,
    상기 반도체 웨이퍼를 절단 가능하게 하는 방법이, 하프커트 다이싱 또는 스텔스 다이싱인 것을 특징으로 하는 반도체 장치의 제조방법.
  10. Ⅰ') 반도체 웨이퍼에 제 8항에 기재된 다이싱 테이프 일체형 접착시트를 첩부하는 공정,
    II) 상기 반도체 웨이퍼를 절단 가능하게 하는 공정
    을 Ⅰ'-II 또는 II-Ⅰ'의 순서로 포함하고, 더욱이,
    IV) 상기 반도체 웨이퍼 및 상기 다이싱 테이프 일체형 접착시트의 접착시트를 절단하는 것에 의해, 복수의 개편화된 접착시트 부착 반도체 칩을 얻는 공정, 및,
    V) 상기 접착시트 부착 반도체 칩을 반도체 칩 탑재용 지지부재에 접착하는 공정을 포함하고,
    상기 반도체 웨이퍼를 절단가능하게 하는 방법이, 하프커트 다이싱 또는 스텔스 다이싱인 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020057023097A 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법 KR101204197B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003161656 2003-06-06
JPJP-P-2003-00161656 2003-06-06
JPJP-P-2003-00402748 2003-12-02
JP2003402748 2003-12-02
PCT/JP2004/008150 WO2004109786A1 (ja) 2003-06-06 2004-06-04 接着シート、ダイシングテープ一体型接着シート、及び半導体装置の製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020127008271A Division KR101177250B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법
KR1020117015582A Division KR101169182B1 (ko) 2003-06-06 2004-06-04 반도체 장치의 제조방법
KR1020127008270A Division KR101177251B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20060021337A KR20060021337A (ko) 2006-03-07
KR101204197B1 true KR101204197B1 (ko) 2012-11-26

Family

ID=33513388

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020117029423A KR101215728B1 (ko) 2003-06-06 2004-06-04 반도체 장치의 제조방법
KR1020127008270A KR101177251B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법
KR1020127008271A KR101177250B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법
KR1020057023097A KR101204197B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
KR1020117015582A KR101169182B1 (ko) 2003-06-06 2004-06-04 반도체 장치의 제조방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020117029423A KR101215728B1 (ko) 2003-06-06 2004-06-04 반도체 장치의 제조방법
KR1020127008270A KR101177251B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법
KR1020127008271A KR101177250B1 (ko) 2003-06-06 2004-06-04 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117015582A KR101169182B1 (ko) 2003-06-06 2004-06-04 반도체 장치의 제조방법

Country Status (5)

Country Link
US (6) US20060128065A1 (ko)
JP (2) JP5017861B2 (ko)
KR (5) KR101215728B1 (ko)
TW (3) TWI401326B (ko)
WO (1) WO2004109786A1 (ko)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101215728B1 (ko) * 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
JP4816871B2 (ja) * 2004-04-20 2011-11-16 日立化成工業株式会社 接着シート、半導体装置、及び半導体装置の製造方法
KR100865412B1 (ko) * 2004-05-18 2008-10-24 히다치 가세고교 가부시끼가이샤 점접착 시트 및 그것을 이용한 반도체장치 및 그 제조 방법
US20060121698A1 (en) * 2004-12-07 2006-06-08 Chih-Ming Hsu Plastic film and heat-dissipating ring for chip cutting
JP2006176719A (ja) * 2004-12-24 2006-07-06 Nitto Denko Corp レーザー加工用粘着シート
WO2006078071A2 (en) * 2005-01-24 2006-07-27 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor chips, and semiconductor chip
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
JP2006261482A (ja) * 2005-03-18 2006-09-28 Mitsui Chemicals Inc 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
JP4744957B2 (ja) * 2005-07-13 2011-08-10 株式会社ディスコ ウエーハに装着された接着フィルムの破断装置
JP5272284B2 (ja) * 2005-10-06 2013-08-28 日立化成株式会社 接着シート、半導体装置及び半導体装置の製造方法
JP4927393B2 (ja) * 2005-11-30 2012-05-09 古河電気工業株式会社 ダイシングテープ
JP4865312B2 (ja) * 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
JP4851795B2 (ja) * 2006-01-13 2012-01-11 株式会社ディスコ ウエーハの分割装置
JP2007270125A (ja) * 2006-03-08 2007-10-18 Hitachi Chem Co Ltd 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
JP5054933B2 (ja) * 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4979063B2 (ja) * 2006-06-15 2012-07-18 日東電工株式会社 半導体装置の製造方法
EP1884981A1 (en) * 2006-08-03 2008-02-06 STMicroelectronics Ltd (Malta) Removable wafer expander for die bonding equipment.
EP1891898A1 (de) * 2006-08-25 2008-02-27 Roche Diagnostics GmbH Stechgerät
JP5380806B2 (ja) * 2006-08-31 2014-01-08 日立化成株式会社 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
KR101040439B1 (ko) * 2006-10-24 2011-06-09 주식회사 엘지화학 다이싱-다이본딩 필름 및 이를 이용하는 반도체 패키징방법
JP4343943B2 (ja) 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ
JP5008999B2 (ja) * 2007-02-06 2012-08-22 リンテック株式会社 ダイシングテープおよび半導体装置の製造方法
US8232185B2 (en) 2007-04-05 2012-07-31 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor chip, adhesive film for semiconductor, and composite sheet using the film
CN102134451A (zh) * 2007-04-06 2011-07-27 日立化成工业株式会社 半导体用粘接膜、复合片及使用它们的半导体芯片的制造方法
JP4270331B2 (ja) 2007-04-26 2009-05-27 日立化成工業株式会社 多層フィルムの製造方法
EP2200074A4 (en) * 2007-10-09 2011-12-07 Hitachi Chemical Co Ltd METHOD FOR MANUFACTURING SEMICONDUCTOR CHIP WITH ADHESIVE FILM, SEMICONDUCTOR ADHESIVE FILM USED IN THE METHOD, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
JP5287725B2 (ja) * 2007-11-08 2013-09-11 日立化成株式会社 半導体用接着シート及びダイシングテープ一体型半導体用接着シート
JP2009130320A (ja) * 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP5345348B2 (ja) * 2008-07-15 2013-11-20 株式会社ディスコ 破断方法及び破断装置
JP2010027857A (ja) * 2008-07-18 2010-02-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5444763B2 (ja) * 2008-08-20 2014-03-19 日立化成株式会社 半導体装置の製造方法、それにより製造される半導体装置、及びダイシングテープ一体型接着シート
KR20100050793A (ko) * 2008-11-06 2010-05-14 삼성전자주식회사 반도체 장치 제조 방법
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
JP2010251727A (ja) * 2009-03-24 2010-11-04 Furukawa Electric Co Ltd:The 半導体ウエハ加工用テープ
US7985662B2 (en) * 2009-04-14 2011-07-26 Powertech Technology Inc. Method for manufacturing dies formed with a dielectric layer
TWI507501B (zh) 2009-06-15 2015-11-11 Lg Chemical Ltd 用於處理晶圓的薄片
CN101924056A (zh) 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
JP2011018804A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP2011018806A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP5128575B2 (ja) * 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
TW201205098A (en) * 2010-07-16 2012-02-01 Chroma Ate Inc Inspection fixture for semiconductor die test maintaining flatness of carrier portion
JP5384443B2 (ja) * 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5066231B2 (ja) * 2010-07-28 2012-11-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、短冊状半導体裏面用フィルムの製造方法、及び、フリップチップ型半導体装置
JP5580701B2 (ja) * 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2012079936A (ja) 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR101649020B1 (ko) 2011-07-01 2016-08-17 후루카와 덴키 고교 가부시키가이샤 접착 필름 및 다이싱 다이 본딩 필름 및 그것을 이용한 반도체 가공방법
WO2013058222A1 (ja) * 2011-10-18 2013-04-25 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
KR20130073190A (ko) * 2011-12-23 2013-07-03 제일모직주식회사 다이싱 다이본딩 필름 및 반도체 장치
TWI476259B (zh) * 2012-05-31 2015-03-11 Taiwan First Li Bond Co Ltd 熱熔型無鹵難燃導熱環氧樹脂黏著劑之背膠銅箔及其製造方法
JP6009240B2 (ja) * 2012-06-22 2016-10-19 株式会社ディスコ ウェーハの加工方法
CN108587528A (zh) 2012-10-09 2018-09-28 艾利丹尼森公司 胶黏剂和相关方法
US8679947B1 (en) * 2012-11-07 2014-03-25 International Business Machines Corporation Self-formation of high-density defect-free and aligned nanostructures
KR102047347B1 (ko) * 2012-12-26 2019-11-21 히타치가세이가부시끼가이샤 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
JP6021687B2 (ja) * 2013-02-25 2016-11-09 株式会社ディスコ 積層ウェーハの加工方法
JP2014165462A (ja) * 2013-02-27 2014-09-08 Lintec Corp 半導体チップの製造方法
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
JP2014204033A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 半導体装置の製造方法
SG11201606470RA (en) * 2014-03-24 2016-10-28 Lintec Corp Protective film forming film, protective film forming sheet and work product manufacturing method
JP6205646B2 (ja) * 2014-03-31 2017-10-04 リンテック株式会社 ダイ接着用複合シート
KR102535477B1 (ko) * 2014-05-23 2023-05-23 가부시끼가이샤 레조낙 다이본드 다이싱 시트
KR102368140B1 (ko) * 2014-08-22 2022-02-25 린텍 가부시키가이샤 보호막 형성용 시트 및 보호막이 형성된 반도체 칩의 제조 방법
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
CN107207924B (zh) 2015-02-05 2020-03-13 艾利丹尼森公司 恶劣环境用标签组件
JP6486176B2 (ja) * 2015-04-15 2019-03-20 株式会社ディスコ 被加工物の切削加工方法
JP6523042B2 (ja) * 2015-05-26 2019-05-29 日東電工株式会社 接着シート、ダイシングテープ一体型接着シート、フィルム、半導体装置の製造方法および半導体装置
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
US10468361B2 (en) * 2015-08-27 2019-11-05 Mikro Mesa Technology Co., Ltd. Method of manufacturing light emitting diodes having a supporting layer attached to temporary adhesive
JP2017092335A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 半導体パッケージの製造方法
JP2017088782A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
CN105436710B (zh) 2015-12-30 2019-03-05 大族激光科技产业集团股份有限公司 一种硅晶圆的激光剥离方法
JP6967506B2 (ja) * 2016-02-23 2021-11-17 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
SG11201808212XA (en) * 2016-03-30 2018-10-30 Lintec Corp Film adhesive, semiconductor processing sheet, and method for manufacturing semiconductor apparatus
CN107286325B (zh) * 2016-04-01 2021-06-01 深圳光启高等理工研究院 树脂组合物及其应用
FR3053526B1 (fr) * 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
WO2018118767A1 (en) 2016-12-22 2018-06-28 Avery Dennison Corporation Convertible pressure sensitive adhesives comprising urethane (meth) acrylate oligomers
JP2018113281A (ja) * 2017-01-06 2018-07-19 株式会社ディスコ 樹脂パッケージ基板の加工方法
JP7019333B2 (ja) * 2017-04-17 2022-02-15 日東電工株式会社 ダイシングダイボンドフィルム
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
JP6876540B2 (ja) * 2017-06-27 2021-05-26 日東電工株式会社 ダイシングテープ一体型接着性シート
US10325889B1 (en) 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function
WO2020194613A1 (ja) 2019-03-27 2020-10-01 日立化成株式会社 半導体装置の製造方法、ダイボンディングフィルム、及びダイシング・ダイボンディング一体型接着シート
JP7366490B2 (ja) 2019-04-19 2023-10-23 株式会社ディスコ チップの製造方法
US10991621B2 (en) * 2019-08-05 2021-04-27 Texas Instruments Incorporated Semiconductor die singulation
JP7471879B2 (ja) 2020-03-18 2024-04-22 リンテック株式会社 フィルム状接着剤及びダイシングダイボンディングシート
JP7471880B2 (ja) 2020-03-18 2024-04-22 リンテック株式会社 フィルム状接着剤及びダイシングダイボンディングシート
KR20220007203A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 제조 방법

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JPH03159153A (ja) * 1989-11-16 1991-07-09 Sumitomo Electric Ind Ltd 半導体基板の分割方法
JPH054485A (ja) 1991-06-26 1993-01-14 Fuji Electric Co Ltd 任意範囲出力可能なプロツタ装置
JPH05160258A (ja) * 1991-12-03 1993-06-25 Matsushita Electron Corp 半導体装置の製造方法
JPH06125002A (ja) * 1992-10-13 1994-05-06 Sony Corp ウエハブレーキング装置とその方法
JP4038588B2 (ja) * 1994-12-20 2008-01-30 スリーエム カンパニー 再帰反射シート物品
EP0819747B1 (en) * 1995-04-04 2000-01-26 Hitachi Chemical Co., Ltd. Adhesive, adhesive film and adhesive-backed metal foil
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP3787889B2 (ja) 1996-05-09 2006-06-21 日立化成工業株式会社 多層配線板及びその製造方法
JP3411748B2 (ja) 1996-05-09 2003-06-03 日立化成工業株式会社 接着剤付き金属箔、接着シート及び多層配線板
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
EP0831528A3 (en) * 1996-09-10 1999-12-22 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
DE69738783D1 (de) * 1996-10-08 2008-07-31 Hitachi Chemical Co Ltd Halbleiteranordnung, halbleiterchipträgersubstrat, herstellungsverfahren für anordnung und substrat, klebstoff und doppelseitiges haftklebeband
JPH10178067A (ja) * 1996-10-15 1998-06-30 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート
JP2000248025A (ja) 1999-02-26 2000-09-12 Hitachi Chem Co Ltd アクリル樹脂とこれを用いた接着剤及び接着フィルム並びにアクリル樹脂の製造法
WO2000078887A1 (fr) * 1999-06-18 2000-12-28 Hitachi Chemical Company, Ltd. Adhesif, element adhesif, substrat de circuit pour montage de semi-conducteur presentant un element adhesif, et dispositif a semi-conducteur contenant ce dernier
JP2001181586A (ja) 1999-12-28 2001-07-03 Hitachi Chem Co Ltd 接着フィルム、半導体チップ搭載用基板及び半導体装置
US20030069331A1 (en) * 2000-02-15 2003-04-10 Inada Teiichi Adhesive composition , process for producing the same, adhesive film made with the same, substrate for semiconductor mounting, and semiconductor device
KR100894208B1 (ko) 2000-03-31 2009-04-22 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그의 제조 방법, 이것을 사용한 접착 필름,반도체 탑재용 기판 및 반도체 장치
JP4505769B2 (ja) * 2000-03-31 2010-07-21 日立化成工業株式会社 接着フィルム、接着フィルムを備えた半導体搭載用配線基板、半導体装置及びその製造方法
JP2001302991A (ja) * 2000-04-20 2001-10-31 Lintec Corp 塗装用粘着テープ
JP2002060716A (ja) * 2000-08-24 2002-02-26 Hitachi Chem Co Ltd 低弾性接着剤、低弾性接着部材、低弾性接着部材を備えた半導体搭載用基板及びこれを用いた半導体装置
JP4537555B2 (ja) * 2000-09-11 2010-09-01 新日鐵化学株式会社 半導体パッケージの製造方法及び半導体パッケージ
JP3408805B2 (ja) * 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP2002158276A (ja) * 2000-11-20 2002-05-31 Hitachi Chem Co Ltd ウエハ貼着用粘着シートおよび半導体装置
JP2002212536A (ja) 2001-01-22 2002-07-31 Hitachi Chem Co Ltd 接着部材とその製造方法、該接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
JP2002226796A (ja) * 2001-01-29 2002-08-14 Hitachi Chem Co Ltd ウェハ貼着用粘着シート及び半導体装置
JP2002222819A (ja) * 2001-01-29 2002-08-09 Hitachi Chem Co Ltd 接着フィルム、半導体チップ搭載用基板及び半導体装置
JP4286488B2 (ja) 2001-02-21 2009-07-01 キヤノンマシナリー株式会社 基板切断方法
JP2002256235A (ja) 2001-03-01 2002-09-11 Hitachi Chem Co Ltd 接着シート、半導体装置の製造方法および半導体装置
JP3724790B2 (ja) 2001-03-21 2005-12-07 住友ベークライト株式会社 半導体装置及びその製造方法
JP2002327165A (ja) 2001-04-20 2002-11-15 Three M Innovative Properties Co 熱硬化性の接着剤フィルム及びそれを用いた接着構造
US20040068061A1 (en) * 2001-04-20 2004-04-08 Kohichiro Kawate Thermosetting adhesive film, and an adhesive structure based on the use thereof
JP2003096426A (ja) * 2001-09-26 2003-04-03 Hitachi Chem Co Ltd 接着部材
JP2003147323A (ja) * 2001-11-08 2003-05-21 Hitachi Chem Co Ltd 接着剤組成物、接着フィルム、半導体支持部材、半導体装置およびその製造方法
JP3912076B2 (ja) * 2001-11-09 2007-05-09 日立化成工業株式会社 接着シートならびに半導体装置およびその製造方法
JP4358502B2 (ja) 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
WO2003076119A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method of cutting processed object
JP2004095844A (ja) 2002-08-30 2004-03-25 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
KR101215728B1 (ko) * 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
JP4770126B2 (ja) 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
US20050227064A1 (en) * 2004-04-01 2005-10-13 Hwail Jin Dicing die bonding film

Also Published As

Publication number Publication date
US20060128065A1 (en) 2006-06-15
KR101177250B1 (ko) 2012-08-24
KR20110094117A (ko) 2011-08-19
JP5017861B2 (ja) 2012-09-05
TWI401326B (zh) 2013-07-11
US20130045585A1 (en) 2013-02-21
JP5556474B2 (ja) 2014-07-23
US20090186216A1 (en) 2009-07-23
KR101177251B1 (ko) 2012-08-24
TWI318649B (en) 2009-12-21
US20130224932A9 (en) 2013-08-29
KR20120051080A (ko) 2012-05-21
US8617930B2 (en) 2013-12-31
KR20110138301A (ko) 2011-12-26
US20080286594A1 (en) 2008-11-20
US7875500B2 (en) 2011-01-25
JP2011006687A (ja) 2011-01-13
TW200911956A (en) 2009-03-16
KR101169182B1 (ko) 2012-07-30
US7968194B2 (en) 2011-06-28
TW200909595A (en) 2009-03-01
US20080171187A1 (en) 2008-07-17
JPWO2004109786A1 (ja) 2006-07-20
TWI401302B (zh) 2013-07-11
WO2004109786A1 (ja) 2004-12-16
TW200504230A (en) 2005-02-01
KR20120051081A (ko) 2012-05-21
KR101215728B1 (ko) 2012-12-26
KR20060021337A (ko) 2006-03-07
US7968195B2 (en) 2011-06-28
US20080305583A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
KR101204197B1 (ko) 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP5206769B2 (ja) 接着シート
JP4770126B2 (ja) 接着シート
JP5353703B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
TWI521578B (zh) 切晶黏晶膜
JP5556070B2 (ja) ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2013179316A (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2010074136A (ja) 半導体装置の製造方法
JP5444763B2 (ja) 半導体装置の製造方法、それにより製造される半導体装置、及びダイシングテープ一体型接着シート
JP4736379B2 (ja) 接着シート付き半導体素子の製造方法、接着シート、及びダイシングテープ一体型接着シート
JP2004256695A (ja) 接着シート、ならびにこれを用いた半導体装置およびその製造方法
JP2009238770A (ja) ダイシングテープ、ダイシングテープ一体型接着シート、及び半導体装置の製造方法
JP2010001453A (ja) 接着フィルム、接着シート、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 7